DE102018105755A1 - Vertikale Auswahleinrichtung für dreidimensionalen Speicher mit planaren Speicherzellen - Google Patents

Vertikale Auswahleinrichtung für dreidimensionalen Speicher mit planaren Speicherzellen Download PDF

Info

Publication number
DE102018105755A1
DE102018105755A1 DE102018105755.5A DE102018105755A DE102018105755A1 DE 102018105755 A1 DE102018105755 A1 DE 102018105755A1 DE 102018105755 A DE102018105755 A DE 102018105755A DE 102018105755 A1 DE102018105755 A1 DE 102018105755A1
Authority
DE
Germany
Prior art keywords
layers
memory cells
selector
memory
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018105755.5A
Other languages
English (en)
Other versions
DE102018105755B4 (de
Inventor
Shaoping Li
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Publication of DE102018105755A1 publication Critical patent/DE102018105755A1/de
Application granted granted Critical
Publication of DE102018105755B4 publication Critical patent/DE102018105755B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/06—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element
    • G11C11/061—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using elements with single aperture or magnetic loop for storage, one element per bit, and for destructive read-out
    • G11C11/063—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using elements with single aperture or magnetic loop for storage, one element per bit, and for destructive read-out bit organised, such as 2 1/2D, 3D organisation, i.e. for selection of an element by means of at least two coincident partial currents both for reading and for writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

Es werden Vorrichtungen, Systeme und Verfahren für einen nichtflüchtigen Speicher offenbart. Eine Mehrzahl von Schichten planarer nichtflüchtiger Speicherzellen bilden eine dreidimensionale Speicheranordnung. Eine Mehrzahl von Wortleitungen sind mit planaren nichtflüchtigen Speicherzellen gekoppelt. Die Wortleitungen können horizontal über Schichten von Speicherzellen verlaufen. Eine Mehrzahl von Auswahleinrichtungsspalten sind mit planaren nichtflüchtigen Speicherzellen gekoppelt. Die Auswahleinrichtungsspalten verlaufen vertikal über Schichten von Speicherzellen und können Mittelleiter enthalten, die von einer oder mehreren konzentrischen Auswahlschichten umgeben sind. Eine oder mehrere Auswahlschichten können als Reaktion darauf, dass eine Spannung einem Schwellenwert genügt, einen elektrischen Strom über eine Zelle zwischen einer Wortleitung und einem Mittelleiter zulassen.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich in verschiedenen Ausführungsformen auf einen nichtflüchtigen Speicher und bezieht sich insbesondere auf eine Auswahleinrichtung für einen nichtflüchtigen Speicher.
  • HINTERGRUND
  • Verschiedene Typen von Speichereinrichtungen speichern Daten in zweidimensionalen oder dreidimensionalen Anordnungen von Speicherzellen. Physikalische und/oder elektrische Eigenschaften der Speicherzellen können geändert werden, um Daten zu schreiben, und erfasst werden, um Daten zu lesen. Zum Beispiel kann das Lesen von Daten von einer Zelle in einer zweidimensionalen Anordnung, in der Wortleitungen mit Zeilen von Zellen gekoppelt sind und Bitleitungen mit Spalten von Zellen gekoppelt sind, das Anlegen einer Lesespannung an eine Wortleitung und das Erfassen eines Stroms oder einer Spannung bei einer Bitleitung, um den Zustand einer Zelle zu bestimmen, umfassen. Allerdings kann eine Bitleitungsspannung oder ein Bitleitungsstrom ebenfalls durch einen „Kriechstrom“ über andere Zellen in der Anordnung beeinflusst werden. Ein Kriechstrom kann Daten in Nachbarzellen während einer Schreiboperation stören, die Zuverlässigkeit von Leseoperationen verringern und den Gesamtleistungsverbrauch (und die Wärmeerzeugung) einer Speichereinrichtung erhöhen. Dementsprechend können bestimmte Speichereinrichtungen Schalt- oder Auswahlkomponenten wie etwa Transistoren, Zenerdioden oder dergleichen enthalten, die den Leckstrom über nicht ausgewählte Zellen begrenzen. Allerdings kann das Bereitstellen von Auswahlkomponenten für mehrere Schichten von Speicherzellen die Zeit und die Kosten der Herstellung für eine dreidimensionale Anordnung erheblich erhöhen.
  • ZUSAMMENFASSUNG
  • Es werden Vorrichtungen für einen nichtflüchtigen Speicher dargestellt. In einer Ausführungsform bilden eine Mehrzahl von Schichten planarer nichtflüchtiger Speicherzellen eine dreidimensionale Speicheranordnung. In einer bestimmten Ausführungsform sind eine Mehrzahl von Wortleitungen mit planaren nichtflüchtigen Speicherzellen gekoppelt. In einer weiteren Ausführungsform verlaufen Wortleitungen horizontal über Schichten von Speicherzellen. In einer Ausführungsform sind eine Mehrzahl von Auswahleinrichtungsspalten mit planaren nichtflüchtigen Speicherzellen gekoppelt. In einer bestimmten Ausführungsform verlaufen Auswahleinrichtungsspalten vertikal über Schichten von Speicherzellen. In einer weiteren Ausführungsform enthalten Auswahleinrichtungsspalten Mittelleiter, die von einer oder mehreren konzentrischen Auswahlschichten umgeben sind. In bestimmten Ausführungsformen können eine oder mehrere Auswahlschichten als Reaktion darauf, dass eine Spannung einem Schwellenwert genügt, einen elektrischen Strom über eine Zelle zwischen einer Wortleitung und einem Mittelleiter zulassen.
  • Es werden Systeme für einen nichtflüchtigen Speicher dargestellt. In einer Ausführungsform enthält ein System ein nichtflüchtiges Speicherelement. In einer Ausführungsform enthält ein nichtflüchtiges Speicherelement eine Mehrzahl von Schichten planarer Magnettunnelübergänge. In einer weiteren Ausführungsform können Magnettunnelübergänge Speicherzellen einer dreidimensionalen nichtflüchtigen Speicheranordnung sein. In einer bestimmten Ausführungsform enthält ein nichtflüchtiges Speicherelement eine Mehrzahl von Wortleitungen, die mit Speicherzellen gekoppelt sind. In einer weiteren Ausführungsform verlaufen Wortleitungen horizontal über Schichten von Magnettunnelübergängen. In einer Ausführungsform enthält ein nichtflüchtiges Speicherelement eine Mehrzahl von Auswahleinrichtungssäulen, die mit Speicherzellen gekoppelt sind. In einer bestimmten Ausführungsform verlaufen Auswahleinrichtungssäulen vertikal durch Schichten von Magnettunnelübergängen. In einer weiteren Ausführungsform enthalten Auswahleinrichtungssäulen vertikale Metallverbindungen und eine oder mehrere vertikale Auswahlschichten. In bestimmten Ausführungsformen können eine oder mehrere Auswahlschichten einen elektrischen Strom über eine Zelle zwischen einer Wortleitung und einer vertikalen Metallverbindung als Reaktion darauf, dass eine Spannung einem Schwellenwert nicht genügt, begrenzen. In einer Ausführungsform enthält ein nichtflüchtiges Speicherelement eine Mehrzahl von Bitleitungen, die mit Auswahleinrichtungssäulen gekoppelt sind. In einer weiteren Ausführungsform enthält ein nichtflüchtiges Speicherelement einen Controller, der durch Steuern von Wortleitungs- und Bitleitungsspannungen Leseoperationen und Schreiboperationen ausführt.
  • In einer anderen Ausführungsform enthält eine Vorrichtung ein Mittel zum Speichern von Daten in einer dreidimensionalen Anordnung planarer magnetoresistiver Speicherzellen. In einer bestimmten Ausführungsform enthält eine Vorrichtung ein Mittel zum Koppeln von Wortleitungsspannungen mit Speicherzellen. In einer weiteren Ausführungsform enthält eine Vorrichtung ein Mittel zum wahlweisen Zulassen eines elektrischen Stroms über Speicherzellen. In bestimmten Ausführungsformen kann ein Mittel zum wahlweisen Zulassen eines elektrischen Stroms vertikal durch mehrere Schichten eines Mittels zum Speichern von Daten verlaufen.
  • Figurenliste
  • Im Folgenden ist mit Bezug auf spezifische Ausführungsformen, die in den beigefügten Zeichnungen dargestellt sind, eine genauere Beschreibung enthalten. Selbstverständlich zeigen diese Zeichnungen nur bestimmte Ausführungsformen der Offenbarung und sollen sie somit nicht als Beschränkung ihres Schutzumfangs angesehen werden, wobei die Offenbarung mit zusätzlicher Spezifizität und Einzelheit unter Verwendung der beigefügten Zeichnungen beschrieben und erläutert ist, in denen:
    • 1 ein schematischer Blockschaltplan einer Ausführungsform eines Systems, das einen dreidimensionalen Speicher umfasst, ist;
    • 2 ein schematischer Blockschaltplan ist, der eine Ausführungsform eines dreidimensionalen Speichereinzelchips darstellt;
    • 3 eine perspektivische Ansicht ist, die eine Ausführungsform einer dreidimensionalen Speicheranordnung darstellt;
    • 4 eine perspektivische Ansicht ist, die eine weitere Ausführungsform einer dreidimensionalen Speicheranordnung darstellt;
    • 5 eine Querschnittsansicht ist, die eine planare nichtflüchtige Speicherzelle und eine Auswahleinrichtungsspalte in einer Ausführungsform darstellt;
    • 6 eine Draufsicht ist, die eine Ausführungsform einer dreidimensionalen Speicheranordnung darstellt;
    • 7 eine Draufsicht ist, die eine andere Ausführungsform einer dreidimensionalen Speicheranordnung darstellt;
    • 8 eine Draufsicht ist, die eine andere Ausführungsform einer dreidimensionalen Speicheranordnung darstellt; und
    • 9 ein schematischer Ablaufplan ist, der eine Ausführungsform eines Verfahrens zur Herstellung einer dreidimensionalen Speicheranordnung darstellt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Aspekte der vorliegenden Offenbarung können als eine Vorrichtung, als ein System, als ein Verfahren oder als ein Computerprogrammprodukt verkörpert werden. Dementsprechend können Aspekte der vorliegenden Offenbarung die Form einer vollständigen Hardwareausführungsform, einer vollständigen Softwareausführungsform (einschließlich Firmware, residenter Software, Mikrocode oder dergleichen) oder einer Ausführungsform, die Software- und Hardwareaspekte kombiniert, auf die alle hier allgemein als eine „Schaltung“, ein „Modul“, „eine Vorrichtung“ oder ein „System“ Bezug genommen werden kann, annehmen. Darüber hinaus können Aspekte der vorliegenden Offenbarung die Form eines Computerprogrammprodukts annehmen, das in einem oder in mehreren nichttransitorischen computerlesbaren Speichermedien, die computerlesbaren und/oder durch einen Computer ausführbaren Programmcode speichern, verkörpert ist.
  • Viele der in dieser Patentschrift beschriebenen Funktionseinheiten werden als Module bezeichnet, um ihre Implementierungsunabhängigkeit besonders hervorzuheben. Zum Beispiel kann ein Modul als eine Hardwareschaltung implementiert werden, die kundenangepasste VLSI-Schaltungen oder logische Anordnungen, Standardhalbleiter wie etwa Logikchips, Transistoren oder andere diskrete Komponenten umfasst. Ein Modul kann ebenfalls in programmierbaren Hardwareeinrichtungen wie etwa frei programmierbaren logischen Anordnungen, einer Programmfeldlogik, programmierbaren Logikeinrichtungen oder dergleichen implementiert werden.
  • Außerdem können Module wenigstens teilweise in Software zur Ausführung durch verschiedene Typen von Prozessoren implementiert werden. Ein identifiziertes Modul von ausführbarem Code kann z. B. einen oder mehrere physikalische oder logische Blöcke von Computeranweisungen umfassen, die z. B. als ein Objekt, als eine Prozedur oder als eine Funktion organisiert sein können. Dennoch brauchen sich die ablauffähigen Programme eines identifizierten Moduls nicht physikalisch zusammen zu befinden, sondern können sie disparate Anweisungen umfassen, die an verschiedenen Orten gespeichert sind, die, wenn sie logisch miteinander verbunden werden, das Modul bilden und den genannten Zweck für das Modul erzielen.
  • Tatsächlich kann ein Modul von ausführbarem Code eine einzelne Anweisung enthalten oder viele Anweisungen enthalten und sogar über mehrere verschiedene Codesegmente, unter verschiedenen Programmen, über mehrere Speichereinrichtungen oder dergleichen verteilt sein. Wo ein Modul oder Abschnitte eines Moduls in Software implementiert sind, können die Softwareabschnitte in einem oder in mehreren computerlesbaren und/oder durch einen Computer ausführbaren Medien gespeichert sein. Es kann irgendeine Kombination eines oder mehrerer computerlesbarer Speichermedien genutzt werden. Ein computerlesbares Speichermedium kann z. B. ein elektronisches, magnetisches, optisches, elektromagnetisches, Infrarot- oder Halbleitersystem, eine elektronische, magnetische, optische, elektromagnetische, Infrarot- oder Halbleitervorrichtung oder eine elektronische, magnetische, optische, elektromagnetische, Infrarot- oder Halbleitereinrichtung oder irgendeine geeignete Kombination der Vorstehenden enthalten, ist darauf aber nicht beschränkt, würde aber nicht die Ausbreitung von Signalen enthalten. Im Kontext dieses Dokuments kann ein computerlesbares und/oder durch einen Computer ausführbares Speichermedium irgendein konkretes und/oder nichttransitorisches Medium sein, das ein Programm zur Verwendung durch oder in Verbindung mit einem Anweisungsausführungssystem, einer Anweisungsausführungsvorrichtung, einem Anweisungsausführungsprozessor oder einer Anweisungsausführungseinrichtung enthalten oder speichern kann.
  • Computerprogrammcode zum Ausführen von Operationen für Aspekte der vorliegenden Offenbarung können in irgendeiner Kombination einer oder mehrerer Programmiersprachen einschließlich einer objektorientierten Programmiersprache wie etwa Python, Java, Smalltalk, C++, C#, Objective C oder dergleichen, herkömmlichen prozeduralen Programmiersprachen wie etwa der Programmiersprache „C“, Skriptprogrammiersprachen und/oder anderen ähnlichen Programmiersprachen geschrieben sein. Der Programmcode kann teilweise oder vollständig auf einem Computer eines Nutzers und/oder auf einem fernen Computer oder Server über ein Datennetz oder dergleichen ausgeführt werden.
  • Eine Komponente, wie sie hier verwendet ist, umfasst eine konkrete physikalische nichttransitorische Einrichtung. Eine Komponente kann z. B. als eine Hardwarelogikschaltung implementiert sein, die kundenangepasste VLSI-Schaltungen, logische Anordnungen oder andere integrierte Schaltungen; Standardhalbleiter wie etwa Logikchips, Transistoren oder andere diskrete Einrichtungen; und/oder andere mechanische oder elektrische Einrichtungen umfasst. Eine Komponente kann ebenfalls in programmierbaren Hardwareeinrichtungen wie etwa frei programmierbaren logischen Anordnungen, einer Programmfeldlogik, programmierbaren logischen Einrichtungen oder dergleichen implementiert werden. Eine Komponente kann eine oder mehrere integrierte Siliciumschaltungseinrichtungen (z. B. Chips, Einzelchips, Einzelchipebenen, Baugruppen) oder andere diskrete elektrische Einrichtungen in elektrischer Verbindung mit einer oder mehreren anderen Komponenten über elektrische Leitungen einer Leiterplatte (PCB) oder dergleichen umfassen. In bestimmten Ausführungsformen kann jedes der hier beschriebenen Module alternativ durch eine Komponente verkörpert oder als sie implementiert werden.
  • Eine Schaltung, wie sie hier verwendet ist, umfasst eine Menge einer oder mehrerer elektrischer und/oder elektronischer Komponenten, die einen oder mehrere Wege für den elektrischen Strom bereitstellen. In bestimmten Ausführungsformen kann eine Schaltung einen Rückweg für den elektrischen Strom enthalten, sodass die Schaltung eine geschlossene Masche ist. Allerdings kann in einer anderen Ausführungsform eine Menge von Komponenten, die keinen Rückweg für den elektrischen Strom enthält, als eine Schaltung (z. B. als eine offene Masche) bezeichnet werden. Zum Beispiel kann eine integrierte Schaltung unabhängig davon, ob die integrierte Schaltung mit Masse (als einem Rückweg für den elektrischen Strom) gekoppelt ist, als eine Schaltung bezeichnet werden. In verschiedenen Ausführungsformen kann eine Schaltung einen Abschnitt einer integrierten Schaltung, eine integrierte Schaltung, eine Menge integrierter Schaltungen, eine Menge nicht integrierter elektrischer und/oder elektrischer Komponenten mit oder ohne integrierte Schaltungseinrichtungen oder dergleichen enthalten. In einer Ausführungsform kann eine Schaltung kundenangepasste VLSI-Schaltungen, logische Anordnungen, logische Schaltungen oder andere integrierte Schaltungen; Standardhalbleiter wie etwa Logikchips, Transistoren oder andere diskrete Einrichtungen; und/oder andere mechanische oder elektrische Einrichtungen enthalten. Außerdem kann eine Schaltung als eine synthetisierte Schaltung in einer programmierbaren Hardwareeinrichtung wie etwa einer frei programmierbaren logischen Anordnung, einer Programmfeldlogik, einer programmierbaren Logikeinrichtung oder dergleichen (z. B. als Firmware, als eine Netzliste oder dergleichen) implementiert werden. Eine Schaltung kann eine oder mehrere integrierte Siliciumschaltungseinrichtungen (z. B. Chips, Einzelchip, Einzelchipebenen, Baugruppen) oder andere diskrete elektrische Einrichtungen in elektrischer Verbindung mit einer oder mehreren anderen Komponenten über elektrische Leitungen einer Leiterplatte (PCB) oder dergleichen umfassen. In bestimmten Ausführungsformen kann jedes der hier beschriebenen Module durch eine Schaltung verkörpert oder als sie implementiert werden.
  • Die Bezugnahme auf „genau eine Ausführungsform“, „eine Ausführungsform“ oder ähnliche Sprache bedeutet überall in dieser Patentschrift, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Eigenschaft, das bzw. die in Verbindung mit der Ausführungsform beschrieben ist, in wenigstens einer Ausführungsform der vorliegenden Offenbarung enthalten ist. Somit können, müssen sich aber nicht Vorkommen der Ausdrücke „in genau einer Ausführungsform“, „in einer Ausführungsform“ und ähnlicher Sprache überall in dieser Patentschrift auf dieselbe Ausführungsform beziehen, bedeuten aber, sofern nicht explizit etwas anders ausgedrückt ist, „eine oder mehrere, aber nicht alle Ausführungsformen“. Sofern nicht explizit etwas anderes ausgedrückt ist, bedeuten die Begriffe „enthaltend“, „umfassend“, „aufweisend“ und Varianten davon „enthaltend, aber nicht darauf beschränkt“. Sofern nicht explizit etwas anderes angegeben ist, bedeutet eine Aufzählungsliste von Positionen nicht, dass sich alle Positionen wechselweise ausschließen und/oder wechselweise einschließen. Sofern nicht explizit etwas anderes angegeben ist, beziehen sich die Begriffe „ein“, „eine“ und „das“ ebenfalls auf „ein oder mehrere“.
  • Im Folgenden werden Aspekte der vorliegenden Offenbarung anhand schematischer Ablaufpläne und/oder schematischer Blockschaltpläne von Verfahren, Vorrichtungen, Systemen und Computerprogrammprodukten in Übereinstimmung mit Ausführungsformen der Offenbarung beschrieben. Selbstverständlich kann jeder Block der schematischen Ablaufpläne und/oder schematischen Blockschaltpläne und können Kombinationen von Blöcken in den schematischen Ablaufplänen und/oder schematischen Blockschaltplänen durch Computerprogrammanweisungen implementiert werden. Diese Computerprogrammanweisungen können für einen Prozessor eines Computers oder einer anderen programmierbaren Datenverarbeitungsvorrichtung bereitgestellt werden, um eine Maschine zu erzeugen, sodass die Anweisungen, die über den Prozessor oder über die andere programmierbare Datenverarbeitungsvorrichtung ausgeführt werden, Mittel zum Implementieren der in dem Block oder in den Blöcken der schematischen Ablaufpläne und/oder schematischen Blockschaltpläne spezifizierten Funktionen und/oder Tätigkeiten erzeugen.
  • Außerdem wird angemerkt, dass die in dem Block angegebenen Funktionen in einigen alternativen Implementierungen in einer anderen als der in den Figuren vermerkten Reihenfolge auftreten können. Zum Beispiel können zwei aufeinanderfolgend gezeigte Blöcke tatsächlich im Wesentlichen gleichzeitig ausgeführt werden oder können die Blöcke in Abhängigkeit von der betroffenen Funktionalität gelegentlich in umgekehrter Reihenfolge ausgeführt werden. Es können andere Schritte und Verfahren denkbar sein, die in Bezug auf Funktion, Logik oder Wirkung zu einem oder mehreren Blöcken oder Abschnitten davon der dargestellten Funktionen äquivalent sind. Obgleich in dem Ablaufplan und/oder in den Blockschaltplänen verschiedene Pfeiltypen und Linientypen genutzt sein können, beschränken sie selbstverständlich nicht den Schutzumfang der entsprechenden Ausführungsformen. Zum Beispiel kann ein Pfeil eine Warte- oder Überwachungsperiode mit nicht spezifizierter Dauer zwischen aufgezählten Schritten der gezeigten Ausführungsform angeben.
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die ein Teil davon sind. Die vorstehende Zusammenfassung ist nur veranschaulichend und soll in keiner Weise einschränkend sein. Außer den dargestellten Aspekten, Ausführungsformen und Merkmalen, die oben beschrieben sind, gehen weitere Aspekte, Ausführungsformen und Merkmale mit Bezug auf die Zeichnungen und auf die folgende ausführliche Beschreibung hervor. Die Beschreibung von Elementen in jeder Figur kann sich auf Elemente vorhergehender Figuren beziehen. Gleiche Bezugszeichen können sich auf gleiche Elemente in den Figuren einschließlich alternativer Ausführungsformen gleicher Elemente beziehen.
  • 1 zeigt ein System 100, das einen dreidimensionalen Speicher 150 umfasst. In der gezeigten Ausführungsform enthält das System eine Computereinrichtung 110. In verschiedenen Ausführungsformen kann sich eine Computereinrichtung 110 auf irgendeine elektronische Einrichtung, die durch Ausführen arithmetischer oder logischer Operationen an elektronischen Daten berechnen kann, beziehen. Zum Beispiel kann eine Computereinrichtung 110 ein Server, eine Workstation, ein Desktopcomputer, ein Laptopcomputer, ein Tablet, ein Smartphone, ein Steuersystem für eine andere elektronische Einrichtung, eine an ein Netz angeschlossene Speichereinrichtung, eine Blockeinrichtung in einem Speicherbereichsnetz, ein Router, ein Netz-Switch oder dergleichen sein. In bestimmten Ausführungsformen kann eine Computereinrichtung 110 ein nichttransitorisches computerlesbares Speichermedium enthalten, das computerlesbare Anweisungen speichert, die dafür konfiguriert sind zu veranlassen, dass die Computereinrichtung 110 Schritte eines oder mehrerer der hier offenbarten Verfahren ausführt.
  • In der gezeigten Ausführungsform enthält die Computereinrichtung 110 einen Prozessor 115, einen Speicher 130 und einen Ablagespeicher 140. In verschiedenen Ausführungsformen kann sich ein Prozessor 115 auf irgendein elektronisches Element beziehen, das die arithmetischen oder logischen Operationen ausführt, die durch die Computereinrichtung ausgeführt werden. In einer Ausführungsform kann der Prozessor 115 z. B. ein Universalprozessor sein, der gespeicherten Programmcode ausführt. In einer anderen Ausführungsform kann ein Prozessor 115 eine frei programmierbare logische Anordnung (FPGA), eine anwendungsspezifische integrierte Schaltung (ASIC) oder dergleichen sein, die durch den Speicher 130 und/oder durch den Ablagespeicher 140 gespeicherte Daten bearbeitet. In einer bestimmten Ausführungsform kann ein Prozessor 115 (z. B. in einem Ablagespeicherbereichsnetz) ein Controller für eine Ablagespeichereinrichtung einer Netzeinrichtung oder dergleichen sein.
  • In der gezeigten Ausführungsform enthält der Prozessor 115 einen Cache 120. In verschiedenen Ausführungsformen kann ein Cache 120 Daten zur Verwendung durch den Prozessor 115 speichern. In bestimmten Ausführungsformen kann ein Cache 120 kleiner und schneller als der Speicher 130 sein und kann er Daten an häufig verwendeten Orten des Speichers 130 oder dergleichen duplizieren. In bestimmten Ausführungsformen kann ein Prozessor 115 eine Mehrzahl von Caches 120 enthalten. In verschiedenen Ausführungsformen kann ein Cache 120 eine oder mehrere Typen von Speichermedien zum Speichern von Daten wie etwa statischen Schreib-Lese-Speicher (SRAM) 122, dreidimensionalen Speicher 150 oder dergleichen enthalten. Zum Beispiel kann ein Cache 120 in einer Ausführungsform einen SRAM 122 enthalten. In einer anderen Ausführungsform kann ein Cache 120 einen dreidimensionalen Speicher 150 enthalten. In einer bestimmten Ausführungsform kann ein Cache 120 eine Kombination eines SRAM 122, eines dreidimensionalen Speichers 150 und/oder anderer Speichermedientypen enthalten.
  • In einer Ausführungsform ist der Speicher 130 durch einen Speicherbus 135 mit dem Prozessor 115 gekoppelt. In bestimmten Ausführungsformen kann der Speicher 130 Daten speichern, die durch den Prozessor 115 direkt adressierbar sind. In verschiedenen Ausführungsformen kann ein Speicher 130 eine oder mehrere Typen von Speichermedien zum Speichern von Daten wie etwa einen dynamischen Schreib-Lese-Speicher (DRAM) 132, einen dreidimensionalen Speicher 150 oder dergleichen enthalten. Zum Beispiel kann ein Speicher 130 in einer Ausführungsform einen DRAM 132 enthalten. In einer anderen Ausführungsform kann ein Speicher 130 einen dreidimensionalen Speicher 150 enthalten. In einer bestimmten Ausführungsform kann ein Speicher 130 eine Kombination eines DRAM 132, eines dreidimensionalen Speichers 150 und/oder anderer Speichermedientypen enthalten.
  • In einer Ausführungsform ist der Ablagespeicher 140 durch einen Ablagespeicherbus 145 mit dem Prozessor 115 gekoppelt. In bestimmten Ausführungsformen kann der Ablagespeicherbus 145 ein Peripheriebus der Computereinrichtung 110 wie etwa ein Peripheral-Component-Interconnect-Express-Bus (PCI-Express- oder PCIe-Bus), ein Serial-Advanced-Technology-Attachment-Bus (SATA-Bus), ein Parallel-Advanced-Technology-Attachment-Bus (PATA-Bus), ein Small-Computer-System-Interface-Bus (SCSI-Bus), ein FireWire-Bus, eine Fibre-Channel-Verbindung, ein Universal Serial Bus (USB), ein PCIe-Advanced-Switching-Bus (PCIe-AS-Bus) oder dergleichen sein. In verschiedenen Ausführungsformen kann der Ablagespeicher 140 Daten speichern, die durch den Prozessor 115 nicht direkt adressierbar sind, auf die aber über einen oder mehrere Ablagespeichercontroller zugegriffen werden kann. In bestimmten Ausführungsformen kann der Ablagespeicher 140 größer als der Speicher 130 sein. In verschiedenen Ausführungsformen kann ein Ablagespeicher 140 einen oder mehrere Typen von Speichermedien zum Speichern von Daten wie etwa ein Festplattenlaufwerk, einen NAND-Flash-Speicher 142, einen dreidimensionalen Speicher 150 oder dergleichen enthalten. Zum Beispiel kann ein Ablagespeicher 140 in einer Ausführungsform einen NAND-Flash-Speicher 142 enthalten. In einer anderen Ausführungsform kann ein Ablagespeicher 140 einen dreidimensionalen Speicher 150 enthalten. In einer bestimmten Ausführungsform kann ein Ablagespeicher 140 eine Kombination eines NAND-Flash-Speichers 142, eines dreidimensionalen Speichers 150 und/oder anderer Speichermedientypen enthalten.
  • In verschiedenen Ausführungsformen kann der dreidimensionale Speicher 150 verwendet werden, um Daten in einem Cache 120, in einem Speicher 130, in einem Ablagespeicher 140 und/oder in einer anderen Komponente, die Daten speichert, zu speichern. Zum Beispiel enthält die Computereinrichtung 110 in der gezeigten Ausführungsform in dem Cache 120, in dem Speicher 130 und in dem Ablagespeicher 140 einen dreidimensionalen Speicher 150. In einer anderen Ausführungsform kann eine Computereinrichtung 110 für den Speicher 130 einen dreidimensionalen Speicher 150 verwenden, aber für den Cache 120 oder für den Ablagespeicher 140 andere Typen von Speicher- oder Ablagespeichermedien verwenden. Umgekehrt kann eine Computereinrichtung 110 in einer anderen Ausführungsform für den Ablagespeicher 140 einen dreidimensionalen Speicher 150 verwenden und für den Cache 120 und für den Speicher 130 andere Typen von Speichermedien verwenden. Außerdem können einige Typen der Computereinrichtung 110 (z. B. in einem Mikrocontroller) einen Speicher 130 ohne Ablagespeicher 140 enthalten, falls der Speicher 130 nichtflüchtig ist, können sie für spezialisierte Prozessoren 115 einen Speicher 130 ohne einen Cache 120 enthalten, oder dergleichen. Verschiedene Kombinationen von Cache 120, Speicher 130 und/oder Ablagespeicher 140 und Verwendungen eines dreidimensionalen Speichers 150 für den Cache 120, für den Speicher 130, für den Ablagespeicher 140 und/oder für andere Anwendungen werden angesichts dieser Offenbarung klar.
  • In verschiedenen Ausführungsformen kann der dreidimensionale Speicher 150 einen oder mehrere Chips, Baugruppen, Einzelchips oder andere integrierte Schaltungseinrichtungen, die dreidimensionale Speicheranordnungen mit mehreren Schichten von Speicherzellen umfassen, die auf einer oder mehreren Leiterplatten, Ablagespeichergehäusen und/oder anderen mechanischen und/oder elektrischen Stützstrukturen angeordnet sind, enthalten. Zum Beispiel können ein oder mehrere Dual-Inline-Memory-Modules (DIMMs), eine oder mehrere Erweiterungskarten und/oder Tochterkarten, eine Festkörperlaufwerkseinrichtung (SSD-Einrichtung) oder eine andere Ablagespeichereinrichtung und/oder ein anderer Speicher und/oder ein anderer Ablagespeicherformfaktor den dreidimensionalen Speicher 150 umfassen. Der dreidimensionale Speicher 150 kann mit einer Grundplatine der Computereinrichtung 110 integriert und/oder darauf montiert sein, in einen Port und/oder Steckplatz der Computereinrichtung 110 eingebaut sein, in eine andere Computereinrichtung 110 und/oder in ein dediziertes Ablagespeichergerät in einem Netz eingebaut sein, in Verbindung mit einer Computereinrichtung 110 über einen externen Bus stehen, oder dergleichen.
  • In verschiedenen Ausführungsformen kann der dreidimensionale Speicher 150 einen oder mehrere Speichereinzelchips enthalten. Ein Speichereinzelchip kann mehrere Schichten von Speicherzellen in einer dreidimensionalen Speicheranordnung enthalten. In verschiedenen Ausführungsformen kann dreidimensionaler Speicher magnetoresistiven RAM (MRAM), Phasenwechselspeicher (PCM), resistiven RAM (ReRAM), NOR-Flash-Speicher, NAND-Flash-Speicher, Siliciumoxid-Nitridoxid-Silicium-Speicher (SONOS-Speicher) oder dergleichen enthalten. Angesichts dieser Offenbarung werden verschiedene Typen von dreidimensionalem Speicher 150 zur Verwendung mit einer Computereinrichtung 110 klar.
  • In bestimmten Ausführungsformen kann der dreidimensionale Speicher 150 eine Mehrzahl planarer Speicherzellen, die eine dreidimensionale Anordnung bilden, eine Mehrzahl von Wortleitungen, die horizontal (z. B. in der Ebene) über die Schichten verlaufen, und eine Mehrzahl von Auswahleinrichtungsspalten oder Auswahleinrichtungssäulen, die vertikal durch die mehreren Schichten verlaufen, enthalten. In weiteren Ausführungsformen können die Auswahleinrichtungsspalten oder Auswahleinrichtungssäulen mit den Speicherzellen gekoppelt sein und können sie Mittelleiter enthalten, die von einer oder mehreren konzentrischen Auswahlschichten umgeben sind. In verschiedenen Ausführungsformen können eine oder mehrere Auswahlschichten als Reaktion darauf, dass eine Spannung einem Schwellenwert genügt, zwischen einer Wortleitung und einem Mittelleiter einen elektrischen Strom über eine Zelle zulassen. In bestimmten Ausführungsformen kann eine Auswahleinrichtungsspalte oder Auswahleinrichtungssäule, die durch eine Mehrzahl von Schichten planarer Speicherzellen verläuft, durch Beschränken des Leckstroms über die anderen Zellen das Lesen in oder Schreiben von einzelnen Speicherzellen erleichtern. Außerdem kann in weiteren Ausführungsformen das Bilden einer Auswahleinrichtungssäule oder Auswahleinrichtungsspalte, die durch eine Mehrzahl von Schichten verläuft, im Vergleich zum Bilden von Auswahleinrichtungen in einzelnen Schichten, die mit Speicherzellen abwechseln, die Herstellung vereinfachen. Der dreidimensionale Speicher 150, der Auswahleinrichtungsspalten oder Auswahleinrichtungssäulen enthält, ist im Folgenden hinsichtlich 2 bis 9 ausführlicher beschrieben.
  • 2 zeigt eine Ausführungsform eines dreidimensionalen Speichereinzelchips 150. Der dreidimensionale Speichereinzelchip 150 kann im Wesentlichen ähnlich dem anhand von 1 beschriebenen dreidimensionalen Speicher 150 sein. In der gezeigten Ausführungsform enthält der dreidimensionale Speichereinzelchip 150 eine dreidimensionale Speicheranordnung 200, die mehrere Schichten von Speicherzellen, Zeilen/Schicht-Schaltungen 202, Spaltenschaltungen 204 und einen Einzelchipcontroller 206 enthält.
  • In verschiedenen Ausführungsformen kann sich ein dreidimensionaler Speichereinzelchip 150 auf eine integrierte Schaltung beziehen, die sowohl eine Kernanordnung 200 von Speicherzellen für die Datenspeicherung als auch Peripheriekomponenten (z. B. Zeilen/Schicht-Schaltungen 202, Spaltenschaltungen 204 und/oder einen Einzelchipcontroller 206) zum Kommunizieren mit der Anordnung 200 enthält. In bestimmten Ausführungsformen können ein oder mehrere dreidimensionale Speichereinzelchips 150 in einem Speichermodul, in einer Ablagespeichereinrichtung oder dergleichen enthalten sein.
  • In der gezeigten Ausführungsform enthält die dreidimensionale Speicheranordnung 200 mehrere planare Speicherzellen. In einer Ausführungsform kann die Anordnung 200 mehrere Ebenen und/oder Schichten von Speicherzellen enthalten. In verschiedenen Ausführungsformen kann die Anordnung 200 durch Schichten und/oder Zeilen innerhalb Schichten über Zeilen/Schicht-Schaltungen 202 (z. B. durch das Steuern von Wortleitungen, Auswahlleitungen oder dergleichen) und durch Spalten über Spaltenschaltungen 204 (z. B. durch das Steuern von Bitleitungen) adressierbar sein.
  • In bestimmten Ausführungsformen wirkt der Einzelchipcontroller 206 mit den Zeilen/Schicht-Schaltungen 202 und mit den Spaltenschaltungen 204 zusammen, um Speicheroperationen an der Anordnung 200 auszuführen. In verschiedenen Ausführungsformen kann der Einzelchipcontroller 206 Komponenten wie etwa eine Leistungssteuerschaltung, die die Leistung und die Spannungen steuert, die den Zeilen/Schicht-Schaltungen 202 und den Spaltenschaltungen 204 während Speicheroperationen zugeführt werden, einen Adressendecodierer, der eine empfangene Adresse in eine Hardwareadresse, die durch die Zeilen/Schicht-Schaltungen 202 und durch die Spaltenschaltungen 204 verwendet wird, übersetzt, eine Zustandsmaschine, die die Speicheroperationen implementiert und steuert, und dergleichen enthalten. Der Einzelchipcontroller 206 kann über die Leitung 208 mit einer Computereinrichtung 110, mit einem Prozessor 115, mit einem Buscontroller, mit einem Speichereinrichtungscontroller, mit einem Speichermodulcontroller oder dergleichen kommunizieren, um Befehls- und Adresseninformationen zu empfangen, Daten zu übertragen oder dergleichen.
  • Die 3 und 4 zeigen eine Ausführungsform einer dreidimensionalen Speicheranordnung 300 während Schreiboperationen (3) und Leseoperationen (4). In bestimmten Ausführungsformen kann die dreidimensionale Speicheranordnung 300 im Wesentlichen ähnlich der oben anhand von 2 beschriebenen dreidimensionalen Speicheranordnung 200 sein. In der gezeigten Ausführungsform enthält die dreidimensionale Anordnung 300 Auswahleinrichtungsspalten 302, Schichten 308 von Speicherzellen 318, Wortleitungen 310, Auswahlleitungen 312, Auswahltransistoren 314 und Bitleitungen 316.
  • In verschiedenen Ausführungsformen ist eine dreidimensionale Speicheranordnung 300 durch eine Mehrzahl von Schichten 308 von Speicherzellen 318 gebildet. In verschiedenen Ausführungsformen kann eine Speicherzelle 318 irgendeine Komponente mit einer physikalischen Eigenschaft, die zum Speichern von Daten geändert werden kann, sein. Zum Beispiel kann eine Speicherzelle 318 für einen NAND-Speicher ein Floating-Gate-Transistor sein, für den die Schwellenspannung (die einer Menge gespeicherter Ladung auf dem schwebenden Gate entspricht) zum Speichern von Daten geändert werden kann. Ähnlich kann eine Speicherzelle 318 für einen magnetoresistiven Speicher ein Magnettunnelübergang sein, für den ein Widerstand (entsprechend der Tatsache, ob zwei magnetische Schichten in parallelen oder antiparallelen Zuständen sind) zum Speichern von Daten geändert werden kann. Angesichts dieser Offenbarung werden verschiedene Typen von Speicherzellen 318 für verschiedene Typen von nichtflüchtigem Speicher wie etwa ReRAM, PCM, MRAM, NAND und dergleichen klar.
  • In bestimmten Ausführungsformen können die Speicherzellen 318 planare nichtflüchtige Speicherzellen 318 sein. Wie es hier verwendet ist, kann sich eine „planare“ Speicherzelle 318 auf irgendeine Speicherzelle 318 beziehen, die Daten unter Verwendung einer oder mehrerer im Wesentlichen ebener Schichten parallel zu einem Substrat speichert. Zum Beispiel kann eine planare Speicherzelle 318 für einen NAND-Speicher, der Daten basierend auf in einem schwebenden Gate eingefangener Ladung speichert, ein ebenes horizontales schwebendes Gate oder ein Ladungseinfanggebiet enthalten. Umgekehrt wäre eine Speicherzelle basierend auf einer vertikalen Struktur oder Struktur mit hohem Seitenverhältnis wie etwa ein durch mehrere horizontale Schichten gebildetes Speicherloch oder ein FinFET keine planare Speicherzelle 318.
  • In der gezeigten Ausführungsform sind die planaren Speicherzellen 318 Magnettunnelübergänge. Ein Magnettunnelübergang (MTJ) kann „festgelegte“ und „freie“ Magnetschichten enthalten, wobei ein magnetisches Moment der freien Schicht geschaltet werden kann, um zu einem magnetischen Moment der festgelegten Schicht parallel oder antiparallel zu sein. Eine dünne dielektrische Schicht oder Sperrschicht kann die festgelegten und die freien Schichten trennen und über die Sperrschicht kann wegen Quantentunneln ein Strom fließen. Ein Unterschied des Widerstands zwischen parallelen und antiparallelen Zuständen ermöglicht, dass Daten gespeichert werden. Zum Beispiel kann ein niedriger Widerstand einer binären „1“ entsprechen und kann ein hoher Widerstand einer binären „0“ entsprechen. Alternativ kann ein niedriger Widerstand einer binären „0“ entsprechen und kann ein hoher Widerstand einer binären „1“ entsprechen. Somit sind MTJs magnetoresistive Speicherzellen. In bestimmten Ausführungsformen können MTJs planar sein und können sie Daten unter Verwendung ebener horizontaler magnetischer Schichten, die durch eine ebene Sperrschicht getrennt sind, speichern. Das Bilden von MTJs unter Verwendung planarer schichtweiser Techniken kann ermöglichen, dass Hersteller sehr dünne Sperrschichten (z. B. 10 Å oder dünner) bereitstellen, um das Quantentunneln zu ermöglichen, während sie weiterhin anderen Strom sperren. Im Gegensatz dazu kann der Versuch, gekrümmte oder vertikale MTJs zu bilden, zu Sperrschichtfehlern führen, die sowohl im parallelen als auch im antiparallelen Zustand einen niedrigen Widerstand erzeugen.
  • In bestimmten Ausführungsformen können die Speicherzellen 318 resistive Zweianschluss-Speicherzellen 318 sein. In verschiedenen Ausführungsformen können resistive Speicherzellen 318 mit zwei Anschlüssen denselben Stromweg zwischen dem Anschluss zum Schreiben (z. B. zum Ändern eines Widerstands) und zum Lesen (z. B. zum Erfassen eines Widerstands) verwenden. In einer Ausführungsform können resistive Zweianschluss-Speicherzellen 318 Spin-Transfer-Torque-MTJ (STT-MTJ) sein, bei denen Daten durch das Leiten eines Spin-polarisierten elektrischen Stroms über die Zelle 318 geschrieben werden, um das magnetische Moment der freien Schicht zu ändern. Die Richtung des Stroms kann die Magnetisierung der freien Schicht bestimmen. In einer anderen Ausführungsform kann eine resistive Zweianschluss-Speicherzelle 318 eine PCM-Speicherzelle 318, eine ReRAM-Speicherzelle 318 oder dergleichen sein. In bestimmten Ausführungsformen können Zweianschluss-Speicherzellen 318 das Bilden dichter dreidimensionaler Speicheranordnungen (z. B. im Vergleich zu Zellen mit einem dritten Anschluss, in denen zusätzliche Verbindungen mehr Platz verwenden) erleichtern. In bestimmten Ausführungsformen können bidirektionale Auswahleinrichtungen dafür konfiguriert sein zu ermöglichen, dass Strom in beiden Richtungen fließt, um in eine zweidimensionale Speicherzelle 318 zu schreiben, den Leckstrom über nicht ausgewählte Zellen 318 aber begrenzen.
  • In bestimmten Ausführungsformen kann eine Schicht 308 von Speicherzellen 318 eine zweidimensionale Anordnung oder ein zweidimensionales Gitter von Speicherzellen 318 umfassen, sodass durch eine Mehrzahl von Schichten 308 eine dreidimensionale Speicheranordnung 300 gebildet ist. In bestimmten Ausführungsformen können Schichten 308 von Speicherzellen 318 mit dielektrischen Schichten oder Oxidschichten abwechseln, um Kurzschlüsse zwischen Schichten 308 zu verhindern. Die 3 und 4 zeigen eine vereinfachte Ausführungsform einer dreidimensionalen Speicheranordnung 300, die drei Schichten 308 und neun Speicherzellen 318 pro Schicht 308 enthält. Allerdings kann eine dreidimensionale Speicheranordnung 300 in einer anderen Ausführungsform viel mehr Schichten 308 und/oder viel mehr Speicherzellen 318 enthalten. Zur Zweckmäßigkeit bei der Darstellung der Schichten 308 und Speicherzellen 318 sind verschiedene Strukturen wie etwa dielektrische Schichten ebenfalls in den Figuren weggelassen. Außerdem können die Größen verschiedener Schichten und Komponenten in 3-9 nicht maßstabsgerecht gezeigt sein, da die Figuren Beziehungen zwischen Komponenten anstelle der relativen Größe jeder Komponente darstellen.
  • In der gezeigten Ausführungsform sind eine Mehrzahl von Wortleitungen 310 mit den Speicherzellen 318 gekoppelt. In verschiedenen Ausführungsformen kann eine Wortleitung 310 ein Leiter (oder eine Menge verbundener Leiter) sein, der mit mehreren Speicherzellen 318 verbunden ist. In bestimmten Ausführungsformen kann ein Einzelchipcontroller 206 eine Wortleitung 310 zum Adressieren einer Ebene oder Schicht 308 von Speicherzellen 318 oder einer Teilmenge einer Schicht 308 wie etwa einer Zeile, einer Menge von Zeilen, eines Abschnitts einer Zeile oder irgendeiner anderen Menge von Speicherzellen 318 innerhalb einer Schicht 308 verwenden. Die Verwendung einer Wortleitung 310 zum Adressieren einer Menge von Zellen 318 kann das Einstellen einer Wortleitungsspannung auf eine Lesespannung, auf eine Schreibspannung oder dergleichen enthalten.
  • In verschiedenen Ausführungsformen können die Zeilen/Schicht-Schaltungen 202 mit einer Wortleitung 310 gekoppelt sein. In bestimmten Ausführungsformen kann eine Wortleitung 310 einen ersten Leiter 310a, der direkt mit Anschlüssen der Speicherzellen 318 verbunden ist, und einen oder mehrere weitere Leiter 310b, die den ersten Leiter 310a mit einer Spannungsquelle wie etwa einem Schalttransistor, einem Spannungsbus oder dergleichen koppeln, enthalten.
  • In der gezeigten Ausführungsform verlaufen die Wortleitungen 310 horizontal über die Schichten 308 von Speicherzellen 318. Wie sie hier verwendet sind, können sich Begriffe wie etwa „horizontal“, „vertikal“ und dergleichen für eine dreidimensionale Speicheranordnung 300 auf eine Orientierung relativ zu einem Substrat beziehen. Somit zeigen die Pfeile, die in 3 und 4 die x-, die y- und die z-Richtung angeben, die x- und die y-Richtung (z. B. parallel zu den Schichten 308) als horizontal und die z-Richtung (z. B. senkrecht zu den Schichten 308) als vertikal. Dementsprechend kann auf eine Wortleitung 310 in der Weise, dass sie unabhängig von der Orientierung des Substrats selbst relativ zu einem externen Objekt in einer horizontalen Richtung relativ zu einem Substrat verläuft, Bezug genommen werden. Darüber hinaus kann auf eine Wortleitung 310, die darauf basiert, dass sie die Anordnung 300 parallel zu der Schicht 308 durchquert, anstatt die Schicht 308 zu durchqueren oder zu durchdringen, in der Weise Bezug genommen werden, dass sie horizontal „über“ eine Schicht 308 verläuft.
  • In einer Ausführungsform kann eine Wortleitung 310 dadurch, dass sie innerhalb der Schicht 308 verläuft, horizontal über eine Schicht 308 von Speicherzellen 318 verlaufen. Zum Beispiel können in einer Ausführungsform obere Anschlüsse von Zweianschluss-Speicherzellen 318 eine Teilschicht belegen und kann eine Wortleitung 310 mit den oberen Anschlüssen in dieser Teilschicht gekoppelt sein. In einer anderen Ausführungsform kann eine Wortleitung 310 horizontal über eine Schicht 308 von Speicherzellen 318 verlaufen, indem sie parallel zu der Schicht 308 verläuft. Zum Beispiel kann in einer Ausführungsform eine Schicht, die eine oder mehrere Wortleitungen 310 umfasst, über einer Schicht 308 von Speicherzellen 318 gebildet sein und kann eine Metallverdrahtungsschicht Verbindungen zwischen der einen oder den mehreren Wortleitungen 310 und den Speicherzellen 318 bereitstellen.
  • In bestimmten Ausführungsformen adressiert eine Wortleitung 310 eine Schicht 308 von Speicherzellen 318. Zum Beispiel enthält eine Wortleitung 310 in der gezeigten Ausführungsform einen Leiter 310a, der mit den Speicherzellen 318 einer Schicht 308 verbunden ist, und ist eine Wortleitung 310 pro Schicht 308 von Speicherzellen 318 vorgesehen. In einer anderen Ausführungsform kann eine Wortleitung 310 eine Teilmenge von Speicherzellen 318 einer Schicht 308 adressieren. Zum Beispiel können in einer Ausführungsform mehrere Wortleitungen 310 pro Schicht 308 vorgesehen sein, sodass jede Wortleitung 310 mit einer Zeile von Speicherzellen 318 verbunden ist. In bestimmten Ausführungsformen kann eine zusätzliche Schaltungsanordnung wie etwa Schalttransistoren vorgesehen sein, um Wortleitungsspannungen zu steuern.
  • In der gezeigten Ausführungsform sind eine Mehrzahl von Auswahleinrichtungsspalten 302 mit den Speicherzellen 318 gekoppelt und verlaufen sie vertikal (z. B. in der z-Richtung oder entlang einer Achse mit einer Komponente in der z-Richtung) durch die Schichten 308. In bestimmten Ausführungsformen enthält eine Auswahleinrichtungsspalte 302 einen Mittelleiter 306 und eine oder mehrere Auswahlschichten 304. In einer Ausführungsform ist der Mittelleiter 306 von einer oder mehreren konzentrischen Auswahlschichten 304 umgeben. In verschiedenen Ausführungsformen kann der Mittelleiter 306 Metall, Polysilicium oder irgendein anderes elektrisch leitfähiges Material sein. In bestimmten Ausführungsformen kann eine Auswahleinrichtungsspalte 302 mehr als einen Leiter 306 enthalten. In bestimmten Ausführungsformen können die eine oder die mehreren Auswahlschichten 304 als Reaktion darauf, dass eine Spannung einem Schwellenwert genügt, zwischen einer Wortleitung 310 und einem Mittelleiter 306 einen elektrischen Strom über eine Zelle 318 zulassen. Umgekehrt können in verschiedenen Ausführungsformen die eine oder die mehreren Auswahlschichten 304 als Reaktion darauf, dass eine Spannung einem Schwellenwert nicht genügt, einen elektrischen Strom zwischen einer Wortleitung 310 und einem Mittelleiter 306 über eine Zelle 318 begrenzen.
  • In verschiedenen Ausführungsformen können Begriffe, die sich auf einen Strom über eine Auswahlschicht 304 beziehen, wie etwa „zulassen“ und „begrenzen“, „ein“ und „aus“ oder dergleichen Relativbegriffe sein, sodass ein „zugelassener“ Strom erheblich höher als ein „begrenzter“ Strom ist. Allerdings kann ein kleiner Leckstrom fließen, wenn die Auswahleinrichtungsspalte 302 oder die Auswahlschichten 304 in den „Aus“- oder Strom begrenzenden Zustand sind, und kann ein von null verschiedener Widerstand auftreten, wenn die Auswahleinrichtungsspalte 302 oder die Auswahlschichten 304 in dem „Ein“- oder Strom zulassenden Zustand sind. Zum Beispiel kann gesagt werden, dass eine pn-Übergangs-Diode „ein“ ist oder einen elektrischen Strom „zulässt“, wenn eine Durchlassspannung die integrierte Potenzialdifferenz des Übergangs übersteigt und der Anstieg der Strom/Spannungs-Kurve hoch ist, und gesagt werden, dass sie „aus“ ist oder einen elektrischen Strom „begrenzt“, wenn die Durchlassspannung die integrierte Potenzialdifferenz des Übergangs nicht übersteigt und der Anstieg der Strom/Spannungs-Kurve niedrig ist oder wenn eine Sperrspannung (mit einem kleineren Betrag als eine Durchbruchspannung) nicht zulässt, dass ein erheblicher Strom fließt. Allerdings kann etwas Leckstrom auftreten, wenn die Diode ausgeschaltet ist. Ähnlich können eine Auswahleinrichtungsspalte 302 oder eine oder mehrere Auswahlschichten 304 als einen elektrischen Strom „begrenzend“ anstatt „zulassend“ bezeichnet werden, selbst wenn ein kleiner Leckstrom vorhanden ist.
  • In verschiedenen Ausführungsformen kann ein „Schwellenwert“ für eine Spannung irgendeine Spannung sein, die eine Begrenzung zwischen Strom begrenzenden und Strom zulassenden Zuständen für eine Auswahleinrichtungsspalte 302 oder für eine oder mehrere Auswahlschichten 304 definiert, abgrenzt oder ihr entspricht. Eine über eine oder mehrere Auswahlschichten 304 angelegte Spannung kann als dem Schwellenwert genügend bezeichnet werden, falls die eine oder die mehreren Auswahlschichten 304 einen Strom zulassen, und als dem Schwellenwert nicht genügend bezeichnet werden, falls die eine oder die mehreren Auswahlschichten 304 einen Strom begrenzen. In bestimmten Ausführungsformen kann eine Auswahleinrichtungsspalte 302 bidirektionale Ströme (z. B. einen Strom in einer Richtung zum Schreiben einer binären Null in einer Speicherzelle 318 und in einer entgegengesetzten Richtung zum Schreiben einer binären Eins) zulassen und können eine oder mehrere bipolare Auswahlschichten 304 positive und negative Spannungsschwellenwerte aufweisen, sodass die eine oder die mehreren Auswahlschichten 304 einen Strom in einer Richtung zulassen, falls eine positive angelegte Spannung dem positiven Schwellenwert entspricht, und einen Strom in der anderen Richtung zulassen, falls eine negative angelegte Spannung dem negativen Spannungsschwellenwert entspricht. In einer weiteren Ausführungsform können die eine oder die mehreren bipolaren Auswahlschichten 304 einen Strom für einen Bereich angelegter Spannungen zwischen dem positiven und dem negativen Schwellenwert begrenzen.
  • Die eine oder die mehreren Auswahlschichten 304 können verschiedene Typen von Auswahlmaterial enthalten, das als eine inhärente Eigenschaft des Materials (z. B. für eine einzelne Auswahlschicht 304) und/oder als eine Eigenschaft einer Grenzfläche zwischen Materialien (z. B. für mehrere Auswahlschichten 304) einen Strom bei verschiedenen Spannungen zulässt oder begrenzt. Zum Beispiel kann eine Auswahleinrichtungsspalte 302 in einer Ausführungsform eine Schicht aus Ovonic-Schwellenwertschaltmaterial (OTS-Material), das Strom auf einem Phasenwechsel basierend zulässt oder begrenzt, als eine einzelne Auswahlschicht 304 enthalten. In einer anderen Ausführungsform kann eine Auswahleinrichtungsspalte 302 abwechselnde Schichten n- und p-Material (z. B. npn oder pnp) als Auswahlschichten 304 enthalten, sodass die Auswahlschichten 304 einen Strom zulassen, falls eine Spannung über den pn-Übergang in Durchlassrichtung das integrierte Potenzial übersteigt und eine Spannung über den pn-Übergang in Sperrrichtung die Zenerspannung für Quantentunneln, für den Lawinendurchbruch oder dergleichen übersteigt. In bestimmten Ausführungsformen kann n- und p-Material dotiertes Silicium, Polysilicium, Oxidhalbleiter oder dergleichen enthalten. Angesichts dieser Offenbarung werden verschiedene geeignete Auswahlschichten 304 wie etwa Isolatoren für Metall-Isolator-Metall-Auswahleinrichtungen, Übergangsmetalloxide wie etwa Vanadiumoxid oder Nioboxid für Metall-Isolator-Übergangs-Auswahleinrichtungen, gemischte lonen-Elektronen-Leitungs-Verbundwerkstoffe oder dergleichen klar.
  • Allgemein kann in verschiedenen Ausführungsformen ein erster Anschluss einer Zweianschluss-Speicherzelle 318 mit einer horizontalen Wortleitung 310 gekoppelt sein und ein zweiter Anschluss der Zweianschluss-Speicherzelle 318 mit einer vertikalen Auswahleinrichtungsspalte 302 gekoppelt sein. Zum Beispiel sind die Speicherzellen 318 in den gezeigten Ausführungsformen STT-MTJs, die als Stapel horizontaler Schichten gebildet sind, wobei ein oberer Anschluss mit einer Wortleitung 310 verbunden ist und ein unterer Anschluss mit einer Auswahleinrichtungsspalte 302 verbunden ist. Dementsprechend kann die Auswahleinrichtungsspalte 302 einen elektrischen Strom über die Zelle 318 zulassen, um Daten für die Zelle 318 zu lesen oder zuschreiben, falls eine Spannung zwischen der Wortleitung 310 und dem Mittelleiter 306 einem Schwellenwert genügt. Umgekehrt kann die Auswahleinrichtungsspalte 302 einen elektrischen Strom über die Zelle 318 begrenzen, sodass ein Leckstrom über die Zelle 318 eine Lese- oder Schreiboperation für eine andere Zelle 318 nicht erheblich beeinflusst, falls die Spannung zwischen der Wortleitung 310 und dem Mittelleiter 306 einem Schwellenwert nicht genügt.
  • In bestimmten Ausführungsformen können die eine oder die mehreren Auswahlschichten 304 ein hohes Ein-aus-Verhältnis (z. B. ein Verhältnis von Strömen zwischen dem Strom zulassenden und dem Strom begrenzenden Zustand) bereitstellen. Zum Beispiel kann ein Ein-aus-Verhältnis 10^7 oder mehr betragen. In bestimmten Ausführungsformen kann ein hohes Ein-Aus-Verhältnis für ausgewählte Zellen 318 hohe Leseströme und/oder Schreibströme bei niedrigen Leckströmen bereitstellen.
  • In einigen Ausführungsformen können die eine oder die mehreren Auswahlschichten 304 einen Strom über ein physikalisches Gebiet, in dem eine Spannungsdifferenz einen Schwellenwert übersteigt, zulassen, einen Strom in einem anderen Gebiet aber begrenzen. Zum Beispiel können npn- oder pnp-Siliciumschichten einen Strom in einem physikalischen Gebiet, in dem ein Durchbruch auftritt, aber nicht in einem anderen Gebiet zulassen, sodass eine Auswahleinrichtungsspalte 302 einen Strom über eine Zelle 318, aber nicht über eine andere Zelle 318 zulassen kann. Dementsprechend kann eine Auswahleinrichtungsspalte 302 für einzelne Zellen 318, die mit der Auswahleinrichtungsspalte 302 gekoppelt sind, in einem Verhältnis eine Auswahleinrichtung/eine Zelle eine unabhängige Stromauswahl bereitstellen. Im Gegensatz dazu können andere Anordnungsarchitekturen, die ein Verhältnis eine Auswahleinrichtung/N Zellen (für N > 1) bereitstellen, erhöhte Probleme in Bezug auf Leckströme feststellen.
  • In bestimmten Ausführungsformen können die Auswahleinrichtungsspalten 302 dadurch gebildet werden, dass (z. B. durch Maskieren und Ätzen) vertikale Löcher durch die mehreren Schichten 308 gebildet werden, in den vertikalen Löchern eine oder mehrere Auswahlschichten 304 abgelagert werden und in dem verbleibenden Raum Ablagerungsmetall oder anderes leitendes Material für einen Mittelleiter 306 verbleibt. In bestimmten Ausführungsformen können Speicherzellenschichten 308 in einer Produktionsanlage gebildet werden und können Auswahlschichten 304 in einer anderen Produktionsanlage gebildet werden. Zum Beispiel können in einer Ausführungsform Schichten aus magnetischem Material und Trägerschichten für planare MTJs in einer Back-End-Of-Line-Produktionsanlage (BEOL-Produktionsanlage) gebildet werden und können npn-Auswahlschichten 304 in einer Front-End-Of-Line-Produktionsanlage (FEOL-Produktionsanlage) gebildet werden. Somit würde das Bilden planarer npn-Auswahleinrichtungen für jede Schicht von MTJs wiederholte Umsetzungen zwischen der BEOL- und der FEOL-Anlage umfassen. Im Gegensatz dazu kann das Bereitstellen vertikaler Auswahleinrichtungsspalten 302 ermöglichen, dass ein Hersteller mehrere Schichten 308 von Speicherzellen 318 in einer Anlage bildet und die Anordnung 300 nachfolgend zu einer anderen Anlage umsetzt, um die Auswahleinrichtungsspalten 302 zu bilden.
  • In einer alternativen Ausführungsform können Auswahleinrichtungssäulen mit den Speicherzellen 318 gekoppelt sein und vertikal (z. B. in der z-Richtung oder entlang einer Achse mit einer Komponente in der z-Richtung) durch die Schichten 308 verlaufen. In bestimmten Ausführungsformen kann eine Auswahleinrichtungssäule eine oder mehrere vertikale Metallverbindungen und eine oder mehrere vertikale Auswahlschichten enthalten. In einer Ausführungsform kann eine Auswahleinrichtungssäule eine zentrale Metallverbindung und eine oder mehrere konzentrische Auswahlschichten, die im Wesentlichen ähnlich dem Mittelleiter 306 und einer oder mehreren Auswahlschichten 304 einer Auswahleinrichtungsspalte 302 sein können, enthalten. Allerdings kann eine Auswahleinrichtungssäule in einer anderen Ausführungsform vertikal Auswahlmaterial enthalten, das in elektrischem Kontakt mit dem vertikalen Leiter angeordnet ist, ohne den vertikalen Leiter konzentrisch zu umgeben.
  • In einer Ausführungsform sind Bitleitungen 316 mit den Auswahleinrichtungsspalten 302 oder Auswahleinrichtungssäulen gekoppelt, um Daten für die Zellen 318 zu lesen oder zu schreiben. In verschiedenen Ausführungsformen kann eine Wortleitung 310 eine Schicht 308, eine Zeile oder eine andere Mehrzahl von Zellen 318 adressieren und können die Bitleitungen 316 Leiter sein, die einzelne Zellen 318 in dieser Schicht 308, in dieser Zeile oder in dieser anderen Mehrzahl von Zellen 318 adressieren. (Außerdem können die Bitleitungen 316 Zellen 318 in anderen Schichten 308 oder Zeilen, die mit anderen Wortleitungen 310 gekoppelt sind, adressieren.) Das Verwenden einer Bitleitung 316 zum Adressieren einer Zelle 318 kann das Einstellen einer Bitleitungsspannung oder eines Bitleitungsstroms zum Schreiben von Daten in die Zelle 318, das Erfassen einer Bitleitungsspannung oder eines Bitleitungsstroms zum Lesen von Daten von der Zelle 318 oder dergleichen enthalten. In bestimmten Ausführungsformen kann eine Bitleitung 316 über Auswahltransistoren 314 mit mehreren Auswahleinrichtungsspalten 302 gekoppelt sein und können die Auswahltransistoren 314 Strom zwischen einzelnen Auswahleinrichtungsspalten 302 und der Bitleitung 316 zulassen oder begrenzen. In bestimmten Ausführungsformen kann der Leiter 306 für eine Auswahleinrichtungsspalte 302 als eine lokale Bitleitung wirken, sodass eine ausgewählte Zelle 318 bei dem Schnittpunkt einer Wortleitung 310 und einer Auswahleinrichtungsspalte 302 ist, und können die Bitleitungen 316 als „globale“ Bitleitungen zum Zugreifen auf die lokalen Bitleitungen oder Auswahleinrichtungsspalten 302 wirken.
  • In bestimmten Ausführungsformen sind Auswahlleitungen 312 mit Steuer-Gates der Auswahltransistoren 314 gekoppelt, sodass das Aktivieren einer Auswahlleitung 312 einen Auswahltransistor 314 pro Bitleitung 316 aktiviert. Das Aktivieren einer Auswahlleitung 312 und eines Auswahltransistors 314 kann sich auf das Anlegen einer Steuer-Gate-Spannung, die einen Strom zwischen dem Drain- und dem Source-Anschluss zulässt, auf das Anlegen eines Basisstroms, der einen Strom zwischen Kollektor- und Emitteranschluss zulässt, oder auf das Steuern des Auswahltransistors 314 über die Auswahlleitung 312 auf andere Weise, um einen Strom zwischen einer Auswahleinrichtungsspalte 302 und einer Bitleitung 316 zuzulassen, beziehen. In der gezeigten Ausführungsform verlaufen z. B. die Bitleitungen 316 in der y-Richtung und verlaufen die Auswahlleitungen 312 in der x-Richtung, sodass das Aktivieren einer Auswahlleitung 312 (durch Anlegen einer „Ein“-Spannung) Auswahltransistoren 314 in der x-Richtung, aber nicht in der y-Richtung aktiviert.
  • In verschiedenen Ausführungsformen kann ein Controller wie etwa der Einzelchipcontroller 206 aus 2 Wortleitungsspannungen und Bitleitungsspannungen zum Ausführen von Leseoperationen und Schreiboperationen steuern. 3 zeigt eine Schreiboperation für eine ausgewählte Zelle 318 (die durch eine Strichlinie angegeben ist). Wie es hier verwendet ist, kann sich eine „ausgewählte“ Zelle 318 auf eine Zelle 318 beziehen, von der Daten in einer Leseoperation gelesen werden oder in die Daten in einer Schreiboperation geschrieben werden. Dementsprechend kann auf eine Wortleitung 310 für die ausgewählte Zelle 318 oder auf eine Bitleitung 316 für die ausgewählte Zelle 318 als eine „ausgewählte“ Wortleitung 310 oder Bitleitung 316 Bezug genommen werden.
  • Für eine Schreiboperation kann ein Controller 206 eine Schreibspanung VW mit der ausgewählten Wortleitung 310 koppeln und die ausgewählte Bitleitung 316 auf Masse festlegen. Zum Beispiel adressiert in der gezeigten Ausführungsform eine Wortleitung 310 für die Schicht 2 (WL/L2) die ausgewählte Zelle 318 und adressiert eine erste Bitleitung 316 (z. B. BL1) die ausgewählte Zelle 318, sodass die BL1-Spannung auf 0 oder Masse festgesetzt wird und die WL/L2-Spannung auf VW festgesetzt wird. Der Controller 206 koppelt die Hälfte der Schreibspannung (z. B. VW/2) mit anderen, nicht ausgewählten Wortleitungen 310 und Bitleitungen 316. Der Controller 206 schaltet die Auswahlleitung 312 (z. B. SL2) ein. Andere Auswahlleitungen 312 können durch den Controller 206 auf Masse festgelegt werden oder potenzialfrei sein (z. B. nicht mit einer externen Spannung gekoppelt sein).
  • Wo die Auswahlleitungen 312 auf Masse festgelegt oder potenzialfei sind, sind die Auswahltransistoren 314 ausgeschaltet und ist die Spannung bei einem Mittelleiter 306 für eine Auswahleinrichtungsspalte 302 ebenfalls potenzialfrei. Dagegen sind die Bitleitungsspannungen mit den Mittelleitern 306 der Auswahleinrichtungsspalten 302 gekoppelt, wo die Auswahlleitung 312 eingeschaltet ist und die Auswahltransistoren 314 aktiviert sind. Bei der ausgewählten Zelle 318 genügt die Spannungsdifferenz zwischen der ausgewählten Bitleitung 316 und der ausgewählten Wortleitung 310 (z. B. die Schreibspannung VW) dem Schwellenwert für die Auswahleinrichtungsspalte 302 und fließt ein Strom über die ausgewählte Zelle 318, um Daten in die ausgewählte Zelle 318 zu schreiben. Im Gegensatz dazu ist die Spannung zwischen einer Wortleitung 310 und einer Auswahleinrichtungsspalte 302 für halb ausgewählte Zellen 318 (die z. B. mit der ausgewählten Wortleitung 310 oder mit der ausgewählten Bitleitung 316, aber nicht mit beiden gekoppelt sind) die Hälfte der Schreibspannung (z. B. VW/2) und ist die Spannung für nicht ausgewählte Zellen 318 (die z. B. mit einer nicht ausgewählten Wortleitung 310 und mit einer nicht ausgewählten Bitleitung 316 gekoppelt sind) null. Die Hälfte der Schreibspannung (oder eine Spannung null) kann einer Schwellenspannung für eine Auswahleinrichtungsspalte 302 nicht genügen, sodass der Strom über nicht ausgewählte Zellen 318 begrenzt wird.
  • 4 zeigt eine Leseoperation für eine ausgewählte Zelle 318 (die durch eine fette Strichlinie angegeben ist). Für eine Leseoperation kann ein Controller 206 eine Lesespannung VR mit der ausgewählten Wortleitung 310 koppeln und andere Wortleitungen 310 auf Masse festlegen. Der Controller 206 legt eine Gruppe oder Menge von Bitleitungen 316 einschließlich einer Bitleitung 316 für die ausgewählte Zelle 318 auf Masse fest. Zum Beispiel wird in der gezeigten Ausführungsform eine erste Bitleitung 316 (z. B. BL1) für die ausgewählte Zelle 318 auf Masse festgelegt und eine zweite Bitleitung 316 (z. B. BL2) für eine Zelle 318 (die durch eine dünne Strichlinie angegeben ist), die an die ausgewählte Zelle 318 angrenzt, auf Masse festgelegt. Der Controller 206 detektiert durch Überwachen eines Stroms bei der ausgewählten Bitleitung 318 den Zustand (z. B. Widerstand) der ausgewählten Zelle 318. Andere Bitleitungen 316 außerhalb der Gruppe auf Masse festgelegter Bitleitungen 316 können potenzialfrei gelassen werden. Wie in 3 schaltet der Controller 206 eine Auswahlleitung 312 (z. B. SL2) ein. Andere Auswahlleitungen 312 können durch den Controller 206 auf Masse festgelegt werden oder können potenzialfrei sein.
  • Wo die Auswahlleitungen 312 auf Masse festgelegt oder potenzialfrei sind, sind die Auswahltransistoren 314 ausgeschaltet und ist die Spannung bei einem Mittelleiter 306 für eine Auswahleinrichtungsspalte 302 ebenfalls potenzialfrei. Dagegen sind die Bitleitungsspannungen mit den Mittelleitern 306 der Auswahleinrichtungsspalten 302 gekoppelt, wo die Auswahlleitung 312 eingeschaltet ist und die Auswahltransistoren 314 aktiviert sind. An dem Schnittpunkt der auf Masse festgelegten Bitleitungen 316 und der ausgewählten Wortleitung 310 genügt die Lesespannung VR dem Schwellenwert für die Auswahleinrichtungsspalte 302 und fließt ein Strom über die Zellen 318 einschließlich der ausgewählten Zelle 318, um Daten von der ausgewählten Zelle 318 zu lesen. Wegen Strom begrenzenden Widerständen, kleineren Lesespannungen oder dergleichen kann der Lesestrom kleiner als der Schreibstrom sein, sodass der Strom zum Lesen einer Zelle 318 nicht fehlerhaft Daten in eine Zelle 318 neu schreibt.
  • In bestimmten Ausführungen kann das Festlegen einer Gruppe von Bitleitungen 316 auf Masse für eine Leseoperation die Wirkung eines Kriechstroms bei der ausgewählten Bitleitung 316 verringern. In verschiedenen Ausführungsformen kann sich ein „Kriechstrom“ auf irgendeinen Anteil oder eine irgendeine Komponente eines Stroms zwischen einer ausgewählten Wortleitung 310 und einer ausgewählten Bitleitung 316, der bzw. die von dem Strom über die ausgewählte Zelle 318 verschieden ist, beziehen. Zum Beispiel kann ein Kriechstrom von einer ausgewählten Wortleitung 310 über eine erste nicht ausgewählte Zelle 318 zu einem Leiter 306 einer Auswahleinrichtungsspalte 302, über eine zweite nicht ausgewählte Zelle 318 zu einer nicht ausgewählten Wortleitung 310 und über eine dritte nicht ausgewählte Zelle 318 zu der ausgewählten Bitleitung 316 fließen. Ein Kriechstrom für einen resistiven Speicher kann in Abhängigkeit davon, ob nicht ausgewählte Zellen 318 auf potenziellen Kriechstromwegen in einem hochimpedanten oder niederimpedanten Zustand sind, variabel sein und kann zum Schreiben in nicht ausgewählte Zellen 318 oder zu Lesefehlern, wo ein Bitleitungsstrom durch nicht ausgewählte Zellen 318 beeinflusst wird, führen.
  • Die Auswahleinrichtungsspalten 302 können den Kriechstrom durch Begrenzen des Stroms als Reaktion darauf, dass Spannungen einem Schwellenwert nicht genügen, verringern. Allerdings können potenzialfreie Auswahleinrichtungsspaltenspannungen (z. B., wo Auswahlleitungen 312 potenzialfrei sind und Auswahltransistoren 314 ausgeschaltet sind oder wo Bitleitungen 316 potenzialfrei sind) etwas Kriechstrom zulassen. Allerdings kann das Festlegen mehrerer Bitleitungen 316 auf Masse für eine Leseoperation in bestimmten Ausführungsformen ermöglichen, dass der Kriechstrom von potenzialfreien Auswahleinrichtungsspalten 302 hauptsächlich über auf Masse festgelegte Bitleitungen 316, die von der ausgewählten Bitleitung 316 verschieden sind, fließt, sodass der Strom bei der ausgewählten Bitleitung 316 den Zustand der ausgewählten Zelle 318 genau widerspiegelt. Zum Beispiel kann in einer Ausführungsform die Gruppe von Bitleitungen 316, die durch den Controller 206 für eine Leseoperation auf Masse festgelegt werden, die ausgewählte Bitleitung 316 und angrenzende Bitleitungen 316 beiderseits der ausgewählten Bitleitung 316 enthalten, sodass ein Kriechstrom, der potenzialfreie Bitleitungen 316 betrifft, wahrscheinlicher über die angrenzenden auf Masse festgelegten Bitleitungen 316 fließt und weniger wahrscheinlich über die ausgewählte Bitleitung 316 fließt. In einer weiteren Ausführungsform kann eine Anordnung 300 mehrere Wortleitungen 310 pro Schicht 308 enthalten, sodass der Kriechstrom durch Verringern der Anzahl nicht ausgewählter Zellen 318, die mit der ausgewählten Wortleitung 310 gekoppelt sind, verringert wird. Anordnungen, die mehrere Wortleitungen 310 pro Schicht 308 enthalten, sind im Folgenden anhand von 6-8 ausführlicher beschrieben.
  • 5 zeigt eine planare nichtflüchtige Speicherzelle 318 und eine Auswahleinrichtungsspalte 302 in einer Ausführungsform. In bestimmten Ausführungsformen können die Speicherzelle 318 und eine Auswahleinrichtungsspalte 302 im Wesentlichen wie oben in Bezug auf 3 und 4 beschrieben sein.
  • In der gezeigten Ausführungsform ist die planare nichtflüchtige Speicherzelle 318 ein STT-MTJ, der eine festgelegte Schicht 510, eine Sperrschicht 512 und eine freie Schicht 514 enthält. Eine obere Elektrode 516 ist über der freien Schicht 514 angeordnet und eine untere Elektrode 508 ist unter der festgelegten Schicht 510 angeordnet. In einer anderen Ausführungsform kann der MTJ umgekehrt sein, sodass die freie Schicht 514 angrenzend an die untere Elektrode 508 ist und die festgelegte Schicht 510 angrenzend an die obere Elektrode 516 ist. In verschiedenen Ausführungsformen kann die festgelegte Schicht 510 ein festgelegtes magnetisches Moment aufweisen und kann die freie Schicht 514 ein variables magnetisches Moment aufweisen, sodass der Tunnelstrom über die dielektrische Sperrschicht 512 dadurch beeinflusst wird, ob das magnetische Moment der freien Schicht 514 parallel oder antiparallel zu dem magnetischen Moment der festgelegten Schicht 510 ist. In bestimmten Ausführungsformen kann ein MTJ weitere Schichten oder Strukturen, die in 5 nicht gezeigt sind, wie etwa eine Pinning-Schicht zum Festsetzen des magnetischen Moments der festgesetzten Schicht 510, eine Deckschicht, die die magnetische Anisotropie der freien Schicht 514 beeinflusst, ein dielektrisches Material, das den MTJ umgibt, eine Metallverbindung zwischen einer Wortleitung 310 und der oberen Elektrode 516 oder dergleichen enthalten. In einer anderen Ausführungsform kann eine planare nichtflüchtige Speicherzelle 318 ein anderer Typ einer Speicherzelle 318 als ein MTJ wie etwa eine PCM-Speicherzelle 318 oder dergleichen sein, kann sie aber ähnlich als ein Stapel horizontaler Schichten gebildet sein.
  • In einer Ausführungsform enthält die Auswahleinrichtungsspalte 302 eine zentrale Metallverbindung 306 und mehrere Auswahlschichten 304, die im Wesentlichen wie oben anhand von 3 und 4 beschrieben sein können. In der gezeigten Ausführungsform enthalten die Auswahlschichten 304 eine erste Schicht aus p-Silicum 502, eine Schicht aus n-Silicium 504 und eine zweite Schicht aus p-Silicium 506. Somit bilden die Auswahlschichten 304 eine in Reihe geschaltete pnp-Auswahleinrichtung. In einer anderen Ausführungsform können die Auswahlschichten 304 eine p-Siliciumschicht zwischen zwei n-Siliciumschichten enthalten, um eine in Reihe geschaltete npn-Auswahleinrichtung zu bilden.
  • In verschiedenen Ausführungsformen ist die obere Elektrode 516 mit einer Wortleitung 310 verbunden, ist die untere Elektrode 508 mit der Außenseite der Auswahleinrichtungsspalte 302 verbunden und ist die zentrale Metallverbindung 306 für die Auswahleinrichtungsspalte 302 mit einer Bitleitung 316 gekoppelt. (In einer anderen Ausführungsform kann die Orientierung umgekehrt sein, sodass die Elektrode 516, die mit einer Wortleitung 310 verbunden ist, unter der Elektrode 508 ist, die mit einer Auswahleinrichtungsspalte 302 verbunden ist.) Somit lässt die Auswahleinrichtungsspalte 302 einen Strom über die Zelle 318 zu, falls eine Spannungsdifferenz zwischen einer Wortleitung 310 und einer Bitleitung 316 (nach irgendeinem Abfall über die Zelle 318) einem Schwellenwert für die Auswahlschichten 304 genügt. Für eine Leseoperation kann daraufhin der Widerstand der Zelle 318, der der Tatsache entspricht, ob die magnetischen Momente der festgelegten Schicht 510 und der freien Schicht 514 parallel oder antiparallel sind, durch Detektieren des Bitleitungsstroms erfasst werden. Bei höheren Strömen kann der Widerstand der Zelle 318 wegen der Spinpolarisisation des Stroms durch die festgelegte Schicht 510 für eine Schreiboperation geändert werden und zu einem Drehmoment auf das magnetische Moment der freien Schicht 514 führen. Dagegen lässt die Auswahleinrichtungsspalte 302 keinen Strom über die Zelle 318 zu, falls die Spannungsdifferenz zwischen einer Wortleitung 310 und einer Bitleitung 316 dem Schwellenwert für die Auswahlschichten 304 nicht genügt.
  • In bestimmten Ausführungsformen können in höheren oder niedrigeren Schichten 308 der Zellen 318 oder in derselben Schicht 308, aber auf einer anderen Seite der Auswahleinrichtungsspalte 302, zusätzliche Zellen 318 mit der Auswahleinrichtungsspalte 302 gekoppelt sein. Zum Beispiel ist die in 5 gezeigte Zelle 318 auf der rechten Seite der Auswahleinrichtungsspalte 302 und kann auf der linken Seite der Auswahleinrichtungsspalte 302 eine zusätzliche Zelle 318 angeordnet sein. In bestimmten Ausführungsformen können die Auswahlschichten 304 einen Strom in einem Gebiet zulassen und einen Strom in einem anderen Gebiet begrenzen. Zum Beispiel enthalten die pnp-Auswahlschichten 304 unabhängig von der Richtung der angelegten Spannung einen Übergang in Durchlassrichtung und einen Übergang in Sperrrichtung, wobei der Übergang in Sperrrichtung Strom an einem physikalischen Ort zulassen kann, während ein Tunneln oder ein Lawinendurchbruch stattfindet, während der Strom an einem anderen physikalischen Ort weiter begrenzt ist. Somit kann die Auswahleinrichtungsspalte 302 Strom für mehrere Zellen 318 unabhängig zulassen oder begrenzen.
  • Die 6, 7 und 8 sind Draufsichten dreidimensionaler Speicheranordnungen 600, 700, 800 in verschiedenen Ausführungsformen, die im Wesentlichen ähnlich der oben anhand von 3 und 4 beschriebenen Anordnung 300 sein können. In der gezeigten Ausführungsform enthalten die Anordnungen 600, 700, 800, Speicherzellen 602, Wortleitungen 604 und Auswahleinrichtungssäulen 606, die im Wesentlichen ähnlich den Speicherzellen 318, den Wortleitungen 310 und den Auswahleinrichtungsspalten 302 oder Auswahleinrichtungssäulen, die oben anhand von 3 und 4 beschrieben worden sind, sein können. Es ist eine obere Schicht der Speicherzellen 602 und der Wortleitungen 604 gezeigt und die gezeigten Auswahleinrichtungssäulen 606 verlaufen durch mehrere ähnlich Schichten vertikal (z. B. in die Seite).
  • In einer Ausführungsform wird eine Schicht 308 der Speicherzellen 318, wie in 3 und 4 gezeigt ist, durch eine Wortleitung 310 adressiert. In einer anderen Ausführungsform kann eine Schicht von Speicherzellen 602, wie in 6, 7 und 8 gezeigt ist, durch mehrere Wortleitungen 604 adressiert werden. In einer Ausführungsform, wie sie in 6 gezeigt ist, enthält eine Schicht von Speicherzellen 602 der Anordnung 600 eine Speicherzelle 602 pro Auswahleinrichtungssäule 606. Eine Strichlinie gibt eine wiederholte Einheit der Anordnung 600 an, wobei die wiederholte Einheit eine Speicherzelle 602 und eine Auswahleinrichtungssäule 606 enthält. In der gezeigten Ausführungsform ist eine Zeile von Speicherzellen 602 mit einer Wortleitung 604 und mit einer Zeile von Auswahleinrichtungssäulen 606 gekoppelt. In einer weiteren Ausführungsform sind für getrennte Zeilen von Speicherzellen 602 getrennte Wortleitungen 604 vorgesehen. In bestimmten Ausführungsformen kann das Bereitstellen mehrerer Wortleitungen 604 pro Schicht einer Anordnung 600 wie etwa einer Wortleitung 604 für jede Zeile von Speicherzellen 602 (im Vergleich zum Bereitstellen einer Wortleitung 604 pro Schicht) durch Verringern der Anzahl von Zellen 602, die mit einer ausgewählten Wortleitung 604 gekoppelt sind, den Kriechstrom verringern.
  • In einer anderen Ausführungsform, wie sie in 7 und 8 gezeigt ist, kann eine Schicht von Speicherzellen 602 zwei oder mehr Speicherzellen 602 pro Auswahleinrichtungssäule 606, die durch zwei oder mehr Wortleitungen 604 adressiert werden, enthalten. Zum Beispiel enthält in einer Ausführungsform, wie sie in 7 gezeigt ist, eine Schicht der Speicherzellen 602 der Anordnung 700 zwei Speicherzellen 602 pro Auswahleinrichtungssäule 606. Wie in 6 gezeigt ist, gibt eine Strichlinie eine wiederholte Einheit der Anordnung 700 an. In der in 7 gezeigten Ausführungsform enthält die wiederholte Einheit zwei Speicherzellen 602 und eine Auswahleinrichtungssäule 606. In einer Ausführungsform sind zwei Zeilen von Speicherzellen 602 mit zwei Wortleitungen 604 und mit einer Zeile von Auswahleinrichtungssäulen 606 gekoppelt. In bestimmten Ausführungsformen können zwei Speicherzellen 602, die mit einer Auswahleinrichtungssäule 606 gekoppelt sind, basierend darauf, an welche Wortleitung 604 eine Lesespannung oder eine Schreibspannung angelegt wird, unabhängig für Lese- oder Schreiboperationen ausgewählt werden. In verschiedenen Ausführungsformen kann das Bereitstellen zweier oder mehrerer Speicherzellen 602 pro Auswahleinrichtungssäule 606 in einer Schicht einer Anordnung 700, die Speicherkapazität für die Anordnung 700 im Vergleich zu einer Architektur mit einer Zelle 602 pro Säule 606 erhöhen.
  • In einer anderen Ausführungsform, wie sie in 8 gezeigt ist, enthält eine Schicht von Speicherzellen 602 der Anordnung 800 zwei Speicherzellen 602 pro Auswahleinrichtungssäule 606. Wie in 6 und 7 gezeigt ist, gibt eine Strichlinie eine wiederholte Einheit der Anordnung 800 an. In der in 8 gezeigten Ausführungsform enthält die wiederholte Einheit drei Speicherzellen 602 und eine Auswahleinrichtungssäule 606. In bestimmten Ausführungsformen können die Wortleitungen 604 um die Auswahleinrichtungssäulen 606 geleitet sein, um mit Speicherzellen 602 verbunden zu sein, und somit auf Serpentinenart anstatt entlang einer geraden Reihe über die Schicht der Anordnung 800 verlaufen. In einigen Ausführungsformen können zwei oder mehr Zellen 602, die mit einer Auswahleinrichtungssäule 606 verbunden sind, durch dieselbe Wortleitung 604 adressiert werden. In weiteren Ausführungsformen können diese Zellen 602 durch getrennte vertikale Metallleiter der Auswahleinrichtungssäule 606, die mit getrennten Auswahltransistoren gekoppelt sind, unabhängig adressiert werden.
  • 9 zeigt eine Ausführungsform eines Verfahrens 900 zur Herstellung einer dreidimensionalen Speicheranordnung 300. In der gezeigten Ausführungsform beginnt das Verfahren 900 und stellt ein Hersteller 902 eine Komplementär-Metalloxid-Halbleiter-Schicht (CMOS-Schicht) her. In verschiedenen Ausführungsformen kann eine CMOS-Schicht Auswahltransistoren 314 zum Koppeln von Bitleitungen 316 mit Auswahleinrichtungsspalten 302, Schalttransistoren zum Koppeln von Wortleitungen 310 mit einem Spannungsbus oder dergleichen enthalten. Ein Hersteller stellt eine Mehrzahl von Schichten 308 von Tunnelübergängen (oder anderen planaren Speicherzellen 318) her 904. Daraufhin stellt der Hersteller eine Mehrzahl von Auswahleinrichtungsspalten 302 her 906 und endet das Verfahren 900.
  • In bestimmten Ausführungsformen kann das Herstellen 906 der Auswahleinrichtungsspalten 302 nach dem Herstellen 904 der Speicherzellenschichten 308 das Umsetzen der Anordnung 300 von einer BEOL-Produktionsanlage zu einer FEOL-Produktionsanlage umfassen, wobei aber wiederholte Umsetzungen, die beim Bilden getrennter Auswahleinrichtungsschichten für jede Speicherzellenschicht 308 einbezogen wären, vermieden werden können. Darüber hinaus kann die CMOS-Schicht in bestimmten Ausführungsformen in der FEOL-Produktionsanlage hergestellt werden 902. In weiteren Ausführungsformen kann die CMOS-Schicht am Ende des Verfahrens 900 anstatt zu Beginn des Verfahrens 900 (z. B. auf der Anordnung 300 anstatt unter der Anordnung 300) hergestellt werden 902, sodass die Anzahl der Umsetzungen zwischen der FEOL- und der BEOL-Produktionsanlage um eins verringert ist.
  • Ein Mittel zum Speichern von Daten in einer dreidimensionalen Anordnung 300 planarer magnetoresistiver Speicherzellen kann in verschiedenen Ausführungsformen eine Mehrzahl magnetoresistiver Speicherzellen 318 (z. B. MTJs), eine Mehrzahl von Schichten 308 von Speicherzellen 318 oder dergleichen enthalten. Andere Ausführungsformen können ähnliche oder äquivalente Mittel für die dreidimensionale Anordnung 300 enthalten.
  • Ein Mittel zum Koppeln von Wortleitungsspannungen an Speicherzellen 318 kann in verschiedenen Ausführungsformen eine Elektrode 516, eine Wortleitung 310, einen Wortleitungsschalttransistor, einen Spannungsbus, Zeilen/Schicht-Schaltungen 202, einen Decodierer und/oder einen Spannungspegelschieber, der Wortleitungsspannungen erzeugt, oder dergleichen enthalten. Andere Ausführungsformen können ähnliche oder äquivalente Mittel zum Koppeln der Wortleitungsspannungen mit Speicherzellen 318 enthalten.
  • Ein Mittel zum wahlweisen Zulassen des elektrischen Stroms über Speicherzellen 318 kann in verschiedenen Ausführungsformen eine Auswahleinrichtungsspalte 302, eine Auswahleinrichtungssäule 606, eine oder mehrere Auswahlschichten 304, eine Schicht aus OTS-Material, abwechselnde Schichten von p- und n-Material oder dergleichen enthalten. Andere Ausführungsformen können ähnliche oder äquivalente Mittel zum wahlweisen Zulassen eines elektrischen Stroms enthalten.
  • Ein Mittel zum Steuern von Wortleitungsspannungen kann in verschiedenen Ausführungsformen ein Einzelchipcontroller 206, Zeilen/Schicht-Schaltungen 202, einen Decodierer und/oder einen Spannungspegelschieber, der Wortleitungsspannungen erzeugt, oder dergleichen enthalten. Andere Ausführungsformen können ähnliche oder äquivalente Mittel zum Steuern von Wortleitungsspannungen enthalten.
  • Die vorliegende Offenbarung kann in anderen spezifischen Formen verkörpert werden, ohne von ihrem Erfindungsgedanken oder von ihren wesentlichen Eigenschaften abzuweichen. Die beschriebenen Ausführungsformen sind in jeder Hinsicht nur als veranschaulichend und nicht als einschränkend anzusehen. Somit ist der Schutzumfang der Offenbarung anstatt durch die vorstehende Beschreibung durch die beigefügten Ansprüche angegeben. Alle Änderungen, die innerhalb der Bedeutung und des Bereichs der Entsprechung der Ansprüche liegen, sollen in ihrem Schutzumfang enthalten sein.

Claims (20)

  1. Vorrichtung, die enthält: eine Mehrzahl von Schichten planarer nichtflüchtiger Speicherzellen, die eine dreidimensionale Speicheranordnung bilden; eine Mehrzahl von Wortleitungen, die mit den planaren nichtflüchtigen Speicherzellen gekoppelt sind, wobei die Wortleitungen horizontal über die Mehrzahl von Schichten verlaufen; und eine Mehrzahl von Auswahleinrichtungsspalten, die mit den planaren nichtflüchtigen Speicherzellen gekoppelt sind, wobei die Auswahleinrichtungsspalten vertikal durch die Mehrzahl von Schichten verlaufen, wobei die Auswahleinrichtungsspalten Mittelleiter enthalten, die von einer oder mehreren konzentrischen Auswahlschichten umgeben sind, sodass die eine oder die mehreren Auswahlschichten als Reaktion darauf, dass eine Spannung einem Schwellenwert genügt, zwischen einer Wortleitung und einem Mittelleiter einen elektrischen Strom über eine Zelle zulassen.
  2. Vorrichtung nach Anspruch 1, wobei die planaren nichtflüchtigen Speicherzellen Magnettunnelübergänge enthalten.
  3. Vorrichtung nach Anspruch 1, wobei die planaren nichtflüchtigen Speicherzellen resistive Zweianschluss-Speicherzellen enthalten.
  4. Vorrichtung nach Anspruch 1, wobei die eine oder die mehreren Auswahlschichten abwechselnde Schichten aus n- und p-Material enthalten.
  5. Vorrichtung nach Anspruch 1, die ferner eine Mehrzahl von Auswahltransistoren und eine Mehrzahl von Bitleitungen enthält, wobei die Auswahltransistoren die Auswahleinrichtungsspalten in der Weise mit den Bitleitungen koppeln, dass mehrere Auswahleinrichtungsspalten mit einer Bitleitung gekoppelt sind.
  6. Vorrichtung nach Anspruch 5, die ferner eine Mehrzahl von Auswahlleitungen enthält, die in der Weise mit Steuer-Gates der Auswahltransistoren gekoppelt sind, dass das Aktivieren einer Auswahlleitung einen Auswahltransistor pro Bitleitung aktiviert.
  7. Vorrichtung nach Anspruch 1, wobei eine Wortleitung eine Schicht von Speicherzellen adressiert.
  8. Vorrichtung nach Anspruch 1, wobei eine Schicht von Speicherzellen eine Speicherzelle pro Auswahleinrichtungsspalte enthält.
  9. Vorrichtung nach Anspruch 1, wobei eine Schicht von Speicherzellen zwei oder mehr Speicherzellen pro Auswahleinrichtungsspalte, die durch zwei oder mehr Wortleitungen adressiert werden, enthält.
  10. Vorrichtung nach Anspruch 1, wobei die Auswahleinrichtungsspalten nach dem Bilden der Mehrzahl von Schichten gebildet werden.
  11. System, das enthält: ein nichtflüchtiges Speicherelement, wobei das nichtflüchtige Speicherelement enthält: eine Mehrzahl von Schichten planarer Magnettunnelübergänge, die Speicherzellen einer dreidimensionalen nichtflüchtigen Speicheranordnung enthalten; eine Mehrzahl von Wortleitungen, die mit den Speicherzellen gekoppelt sind, wobei die Wortleitungen horizontal über die Mehrzahl von Schichten verlaufen; und eine Mehrzahl von Auswahleinrichtungssäulen, die mit den Speicherzellen gekoppelt sind, wobei die Auswahleinrichtungssäulen vertikal durch die Mehrzahl von Schichten verlaufen, wobei die Auswahleinrichtungssäulen vertikale Metallverbindungen und eine oder mehrere vertikale Auswahlschichten enthalten, sodass die eine oder die mehreren Auswahlschichten als Reaktion darauf, dass eine Spannung einem Schwellenwert nicht genügt, einen elektrischen Strom über eine Zelle zwischen einer Wortleitung und einer vertikalen Metallverbindung begrenzen; eine Mehrzahl von Bitleitungen, die mit den Auswahleinrichtungssäulen gekoppelt sind; und einen Controller, der durch Steuern von Wortleitungs- und Bitleitungsspannungen Leseoperationen und Schreiboperationen ausführt.
  12. System nach Anspruch 11, wobei der Controller eine Leseoperation für eine ausgewählte Speicherzelle durch Koppeln einer Lesespannung mit einer Wortleitung für die ausgewählte Zelle, durch Festlegen anderer Wortleitungen auf Masse und durch Festlegen einer Gruppe von Bitleitungen, die eine Bitleitung für die ausgewählte Zelle enthält, auf Masse, um einen Widerstand der ausgewählten Zelle zu detektieren, ausführt.
  13. System nach Anspruch 11, wobei der Controller eine Schreiboperation für eine ausgewählte Speicherzelle durch Koppeln einer Schreibspannung mit einer Wortleitung für die ausgewählte Zelle, durch Festlegen einer Bitleitung für die ausgewählte Zelle auf Masse und durch Koppeln der Hälfte der Schreibspannung mit anderen Wortleitungen und Bitleitungen ausführt.
  14. System nach Anspruch 11, wobei das nichtflüchtige Speicherelement ferner eine Mehrzahl von Auswahltransistoren enthält, die die Auswahleinrichtungssäulen in der Weise mit den Bitleitungen koppeln, dass mehrere Auswahleinrichtungssäulen mit einer Bitleitung gekoppelt werden.
  15. System nach Anspruch 14, wobei das nichtflüchtige Speicherelement ferner eine Mehrzahl von Auswahlleitungen enthält, die in der Weise mit Steuer-Gates der Auswahltransistoren gekoppelt sind, dass das Aktivieren einer Auswahlleitung einen Auswahltransistor pro Bitleitung aktiviert.
  16. System nach Anspruch 11, wobei die eine oder die mehreren Auswahlschichten abwechselnde Schichten aus n- und p-Material enthalten.
  17. System nach Anspruch 11, wobei eine Schicht von Magnettunnelübergängen einen Magnettunnelübergang pro Auswahleinrichtungssäule enthält.
  18. System nach Anspruch 11, wobei eine Schicht von Magnettunnelübergängen zwei oder mehr Magnettunnelübergänge pro Auswahleinrichtungssäule, die durch zwei oder mehr Wortleitungen adressiert werden, enthält.
  19. Vorrichtung, die enthält: ein Mittel zum Speichern von Daten in einer dreidimensionalen Anordnung planarer magnetoresistiver Speicherzellen; ein Mittel zum Koppeln von Wortleitungsspannungen mit den Speicherzellen; und ein Mittel zum wahlweisen Zulassen eines elektrischen Stroms über die Speicherzellen, wobei das Mittel zum wahlweisen Zulassen eines elektrischen Stroms vertikal über mehrere Schichten des Mittels zum Speichern von Daten verläuft.
  20. Vorrichtung nach Anspruch 19, die ferner ein Mittel zum Steuern der Wortleitungsspannungen enthält.
DE102018105755.5A 2017-06-19 2018-03-13 Vorrichtung mit einer Mehrzahl von Schichten planarer nichtflüchtiger Speicherzellen, System mit einem nichtflüchtigen Speicherelement mit einer Mehrzahl von Schichten planarer Magnettunnelübergänge, und Vorrichtung mit Mitteln zum Speichern von Daten in einer dreidimensionalen Anordnung planarer magnetoresistiver Speicherzellen Active DE102018105755B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/627,175 2017-06-19
US15/627,175 US10157653B1 (en) 2017-06-19 2017-06-19 Vertical selector for three-dimensional memory with planar memory cells

Publications (2)

Publication Number Publication Date
DE102018105755A1 true DE102018105755A1 (de) 2018-12-20
DE102018105755B4 DE102018105755B4 (de) 2019-04-18

Family

ID=64457959

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018105755.5A Active DE102018105755B4 (de) 2017-06-19 2018-03-13 Vorrichtung mit einer Mehrzahl von Schichten planarer nichtflüchtiger Speicherzellen, System mit einem nichtflüchtigen Speicherelement mit einer Mehrzahl von Schichten planarer Magnettunnelübergänge, und Vorrichtung mit Mitteln zum Speichern von Daten in einer dreidimensionalen Anordnung planarer magnetoresistiver Speicherzellen

Country Status (4)

Country Link
US (1) US10157653B1 (de)
KR (1) KR102095102B1 (de)
CN (1) CN109148507B (de)
DE (1) DE102018105755B4 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102620562B1 (ko) 2016-08-04 2024-01-03 삼성전자주식회사 비휘발성 메모리 장치
US11017838B2 (en) 2016-08-04 2021-05-25 Samsung Electronics Co., Ltd. Nonvolatile memory devices
US10522590B2 (en) * 2018-03-14 2019-12-31 Avalanche Technology, Inc. Magnetic memory incorporating dual selectors
JP2020047348A (ja) * 2018-09-19 2020-03-26 キオクシア株式会社 半導体記憶装置及びその制御方法
KR102650546B1 (ko) * 2019-01-28 2024-03-27 삼성전자주식회사 자기 기억 소자
US11031059B2 (en) * 2019-02-21 2021-06-08 Sandisk Technologies Llc Magnetic random-access memory with selector voltage compensation
CN111033728A (zh) 2019-04-15 2020-04-17 长江存储科技有限责任公司 具有可编程逻辑器件和动态随机存取存储器的键合半导体器件及其形成方法
CN110192269A (zh) * 2019-04-15 2019-08-30 长江存储科技有限责任公司 三维nand存储器件与多个功能芯片的集成
KR20210114016A (ko) * 2019-04-30 2021-09-17 양쯔 메모리 테크놀로지스 씨오., 엘티디. 프로세서 및 낸드 플래시 메모리를 갖는 접합된 반도체 소자 및 이를 형성하는 방법
CN110870062A (zh) 2019-04-30 2020-03-06 长江存储科技有限责任公司 具有可编程逻辑器件和nand闪存的键合半导体器件及其形成方法
US10847578B1 (en) * 2019-07-03 2020-11-24 Windbond Electronics Corp. Three-dimensional resistive memories and methods for forming the same
US11335730B2 (en) 2019-12-03 2022-05-17 International Business Machines Corporation Vertical resistive memory device with embedded selectors
US11145816B2 (en) 2019-12-20 2021-10-12 International Business Machines Corporation Resistive random access memory cells integrated with vertical field effect transistor
US11379117B2 (en) * 2020-06-19 2022-07-05 Western Digital Technologies, Inc. Storage system and method for using host-assisted variable zone speed grade modes to minimize overprovisioning
CN115132777B (zh) * 2022-08-31 2022-11-25 睿力集成电路有限公司 半导体结构及其形成方法、存储器
US11943922B1 (en) 2023-11-11 2024-03-26 Western Digital Technologies, Inc. Non-volatile memory with three dimensional stacked word line switches

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791463A (en) * 1984-10-31 1988-12-13 Texas Instruments Incorporated Structure for contacting devices in three dimensional circuitry
AU2003243244A1 (en) * 2002-05-16 2003-12-02 Micron Technology, Inc. STACKED 1T-nMEMORY CELL STRUCTURE
JP5091491B2 (ja) * 2007-01-23 2012-12-05 株式会社東芝 不揮発性半導体記憶装置
KR101420352B1 (ko) * 2008-04-07 2014-07-16 삼성전자주식회사 메모리 소자 및 그 동작방법
KR101102548B1 (ko) 2010-04-30 2012-01-04 한양대학교 산학협력단 비휘발성 메모리장치 및 그 제조 방법
JP2012089741A (ja) * 2010-10-21 2012-05-10 Toshiba Corp 抵抗変化型メモリ
US8891276B2 (en) * 2011-06-10 2014-11-18 Unity Semiconductor Corporation Memory array with local bitlines and local-to-global bitline pass gates and gain stages
US8873271B2 (en) 2011-08-14 2014-10-28 International Business Machines Corporation 3D architecture for bipolar memory using bipolar access device
US8895437B2 (en) 2012-06-15 2014-11-25 Sandisk 3D Llc Method for forming staircase word lines in a 3D non-volatile memory having vertical bit lines
US8841649B2 (en) * 2012-08-31 2014-09-23 Micron Technology, Inc. Three dimensional memory array architecture
US9502349B2 (en) 2014-01-17 2016-11-22 Macronix International Co., Ltd. Separated lower select line in 3D NAND architecture
US8766234B1 (en) 2012-12-27 2014-07-01 Intermolecular, Inc. Current selector for non-volatile memory in a cross bar array based on defect and band engineering metal-dielectric-metal stacks
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US9385309B2 (en) 2014-04-28 2016-07-05 Qualcomm Incorporated Smooth seed layers with uniform crystalline texture for high perpendicular magnetic anisotropy materials
US9859013B2 (en) * 2014-05-06 2018-01-02 Sandisk Technologies Llc Data operations in non-volatile memory
US9053790B1 (en) * 2014-07-01 2015-06-09 Sandisk Technologies Inc. Counter for write operations at a data storage device
US9461094B2 (en) 2014-07-17 2016-10-04 Qualcomm Incorporated Switching film structure for magnetic random access memory (MRAM) cell
US9634097B2 (en) * 2014-11-25 2017-04-25 Sandisk Technologies Llc 3D NAND with oxide semiconductor channel
US9882125B2 (en) 2015-02-11 2018-01-30 Globalfoundries Singapore Pte. Ltd. Selector device for a non-volatile memory cell
KR102444236B1 (ko) 2015-08-25 2022-09-16 삼성전자주식회사 자기 소자 및 그 제조 방법
JP5985728B1 (ja) 2015-09-15 2016-09-06 株式会社東芝 磁気メモリ
WO2017091778A1 (en) 2015-11-24 2017-06-01 Fu-Chang Hsu 3d vertical memory array cell structures and processes

Also Published As

Publication number Publication date
US10157653B1 (en) 2018-12-18
DE102018105755B4 (de) 2019-04-18
KR102095102B1 (ko) 2020-03-30
US20180366171A1 (en) 2018-12-20
CN109148507A (zh) 2019-01-04
CN109148507B (zh) 2023-12-19
KR20180138116A (ko) 2018-12-28

Similar Documents

Publication Publication Date Title
DE102018105755B4 (de) Vorrichtung mit einer Mehrzahl von Schichten planarer nichtflüchtiger Speicherzellen, System mit einem nichtflüchtigen Speicherelement mit einer Mehrzahl von Schichten planarer Magnettunnelübergänge, und Vorrichtung mit Mitteln zum Speichern von Daten in einer dreidimensionalen Anordnung planarer magnetoresistiver Speicherzellen
DE102018115209A1 (de) Crosspoint-Spin-Akkumulations-Drehmoment-MRAM
DE102005046426B4 (de) MRAM und Verfahren zu dessen Herstellung
DE60114359T2 (de) Datenspeicheranordnung
DE602004004253T2 (de) Gleichzeitiges lesen von und schreiben in verschiedene speicherzellen
DE102017128948A1 (de) Hoch-Dichte-3D-Vertikaler-ReRAM mit bidirektionalem Schwellwert-Typ-Selektor
DE102005035166B4 (de) Magnetisches Speicherelement mit magnetischer Durchführung und magnetischem Sensorelement sowie magnetischem Direktzugriffsspeicher
DE102005046425A1 (de) Array resistiver Speicherzellen und Verfahren zum Erfassen von Widerstandswerten solcher Zellen
DE112013007149T5 (de) MTJ-Spin-Hall-MRAM-Bit-Zelle und -Anordnung
DE102008006543A1 (de) Speicher mit Mehrbit-Speicherzellen mit einem magnetischen und einem widerstandsbehafteten Speicherelement und darauf bezogene Verfahren
US20110149639A1 (en) Non-Volatile Memory Cell with Multiple Resistive Sense Elements Sharing a Common Switching Device
DE10249869A1 (de) Magnetisches Dünnfilmspeichervorrichtung zum Durchführen eines Datenschreibvorgangs durch Anlegen eines Magnetfelds
DE112015001507T5 (de) 3D nicht-flüchtiger Speicher mit Zell-selektierbarer Wort-Leitungs-Entschlüsselung
DE102019113405A1 (de) Bipolarselektor mit unabhängig einstellbaren schwellenspannungen
DE102008047592A1 (de) Verfahren zum Programmieren einer integrierten Schaltung, Verfahren zum Programmieren einer Mehrzahl von Zellen, integrierte Schaltung sowie Zellenanordnung
DE102021114912A1 (de) Wiederherstellung der abschaltung in einem kreuzpunktspeicher mit schwellwertwahlschaltern
DE102004030591A1 (de) Magnetischer Speicher, der Veränderungen zwischen einem ersten und einem zweiten Widerstandszustand einer Speicherzelle erfasst
DE102005035165A1 (de) Magnetischer Speicher mit statischem magnetischen Verschiebungsfeld
DE112021005997T5 (de) Magnetoresistive zwei-bit-direktzugriffsspeicher-zelle
DE102016010311A1 (de) Implementierung von magnetspeicher-integration mit cmos-treiberschaltkreisen
US8873271B2 (en) 3D architecture for bipolar memory using bipolar access device
DE102011054749A1 (de) Speichervorrichtung und Verfahren zum elektrischen Isolieren von Speicherzellen
DE102019200314A1 (de) Schreibunterstützung
DE102006053434A1 (de) Einstellbarer Widerstand und Verfahren zum Betreiben eines einstellbaren Widerstands
DE10121182C1 (de) MRAM-Halbleiterspeicheranordnung mit redundanten Zellenfeldern

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027100000

Ipc: H01L0027220000

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative

Representative=s name: DEHNSGERMANY PARTNERSCHAFT VON PATENTANWAELTEN, DE

Representative=s name: DEHNS GERMANY PARTNERSCHAFT MBB, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027220000

Ipc: H10B0061000000