DE102009025570A1 - Elektronische Anordnung und ihre Herstellung - Google Patents
Elektronische Anordnung und ihre Herstellung Download PDFInfo
- Publication number
- DE102009025570A1 DE102009025570A1 DE102009025570A DE102009025570A DE102009025570A1 DE 102009025570 A1 DE102009025570 A1 DE 102009025570A1 DE 102009025570 A DE102009025570 A DE 102009025570A DE 102009025570 A DE102009025570 A DE 102009025570A DE 102009025570 A1 DE102009025570 A1 DE 102009025570A1
- Authority
- DE
- Germany
- Prior art keywords
- level
- arrangement
- semiconductor chip
- power semiconductor
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 116
- 239000012777 electrically insulating material Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 44
- 239000000463 material Substances 0.000 claims description 42
- 238000005476 soldering Methods 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 7
- 239000000853 adhesive Substances 0.000 claims description 6
- 230000001070 adhesive effect Effects 0.000 claims description 6
- 238000004080 punching Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims 2
- 238000005452 bending Methods 0.000 claims 1
- 238000003801 milling Methods 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 description 21
- 239000010949 copper Substances 0.000 description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 20
- 239000000758 substrate Substances 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 238000004382 potting Methods 0.000 description 14
- 238000000151 deposition Methods 0.000 description 10
- 229910001092 metal group alloy Inorganic materials 0.000 description 10
- 239000000969 carrier Substances 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 229920001187 thermosetting polymer Polymers 0.000 description 6
- 238000005219 brazing Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 238000005266 casting Methods 0.000 description 2
- 238000000748 compression moulding Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 210000001654 germ layer Anatomy 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- OFNHPGDEEMZPFG-UHFFFAOYSA-N phosphanylidynenickel Chemical compound [P].[Ni] OFNHPGDEEMZPFG-UHFFFAOYSA-N 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229920006254 polymer film Polymers 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000009718 spray deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229920001169 thermoplastic Polymers 0.000 description 2
- 239000004416 thermosoftening plastic Substances 0.000 description 2
- 229910017750 AgSn Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910016347 CuSn Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910007637 SnAg Inorganic materials 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical class [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000012764 mineral filler Substances 0.000 description 1
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 description 1
- 239000012766 organic filler Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229920002994 synthetic fiber Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05664—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05666—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05669—Platinum [Pt] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05671—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48624—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48639—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48644—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48647—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48655—Nickel (Ni) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/48664—Palladium (Pd) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/48666—Titanium (Ti) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/48669—Platinum (Pt) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48724—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48739—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48747—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48755—Nickel (Ni) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48763—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/48764—Palladium (Pd) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48763—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/48766—Titanium (Ti) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48763—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/48769—Platinum (Pt) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48824—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48839—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48844—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48847—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48855—Nickel (Ni) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48863—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/48864—Palladium (Pd) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48863—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/48866—Titanium (Ti) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48863—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/48871—Chromium (Cr) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/76—Apparatus for connecting with build-up interconnects
- H01L2224/7615—Means for depositing
- H01L2224/76151—Means for direct writing
- H01L2224/76155—Jetting means, e.g. ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82035—Reshaping, e.g. forming vias by heating means
- H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
- H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
- H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10271—Silicon-germanium [SiGe]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10272—Silicon Carbide [SiC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13062—Junction field-effect transistor [JFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3468—Applying molten solder
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Die Erfindung bezieht sich auf eine elektronische Anordnung (100) und ihre Herstellung. Eine Ausführungsform stellt einen Träger (11) und mehrere Kontaktelemente (12, 13) bereit. Der Träger (11) definiert eine erste Ebene (14). An dem Träger (11) ist ein Leistungs-Halbleiterchip (15) angebracht. Aus einem elektrisch isolierenden Material ist ein Körper (16) gebildet, der den Leistungs-Halbleiterchip (15) überdeckt. Der Körper (16) definiert eine zu der ersten Ebene (14) parallele zweite Ebene (17) und sich von der ersten Ebene (14) zu der zweiten Ebene (17) erstreckende Seitenflächen. Mindestens eines der mehreren Kontaktelemente (12) besitzt in einer zu der ersten Ebene (14) orthogonalen Richtung einen Querschnitt, der länger als 60% des Abstands zwischen der ersten Ebene (14) und der zweiten Ebene (17) ist.
Description
- Die vorliegende Erfindung betrifft eine elektronische Anordnung und ein Verfahren zu ihrer Herstellung.
- Leistungs-Halbleiterchips können zum Beispiel in elektronische Anordnungen integriert werden. Leistungs-Halbleiterchips eignen sich bei einer Ausführungsform zum Schalten oder Steuern von Strömen und/oder Spannungen. Leistungs-Halbleiterchips können zum Beispiel als Leistungs-MOSFET, IGBT, JFET, Leistungs-Bipolartransistoren oder Leistungsdioden implementiert werden.
- Es ist die Aufgabe der Erfindung, eine Anordnung mit einem Leistungs-Halbleiterchip zu schaffen, die eine möglichst hohe elektrische Festigkeit aufweist und die sich insbesondere zum Wellenlöten eignet. Ferner soll ein Verfahren zur Herstellung einer solchen Anordnung angegeben werden.
- Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
- Die beigefügten Zeichnungen sind vorgesehen, um ein weiteres Verständnis von Ausführungsformen zu geben und sind in die vorliegende Beschreibung integriert und bilden einen Teil dieser. Die Zeichnungen zeigen Ausführungsformen und dienen zusammen mit der Beschreibung zur Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen werden ohne Weiteres ersichtlich, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verständlich werden. Die Elemente der Zeichnungen sind nicht unbedingt maßstabsge treu zueinander. Gleiche Bezugszahlen kennzeichnen entsprechende ähnliche Teile.
-
1 zeigt schematisch eine Ausführungsform einer Anordnung. -
2 zeigt schematisch eine Ausführungsform eines Verfahrens zum Anbringen einer Anordnung an einer Leiterplatte. -
3A bis3D zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen einer Anordnung. -
4 zeigt schematisch eine Ausführungsform einer Anordnung. -
5A bis5C zeigen schematisch eine Ausführungsform eines Verfahrens zum Anbringen der Anordnung an einer Leiterplatte. -
6A bis6J zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen einer Anordnung. -
7A bis7F zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen einer Anordnung. -
8 zeigt schematisch eine Ausführungsform einer Anordnung. -
9A bis9H zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen einer Anordnung. -
10 zeigt schematisch eine Ausführungsform einer Anordnung. -
11 zeigt eine Ausführungsform eines Schaltbilds der Anordnung. -
12 zeigt schematisch eine Ausführungsform einer Anord nung. - In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil dieser Anmeldung bilden und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeübt werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „oben”, „unten”, „vorne”, „hinten”, „vorderes”, „hinteres”, usw. mit Bezug auf die Orientierung der beschriebenen Figuren) verwendet. Da Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, dient die Richtungsterminologie zur Veranschaulichung und ist auf keinerlei Weise einschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einschränkendem Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert.
- Es versteht sich, dass die Merkmale der verschiedenen hier beschriebenen beispielhaften Ausführungsformen miteinander kombiniert werden können, sofern es nicht spezifisch anders erwähnt wird.
- Die nachfolgend beschriebenen Anordnungen können einen oder mehrere Halbleiterchips umfassen. Die Halbleiterchips können von verschiedener Art sein und können zum Beispiel integrierte elektrische oder elektrooptische Schaltungen umfassen. Bestimmte der Halbleiterchips können zum Beispiel als Leistungs-Halbleiterchips ausgelegt werden, wie zum Beispiel als Leistungsdioden, Leistungs-MOSFET (Metal Oxide Semiconductor Field Effect Transistor; Metalloxid-Halbleiterfeldeffekttransistoren), IGBT (Insulated Gate Bipolar Transistor; Bipolartransistoren mit isoliertem Gate), JFET (Junction Gate Field Effect Transistor; Sperrschicht- Gatefeldeffekttransistoren) oder Leistungsbipolartransistoren. Des Weiteren können die Halbleiterchips Steuerschaltungen, Treiberschaltungen, Mikroprozessoren oder mikroelektromechanische Komponenten umfassen. Bei einer Ausführungsform können Halbleiterchips mit einer Vertikalstruktur (bzw. vertikalen Struktur) vorkommen, das heißt, dass die Halbleiterchips so hergestellt werden können, dass elektrische Ströme in einer zu den Hauptoberflächen der Halbleiterchips senkrechten Richtung fließen können. Bei einer Ausführungsform kann ein Halbleiterchip mit einer Vertikalstruktur Kontaktstellen auf seinen beiden Hauptoberflächen, d. h. auf seiner Oberseite und seiner Unterseite, aufweisen. Bei einer Ausführungsform können Leistungs-Halbleiterchips eine Vertikalstruktur aufweisen. Beispielsweise können sich die Source-Elektrode und Gate-Elektrode eines Leistungs-MOSFET und die Anodenelektrode einer Leistungsdiode auf einer Hauptoberfläche befinden, während sich die Drain-Elektrode des Leistungs-MOSFET und die Kathodenelektrode der Leistungsdiode auf der anderen Hauptoberfläche befinden. Bei einer Ausführungsform kann eine Leistungsdiode als eine Schottky-Diode realisiert werden. Ferner können die nachfolgend beschriebenen Anordnungen integrierte Schaltungen zum Steuern und/oder Ansteuern der integrierten Schaltungen anderer Halbleiterchips, wie zum Beispiel der integrierten Schaltungen von Leistungstransistoren oder Leistungsdioden, umfassen. Die Halbleiterchips müssen nicht aus einem spezifischen Halbleitermaterial, z. B. Si, SiC, SiGe, GaAs hergestellt werden und können des Weiteren anorganische und/oder organische Materialien enthalten, die nicht Halbleiter sind, wie zum Beispiel diskrete passive Anordnungen, Antennen, Isolatoren, Kunststoffe oder Metalle. Darüber hinaus können die Halbleiterchips gekapselt oder ungekapselt sein.
- Die Halbleiterchips können Kontaktstellen (oder Elektroden) aufweisen, die das Herstellen eines elektrischen Kontakts mit den in den Halbleiterchips enthaltenen integrierten Schaltungen erlauben. Eine oder mehrere Metallschichten können auf die Kontaktstellen der Halbleiterchips aufgebracht werden. Die Metallschichten können mit einer beliebigen gewünschten geometrischen Form und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die Metallschichten können zum Beispiel in Form einer einen Bereich überdeckenden Schicht vorliegen. Es kann jedes beliebige gewünschte Metall oder jede beliebige gewünschte Metalllegierung als das Material verwendet werden, wie zum Beispiel Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickelvanadium. Die Metallschichten müssen nicht homogen oder aus nur einem Material hergestellt werden, das heißt, es sind verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien möglich. Die Kontaktstellen können sich auf den aktiven Hauptoberflächen der Halbleiterchips oder auf anderen Oberflächen der Halbleiterchips befinden.
- Die Halbleiterchips können auf Trägern platziert werden. Die Träger können eine beliebige Form, Größe und ein beliebiges Material aufweisen. Während der Herstellung der Anordnungen können die Träger miteinander verbunden sein. Die Träger können auch aus einem Stück angefertigt werden. Die Träger können durch Verbindungsmittel untereinander verbunden werden, um bestimmte der Träger im Verlauf der Herstellung zu trennen. Die Trennung der Träger kann durch mechanisches Sägen, einen Laserstrahl, Schneiden, Stanzen, Schleifen, Ätzen oder ein beliebiges anderes geeignetes Verfahren ausgeführt werden. Die Träger können elektrisch leitfähig sein. Sie können aus Metallen oder Metalllegierungen hergestellt werden, bei einer Ausführungsform Kupfer, Kupferlegierungen, Eisennickel, Aluminium, Aluminiumlegierungen oder andere geeignete Materialien. Die Träger können zum Beispiel ein Systemträger (Leadframe) oder Teil eines Systemträgers sein. Ferner können die Träger mit einem elektrisch leitfähigen Material, zum Beispiel Kupfer, Silber, Eisennickel oder Nickelphosphor, beschichtet sein.
- Die nachfolgend beschriebenen Anordnungen enthalten externe Kontaktelemente (oder externe Kontaktstellen oder externe Kontaktflächen), die eine beliebige Form und Größe aufweisen können. Die externen Kontaktelemente können von außerhalb der Anordnung aus zugänglich sein und können somit das Herstellen eines elektrischen Kontakts mit den Halbleiterchips von außerhalb der Anordnung aus erlauben. Des Weiteren können die externen Kontaktelemente wärmeleitfähig sein und können als Kühlkörper zum Ableiten der durch die Halbleiterchips erzeugten Wärme dienen. Die externen Kontaktelemente können aus einem beliebigen gewünschten elektrisch leitfähigen Material zusammengesetzt sein, wie zum Beispiel aus einem Metall wie etwa Kupfer, Aluminium oder Gold, einer Metalllegierung oder einem elektrisch leitenden organischen Material. Die externen Kontaktelemente können zum Beispiel Anschlussleitungen (eins, Leads) eines Systemträgers, Lotkugeln, Lothügel oder Kontaktelemente von anschlussleitungslosen Kapselungen (Leadless Package) sein.
- Die Halbleiterchips oder zumindest Teile der Halbleiterchips können mit einem elektrisch isolierenden Material bedeckt werden. Das elektrisch isolierende Material kann ein beliebiges geeignetes Laminat (Prepreg), ein Duroplast, ein thermoplastisches oder thermisch härtendes Material sein und kann Füllmaterialien enthalten. Es können verschiedene Techniken verwendet werden, um die Halbleiterchips mit dem elektrisch isolierenden Material zu überdecken, wie zum Beispiel Lamination, Formpressen, Spritzguss, Pulverschmelzverfahren oder Flüssigguss. Das elektrisch isolierende Material kann verwendet werden, um Körper zu bilden, die einen oder mehrere Halbleiterchips oder passive Anordnungen enthalten.
-
1 zeigt schematisch eine Ausführungsform einer Anordnung100 im Querschnitt. Die Anordnung100 enthält einen Träger11 und Kontaktelemente12 und13 . Der Träger11 definiert eine erste Ebene14 . Bei der vorliegenden Ausführungsform wird die erste Ebene14 durch die Unterseite des Trägers11 definiert. - Der Träger
11 und die Kontaktelemente12 und13 können Teil eines Systemträgers10 sein. Ein Leistungs-Halbleiterchip15 ist an dem Träger11 angebracht. Ein aus einem elektrisch isolierenden Material gebildeter Körper16 bedeckt den Leistungs-Halbleiterchip15 . Der Körper16 definiert eine zu der ersten Ebene14 parallele zweite Ebene17 . Bei der vorliegenden Ausführungsform wird die zweite Ebene17 durch die Oberseite des Körpers16 definiert. Der Körper16 definiert ferner Seitenflächen18 und19 , die sich von der ersten Ebene14 zu der zweiten Ebene17 erstrecken. Mindestens das Kontaktelement12 besitzt einen Querschnitt in einer zu der ersten Ebene14 orthogonalen Richtung, der länger als 60% des Abstands zwischen der ersten Ebene14 und der zweiten Ebene17 ist. Bei der vorliegenden Ausführungsform besitzt das Kontaktelement12 einen Teil, der sich orthogonal zu der ersten Ebene14 erstreckt. Dieser Teil des Kontaktelements12 besitzt eine Höhe h1, die größer als 60% der Höhe h2 der Seitenfläche19 der Anordnung100 ist. Bei einer Ausführungsform kann die Höhe h1 größer als 70, 80 oder 90% der Höhe h2 sein. - Wie schematisch in
2 dargestellt, kann eine Anordnung200 auf einer Leiterplatte20 , zum Beispiel einer PCB (gedruckten Leiterplatte) angebracht werden. Die Anordnung200 kann durch Wellenlöten (bzw. Schwalllöten) elektrisch mit der Leiterplatte20 gekoppelt werden. Die Anordnung200 kann der Anordnung100 ähnlich sein und kann einen Träger11 , Kontaktelemente12 und13 , einen auf dem Träger11 angebrachten Leistungs-Halbleiterchip15 und einen aus einem elektrisch isolierenden Material gebildeten Körper16 , der den Leistungs-Halbleiterchip15 bedeckt, enthalten. Im Gegensatz zu der Anordnung100 ist die Höhe h1 des Teils des Kontaktelements12 , der sich orthogonal zu der ersten Ebene14 erstreckt, mindestens größer als 30% der Höhe h2 der Seitenfläche19 der Anordnung200 . Bei einer Ausführungsform kann die Höhe h1 größer als 40, 50, 60, 70, 80 oder 90% der Höhe h2 sein. -
3A bis3D zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen einer Anordnung300 , von der in3D ein Querschnitt dargestellt ist. Die in3D dargestellte Anordnung300 ist eine Implementierung der in1 und2 dargestellten Anordnungen100 und200 . Die Einzelheiten der Anordnung300 , die nachfolgend beschrieben werden, können deshalb ähnlich auf die Anordnungen100 und200 angewandt werden. - In
3A ist der Systemträger10 , der zum Herstellen der Anordnung300 verwendet wird, in Seitenansicht (oben) und Draufsicht (unten) dargestellt. Der Systemträger10 enthält den Träger11 und die Kontaktelemente12 und13 . Der Träger11 und die Kontaktelemente12 und13 besitzen jeweils einen Teil, der sich parallel zu der ersten Ebene14 erstreckt, und einen Teil, der sich orthogonal zu der ersten Ebene14 erstreckt. Der Träger11 und die Kontaktelemente12 und13 können beliebige geometrische Formen aufweisen und auf beliebige Weise angeordnet sein. Der Systemträger10 kann aus einem Metall hergestellt werden, zum Beispiel aus Kupfer oder einer Metalllegierung, zum Beispiel Eisennickel. Der Systemträger10 kann mit einem elektrisch leitfähigen Material, zum Beispiel Kupfer, Silber, Eisennickel oder Nickelphosphor, beschichtet werden. Der Systemträger10 kann gestanzt oder geschliffen worden sein, um die äußere Form des Systemträgers10 wie in3A dargestellt zu erzeugen. Bei einer Ausführungsform können die Enden des Trägers11 und der Kontaktelemente12 und13 nach oben gebogen worden sein, um die Form des Systemträgers10 zu erhalten. - Der Leistungs-Halbleiterchip
15 sowie möglicherweise weitere Halbleiterchips werden über dem Teil des Trägers11 platziert, der sich parallel zu der ersten Ebene14 (siehe3B ) erstreckt. Der Leistungs-Halbleiterchip15 kann eine erste Elektrode30 auf einer ersten Hauptoberfläche31 und eine zweite Elektrode32 auf einer der ersten Hauptoberfläche31 gegenüberliegenden zweiten Hauptoberfläche33 aufweisen. Der Leistungs-Halbleiterchip15 kann zum Beispiel eine Leistungsdiode oder ein Leistungstransistor sein, wie etwa ein Leistungs-MOSFET, ein IGBT, ein JFET oder ein Leistungs-Bipolartransistor. Im Fall eines Leistungs-MOSFET, der in3B beispielhaft dargestellt ist, können die ersten und zweiten Elektroden30 und32 Drain- bzw. Source-Elektroden sein. Der Leistungs-Halbleiterchip15 kann darüber hinaus eine dritte Elektrode34 auf der zweiten Hauptoberfläche33 aufweisen, die als ein Gate-Anschluss wirkt, falls der erste Leistungs-Halbleiterchip15 ein Leistungs-MOSFET ist. Der Leistungs-Halbleiterchip15 kann so auf dem Träger11 montiert werden, dass seine erste Hauptoberfläche31 dem Träger11 zugewandt ist. Die Drain-Elektrode30 kann elektrisch mit dem Träger11 verbunden werden. - Die elektrische Verbindung zwischen der Drain-Elektrode
30 des Leistungs-Halbleiterchips15 und dem Träger11 kann zum Beispiel durch Rückflusslöten, Vakuumlöten, Diffusionslöten oder Klebebonden durch Verwendung eines elektrisch leitfähigen Klebers produziert werden. - Wenn Diffusionslöten als eine Verbindungstechnik verwendet wird, ist es möglich, Lotmaterialien zu verwenden, die nach Ende des Lötvorgangs an der Grenzfläche zwischen dem Träger
11 und dem Leistungs-Halbleiterchip15 aufgrund von Grenzflächendiffusionsprozessen zu intermetallischen Phasen führen. In diesem Fall ist die Verwendung von Sn-, AuSn-, AgSn-, CuSn-, AgIn-, AuIn-, CuIn-, AuSi- oder Au-Loten denkbar. Wenn der Leistungs-Halbleiterchip15 klebend an den Träger11 gebondet wird, ist es möglich, elektrisch leitfähige Kleber zu verwenden, die auf Epoxidharzen basieren können, die mit Gold, Silber, Nickel oder Kupfer angereichert sind, um die elektrische Leitfähigkeit zu produzieren. - Elektrische Verbindungen zwischen den Elektroden
32 und34 , die sich auf der zweiten Hauptoberfläche33 des Leistungs-Halbleiterchips15 befinden, und den Kontaktelementen12 und13 erfolgen durch Bondleitungen (Bonddrähte)35 bzw.36 (siehe3C ). Es kann mehr als eine Bondleitung35 verwendet werden, um die Source-Elektrode32 elektrisch mit dem Kontaktelement12 zu koppeln. Die Bondleitungen35 und36 können zum Beispiel aus Gold, Kupfer und Aluminium bestehen. Es kann Ballbonding, Wedgebonding oder eine beliebige andere geeignete Bondtechnik verwendet werden, um die Bondleitungen35 und36 an beiden Enden anzubringen. - Der Leistungs-Halbleiterchip
15 kann durch ein Vergussmaterial (Moldmaterial)16 eingekapselt werden (siehe3D ). Zum Beispiel kann ein Duroplast- oder thermisch härtendes Vergussmaterial16 verwendet werden. Das Vergussmaterial16 kann auf einem Epoxidmaterial basieren und kann ein Füllmaterial enthalten, das aus kleinen Teilchen aus Glas oder einem anderen elektrisch isolierenden Mineralfüllmaterial wie etwa Al2O3 oder organischem Füllmaterial besteht. - Die in
3D dargestellte Anordnung300 ist eine anschlussleitungslose Kapselung (Leadless Package) und kann im Wesentlichen die Form eines Quaders aufweisen. Die zu der ersten Ebene14 parallele zweite Ebene17 wird durch die obere Oberfläche des Vergussmaterials16 definiert. Die Anordnung300 besitzt Seitenflächen18 ,19 ,37 und38 , die sich von der ersten Ebene14 zu der zweiten Ebene17 erstrecken. An der Seitenfläche18 kann eine Oberfläche des Trägers11 freigelegt sein und Oberflächen der Kontaktelemente12 und13 können an der Seitenfläche19 freigelegt sein. Die freigelegten Oberflächen des Trägers11 und der Kontaktelemente12 und13 können als externe Kontaktelemente dienen, die von außerhalb der Anordnung300 aus zugänglich sind und das Herstellen eines elektrischen Kontakts mit der Drain-Elektrode30 , der Source-Elektrode32 bzw. der Gate-Elektrode34 von außerhalb der Anordnung300 aus erlauben. - Bei der vorliegenden Ausführungsform können die Teile des Trägers
11 und der Kontaktelemente12 und13 , die sich ortho gonal zu der ersten Ebene14 erstrecken, dieselbe Höhe h1 aufweisen. Es kann bei einer Ausführungsform vorgesehen werden, dass diese Teile des Trägers11 und der Kontaktelemente12 und13 verschiedene Höhen aufweisen. Ihre Höhen h1 betragen jedoch mindestens 30, 40, 50, 60, 70, 80 oder 90% der Höhe h2 der Anordnung300 , die der Abstand zwischen der ersten Ebene14 und der zweiten Ebene17 ist. - Es kann vorgesehen werden, dass der Abstand h3 zwischen den Seitenflächen
18 und19 größer als der Abstand h4 zwischen den Seitenflächen37 und38 ist. Das heißt, dass die externen Kontaktelemente der Drain-Elektrode30 und der Source-Elektrode32 , die an den Seitenoberflächen18 und19 freigelegt sind, den maximal möglichen Abstand in der Anordnung300 besitzen. Während des Betriebs der Anordnung300 können Spannungen von mehr als 50, 100, 500 oder 1000 V zwischen den Drain- und Source-Elektroden30 und32 angelegt werden. Der große Abstand zwischen den externen Kontaktelementen der Drain-Elektrode30 und der Source-Elektrode32 verringert Kriechströme zwischen diesen Elektroden und kann die elektrische Festigkeit der Anordnung300 vergrößern. Das externe Kontaktelement der Gate-Elektrode34 kann auf derselben Seitenfläche19 wie das externe Kontaktelement der Source-Elektrode32 angeordnet werden, da die Spannung zwischen der Source-Elektrode32 und der Gate-Elektrode34 gewöhnlich nicht höher als etwa 20 V ist. Jede der Oberflächen des Trägers11 und des Kontaktelements12 , die an den Seitenflächen18 bzw.19 freigelegt sind, können größer als 0,3 oder 0,4 oder 0,5 mm2 sein. Dadurch können Ströme durch die Lastelektroden30 und32 von mehr als 5 oder 10 A fließen. - Für Fachleute ist offensichtlich, dass die in
3D dargestellte Anordnung300 und ihre oben beschriebene Herstellung nur eine beispielhafte Ausführungsform sein sollen und dass viele Varianten möglich sind. Zum Beispiel kann mehr als ein Halbleiterchip oder mehr als eine passive Anordnung in der Anordnung300 enthalten sein. Die Halbleiterchips und passi ven Anordnungen können sich in Bezug auf Funktion, Größe, Herstellungstechnologie usw. unterscheiden. -
4 zeigt eine Variante der Anordnung300 . In der in4 dargestellten Anordnung400 sind die Unterseiten des Trägers11 und der Kontaktelemente12 und13 nicht völlig planar, sondern weisen in bestimmten Bereichen Vertiefungen auf. Nur in an die Seitenflächen18 und19 angrenzenden Bereichen liegen die Unterseiten des Trägers11 und der Kontaktelemente12 und13 in der ersten Ebene14 . Die Vertiefungen in der Unterseite des Systemträgers10 können durch Schleifen, Stanzen, Ätzen oder eine beliebige andere geeignete Technik gebildet worden sein. Die Vertiefungen können mit dem elektrisch isolierenden Vergussmaterial16 gefüllt worden sein. Da das Vergussmaterial16 die Unterseiten des Trägers11 und der Kontaktelemente12 und13 überdeckt, ist der entlang der Oberfläche der Anordnung400 gemessene Abstand der externen Kontaktelemente der Drain-Elektrode30 und der Source-Elektrode32 im Vergleich zu der Anordnung300 sogar noch größer, wodurch Kriechströme zwischen diesen Elektroden weiter verringert werden. - Die freiliegenden Oberflächen des Trägers
11 und der Kontaktelemente12 und13 können verwendet werden, um die Anordnung400 elektrisch mit anderen Komponenten zu koppeln. Dies ist beispielhaft in5A bis5C dargestellt. Dort ist ein Ausschnitt einer Leiterplatte20 , zum Beispiel einer PCB, dargestellt, worauf die Anordnung400 angebracht wird. Ein Klebematerial40 wird verwendet, um die Unterseite der Anordnung400 an der Leiterplatte anzubringen (siehe5A ). Die Anordnung400 ist so ausgerichtet, dass die Seitenflächen18 und19 der Anordnung400 über den Kontaktstellen41 der Leiterplatte20 platziert werden. - Bei der vorliegenden Ausführungsform wird Wellenlöten verwendet, um die Anordnung
400 elektrisch mit der Leiterplatte20 zu koppeln, obwohl auch andere Löttechniken möglich sind. Wie in5B dargestellt, wird die Leiterplatte20 zusammen mit der Anordnung400 über einem Tank mit geschmolzenem Lotmaterial42 platziert, wobei die Anordnung400 nach unten zeigt. In dem Tank wird eine Welle43 aus Lotmaterial42 (zum Beispiel durch Pumpen) erzeugt, die wie durch einen Pfeil44 in5B angegeben entlang der Leiterplatte20 bewegt werden kann. Bei einer Ausführungsform kann die Leiterplatte20 über die Welle43 aus Lotmaterial42 geführt werden. - Das Lotmaterial
42 benetzt die freigelegten Kontaktstellen41 der Leiterplatte20 und die angrenzenden freigelegten externen Kontaktelemente der Anordnung400 (siehe5C ), wodurch eine zuverlässige elektrische Verbindung zwischen dem Träger11 , den Kontaktelementen12 und13 sowie den Kontaktstellen41 erzeugt wird. - Die Technik des Wellenlötens kann auch verwendet werden, um die Anordnungen
100 ,200 und300 sowie die Anordnungen600 ,700 ,800 ,900 und1200 , die weiter unten beschrieben werden, an einer Leiterplatte anzubringen. -
6A bis6J zeigen schematisch eine Ausführungsform eines Verfahrens zur Herstellung einer Anordnung600 , von der in6J ein Querschnitt dargestellt ist. Die in6J dargestellte Anordnung600 ist eine Implementierung der in1 und2 dargestellten Anordnungen100 und200 . Die nachfolgend beschriebenen Einzelheiten der Anordnung600 können deshalb ähnlich auf die Anordnungen100 und200 angewandt werden. - In
6A wird ein elektrisch isolierendes Substrat50 bereitgestellt. Das Substrat50 kann eine Platte aus einem starren Material sein und kann eine flache Oberfläche aufweisen, auf der die Komponenten der herzustellenden Anordnung600 platziert werden können. Die Form des Substrats50 ist nicht auf irgendeine Größe oder geometrische Form beschränkt, zum Beispiel kann das Substrat50 rund oder quadratisch sein. - Das Substrat
50 kann eine Dicke im Bereich von 100 μm bis 1 mm aufweisen oder kann sogar noch dicker sein. Das elektrisch isolierende Substrat50 kann zum Beispiel aus einem Keramikmaterial wie etwa Al2O3 oder AlN hergestellt werden. Bei einer Ausführungsform kann das Substrat50 aus organischen Materialien bestehen, wie zum Beispiel Imid, Epoxid oder Duroplast, Metalloxide, Halbleiteroxide oder diamantartiger Kohlenstoff. - Auf dem Substrat
50 wird eine elektrisch leitfähige Schicht51 abgeschieden (siehe6B ). Die elektrisch leitfähige Schicht51 kann eine Dicke im Bereich von 10 bis 400 μm, bei einer Ausführungsform im Bereich von 80 bis 120 μm, aufweisen. Die elektrisch leitfähige Schicht51 kann so strukturiert werden, dass nur bestimmte Bereiche des Substrats50 durch die elektrisch leitfähige Schicht51 überdeckt werden. Zum Beispiel kann nach der Strukturierung die elektrisch leitfähige Schicht51 aus einem Array (Anordnung) elektrisch leitfähiger Kontaktstellen bestehen, die auf dem Substrat50 angeordnet sind (in6B sind nur zwei der Kontaktstellen dargestellt). Es können Kupfer, Eisen, Nickel, Aluminium oder andere Metalle oder Metalllegierungen als Materialien für die elektrisch leitfähige Schicht51 verwendet werden. - Die elektrisch leitfähige Schicht
51 kann unter Verwendung eines galvanischen Abscheidungsverfahrens hergestellt werden. Hierfür wird zunächst auf der oberen Oberfläche des Substrats50 eine Keimschicht abgeschieden. Die Keimschicht besitzt gewöhnlich eine Dicke von einigen hundert Nanometern. Es können Materialien wie Palladium oder Titan für die Keimschicht verwendet werden. - Die Dicke der Keimschicht kann vergrößert werden, indem eine weitere Schicht aus einem elektrisch leitfähigen Material auf die Keimschicht abgeschieden wird. Zum Beispiel kann eine Schicht aus Kupfer stromlos auf die Keimschicht abgeschieden werden. Diese Kupferschicht kann eine Dicke von weniger als 1 μm aufweisen. Danach kann galvanisch eine weitere Schicht aus Kupfer abgeschieden werden, die eine Dicke von mehr als 10 μm aufweisen kann. Die stromlose Kupferabscheidung kann auch weggelassen werden. Die elektrisch leitfähige Schicht
51 kann nach dem abgeschlossenen Abscheidungsprozess aller ihrer Schichten oder nach der Abscheidung der Keimschicht strukturiert werden. - Bei einer Ausführungsform kann die Keimschicht durch einen Vakuumabscheidungsprozess wie etwa Sputtern abgeschieden werden. Zum Beispiel wird zuerst eine Schicht aus Titan mit einer Dicke von zum Beispiel etwa 50 nm und danach eine Schicht aus Kupfer mit einer Dicke von zum Beispiel etwa 200 nm gesputtert. Die Kupferschicht kann dann als Keimschicht zum galvanischen Abscheiden einer weiteren Kupferschicht mit einer Dicke von mehr als 10 μm verwendet werden.
- Als weitere Alternativen können auch andere Abscheidungsverfahren verwendet werden, wie etwa physikalische Aufdampfung, chemische Aufdampfung, Aufschleuderprozesse, Sprühabscheidung oder Tintenstrahldrucken. Darüber hinaus kann die elektrisch leitfähige Schicht
51 ein Metallfilm, zum Beispiel ein Kupferfilm, sein, der auf die obere Oberfläche des Substrats50 auflaminiert wird. Unterdruck, Wärme und Druck können für eine geeignete Zeit angewandt werden, um die elektrisch leitfähige Schicht51 an dem Substrat50 anzubringen. - Zwei Leistungs-Halbleiterchips
15 sowie möglicherweise weitere Halbleiterchips werden über der elektrisch leitfähigen Schicht51 platziert (siehe6C ). Zum Beispiel wird auf jeder Kontaktstelle der elektrisch leitfähigen Schicht51 ein einziger Leistungs-Halbleiterchip15 angebracht. Die Leistungs-Halbleiterchips15 sowie alle anderen Halbleiterchips, die hier beschrieben werden, können auf einem aus Halbleitermaterial hergestellten Wafer hergestellt worden sein. Nach dem Zerteilen des Wafers und dadurch dem Trennen der einzelnen Leistungs-Halbleiterchips15 werden die Leistungs-Halbleiterchips15 in größeren Abständen als im Waferverbund neu auf dem Substrat50 angeordnet. Die Leistungs-Halbleiterchips15 können auf demselben Wafer hergestellt worden sein, können bei einer Ausführungsform aber auf verschiedenen Wafern hergestellt worden sein. Weiterhin können die Leistungs-Halbleiterchips15 physisch identisch sein, können aber auch verschiedene integrierte Schaltungen enthalten. - Der Leistungs-Halbleiterchip
15 kann zum Beispiel eine Leistungsdiode oder ein Leistungstransistor sein, wie etwa ein Leistungs-MOSFET, ein IGBT, ein JFET oder ein Leistungs-Bipolartransistor. Im Fall von Leistungs-MOSFET können die Leistungs-Halbleiterchips15 so auf der elektrisch leitfähigen Schicht51 angebracht werden, dass ihre Drain-Elektroden30 der elektrisch leitfähigen Schicht51 zugewandt sind. - Die elektrischen Verbindungen zwischen den Drain-Elektroden
30 der Leistungs-Halbleiterchips15 und der elektrisch leitfähigen Schicht51 können zum Beispiel durch Rückflusslöten, Vakuumlöten, Diffusionslöten oder Klebebonden durch Verwendung eines elektrisch leitfähigen Klebers hergestellt werden. - Auf den Leistungs-Halbleiterchips
15 und den freigelegten Teilen der elektrisch leitfähigen Schicht51 und des Substrats50 wird ein elektrisch isolierendes Material16 abgeschieden (siehe6D ). Das elektrisch isolierende Material16 kann als Folie oder Blatt auf die darunter liegenden Strukturen auflaminiert werden, indem man Unterdruck sowie Wärme und Druck für eine geeignete Zeit anwendet. Es kann auch vorgesehen werden, dass das elektrisch isolierende Material16 aus einer Lösung oder einer Gasphase abgeschieden wird, und kann schichtenweise bis auf eine gewünschte Dicke aufgebaut werden. Techniken, die für diese Art von Abscheidung verwendet werden können, sind zum Beispiel physikalische oder chemische Gasphasenabscheidung, Aufschleudern, Auftragen, Eintauchen, Spritzguss, Formpressen, Pulverschmelzver fahren oder Flüssigguss. Das elektrisch isolierende Material16 kann aus einem Polymer wie etwa Parylen, einem Fotoresistmaterial (Fotolack), einem Silikon, einem Vergussmaterial oder einem anorganischen keramikartigen Material wie etwa Silizium-Kohlenstoff-Verbindungen, hergestellt werden. - Das elektrisch isolierende Material
16 kann wie in6E gezeigt strukturiert werden. Mehrere Ausschnitte oder Durchgangslöcher52 können in dem elektrisch isolierenden Material16 erzeugt werden, um mindestens Teile der Source-Elektroden32 und der Gate-Elektroden34 (nicht dargestellt) der Leistungs-Halbleiterchips15 sowie Teile der oberen Oberflächen der Kontaktstellen der elektrisch leitfähigen Schicht51 freizulegen, so dass elektrische Verbindungen mit diesen freigelegten Regionen hergestellt werden können. Das elektrisch isolierende Material16 kann zum Beispiel durch einen Stanzprozess, Laserablation, Ätzen, photolithographisches Strukturieren oder einen beliebigen anderen Fachleuten bekannten Prozess strukturiert werden. - Bei einer Ausführungsform, die in den Figuren nicht dargestellt ist, wird das elektrisch isolierende Material
16 als Polymerfolie oder -blatt mit mehreren Ausschnitten oder Durchgangslöchern52 bereitgestellt, bevor es auf die elektrisch leitfähige Schicht51 auflaminiert wird. Die Ausschnitte oder Durchgangslöcher52 können durch Ausstanzen von Regionen der Polymerfolie bzw. des Polymerblatts bereitgestellt werden. Die Größe und Anordnung dieser Regionen entspricht der Größe und Anordnung der Oberflächen der Elemente, die freigelegt werden sollen. - Die in dem elektrisch isolierenden Material
16 produzierten Ausschnitte oder Durchgangslöcher52 können mit einem elektrisch leitfähigen Material gefüllt werden, um Durchgangsverbindungen53 in dem elektrisch isolierenden Material16 zu bilden (siehe6F ). Das elektrisch leitfähige Material kann ein Metall sein, wie etwa Kupfer oder Aluminium, oder eine Metalllegierung wie etwa SnAg oder SnAu. Die Durchgangsverbindungen53 können durch Verwendung derselben oder ähnlicher Verfahren wie oben in Verbindung mit der Herstellung der elektrisch leitfähigen Schicht51 beschrieben hergestellt werden. - Das elektrisch isolierende Material
16 wirkt als Plattform für die Abscheidung einer elektrisch leitfähigen Schicht54 (siehe6G ). Die elektrisch leitfähige Schicht54 kann unter Verwendung derselben oder ähnlicher Verfahren und Materialien wie oben für die Abscheidung der elektrisch leitfähigen Schicht51 beschrieben, wie zum Beispiel durch elektrochemische Abscheidungsprozesse, abgeschieden werden. Die elektrisch leitfähige Schicht54 kann eine Dicke von mehr als 10 μm aufweisen. Die elektrisch leitfähige Schicht54 kann strukturiert werden, um jede der Source-Elektroden32 und der Gate-Elektroden34 elektrisch mit einer der Durchgangsverbindungen53 zu koppeln (siehe6G ). - Über der elektrisch leitfähigen Schicht
54 kann eine dielektrische Schicht55 abgeschieden werden (siehe6H ). Die dielektrische Schicht55 kann auf verschiedene Weisen hergestellt werden. Zum Beispiel kann die dielektrische Schicht55 aus einer Gasphase oder aus einer Lösung abgeschieden oder kann auf die darunter liegenden Strukturen auflaminiert werden. Ferner können Dünnfilmtechnologieverfahren oder ein Standard-PCB-Industrieprozessablauf zur Aufbringung der dielektrischen Schicht55 verwendet werden. - Die zwei Leistungs-Halbleiterchips
15 werden durch Zertrennen des Substrats50 und des elektrisch isolierenden Materials16 und55 zum Beispiel durch Sägen, einen Laserstrahl oder Ätzen voneinander getrennt (siehe6I ). - Eine der Anordnungen
600 ist in6J in Seitenansicht (oben) und in Draufsicht (unten) dargestellt. Die Anordnungen600 wurden so zerteilt, dass Teile der Durchgangsverbindungen53 , die elektrisch mit den Drain-, Source- und Gate-Elektroden30 ,32 und34 gekoppelt sind, freigelegt werden. Die Drain-Elektrode30 ist elektrisch über die elektrisch leitfähige Schicht51 mit einer der Durchgangsverbindungen53 gekoppelt, die auf der Seitenfläche19 freigelegt ist. - Weiterhin wird auch ein Teil der elektrisch leitfähigen Schicht
51 an der Seitenfläche19 freigelegt. Die Höhe h1 der Durchgangsverbindung53 und der elektrisch leitfähigen Schicht54 , die an der Seitenfläche19 freigelegt ist, beträgt mindestens 30, 40, 50, 60, 70, 80 oder 90% der Höhe h2 der Anordnung600 , die der Abstand zwischen der ersten Ebene14 und der zweiten Ebene17 ist. Diese freigelegte Oberfläche ist das externe Kontaktelement der Drain-Elektrode30 . - Jede der Source- und Gate-Elektroden
32 und34 wird elektrisch über die elektrisch leitfähige Schicht54 mit einer der Durchgangsverbindungen53 gekoppelt, die an der Seitenfläche18 freigelegt sind. Ferner werden Teile der elektrisch leitfähigen Schicht54 auch an der Seitenfläche18 freigelegt. Die Höhe h5 einer der Durchgangsverbindungen53 und der elektrisch leitfähigen Schicht51 , die an der Seitenfläche18 freigelegt ist, beträgt mindestens 30, 40, 50, 60, 70, 80 oder 90% der Höhe h2 der Anordnung600 . Diese freigelegten Oberflächen sind die externen Kontaktelemente der Source- und Gate-Elektroden32 und34 . - Es kann vorgesehen werden, dass der Abstand h3 zwischen den Seitenflächen
18 und19 größer als der Abstand h4 zwischen den Seitenflächen37 und38 ist. Das heißt, dass die externen Kontaktelemente der Drain-Elektrode30 und der Source-Elektrode32 , die an den Seitenflächen18 und19 freigelegt sind, den maximal möglichen Abstand in der Anordnung600 aufweisen. Während des Betriebs der Anordnung600 können Spannung von mehr als 50, 100, 500 oder 1000 V zwischen die Drain- und Source-Elektroden30 und32 angelegt werden. Der große Abstand zwischen den externen Kontaktelementen der Drain-Elektrode30 und der Source-Elektrode32 verringert Kriechströme zwischen diesen Elektroden und kann die elektrische Festigkeit der Anordnung600 vergrößern. - Die oben beschriebenen Anordnungen
300 ,400 und600 enthalten Leistungs-Halbleiterchips15 des Vertikaltyps. In7A bis7F ,8 und9A bis9H sind schematisch Verfahren zur Herstellung von Anordnungen700 ,800 und900 dargestellt, die Leistungs-Halbleiterchips15 des Lateraltyps enthalten. Diese Leistungs-Halbleiterchips15 werden so hergestellt, dass elektrische Ströme im Wesentlichen parallel zu den Hauptoberflächen der Leistungs-Halbleiterchips15 fließen können. In einem Leistungs-Halbleiterchip15 mit einer lateralen Struktur werden die Elektroden, durch die der Strom geleitet wird, nur auf einer Hauptoberfläche des Leistungs-Halbleiterchips15 angeordnet. Die Anordnungen700 ,800 und900 sind Implementierungen der in1 und2 dargestellten Anordnungen100 und200 . Die Einzelheiten der Anordnungen700 ,800 und900 , die nachfolgend beschrieben werden, können deshalb ähnlich auf die Anordnungen100 und200 angewandt werden. - In
7A bis7F sind beispielhaft verschiedene Phasen der Herstellung einer Anordnung700 gezeigt. Um die Anordnung700 herzustellen, wird zunächst ein Systemträger10 bereitgestellt, der einen Träger11 und Kontaktelemente12 und13 enthält, wie in7A in Seitenansicht (oben) und Draufsicht (unten) dargestellt. Der Systemträger10 von7A ist dem Systemträger10 von3A ähnlich. - Die obere Oberfläche des Trägers
11 und Teile der Kontaktelemente12 und13 bilden eine Ebene, auf der eine elektrisch isolierende Folie60 abgeschieden wird, um die Lücken zwischen dem Träger11 und den Kontaktelementen12 und13 zu überbrücken und um als Plattform zur Abscheidung weiterer Schichten zu wirken (siehe7B ). Die elektrisch isolierende Folie60 kann zum Beispiel auf den Träger11 auflami niert werden, und die Kontaktelemente12 und13 können wie in7B dargestellt durch einen Stanzprozess, Ätzen, Laserablation oder einen beliebigen anderen Fachleuten bekannten Prozess strukturiert werden. Die elektrisch isolierende Folie60 kann aus einem Kunststoff- oder synthetischen Material oder aus einem beliebigen anderen geeigneten Material hergestellt werden. - Der Strukturierungsprozess kann Durchgangslöcher
61 ,62 und63 in der elektrisch isolierenden Folie60 erzeugen, um die Drain-, Source- und Gate-Elektroden30 ,32 und34 des Leistungs-Halbleiterchips15 später elektrisch mit dem Träger10 und den Kontaktelementen12 bzw.13 zu koppeln. - Die in der elektrisch isolierenden Folie
60 erzeugten Durchgangslöcher61 bis63 können mit einer Metall- oder einer Metalllegierungsschicht64 gefüllt werden (siehe7C ). Dann kann eine dielektrische Schicht65 , zum Beispiel eine Siliziumnitrid- oder Fotoresistschicht, auf der elektrisch isolierenden Folie60 abgeschieden werden und kann strukturiert werden. Die Durchgangslöcher in der dielektrischen Schicht65 können mit einer Metall- oder einer Metalllegierungsschicht66 gefüllt werden (siehe7D ). Die Schichten64 und66 können durch stromlose und/oder galvanische Abscheidungsprozesse erzeugt werden. Bei einer Ausführungsform können auch andere Abscheidungsverfahren verwendet werden, wie zum Beispiel physikalische Aufdampfung, chemische Aufdampfung, Sputtern, Aufschleuderprozesse, Sprühabscheidung oder Tintenstrahldrucken. Es können Kupfer, Eisen, Nickel oder andere Metalle oder Metalllegierungen als Material verwendet werden. Die Dicke jeder der Schichten64 und66 kann in dem Bereich von 10 μm bis 1 mm, bei einer Ausführungsform in dem Bereich von 50 μm bis 150 μm, liegen. - Der Leistungs-Halbleiterchip
15 wird so auf die Schicht66 montiert, dass seine Drain-, Source- und Gate-Elektroden30 ,32 und34 der Schicht66 zugewandt sind (siehe7E , die Gate-Elektrode34 ist in7E nicht dargestellt). Die elektrischen Verbindungen zwischen den Elektroden30 ,32 und34 des Leistungs-Halbleiterchips15 und der Schicht66 können zum Beispiel durch Rückflusslöten, Vakuumlöten, Diffusionslöten oder Klebebonden durch Verwendung eines elektrisch leitfähigen Klebers hergestellt werden. - Es kann ein Vergussmaterial
16 verwendet werden, um die Anordnung700 einzukapseln (siehe7F ). Das Vergussmaterial16 kann einen beliebigen Teil der Anordnung700 einkapseln, lässt aber die äußeren Oberflächen des Trägers11 und der Kontaktelemente12 und13 unbedeckt. Das Vergussmaterial16 kann aus einem beliebigen geeigneten thermoplastischen oder thermisch aushärtenden Material zusammengesetzt sein und kann bei einer Ausführungsform aus Material zusammengesetzt sein, das üblicherweise in der modernen Halbleiterkapselungstechnologie verwendet wird. - Wie bei der Anordnung
300 sind die Höhen h1 des Trägers11 und der Kontaktelemente12 und13 der Anordnung700 größer als 30, 40, 50, 60, 70, 80 oder 90% der Höhe h2 der Anordnung700 . - Die in
8 dargestellte Anordnung800 ist eine Variante der Anordnung700 . Bei der Anordnung800 sind die Unterseiten des Trägers11 und der Kontaktelemente12 und13 nicht völlig planar, sondern weisen in bestimmten Bereichen Vertiefungen auf. Nur in an die Seitenflächen18 und19 angrenzenden Bereichen liegen die Unterseiten des Trägers11 und der Kontaktelemente12 und13 in der ersten Ebene14 . Die Vertiefungen in der Unterseite des Systemträgers10 können durch Schleifen, Stanzen, Ätzen oder eine beliebige andere geeignete Technik gebildet worden sein. Die Vertiefungen können mit dem Vergussmaterial16 gefüllt worden sein. - In
9A bis9H sind schematisch verschiedene Phasen der Herstellung einer Anordnung900 gezeigt. Das in9A bis9H dargestellte Herstellungsverfahren ist eine Variante des in7A bis7F dargestellten Herstellungsverfahrens. Im Gegensatz zu dem Verfahren von7A bis7F wird bei der vorliegenden Ausführungsform ein Systemträger10 bereitgestellt, der einen Träger11 und Kontaktelemente12 und13 enthält, die im Wesentlichen koplanare obere und untere Oberflächen aufweisen können (siehe9A ). - Die in
9B bis9F dargestellten Prozesse sind im Wesentlichen mit den in7B bis7F dargestellten Prozessen identisch. - Nach der Einkapselung der Anordnung
900 mit dem Vergussmaterial16 können die Seitenflächen18 und19 mit elektrisch leitfähigen Keimschichten67 überdeckt werden (siehe9G ). Es kann ein stromloses Abscheidungsverfahren verwendet werden, um die Keimschichten67 zu produzieren. Die Keimschichten67 können eine Dicke von bis zu 1 μm aufweisen. - Die elektrische Leitfähigkeit der Keimschichten
67 kann verwendet werden, um galvanisch elektrisch leitfähige Schichten68 auf den Keimschichten67 abzuscheiden. Die elektrisch leitfähigen Schichten68 können zum Beispiel aus Kupfer bestehen und können eine Dicke von bis zu 100 μm und bei einer Ausführungsform im Bereich zwischen 1 μm und 10 μm aufweisen. - Bei der in
9H dargestellten Ausführungsform sind die Höhen der mit den Drain-, Source- und Gate-Elektroden30 ,32 und34 gekoppelten externen Kontaktelemente gleich der Höhe der Anordnung900 . -
10 zeigt schematisch eine Anordnung1000 mit einem Systemträger10 , einem ersten Leistungs-Halbleiterchip15 und einem zweiten Leistungs-Halbleiterchip70 . Der Systemträger10 kann aus einem Metall oder einer Metalllegierung bestehen, zum Beispiel aus Kupfer, und besteht aus einem ersten Träger11 , der mit Kontaktelementen71 integral (einstückig ausge bildet) ist, einem zweiten Träger72 und Kontaktelementen12 und13 . Der erste Leistungs-Halbleiterchip15 kann ein in ein Substrat aus SiC (Siliziumcarbid) integrierter JFET sein. Der erste Leistungs-Halbleiterchip15 kann so auf dem ersten Träger11 angebracht werden, dass seine Drain-Elektrode30 dem ersten Träger11 zugewandt ist und seine Source- und Gate-Elektroden32 und34 dem ersten Träger11 abgewandt sind. Der zweite Leistungs-Halbleiterchip70 kann ein in ein Siliziumsubstrat oder in ein beliebiges anderes Halbleitersubstrat integrierter Leistungs-MOSFET sein. Der Leistungs-MOSFET70 kann zum Beispiel eine Durchbruchsspannung von etwa 30 V aufweisen. Der zweite Leistungs-Halbleiterchip70 kann so auf dem zweiten Träger11 angebracht werden, dass seine (in10 nicht dargestellte) Drain-Elektrode73 dem zweiten Träger72 zugewandt ist und seine Source- und Gate-Elektroden74 und75 dem zweiten Träger72 abgewandt sind. - Eine Bondleitung (Bonddraht)
76 kann die Source-Elektrode32 des ersten Leistungs-Halbleiterchips15 elektrisch mit dem zweiten Träger72 koppeln. Eine Bondleitung77 kann die Gate-Elektrode34 des ersten Leistungs-Halbleiterchips15 elektrisch mit dem Kontaktelement12 koppeln. Eine Bondleitung78 kann die Source-Elektrode74 des zweiten Leistungs-Halbleiterchips70 elektrisch mit dem Kontaktelement12 koppeln. Eine Bondleitung79 kann die Gate-Elektrode75 elektrisch mit dem Kontaktelement13 koppeln. Die Anordnung1000 kann durch ein Vergussmaterial16 eingekapselt werden. Das Vergussmaterial16 lässt mindestens Teile der Kontaktelemente12 ,13 und71 freigelegt. Wie in10 dargestellt, können die Kontaktelemente71 auf einer Seitenfläche18 der Anordnung1000 angeordnet werden, und die Kontaktelemente12 und13 können auf einer der Seitenfläche18 gegenüberliegenden Seitenfläche19 der Anordnung1000 angeordnet werden. Der Abstand zwischen den Seitenflächen18 und19 kann größer als der Abstand zwischen den Seitenflächen37 und38 der Anordnung1000 sein. - In
11 ist ein Schaltbild der Anordnung1000 dargestellt. Der zweite Leistungs-Halbleiterchip70 ist in einer Kaskodenschaltung mit dem ersten Leistungs-Halbleiterchip15 gekoppelt. Wenn der erste Leistungs-Halbleiterchip15 ein in ein SiC-Substrat eingebetteter JFET ist und wenn der JFET15 alleine betrieben wird, ist der JFET15 eine „Öffner-Komponente” („normally-on”-Komponente), das heißt, dass der Drain-Source-Pfad des JFET15 leitfähig ist, wenn eine hohe Spannung an seine Drain-Elektrode30 und eine niedrigere Spannung wie etwa Masse an seine Source-Elektrode32 angelegt wird. Aufgrund der Kaskodenschaltung wird der JFET15 zu einer „Schließer-Komponente” („normally-off”-Komponente). In diesem Fall hängt es von der an das Kontaktelement13 angelegten Spannung ab, ob die beiden Leistungs-Halbleiterchips15 und70 ein- oder ausgeschaltet sind. - Während des Betriebs der Anordnung
1000 können Spannungen in dem Bereich zwischen 0,5 und 1,5 kV oder mehr zwischen den Kontaktelementen71 und12 angelegt werden. Da die Kontaktelemente71 und12 auf gegenüberliegenden Seitenflächen18 und19 der Anordnung1000 angeordnet sind, kann diese Anordnung Kriechströme zwischen den Kontaktelementen71 und12 verringern. Da die Spannungsdifferenz zwischen den Kontaktelementen12 und13 gewöhnlich viel kleiner als die Spannung zwischen den Kontaktelementen71 und12 ist, können die Kontaktelemente12 und13 auf derselben Seitenfläche19 der Anordnung1000 angeordnet werden. - Die Anordnung
1000 kann zum Beispiel durch Verwendung eines der in3A bis3D und6A bis6J dargestellten Verfahren hergestellt werden. Wenn das Verfahren von3A bis3D verwendet wird, erhält man eine Anordnung1200 , die in12 dargestellt ist (die Gate-Elektrode34 , das Kontaktelement13 und die Bondleitungen77 und79 sind in12 nicht dargestellt). - Obwohl ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung möglicherweise mit Bezug auf nur eine von mehreren Implementierungen offenbart wurde, kann ein solches Merkmal oder ein solcher Aspekt mit einem oder mehreren Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, so wie es für eine beliebige gegebene oder konkrete Anwendung erwünscht und vorteilhaft sein kann. So wie die Ausdrücke „enthalten”, „aufweisen”, „mit” oder andere Varianten davon entweder in der ausführlichen Beschreibung oder in den Ansprüchen verwendet wurden, sollen ferner solche Ausdrücke auf ähnliche Weise wie der Ausdruck „umfassen” einschließend sein. Es wurden möglicherweise die Ausdrücke „gekoppelt” und „verbunden” zusammen mit ihren Ableitungen verwendet. Es versteht sich, dass diese Ausdrücke möglicherweise verwendet wurden, um anzugeben, dass zwei Elemente miteinander zusammenarbeiten oder Wechselwirken, gleichgültig, ob sie sich in direktem physischen oder elektrischen Kontakt befinden oder sie sich nicht in direktem Kontakt miteinander befinden. Ferner versteht sich, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder vollintegrierten Schaltungen oder in Programmiermitteln implementiert werden können. Außerdem ist der Ausdruck „beispielhaft” lediglich als ein Beispiel gemeint, statt als Bestes oder Optimales. Außerdem versteht sich, dass hier abgebildete Merkmale und/oder Elemente der Klarheit und des leichteren Verständnisses halber hier mit konkreten Abmessungen relativ zueinander dargestellt werden und dass die tatsächlichen Abmessungen wesentlich von den hier Dargestellten abweichen können.
Claims (25)
- Anordnung (
100 –1200 ), umfassend: – einen Träger (11 ) und mehrere Kontaktelemente (12 ,13 ), wobei der Träger (11 ) eine erste Ebene (14 ) definiert, – einen an den Träger (11 ) angebrachten Leistungs-Halbleiterchip (15 ), und – einen aus einem elektrisch isolierenden Material gebildeten Körper (16 ), der den Leistungs-Halbleiterchip (15 ) bedeckt, wobei der Körper (16 ) eine zu der ersten Ebene (14 ) parallele zweite Ebene (17 ) und sich von der ersten Ebene (14 ) zu der zweiten Ebene (17 ) erstreckende Seitenflächen (18 ,19 ) definiert, wobei – mindestens eines der mehreren Kontaktelemente (12 ) in einer zu der ersten Ebene (14 ) orthogonalen Richtung einen Querschnitt aufweist, der länger als 60% des Abstands zwischen der ersten Ebene (14 ) und der zweiten Ebene (17 ) ist. - Anordnung (
100 –1200 ) nach Anspruch 1, wobei der Leistungs-Halbleiterchip (15 ) eine erste Elektrode (30 ) umfasst, die an den Träger (11 ) angebracht ist. - Anordnung (
100 –1200 ) nach Anspruch 1 oder 2, wobei der Träger (11 ) elektrisch mit einem ersten Kontaktelement (11 ) der mehreren Kontaktelemente gekoppelt ist. - Anordnung (
100 –1200 ) nach Anspruch 3, wobei der Träger (11 ) mit dem ersten Kontaktelement (11 ) integral ist. - Anordnung (
100 –1200 ) nach einem der vorhergehenden Ansprüche, wobei der Leistungs-Halbleiterchip (15 ) eine zweite Elektrode (32 ) umfasst, die elektrisch mit einem zweiten Kontaktelement (12 ) der mehreren Kontaktelemente gekoppelt ist. - Anordnung (
100 –1200 ) nach Anspruch 5, wobei die erste Elektrode (30 ) auf einer ersten Hauptoberfläche (31 ) des Leistungs-Halbleiterchips (15 ) angeordnet ist und die zweite Elektrode (32 ) auf einer der ersten Hauptoberfläche (31 ) gegenüberliegenden zweiten Hauptoberfläche (33 ) des Leistungs-Halbleiterchips (15 ) angeordnet ist. - Anordnung (
100 –1200 ) nach einem der vorhergehenden Ansprüche, wobei der Leistungs-Halbleiterchip (15 ) eine dritte Elektrode (34 ) umfasst, die elektrisch mit einem dritten Kontaktelement (13 ) der mehreren Kontaktelemente gekoppelt ist. - Anordnung (
100 –1200 ) nach Anspruch 7, wobei das erste Kontaktelement (11 ) auf einer ersten Seitenfläche (18 ) der Seitenflächen freiliegend ist und das zweite und das dritte Kontaktelement (12 ,13 ) auf einer der ersten Seitenfläche (18 ) gegenüberliegenden zweiten Seitenfläche (19 ) der Seitenflächen freiliegend ist. - Anordnung (
100 –1200 ) nach Anspruch 8, wobei der Abstand zwischen der ersten Seitenfläche (18 ) und der zweiten Seitenfläche (19 ) größer als der Abstand zwischen einer dritten Seitenfläche (37 ) der Seitenflächen und einer der dritten Seitenfläche (37 ) gegenüberliegenden vierten Seitenfläche (38 ) der Seitenflächen ist. - Anordnung (
100 –1200 ) nach einem der vorhergehenden Ansprüche, wobei der Leistungs-Halbleiterchip (15 ) ein Leistungstransistor ist. - Anordnung (
100 –1200 ) nach einem der vorhergehenden Ansprüche, wobei der Leistungs-Halbleiterchip (15 ) einen SiC-Kristall umfasst. - Anordnung (
100 –1200 ) nach einem der vorhergehenden An sprüche, wobei die Anordnung einen in einer Kaskodenschaltung mit dem Leistungs-Halbleiterchip (15 ) gekoppelten weiteren Halbleiterchip (70 ) umfasst. - Verfahren mit den folgenden Schritten: – Bereitstellen einer Anordnung (
100 –1200 ), umfassend: – einen Träger (11 ) und mehrere Kontaktelemente (12 ,13 ), wobei der Träger (11 ) eine erste Ebene (14 ) definiert, – einen an den Träger (11 ) angebrachten Leistungs-Halbleiterchip (15 ), und – einen aus einem elektrisch isolierenden Material gebildeten Körper (16 ), der den Leistungs-Halbleiterchip (15 ) bedeckt, wobei der Körper (16 ) eine zu der ersten Ebene (14 ) parallele zweite Ebene (17 ) und sich von der ersten Ebene (14 ) zu der zweiten Ebene (17 ) erstreckende Seitenflächen (18 ,19 ) definiert, wobei – mindestens eines der mehreren Kontaktelemente (12 ,13 ) in einer zu der ersten Ebene (14 ) orthogonalen Richtung einen Querschnitt aufweist, der länger als 30% des Abstands zwischen der ersten Ebene (14 ) und der zweiten Ebene (17 ) ist, und – Wellenlöten der Anordnung (100 –1200 ) an eine Leiterplatte (20 ). - Verfahren nach Anspruch 13, wobei die Anordnung (
100 –1200 ) an der Leiterplatte (20 ) durch ein Klebematerial (40 ) vor dem Wellenlöten der Anordnung (100 –1200 ) an die Leiterplatte (20 ) befestigt wird. - Verfahren mit den folgenden Schritten: – Bereitstellen eines Trägers (
11 ) und mehrerer Kontaktelemente (12 ,13 ), wobei der Träger (11 ) eine erste Ebene (14 ) definiert, – Anbringen eines Leistungs-Halbleiterchips (15 ) an dem Träger (11 ), und – Bilden eines Körpers (16 ) aus einem elektrisch isolierenden Material, der den Leistungs-Halbleiterchip (15 ) bedeckt, wobei der Körper (16 ) eine zu der ersten Ebene (14 ) parallele zweite Ebene (17 ) und sich von der ersten Ebene (14 ) zu der zweiten Ebene (17 ) erstreckende Seitenflächen (18 ,19 ) definiert, – wobei mindestens eines der mehreren Kontaktelemente (12 ,13 ) in einer zu der ersten Ebene (14 ) orthogonalen Richtung einen Querschnitt aufweist, der länger als 60% des Abstands zwischen der ersten Ebene (14 ) und der zweiten Ebene (17 ) ist. - Verfahren nach Anspruch 15, wobei der Träger (
11 ) und die mehreren Kontaktelemente (12 ,13 ) durch Fräsen und/oder Biegen und/oder Stanzen bearbeitet werden. - Verfahren nach Anspruch 15 oder 16, wobei elektrisch leitfähiges Material auf mindestens einer der Seitenflächen galvanisch abgeschieden wird.
- Verfahren nach einem der Ansprüche 15 bis 17, umfassend: Freilegen eines ersten Kontaktelements (
11 ) der mehreren Kontaktelemente auf einer ersten Seitenfläche (18 ) der Seitenflächen, und Freilegen eines zweiten Kontaktelements (12 ) der mehreren Kontaktelemente auf einer der ersten Seitenfläche (18 ) gegenüberliegenden zweiten Seitenfläche (19 ) der Seitenflächen. - Verfahren nach Anspruch 18, wobei der Abstand zwischen der ersten Seitenfläche (
18 ) und der zweiten Seitenfläche (19 ) größer als der Abstand zwischen einer dritten Seitenfläche (37 ) der Seitenflächen und einer der dritten Seitenfläche (37 ) gegenüberliegenden vierten Seitenfläche (38 ) der Seitenflächen ist. - Anordnung (
1000 ,1200 ), umfassend: – einen ersten Halbleiterchip (15 ), der einen SiC-Kristall, eine erste Elektrode (30 ) und eine zweite Elektrode (32 ) umfasst, – einen in einer Kaskodenschaltung mit dem ersten Halbleiterchip (15 ) gekoppelten zweiten Halbleiterchip (70 ), – einen aus einem elektrisch isolierenden Material gebildeten Körper (16 ), der den ersten und den zweiten Halbleiterchip (15 ,70 ) bedeckt, wobei der Körper (16 ) eine erste Ebene (14 ) und eine zu der ersten Ebene (14 ) parallele zweite Ebene (17 ) und sich von der ersten Ebene (14 ) zu der zweiten Ebene (17 ) erstreckende Seitenflächen (18 ,19 ) definiert, – ein erstes Kontaktelement (71 ), das elektrisch mit der ersten Elektrode (30 ) gekoppelt und auf einer ersten Seitenfläche (18 ) der Seitenflächen freiliegend ist, und – ein zweites Kontaktelement (12 ), das elektrisch mit der zweiten Elektrode (32 ) gekoppelt und auf einer der ersten Seitenfläche (18 ) gegenüberliegenden zweiten Seitenfläche (19 ) der Seitenflächen freiliegend ist. - Anordnung (
1000 ,1200 ) nach Anspruch 20, wobei der erste und der zweite Halbleiterchip (15 ,70 ) Leistungstransistoren sind. - Anordnung (
1000 ,1200 ) nach Anspruch 20 oder 21, wobei die erste und die zweite Elektrode (30 ,32 ) Lastelektroden sind. - Anordnung (
1000 ,1200 ) nach einem der Ansprüche 20 bis 22, wobei der erste Halbleiterchip (15 ) ein JFET ist. - Anordnung (
1000 ,1200 ) nach einem der Ansprüche 20 bis 23, wobei der Abstand zwischen der ersten Seitenfläche (18 ) und der zweiten Seitenfläche (19 ) größer als der Abstand zwischen einer dritten Seitenfläche (37 ) der Seitenflächen und einer der dritten Seitenfläche (37 ) gegenüberliegenden vierten Seitenfläche (38 ) der Seitenflächen ist. - Anordnung (
100 –1200 ), umfassend: – einen Träger (11 ), wobei der Träger (11 ) eine erste Ebene (14 ) definiert, – einen an den Träger (11 ) angebrachten Leistungs-Halbleiterchip (15 ), und – einen aus einem elektrisch isolierenden Material gebildeten Körper (16 ), der den Leistungs-Halbleiterchip (15 ) bedeckt, wobei der Körper (16 ) eine zu der ersten Ebene (14 ) parallele zweite Ebene (17 ) und sich von der ersten Ebene (14 ) zu der zweiten Ebene (17 ) erstreckende Seitenflächen (18 ,19 ) definiert, wobei – Mittel zum Kontaktieren mehrere Kontaktelemente (12 ,13 ) umfassen, wobei mindestens eines der mehreren Kontaktelemente (12 ,13 ) in einer zu der ersten Ebene (14 ) orthogonalen Richtung einen Querschnitt aufweist, der länger als 60% des Abstands zwischen der ersten Ebene (14 ) und der zweiten Ebene (17 ) ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/168,254 US8227908B2 (en) | 2008-07-07 | 2008-07-07 | Electronic device having contact elements with a specified cross section and manufacturing thereof |
US12/168,254 | 2008-07-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102009025570A1 true DE102009025570A1 (de) | 2010-01-21 |
DE102009025570B4 DE102009025570B4 (de) | 2023-10-26 |
Family
ID=41427433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102009025570.2A Active DE102009025570B4 (de) | 2008-07-07 | 2009-06-19 | Elektronische Anordnung und Verfahren zu ihrer Herstellung |
Country Status (2)
Country | Link |
---|---|
US (2) | US8227908B2 (de) |
DE (1) | DE102009025570B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8916968B2 (en) | 2012-03-27 | 2014-12-23 | Infineon Technologies Ag | Multichip power semiconductor device |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8067256B2 (en) * | 2007-09-28 | 2011-11-29 | Intel Corporation | Method of making microelectronic package using integrated heat spreader stiffener panel and microelectronic package formed according to the method |
JP5110441B2 (ja) * | 2008-01-15 | 2012-12-26 | 大日本印刷株式会社 | 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置 |
US8138587B2 (en) * | 2008-09-30 | 2012-03-20 | Infineon Technologies Ag | Device including two mounting surfaces |
US8021919B2 (en) * | 2009-03-31 | 2011-09-20 | Infineon Technologies Ag | Method of manufacturing a semiconductor device |
US8017447B1 (en) * | 2010-08-03 | 2011-09-13 | Linear Technology Corporation | Laser process for side plating of terminals |
US8847408B2 (en) * | 2011-03-02 | 2014-09-30 | International Rectifier Corporation | III-nitride transistor stacked with FET in a package |
KR101237566B1 (ko) | 2011-07-20 | 2013-02-26 | 삼성전기주식회사 | 전력 모듈 패키지 및 그 제조방법 |
US8450152B2 (en) * | 2011-07-28 | 2013-05-28 | Alpha & Omega Semiconductor, Inc. | Double-side exposed semiconductor device and its manufacturing method |
US8975711B2 (en) * | 2011-12-08 | 2015-03-10 | Infineon Technologies Ag | Device including two power semiconductor chips and manufacturing thereof |
EP2908338A4 (de) * | 2012-10-15 | 2016-07-13 | Fuji Electric Co Ltd | Halbleiterbauelement |
US9099441B2 (en) | 2013-02-05 | 2015-08-04 | Infineon Technologies Austria Ag | Power transistor arrangement and method for manufacturing the same |
US9263440B2 (en) | 2013-02-11 | 2016-02-16 | Infineon Technologies Austria Ag | Power transistor arrangement and package having the same |
DE102013203350A1 (de) * | 2013-02-28 | 2014-08-28 | Osram Opto Semiconductors Gmbh | Elektronisches Bauelement und Verfahren zu seiner Herstellung |
US9824958B2 (en) | 2013-03-05 | 2017-11-21 | Infineon Technologies Austria Ag | Chip carrier structure, chip package and method of manufacturing the same |
US9595487B2 (en) * | 2013-06-25 | 2017-03-14 | Infineon Technologies Ag | Circuit arrangement and method for manufacturing the same |
US9431394B2 (en) * | 2013-08-29 | 2016-08-30 | Infineon Technologies Ag | Power semiconductor package with gate and field electrode leads |
US9362240B2 (en) | 2013-12-06 | 2016-06-07 | Infineon Technologies Austria Ag | Electronic device |
US10192958B2 (en) | 2014-06-24 | 2019-01-29 | General Electric Company | Cellular layout for semiconductor devices |
US10199465B2 (en) | 2014-06-24 | 2019-02-05 | General Electric Company | Cellular layout for semiconductor devices |
DE102014110617B4 (de) * | 2014-07-28 | 2023-05-04 | Infineon Technologies Ag | Leistungshalbleitermodulsystem mit hoher Isolationsfestigkeit und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung mit einer hohen Isolationsfestigkeit |
US20160035665A1 (en) * | 2014-08-04 | 2016-02-04 | Infineon Technologies Ag | Circuit arrangement and method for manufacturing the same |
DE102015101674B4 (de) * | 2015-02-05 | 2021-04-29 | Infineon Technologies Austria Ag | Halbleiterchipgehäuse mit Kontaktstiften an kurzen Seitenrändern |
EP3168871B1 (de) * | 2015-11-11 | 2020-01-08 | Nexperia B.V. | Halbleiterbauelement und ein verfahren zur herstellung eines halbleiterbauelements |
EP3410477A4 (de) * | 2016-01-31 | 2019-09-11 | Shindengen Electric Manufacturing Co., Ltd. | Halbleitermodul |
US10319704B2 (en) * | 2016-01-31 | 2019-06-11 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor module |
US9806043B2 (en) * | 2016-03-03 | 2017-10-31 | Infineon Technologies Ag | Method of manufacturing molded semiconductor packages having an optical inspection feature |
US10186467B2 (en) | 2016-07-15 | 2019-01-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor package device and method of manufacturing the same |
JP7051508B2 (ja) * | 2018-03-16 | 2022-04-11 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
DE102019120886A1 (de) * | 2019-08-02 | 2021-02-04 | Infineon Technologies Ag | Halbleitergehäuse mit einem Hohlraum in seinem Gehäusekörper |
JP7382170B2 (ja) | 2019-08-02 | 2023-11-16 | ローム株式会社 | 半導体装置 |
Family Cites Families (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0740790B2 (ja) | 1987-02-23 | 1995-05-01 | 株式会社東芝 | 大電力パワ−モジユ−ル |
US5255840A (en) * | 1989-12-26 | 1993-10-26 | Praxair Technology, Inc. | Fluxless solder coating and joining |
JP3230348B2 (ja) * | 1993-09-06 | 2001-11-19 | ソニー株式会社 | 樹脂封止型半導体装置及びその製造方法 |
JPH0846104A (ja) | 1994-05-31 | 1996-02-16 | Motorola Inc | 表面実装電子素子およびその製造方法 |
US5708056A (en) * | 1995-12-04 | 1998-01-13 | Delco Electronics Corporation | Hot melt epoxy encapsulation material |
JP3476612B2 (ja) * | 1995-12-21 | 2003-12-10 | 三菱電機株式会社 | 半導体装置 |
US6339875B1 (en) * | 1996-04-08 | 2002-01-22 | Heat Technology, Inc. | Method for removing heat from an integrated circuit |
US6049125A (en) * | 1997-12-29 | 2000-04-11 | Micron Technology, Inc. | Semiconductor package with heat sink and method of fabrication |
JPH11233712A (ja) | 1998-02-12 | 1999-08-27 | Hitachi Ltd | 半導体装置及びその製法とそれを使った電気機器 |
JP3842444B2 (ja) * | 1998-07-24 | 2006-11-08 | 富士通株式会社 | 半導体装置の製造方法 |
KR100304959B1 (ko) * | 1998-10-21 | 2001-09-24 | 김영환 | 칩 적층형 반도체 패키지 및 그 제조방법 |
US20020005247A1 (en) * | 1999-02-08 | 2002-01-17 | Teresita Ordonez Graham | Electrically conductive paste materials and applications |
US6897697B2 (en) | 1999-06-28 | 2005-05-24 | Broadcom Corporation | Current-controlled CMOS circuit using higher voltage supply in low voltage CMOS process |
US6791172B2 (en) * | 2001-04-25 | 2004-09-14 | General Semiconductor Of Taiwan, Ltd. | Power semiconductor device manufactured using a chip-size package |
US7057273B2 (en) * | 2001-05-15 | 2006-06-06 | Gem Services, Inc. | Surface mount package |
US6627822B2 (en) * | 2001-06-27 | 2003-09-30 | Intel Corporation | Electronic assembly with separate power and signal connections |
JP4450530B2 (ja) | 2001-07-03 | 2010-04-14 | 三菱電機株式会社 | インバータモジュール |
US6856007B2 (en) * | 2001-08-28 | 2005-02-15 | Tessera, Inc. | High-frequency chip packages |
SG111919A1 (en) * | 2001-08-29 | 2005-06-29 | Micron Technology Inc | Packaged microelectronic devices and methods of forming same |
KR100442847B1 (ko) * | 2001-09-17 | 2004-08-02 | 페어차일드코리아반도체 주식회사 | 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법 |
JP2003124416A (ja) * | 2001-10-16 | 2003-04-25 | Yazaki Corp | チップ部品のバスバーへの接合構造 |
JP4010792B2 (ja) | 2001-10-19 | 2007-11-21 | 株式会社ルネサステクノロジ | 半導体装置 |
US6611052B2 (en) * | 2001-11-16 | 2003-08-26 | Micron Technology, Inc. | Wafer level stackable semiconductor package |
JP3812447B2 (ja) | 2002-01-28 | 2006-08-23 | 富士電機デバイステクノロジー株式会社 | 樹脂封止形半導体装置 |
JP4262453B2 (ja) * | 2002-07-15 | 2009-05-13 | 三菱電機株式会社 | 電力半導体装置 |
JP2004063688A (ja) * | 2002-07-26 | 2004-02-26 | Mitsubishi Electric Corp | 半導体装置及び半導体アセンブリモジュール |
JP4115882B2 (ja) | 2003-05-14 | 2008-07-09 | 株式会社ルネサステクノロジ | 半導体装置 |
TWI297938B (en) * | 2003-07-15 | 2008-06-11 | Advanced Semiconductor Eng | Semiconductor package |
US7368810B2 (en) * | 2003-08-29 | 2008-05-06 | Micron Technology, Inc. | Invertible microfeature device packages |
JP3789443B2 (ja) | 2003-09-01 | 2006-06-21 | Necエレクトロニクス株式会社 | 樹脂封止型半導体装置 |
TWI228303B (en) * | 2003-10-29 | 2005-02-21 | Advanced Semiconductor Eng | Semiconductor package, method for manufacturing the same and lead frame for use in the same |
JP4244318B2 (ja) | 2003-12-03 | 2009-03-25 | 株式会社ルネサステクノロジ | 半導体装置 |
US7633140B2 (en) | 2003-12-09 | 2009-12-15 | Alpha And Omega Semiconductor Incorporated | Inverted J-lead for power devices |
US7208818B2 (en) | 2004-07-20 | 2007-04-24 | Alpha And Omega Semiconductor Ltd. | Power semiconductor package |
US7148554B2 (en) * | 2004-12-16 | 2006-12-12 | Delphi Technologies, Inc. | Discrete electronic component arrangement including anchoring, thermally conductive pad |
DE102005004160B4 (de) | 2005-01-28 | 2010-12-16 | Infineon Technologies Ag | CSP-Halbleiterbaustein, Halbleiterschaltungsanordnung und Verfahren zum Herstellen des CSP-Halbleiterbausteins |
US20060175688A1 (en) * | 2005-02-04 | 2006-08-10 | Stats Chippac Ltd. | Stacked integrated circuit package system |
US7285849B2 (en) | 2005-11-18 | 2007-10-23 | Fairchild Semiconductor Corporation | Semiconductor die package using leadframe and clip and method of manufacturing |
US20070257343A1 (en) * | 2006-05-05 | 2007-11-08 | Hauenstein Henning M | Die-on-leadframe (dol) with high voltage isolation |
DE102006021959B4 (de) * | 2006-05-10 | 2011-12-29 | Infineon Technologies Ag | Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung |
TW200802634A (en) | 2006-06-02 | 2008-01-01 | Siliconware Precision Industries Co Ltd | Semiconductor package and method for fabricating the same |
US7999364B2 (en) | 2006-08-24 | 2011-08-16 | Monolithic Power Systems, Inc. | Method and flip chip structure for power devices |
DE102006047761A1 (de) * | 2006-10-06 | 2008-04-10 | Infineon Technologies Ag | Halbleiterbauteil und Verfahren zu dessen Herstellung |
US20080157302A1 (en) * | 2006-12-27 | 2008-07-03 | Lee Seungju | Stacked-package quad flat null lead package |
US7893545B2 (en) * | 2007-07-18 | 2011-02-22 | Infineon Technologies Ag | Semiconductor device |
-
2008
- 2008-07-07 US US12/168,254 patent/US8227908B2/en active Active
-
2009
- 2009-06-19 DE DE102009025570.2A patent/DE102009025570B4/de active Active
-
2012
- 2012-07-23 US US13/555,614 patent/US8871630B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8916968B2 (en) | 2012-03-27 | 2014-12-23 | Infineon Technologies Ag | Multichip power semiconductor device |
US9443760B2 (en) | 2012-03-27 | 2016-09-13 | Infineon Technologies Ag | Multichip power semiconductor device |
DE102013103085B4 (de) | 2012-03-27 | 2019-04-11 | Infineon Technologies Ag | Mehrfachchip-Leistungshalbleiterbauteil |
Also Published As
Publication number | Publication date |
---|---|
US8227908B2 (en) | 2012-07-24 |
US8871630B2 (en) | 2014-10-28 |
US20120286293A1 (en) | 2012-11-15 |
US20100001291A1 (en) | 2010-01-07 |
DE102009025570B4 (de) | 2023-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102009025570B4 (de) | Elektronische Anordnung und Verfahren zu ihrer Herstellung | |
DE102009032995B4 (de) | Gestapelte Halbleiterchips | |
DE102009040557B4 (de) | Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung | |
DE102008023127B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung | |
DE102008029644B4 (de) | Halbleiterbauelement als Modul und Verfahren zu seiner Herstellung | |
DE102012105929B4 (de) | Halbleiter-Bauelement mit einem Kontaktclip mit Vorsprüngen und Herstellung davon | |
DE102009059236B4 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE102009013818B4 (de) | Elektronische Vorrichtung und ihre Herstellung | |
DE102008051965B4 (de) | Bauelement mit mehreren Halbleiterchips | |
DE102008039389B4 (de) | Bauelement und Verfahren zur Herstellung | |
DE102011000751B4 (de) | Halbleiter-Bauelement mit einem einen Hohlraum aufweisenden Träger und Herstellungsverfahren | |
DE102012106566B4 (de) | Halbleiterchip, Vorrichtung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zum Herstellen der Vorrichtung | |
DE102007007142B4 (de) | Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung | |
DE102008034164B4 (de) | Modul mit Leistung-Halbleiterchip und Verfahren | |
DE102011113269A1 (de) | Halbleitermodul und Verfahren zu seiner Herstellung | |
DE102015115999B4 (de) | Elektronische Komponente | |
DE102008062498A1 (de) | Elektronikbauelement und Verfahren | |
DE102009034578A1 (de) | Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung | |
DE102009015722A1 (de) | Halbleitermodul | |
DE102009006152A1 (de) | Elektronikbauelement und Verfahren zur Herstellung des Elektronikbauelements | |
DE102012110494A1 (de) | Vorrichtung umfassend zwei Leistungshalbleiterchips und Herstellungsverfahren dafür | |
DE102012112769A1 (de) | Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist | |
DE102009012524A1 (de) | Halbleitermodul | |
DE102009009874A1 (de) | Elektronikbauelement und Verfahren zu dessen Herstellung | |
DE102013102058B4 (de) | Chipanordnungen und Verfahren zum Bilden einer Chipanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division |