DE102007034275B4

DE102007034275B4 - Elektrische Schaltung und Prüfvorrichtung

Info

Publication number: DE102007034275B4
Application number: DE102007034275A
Authority: DE
Inventors: Noriaki Chiba; Takashi Ochi
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2006-07-20
Filing date: 2007-07-19
Publication date: 2010-06-24
Anticipated expiration: 2027-07-20
Also published as: US7459915B2; JP4806599B2; DE102007034275A1; US20080018345A1; JP2008028628A

Abstract

Elektrische Schaltung, enthaltend eine Funktion zum Ausgeben eines Zeitgabesignals mit einer Phase gemäß einer vorbestimmten Systemzeit und eine Funktion zum Ausgeben eines wiedergewonnenen Takts, der mit einem gegebenen periodischen Signal synchronisiert ist, welche elektrische Schaltung aufweist:
eine Zählerverzögerungsschaltung, die ein gegebenes Bezugssignal um einen Verzögerungsbetrag gemäß der Systemzeit verzögert, der ein ganzzahliges Vielfaches einer Periode eines gegebenen Taktsignals ist, und das verzögerte Bezugssignal ausgibt;
eine PLL-Schaltung, die ein mit dem durch die Zählerverzögerungsschaltung verzögerten Bezugssignal synchronisiertes Oszillationssignal erzeugt und das Oszillationssignal um einen Versetzungsverzögerungsbetrag gemäß der Systemzeit verzögert, um das verzögerte Oszillationssignal auszugeben, wenn das Zeitgabesignal ausgegeben wird, und einen Verzögerungsbetrag für das Oszillationssignal in einem voreingestellten Spurfolgebereich verändert unter Verwendung des Versetzungsverzögerungsbetrags als einem Standard, um das Oszillationssignal synchron mit dem periodischen Signal auszugeben, wenn der wiedergewonnene Takt ausgegeben wird;
eine Verzögerungsbetrags-Trennschaltung, die eine grobe Komponente aus einem ganzzahligen Vielfachen einer Periode des Taktsignals und eine...

Description

Technisches Gebiet
Die vorliegende Erfindung bezieht sich auf eine elektrische Schaltung und eine Prüfvorrichtung. Insbesondere bezieht sich die vorliegende Erfindung auf eine elektrische Schaltung, die einen wiedergewonnenen Takt ausgibt, der mit einem gegebenen periodischen Signal synchronisiert ist, und eine Prüfvorrichtung, die eine geprüfte Vorrichtung mittels eines wiedergewonnenen Takts, der durch Regenerieren eines von der geprüften Vorrichtung ausgegebenen Ausgangssignals erhalten wurde, prüft.
Stand der Technik
Eine Prüfvorrichtung erwirbt ein von einer geprüften Vorrichtung ausgegebenes Ausgangssignal durch einen Zeitkomparator und entscheidet ”gut” oder ”schlecht” für das erworbene Signal. Wenn eine ein Ausgangssignal gemäß der Zuführung eines Eingangssignals ausgebende Vorrichtung geprüft wird, erwirbt die Prüfvorrichtung das Ausgangssignal zu einem Zeitpunkt, zu welchem ein Bezugssignal um eine Zeit gemäß einer Systemzeit verzögert ist. Zusätzlich ist die Systemzeit ein Zeitintervall zwischen der Ausgabe eines Erzeugungsbefehls für ein bestimmtes Prüfsignal und der tatsächlichen Ausgabe dieses Prüfsignals aus der Prüfvorrichtung, und wird bestimmt durch eine Prozessverzögerung, um das Prüfsignal von der Prüfvorrichtung zu erzeugen, einen Verzögerungsbetrag eines Drahtes und so weiter.
Darüber hinaus erwirbt, wenn eine ein Signal enthaltend einen Takt ausgebende Vorrichtung geprüft wird, die Prüfvorrichtung ein Ausgangssignal zu einem Zeitpunkt entsprechend einem von dem Ausgangssignal wiedergewonnenen Takt, wie beispielsweise in der japanischen Patentanmeldungsveröffentlichung Nr. 2005-285160 offenbart ist. In diesem Fall kann die Prüfvorrichtung ein Ausgangssignal ohne Verzögerung eines wiedergewonnenen Takts um die Zeit entsprechend einer Systemzeit erwerben.
Wenn ein Ausgangssignal, das keinen Takt enthält, und ein Ausgangssignal, das einen Takt enthält, von derselben geprüften Vorrichtung bei einem Umschaltverfahren ausgegeben werden, kann die Prüfvorrichtung die Ausgangssignale nicht mit hoher Genauigkeit umschalten, da die Erwerbszeiten vor und nach dem Umschalten zum großen Teil aus sein können.
Zusammenfassung
Es ist daher eine Aufgabe eines Aspekts der vorliegenden Erfindung, eine elektrische Schaltung und eine Prüfvorrichtung vorzusehen, die die vorgenannten Probleme lösen können. Die vorstehende und andere Aufgaben können durch in den unabhängigen Ansprüchen beschriebene Kombinationen gelöst werden. Die abhängigen Ansprüche definieren weitere vorteilhafte und beispielhafte Kombinationen der vorliegenden Erfindung.
Um das vorgenannte Problem zu lösen, ist gemäß dem ersten Aspekt der vorliegenden Erfindung eine elektrische Schaltung enthaltend eine Funktion für die Ausgabe eines Zeitgabesignals mit einer Phase entsprechend einer vorbestimmten Systemzeit und eine Funktion zum Ausgeben eines wiedergewonnenen Takts, der mit einem gegebenen periodischen Signal synchronisiert ist, vorgesehen. Die elektrische Schaltung enthält: eine Zählerverzögerungsschaltung, die ein gegebenes Bezugssignal um einen Verzögerungsbetrag entsprechend der Systemzeit verzögert, die ein ganzzahliges Vielfaches einer Periode eines gegebenen Taktsignals ist, und das verzögerte Bezugssignal ausgibt; eine PLL-Schaltung, die ein mit dem durch die Zählerverzögerungsschaltung verzögerten Bezugssignal synchronisiertes Oszillationssignal erzeugt und das Oszillationssignal um einen Versetzungsverzögerungsbetrag gemäß der Systemzeit verzögert, um das verzögerte Oszillationssignal auszugeben, wenn das Zeitgabesignal ausgegeben wird, und einen Verzögerungsbetrag für das Oszillationssignal in einem voreingestellten Spurfolgebereich ändert unter Verwendung des Versetzungsverzögerungsbetrags als einem Standardwert, um das Oszillationssignal synchron mit dem periodischen Signal auszugeben, wenn der wiedergewonnene Takt ausgegeben wird; eine Verzögerungsbetrags-Trennschaltung, die eine grobe Komponente eines ganzzahligen Vielfachen einer Periode des Taktsignals und eine feine Komponente, die kleiner als die Periode des Taktsignals ist, von dem Verzögerungsbetrag, um den das Bezugssignal gemäß der Systemzeit verzögert werden sollte, trennt; eine Differenzberechnungsschaltung, die eine Differenz zwischen der Größe des Spurfolgebereichs in einer negativen Richtung und der Größe der feinen Komponente berechnet, wenn der Spurfolgebereich in der negativen Richtung größer als die feine Komponente ist; und eine Verzögerungseinstellschaltung, die einen Wert einstellt, der durch Subtrahieren eines eingestellten Verzögerungsbetrags, der nicht kleiner als die von der Differenzberechnungsschaltung berechnete Differenz ist und ein ganzzahliges Vielfaches der Periode des Taktsignals ist, von der groben Komponente erhalten wurde, als den Verzögerungsbetrag der Zählerverzögerungsschaltung setzt und einen Wert, der durch Addieren des eingestellten Verzögerungsbetrags zu der feinen Komponente erhalten wurde, als den Versetzungsverzögerungsbetrag der PLL-Schaltung setzt, wenn der Spurfolgebereich in der negativen Richtung größer als die feine Komponente ist.
Die Verzögerungsauflösung in der PLL-Schaltung kann kleiner als die Verzögerungsauflösung in der Zählerverzögerungsschaltung sein. Die Verzögerungseinstellschaltung kann die grobe Komponente als den Verzögerungsbetrag der Zählerverzögerungsschaltung setzen und die feine Komponente als den Versetzungsverzögerungsbetrag der PLL-Schaltung setzen, wenn der Spurfolgebereich in der negativen Richtung nicht größer als die feine Komponente ist. Die Verzögerungsein stellschaltung kann einen minimalen Verzögerungsbetrag aus Verzögerungsbeträgen, die nicht kleiner als die von der Differenzberechnungsschaltung berechnete Differenz sind und ein ganzzahliges Vielfaches der Periode des Taktsignals sind, als den eingestellten Verzögerungsbetrag berechnen, wenn der Spurfolgebereich in der negativen Richtung größer als die feine Komponente ist.
Gemäß dem zweiten Aspekt der vorliegenden Erfindung ist eine Prüfvorrichtung vorgesehen, die eine geprüfte Vorrichtung prüft. Die Prüfvorrichtung enthält: eine Signaleingabeschaltung, die ein Prüfsignal in die geprüfte Vorrichtung eingibt; eine Messschaltung, die eine Funktion zum Messen eines Pegels eines Ausgangssignals von der geprüften Vorrichtung gemäß einem unter Verwendung einer vorbestimmten Systemzeit als einem Standard erzeugten Zeitgabesignal und eine Funktion zum Erzeugen eines wiedergewonnenen Takts, der mit dem Ausgangssignal synchronisiert ist, und Messen des Pegels des Ausgangssignals gemäß dem wiedergewonnenen Takt hat; und eine Entscheidungsschaltung, die über ”gut” oder ”schlecht” der geprüften Vorrichtung entscheidet auf der Grundlage des Messergebnisses in der Messschaltung, wobei die Messschaltung enthält: eine elektrische Schaltung, die entweder das Zeitgabesignal oder den wiedergewonnenen Takt ausgibt; und einen Zeitkomparator, der einen Pegel des Ausgangssignals gemäß dem Zeitgabesignal oder dem von der elektrischen Schaltung ausgegebenen wiedergewonnenen Takt erfasst, und die elektrische Schaltung enthält: eine Zählerverzögerungsschaltung, die ein gegebenes Bezugssignal um einen Verzögerungsbetrag gemäß der Systemzeit verzögert, der ein ganzzahliges Vielfaches einer Periode eines gegebenen Taktsignals ist, und das verzögerte Bezugssignal ausgibt; eine PLL-Schaltung, die ein mit dem durch die Zählerverzögerungsschaltung verzögerten Bezugssignal synchronisiertes Oszillationssignal erzeugt und das Oszillationssignal um einen Versetzungsverzögerungsbetrag gemäß der Systemzeit verzögert, um das verzögerte Oszillationssignal auszugeben, wenn das Zeitsignal ausgegeben wird, und einen Verzögerungsbetrag für das Oszillationssignal in einem voreingestellten Spurfolgebereich unter Verwendung des Versetzungsverzögerungsbetrags als einem Standardwert ändert, um das Oszillationssignal synchron mit dem periodischen Signal auszugeben, wenn der wiedergewonnene Takt ausgegeben wird; eine Verzögerungsbetrag-Trennschaltung, die eine grobe Komponente aus einem ganzzahligen Vielfachen einer Periode des Taktsignals und eine feine Komponente, die kleiner als die Periode des Taktsignals ist, von dem Verzögerungsbetrag, um den das Bezugssignal gemäß der Systemzeit verzögert werden sollte, trennt; eine Differenzberechnungsschaltung, die eine Differenz zwischen der Größe des Spurfolgebereichs in einer negativen Richtung und der Größe der feinen Komponente berechnet, wenn der Spurfolgebereich in der negativen Richtung größer als die feine Komponente ist; und eine Verzögerungseinstellschaltung, die einen Wert, der durch Subtrahieren eines eingestellten Verzögerungsbetrags, der nicht kleiner als die von der Differenzberechnungsschaltung berechnete Differenz ist und ein ganzzahliges Vielfaches der Periode des Taktsignals ist, von der groben Komponente erhalten wurde, als den Verzögerungsbetrag der Zählerverzögerungsschaltung setzt und einen Wert, der durch Addieren des eingestellten Verzögerungsbetrags zu der feinen Komponente erhalten wurde, als den Versetzungsverzögerungsbetrag der PLL-Schaltung setzt, wenn der Spurfolgebereich in der negativen Richtung größer als die feine Komponente ist.
Die Zusammenfassung beschreibt nicht notwendigerweise alle erforderlichen Merkmale der vorliegenden Erfindung. Die vorliegende Erfindung kann auch eine Unterkombination der vorbeschriebenen Merkmale sein.
Kurzbeschreibung der Zeichnungen
1 ist eine Ansicht, die eine Konfiguration einer Prüfvorrichtung 10 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zusammen mit einer geprüften Vorrichtung 100 zeigt.
2 ist eine Ansicht, die eine Konfiguration einer Messschaltung 20 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zusammen mit einer geprüften Vorrichtung 100 zeigt.
3 ist eine Ansicht, die beispielhaft eine Konfiguration einer PLL-Schaltung 36 zusammen mit einer variablen Verzögerungsschaltung 34 zeigt.
4 ist eine Ansicht, die beispielhaft eine Systemzeit oder dergleichen zeigt.
5 ist eine Ansicht, die einen eingestellten Wert oder dergleichen eines Verzögerungsbetrags in einer PLL-Schaltung 36 zeigt.
6 ist eine Ansicht, die eine Hardware-Konfiguration eines Computers 1900 gemäß dem vorliegenden Ausführungsbeispiel zeigt.
Beschreibung von beispielhaften Ausführungsbeispielen
Die Ausführungsbeispiele der Erfindung werden nun auf der Grundlage der bevorzugten Ausführungsbeispiele beschrieben, die den Bereich der vorliegenden Erfindung nicht beschränken, sondern die Erfindung nur veranschaulichen sollen. Alle Merkmale und deren Kombinationen, die in dem Ausführungsbeispiel beschrieben sind, sind nicht notwendigerweise wesentlich für die Erfindung.
1 ist eine Ansicht, die eine Konfiguration einer Prüfvorrichtung 10 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zusammen mit einer geprüften Vorrichtung 100 zeigt. Die Prüfvorrichtung 10 erwirbt ein von der geprüften Vorrichtung 100 ausgegebenes Ausgangssignal und entscheidet über ”gut” oder ”schlecht” des erworbenen Signals, um die geprüfte Vorrichtung 100 zu prüfen. Weiterhin kann die Prüfvorrichtung 10 selektiv ein gemäß einem Prüfsignal ausgegebenes Ausgangssignal, das keinen Takt enthält, sowie ein Ausgangssignal als ein periodisches Signal, das einen Takt enthält, von demselben Stift der geprüften Vorrichtung 100 erwerben.
Die Prüfvorrichtung 10 enthält eine Taktsignal-Erzeugungsschaltung 12, eine Mustererzeugungsschaltung 14, zumindest eine Signaleingabeschaltung 16, eine Bezugssignal-Erzeugungsschaltung 18, zumindest eine Messschaltung 20 und eine Entscheidungsschaltung 22. Die Taktsignal-Erzeugungsschaltung 12 gibt ein Taktsignal aus, das ein Arbeitstakt für diese Prüfvorrichtung 10 ist. Die Mustererzeugungsschaltung 14 erzeugt ein zu der geprüften Vorrichtung 100 als ein Prüfsignal zu lieferndes Wellenformmuster. Jede der Signaleingabeschaltungen 16 ist entsprechend jedem Eingangsstift der geprüften Vorrichtung 100 vorgesehen. Dann erzeugt jede der Signaleingabeschaltungen 16 ein Prüfsignal gemäß einem von der Mustererzeugungsschaltung 14 erzeugten Prüfmuster, um das Prüfsignal in die geprüfte Vorrichtung 100 einzugeben. Jede der Signaleingabeschaltungen 16 arbeitet auf der Grundlage des von der Taktsignal-Erzeugungsschaltung 12 erzeugten Taktsignals.
Die Bezugssignal-Erzeugungsschaltung 18 gibt ein Bezugssignal aus, das den Zeitpunkt zeigt, zu welchem ein von der geprüften Vorrichtung 100 ausgegebenes Ausgangssignal erworben werden sollte. Jede der Messschaltungen 20 ist entsprechend jedem Ausgangsstift der geprüften Vorrichtung 100 vorgesehen. Jede der Messschaltungen 20 hat eine Funktion zum Messen eines Pegels des Ausgangssignals von der geprüften Vorrichtung 100 gemäß einem Zeitgabesignal, das unter Verwendung einer vorbestimmten Systemzeit als einem Standardwert erzeugt wurde, und eine Funktion zum Erzeugen eines mit dem Ausgangssignal synchronisierten wiedergewonnenen Takts und zum Messen eines Pegels des Ausgangssignals gemäß dem wiedergewonnenen Takt.
Wenn über ”gut” oder ”schlecht” eines Ausgangssignals, das von der geprüften Vorrichtung 100 ausgegeben wird und keinen Takt enthält, entschieden wird, misst die Messschaltung 20 einen Pegel des Ausgangssignals von der geprüften Vorrichtung 100 gemäß einem unter Verwendung einer vorbestimmen Systemzeit als einem Standard erzeugten Zeitgabesignal. Darüber hinaus erzeugt, wenn über ”gut” oder ”schlecht” eines Ausgangssignals, das von der geprüften Vorrichtung 100 ausgegeben wird und einen Takt enthält, entschieden wird, die Messschaltung 20 einen mit diesem Ausgangssignal synchronisieren wiedergewonnenen Takt und misst einen Pegel des Ausgangssignals gemäß dem wiedergewonnenen Takt. Weiterhin arbeitet jede der Messschaltungen 20 auf der Grundlage des von der Taktsignal-Erzeugungsschaltung 12 erzeugten Taktsignals und des von der Bezugssignal-Erzeugungsschaltung 18 ausgegebenen Bezugssignals. Die Entscheidungsschaltung 22 entscheidet über ”gut” oder ”schlecht” der geprüften Vorrichtung 100 auf der Grundlage eines Messergebnisses in jeder der Messschaltungen 20.
2 ist eine Ansicht, die eine Konfiguration der Messschaltung 20 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zusammen mit der geprüften Vorrichtung 100 zeigt. Die Messschaltung 20 hat einen Pegelkomparator 26, einen Zeitkomparator 28 und eine elektrische Schaltung 30. Der Pegelkomparator 26 digitalisiert ein von der geprüften Vorrichtung 100 ausgegebenes Ausgangssignal bei einem vorbestimmten Schwellenpegel. Der Zeitkomparator 28 erfasst einen Pegel des Ausgangssignals gemäß dem Zeitgabesignal oder dem von der elektrischen Schaltung 30 ausgegebenen wiedergewonnenen Takt. Mit anderen Worten, der Zeitkomparator 28 erwirbt das von dem Pegelkomparator 26 digitalisierte Ausgangssignal zu dem Zeitpunkt des Zeitgabesignals oder des wiedergewonnenen Takts. Dann sendet der Zeitkomparator 28 das erworbene digitalisierte Ausgangssignal zu der Entscheidungsschaltung 22 der nachfolgenden Stufe.
Die elektrische Schaltung 30 gibt entweder das Zeitgabesignal oder den wiedergewonnenen Takt aus. Die elektrische Schaltung 30 gibt ein Zeitgabesignal mit einer Phase entsprechend einer vorbestimmten Systemzeit aus, wenn über ”gut” oder ”schlecht” eines Ausgangssignals, das keinen Takt enthält, entschieden wird, und gibt einen mit einem Ausgangssignal synchronisierten wiedergewonnenen Takt aus, wenn über ”gut” oder ”schlecht” des einen Takt enthaltenden Ausgangssignals entschieden wird.
Die elektrische Schaltung 30 enthält eine Zählerverzögerungsschaltung 32, eine variable Verzögerungsschaltung 34, eine PLL(Phasenregelschleifen)-Schaltung 36 und eine Steuerschaltung 38.
Die Zählerverzögerungsschaltung 32 verzögert ein gegebenes Bezugssignal um einen Verzögerungsbetrag gemäß der Systemzeit, der ein ganzzahliges Vielfaches einer Periode eines gegebenen Taktsignals ist, und gibt das verzögerte Bezugssignal aus. Die variable Verzögerungsschaltung 34 verzögert den wiedergewonnenen Takt um einen vorbestimmten Verzögerungsbetrag. Als ein Beispiel kann die variable Verzögerungsschaltung 34 den wiedergewonnenen Takt um einen Verzögerungsbetrag gemäß einer Ausbreitungsverzögerungszeit von der Ausgabe des Ausgangssignals von der geprüften Vorrichtung 100 bis zu der Eingabe des Ausgangssignals in den Zeitkomparator 28 verzögern.
Die PLL-Schaltung 36 erzeugt ein mit dem von der Zählerverzögerungsschaltung 32 verzögerten Bezugssignal synchronisiertes Oszillationssignal. Dann verzögert, wenn das Zeitsignal ausgegeben wird (mit anderen Worten, wenn über ”gut” oder ”schlecht” eines keinen Takt enthaltenden Ausgangssignals entschieden wird), die PLL-Schaltung 36 dieses Oszillationssignal mit einem Versetzungsverzögerungsbetrag gemäß der Systemzeit und gibt das verzögerte Signal aus. Darüber hinaus ändert, wenn der wiedergewonnene Takt ausgegeben wird (mit anderen Worten, wenn über ”gut” oder ”schlecht” eines einen Takt enthaltenden Ausgangssignals entschieden wird), die PLL-Schaltung 36 einen Verzögerungsbetrag für das Oszillationssignal in einem voreingestellten Spurfolgebereich unter Verwendung des Versetzungsverzögerungsbetrags als einem Standard, um das Oszillationssignal synchronisiert mit dem Ausgangssignal auszugeben.
Zusätzlich ist die Verzögerungsauflösung in der PLL-Schaltung 36 kleiner als die Verzögerungsauflösung in der Zählerverzögerungsschaltung 32. Mit anderen Worten, die PLL-Schaltung 36 kann einen Verzögerungsbetrag des Oszillationssignals für das Bezugssignal mit einer Genauigkeit ändern, die kleiner als eine Periode eines Taktsignals ist.
Als ein Beispiel kann die PLL-Schaltung 36 eine PLL-Schaltung 42 und eine CDR(Taktdatenwiedergewinnungs)-Schaltung 44 haben. Die PLL-Schaltung 42 gibt ein Oszillationssignal mit einer Phase aus, die gegenüber einer Phase des von der Zählerverzögerungsschaltung 32 verzögerten Bezugssignals um einen durch die CDR-Schaltung 44 gegebenen Verzögerungsbetrag verzögert ist, in der das Oszillationssignal eine Frequenz hat, die ein vorbestimmtes Mehrfaches der Frequenz des Bezugssignals ist.
Die CDR-Schaltung 44 liefert den Versetzungsverzögerungsbetrag, der gemäß der Systemzeit vorbestimmt ist, zu der PLL-Schaltung 42, wenn die PLL-Schaltung 42 ein Oszillationssignal als ein Zeitgabesignal ausgibt. Die CDR-Schaltung 44 liefert einen Verzögerungsbetrag gemäß einer Phasendifferenz zwischen einem in dem Ausgangssignal von der geprüften Vorrichtung 100 enthaltenen Takt und dem Bezugssignal zu der PLL-Schaltung 42, wenn die PLL-Schaltung 42 ein Oszillationssignal als einen wiedergewonnenen Takt ausgibt. Als ein Beispiel kann die CDR-Schaltung 44 eine Phasendifferenz zwischen dem von der variablen Verzögerungsschaltung 34 verzögerten wiedergewonnenen Takt und dem Ausgangssignal akkumulieren, um einen Verzögerungsbetrag gemäß einer Phasendifferenz zwischen dem Ausgangssignal und dem Bezugssignal zu berechnen. In diesem Fall kann die CDR-Schaltung 44 den Verset zungsverzögerungsbetrag, der gemäß der Systemzeit vorbestimmt wurde, als einen zu der PLL-Schaltung 42 zu gebenden frühen Verzögerungsbetrag verwenden.
Die Steuerschaltung 38 stellt einen Verzögerungsbetrag mit einer Genauigkeit eines ganzzahligen Vielfachen einer Periode des Taktsignals für die Zählerverzögerungsschaltung 32 ein und stellt einen Versetzungsverzögerungsbetrag mit einer Genauigkeit, die kleiner als die Periode des Taktsignals ist, für die PLL-Schaltung 36 ein. Genauer gesagt, die Steuerschaltung 38 enthält eine Systemzeit-Eingabeschaltung 52, eine Spurfolgebereichs-Eingabeschaltung 54, eine Verzögerungsbetrags-Trennschaltung 56, eine Differenzberechnungsschaltung 58 und eine Verzögerungseinstellschaltung 60. Die Systemzeit-Eingabeschaltung 52 nimmt eine Systemzeit auf, die beispielsweise vorher während der Kalibrierung gemessen wurde. Dann berechnet die Systemzeit-Eingabeschaltung 52 einen Verzögerungsbetrag, um den ein Bezugssignal verzögert wird, gemäß der Systemzeit.
Die Spurfolgebereichs-Eingabeschaltung 54 nimmt einen von einem Benutzer oder dergleichen eingestellen Spurfolgebereich auf. Wenn die PLL-Schaltung 36 einen wiedergewonnenen Takt ausgibt (mit anderen Worten, wenn über ”gut” oder ”schlecht” eines einen Takt enthaltenden Ausgangssignals bestimmt wird), ist ein Spurfolgebereich ein Bereich, in welchem die PLL-Schaltung 36 eine Phase des wiedergewonnenen Takts ändert. In dem Spurfolgebereich ist jeweils ein Spurfolgebereich von einer Bezugsphase zu einer positiven Richtung (einer Richtung, in der eine Phase voreilt) und ein Spurfolgebereich von der Bezugsphase in einer negativen Richtung (einer Richtung, in der eine Phase nacheilt) gesetzt. Die Spurfolgebereichs- Eingabeschaltung 54 setzt einen Operationsbereich der PLL-Schaltung 36, um die Phase des wiedergewonnenen Takts innerhalb des eingegebenen Spurfolgebereichs zu ändern. Als ein Beispiel kann die Spurfolgebereichs-Eingabeschaltung 54 einen variablen Bereich des von der CDR-Schaltung 44 ausgebenen Verzögerungsbetrags gemäß dem eingegebenen Spurfolgebereich einstellen.
Die Verzögerungsbetrags-Trennschaltung 56 trennt eine grobe Komponente aus einem ganzzahligen Vielfachen einer Periode des Taktsignals und eine feine Komponente, die kleiner als die Periode des Taktsignals ist, von dem Verzögerungsbetrag, um den das Bezugssignal verzögert werden sollte, gemäß der Systemzeit. Die Differenzberechnungsschaltung 58 berechnet eine Differenz zwischen der Größe des Spurfolgebereichs in der negativen Richtung und der Größe der feinen Komponente, wenn der Spurfolgebereich in der negativen Richtung größer als die feine Komponente ist.
Die Verzögerungseinstellschaltung 60 setzt einen Wert, der erhalten wurde durch Subtrahieren eines eingestellten Verzögerungsbetrags, der nicht kleiner als die von der Differenzberechnungsschaltung 58 berechnete Differenz ist und ein ganzzahliges Vielfaches der Periode des Taktsignals ist, von der groben Komponente als den Verzögerungsbetrag der Zählerverzögerungsschaltung 32, wenn der Spurfolgebereich in der negativen Richtung größer als die feine Komponente ist. Weiterhin setzt die Verzögerungseinstellschaltung 60 einen Wert, der erhalten wurde durch Addieren des eingestellten Verzögerungsbetrags zu der feinen Komponente, als den Versetzungsverzögerungsbetrag der PLL-Schaltung 36, wenn der Spurfolgebereich in der negativen Richtung größer als die feine Komponente ist. Hier kann, wenn der Spurfolgebereich in der negativen Richtung größer als die feine Komponente ist, die Verzögerungseinstellschaltung 60 als ein Beispiel einen minimalen Verzögerungsbetrag aus Verzögerungsbeträgen, die nicht kleiner als die von der Differenzberechnungsschaltung 58 berechnete Differenz sind und die ein ganzzahliges Vielfaches der Periode des Taktsignals sind, als einen eingestellten Verzögerungsbetrag berechnen und einen Wert, der durch Subtrahieren dieses eingestellten Verzögerungsbetrags von der groben Komponente erhalten wurde, als einen Verzögerungsbetrag der Zählerverzögerungsschaltung 32 setzen. Darüber hinaus setzt, wenn der Spurfolgebereich in der negativen Richtung nicht größer als die feine Komponente ist, die Verzögerungseinstellschaltung 60 die grobe Komponente als einen Verzögerungsbetrag der Zählerverzögerungsschaltung 32. Weiterhin setzt, wenn der Spurfolgebereich in der negativen Richtung nicht größer als die feine Komponente ist, die Verzögerungseinstellschaltung 60 die feine Komponente als einen Versetzungsverzögerungsbetrag der PLL-Schaltung 36.
3 ist eine Ansicht, die beispielhaft eine Konfiguration der PLL-Schaltung 42 und der CDR-Schaltung 44 zusammen mit der variablen Verzögerungsschaltung 34 gemäß dem vorliegenden Ausführungsbeispiel zeigt. Als ein Beispiel hat die PLL-Schaltung 42 einen ersten Phasenkomparator 61, einen ersten Addierer 62, ein LPF (Tiefpassfilter) 63, einen VCO 64, einen 1/N1-Teiler 65 und einen 1/N2-Teiler 66 und kann ein Oszillationssignal (ein Zeitgabesignal oder einen wiedergewonnenen Takt) mit einer Frequenz erzeugen, die ein ganzzahliges Vielfaches eines Bezugssignals ist.
Der erste Phasenkomparator 61 erfasst eine Phasendifferenz zwischen einem von der Bezugssignal- Erzeugungsschaltung 18 ausgegebenen Bezugssignal und einem von dem 1/N2-Teiler 66 ausgegebenen Signal und gibt ein Signal mit einem Tastverhältnis gemäß der erfassten Phasendifferenz aus. Der erste Addierer 62 addiert ein von der CDR-Schaltung 44 ausgegebenes Steuersignal zu einer Spannung des von dem ersten Phasenkomparator 61 ausgegebenen Signals. Das LPF 63 gibt eine durch Glätten der von dem ersten Addierer 62 ausgegebenen Spannung erhaltene Steuerspannung aus. Der VCO 64 gibt ein Signal mit einer Frequenz gemäß der von dem LPF 63 ausgegebenen Steuerspannung aus. Der 1/N1-Teiler 65 teilt die Frequenz des von dem VCO 64 ausgegebenen Signals durch 1/N1 (N1 ist eine ganze Zahl).
Der 1/N2-Teiler 66 teilt die Frequenz eines von dem 1/N1-Teiler 65 ausgegebenen Signals durch 1/N2 (N2 ist eine ganze Zahl). Dann gibt die PLL-Schaltung 42 das von dem 1/N1-Teiler 65 ausgegebene Signal als ein Oszillationssignal aus. Die PLL-Schaltung 42 mit einer derartigen Konfiguration kann das gegenüber dem Bezugssignal um eine Phase gemäß einem Spannungswert des von der CDR-Schaltung 44 ausgegebenen Steuersignals verzögerte Oszillationssignal ausgeben, wobei das Oszillationssignal eine Frequenz hat, die durch Multiplizieren der Frequenz des Bezugssignals mit N2 erhalten wurde.
Als ein Beispiel hat die CDR-Schaltung 44 einen zweiten Phasenkomparator 71, einen Zähler 72, eine Versetzungsverzögerungsbetrags-Speicherschaltung 73, einen zweiten Addierer 74, einen Schalterkreis 75 und eine D/A-Wandlerschaltung 76 und gibt ein Steuersignal mit einem Spannungswert gemäß einem zu der PLL-Schaltung 42 zu liefernden Verzögerungsbetrag aus.
Der zweite Phasenkomparator 71 erfasst eine Phasendifferenz zwischen einem durch die variable Verzögerungsschaltung 34 verzögerten Oszillationssignal und einem Ausgangssignal und gibt ein Signal mit einem Tastverhältnis gemäß der erfassten Phasendifferenz aus. Der Zähler 72 führt einen Aufwärtszählvorgang oder einen Abwärtszählvorgang gemäß dem Ausgangssignal von dem zweiten Phasenkomparator 71 durch. Als ein Beispiel führt der Zähler 72 einen Aufwärtszählvorgang durch, wenn das Ausgangssignal von dem zweiten Phasenkomparator 71 einen hohen Pegel hat, und führt einen Abwärtszählvorgang durch, wenn das Ausgangssignal von dem zweiten Phasenkomparator 71 einen niedrigen Pegel hat. Auf diese Weise kann der Zähler 72 digitale Werte gemäß Phasendifferenzen zwischen den durch die variable Verzögerungsschaltung 34 verzögerten Oszillationssignalen und den Ausgangssignalen akkumulieren und ausgeben.
Die Versetzungsverzögerungsbetrags-Speicherschaltung 73 speichert einen durch die Verzögerungseinstellschaltung 60 eingestellten Versetzungsverzögerungsbetrag. Der zweite Addierer 74 addiert den in der Versetzungsverzögerungsbetrags-Speicherschaltung 73 gespeicherten Versetzungsverzögerungsbetrag und den von dem Zähler 72 ausgegebenen Zählwert. Der Schalterkreis 75 wählt den in der Versetzungsverzögerungsbetrags-Speicherschaltung 73 gespeicherten Versetzungsverzögerungsbetrag aus, wenn über ”gut” oder ”schlecht” eines keinen Takt enthaltenden Ausgangssignals entschieden wird, und wählt den von dem zweiten Addierer 74 addierten Wert aus, wenn über ”gut” oder ”schlecht” eines einen Takt enthaltenden Ausgangssignals entschieden wird.
Die D/A-Wandlerschaltung 76 gibt ein Steuersignal mit einem Spannungswert entsprechend dem von dem Schalterkreis 75 ausgewählten Wert aus. Mit anderen Worten, die D/A-Wanderschaltung 76 gibt ein Steuersignal mit einem Spannungswert gemäß dem Versetzungsverzögerungsbetrag aus, wenn über ”gut” oder ”schlecht” eines keinen Takt enthaltenden Ausgangssignals entschieden wird. Darüber hinaus gibt die D/A-Wandlerschaltung 76 ein Steuersignal mit einem Spannungswert entsprechend dem durch Addieren des Zählwerts des Zählers 72 und des Versetzungsverzögerungsbetrags erhaltenen Wert aus, wenn über ”gut” oder ”schlecht” eines einen Takt enthaltenden Ausgangssignals entschieden wird.
Wenn über ”gut” oder ”schlecht” eines keinen Takt enthaltenden Ausgangssignals bestimmt wird, kann die CDR-Schaltung 44 ein Zeitgabesignal mit einer gegenüber dem Bezugssignal um den Versetzungsverzögerungsbetrag verzögerten Phase ausgeben. Darüber hinaus kann die CDR-Schaltung 44 einen wiedergewonnenen Takt mit einer gegenüber dem Bezugssignal um die Phasendifferenz zwischen dem Ausgangssignal und dem Bezugssignal verzögerten Phase ausgeben, wenn über ”gut” oder ”schlecht” des einen Takt enthaltenden Ausgangssignals entschieden wird. Mit anderen Worten, die CDR-Schaltung 44 kann einen mit einem Ausgangssignal synchronisierten wiedergewonnenen Takt ausgeben, wenn über ”gut” oder ”schlecht” des einen Takt enthaltenden Ausgangssignals entschieden wird. Weiterhin kann, da das Bezugssignal gemäß dem Wert verzögert wird, der erhalten wurde durch Addieren des Versetzungsverzögerungsbetrags zu dem von dem Zähler 72 ausgegebenen Zählwert, wenn über ”gut” oder ”schlecht” des einen Takt enthaltenden Ausgangssignals entschieden wird, die CDR-Schaltung 44 eine Phase des wiederge wonnenen Takts in einer negativen Richtung und einer positiven Richtung mit einem zentralen Fokus auf eine Phase gemäß dem Versetzungsverzögerungsbetrag einstellen.
4A zeigt eine Anfangszeit, 4B zeigt ein Beispiel für ein Taktsignal, 4C zeigt ein Beispiel für ein Prüfsignal, 4D zeigt ein Beispiel für eine Komponente S_N eines ganzzahligen Vielfachen einer Periode eines Taktsignals einer Systemzeit S, und 4E zeigt ein Beispiel für eine Komponente S_F, die kleiner als die Periode des Taktsignals der Systemzeit S ist.
Die Prüfvorrichtung 10 misst die Systemzeit S während der Kalibrierung. Die Systemzeit S ist ein Zeitpunkt, zu welchem die Zuführung des Prüfsignals zu der geprüften Vorrichtung 100 begonnen wird für den Fall, dass ein Zeitpunkt (ein Startzeitpunkt), zu welchem die Prüfvorrichtung 10 eine Operation beginnt, als ein Bezugszeitpunkt verwendet wird. Mit anderen Worten, die Systemzeit S zeigt eine Verzögerungszeit von der Ausgabe eines Befehls für die Erzeugung eines bestimmten Prüfsignals bis zur tatsächlichen Ausgabe dieses Prüfsignals von der Prüfvorrichtung 10, und ist bestimmt durch einen das Prüfsignal erzeugenden Prozessverzögerungsbetrag, einen Drahtverzögerungsbetrag und so weiter in dieser Prüfvorrichtung 10.
Die Prüfvorrichtung 10 misst die Systemzeit S mit einer Genauigkeit, die kleiner als eine Periode T_CLK eines Taktsignals ist. Die Systemzeit-Eingabeschaltung 52 nimmt die gemessene Systemzeit S auf. Dann trennt die Verzögerungsbetrags-Trennschaltung 56 eine Komponente (grobe Komponente S_N) aus einem ganzzahligen Vielfachen der Periode T_CLK des Taktsignals und eine Komponente (feine Komponente S_F), die kleiner als die Periode T_CLK des Taktsignals ist, von der Systemzeit S.
5A zeigt eine Startzeit und 5B zeigt ein Beispiel für die Systemzeit S. 5C zeigt ein Beispiel eines Spurfolgebereichs für den Fall, dass ein Spurfolgebereich TRN in der negativen Richtung nicht größer als die Komponente (feine Komponente S_F), die kleiner als die Periode T_CLK des Taktsignals der Systemzeit S ist, ist. 5D zeigt ein Beispiel für einen Verzögerungsbetrag (einen Zählerverzögerungsbetrag D_N) durch die Zählerverzögerungsschaltung 32 für den Fall, dass der Spurfolgebereich TRN in der negativen Richtung nicht größer als die feine Komponente S_F ist, 5E zeigt ein Beispiel für einen Versetzungsverzögerungsbetrag D_F der PLL-Schaltung 36 für den Fall, dass der Spurfolgebereich TRN in der negativen Richtung nicht größer als die feine Komponente S_F ist, und 5F zeigt ein Beispiel für einen Verzögerungsbetrags-Einstellbereich der PLL-Schaltung 36 für den Fall, dass der Spurfolgebereich TRN in der negativen Richtung nicht größer als die feine Komponente S_F ist. 5G zeigt ein Beispiel für einen Spurfolgebereich für den Fall, dass der Spurfolgebereich TRN in der negativen Richtung größer als die feine Komponente S_F ist. 5H zeigt ein Beispiel für den Verzögerungsbetrag (den Zählerverzögerungsbetrag D_N) durch die Zählerverzögerungsschaltung 32 für den Fall, dass der Spurfolgebereich TRN in der negativen Richtung größer als die feine Komponente S_F ist, 5I zeigt ein Beispiel für den Versetzungsverzögerungsbetrag D_F der PLL-Schaltung 36 für den Fall, dass der Spurfolgebereich TRN in der negativen Richtung größer als die feine Komponente S_F ist, und 5J zeigt ein Beispiel für einen Verzögerungsbe trags-Einstellbereich der PLL-Schaltung 36 für den Fall, dass der Spurfolgebereich TRN in der negativen Richtung größer als die feine Komponente S_F ist.
Wenn über ”gut” oder ”schlecht” eines keinen Takt enthaltenden Ausgangssignals während der Prüfung der geprüften Vorrichtung 100 entschieden wird, setzt die Verzögerungsschaltung 60 die Komponente (grobe Komponente S_N) aus einem ganzzahligen Vielfachen der Periode T_CLK des Taktsignals zu der Systemzeit S als den Zählerverzögerungsbetrag D_N der Zählerverzögerungsschaltung 32, und setzt die Komponente (feine Komponente S_F), die kleiner als die Periode T_CLK des Taktsignals zu der Systemzeit S ist, als einen Versetzungsverzögerungsbetrag D_F der PLL-Schaltung 36. Als ein Beispiel kann die Verzögerungseinstellschaltung 60 die grobe Komponente S_N wie in der folgenden Gleichung (1) gezeigt als den Zählerverzögerungsbetrag D_N der Zählerverzögerungsschaltung 32 setzen, und die feine Komponente S_F wie in der folgenden Gleichung (2) als den Versetzungsverzögerungsbetrag D_F der PLL-Schaltung 36 setzen. DN = SN = (S/TCLK) × TCLK (1) DF = SF = (S mod TCLK) (2)
Zusätzlich zeigt (S/TCLK) den Quotienten, wenn S durch T_CLK geteilt wird. Darüber hinaus zeigt (S mod T_CLK) den Rest, wenn S durch T_CLK geteilt wird. Diese sind ähnlich in den nachfolgenden Gleichungen.
Die Zählerverzögerungsschaltung 32, für die ein derartiger Verzögerungsbetrag eingestellt wurde, verzögert ein eingegebenes Bezugssignal um die grobe Komponente S_N. Dann erzeugt die PLL-Schaltung 36, für ein derartiger Versetzungsverzögerungsbetrag einge stellt wurde, ein Zeitgabesignal mit einer Phase, die durch weitere Verzögerung des durch die Zählerverzögerungsschaltung 32 verzögerten Bezugssignals um die feine Komponente S_F erhalten wurde. Als eine Folge kann die PLL-Schaltung 36 ein Zeitgabesignal ausgeben, das durch Verzögern des Bezugssignals um die Systemzeit S erhalten wurde. Daher kann die Prüfvorrichtung 10 einen Verzögerungsbetrag eines von der geprüften Vorrichtung 100 erzeugten Ausgangssignals harmonisieren gemäß dem um die Systemzeit S verzögerten Prüfsignal mit einem Verzögerungsbetrag eines dieses Ausgangssignal erwerbenden Zeitgabesignals. Auf diese Weise kann die Prüfvorrichtung 10 ein zu einem korrekten Zeitpunkt von der geprüften Vorrichtung 100 erzeugtes Ausgangssignal erwerben, um über die Qualität der geprüften Vorrichtung zu entscheiden.
Darüber hinaus gibt, wenn über ”gut” oder ”schlecht” eines einen Takt enthaltenden Ausgangssignals während des Prüfens der geprüften Vorrichtung 100 entschieden wird, die Spurfolgebereichs-Eingabeschaltung 54 einen von einem Benutzer oder dergleichen vor dem Prüfen der geprüften Vorrichtung 100 eingestellten Spurfolgebereich ein. Die Spurfolgebereichs-Eingabeschaltung 54 berechnet ein Ergebnis (eine Differenz D_E), die durch Subtrahieren der feinen Komponente S_F von einem Bereich (einem Spurfolgebereich TRN) in der negativen Richtung (einer Richtung, in der eine Phase nacheilt) von einem Bezugspunkt in dem Spurfolgebereich erhalten wird. Als ein Beispiel kann die Spurfolgebereichs-Eingabeschaltung 54 die Differenz DE wie in der folgenden Gleichung (3) gezeigt berechnen. DE = TRN – (S mcd TCLK) (3)
Dann schaltet die Verzögerungseinstellschaltung 60 die in der Zählerverzögerungsschaltung 32 und der PLL-Schaltung 36 eingestellten Verzögerungsbeträge zwischen wenn die Differenz DE wie in 5C gezeigt nicht mehr als null (D_E ≤ 0) ist (mit anderen Worten, wenn der Spurfolgebereich TRN in der negativen Richtung nicht mehr als die feine Komponente S_F ist) und wenn die Differenz DE wie in 5D gezeigt größer als null (D_E > 0) ist (mit anderen Worten, wenn der Spurfolgebereich TRN in der negativen Richtung größer als die feine Komponente S_F ist).
In dem Fall, dass die Differenz DE nicht größer als null (D_E ≤ 0) ist, setzt die Verzögerungseinstellschaltung 60 die grobe Komponente S_N als den Zählerverzögerungsbetrag D_N der Zählerverzögerungsschaltung 32, wie in 5D gezeigt ist, und setzt die feine Komponente S_F als den Versetzungsverzögerungsbetrag D_F der PLL-Schaltung 36, wie in 5E gezeigt. Als ein Beispiel kann die Verzögerungseinstellschaltung 60 die in Gleichung (1) gezeigte grobe Komponente S_N als den Zählerverzögerungsbetrag D_N der Zählerverzögerungsschaltung 32 setzen und die in Gleichung (2) gezeigte feine Komponente S_F als den Versetzungsverzögerungsbetrag D_F der PLL-Schaltung 36 setzen.
Darüber hinaus setzt in dem Fall, dass die Differenz DE größer als null (D_E > 0) ist, die Verzögerungseinstellschaltung 60 einen Wert, der durch Subtrahieren des eingestellten Verzögerungsbetrags D_R, der nicht kleiner als die Differenz D_E ist und ein ganzzahliges. Vielfaches der Periode T_CLK des Taktsignals ist, von der groben Komponente S_N erhalten wurde, als den Verzögerungsbetrag D_N der Zählerverzögerungsschaltung 32, wie in 5H gezeigt ist. Weiterhin setzt die Verzögerungseinstellschaltung 60 einen Wert, der durch Addieren des eingestellten Verzögerungsbetrags D_R zu der feinen Komponente S_F erhalten wurde, als den Versetzungsverzögerungsbetrag D_F der PLL-Schaltung 36, wie in 5I gezeigt ist.
Als ein Beispiel kann die Verzögerungseinstellschaltung 60 den eingestellten Verzögerungsbetrag DR wie in der Gleichung (4) gezeigt berechnen. DR = (X + (DE/TCLK)) × TCLK (4)
Zusätzlich ist X eine ganze Zahl nicht kleiner als eins. (D_E/T_CLK) zeigt den Quotienten, wenn D_E durch T_CLK geteilt wird.
Dann kann als ein Beispiel die Verzögerungseinstellschaltung 60 einen in Gleichung (5) gezeigten Wert als den Zählerverzögerungsbetrag D_N der Zählerverzögerungsschaltung 32 setzen und einen in Gleichung (6) gezeigten Wert als den Versetzungsverzögerungsbetrag D_F der PLL-Schaltung 36 setzen. DN = (S/TCLK) × TCLK – DR (5) DF = (S mod TCLK) + DR (6)
Gemäß der PLL-Schaltung 36, für die ein Verzögerungsbetrag wie vorstehend beschrieben gesetzt wurde, kann eine Phase eines wiedergewonnenen Takts für eine Phase eines Bezugssignals gesetzt werden als die Systemzeit N beim Starten einer PLL-Operation zum Synchronisieren des wiedergewonnenen Takts mit einem Ausgangssignal, wenn über ”gut” oder ”schlecht” des einen Takt enthaltenden Ausgangssignals entschieden wird.
Weiterhin wird, wenn ein Verzögerungsbetrag auf diese Weise eingestellt wurde, der von der PLL-Schaltung 36 ausgegebene wiedergewonnene Takt von der Phase des Bezugssignals um einen Verzögerungsbetrag verzögert, der durch Addieren des Verzögerungsbetrags durch die PLL-Schaltung 36 zu der groben Komponente S_N erhalten wurde. Mit anderen Worten, die PLL-Schaltung 36 kann die Phase des wiedergewonnenen Takts für die Phase des Bezugstakts von der groben Komponente S_N zu dem Verzögerungsbetrag, der durch Addieren eines PLL-einstellbaren Bereichs durch die PLL-Schaltung 36 zu der groben Komponente S_N erhalten wurde, ändern. Weiterhin kann die PLL-Schaltung 36 so die Phase des wiedergewonnenen Takts über den gesamten Bereich des Spurfolgebereichs TRN in der negativen Richtung ändern, der von einem Benutzer oder dergleichen gesetzt wird unter Verwendung der Systemzeit S als einer Bezugsgröße (z. B. einer Mitte) nach dem Beginn der PLL-Operation.
Auf diese Weise kann die Prüfvorrichtung 10 fortfahren, eine geprüfte Vorrichtung zu prüfen, ohne eine Phase eines Ausgangssignals (ein Zeitgabesignal und ein wiedergewonnener Takt) stark zu verschieben, selbst wenn das Umschalten von einer Entscheidung über ”gut” oder ”schlecht” des keinen Takt enthaltenden Ausgangssignals zu der Entscheidung über ”gut” oder ”schlecht” des einen Takt enthaltenden Ausgangssignals durchgeführt wird, oder sogar wenn das Schalten entgegenwirkend durchgeführt wird. Weiterhin kann die PLL-Schaltung 36 die Steuerung zur Änderung der Phase des wiedergewonnenen Takts durch den von einem Benutzer oder dergleichen gesetzten Spurfolgebereich zumindest durchführen, wenn über ”gut” oder ”schlecht” eines einen Takt enthaltenden Ausgangssignals entschieden wird.
6 ist eine Ansicht, die eine Hardware-Konfiguration eines Computers 1900 gemäß dem vorliegenden Ausführungsbeispiel zeigt. Der Computer 1900 gemäß dem vorliegenden Ausführungsbeispiel enthält eine CPU-Peripherieschaltung, eine Eingangs-/Ausgangsschaltung und eine Eingangs-/Ausgangs-Vermächtnisschaltung. Die CPU-Peripherieschaltung hat eine CPU 2000, einen RAM 2020, eine Grafiksteuervorrichtung 2075 und eine Anzeigevorrichtung 2080, die durch eine Hoststeuervorrichtung 2082 miteinander verbunden sind. Die Eingangs-/Ausgangsschaltung hat eine Kommunikationsschnittstelle 2030, ein Plattenlaufwerk 2040 und ein CD-ROM-Laufwerk 2060, die durch eine Eingangs-/Ausgangs-Steuervorrichtung 2084 mit der Hoststeuervorrichtung 2082 verbunden sind. Die Eingangs-/Ausgangs-Vermächtnisschaltung hat einen ROM 2010, ein Diskettenlaufwerk 2050 und ein Eingangs-/Ausgangschip 2070, die mit der Eingangs-/Ausgangs-Steuervorrichtung 2084 verbunden sind.
Die Hoststeuervorrichtung 2082 verbindet den RAM 2020 mit der CPU 2000 und der Grafiksteuervorrichtung 2075, die mit hoher Übertragungsgeschwindigkeit auf den RAM 2020 zugreifen. Die CPU 2000 arbeitet auf der Grundlage eines in dem ROM 2010 und dem RAM 2020 gespeicherten Programms und steuert jede Schaltung. Die Grafiksteuervorrichtung 2075 erwirbt von der CPU 2000 in einem in dem RAM 2020 vorgesehenen Rahmenpuffer zu erzeugende Bilddaten und stellt die Daten auf der Anzeigevorrichtung 2080 dar. Alternativ kann die Grafiksteuervorrichtung 2075 selbst einen Rahmenpuffer zum Speichern von von der CPU 2000 erzeugten Bilddaten enthalten.
Die Eingangs-/Ausgangs-Steuervorrichtung 2084 verbindet die Hoststeuervorrichtung 2082 mit der Kommunikationsschnittstelle 2030, dem Plattenlaufwerk 2040 und dem CD-ROM-Laufwerk 2060, die vergleichsweise schnelle Eingabe-/Ausgabevorrichtungen sind. Die Kommunikationsschnittstelle 2030 kommuniziert über ein Netzwerk mit anderen Vorrichtungen. Das Plattenlaufwerk 2040 speichert ein Programm und Daten, die von der CPU 2000 in dem Computer 1900 zu verwenden sind. Das CD-ROM-Laufwerk 2060 liest ein Programm oder Daten von einem CD-ROM 2095 und liefert sie über den RAM 2020 zu dem Plattenlaufwerk 2040.
Darüber hinaus sind der ROM 2010, das Diskettenlaufwerk 2050 und das Eingangs-/Ausgangschip 2070, die Eingabe-/Ausgabevorrichtungen mit vergleichsweise langsamer Geschwindigkeit sind, mit der Eingangs-/Ausgangs-Steuervorrichtung 2084 verbunden. Der Rom 2010 speichert ein Startprogramm, das von dem Computer 1900 beim Starten auszuführen ist, und ein Programm oder dergleichen in Abhängigkeit von der Hardware des Computers 1900. Das Diskettenlaufwerk 2050 liest ein Programm oder Daten von einer Diskette 2090 und liefert sie über den RAM 2020 zu dem Plattenlaufwerk 2040. Das Eingangs-/Ausgangschip 2070 verbindet verschiedene Typen von Eingabe-/Ausgabevorrichtungen über das Diskettenlaufwerk 2050 und ein paralleles Tor, ein serielles Tor, ein Tastaturtor, ein Maustor oder dergleichen.
Ein über den RAM 2020 zu dem Plattenlaufwerk 2040 geliefertes Programm wird in der Diskette 2090, dem CD-ROM 2095 oder einem Aufzeichnungsmedium wie einer IC-Karte gespeichert, um zu einem Benutzer geliefert zu werden. Ein Programm wird von einem Aufzeichnungsmedium gelesen, über den RAM 2020 in dem Plattenlauf werk 2040 in dem Computer 1900 installiert und in der CPU 2000 ausgeführt.
Ein in dem Computer 1900 installiertes Programm, um zu bewirken, dass der Computer 1900 als die Steuerschaltung 38 der Prüfvorrichtung 10 wirkt, enthält ein Systemzeiteingabemodul, ein Spurfolgebereichs-Eingabemodul, ein Verzögerungsbetrags-Trennmodul, ein Differenzberechnungsmodul und ein Verzögerungseinstellmodul. Dieses Programm arbeitet in der CPU 2000 oder dergleichen und bewirkt, dass der Computer 1900 jeweils als die Systemzeit-Eingabeschaltung 52, die Spurfolgebereichs-Eingabeschaltung 54, die Verzögerungsbetrags-Trennschaltung 56, die Differenzberechnungsschaltung 58 und die Verzögerungseinstellschaltung 60 wirkt.
Obwohl die vorliegende Erfindung anhand von beispielhaften Realisierungen beschrieben worden ist, sollte klar sein, dass der Fachmann viele Veränderungen und Ersetzungen gegenüber den Ausführungsbeispielen machen kann, ohne von den wesentlichen Merkmalen der vorliegenden Erfindung abzuweichen. Die Definition der Ansprüche machen klar, dass Realisierungen mit solchen Modifikationen auch in den Schutzbereich fallen.
Wie aus der vorstehenden Beschreibung ersichtlich ist, ist es gemäß einem Ausführungsbeispiel der vorliegenden Erfindung möglich, eine Funktion zur Ausgabe eines Zeitgabesignals mit einer Phase gemäß einer vorbestimmten Systemzeit und eine Funktion zum Ausgeben eines wiedergewonnenen Takts, der mit einem gegebenen periodischen Signal synchronisiert ist, genau umzuschalten. Darüber hinaus ist es gemäß der vorliegenden Erfindung möglich, eine elektrische Schaltung und eine Prüfvorrichtung zu realisieren, die eine Funktion zum Ausgeben eines Zeitgabesignals mit einer Phase gemäß einer vorbestimmten Systemzeit und eine Funktion zum Ausgeben eines wiedergewonnenen Takts, der mit einem Ausgangssignal zum Prüfen der geprüften Vorrichtung synchronisiert ist, mit hoher Genauigkeit umzuschalten.

Claims

Elektrische Schaltung, enthaltend eine Funktion zum Ausgeben eines Zeitgabesignals mit einer Phase gemäß einer vorbestimmten Systemzeit und eine Funktion zum Ausgeben eines wiedergewonnenen Takts, der mit einem gegebenen periodischen Signal synchronisiert ist, welche elektrische Schaltung aufweist: eine Zählerverzögerungsschaltung, die ein gegebenes Bezugssignal um einen Verzögerungsbetrag gemäß der Systemzeit verzögert, der ein ganzzahliges Vielfaches einer Periode eines gegebenen Taktsignals ist, und das verzögerte Bezugssignal ausgibt; eine PLL-Schaltung, die ein mit dem durch die Zählerverzögerungsschaltung verzögerten Bezugssignal synchronisiertes Oszillationssignal erzeugt und das Oszillationssignal um einen Versetzungsverzögerungsbetrag gemäß der Systemzeit verzögert, um das verzögerte Oszillationssignal auszugeben, wenn das Zeitgabesignal ausgegeben wird, und einen Verzögerungsbetrag für das Oszillationssignal in einem voreingestellten Spurfolgebereich verändert unter Verwendung des Versetzungsverzögerungsbetrags als einem Standard, um das Oszillationssignal synchron mit dem periodischen Signal auszugeben, wenn der wiedergewonnene Takt ausgegeben wird; eine Verzögerungsbetrags-Trennschaltung, die eine grobe Komponente aus einem ganzzahligen Vielfachen einer Periode des Taktsignals und eine feine Komponente, die kleiner als die Periode des Taktsignals ist, von dem Verzögerungsbetrag, um den das Bezugssignal gemäß der Systemzeit verzögert werden sollte, trennt; eine Differenzberechnungsschaltung, die eine Differenz zwischen der Größe des Spurfolgebereichs in einer negativen Richtung und der Größe der feinen Komponente berechnet, wenn der Spurfolgebereich in der negativen Richtung größer als die feine Komponente ist; und eine Verzögerungseinstellschaltung, die einen Wert, der durch Subtrahieren eines eingestellten Verzögerungsbetrags, der nicht kleiner als die von der Differenzberechnungsschaltung berechnete Differenz ist und ein ganzzahliges Vielfaches der Periode des Taktsignals ist, von der groben Komponente erhalten wurde, als den Verzögerungsbetrag der Zählerverzögerungsschaltung setzt und einen Wert, der durch Addieren des eingestellten Verzögerungsbetrags zu der feinen Komponente erhalten wurde, als den Versetzungsverzögerungsbetrag der PLL-Schaltung setzt, wenn der Spurfolgebereich in der negativen Richtung größer als die feine Komponente ist.
Elektrische Schaltung nach Anspruch 1, bei der die Verzögerungsauflösung in der PLL-Schaltung kleiner als die Verzögerungsauflösung in der Zählerverzögerungsschaltung ist.
Elektrische Schaltung nach Anspruch 2, bei der die Verzögerungseinstellschaltung die grobe Komponente als den Verzögerungsbetrag der Zählerverzögerungsschaltung setzt und die feine Komponente als den Versetzungsverzögerungsbetrag der PLL-Schaltung setzt, wenn der Spurfolgebereich in der negativen Richtung nicht größer als die feine Komponente ist.
Elektrische Schaltung nach Anspruch 2, bei der die Verzögerungseinstellschaltung einen minimalen Verzögerungsbetrag aus Verzögerungsbeträgen, die nicht kleiner als die von der Differenzberechnungsschaltung berechnete Differenz sind und ein ganzzahliges Vielfaches der Periode des Taktsignals sind, berechnet als den eingestellten Verzögerungsbetrag, wenn der Spurfolgebereich in der negativen Richtung größer als die feine Komponente ist.
Prüfvorrichtung, die eine geprüfte Vorrichtung prüft, welche Prüfvorrichtung aufweist: eine Signaleingabeschaltung, die ein Prüfsignal in die geprüfte Vorrichtung eingibt; eine Messschaltung, die eine Funktion zum Messen eines Pegels eines Ausgangssignals von der geprüften Vorrichtung gemäß einem unter Verwendung einer vorbestimmten Systemzeit als einem Standard erzeugten Zeitgabesignal hat und eine Funktion zum Erzeugen eines wiedergewonnenen Takts, der mit dem Ausgangssignal synchronisiert ist, und zum Messen des Pegels des Ausgangssignals gemäß dem wiedergewonnenen Takt hat; und eine Entscheidungsschaltung, die über ”gut” oder ”schlecht” der geprüften Vorrichtung auf der Grundlage des Messergebnisses in der Messschaltung entscheidet, welche Messschaltung aufweist: eine elektrische Schaltung, die entweder das Zeitgabesignal oder den wiedergewonnenen Takt ausgibt; und einen Zeitkomparator, der einen Pegel des Aus gangssignals gemäß dem Zeitgabesignal oder dem wiedergewonnenen Takt, die von der elektrischen Schaltung ausgegeben werden, erfasst, und die elektrische Schaltung aufweist: eine Zählerverzögerungsschaltung, die ein gegebenes Bezugssignal um einen Verzögerungsbetrag gemäß der Systemzeit verzögert, der ein ganzzahliges Vielfaches einer Periode eines gegebenen Taktsignals ist, und das verzögerte Bezugssignal ausgibt; eine PLL-Schaltung, die ein mit dem durch die Zählerverzögerungsschaltung verzögerten Bezugssignal synchronisiertes Oszillationssignal erzeugt und das Oszillationssignal um einen Versetzungsverzögerungsbetrag gemäß der Systemzeit verzögert, um das verzögerte Oszillationssignal auszugeben, wenn das Zeitgabesignal ausgegeben wird, und einen Verzögerungsbetrag für das Oszillationssignal in einem voreingestellten Spurfolgebereich unter Verwendung des Versetzungs Verzögerungsbetrags als einem Standard ändert, um das Oszillationssignal synchron mit dem periodischen Signal auszugeben, wenn der wiedergewonnene Takt ausgegeben wird; eine Verzögerungsbetrags-Trennschaltung, die eine grobe Komponente aus einem ganzzahligen Vielfachen einer Periode des Taktsignals und eine feine Komponente, die kleiner als die Periode des Taktsignals ist, von dem Verzögerungsbetrag, um den das Bezugssignal gemäß der Systemzeit verzögert werden sollte, trennt; eine Differenzberechnungsschaltung, die eine Differenz zwischen der Größe des Spurfolgebereichs in der negativen Richtung und der Größe der feinen Komponente berechnet, wenn der Spurfolgebereich in der negativen Richtung größer als die feine Komponente ist; und eine Verzögerungseinstellschaltung, die einen Wert, der durch Subtrahieren eines eingestellten Verzögerungsbetrags, der nicht kleiner als die von der Differenzberechnungsschaltung berechnete Differenz ist und ein ganzzahliges Vielfaches der Periode des Taktsignals ist, von der groben Komponente erhalten wurde, als den Verzögerungsbetrag der Zählerverzögerungsschaltung setzt, und einen Wert, der durch Addieren des eingestellten Verzögerungsbetrags zu der feinen Komponente erhalten wurde, als den Versetzungsverzögerungsbetrag der PLL-Schaltung setzt, wenn der Spurfolgebereich in der negativen Richtung größer als die feine Komponente ist.