DE102007003198A1

DE102007003198A1 - Ausgabepuffer, Sourcetreiber und Flachbildschirm

Info

Publication number: DE102007003198A1
Application number: DE102007003198A
Authority: DE
Inventors: Dong-ryul Suwon Chang; Soo-Cheol Lee
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2006-01-13
Filing date: 2007-01-12
Publication date: 2007-10-11
Anticipated expiration: 2027-01-13
Also published as: KR20070075565A; KR100790977B1; CN101071552A; JP5143431B2; DE102007003198B4; US20070164974A1; US7671831B2; CN101071552B; JP2007189699A

Abstract

Die Erfindung bezieht sich auf einen Ausgabepuffer, auf einen Sourcetreiber für einen Flachbildschirm, der ein Graudatensignal erzeugt und das Graudatensignal an ein Anzeigepanel ausgibt, das aus einem Feld einer Mehrzahl von Anzeigezellen gebildet ist, und auf einen damit augerüsteten Flachbildschirm. Ein erfindungsgemäßer Sourcetreiber umfasst eine D/A-Wandlereinheit (340), die ein digitales Datensignal in ein analoges Graudatensignal umwandelt, und eine Ausgabepuffereinheit (350), die das analoge Graudatensignal dem Anzeigepanel zur Verfügung stellt und eine Mehrzahl von Ausgabepuffern umfasst, die jeweils eine Mehrzahl von Transistoren mit verschiedenen Treiberfähigkeiten umfassen. Verwendung z.B. für Flüssigkristallanzeigesysteme.

Description

Die Erfindung bezieht sich auf einen Ausgabepuffer, auf einen Sourcetreiber für einen Flachbildschirm und auf einen Flachbildschirm, der einen solchen Ausgabepuffer oder Sourcetreiber aufweist.
Typische Flüssigkristallanzeigen (LCDs), die aus einer Flüssigkristallschicht aufgebaut sind, die zwischen zwei Substraten angeordnet ist, stellen das Lichttransmissionsvermögen der Flüssigkristallschicht durch Einstellen einer Spannung ein, die an die Flüssigkristallschicht angelegt wird, und zeigen dadurch ein gewünschtes Bild an. Beispiele für solche typischen LCDs umfassen Dünnschichttransistor(TFT)-LCDs, die TFTs als Schaltelemente zum Schalten einer Flüssigkristallschicht verwenden. Einer der größten Vorteile von Polysilizium-TFT-LCDs, die ein möglicher Typ von TFT-LCDs sind, besteht darin, dass Schaltkreise, die aus einer Mehrzahl von MOS-Transistoren bestehen, die auf einem Glassubstrat ausgebildet sind, in den Polysilizium-TFT-LCDs eingebettet werden können. Derzeit kann eine Mehrzahl von Treibern unter Verwendung eines Prozesses mit polykristallinem Niedertemperatur-Silizium(LTPS) auf ei nem Glassubstrat integriert werden, und ein Gesamtsystem, das eine Steuerschaltung umfasst, kann unter Verwendung eines System-auf-Glas(SOG)-Verfahrens auf einem Glassubstrat integriert werden.
TFT-LCDs umfassen einen Sourcetreiber zum Treiben einer Mehrzahl von Flüssigkristallzellen, die auf einem Flüssigkristallpanel angeordnet sind. Ein Sourcetreiber umfasst eine Mehrzahl von Ausgabepuffern, die dem Flüssigkristallpanel ein Grauspannungssignal zur Verfügung stellen, und jeder der Ausgabepuffer umfasst einen Operationsverstärker, der aus Transistoren aufgebaut ist. In einem Fall, bei dem der Operationsverstärker eines Sourcetreibers aus Transistoren aufgebaut ist, können Ausgabespannungen der Ausgabepuffer, die mit den gleichen Eingabedaten korrespondieren, eine große Abweichung aufweisen. Eine solche Abweichung wird als Offsetspannung bezeichnet. Die Offsetspannung variiert entsprechend den Eigenschaften der Transistoren gravierend, welche die Offsetspannung erzeugen. Daher sind, auch wenn die gleiche Datenspannung an einen Sourcetreiber angelegt wird, Grauspannungen, die in Reaktion auf die gleiche Datenspannung an ein Flüssigkristallpanel angelegt werden, aufgrund der Abweichung in Ausgabesignalen, die vom Ausgabepuffer des Sourcetreibers ausgegeben werden, eventuell nicht identisch.
Wenn ein Flüssigkristallpanel von einem Sourcetreiber mit verschiedenen Graudaten für die gleiche Eingabedatenspannung versorgt wird, kann das Flüssigkristallpanel eine Fehlfunktion aufweisen oder Signale verzerren, wodurch die Qualität von Bildern verschlechtert wird.
Eine Abweichung bei der Ausgabe eines Ausgabepuffers eines Sourcetreibers kann aufgrund einer Abweichung in der Schwellwertspannung eines Transistors auftreten. Die Schwellwertspannung eines Transistors ist eine Spannung, die erforderlich ist, um den Transistor leitend oder sperrend zu schalten, und kann als Funktion der Dicke einer Gateisolati onsschicht, die zwischen einer Gateelektrode und einem Kanalbereich angeordnet ist, und der Dotierungskonzentration des Kanalbereichs definiert werden. Die Dicke der Gateisolationsschicht und die Dotierungskonzentration des Kanalbereichs können sich durch Prozessabweichungen verändern, die während des Herstellungsvorgangs auftreten. Herkömmlicherweise werden Transistoren eines Ausgabepuffers identisch zueinander hergestellt. Obwohl versucht wird, die Gateisolationsschichten der Transistoren mit der gleichen Dicke auszubilden, ist dies während des Herstellungsprozesses nicht immer möglich, wodurch eine abweichende Ausgabe des Ausgabepuffers entsprechend der Schwellwertspannung der Transistoren verursacht wird.
Um dieses Problem anzugehen, wurde ein Verfahren vorgeschlagen, das ein zusätzliches Installieren eines Offset-Kompensationsschaltkreises in einem Ausgabepuffer umfasst. Dieses Verfahren vergrößert jedoch die Abmessung eines Ausgabepuffers, was unerwünscht ist.
Als technisches Problem liegt der Erfindung die Bereitstellung eines Ausgabepuffers, eines Sourcetreibers für einen Flachbildschirm und eines damit ausgerüsteten Flachbildschirms zugrunde, die in der Lage sind, die oben beschriebenen Unzulänglichkeiten des Standes der Technik zu reduzieren oder zu vermeiden, und insbesondere eine reduzierte Ausgabeabweichung ermöglichen.
Die Erfindung löst dieses Problem durch die Bereitstellung eines Ausgabepuffers mit den Merkmalen des Patentanspruchs 1, eines Sourcetreibers mit den Merkmalen des Patentanspruchs 9 und eines Flachbildschirms mit den Merkmalen des Patentanspruchs 18.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Es zeigen:
1 ein Schaltbild einer Dünnfilmtransistor(TFT)-Flüssigkristallanzeige(LCD),
2 ein Blockdiagramm eines Sourcetreibers, der zur Anwendung im TFT-LCD von 1 geeignet ist,
3 ein Blockdiagramm einer Ausgabepuffereinheit, die zur Anwendung im Sourcetreiber von 2 geeignet ist,
4 ein Schaltbild eines Ausgabepuffers, der zur Anwendung in der Ausgabepuffereinheit von 3 geeignet ist, und
5 eine Querschnittansicht einer Realisierung des in 4 dargestellten Ausgabepuffers.
1 zeigt eine Dünnfilmtransistor(TFT)-Flüssigkristallanzeige(LCD) gemäß einer beispielhaften Ausführungsform der Erfindung, die ein Flüssigkristallpanel 10, das ein Flüssigkristallzellenfeld umfasst, einen Sourcetreiber 30 und eine Steuereinheit 40 umfasst. Das Flüssigkristallpanel 10 umfasst insbesondere eine Mehrzahl von Gateleitungen 12-1 bis 12-m, an die eine Mehrzahl von jeweiligen Gatetreiberspannungen Vg1 bis Vgm angelegt wird, eine Mehrzahl von Sourceleitungen 13-1 bis 13-n, welche die jeweiligen Gateleitungen 12-1 bis 12-m kreuzen und an die eine Mehrzahl von jeweiligen Grauspannungen D1 bis Dn angelegt wird, und eine Mehrzahl von Flüssigkristallzellen 11, die jeweils mit einer der Gateleitungen 12-1 bis 12-m und einer der Datenleitungen 13-1 bis 13-n verbunden sind.
Jede der Flüssigkristallzellen 11 umfasst einen TFT-ST, der ein Gate, das mit einer der Gateleitungen 12-1 bis 12-m verbunden ist, und eine Drain aufweist, die mit einer der Sourceleitungen 13-1 bis 13-n verbunden ist, und einen Flüssigkristallkondensator C_LC, der einen ersten Anschluss, der mit einer Source des TFT-ST verbunden ist, und einen zweiten Anschluss aufweist, an den eine gemeinsame Spannung V_C angelegt wird. Jede der Flüssigkristallzellen 11 kann zudem einen nicht dargestellten Speicherkondensator C_ST umfassen, der parallel zum Flüssigkristallkondensator C_LC angeordnet ist.
Der Gatetreiber 20 erzeugt eine Mehrzahl von Gatetreibersignalen, welche die Gates der TFT-ST der Flüssigkristallzellen 11 leitend oder sperrend schalten, d.h. die Gatetreiberspannungen Vg1 bis Vgm, und legt die Gatetreiberspannungen Vg1 bis Vgm an je eine der Gateleitungen 12-1 bis 12-m an. Der Sourcetreiber 30 legt die Grauspannungen D1 bis Dn in Reaktion auf eingegebene Daten an je eine der Sourceleitungen 13-1 bis 13-n an. Die Steuerschaltung 40 empfängt ein Steuersignal, das von einem externen Bauelement (nicht gezeigt) zur Verfügung gestellt wird, und erzeugt ein Treibersteuersignal (nicht gezeigt), das verwendet wird, um den Gatetreiber 20 und den Sourcetreiber 30 basierend auf dem empfangenen Steuersignal zu treiben.
Der Gatetreiber 20 und der Sourcetreiber 30 können außerhalb des Flüssigkristallpanels 10 angeordnet sein. Alternativ können der Gatetreiber 20 und der Sourcetreiber 30 auf dem Flüssigkristallpanel 10 angeordnet sein, wenn die TFT-LCD von einem Chip-auf-Glas(COG)-Typ ist. Der Gatetreiber 20 und der Sourcetreiber 30 können während der Bildung des Zellenfelds des Flüssigkristallpanels 10 auf einem Glassubstrat gebildet werden. Die Steuerschaltung 40 kann außerhalb des Flüssigkristallpanels 10 angeordnet sein. Alternativ kann die Steuerschaltung 40 auf dem Flüssigkristallpanel 10 angeordnet sein, wenn die TFT-LCD ein System-auf-Glas(SOG)-Typ ist.
2 zeigt eine beispielhafte Ausführungsform des Sourcetreibers 30 der 1 gemäß der Erfindung. Bezugnehmend auf 2 umfasst der Sourcetreiber 30 eine Schieberegistereinheit 310, eine erste Zwischenspeichereinheit 320, eine zweite Zwischenspeichereinheit 330, eine Digital-zu-Analog(D/A)-Wandlereinheit 340 und eine Ausgabepuffereinheit 350. Die Schieberegistereinheit 310 empfängt ein Datentaktsignal HCLK und ein horizontales Synchronisationsstartsignal STH von der in 1 dargestellten Steuerschaltung 40. Die Schieberegistereinheit 310 verschiebt das horizontale Synchronisationsstartsignal STH seriell eine Anzahl von Malen und gibt die Verschiebeergebnisse an die erste Zwischenspeichereinheit 320 aus.
Die erste Zwischenspeichereinheit 320 empfängt von der Steuerschaltung 40 in Reaktion auf ein Ausgabesignal der Schieberegistereinheit 310 sequentiell eine Mehrzahl von Datensignalen, die jeweils eine vorbestimmte Anzahl von Bits umfassen, z.B. Datensignale R, G und B, die jeweils acht Bits umfassen, und puffert diese. Die Datensignale R, G und B sind digitale Signale, die jeweils einen vorbestimmten Grauskalierungswert aufweisen. Wenn die Datensignale R, G und B, die an die in 1 dargestellten Sourceleitungen 13-1 bis 13-n ausgegeben werden sollen, alle in der ersten Zwischenspeichereinheit 320 gespeichert sind, werden sie gleichzeitig an die zweite Zwischenspeichereinheit 330 ausgegeben.
Die in der zweiten Zwischenspeichereinheit 330 gespeicherten Datensignale R, G und B werden in Reaktion auf ein Ausgabefreigabesignal OE an die D/A-Wandlereinheit 340 ausgegeben. Die D/A-Wandlereinheit 340 wählt gemäß den von der zweiten Zwischenspeichereinheit 330 bereitgestellten Datensignalen R, G und B eine der Mehrzahl von Grauspannungen aus, beispielsweise zwischen V+ bis V–, die durch eine Grauspannungsgeneratoreinheit (nicht dargestellt) erzeugt werden, und gibt die ausgewählte Grauspannung aus. In anderen Worten ausgedrückt, die D/A-Wandlereinheit 340 empfängt von der zweiten Zwischenspeichereinheit 330 die Datensignale R, G und B, die digitale Signale sind, und wandelt diese in ein Grauspannungssignal um, das ein analoges Signal ist. Die D/A-Wandlereinheit 340 kann beispielsweise eine Mehrzahl von D/A-Wandlern umfassen, z.B. n D/A-Wandler (nicht dargestellt). In diesem Fall stellen die n D/A-Wandler der Ausgabepuffereinheit 350 jeweilige Grauspannungssignale DAC1 bis DACn zur Verfügung.
Zudem kann der Sourcetreiber 30 eine Pegelschiebereinheit (nicht dargestellt) umfassen, die zwischen der zweiten Zwischenspeichereinheit 330 und der D/A-Wandlereinheit 340 eingeschleift ist. Der Pegelschieber konvertiert die in der zweiten Zwischenspeichereinheit 330 gespeicherten Datensignale R, G und B in Datensignale R, G und B, deren Spannung hoch genug ist, um das Flüssigkristallpanel 10 zu treiben.
Die Ausgabepuffereinheit 350 stellt dem Flüssigkristallpanel 10 über die Sourceleitungen 13-1 bis 13-n ein Ausgabesignal von der D/A-Wandlereinheit 340 zur Verfügung. Bezugnehmend auf 3 umfasst die dargestellte Ausgabepuffereinheit 350 bei diesem Ausführungsbeispiel der Erfindung eine Mehrzahl von Ausgabepuffern, beispielsweise n Ausgabepuffer 351 bis 35n, die den Sourceleitungen 13-1 bis 13-n jeweils die Grauspannungssignale DAC1 bis DACn zur Verfügung stellen, die von den D/A-Wandlern der D/A-Wandlereinheit 340 erzeugt werden.
Jeder der Ausgabepuffer 351 bis 35n ist aus einem Differenzverstärker aufgebaut, der einen nicht-invertierenden Anschluss (+), an den eines der Grauspannungssignale DAC1 bis DACn angelegt wird, und einen invertierenden Anschluss (–) aufweist, an den eines einer Mehrzahl von Ausgabesignalen CH1 bis CHn zurückgekoppelt ist. Die Ausgabepuffer 351 bis 35n verstärken jeweils die Grauspannungssignale DAC1 bis DACn und stellen die Verstärkungsergebnisse, d.h. die Ausgabesignale CH1 bis CHn, über die Sourceleitungen 13-1 bis 13-n dem Flüssigkristallpanel 10 zur Verfügung.
4 zeigt einen der in 3 dargestellten Ausgabepuffer 351 bis 35n gemäß einer beispielhaften Ausführungsform der Erfindung. Die Ausgabepuffer 351 bis 35n können alle die gleiche Struktur aufweisen. Bezugnehmend auf 4 umfasst der jeweilige Ausgabepuffer eine Differenzverstärkereinheit, eine Verstärkungsauswahleinheit 34, eine Ausgabeeinheit 35 und eine Freigabeeinheit 36. Die Differenzverstärkereinheit umfasst eine Signaleingabeeinheit 31, eine erste Stromspiegeleinheit 32 und eine zweite Stromspiegeleinheit 33. Die Signaleingabeeinheit 31 empfängt eines der Grauspannungssignale DAC1 bis DACn, das von der D/A-Wandlereinheit 340 über einen ersten Differenzeingabeanschluss als ein erstes differentielles Eingabesignal inp zur Verfügung gestellt wird, und empfängt von einem Ausgabeschluss out über einen zweiten Differenzeingabeanschluss eines der Ausgabesignale CH1 bis CHn als ein zweites differentielles Eingabesignal inn. Der erste Differenzeingabeanschluss korrespondiert mit dem in 3 dargestellten nicht-invertierenden Eingabeanschluss (+), und der zweite Differenzeingabeanschluss korrespondiert mit dem in 3 dargestellten invertierenden Eingabeanschluss (–).
Die Signaleingabeeinheit 31 umfasst einen ersten und einen zweiten NMOS-Transistor MN1 und MN2, die das erste Differenzeingabesignal inp bzw. das zweite Differenzeingabesignal inn empfangen, und einen ersten und einen zweiten PMOS-Transistor MP1 und MP2, die das erste Differenzeingabesignal inp bzw. das zweite Differenzeingabesignal inn empfangen. Das erste und zweite Differenzeingabesignal inp und inn werden an jeweilige Gates des ersten bzw. zweiten NMOS-Transistors MN1 bzw. MN2 angelegt, während Source-Elektroden des ersten und zweiten NMOS-Transistors MN1 und MN2 gemeinsam mit einem zwei ten Knoten a2 verbunden sind und Drain-Elektroden des ersten und zweiten NMOS-Transistors MN1 und MN2 mit einem siebten Knoten a7 bzw. einem dritten Knoten a3 verbunden sind. Das erste und zweite Differenzeingabesignal inp, inn sind an Gates des ersten bzw. zweiten PMOS-Transistors MP1 und MP2 angelegt, Source-Elektroden des ersten und zweiten PMOS-Transistor MP1 und MP2 sind gemeinsam mit einem ersten Knoten a1 verbunden und Drain-Elektroden des ersten und zweiten PMOS-Transistors MP1 und MP2 sind mit einem zehnten Knoten a10 bzw. einem sechsten Knoten a6 verbunden.
Die erste Stromspiegeleinheit 32 umfasst einen fünften und siebten PMOS-Transistor MP5 und MP7. Gates des fünften und siebten PMOS-Transistors MP5 und MP7 sind gemeinsam mit einem vierten Knoten a4 verbunden, Source-Elektroden des fünften und siebten PMOS-Transistors MP5 und MP7 sind mit einem ersten Energieversorgungsanschluss verbunden und Drain-Elektroden des fünften und siebten PMOS-Transistors MP5 und MP7 sind mit dem dritten Knoten a3 bzw. dem siebten Knoten a7 verbunden. Eine Versorgungsspannung Vdd wird am ersten Energieversorgungsanschluss zur Verfügung gestellt.
Die zweite Stromspiegeleinheit 33 umfasst einen fünften und siebten NMOS-Transistor MN5 und MN7. Gates des fünften und siebten NMOS-Transistors MN5 und MN7 sind gemeinsam mit einem fünften Knoten a5 verbunden, Source-Elektroden des fünften und siebten NMOS-Transistors MN5 und MN7 sind mit einem zweiten Energieversorgungsanschluss verbunden und Drain-Elektroden des fünften und siebten NMOS-Transistors MN5 und MN7 sind mit dem sechsten Knoten a6 bzw. dem zehnten Knoten a10 verbunden. Eine Massespannung wird am zweiten Energieversorgungsanschluss zur Verfügung gestellt.
Wenn der Ausgabepuffer eines der Grauspannungssignale DAC1 bis DACn verstärkt, das von der D/A-Wandlereinheit 340 zur Verfügung ge stellt wird, bestimmt die Verstärkungsauswahleinheit 34 eine Verstärkungsklasse für die Differenzverstärkereinheit. Die Verstärkungsauswahleinheit 34 wählt beispielsweise eine Verstärkungsklasse A, eine Verstärkungsklasse B oder eine Verstärkungsklasse AB in Abhängigkeit von einer fünften und sechsten Vorspannung vb5 und vb6 aus, die von einem externen Schaltkreis (nicht dargestellt) zur Verfügung gestellt werden, und erlaubt es der Differenzverstärkereinheit, das erste und zweite Differenzeingabesignal inp und inn entsprechend der ausgewählten Verstärkungsklasse zu verstärken. Die Verstärkungsauswahleinheit 34 umfasst einen vierten, sechsten, neunten und zehnten PMOS-Transistor MP4, MP6, MP9 und MP10 und einen vierten, sechsten, neunten und zehnten NMOS-Transistor MN4, MN6, MN9 und MN10.
Eine zweite Vorspannung vb2 wird an Gates des vierten und sechsten PMOS-Transistors MP4 und MP6 angelegt, Source-Elektroden des vierten und sechsten PMOS-Transistors MP4 und MP6 sind mit dem dritten Knoten a3 bzw. dem siebten Knoten a7 verbunden und Drain-Elektroden des vierten und sechsten PMOS-Transistors MP4 und MP6 sind mit dem vierten Knoten a4 bzw. einem achten Knoten a8 verbunden. Eine dritte Vorspannung vb3 wird an Gates des vierten und sechsten NMOS-Transistors MN4 und MN6 angelegt, Source-Elektroden des vierten und sechsten NMOS-Transistors MN4 und MN6 sind mit dem sechsten Knoten a6 bzw. dem zehnten Knoten a10 verbunden und Drain-Elektroden des vierten und sechsten NMOS-Transistors MN4 und MN6 sind mit dem fünften Knoten a5 bzw. einem neunten Knoten a9 verbunden. Die fünfte Vorspannung vb5 wird an Gates des neunten und zehnten PMOS-Transistors MP9 und MP10 angelegt, Source-Elektroden des neunten und zehnten PMOS-Transistors MP9 und MP10 sind mit dem vierten Knoten a4 bzw. dem achten Knoten a8 verbunden und Drain-Elektroden des neunten und zehnten PMOS-Transistors MP9 und MP10 sind mit dem fünften Knoten a5 bzw. dem neunten Knoten a9 verbunden. Die sechste Vorspannung vb6 wird an Gates des neunten und zehnten NMOS-Transistors MN9 und MN10 angelegt, Source-Elektroden des neunten und zehnten NMOS-Transistors MN9 und MN10 sind mit dem fünften Knoten a5 bzw. dem neunten Knoten a9 verbunden und Drain-Elektroden des neunten und zehnten NMOS-Transistors MN9 und MN10 sind mit dem vierten Knoten a4 bzw. dem achten Knoten a8 verbunden.
Die Ausgabeeinheit 35 umfasst einen achten PMOS-Transistor MP8, einen achten NMOS-Transistor MN8 und einen ersten und einen zweiten Kondensator C1 und C2. Ein Gate des achten PMOS-Transistors MP8 und ein Gate des achten NMOS-Transistors MN8 sind mit dem achten Knoten a8 bzw. dem neunten Knoten a9 verbunden, eine Source des achten PMOS-Transistors MP8 und eine Source des achten NMOS-Transistors MN8 sind mit dem ersten Energieversorgungsanschluss bzw. dem zweiten Energieversorgungsanschluss verbunden, und eine Drain des achten PMOS-Transistors MP8 und eine Drain des achten NMOS-Transistors MN8 sind gemeinsam mit dem Ausgabeschluss out verbunden. Ein Pull-up-Signal pu wird über den achten Knoten a8 an das Gate des achten PMOS-Transistors MP8 angelegt, und ein Pull-down-Signal pd wird über den neunten Knoten a9 an das Gate des achten NMOS-Transistors MN8 angelegt. Ein erster Anschluss des ersten Kondensators C1 ist mit dem siebten Knoten a7 verbunden, und ein erster Anschluss des zweiten Kondensators C2 ist mit dem zehnten Knoten a10 verbunden. Ein zweiter Anschluss des ersten Kondensators C1 und ein zweiter Anschluss des zweiten Kondensator C2 sind gemeinsam mit dem Ausgabeschluss out verbunden.
Die Freigabeeinheit 36 gibt die Signaleingabeeinheit 31 der Differenzverstärkereinheit frei und umfasst einen dritten PMOS-Transistor MP3 und einen dritten NMOS-Transistor MN3. Eine erste Vorspannung vb1 und eine vierte Vorspannung vb4 werden an ein Gate des dritten PMOS-Transistors MP3 bzw. an ein Gate des dritten NMOS-Transistors MN3 angelegt, eine Source des dritten PMOS-Transistors MP3 und eine Source des dritten NMOS-Transistors MN3 sind mit dem ersten Energieversorgungsanschluss bzw. dem zweiten Energieversorgungsanschluss verbunden, und eine Drain des dritten PMOS-Transistors MP3 und eine Drain des dritten NMOS-Transistors MN3 sind gemeinsam mit dem ersten Knoten a1 bzw. dem zweiten Knoten a2 verbunden. Die erste bis sechste Vorspannung vb1 bis vb6 sind konstante Spannungen, die von einem externen Bauelement (nicht dargestellt) zur Verfügung gestellt werden.
Der Ausgabepuffer empfängt das erste Differenzeingabesignal inp und das zweite Differenzeingabesignal inn und aktiviert den dritten PMOS-Transistor MP3 bzw. den dritten NMOS-Transistor MN3 unter Verwendung der ersten Vorspannung vb1 und der vierten Vorspannung vb4. Die Differenzverstärkereinheit verstärkt eine Differenz zwischen dem ersten Differenzeingabesignal inp und dem zweiten Differenzeingabesignal inn und stellt das Verstärkungsergebnis am siebten Knoten a7 und am zehnten Knoten a10 zur Verfügung. Die Verstärkungsauswahleinheit 34 bestimmt basierend auf der fünften Vorspannung vb5 und der sechsten Vorspannung vb6, die an den zehnten PMOS-Transistor MP10 bzw. den zehnten NMOS-Transistor MN10 angelegt sind, eine Verstärkungsklasse für die Differenzverstärkereinheit. Zudem überträgt die Verstärkungsauswahleinheit 34 das Pull-up-Signal pu und das Pull-down-Signal pd an die Ausgabeeinheit 35. Der achte PMOS-Transistor MP8 und der achte NMOS-Transistor MN8 der Ausgabeeinheit 35 werden in Reaktion auf das Pull-up-Signal pu bzw. das Pull-down-Signal pd getrieben und erzeugen dadurch über den Ausgabeschluss out die Ausgabesignale CH1 bis CHn aus 3.
Wenn der Sourcetreiber 30 das Flüssigkristallpanel 10 unter Verwendung eines Inversionstreiberverfahrens, z.B. eines Punktinversionstreiberverfahrens, treibt, kann die D/A-Wandlereinheit 340 der Ausgabepuffereinheit 350 aus 2 eine Mehrzahl von positiven Grauspannungs signalen und eine Mehrzahl von negativen Grauspannungssignalen als die Grauspannungssignale DAC1 bis DACn zur Verfügung stellen. In diesem Fall kann der Sourcetreiber 30 aus 1 auch eine Polaritätsinversionssteuereinheit (nicht dargestellt) umfassen, welche die positiven Grauspannungssignale oder die negativen Grauspannungssignale steuert, die den Ausgabepuffern 351 bis 35n der Ausgabepuffereinheit 350 entsprechend als die jeweiligen Grauspannungssignale DAC1 bis DACn zur Verfügung zu stellen sind.
Die Ausgabesignale „out" der Ausgabepuffer 351 bis 35n können aufgrund von Unregelmäßigkeiten in Schwellwertspannungen Vth der MOS-Transistoren MP1 bis MP10 und MN1 bis MN10, die jeden der Ausgabepuffer 351 bis 35n bilden, eine Abweichung aufweisen (nachfolgend als Ausgabeabweichung bezeichnet). Eine Abweichung S(ΔVth) der Schwellwertspannungen Vth kann durch die nachfolgende Gleichung (1) angegeben werden:
Dabei repräsentiert Nt die Dotierungskonzentration von Kanalbereichen einer Mehrzahl von MOS-Transistoren, Cox repräsentiert die Kapazität von Gateisolationsschichten der MOS-Transistoren, W und L repräsentieren eine Breite bzw. Länge der MOS-Transistoren und q zeigt den Wert der elektrischen Ladung in den MOS-Transistoren an.
Wie durch die Gleichung (1) angezeigt wird, kann, wenn eine Mehrzahl von MOS-Transistoren eines Ausgabepuffers die gleiche Breite und Länge und die gleiche Kanalbereich-Dotierungskonzentration aufweisen, die Abweichung S(ΔVth) der Schwellwertspannungen Vth der MOS-Transistoren entsprechend der Dicke der Gateisolationsschichten der MOS-Transistoren variieren. Insbesondere ist die Schwellwertspannungsabweichung S(ΔVth) umso größer, je dicker die Gateisolationsschichten sind.
Die Spannungen des ersten bis zehnten Knotens a1 bis a10, die jeweils mit den MOS-Transistoren eines jeden der Ausgabepuffer 351 bis 35n korrespondieren, sind in der nachfolgenden Tabelle 1 angegeben. Tabelle 1 präsentiert die Spannungen des ersten bis zehnten Knotens a1 bis a10, wenn die Versorgungsspannung Vdd gleich 12 V ist und eine Eingabespannung Vin, d.h. die Spannung des ersten Differenzeingabesignals inp, gleich 0,2 V, 4 V, 11,8 V oder 8 V ist. Von den MOS-Transistoren MP1 bis MP10 und MN1 bis MN10 beeinflussen die Transistoren, die niedrige Treiberspannungen aufweisen, eine Ausgabeabweichung δ gravierender als die Transistoren, die hohe Treiberspannungen aufweisen. Bezugnehmend auf die MOS-Transistoren MP1 bis MP10 und MN1 bis MN10 können beispielsweise, wenn die Versorgungsspannung Vdd gleich 12 V ist, die Transistoren, die eine Treiberspannung von 2 V oder weniger gegenüber der Versorgungsspannung von 12 V und der Massespannung von 0 V aufweisen, die Ausgabeabweichung δ deutlich beeinflussen.
Bezugnehmend auf Tabelle 1 halten der dritte, sechste, siebte und zehnte Knoten a3, a6, a7 und a10 eine Treiberspannung von 2 V oder weniger, unabhängig von der Eingabespannung Vin. Der fünfte und siebte PMOS-Transistor MP5 und MP7, die in der ersten Stromspiegeleinheit 32 enthalten sind und mit dem dritten Knoten a3 bzw. dem siebten Knoten a7 verbunden sind, weisen die niedrige Treiberspannung von 2 V oder weniger auf. Hingegen halten die Knoten a6 und a10 die niedrige Treiberspannung von 2 V oder weniger gegen die Massespannung, und der fünfte und siebte NMOS-Transistor MN5 und MN7, die in der zweiten Stromspiegeleinheit 33 enthalten sind und mit dem sechsten Knoten a6 bzw. dem zehnten Knoten a10 verbunden sind, weisen eine Treiberspannung von 2 V oder weniger gegenüber der Versorgungsspannung Vdd von 12 V und der Massespannung von 0 V auf. Die Kno ten a5 und a9 halten jedoch die niedrige Treiberspannung von 2 V oder weniger gegen die Versorgungsspannung und die Massespannung.
Tabelle 1
Um die Ausgabeabweichung δ zu reduzieren, können Gateisolationsschichten des fünften und siebten PMOS-Transistors MP5 und MP7 und des fünften und siebten NMOS-Transistors MN5 und MN7 dünner als Gateisolationsschichten der anderen MOS-Transistoren ausgebildet werden.
Daher können der fünfte und siebte PMOS-Transistor MP5 und MP7 und der fünfte und siebte NMOS-Transistor MN5 und MN7, die niedrige Treiberspannungen aufweisen, als Niederspannungstransistoren 50a ausgeführt werden, die eine dünne Gateisolationsschicht aufweisen, und die anderen MOS-Transistoren können als Transistoren 50b für hohe Spannung ausgeführt werden, die eine dicke Gateisolationsschicht aufweisen, wie in 5 dargestellt ist. Die Niederspannungstransistoren 50a und die Transistoren 50b für hohe Spannung werden nun unter Bezugnahme auf 5 im Detail beschrieben.
Bezugnehmend auf 5 umfasst ein Niederspannungstransistor 50a eine Gateisolationsschicht 53a, die dünn auf einem Substrat 51 ausgebildet ist, eine Gateelektrode 55a und einen Source-/Drainbereich 57a. Ein Transistor 50b für hohe Spannung umfasst eine Gateisolationsschicht 53b, die dicker auf dem Substrat 51 ausgebildet ist, eine Gateelektrode 55b und einen Source-/Drainbereich 57b. Die Dicke der Gateisolationsschicht 53a ist geringer als die Dicke der Gateisolationsschicht 53b. Die MOS-Transistoren MP1 bis MP10 und MN1 bis MN10 eines jeden der Ausgabepuffer 351 bis 35n sind nicht auf die in 5 dargestellte Struktur begrenzt, sondern können andere Strukturen aufweisen.
In einem Fall, in dem der Sourcetreiber 30 aus 1 im Zellenfeld des Flüssigkristallpanels 10 integriert ist, kann ein Substrat, wie ein Glassubstrat, ein Kunststoffsubstrat oder ein Metallsubstrat, das bei der Herstellung von Flachbildschirmen weit verbreitet ist, als das Substrat 51 verwendet werden und der Niederspannungstransistor 50a und der Transistor 50b für hohe Spannung können als N-Typ- oder P-Typ-TFTs ausgebildet werden, beispielsweise unter Verwendung eines Niedertemperatur-Polysiliziumprozesses. Andererseits kann für einen Fall, in dem der Sourcetreiber 30 nicht auf dem Zellenfeld des Flüssigkristallpanels 10 integriert ist, das Substrat 51 als Halbleitersubstrat wie als Siliziumsubstrat ausgeführt werden, das bei der Herstellung von integrierten Halbleiterschaltungen weit verbreitet ist, und der Niederspannungstransistor 50a und der Transistor 50b für hohe Spannung können als typische MOS-Transistoren ausgeführt werden.
Entsprechend diesem Ausführungsbeispiel der Erfindung können die MOS-Transistoren MP1 bis MP10 und MN1 bis MN10, die als Niederspannungs-MOS-Transistoren ausgeführt sind, eine Treiberspannung von 2 V, d.h. von einem Sechstel der Versorgungsspannung Vdd, oder weniger aufweisen, wenn die Versorgungsspannung Vdd gleich 12 V ist, die Erfindung ist aber nicht hierauf beschränkt.
Wie oben ausgeführt ist, sind gemäß beispielhaften Ausführungsformen der Erfindung Transistoren aus einer Mehrzahl von Transistoren eines Ausgabepuffers eines Sourcetreibers eines Flachbildschirms diejenigen, die eine Ausgabeabweichung gravierend beeinflussen, als Niederspannungstransistoren mit einer dünnen Gateisolationsschicht ausgeführt, und die restlichen der Mehrzahl von Transistoren sind als Transistoren für hohe Spannung mit einer dicken Gateisolationsschicht ausgeführt. Dadurch ist es möglich, eine Ausgabeabweichung des Ausgabepuffers, die aufgrund von Variationen in Schwellwertspannungen der Mehrzahl von Transistoren entsteht, zu verbessern, ohne die Chipfläche des Ausgabepuffers zu vergrößern. Zusätzlich kann der Ausgabepuffer, der eine Mehrzahl von Transistoren umfasst, die verschiedene Treiberfähigkeiten aufweisen, für Treiber von verschiedenen Flachbildschirmen verwendet werden.

Claims

Ausgabepuffer mit – einem ersten Eingabeanschluss, an dem ein erstes differentielles Eingabesignal (inp) angelegt wird, – einem zweiten Eingabeanschluss, an dem ein zweites differentielles Eingabesignal (inn) angelegt wird, – einem Ausgabeanschluss (out), an dem basierend auf dem zweiten differentielles Eingabesignal ein Ausgabesignal erzeugt wird und der das Ausgabesignal als das erste differentielles Eingabesignal zum ersten Eingabeanschluss zurückkoppelt, – einem ersten Energieversorgungsanschluss, an dem eine erste Versorgungsspannung (Vdd) angelegt wird, – einem zweiten Energieversorgungsanschluss, an dem eine zweite Versorgungsspannung angelegt wird, und – einer Verstärkereinheit (31, 32, 33), die eine Differenz zwischen dem ersten differentiellen Eingabesignal und dem zweiten differentiellen Eingabesignal verstärkt, das Ausgabesignal auf die erste Versorgungsspannung hochzieht oder das Ausgabesignal auf die zweite Versorgungsspannung hinunterzieht und eine Mehrzahl von Transistoren umfasst.
Ausgabepuffer nach Anspruch 1, wobei die Verstärkereinheit eine Mehrzahl von Transistoren umfasst, die verschiedene Treiberfähigkeiten aufweisen.
Ausgabepuffer nach Anspruch 2, wobei die Mehrzahl von Transistoren einen oder mehrere Niederspannungstransistoren, die jeweils eine dünne Gateisolationsschicht aufweisen, und einen oder mehrere Transistoren für hohe Spannung umfasst, die jeweils eine dicke Gateisolationsschicht aufweisen.
Ausgabepuffer nach Anspruch 3, wobei der jeweilige Niederspannungstransistor eine Treiberspannung aufweist, die gleich einem Sechstel der ersten Versorgungsspannung oder niedriger ist.
Ausgabepuffer nach einem der Ansprüche 1 bis 4, wobei die Mehrzahl von Transistoren eine Mehrzahl von MOS-Transistoren, die auf einem Halbleitersubstrat ausgebildet sind, und/oder eine Mehrzahl von Dünnfilmtransistoren (TFTs) umfasst, die auf einem Flachbildschirmsubstrat ausgebildet sind.
Ausgabepuffer nach einem der Ansprüche 1 bis 5, wobei die erste Versorgungsspannung eine vorbestimmte Versorgungsspannung ist und die zweite Versorgungsspannung eine Massespannung ist.
Ausgabepuffer nach einem der Ansprüche 1 bis 6, wobei die Verstärkereinheit umfasst: – eine Signaleingabeeinheit (31), die das erste differentielle Eingabesignal empfängt und das Ausgabesignal als das zweite differentielle Eingabesignal empfängt, – eine Verstärkungsauswahleinheit (34), die eine Verstärkungsklasse für die Verstärkereinheit festlegt, – eine erste Stromspiegeleinheit (32), die zwischen dem ersten Energieversorgungsanschluss und der Signaleingabeeinheit eingeschleift ist, – eine zweite Stromspiegeleinheit (33), die zwischen dem zweiten Energieversorgungsanschluss und der Signaleingabeeinheit eingeschleift ist, und – eine Ausgabeeinheit (35), die gemäß Funktionen der Signaleingabeeinheit und der Verstärkungsauswahleinheit das Ausgabesignal erzeugt.
Ausgabepuffer nach Anspruch 7, wobei die Signaleingabeeinheit, die Verstärkungsauswahleinheit, die erste und zweite Stromspiegeleinheit und die Ausgabeeinheit jeweils einen oder mehrere Transistoren umfassen, wobei die Transistoren der ersten und zweiten Stromspiegeleinheit eine Mehrzahl von Niederspannungstransistoren umfassen, die jeweils eine dünne Gateisolationsschicht aufweisen, und die Transistoren der Signaleingabeeinheit, der Verstärkungsauswahleinheit und der Ausgabeeinheit eine Mehrzahl von Transistoren für hohe Spannung umfassen, die jeweils eine dicke Gateisolationsschicht aufweisen.
Sourcetreiber einer Flachbildschirmanzeige, der ein Graudatensignal erzeugt und das Graudatensignal an ein Anzeigepanel ausgibt, das aus einem Feld mit einer Mehrzahl von Anzeigezellen gebildet ist, wobei der Sourcetreiber umfasst: – eine Digital-zu-Analog(D/A)-Wandlereinheit (340), die ein digitales Datensignal in ein analoges Graudatensignal umwandelt, und – eine Ausgabepuffereinheit (350), die das analoge Graudatensignal dem Anzeigepanel zur Verfügung stellt, wobei die Ausgabepuffereinheit eine Mehrzahl von Ausgabepuffern umfasst, die jeweils eine Mehrzahl von Transistoren mit verschiedenen Treiberfähigkeiten aufweisen.
Sourcetreiber nach Anspruch 9, wobei die Mehrzahl von Transistoren eine Mehrzahl von Niederspannungstransistoren, die jeweils eine dünne Gateisolationsschicht aufweisen, und eine Mehrzahl von Transistoren für hohe Spannung umfasst, die jeweils eine dicke Gateisolationsschicht aufweisen.
Sourcetreiber nach Anspruch 10, wobei die Niederspannungstransistoren eine Treiberspannung aufweisen, die gleich einem Sechs tel einer Versorgungsspannung oder niedriger ist, die an die Ausgabepuffereinheit angelegt wird.
Sourcetreiber nach einem der Ansprüche 9 bis 11, wobei wenigstens einer der Ausgabepuffer ein solcher nach einem der Ansprüche 1 bis 8 ist und/oder umfasst: – eine Signaleingabeeinheit (31), die ein erstes differentielles Eingabesignal empfängt und die ein Graudatensignal als ein zweites differentielles Eingabesignal empfängt, – eine Verstärkungsauswahleinheit (34), die eine Verstärkungsklasse für den korrespondierenden Ausgabepuffer festlegt, – eine erste Stromspiegeleinheit (32), die zwischen dem ersten Energieversorgungsanschluss und der Signaleingabeeinheit eingeschleift ist, – eine zweite Stromspiegeleinheit (33), die zwischen dem zweiten Energieversorgungsanschluss und der Signaleingabeeinheit eingeschleift ist, und – eine Ausgabeeinheit (35), die gemäß Funktionen der Signaleingabeeinheit und der Verstärkungsauswahleinheit das Graudatensignal erzeugt.
Sourcetreiber nach Anspruch 12, wobei die Signaleingabeeinheit, die Verstärkungsauswahleinheit, die erste und zweite Stromspiegeleinheit und die Ausgabeeinheit jeweils wenigstens einen Transistor umfassen, wobei die Transistoren der ersten und zweiten Stromspiegeleinheit eine Mehrzahl von Niederspannungstransistoren umfassen, die jeweils eine dünne Gateisolationsschicht aufweisen, und die Transistoren der Signaleingabeeinheit, der Verstärkungsauswahleinheit und der Ausgabeeinheit eine Mehrzahl von Transistoren für hohe Spannung umfassen, die jeweils eine dicke Gateisolationsschicht aufweisen.
Sourcetreiber nach einem der Ansprüche 9 bis 13, wobei das Anzeigepanel ein Flüssigkristallpanel ist.
Sourcetreiber nach einem der Ansprüche 9 bis 14, wobei die Mehrzahl von Transistoren eine Mehrzahl von MOS-Transistoren, die auf einem Halbleitersubstrat ausgebildet sind, und/oder eine Mehrzahl von Dünnfilmtransistoren (TFTs) umfasst, die auf einem Flachbildschirmsubstrat ausgebildet sind.
Sourcetreiber nach einem der Ansprüche 9 bis 15, wobei die Flachbildschirmanzeige vom System-auf-Glas(SOG)-Typ ist.
Sourcetreiber nach einem der Ansprüche 9 bis 16, der des Weiteren eine Speichereinheit (320, 330) umfasst, die das durch ein externes Bauelement zur Verfügung gestellte digitale Datensignal speichert.
Flachbildschirm mit – einem Anzeigepanel, das eine Mehrzahl von Gateleitungen (12-1, ..., 12-m), eine Mehrzahl von Sourceleitungen (13-1, ..., 13-n) und ein Feld einer Mehrzahl von Anzeigezellen (11) umfasst, die jeweils mit einer der Mehrzahl von Gateleitungen und einer der Mehrzahl von Sourceleitungen verbunden sind, – einem Gatetreiber (20), der eine Mehrzahl von Gatetreibersignalen (Vg1 bis Vgm) erzeugt und die Mehrzahl von Gatetreibersignalen jeweils an eine der Mehrzahl von Gateleitungen des Anzeigepanels anlegt, – einem Sourcetreiber nach einem der Ansprüche 9 bis 17 und – einer Steuereinheit (40), welche die Gatetreiber und die Sourcetreiber steuert und das digitale Eingabedatensignal an den Sourcetreiber anlegt.
Flachbildschirm nach Anspruch 18, wobei das Anzeigepanel ein Flüssigkristallpanel ist.
Flachbildschirm nach Anspruch 18, wobei er vom System-auf-Glas(SOG)-Typ ist.