CN101071552B - 输出缓冲器和具有其的用于平板显示器的源极驱动器 - Google Patents

输出缓冲器和具有其的用于平板显示器的源极驱动器 Download PDF

Info

Publication number
CN101071552B
CN101071552B CN2007101266322A CN200710126632A CN101071552B CN 101071552 B CN101071552 B CN 101071552B CN 2007101266322 A CN2007101266322 A CN 2007101266322A CN 200710126632 A CN200710126632 A CN 200710126632A CN 101071552 B CN101071552 B CN 101071552B
Authority
CN
China
Prior art keywords
signal
unit
transistor
output
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101266322A
Other languages
English (en)
Other versions
CN101071552A (zh
Inventor
张东烈
李受哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101071552A publication Critical patent/CN101071552A/zh
Application granted granted Critical
Publication of CN101071552B publication Critical patent/CN101071552B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30021—A capacitor being coupled in a feedback circuit of a SEPP amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30081—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the pull transistor circuit comprising one or more capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30114—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the push transistor circuit comprising one or more capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45684—Indexing scheme relating to differential amplifiers the LC comprising one or more buffers or driving stages not being of the emitter respectively source follower type, between the output of the dif amp and the output stage

Abstract

一种具有改善的输出偏差的输出缓冲器以及采用所述输出缓冲器的平板显示器的源极驱动器，其中所述输出缓冲器包括被施加第一差动输入信号的第一输入端；被施加第二差动输入信号的第二输入端；基于第二差动输入信号产生输出信号和将输出信号反馈回第一输入端作为第一输入信号的输出端；被施加第一电源电压的第一电源端；被施加第二电源电压的第二电源端；以及放大第一差动输入信号和第二差动输入信号之间的差、将输出信号上拉到第一电源电压或将输出信号下拉到第二电源电压并包括多个晶体管的放大单元。

Description

输出缓冲器和具有其的用于平板显示器的源极驱动器
相关申请的交叉引用
本申请要求2006年1月13日在韩国知识产权局申请的韩国专利申请第10-2006-0003962号的权益，其公开在此整体以引用形式并入。
技术领域
本公开涉及用于平板显示器的源极驱动器，具体而言，本公开涉及具有改善的输出偏差的输出缓冲器、以及具有该输出缓冲器的用于平板显示器的源极驱动器。
背景技术
典型液晶显示器(LCD)(其由设置于两基板之间的液晶层组成)通过调整施加在液晶层上的电压来调整通过液晶层的光透过率，并因此显示期望的图像。这种典型LCD的例子包括使用薄膜晶体管(TFT)作为用于开关液晶层的开关器件的TFT-LCD。多晶硅TFT-LCD是TFT-LCD的一种，其一个最大的优点是由多个形成在玻璃基板上的MOS晶体管组成的电路可以嵌入到多晶硅TFT-LCD中。当前，多个驱动器能够通过使用低温多晶硅(LTPS)工艺而被集成在玻璃基板上，并且一个包括控制器的完整系统通过使用玻璃上系统(SOG)方法而能被集成在玻璃基板上。
TFT-LCD包括用于驱动排列在液晶板上的多个液晶单元的源极驱动器。源极驱动器包括多个向液晶板提供灰度电压信号的输出缓冲器，并且每一个输出缓冲器包括由晶体管组成的运算放大器。在源极驱动器的运算放大器由晶体管组成的情况中，来自输出缓冲器的对应于相同输入数据的输出电压会有大的偏差(deviation)。这种偏差称为偏移电压。依据产生偏移电压的晶体管的特性，偏移电压变化相当大。因此，由于来自源极驱动器的输出缓冲器的输出信号中的偏差，所以即使在源极驱动器上施加相同数据电压，响应于所述相同数据电压而施加在液晶板上的灰度电压也可能不是相同的。当对于相同的输入数据电压，通过源极驱动器向液晶板提供不同的灰度数据时，液晶板可能出现故障或使信号失真，因此恶化图像质量。
由于晶体管的阈值电压中的偏差，所以产生源极驱动器的输出缓冲器的输出中的偏差。晶体管的阈值电压是导通或截止晶体管所需的电压，并且可以由插入在栅极电极和沟道区域之间的栅极绝缘层的厚度和沟道区域的掺杂浓度的函数来定义。栅极绝缘层的厚度和沟道区域的掺杂浓度可能通过在制造过程中产生的工艺偏差而变化。通常，输出缓冲器的晶体管被制造成彼此相同。尽管尝试将晶体管的栅极绝缘层形成为具有相同的厚度，然而这在制造过程中不总是可能的，因此在输出缓冲器的输出中产生与晶体管阈值电压有关的偏差。
为了解决这个问题，提出了一种涉及在输出缓冲器中另外安装偏移补偿电路的方法。然而，这种方法增加了输出缓冲器的尺寸，并且这是不合需要的。
发明内容
本发明的典型实施例提供具有改善的输出偏差的输出缓冲器，其包括多个彼此具有不同驱动能力的晶体管，并且因此能够改善输出偏差。
本发明的典型实施例还提供平板显示器的源极驱动器，其包括具有改善的输出偏差的输出缓冲器。
依照本发明的典型实施例，提供一种输出缓冲器，其包括：被施加第一差动输入信号的第一输入端；被施加第二差动输入信号的第二输入端；产生基于第二差动输入信号的输出信号并将该输出信号反馈到第一输入端作为第一输入信号的输出端；被施加第一电源电压的第一电源端；被施加第二电源电压的第二电源端；以及放大第一差动输入信号和第二差动输入信号之间的差、上拉输出信号到第一电源电压或下拉输出信号到第二电源电压、并包括多个晶体管的放大单元。
该放大单元可以包括多个具有不同驱动能力的晶体管。
所述多个晶体管可以包括多个低电压晶体管，每个低电压晶体管包括薄栅极绝缘层；以及多个高电压晶体管，每个高电压晶体管包括厚栅极绝缘层。
例如，当12V的电源电压施加在放大单元上时，低电压晶体管具有2V或更低的驱动电压。
所述多个晶体管可以包括多个形成在半导体衬底上的MOS晶体管或多个形成在平面显示板基板上的薄膜晶体管(TFT)。
第一电源电压可以是电源电压，并且第二电源电压可以是地电压。
所述放大单元可以包括接收第一差动输入信号和接收作为第二差动输入信号的输出信号的信号输入单元、确定放大单元的放大级别的放大选择单元、在第一电源端和信号输入单元之间连接的第一电流反射镜单元、在第二电源端和信号输入单元之间连接的第二电流反射镜单元、以及依照信号输入单元和放大选择单元的运行产生输出信号的输出单元。
信号输入单元、放大选择单元、第一电流反射镜单元和第二电流反射镜单元、以及输出单元的每一个可以包括多个晶体管，其中第一电流反射镜单元和第二电流反射镜单元的晶体管包括多个低电压晶体管，其中每个低电压晶体管包括薄栅极绝缘层，并且信号输入单元、放大选择单元以及输出单元的晶体管包括多个高电压晶体管，每个高电压晶体管包括厚栅极绝缘层。
依据本发明的典型实施例，提供了一种产生灰度数据信号和将所述灰度信号输出到由多个显示单元形成的阵列组成的显示板的平板显示器的源极驱动器。该源极驱动器包括存储由外部装置提供的数字数据信号的存储单元、从存储单元接收数字数据信号并将数字数据信号转换为模拟灰度数据信号的数模(D/A)转换单元、以及将模拟灰度数据信号提供给显示板的输出缓冲单元，其中输出缓冲单元包括多个输出缓冲器，并且每个输出缓冲器包括多个具有不同驱动能力的晶体管。
依据本发明的典型实施例，提供了一种平板显示器，其包括多条栅极线、多条源极线以及多个分别连接到所述多条栅极线和多条源极线的显示单元的阵列；产生多个栅极驱动信号和分别将栅极驱动信号施加到显示板的栅极线的栅极驱动器；产生基于数字输入数据信号的模拟灰度电压信号的源极驱动器，该模拟灰度电压信号用来驱动显示板的显示单元；以及控制栅极驱动器和源极驱动器并且将数字输入数据信号施加到源极驱动器的控制器，其中源极驱动器包括将数字输入数据信号转换为模拟灰度电压信号的数模(D/A)转换单元、以及通过源极线将模拟灰度数据信号提供给显示板的输出缓冲单元，其中输出缓冲单元包括多个输出缓冲器、并且每个输出缓冲器包括多个具有不同驱动能力的晶体管。
附图说明
从下列结合附图的描述中，将更详细地理解本发明的典型实施例。
图1是依据本发明典型实施例的薄膜晶体管(TFT)-液晶显示器(LCD)的电路图；
图2是依据本发明典型实施例的TFT-LCD的源极驱动器的方框图；
图3是依据本发明典型实施例的TFT-LCD的源极驱动器的输出缓冲单元的电路图；
图4是依据本发明典型实施例的TFT-LCD的源极驱动器的输出缓冲器的详细电路图；以及
图5是图4所示的依据本发明典型实施例的输出缓冲器的横截面视图。
具体实施方式
现在将参照其中示出本发明的典型实施例的附图来对本发明的典型实施例进行更全面的描述。然而，本发明可以以许多不同的形式体现并且不应该被解释为限制在这里所提出的典型实施例；相反地，提供这些典型实施例以便本公开是彻底的和充分的，并且向本领域技术人员充分地传达本发明的思想。附图中相同的附图标记代表相同的单元，因此将省略对它们的描述。
图1是依据本发明典型实施例的薄膜晶体管(TFT)-液晶显示器(LCD)的电路图。参照图1，该TFT-LCD包括液晶板10，其包括液晶单元阵列、源极驱动器30、以及控制器40。具体而言，该液晶板10包括多条分别被施加多个栅极驱动电压Vg1-Vgm的栅极线12-1到12-m、多条分别与栅极线12-1到12-m交叉并且分别被施加多个灰度电压D1-Dn的源极线13-1到13-n、以及多个分别与栅极线12-1到12-m和数据线13-1到13-n相连的液晶单元11。
每个液晶单元11包括TFT ST，其具有与栅极线12-1到12-m之一相连的栅极和与源极线13-1到13-n之一相连的漏极、以及具有与TFT ST的源极相连的端子和被施加公共电压Vc的第二端子的液晶电容CLC。每个液晶单元11还可以包括与液晶电容CLC并联连接的存储电容Cst(未示出)。
栅极驱动器20产生导通或截止液晶单元11的TFT ST的栅极的多个栅极驱动信号(即栅极驱动电压Vg1到Vgm)，并且分别将栅极驱动电压Vg1到Vgm施加到栅极线12-1到12-m。源极驱动器30响应于输入数据而将灰度电压D1到Dn分别施加到源极线13-1到13-n。控制器40接收由外部装置(未示出)提供的控制信号并且根据所接收的控制信号产生用于驱动栅极驱动器20和源极驱动器30的驱动器控制信号(未示出)。
栅极驱动器20和源极驱动器30可以设置在液晶板10之外。可选地，如果TFT-LCD是玻璃上芯片(COG)型，则栅极驱动器20和源极驱动器30可以设置在液晶板10上。栅极驱动器20和源极驱动器30可以在液晶板10的单元阵列形成期间形成在玻璃基板上。控制器40可以设置在液晶板10之外。可选地，如果TFT-LCD是玻璃上系统(SOG)型，则控制器40可以设置在液晶板10上。
图2是图1所示依据本发明典型实施例的源极驱动器30的结构图。参照图2，源极驱动器30包括移位寄存器单元310、第一锁存单元320、第二锁存单元330、数模(D/A)转换单元340、以及输出缓冲单元350。移位寄存器单元310从图1所示的控制器40接收数据时钟信号HCLK和水平同步开始信号STH。移位寄存器310串行移位水平同步开始信号STH多次，并且将移位结果输出到第一锁存单元320。
第一锁存器320响应于移位寄存器单元310的输出信号而顺序地从控制器40接收和锁存多个数据信号，每个数据信号由预设数量的位组成(例如，R、G、B数据信号，每个由8位组成)。R、G和B数据信号是数字信号，每个具有预设的灰度值。当所有要输出到图1所示的源极线13-1到13-n的R、G和B数据信号存储在第一锁存单元320中时，它们同时输出到第二锁存单元330。
响应于输出使能信号OE，存储在第二锁存单元330中的R、G和B数据信号输出到D/A转换单元340。D/A转换单元340依照由第二锁存单元330提供的R、G和B数据信号，选择由灰度电压产生单元(未示出)产生的多个灰度电压(例如，V+到V-)中的一个，并输出选定的灰度电压。换句话说，D/A转换单元340从第二锁存单元330接收为数字信号的R、G和B数据信号，并将它们转换成作为模拟信号的灰度电压信号。D/A转换单元340可以包括多个D/A转换器(例如n个D/A转换器)(未示出)。在这种方式下，这n个D/A转换器分别将模拟灰度电压信号DAC1到DACn提供给输出缓冲单元350。
源极驱动器30还可以包括电平转换单元(未示出)，其设置在第二锁存单元330和D/A转换单元340之间。所述电平转换单元将存储在第二锁存单元330中的R、G和B数据信号转换为具有用来驱动液晶板10的足够高的电压的R、G和B数据信号。
输出缓冲单元350通过源极线13-1到13-n向液晶板10提供来自D/A转换单元340的输出信号。参照图3，输出缓冲单元350包括多个输出缓冲器，例如，n个输出缓冲器351到35n，其分别向源极线13-1到13-n提供由D/A转换单元340的多个D/A转换器产生的灰度电压信号DAC1到DACn。
输出缓冲器351到35n的每一个输出缓冲器由差动放大器组成，所述差动放大器具有被提供灰度电压信号DAC0到DACn中的一个的同相输入端(+)，以及被反馈多个输出信号CH1到CHn中的一个的反相输入端(-)。输出缓冲器351到35n分别放大灰度电压信号DAC1到DACn，并通过源极线13-1到13-n将放大结果(也就是输出信号CH1到CHn)提供给液晶板10。
图4是图3所示依据本发明典型实施例的输出缓冲器351到35n中的一个的详细电路图。输出缓冲器351到35n都具有相同的结构。参照图4，输出缓冲器351到35n的每一个都包括差动放大单元、放大选择单元34、输出单元35、以及使能单元36。所述差动放大单元包括信号输入单元31、第一电流反射镜单元32以及第二电流反射镜单元33。信号输入单元31通过第一差动输入端接收由D/A转换单元340提供的灰度电压信号DAC0到DACn中的一个作为第一差动输入信号inp，并通过第二差动输入端接收来自输出端out的输出信号CH1到CHn中的一个作为第二差动输入信号inn。第一差动输入端相应于如图3所示的同相输入端(+)，并且第二差动输入端相应于如图3所示的反相输入端(-)。
信号输入单元31包括第一NMOS晶体管MN1和第二NMOS晶体管MN2，其分别接收第一差动输入信号inp和第二差动输入信号inn；以及第一PMOS晶体管MP1和第二PMOS晶体管MP2，分别接收第一差动输入信号inp和第二差动输入信号inn。第一差动输入信号inp和第二差动输入信号inn分别被施加在第一NMOS晶体管MN1和第二NMOS晶体管MN2的栅极上，第一NMOS晶体管MN1和第二NMOS晶体管MN2的源极共同连接到第二节点a2，以及第一NMOS晶体管MN1和第二NMOS晶体管MN2的漏极分别连接到第七节点a7和第三节点a3。第二差动输入信号inn施加到第一PMOS晶体管MP1和第二PMOS晶体管MP2的栅极，第一PMOS晶体管MP1和第二PMOS晶体管MP2的源极共同连接到第一节点a1，以及第一PMOS晶体管MP1和第二PMOS晶体管MP2的漏极分别连接到第十节点a10和第六节点a6。
第一电流反射镜单元32包括第五PMOS晶体管MP5和第七PMOS晶体管MP7。第五PMOS晶体管MP5和第七PMOS晶体管MP7的栅极共同连接到第四节点a4，第五PMOS晶体管MP5和第七PMOS晶体管MP7的源极连接到第一电源端，以及第五PMOS晶体管MP5和第七PMOS晶体管MP7的漏极分别连接到第三节点a3和第七节点a7。电源电压Vdd提供到第一电源端。
第二电流反射镜单元33包括第五NMOS晶体管MN5和第七NMOS晶体管MN7。第五NMOS晶体管MN5和第七NMOS晶体管MN7的栅极共同连接到第五节点a5，第五NMOS晶体管MN5和第七NMOS晶体管MN7的源极连接到第二电源端，以及第五NMOS晶体管MN5和第七NMOS晶体管MN7的漏极分别连接到第六节点a6和第十节点a10。地电压提供到第二电源端。
当输出缓冲器放大由D/A转换单元340提供的灰度电压信号DCA0到DCAn中的一个时，放大选择单元34确定用于差动放大单元的放大级别。例如，放大选择单元34依据外部电路(未示出)提供的第五偏压vb5和第六偏压vb6选定放大级别A、放大级别B、以及放大级别AB中的一个，并允许差动放大单元依据选定的放大级别放大第一差动输入信号inp和第二差动输入信号inn。放大选择单元34包括第四PMOS晶体管MP4、第六PMOS晶体管MP6、第九PMOS晶体管MP9和第十PMOS晶体管MP10以及第四NMOS晶体管MN4、第六NMOS晶体管MN6、第九NMOS晶体管MN9和第十NMOS晶体管MN10。
第二偏压vb2施加在第四PMOS晶体管MP4和第六PMOS晶体管MP6的栅极上，第四PMOS晶体管MP4和第六PMOS晶体管MP6的源极分别连接到第三节点a3和第七节点a7，第四PMOS晶体管MP4和第六PMOS晶体管MP6的漏极分别连接到第四节点a4和第八节点a8。第三偏压vb3施加在第四NMOS晶体管MN4和第六NMOS晶体管MN6的栅极上，第四NMOS晶体管MN4和第六NMOS晶体管MN6的源极分别连接到第六节点a6和第十节点a10，第四NMOS晶体管MN4和第六NMOS晶体管MN6的漏极分别连接到第五节点a5和第九节点a9。第五偏压vb5施加在第九PMOS晶体管MP9和第十PMOS晶体管MP10的栅极上，第九PMOS晶体管MP9和第十PMOS晶体管MP10的源极分别连接到第四节点a4和第八节点a8，第九PMOS晶体管MP9和第十PMOS晶体管MP10的漏极分别连接到第五节点a5和第九节点a9。第六偏压vb6施加在第九NMOS晶体管MN9和第十NMOS晶体管MN10的栅极上，第九NMOS晶体管MN9和第十NMOS晶体管MN10的源极分别连接到第五节点a5和第九节点a9，第九NMOS晶体管MN9和第十NMOS晶体管MN10的漏极分别连接到第四节点a4和第八节点a8。
输出单元35包括第八PMOS晶体管MP8、第八NMOS晶体管MN8、以及第一电容C1和第二电容C2。第八PMOS晶体管MP8的栅极和第八NMOS晶体管MN8的栅极分别连接到第八节点a8和第九节点a9，第八PMOS晶体管MP8的源极和第八NMOS晶体管MN8的源极分别连接到第一电源端和第二电源端，第八PMOS晶体管MP8的漏极和第八NMOS晶体管MN8的漏极共同连接到输出端out。上拉信号pu通过第八节点a8施加在第八PMOS晶体管MP8的栅极上，下拉信号pd通过第九节点a9施加在第八NMOS晶体管MN8的栅极上。第一电容C1的第一端连接到第七节点a7，以及第二电容C2的第一端连接到第十节点a10。第一电容C1的第二端和第二电容C2的第二端共同连接到输出端out。
使能单元36使能差动放大单元的信号输入单元31并包括第三PMOS晶体管MP3以及第三NMOS晶体管MN3。第一偏压vb1和第四偏压vb4分别施加在第三PMOS晶体管MP3的栅极和第三NMOS晶体管MN3的栅极上，第三PMOS晶体管MP3的源极和第三NMOS晶体管MN3的源极分别连接到第一电源端和第二电源端，并且第三PMOS晶体管MP3的漏极和第三NMOS晶体管MN3的漏极分别连接到第一节点a1和第二节点a2。第一偏压vb1到第六偏压vb6是由外部装置(未示出)提供的恒定电压。
输出缓冲器接收第一差动输入信号inp和第二差动输入信号inn，并且分别使用第一偏压vb1和第四偏压vb4激活第三PMOS晶体管MP3和第三NMOS晶体管MN3。差动放大单元放大第一差动输入信号inp和第二差动输入信号inn之间的差，并向第七节点a7和第十节点a10提供放大结果。放大选择单元34基于分别施加到第十PMOS晶体管MP10和第十NMOS晶体管MN10的第五偏压vb5和第六偏压vb6确定差动放大单元的放大级别。而且，放大选择单元34将上拉信号pu和下拉信号pd发送给输出单元35。输出单元35的第八PMOS晶体管MP8和第八NMOS晶体管MN8分别响应于上拉信号pu和下拉信号pd而受到驱动，并且因此产生通过输出端out的图3所示的输出信号CH1到CHn。
如果源极驱动器30使用反转驱动方法(例如，点反转驱动方法)驱动液晶板10，则D/A转换单元340可以将作为灰度电压信号DAC1到DACn的多个正灰度电压信号和多个负灰度电压信号提供给图2中的输出缓冲单元350。在这种情况下，图1的源极驱动器30还可以包括极性反转控制单元(未示出)，其控制要分别提供给输出缓冲单元350的输出缓冲器351到35n的、作为灰度电压信号DAC1到DACn的正灰度电压信号或负灰度电压信号。
由于组成输出缓冲器351到35n的每一个的MOS晶体管MP1到MP10和MN1到MN10的阈值电压Vth的不规律，所以输出缓冲器351到35n的输出信号out可能具有偏差(以下称为输出偏差)。在阈值电压Vth中的偏差S(ΔVth)可以由以下方程式(1)表示：
S ( ΔVth ) = Avt W × L = q × Nt Cox × W × L
其中Nt表示多个MOS晶体管的沟道区域的掺杂浓度，Cox表示MOS晶体管的栅极绝缘层的电容，W和L分别表示MOS晶体管的宽度和长度，以及q表示MOS晶体管中电荷的数量。
如方程式(1)所示，如果输出缓冲器的多个MOS晶体管具有相同宽度和长度并且具有相同的沟道区域掺杂浓度，则MOS晶体管的阈值电压Vth中的偏差S(ΔVth)依照MOS晶体管的栅极绝缘层的厚度而变化。具体而言，栅极绝缘层越厚，阈值电压的偏差S(ΔVth)越大。
在以下给出的表1中示出了分别对应于输出缓冲器351到35n的每一个的MOS晶体管的第一节点a1到第十节点a10的电压。表1示出了当电源电压Vdd为12V以及输入电压Vin(也就是第一差动输入信号inp的电压)是0.2V、4V、11.8V或8V时的第一节点a1到第十节点a10的电压。在MOS晶体管MP1到MP10和MN1到MN10中，具有低驱动电压的那些晶体管对输出偏差δ的影响要比具有高驱动电压的那些晶体管大很多。例如，参考MOS晶体管MP1到MP10和MN1到MN10，当电源电压Vdd为12V时，具有2V或更低的驱动电压的那些，对于12V的电源电压和0V的地电压可以相当大地影响输出偏差δ。参考表1，第三节点a3、第六节点a6、第七节点a7、以及第十节点a10维持2V或更低的驱动电压，而与输入电压Vin无关。第五PMOS晶体管MP5和第七PMOS晶体管MP7(其包括在第一电流反射镜单元32中并分别连接到第三节点a3和第七节点a7)具有2V或更低的低驱动电压。反之，节点a6和a10相对于地电压而维持2V或更低的低驱动电压，并且第五NMOS晶体管MN5和第七NMOS晶体管MN7(其包括在第二电流反射镜单元33中并且分别连接到第六节点a6和第十节点a10)相对于12V的电源电压Vdd和0V的地电压具有2V或更低的驱动电压。然而，节点a5和a9相对于电源电压和地电压维持2V或更低的低驱动电压。
为了减少输出偏差δ，第五PMOS晶体管MP5和第七PMOS晶体管MP7以及第五NMOS晶体管MN5和第七NMOS晶体管MN7的栅极绝缘层可以形成得比其它MOS晶体管的栅极绝缘层薄。
因此，如图5所示，具有低驱动电压的第五PMOS晶体管MP5和第七PMOS晶体管MP7以及第五NMOS晶体管MN5和第七NMOS晶体管MN7可以形成为具有薄栅极绝缘层的低电压晶体管50a，而其它MOS晶体管可以形成为具有厚栅极绝缘层的高电压晶体管50b。将参照图5进一步详细说明低电压晶体管50a和高电压晶体管50b。
表1
Figure G071C6632220070706D000111
参照图5，低电压晶体管50a包括薄薄地形成在衬底51上的栅极绝缘层53a、栅极电极55a、以及源极/漏极区域57a。高电压晶体管50b包括更厚地形成在衬底51上的栅极绝缘层53b、栅极电极55b、以及源极/漏极区域57b。栅极绝缘层53a的厚度小于栅极绝缘层53b的厚度。输出缓冲器351到35n的每一个的MOS晶体管MP1到MP10和MN1到MN10不限于图5所示的结构，而是可以具有多种结构。
在图1中的源极驱动器30与液晶显示板10的单元阵列集成在一起的情况下，基板(诸如广泛使用在平板显示板的制造上的玻璃基板、塑料基板、或金属基板)可以用作衬底51，低电压晶体管50a和高电压晶体管50b可以通过使用例如低温多晶硅工艺形成为N型或P型TFT。另一方面，在源极驱动器30与液晶显示板10的单元阵列不集成在一起的情况下，衬底51可以由半导体衬底(诸如广泛使用在半导体集成电路制造中的硅衬底)组成，而低电压晶体管50a和高电压晶体管50b可以形成为典型的MOS晶体管。
依照本发明的典型实施例，当电源电压Vdd为12V时，那些形成为低电压MOS晶体管的MOS晶体管MP1到MP10和MN1到MN10具有2V或更低的驱动电压，但是本发明并不限于此。
如上所述，依照本发明的典型实施例，在多个平板显示器的源极驱动器的输出缓冲器的晶体管中，显著影响输出偏差的那些晶体管形成为包括薄栅极绝缘层的低电压晶体管，而其余的多个晶体管形成为包括厚栅极绝缘层的高电压晶体管。因此，可以改善由于多个晶体管的阈值电压的变化而产生的输出缓冲器的输出偏差，而不增加输出缓冲器的芯片面积。而且，由多个具有不同驱动能力的晶体管组成的输出缓冲器能够应用于各种平板显示器。
虽然已经参照本发明的典型实施例详细示出和说明了本发明，但是本领域普通技术人员可以理解，在不脱离下述权利要求所限定的本发明的精神和范围的情况下，可以在形式和细节方面做出各种改变。

Claims (20)

1.一种输出缓冲器，包括：
第一输入端子，被施加第一差动输入信号；
第二输入端子，被施加第二差动输入信号；
输出端子，在其上产生基于所述第二差动输入信号的输出信号并且其将所述输出信号反馈回所述第一输入端子作为所述第一差动输入信号；
第一电源端子，被施加第一电源电压；
第二电源端子，被施加第二电源电压；以及
放大单元，其放大所述第一差动输入信号和所述第二差动输入信号之间的差，将所述输出信号上拉到所述第一电源电压或将所述输出信号下拉到所述第二电源电压，并且其包括多个晶体管，
其中，所述多个晶体管包括：多个低电压晶体管，每个低电压晶体管包括薄栅极绝缘层；以及多个高电压晶体管，每个高电压晶体管包括厚栅极绝缘层。
2.如权利要求1所述的输出缓冲器，其中，当将12V的电源电压施加到所述放大单元时，所述多个低电压晶体管具有2V或更低的驱动电压。
3.如权利要求1所述的输出缓冲器，其中所述多个晶体管包括多个形成在半导体衬底上的MOS晶体管，或者多个形成在平面显示板基板上的薄膜晶体管。
4.如权利要求1所述的输出缓冲器，其中所述第一电源电压是预定电源电压，而所述第二电源电压是地电压。
5.如权利要求1所述的输出缓冲器，其中所述放大单元包括：
信号输入单元，其接收所述第一差动输入信号以及接收作为所述第二差动输入信号的所述输出信号；
放大选择单元，其确定所述放大单元的放大级别；
第一电流反射镜单元，其连接在所述第一电源端子和所述信号输入单元之间；
第二电流反射镜单元，其连接在所述第二电源端子和所述信号输入单元之间；以及
输出单元，其依照所述信号输入单元和所述放大选择单元的运行而产生所述输出信号。
6.如权利要求5所述的输出缓冲器，其中所述信号输入单元、所述放大选择单元、所述第一电流反射镜单元和第二电流反射镜单元、以及所述输出单元的每个包括多个晶体管，其中所述第一电流反射镜单元和第二电流反射镜单元的晶体管包括多个低电压晶体管，每个低电压晶体管具有薄栅极绝缘层，并且所述信号输入单元、所述放大选择单元以及所述输出单元的晶体管包括多个高电压晶体管，每个高电压晶体管具有厚栅极绝缘层。
7.一种平板显示器的源极驱动器，其产生灰度数据信号并将所述灰度数据信号输出到由多个显示单元的阵列形成的显示板，所述源极驱动器包括：
存储单元，其存储由外部装置提供的数字数据信号；
数模转换单元，其接收来自所述存储单元的数字数据信号并将所述数字数据信号转换为模拟灰度数据信号；以及
输出缓冲单元，其将所述模拟灰度数据信号提供给所述显示板，
其中所述输出缓冲单元包括多个输出缓冲器，并且每个输出缓冲器包括多个晶体管，
其中，所述多个晶体管包括：多个低电压晶体管，每个低电压晶体管包括薄栅极绝缘层；以及多个高电压晶体管，每个高电压晶体管包括厚栅极绝缘层。
8.如权利要求7所述的源极驱动器，其中，当将12V的电源电压施加到所述输出缓冲单元时，所述低电压晶体管具有2V或更低的驱动电压。
9.如权利要求7所述的源极驱动器，其中每个输出缓冲器包括：
信号输入单元，其接收第一差动输入信号和接收作为第二差动输入信号的所述灰度数据信号；
放大选择单元，其确定相应的输出缓冲器的放大级别；
第一电流反射镜单元，其连接在第一电源端子和所述信号输入单元之间；
第二电流反射镜单元，其连接在第二电源端子和所述信号输入单元之间；以及
输出单元，依照所述信号输入单元和所述放大选择单元的运行而产生所述灰度数据信号。
10.如权利要求9所述的源极驱动器，其中所述信号输入单元、所述放大选择单元、所述第一电流反射镜单元和所述第二电流反射镜单元、以及所述输出单元的每个包括多个晶体管，其中所述第一电流反射镜单元和所述第二电流反射镜单元的晶体管包括多个低电压晶体管，每个低电压晶体管具有薄栅极绝缘层，而所述信号输入单元、所述放大选择单元以及所述输出单元的晶体管包括多个高电压晶体管，每个高电压晶体管具有厚栅极绝缘层。
11.如权利要求7所述的源极驱动器，其中所述显示板为液晶板。
12.如权利要求7所述的源极驱动器，其中所述多个晶体管包括多个形成在半导体衬底上的MOS晶体管，或者多个形成在平板显示板基板上的薄膜晶体管。
13.如权利要求7所述的源极驱动器，其中所述平板显示器是玻璃上系统SOG型。
14.一种平板显示器，包括：
显示板，包括多条栅极线、多条源极线、以及分别连接到所述多条栅极线和多条源极线的多个显示单元的阵列；
栅极驱动器，产生多个栅极驱动信号并且分别将所述多个栅极驱动信号施加到所述显示板的所述多条栅极线；
源极驱动器，产生基于数字输入数据信号的模拟灰度电压信号，所述模拟灰度电压信号用来驱动所述显示板的显示单元的阵列；以及
控制器，控制所述栅极驱动器和所述源极驱动器以及将所述数字输入数据信号施加到所述源极驱动器，
其中所述源极驱动器包括：
数模转换单元，将所述数字输入数据信号转换为所述模拟灰度电压信号；以及
输出缓冲器，经由所述多条源极线将所述模拟灰度电压信号提供到所述显示板，其中所述输出缓冲单元包括多个输出缓冲器，并且所述多个输出缓冲器的每一个包括多个晶体管，
其中所述多个晶体管包括多个具有低驱动电压的低电压晶体管，以及多个具有高驱动电压的高电压晶体管。
15.如权利要求14所述的平板显示器，其中，当将12V的电源电压施加到所述放大单元时，所述低电压晶体管具有2V或更低的驱动电压。
16.如权利要求14所述的平板显示器，其中所述显示板为液晶板。
17.如权利要求14所述的平板显示器，其中所述多个晶体管包括多个形成在半导体衬底上的MOS晶体管，或多个形成在平板显示板基板上的薄膜晶体管。
18.如权利要求14所述的平板显示器是玻璃上系统SOG型。
19.如权利要求14所述的平板显示器，其中所述多个输出缓冲器的每一个包括：
信号输入单元，接收第一差动输入信号和接收作为第二差动输入信号的所述灰度电压信号；
放大选择单元，确定相应输出缓冲器的放大级别；
第一电流反射镜单元，连接在第一电源端子和所述信号输入单元之间；
第二电流反射镜单元，连接在第二电源端子和所述信号输入单元之间；以及
输出单元，依照所述信号输入单元和所述放大选择单元的运行而产生所述模拟灰度数据信号。
20.如权利要求19所述的平板显示器，其中所述信号输入单元、所述放大选择单元、所述第一电流反射镜单元和第二电流反射镜单元、以及所述输出单元的每个包括多个晶体管，其中所述第一电流反射镜单元和所述第二电流反射镜单元的多个晶体管包括多个低电压晶体管，每个低电压晶体管具有薄栅极绝缘层，并且所述信号输入单元、所述放大选择单元以及所述输出单元的晶体管包括多个高电压晶体管，每个高电压晶体管具有厚栅极绝缘层。
CN2007101266322A 2006-01-13 2007-01-15 输出缓冲器和具有其的用于平板显示器的源极驱动器 Active CN101071552B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060003962A KR100790977B1 (ko) 2006-01-13 2006-01-13 출력편차가 개선된 출력버퍼 및 이를 구비한평판표시장치용 소오스 드라이버
KR3962/06 2006-01-13

Publications (2)

Publication Number Publication Date
CN101071552A CN101071552A (zh) 2007-11-14
CN101071552B true CN101071552B (zh) 2011-10-26

Family

ID=38262711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101266322A Active CN101071552B (zh) 2006-01-13 2007-01-15 输出缓冲器和具有其的用于平板显示器的源极驱动器

Country Status (5)

Country Link
US (1) US7671831B2 (zh)
JP (1) JP5143431B2 (zh)
KR (1) KR100790977B1 (zh)
CN (1) CN101071552B (zh)
DE (1) DE102007003198B4 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101361275B1 (ko) * 2007-08-08 2014-02-11 엘지전자 주식회사 디지털 디스플레이의 디지털 아날로그 변환 장치
JP4466735B2 (ja) * 2007-12-28 2010-05-26 ソニー株式会社 信号線駆動回路および表示装置、並びに電子機器
CN101471602B (zh) 2007-12-29 2012-11-07 比亚迪股份有限公司 双向直流电源电路
CN101471577B (zh) 2007-12-29 2011-06-15 比亚迪股份有限公司 双节可充电电池电压平衡电路
KR101385206B1 (ko) * 2008-01-07 2014-04-14 삼성디스플레이 주식회사 게이트 드라이버, 그 구동 방법 및 이를 구비하는 표시장치
JP5236434B2 (ja) * 2008-11-21 2013-07-17 ラピスセミコンダクタ株式会社 表示パネルの駆動電圧出力回路
JP5172748B2 (ja) * 2009-03-11 2013-03-27 ルネサスエレクトロニクス株式会社 表示パネルドライバ及びそれを用いた表示装置
WO2011092769A1 (ja) * 2010-02-01 2011-08-04 パナソニック株式会社 演算増幅回路、信号駆動装置、表示装置及びオフセット電圧調整方法
TWI456896B (zh) * 2011-03-16 2014-10-11 Himax Tech Ltd 輸出緩衝器
TWI454057B (zh) * 2011-03-31 2014-09-21 Raydium Semiconductor Corp 源極驅動器之輸出緩衝器
TWI530926B (zh) * 2011-05-03 2016-04-21 天鈺科技股份有限公司 源極驅動器及顯示裝置
KR101916224B1 (ko) * 2012-03-21 2018-11-08 삼성전자 주식회사 출력 버퍼용 증폭기 및 이를 이용한 신호 처리 장치
CN103151010B (zh) * 2013-02-27 2014-12-10 京东方科技集团股份有限公司 一种移位寄存器和显示装置
KR101481780B1 (ko) 2013-08-23 2015-01-13 충북대학교 산학협력단 차동입력 전압 증폭기
KR101598077B1 (ko) * 2014-10-10 2016-03-07 주식회사 동부하이텍 소스 드라이버 및 이를 포함하는 표시 장치
CN112955946A (zh) * 2018-11-09 2021-06-11 株式会社半导体能源研究所 显示装置及电子设备
KR102633090B1 (ko) 2019-08-05 2024-02-06 삼성전자주식회사 데이터 라인으로의 전압 출력을 가속시키기 위한 디스플레이 구동 회로
CN112468101B (zh) * 2021-01-28 2021-04-30 上海灵动微电子股份有限公司 超低静态功耗的缓冲器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1211855A (zh) * 1997-09-04 1999-03-24 日本电气株式会社 运算放大器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311145A (en) * 1993-03-25 1994-05-10 North American Philips Corporation Combination driver-summing circuit for rail-to-rail differential amplifier
JP3595153B2 (ja) * 1998-03-03 2004-12-02 株式会社 日立ディスプレイズ 液晶表示装置および映像信号線駆動手段
TW461180B (en) * 1998-12-21 2001-10-21 Sony Corp Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
JP2001015609A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置、液晶表示装置及び半導体装置の製造方法
JP3759394B2 (ja) * 2000-09-29 2006-03-22 株式会社東芝 液晶駆動回路および負荷駆動回路
JP4128763B2 (ja) 2000-10-30 2008-07-30 株式会社東芝 電圧切り替え回路
JP4472155B2 (ja) * 2000-10-31 2010-06-02 富士通マイクロエレクトロニクス株式会社 液晶表示装置用データドライバ
JP3971605B2 (ja) * 2001-12-19 2007-09-05 松下電器産業株式会社 ゲインブースト演算増幅回路
JP3626734B2 (ja) 2002-03-11 2005-03-09 日本電気株式会社 薄膜半導体装置
KR100493021B1 (ko) 2002-07-10 2005-06-07 삼성전자주식회사 반도체 메모리 장치 및 그의 제조방법
JP4015908B2 (ja) * 2002-08-29 2007-11-28 松下電器産業株式会社 表示装置用駆動回路及び表示装置
US6970152B1 (en) * 2002-11-05 2005-11-29 National Semiconductor Corporation Stacked amplifier arrangement for graphics displays
JP2004317857A (ja) * 2003-04-17 2004-11-11 Nec Yamagata Ltd 駆動回路及び表示装置
JP2005043865A (ja) * 2003-07-08 2005-02-17 Seiko Epson Corp 表示装置の駆動方法及び駆動装置
US7907108B2 (en) * 2003-10-28 2011-03-15 Samsung Electroniccs Co., Ltd. Source driver circuits and methods providing reduced power consumption for driving flat panel displays
KR20050077049A (ko) * 2004-01-26 2005-08-01 삼성전자주식회사 박막 트랜지스터의 형성 방법
JP2005260168A (ja) * 2004-03-15 2005-09-22 Sharp Corp トランジスタを備えた装置およびその製造方法
JP2005321510A (ja) * 2004-05-07 2005-11-17 Casio Comput Co Ltd 表示装置及びその駆動制御方法
JP4419897B2 (ja) * 2005-03-30 2010-02-24 エプソンイメージングデバイス株式会社 液晶表示装置の駆動法、液晶表示装置及び電子機器
US7561137B2 (en) * 2005-06-24 2009-07-14 Agere Systems Inc. Comparator-based drivers for LCD displays and the like
KR101147104B1 (ko) * 2005-06-27 2012-05-18 엘지디스플레이 주식회사 액정 표시 장치의 데이터 구동 방법 및 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1211855A (zh) * 1997-09-04 1999-03-24 日本电气株式会社 运算放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2003-229725A 2003.08.15

Also Published As

Publication number Publication date
DE102007003198A1 (de) 2007-10-11
US7671831B2 (en) 2010-03-02
JP2007189699A (ja) 2007-07-26
JP5143431B2 (ja) 2013-02-13
DE102007003198B4 (de) 2014-11-06
CN101071552A (zh) 2007-11-14
KR20070075565A (ko) 2007-07-24
KR100790977B1 (ko) 2008-01-03
US20070164974A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
CN101071552B (zh) 输出缓冲器和具有其的用于平板显示器的源极驱动器
US8390609B2 (en) Differential amplifier and drive circuit of display device using the same
US7903078B2 (en) Data driver and display device
JP4275166B2 (ja) データドライバ及び表示装置
CN101459413B (zh) 数字模拟变换电路和使用它的显示装置的数据驱动器
JP4237219B2 (ja) データ受信回路とデータドライバ及び表示装置
US7495512B2 (en) Differential amplifier, data driver and display device
US8274504B2 (en) Output amplifier circuit and data driver of display device using the same
US8085234B2 (en) Capacitive load driving circuit, method of driving capacitive load, method of driving liquid crystal display device
US7683897B2 (en) Data driver capable of an offset compensation and display apparatus having the same
US7623109B2 (en) Display device
US20090179890A1 (en) Operational amplifier, drive circuit, and method for driving liquid crystal display device
US20090303210A1 (en) Display panel driver and display device
US7825727B2 (en) Differential amplifier
US7554389B2 (en) Differential amplifier and digital-to-analog converter
US20090160849A1 (en) Integrated circuit device, electro-optical device, and electronic instrument
US20110057922A1 (en) Drive device and display device
US8149054B2 (en) Operational amplifier
KR20060074933A (ko) 액정표시장치의 소오스 구동부에서 출력 신호의 슬루레이트를 개선한 출력 버퍼
US20090160881A1 (en) Integrated circuit device, electro-optical device, and electronic instrument
JP4846819B2 (ja) データドライバ及び表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant