DE102006062381A1

DE102006062381A1 - EEPROM und Verfahren zum Betreiben und Herstellen desselben

Info

Publication number: DE102006062381A1
Application number: DE102006062381A
Authority: DE
Inventors: Geun-sook Suwon Park; Sang-Bae Yi; Soo-Cheol Lee; Ho-Ik Hwang; Tae-jung Yongin Lee
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2005-12-22
Filing date: 2006-12-22
Publication date: 2007-08-09
Anticipated expiration: 2026-12-23
Also published as: KR100660901B1; US7593261B2; US20090310427A1; JP2007173834A; US20070145459A1; CN101013701A; US8050091B2; DE102006062381B4; JP5259081B2

Abstract

Die Erfindung bezieht sich auf einen EEPROM sowie auf Verfahren zum Betreiben und Herstellen desselben. Ein EEPROM gemäß der Erfindung beinhaltet ein Halbleitersubstrat (10) mit voneinander beabstandet einem ersten, zweiten und dritten aktiven Bereich (11, 13, 15), einem gemeinsamen floatenden Gate (30), das über dem ersten bis dritten aktiven Bereich quert, Source-/Drainbereichen (13s, 13d), die in dem dritten aktiven Bereich (13) auf entgegengesetzten Seiten des floatenden Gates ausgebildet sind, und wenigstens einer ersten Zwischenverbindung, die mit dem ersten aktiven Bereich verbunden ist, einer zweiten Zwischenverbindung, die mit dem zweiten aktiven Bereich verbunden ist, und einer dritten Zwischenverbindung, die mit einem der Source-/Drainbereiche verbunden ist. Um Daten zu schreiben, wird ein Programmierspannung dem ersten aktiven Bereich und eine Massespannung dem zweiten aktiven Bereich zugeführt. Um Daten zu löschen, wird die Massespannung dem ersten aktiven Bereich und eine Löschspannung dem zweiten aktiven Bereich zugeführt. Um Daten auszulesen, wird eine Lesespannung dem ersten aktiven Bereich, eine Leistungsversorgungsspannung dem Drainbereich und eine Massespannung dem Sourcebereich zugeführt. Verwendung in der Halbleiterspeicherbauelementtechnologie.

Description

Die Erfindung bezieht sich auf einen elektrisch löschbaren und programmierbaren Festwertspeicher (EEPROM) und Verfahren zum Betreiben und Herstellen desselben.

Halbleiterspeicherbauelemente sind allgemein als entweder flüchtige Speicherbauelemente, die gespeicherte Daten verlieren, wenn die Zufuhr von Leistung unterbrochen wird, oder nichtflüchtige Speicherbauelemente klassifiziert, die gespeicherte Daten halten, selbst wenn die Zufuhr von Leistung unterbrochen wird. Elektrisch löschbare und programmierbare Festwertspeicher (EEPROMs) sind eine Art von nichtflüchtigem Speicherbauelement.

Ein EEPROM benutzt im Allgemeinen eine Stapelgatestruktur innerhalb jeder Einheitsspeicherzelle, wobei die Stapelgatestruktur ein floatendes Gate und ein über dem floatenden Gate ausgebildetes Steuergate beinhaltet.

Dabei können verschiedene Fertigungstechniken zur Bildung eines Halbleiterbauelements verwendet werden. Eine derartige Technik bein haltet ein System-auf-Chip (SOC). In einem SOC sind ein logisches Bauelement, ein Speicherbauelement und weitere derartige Komponenten eines Halbleiterbauelements in einem einzelnen Chip aufgenommen. Da alle die Funktionen dieser Komponenten auf einem einzelnen Chip integriert sind, kann die Abmessung des Bauelements signifikant reduziert werden. Des Weiteren können auch die Fertigungskosten des Halbleiterbauelements reduziert werden, da die gesamte Funktionalität dieser Komponenten in einem Chip vorhanden ist.

Da das SOC eine Anzahl von Bauelementen beinhaltet, wäre es bevorzugt, wenn die Bauelementkomponenten auf dem SOC unter Verwendung identischer Prozesstechniken hergestellt werden könnten. Wenn zum Beispiel das SOC ein logisches Bauelement und ein EEPROM-Speicherbauelement beinhaltet, wäre es vorteilhaft, wenn sowohl das logische Bauelement als auch der EEPROM unter Verwendung identischer Prozesstechniken hergestellt würden. Es gibt jedoch möglicherweise Probleme, die mit der Verwendung der gleichen Prozesstechniken für verschiedene Komponenten auf einem SOC verknüpft sind. Dies liegt in erster Linie an den verschiedenen Strukturen der Komponenten auf dem SOC. Ein logisches Bauelement verwendet zum Beispiel einen Transistor mit einer Einzelgatestruktur, während ein EEPROM einen Transistor mit einer Stapelgatestruktur verwendet. Diese verschiedenen Strukturen können die Fertigung eines SOC signifikant kompliziert machen.

In einem Versuch, dieses Problem zu überwinden, wurde ein EEPROM mit einer Einzelgatestruktur untersucht. Durch Benutzen eines EEPROMs mit der Einzelgatestruktur kann das SOC unter Verwendung des gleichen CMOS-Prozesses hergestellt werden, der auch zur Herstellung des logischen Bauelements verwendet wird.

Die 1A und 1B stellen eine herkömmliche Technik zum Schreiben von Daten und zum Löschen von Daten eines EEPROMs mit einer Einzelgatestruktur dar. Bezugnehmend auf 1A ist ein p-leitendes Halbleitersubstrat 100 bereitgestellt. Des Weiteren sind n-leitende Source- /Drainbereiche 117 und ein n-Muldenkontaktbereich 115 in dem Halbleitersubstrat 100 ausgebildet. Außerdem ist eine n-Mulde 110 in dem Halbleitersubstrat 100 ausgebildet. Des Weiteren sind p-leitende Source-/Drainbereiche 113 in der n-Mulde 110 ausgebildet. Schließlich sind ein n-Gate 127 und ein p-Gate 123 auf dem Halbleitersubstrat 100 ausgebildet. In dem in 1A gezeigten EEPROM sind das n-Gate 127 und das p-Gate 123 Teile eines einzelnen floatenden Gates.

Daten werden wie folgt auf das EEPROM-Bauelement geschrieben. Zuerst wird eine Programmierspannung Vp, die eine positiv hohe Spannung ist, an die p-leitenden Source-/Drainbereiche 113 und den n-Muldenkontaktbereich 115 angelegt. Dadurch wird die Programmierspannung Vp der n-Mulde 110 zugeführt und wird dann mit dem p-Gate 123, d.h. dem floatenden Gate, kapazitiv gekoppelt. Des Weiteren sind die n-leitenden Source-/Drainbereiche 117 und das Halbleitersubstrat 100 geerdet. Demgemäß wird ein hohes elektrisches Feld zwischen dem n-Gate 127 und dem Halbleitersubstrat 100 ausgebildet. Daher sind Elektronen des Halbleitersubstrats 100 einem Fowler-Nordheim(F-N)-Tunnelvorgang zu dem n-Gate 127, d.h. dem floatenden Gate, unterworfen und werden in dem floatenden Gate gespeichert.

Bezugnehmend auf 1B wird nunmehr das Löschen der Daten aus dem EEPROM beschrieben. Ein n-Muldenkontaktbereich 115 und die p-leitenden Source-/Drainbereiche 113 werden geerdet. Dadurch wird eine Massespannung der n-Mulde 110 zugeführt und wird dann mit dem p-Gate 123, d.h. dem floatenden Gate, kapazitiv gekoppelt. Außerdem wird eine Löschspannung Ve, die eine positiv hohe Spannung ist, an die n-leitenden Source-/Drainbereiche 117 angelegt. Des Weiteren wird das Halbleitersubstrat 100 geerdet. Als ein Ergebnis bildet sich ein hohes elektrisches Feld zwischen den n-leitenden Source-/Drainbereichen 117 und dem n-Gate 127. Daher sind die Elektronen des n-Gates 127, d.h. des floatenden Gates, einem F-N-Tunneln zu den n-leitenden Source-/Drainbereichen 117 unterworfen. Dieses F-N-Tunneln löscht die in dem floatenden Gate gespeicherten Ladungen.

Wenngleich die vorstehend erwähnten Techniken zum Programmieren von Daten in und zum Löschen von Daten aus einem EEPROM mit einer Einzelgatestruktur verwendet werden können, weisen diese Techniken einige Nachteile auf. Zum Beispiel kann die hohe Spannung, die an die n-leitenden Source-/Drainbereiche 117 während des Löschens der Daten angelegt wird, zum Durchbruch eines Übergangs zwischen den n-leitenden Source-/Drainbereichen 117 und dem Halbleitersubstrat 100 führen. Dieses Problem ist besonders akut, wenn der EEPROM mit der Einzelgatestruktur durch einen CMOS-Prozessablauf gebildet wird, d.h. die Übergangsdurchbruchspannung zwischen den n-leitenden Source-/Drainbereichen 117 und dem Halbleitersubstrat 100 beträgt möglicherweise nur 10V oder weniger.

Der Erfindung liegt als technisches Problem die Bereitstellung eines EEPROMs sowie eines Verfahrens zum Schreiben von Daten in diesen, eines Verfahrens zum Lesen von Daten aus diesem, eines Verfahrens zum Betreiben eines derartigen EEPROMs sowie eines Verfahrens zum Herstellen eines derartigen EEPROMs zugrunde, die in der Lage sind, die oben erwähnten Schwierigkeiten des Standes der Technik zu reduzieren oder zu vermeiden.

Die Erfindung löst dieses Problem durch die Bereitstellung eines EEPROMs mit den Merkmalen des Anspruchs 1 oder 19, eines Datenschreibverfahrens mit den Merkmalen des Anspruchs 22, eines Datenlöschverfahrens mit den Merkmalen des Anspruchs 33, eines Datenaus leseverfahrens mit den Merkmalen des Anspruchs 42, eines Betriebsverfahrens mit den Merkmalen des Anspruchs 47 und eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 53. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Vorteilhafte Ausführungsformen der Erfindung werden im Folgenden beschrieben und sind in den Zeichnungen dargestellt, die außerdem die vorstehend zum leichteren Verständnis der Erfindung erläuterten herkömmlichen Ausführungsformen darstellen. Hierbei zeigen:

1A und 1B schematische Querschnittansichten, um das Schreiben und Löschen von Daten eines EEPROMs mit einer Einzelgatestruktur gemäß einer herkömmlichen Technik zu veranschaulichen,

2 ein Ersatzschaltbild, das eine Einheitszelle eines EEPROMs gemäß einer exemplarischen Ausführungsform der Erfindung darstellt,

3 ein Layout, das die Einheitszelle des EEPROMs gemäß einer exemplarischen Ausführungsform der Erfindung darstellt,

4 eine Schnittansicht, die Schnitte entlang von Linien I-I', II-II' und III-III' von 3 darstellt,

5A eine Schnittansicht wie 4, um das Schreiben von Daten in den EEPROM gemäß der Erfindung zu veranschaulichen, und

5B eine Schnittansicht wie 4, um das Lesen von Daten aus dem EEPROM gemäß der Erfindung zu veranschaulichen,

5C eine Schnittansicht wie 4, um das Löschen von Daten aus dem EEPROM gemäß der Erfindung zu veranschaulichen.

Aspekte und Merkmale der Erfindung werden nun mittels bevorzugter, jedoch nicht beschränkender Ausführungsformen der Erfindung unter Bezugnahme auf die 2 bis 5C beschrieben.
Bezugnehmend auf 2 beinhaltet eine Einheitszelle eines EEPROMs gemäß der Erfindung einen Lesetransistor Tr, einen Steuer-MOS-Kondensator Cc und einen Lösch-MOS-Kondensator Ce. Ein Drainbereich des Lesetransistors Tr ist mit einer Bitleitung B/L verbunden. Des Weiteren ist ein Sourcebereich des Lesetransistors Tr mit einer Sourceleitung S/L verbunden. Außerdem ist ein Gate des Lesetransistors Tr mit einer Elektrode des Steuer-MOS-Kondensators Cc und einer Elektrode des Lösch-MOS-Kondensators Ce verbunden. Speziell teilen sich das Gate des Lesetransistors Tr, eine Elektrode des Steuer-MOS-Kondensators Cc und eine Elektrode des Lösch-MOS-Kondensators Ce gemeinsam ein einzelnes floatendes Gate FG. Außerdem ist die andere Elektrode des Steuer-MOS-Kondensators Cc mit einer Wortleitung W/L verbunden, und die andere Elektrode des Lösch-MOS-Kondensators Ce ist mit einer Löschleitung E/L verbunden.
3 ist ein Layout, das eine Einheitszelle des EEPROMs gemäß einer exemplarischen offenbarten Ausführungsform darstellt, und 4 ist eine Schnittansicht, die Teile entlang von Linien I-I', II-II' und III-III' von 3 zeigt.
Bezugnehmend auf die 3 und 4 beinhaltet ein Halbleitersubstrat 10 einen ersten aktiven Bereich, einen zweiten aktiven Bereich und einen dritten aktiven Bereich, die separiert und durch Bauelementisolationsbereiche 10a definiert sind. Der erste aktive Bereich kann ein aktiver Steu erbereich 11 sein, der zweite aktive Bereich kann ein aktiver Löschbereich 15 sein, und der dritte aktive Bereich kann ein aktiver Lesebereich 13 sein. Die aktiven Bereiche können in einer Reihenfolge des aktiven Löschbereichs 15, des aktiven Lesebereichs 13 und des aktiven Steuerbereichs 11 angeordnet sein, sind jedoch nicht darauf beschränkt.
Die Einheitszelle beinhaltet außerdem ein gemeinsames floatendes Gate 30. Insbesondere quert das gemeinsame floatende Gate 30 über den aktiven Bereichen 11, 13 und 15 und ist auf den aktiven Bereichen 11, 13 und 15 angeordnet. In einer exemplarischen Ausführungsform kann das floatende Gate 30 eine lineare Form aufweisen. Dadurch kann eine Fläche einer Einheitszelle verringert werden. Des Weiteren kann das floatende Gate 30 ein n-leitendes Gate sein und spezieller eine mit einer n-leitenden Störstelle dotierte Polysiliciumschicht.
Das floatende Gate 30 beinhaltet einen Steuergateteil 31, einen Lesegateteil 33 und einen Löschgateteil 35. Insbesondere überlappt der Steuergateteil 31 mit dem aktiven Steuerbereich 11. Der Lesegateteil 33 überlappt mit dem aktiven Lesebereich 13. In ähnlicher Weise überlappt der Löschgateteil 35 mit dem aktiven Löschbereich 15. Eine Fläche, in der das floatende Gate 30 mit dem aktiven Steuerbereich 11 überlappt, kann größer als die Flächen sein, in denen das floatende Gate 30 mit dem aktiven Löschbereich 15 und dem aktiven Lesebereich 13 überlappt. Dadurch kann zwischen dem aktiven Steuerbereich 11 und dem floatenden Gate 30 leicht eine kapazitive Kopplung erreicht werden.
Eine erste Mulde, d.h. eine Steuermulde 1, ist innerhalb des Halbleitersubstrats 10 des aktiven Steuerbereichs 11 ausgebildet. Des Weiteren ist ein Paar von ersten Störstellenbereichen, d.h. ein Paar von Steuerstörstellenbereichen 11a, in dem aktiven Steuerbereich 11 auf entgegengesetzten Seiten des floatenden Gates 30, d.h. des Steuergateteils 31, vorgesehen. Die Steuerstörstellenbereiche 11a weisen einen Leitfä higkeitstyp auf, der entgegengesetzt zu jenem der Steuermulde 1 ist. Außerdem ist ein Steuermuldenkontaktbereich 11w beabstandet von dem floatenden Gate 30 und benachbart zu einem der Steuerstörstellenbereiche 11a in dem aktiven Steuerbereich 11 vorgesehen. Der Steuermuldenkontaktbereich 11w weist einen Leitfähigkeitstyp auf, der identisch zu jenem der Steuermulde 1 ist. Des Weiteren weist der Steuermuldenkontaktbereich eine hohe Störstellendichte auf. Wenngleich die offenbarte Ausführungsform Steuerstörstellenbereiche beinhaltet, sind die Steuerstörstellenbereiche in anderen exemplarischen Ausführungsformen möglicherweise nicht ausgebildet.
Eine zweite Mulde, d.h. eine Löschmulde 5, ist innerhalb des Halbleitersubstrats 10 des aktiven Löschbereichs 15 ausgebildet. Außerdem ist ein Paar von zweiten Störstellenbereichen, d.h. ein Paar von Löschstörstellenbereichen 15a, in dem aktiven Löschbereich 15 auf entgegengesetzten Seiten des floatenden Gates 30, d.h. des Löschgateteils 35, vorgesehen. Die Löschstörstellenbereiche 15a weisen einen Leitfähigkeitstyp auf, der entgegengesetzt zu jenem der Löschmulde 5 ist. Außerdem ist ein Löschmuldenkontaktbereich 15w beabstandet von dem floatenden Gate 30 und benachbart zu einem der Löschstörstellenbereiche 15a in dem aktiven Löschbereich 15 vorgesehen. Der Löschmuldenkontaktbereich 15w weist einen Leitfähigkeitstyp auf, der identisch zu jenem der Löschmulde 5 ist. Des Weiteren weist der Löschmuldenkontaktbereich eine hohe Störstellendichte auf. Wenngleich die offenbarte Ausführungsform Löschstörstellenbereiche beinhaltet, sind die Löschstörstellenbereiche in anderen exemplarischen Ausführungsformen möglicherweise nicht ausgebildet.
Die Steuermulde 1 und die Löschmulde 5 können den gleichen Leitfähigkeitstyp aufweisen. Wenn das Halbleitersubstrat 10 einen ersten Leitfähigkeitstyp aufweist, d.h. das p-leitende Substrat, weisen speziell die Steuermulde 1 und die Löschmulde 5 einen zweiten Leitfähigkeitstyp auf, d.h. n-Mulden mit n-leitender Leitfähigkeit. In diesem Fall sind die Steuerstörstellenbereiche 11a und die Löschstörstellenbereiche 15a p-leitende Störstellenbereiche.
Eine dritte Mulde, d.h. eine Lesemulde 3, ist innerhalb des Halbleitersubstrats 10 des aktiven Lesebereichs 13 angeordnet. Außerdem sind in dem aktiven Lesebereich 13 auf entgegengesetzten Seiten des floatenden Gates 30, d.h. des Lesegateteils 33, ein Sourcebereich 13s und ein Drainbereich 13d vorgesehen, die einen Leitfähigkeitstyp aufweisen, der entgegengesetzt zu jenem der Lesemulde 3 ist. Dadurch umgibt die Lesemulde 3 die Source-/Drainbereiche 13s und 13d. Außerdem ist ein Lesemuldenkontaktbereich 13w beabstandet von dem floatenden Gate 30 und benachbart zu dem Sourcebereich 13s in dem aktiven Lesebereich 13 vorgesehen. Der Lesemuldenkontaktbereich 13w weist einen Leitfähigkeitstyp auf, der identisch zu jenem der Lesemulde 3 ist. Des Weiteren weist der Lesemuldenkontaktbereich 13w eine hohe Störstellendichte auf.
Die EEPROM-Einheitszelle kann außerdem eine vierte Mulde beinhalten. Speziell ist eine vierte Mulde, d.h. eine tiefe Mulde 4, welche die Lesemulde 3 umgibt und einen Leitfähigkeitstyp aufweist, der entgegengesetzt zu jenem der Lesemulde 3 ist, innerhalb des Halbleitersubstrats 10 des aktiven Lesebereichs 13 vorgesehen. Die Lesemulde 3 und die tiefe Mulde 4 können verhindern, dass die Source-/Drainbereiche 13s und 13d durch eine Sperrvorspannung beeinflusst werden, die an das Halbleitersubstrat 10 angelegt sein kann. Außerdem kann sich die tiefe Mulde 4 so erstrecken, dass sie die Steuermulde 1 umgibt. Wenn spezieller das Halbleitersubstrat 10 ein p-leitendes Substrat ist, kann die Lesemulde 3 eine p-Mulde sein, und die tiefe Mulde 4 kann eine tiefe n-Mulde sein. In diesem Fall sind die Source-/Drainbereiche 13s und 13d n-leitende Störstellenbereiche. Es ist zu erwähnen, dass die Lesemulde 3 und die tiefe Mulde 4 in anderen exemplarischen Ausführungsformen möglicherweise nicht ausgebildet sind.
Die EEPROM-Einheitszelle kann außerdem eine Gateisolationsschicht 20 beinhalten. In einer exemplarischen Ausführungsform ist die Gateisolationsschicht 20 zwischen das floatende Gate 30 und die jeweiligen aktiven Bereiche 11, 13 und 15 eingefügt. Die Gateisolationsschicht 20 kann eine Dicke von etwa 15nm aufweisen.
Ein Steuerteil des floatenden Gates 30, d.h. der Steuergateteil 31, der aktive Steuerbereich 11 und die zwischengefügte Gateisolationsschicht 20 bilden einen Steuer-MOS-Kondensator Cc Somit ist eine Elektrode des Steuer-MOS-Kondensators Cc der Steuergateteil 31, und die andere Elektrode desselben ist der aktive Steuerbereich 11. In ähnlicher Weise bilden ein Löschteil des floatenden Gates 30, d.h. der Löschgateteil 35, der aktive Löschbereich 14 und die zwischengefügte Gateisolationsschicht 20 einen Lösch-MOS-Kondensator Ce. Somit ist eine Elektrode des Lösch-MOS-Kondensators Ce der Löschgateteil 35, und die andere Elektrode desselben ist der aktive Löschbereich 15.
Wie vorstehend beschrieben, beinhaltet der aktive Steuerbereich 11 die Steuerstörstellenbereiche 11a auf entgegengesetzten Seiten des Steuergateteils 31 und der Steuermulde 1 unter dem Steuergateteil 31. In ähnlicher Weise, wie vorstehend beschrieben, beinhaltet der aktive Löschbereich 15 die Löschstörstellenbereiche 15a auf entgegengesetzten Seiten des Löschgateteils 35 und die Löschmulde 5 unter dem Löschgateteil 35. Des Weiteren beinhaltet, wie ebenfalls vorstehend beschrieben, die EEPROM-Einheitsspeicherzelle einen Lesetransistor Tr. In einer exemplarischen Ausführungsform bilden der Lesegateteil 33, die Source-/Drainbereiche 13s und 13d und die Gateisolationsschicht 20 den Lesetransistor Tr.
Die EEPROM-Einheitszelle kann auch eine Zwischenisolationsschicht 40 beinhalten. Speziell kann in einer exemplarischen Ausführungsform die Zwischenisolationsschicht 40, die das floatende Gate 30 und die aktiven Bereiche 11, 13 und 15 bedeckt, auf dem floatenden Gate 30 und den aktiven Bereichen 11, 13 und 15 angeordnet sein.
Die EEPROM-Einheitszelle kann auch eine oder mehrere Zwischenverbindungen beinhalten, die eine Verbindung mit dem aktiven Bereich der Einheitszelle herstellen können. Eine erste Zwischenverbindung 51, eine zweite Zwischenverbindung 55, eine dritte Zwischenverbindung 53d und eine vierte Zwischenverbindung 53s, die voneinander beabstandet sind, können zum Beispiel auf der Zwischenisolationsschicht 40 angeordnet sein. Die erste Zwischenverbindung 51 durchdringt speziell die Zwischenisolationsschicht 40, um mit dem aktiven Steuerbereich 11 verbunden zu werden. Detaillierter ist die erste Zwischenverbindung 51 gemeinsam mit der Steuermulde 1, d.h. dem Steuermuldenkontaktbereich 11w, und den Steuerstörstellenbereichen 11a verbunden. In ähnlicher Weise durchdringt die zweite Zwischenverbindung 55 die Zwischenisolationsschicht 40, um mit dem aktiven Löschbereich 15 verbunden zu werden. Detaillierter ist die zweite Zwischenverbindung 55 gemeinsam mit der Löschmulde 5, d.h. dem Löschmuldenkontaktbereich 15w, und den Löschstörstellenbereichen 15a verbunden. Außerdem durchdringt die dritte Zwischenverbindung 53d die Zwischenisolationsschicht 40, um mit dem Drainbereich 13d verbunden zu werden. Außerdem durchdringt die vierte Zwischenverbindung 53s die Zwischenisolationsschicht 40, um gemeinsam mit dem Lesemuldenkontaktbereich 13w und dem Sourcebereich 13s verbunden zu werden. In einer exemplarischen Ausführungsform ist die erste Zwischenverbindung 51 die Wortleitung (W/L von 2), die zweite Zwischenverbindung 55 ist die Löschleitung (E/L) von 2), die dritte Zwischenverbindung 53d ist die Bitleitung (B/L von 2) und die vierte Zwischenverbindung 53s ist die Sourceleitung (S/L von 2).
Im Folgenden wird ein Verfahren zur Herstellung eines EEPROMs gemäß einer offenbarten exemplarischen Ausführungsform beschrieben.
Bezugnehmend auf 4 werden die Bauelementisolationsschichten 10a in dem Halbleitersubstrat 10 gebildet. Die Bauelementisolationsschicht 10a kann durch flache Grabenisolation (STI) gebildet werden. Außerdem können weitere Verfahren zur Bildung von Bauelementisolationsschichten verwendet werden, um Bauelementisolationsschichten 10a zu bilden. Des Weiteren sind der erste aktive Bereich, der zweite aktive Bereich und der dritte aktive Bereich durch die Bauelementisolationsschichten 10a separiert und definiert. Insbesondere ist der erste aktive Bereich der aktive Steuerbereich (11 von 3), der zweite aktive Bereich ist der aktive Löschbereich (15 von 3), und der dritte aktive Bereich ist der aktive Lesebereich (13 von 3). In einer exemplarischen Ausführungsform kann das Halbleitersubstrat 10 ein p-leitendes Substrat sein.
Dann wird eine Photoresiststruktur (nicht gezeigt) gebildet, um das Halbleitersubstrat 10 mit dem aktiven Steuerbereich (11 von 3) teilweise freizulegen und außerdem das Halbleitersubstrat 10 mit dem aktiven Löschbereich (15 von 3) teilweise freizulegen. Außerdem wird unter Verwendung der Photoresiststruktur als Maske eine Störstelle, z.B. eine n-leitende Störstelle, mit einer geringen Dichte in das Halbleitersubstrat 10 implantiert. Demgemäß wird die erste Mulde, d.h. die Steuermulde 1, in dem Halbleitersubstrat 10 des aktiven Steuerbereichs (11 von 3) gebildet. Außerdem wird die zweite Mulde, d.h. die Löschmulde 5, innerhalb des Halbleitersubstrats 10 des aktiven Löschbereichs (15 von 3) gebildet. Alternativ können die Steuermulde 1 und die Löschmulde 5 unter Verwendung von separat durchgeführter Photolithographie gebildet werden.
In ähnlicher Weise wird eine Photoresiststruktur (nicht gezeigt) gebildet, um das Halbleitersubstrat 10 mit dem aktiven Lesebereich (13 von 3) teilweise freizulegen. Des Weiteren wird unter Verwendung der Photoresiststruktur als Maske eine Störstelle, wie zum Beispiel eine p-leitende Störstelle, mit einer geringen Dicke in das Halbleitersubstrat 10 implantiert. Dadurch wird die dritte Mulde, d.h. die Lesemulde 3, innerhalb des Halbleitersubstrats 10 des aktiven Lesebereichs (13 von 3) gebildet.
Nachfolgend wird eine Photoresiststruktur (nicht gezeigt) gebildet, um das Halbleitersubstrat 10 mit dem aktiven Steuerbereich (11 von 3) und dem aktiven Lesebereich (13 von 3) teilweise freizulegen. Dann wird unter Verwendung der Photoresiststruktur als Maske eine Störstelle, wie zum Beispiel eine n-leitende Störstelle, mit einer geringen Dichte in das freigelegte Halbleitersubstrat 10 mit einer Energie implantiert, die höher als jene ist, die für die Störstellenimplantation zur Bildung der Lesemulde 3 und der Steuermulde 1 verwendet wird. Dadurch wird die vierte Mulde, d.h. die tiefe Mulde 4, in dem Halbleitersubstrat 10 des aktiven Steuerbereichs (11 von 3) und des aktiven Lesebereichs (13 von 3) gebildet.
Der Fachmann erkennt, dass die Reihenfolge der Bildung der Steuermulde 1, der Bildung der Löschmulde 5, der Bildung der Lesemulde 3 und der Bildung der tiefen Mulde 4 nicht darauf beschränkt ist. Des Weiteren wird das Bilden der Lesemulde 3 und das Bilden der tiefen Mulde 4 in anderen Ausführungsformen möglicherweise nicht durchgeführt.
Die Gateisolationsschicht 20 wird auf dem Halbleitersubstrat 10 gebildet, wo die Mulden 1, 3, 4 und 5 ausgebildet sind. Die Gateisolationsschicht 20 kann jedoch auch vor dem Bilden der Mulden 1, 3, 4 und 5 gebildet werden. Die Gateisolationsschicht 20 kann eine thermische Oxidschicht oder eine abgeschiedene Oxidschicht sein.
Eine leitfähige Gateschicht wird auf die Gateisolationsschicht 20 gestapelt und dann strukturiert, um das floatende Gate 30 zu bilden, das über den aktiven Bereichen (11, 13 und 15 von 3) quert. Das floatende Gate 30 kann eine lineare Form aufweisen. Außerdem kann das floatende Gate 30 eine n-leitende, störstellendotierte Polysiliciumschicht sein. Zudem beinhaltet das floatende Gate 30, wie vorstehend beschrieben, den Steuergateteil 31, der mit dem aktiven Steuerbereich 11 überlappt, den Lesegateteil 33, der mit dem aktiven Lesebereich 13 überlappt, und den Löschgateteil 35, der mit dem aktiven Löschbereich 15 überlappt.
Eine Photoresiststruktur (nicht gezeigt) wird gebildet, um den aktiven Steuerbereich (11 von 3) benachbart zu dem Steuergateteil 31, den aktiven Lesebereich (13 von 3) beabstandet von dem Lesegateteil 33 und den aktiven Löschbereich (15 von 3) benachbart zu dem Löschgateteil 35 freizulegen. Unter Verwendung der Photoresiststruktur als Maske wird eine Störstelle, wie zum Beispiel die p-leitende Störstelle, mit einer hohen Dichte in die freigelegten aktiven Bereiche (11, 13 und 15 von 3) implantiert. Dadurch wird das Paar von ersten Störstellenbereichen, d.h. das Paar von Steuerstörstellenbereichen 11a, in dem aktiven Steuerbereich (11 von 3) auf entgegengesetzten Seiten des Steuergateteils 31 gebildet. In ähnlicher Weise wird das Paar von zweiten Störstellenbereichen, d.h. das Paar von Löschstörstellenbereichen 15a, in dem aktiven Löschbereich 15 auf entgegengesetzten Seiten des Löschgateteils 35 gebildet. Außerdem wird der Lesemuldenkontaktbereich 13w beabstandet von dem Lesegateteil 33 in einer ähnlichen Weise in dem aktiven Lesebereich 13 gebildet. Wenngleich die offenbarte exemplarische Ausführungsform das Bilden der Störstellenbereiche unter Verwendung eines gemeinsamen Photolithographieprozesses vorschlägt, können die Steuerstörstellenbereiche 11a, die Löschstörstellenbereiche 15a und der Lesemuldenkontaktbereich 13w in anderen Aus führungsformen durch separat durchgeführte Photolithographie gebildet werden.
Ein ähnlicher Prozess kann zur Bildung von Muldenkontaktbereichen und Source- und Drainbereichen auf dem Halbleitersubstrat der EEPROM-Einheitszelle verwendet werden. Zum Beispiel wird eine Photoresiststruktur (nicht gezeigt) gebildet, um den aktiven Steuerbereich (11 von 3) beabstandet von dem Steuergateteil 31 und benachbart zu einem der Steuerstörstellenbereiche 11a, den aktiven Lesebereich (13 von 3) benachbart zu dem Lesegateteil 33 und den aktiven Löschbereich (15 von 3) beabstandet von dem Löschgateteil 35 und benachbart zu einem der Löschstörstellenbereiche 15a freizulegen. Des Weiteren wird unter Verwendung der Photoresiststruktur als Maske eine Störstelle, z.B. die n-leitende Störstelle, mit einer hohen Dichte in die freigelegten aktiven Bereiche (11, 13 und 15 von 3) implantiert. Dadurch wird der Steuermuldenkontaktbereich 11w in dem aktiven Steuerbereich 11 gebildet. Außerdem werden der Sourcebereich 13s und der Drainbereich 13d in dem aktiven Lesebereich 13 auf entgegengesetzten Seiten des Lesegateteils 33 gebildet, und der Löschmuldenkontaktbereich 15w wird in dem aktiven Löschbereich 15 gebildet.
Andererseits können in anderen exemplarischen Ausführungsformen statt der Verwendung eines gemeinsamen Photolithographieprozesses der Steuermuldenkontaktbereich 11w, die Source-/Drainbereiche 13s und 13d und der Löschmuldenkontaktbereich 15w mittels separat durchgeführter Photolithographie gebildet werden. Nachfolgend wird die Zwischenisolationsschicht 40 so gebildet, dass sie das floatende Gate 30 und die aktiven Bereiche (11, 13 und 15 von 3) bedeckt.
Die EEPROM-Einheitszelle kann auch Kontaktöffnungen beinhalten. Die Kontaktöffnungen können verschiedene Funktionen erfüllen. Zum Beispiel werden die Kontaktöffnungen in der Zwischenisolationsschicht 40 gebildet, um den aktiven Steuerbereich 11 und spezieller die Steuerstörstellenbereiche 11a und den Steuermuldenkontaktbereich 11w freizulegen. In ähnlicher Weise können die Kontaktöffnungen gebildet werden, um den aktiven Löschbereich 15 und spezieller die Löschstörstellenbereiche 15a und den Löschmuldenkontaktbereich 15w freizulegen. Außerdem können die Kontaktöffnungen gebildet werden, um den Drainbereich 13d, den Sourcebereich 13s und den Lesemuldenkontaktbereich 13w freizulegen.
Danach wird eine leitfähige Zwischenverbindungsschicht auf dem Halbleitersubstrat 10 mit den Kontaktöffnungen darin gestapelt. Diese gestapelte leitfähige Zwischenverbindungsschicht wird strukturiert, um die erste Zwischenverbindung, die zweite Zwischenverbindung, die dritte Zwischenverbindung und die vierte Zwischenverbindung zu bilden. Speziell ist die erste Zwischenverbindung die Wortleitung 51, die zweite Zwischenverbindung ist die Löschleitung 55, die dritte Zwischenverbindung ist die Bitleitung 53d, und die vierte Zwischenverbindung ist die Sourceleitung 53s. Die Wortleitung 51 ist gemeinsam mit dem aktiven Steuerbereich (11 von 3) und spezieller mit den Steuerstörstellenbereichen 11a und dem Steuermuldenkontaktbereich 11w verbunden. Die Löschleitung 55 ist gemeinsam mit dem aktiven Löschbereich (15 von 3) und spezieller mit den Löschstörstellenbereichen 15a und dem Löschmuldenkontaktbereich 15w verbunden. Außerdem ist die Bitleitung 53d mit dem Drainbereich 13d verbunden, und die Sourceleitung 53s ist gemeinsam mit dem Sourcebereich 13s und dem Lesemuldenkontaktbereich 13w verbunden.
Im Folgenden wird unter Bezugnahme auf die 5A bis 5C ein Verfahren zum Betreiben des EEPROMs gemäß einer offenbarten exemplarischen Ausführungsform beschrieben. Speziell bezugnehmend auf 5A wird nun ein Verfahren zum Schreiben von Daten beschrieben. Eine Programmierspannung Vp, die eine positiv hohe Spannung ist, wird über die Wortleitung 51 an den aktiven Steuerbereich (11 von 3) angelegt. Des Weiteren wird dem aktiven Löschbereich (15 von 3) über die Löschleitung 55 eine Massespannung zugeführt. Außerdem wird das Halbleitersubstrat 10 geerdet.
Detaillierter wird die Programmierspannung Vp über den Steuermuldenkontaktbereich 11w an die Steuermulde 1 und, wenn die Steuerstörstellenbereiche 11a ausgebildet sind, an die Steuerstörstellenbereiche 11a angelegt. Die Massespannung wird der Löschmulde 5 über den Löschmuldenkontaktbereich 15 und, wenn die Löschstörstellenbereiche 15a ausgebildet sind, den Löschstörstellenbereichen 15a zugeführt. Wenn des Weiteren die tiefe Mulde 4 so ausgebildet ist, dass sie die Steuermulde 1 umgibt, wird der tiefen Mulde 4 ebenfalls die Programmierspannung Vp zugeführt.
In diesem Fall ist die Fläche, mit der das floatende Gate (30 von 3), d.h. der Steuergateteil 31, mit dem aktiven Steuerbereich (11 von 3) überlappt, größer als die Fläche, mit der das floatende Gate (30 von 3), d.h. der Löschgateteil 35, mit dem aktiven Löschbereich (15 von 3) überlappt. Daher kann die Programmierspannung Vp, die dem aktiven Steuerbereich (11 von 3) zugeführt wird, mit dem floatenden Gate (30 von 3) kapazitiv gekoppelt sein. Als ein Ergebnis wird ein hohes elektrisches Feld zwischen dem Löschgateteil 35 und dem aktiven Löschbereich (15 von 3) gebildet. Demgemäß sind die Elektronen der Löschmulde 5 einem F-N-Tunnelvorgang bezüglich des Löschgateteils 35 unterworfen und werden dann in dem floatenden Gate gespeichert. Hierbei liegt die Programmierspannung Vp in einem Bereich derart, dass F-N-Tunneln der Elektronen des aktiven Löschbereichs (15 von 3) bezüglich des Löschgateteils 35 erreicht wird. Die Programmierspannung Vp kann zum Beispiel ungefähr 15V betragen. Dabei erleichtert der Steuerstörstellenbereich 11a die kapazitive Kopplung.
Des Weiteren können die Bitleitung 53d und die Sourceleitung 53s floaten. Dadurch floaten die Source-/Drainbereiche 13s und 13d sowie die Lesemulde 3. Wenn die Source-/Drainbereiche 13s und 13d sowie die Lesemulde 3 floaten, werden die Daten durch F-N-Tunneln der Elektronen zwischen dem Löschgateteil 35 und der Löschmulde 5 geschrieben. Demgemäß ist das Tunneln der Elektronen über die Gateisolationsschicht 20 des Lesetransistors Tr nicht notwendig. Daher kann eine Degradation des Lesetransistors Tr verringert werden.
In einer alternativen exemplarischen Ausführungsform kann der Bitleitung 53d und der Sourceleitung 53s die Massespannung zugeführt werden. In diesem Fall wird die Massespannung der Lesemulde 3 über den Lesemuldenkontaktbereich 13w zugeführt, wodurch ein hohes elektrisches Feld zwischen dem floatenden Gate 30, d.h. dem Lesegateteil 33, und der Lesemulde 3 gebildet wird. Daher können die Elektronen der Lesemulde 3 einem F-N-Tunnelvorgang bezüglich des Lesegateteils 33 unterworfen sein und können in dem floatenden Gate 30 gespeichert werden.
Wenn die Daten geschrieben werden, wie vorstehend beschrieben, wird die Programmierspannung Vp gemeinsam der Steuermulde 1 und den Steuerstörstellenbereichen 11a zugeführt. Diese gemeinsame Zufuhr der Programmierspannung Vp kann einen Durchbruch des Übergangs zwischen der Steuermulde 1 und den Steuerstörstellenbereichen 11a verhindern. Außerdem wird die Massespannung gemeinsam der Löschmulde 5 und dem Löschstörstellenbereich 15a zugeführt. Diese gemeinsame Zufuhr der Massespannung kann einen Durchbruch des Übergangs zwischen der Löschmulde 5 und dem Löschstörstellenbereich 15a verhindern. In ähnlicher Weise wird die Massespannung gemeinsam der Lesemulde 3 und den Source-/Drainbereichen 13s und 13d zugeführt, um einen Durchbruch des Übergangs zwischen der Lesemulde 3 und den Source-/Drainbereichen 13s und 13d zu verhindern.
Zwischen der tiefen Mulde 4 und der Lesemulde 3 sowie zwischen der tiefen Mulde 4 und dem Halbleitersubstrat 10 kann eine Sperrvorspannung angelegt werden. Da jedoch die Mulden 3 und 4 eine Störstellendichte aufweisen, die niedriger als jene der Störstellenbereiche 11a, 13s, 13d und 15a ist, kann die Übergangsdurchbruchspannung zwischen der tiefen Mulde 4 und der Lesemulde 4 sowie zwischen der tiefen Mulde 4 und dem Halbleitersubstrat 10 höher als die Programmierspannung Vp sein. Daher kann der Übergangsdurchbruch beim Schreiben der Daten verhindert werden.
Bezugnehmend auf 5B wird nun ein Verfahren zum Auslesen der Daten beschrieben. Eine Lesespannung Vr wird dem aktiven Steuerbereich (11 von 3) über die Wortleitung 51 zugeführt. Des Weiteren wird eine Leistungsversorgungsspannung Vdd dem Drainbereich 13d über die Bitleitung 53d zugeführt. Außerdem wird eine Massespannung dem Sourcebereich 13s und der Lesemulde 3 über die Sourceleitung 53s zugeführt. Zudem wird das Halbleitersubstrat 10 geerdet.
Spezieller wird die Lesespannung Vr der Steuermulde 1 über den Steuermuldenkontaktbereich 11w zugeführt und, wenn die Steuerstörstellenbereiche 11a ausgebildet sind, den Steuerstörstellenbereichen 11a zugeführt. Wenn außerdem die tiefe Mulde 4 so ausgebildet ist, dass sie die Steuermulde 1 umgibt, wird die Lesespannung Vr der tiefen Mulde 4 zugeführt. In einer exemplarischen Ausführungsform beträgt die Lesespannung ungefähr 5V, und die Leistungsversorgungsspannung Vdd beträgt ungefähr 3V.
Außerdem ist die Lesespannung Vr, die dem aktiven Steuerbereich (11 von 3) zugeführt wird, in einer exemplarischen Ausführungsform mit dem floatenden Gate (30 von 3) kapazitiv gekoppelt. Wenn daher keine Elektronen in dem floatenden Gate 30 gespeichert sind, bildet die Spannung, die mit dem floatenden Gate 30 kapazitiv gekoppelt ist, einen Kanal in dem aktiven Lesebereich 13 unter dem Lesegateteil 33. Daher ist der Lesetransistor Tr eingeschaltet. Wenn im Gegensatz dazu Elektronen in dem floatenden Gate 30 gespeichert sind, wird kein Kanal in dem aktiven Lesebereich 13 unter dem Lesegateteil 33 gebildet. Daher ist der Lesetransistor Tr ausgeschaltet. Hierbei wird der Ein/Aus-Zustand des Lesetransistors Tr über die Bitleitung 53d überwacht, wodurch der Auslesevorgang beendet ist.
Des Weiteren kann die Massespannung dem aktiven Löschbereich (15 von 3) über die Löschleitung 55 zugeführt werden. Detaillierter wird die Massespannung, die dem aktiven Löschbereich (15 von 3) zugeführt wird, der Löschmulde 5 über den Löschmuldenkontaktbereich 15w zugeführt und, wenn die Löschstörstellenbereiche ausgebildet sind, den Löschstörstellenbereichen 15a zugeführt.
Bezugnehmend auf 5C wird nun ein Verfahren zum Löschen von Daten beschrieben. Eine Massespannung wird dem aktiven Steuerbereich (11 von 3) über die Wortleitung 51 zugeführt. Außerdem wird eine Löschspannung Ve, die eine positiv hohe Spannung ist, dem aktiven Löschbereich (15 von 3) über die Löschleitung 55 zugeführt. Des Weiteren wird das Halbleitersubstrat 10 geerdet.
Speziell wird die Massespannung, die dem aktiven Steuerbereich (11 von 3) zugeführt wird, der Steuermulde 1 über den Steuermuldenkontaktbereich 11w und, wenn die Steuerstörstellenbereiche 11a ausgebildet sind, den Steuerstörstellenbereichen 11a zugeführt. Wenn außerdem die tiefe Mulde 4 so gebildet ist, dass sie die Steuermulde 1 umgibt, wird auch der tiefen Mulde 4 die Massespannung zugeführt. Des Weiteren wird die Löschspannung Ve der Löschmulde 5 über den Löschmuldenkontaktbereich 15w und, wenn die Löschstörstellenbereiche 15a ausgebildet sind, den Löschstörstellenbereichen 15a zugeführt.
Die Massespannung, die dem aktiven Steuerbereich (11 von 3) zugeführt wird, ist mit dem floatenden Gate (30 von 3) kapazitiv gekoppelt. Als ein Ergebnis wird ein hohes elektrisches Feld zwischen dem Löschgateteil 35. und dem aktiven Löschbereich (15 von 3) gebildet. Daher sind die Elektronen des Löschgateteils 35 einem F-N-Tunnelvorgang bezüglich der Löschmulde 5 unterworfen, wodurch Ladungen eliminiert werden, die in dem floatenden Gate gespeichert sind. Zu diesem Zeitpunkt liegt die Löschspannung Ve in einem Bereich derart, dass F-N-Tunneln der Elektronen des Löschgateteils 35 bezüglich der Löschmulde 5 erreicht wird. Zum Beispiel kann die Löschspannung Ve ungefähr 15V betragen.
Außerdem kann der Bitleitung 53d und der Sourceleitung 53s die Massespannung zugeführt werden. Dadurch kann die Massespannung den Source-/Drainbereichen 13s und 13d sowie der Lesemulde 3 zugeführt werden.
Wenn die Daten gelöscht werden, wie vorstehend beschrieben, wird die Massespannung gemeinsam der Steuermulde 1 und den Steuerstörstellenbereichen 11a zugeführt. Diese gemeinsame Zufuhr der Massespannung kann einen Durchbruch des Übergangs zwischen der Steuermulde 1 und den Steuerstörstellenbereichen 11a verhindern. Des Weiteren wird die Löschspannung Ve gemeinsam der Löschmulde 5 und dem Löschstörstellenbereich 15a zugeführt. Diese gemeinsame Zufuhr der Löschspannung kann einen Durchbruch des Übergangs zwischen der Löschmulde 5 und dem Löschstörstellenbereich 15a verhindern. Außerdem wird die Massespannung auch gemeinsam der Lesemulde 3 und den Source-/Drainbereichen 13s und 13d zugeführt, um einen Durchbruch in dem Übergang zwischen der Lesemulde 3 und den Source-/Drainbereichen 13s und 13d zu verhindern.
Außerdem kann eine Sperrvorspannung zwischen der Löschmulde 5 und dem Halbleitersubstrat 10 angelegt werden. Da jedoch die Löschmulde 5 eine Störstellendichte aufweist, die geringer als jene der Löschstörstellenbereiche 15a ist, kann die Übergangsdurchbruchspannung zwischen der Löschmulde 5 und dem Halbleitersubstrat 10 höher als die Löschspannung Ve sein. Daher kann der Übergangsdurchbruch beim Löschen der Daten, wie vorstehend beschrieben, vermieden werden.
Da des Weiteren das vorstehende Löschen der Daten durch F-N-Tunneln der Elektronen zwischen dem Löschgateteil 35 und der Löschmulde 5 durchgeführt wird, ist das Tunneln der Elektronen durch die Gateisolationsschicht 20 des Lesetransistors Tr nicht notwendig. Demgemäß kann die Degradation des Lesetransistors Tr verringert werden.
Die vorstehend beschriebene EEPROM-Einheitszelle kann in jedem beliebigen Halbleiterspeicherbauelement verwendet werden. Wie vorstehend beschrieben, sind ein aktiver Lesebereich und ein aktiver Löschbereich als separate Bereiche auf einem Halbleitersubstrat ausgebildet. Des Weiteren werden das Schreiben und Löschen von Daten in der offenbarten Einheitszelle mittels Tunneln von Elektronen zwischen dem aktiven Löschbereich und dem Löschgateteil durchgeführt, wodurch eine Degradation eines Lesetransistors verhindert wird. Außerdem kann ein Durchbruch für alle Übergänge, die in einer EEPROM-Einheitszelle enthalten sind, während des Schreibens und des Löschens der Daten verhindert werden. Als ein Ergebnis kann die Zuverlässigkeit des EEPROMs sichergestellt werden.

Claims

EEPROM mit – einem Halbleitersubstrat (10), das voneinander beabstandet einen ersten, einen zweiten und einen dritten aktiven Bereich (11, 15, 13) beinhaltet, – einem gemeinsamen floatenden Gate (30), das über dem ersten bis dritten aktiven Bereich quert, – Source-/Drainbereichen (13s, 13d), die in dem dritten aktiven Bereich (13) auf entgegengesetzten Seiten des floatenden Gates ausgebildet sind, und – einer ersten Zwischenverbindung (51), die mit dem ersten aktiven Bereich (11) verbunden ist, und/oder einer zweiten Zwischenverbindung (55), die mit dem zweiten aktiven Bereich (15) verbunden ist, und/oder einer dritten Zwischenverbindung (53d), die mit einem der Source-/Drainbereiche verbunden ist.
EEPROM nach Anspruch 1, der des Weiteren eine erste Mulde (1), die innerhalb des Halbleitersubstrats des ersten aktiven Bereichs angeordnet ist, und/oder eine zweite Mulde (5) beinhaltet, die in dem Halbleitersubstrat des zweiten aktiven Bereichs angeordnet ist.
EEPROM nach Anspruch 1 oder 2, der des Weiteren erste Störstellenbereiche (11a), die in dem ersten aktiven Bereich auf entgegengesetzten Seiten des floatenden Gates ausgebildet sind, und/oder zweite Störstellenbereiche (15a) beinhaltet, die in dem zweiten aktiven Bereich auf entgegengesetzten Seiten des floatenden Gates ausgebildet sind.
EEPROM nach Anspruch 3, wobei die erste Zwischenverbindung (51) gemeinsam mit der ersten Mulde (1) und den ersten Störstellenbereichen (11a) verbunden ist.
EEPROM nach Anspruch 3 oder 4, wobei die zweite Zwischenverbindung (55) gemeinsam mit der zweiten Mulde (5) und den zweiten Störstellenbereichen (15a) verbunden ist.
EEPROM nach einem der Ansprüche 2 bis 5, wobei ein Leitfähigkeitstyp der zweiten Mulde der gleiche wie ein Leitfähigkeitstyp der ersten Mulde ist.
EEPROM nach Anspruch 6, wobei das Halbleitersubstrat ein p-leitendes Substrat ist und die erste Mulde und die zweite Mulde n-Mulden sind.
EEPROM nach einem der Ansprüche 1 bis 7, der des Weiteren eine dritte Mulde (3) beinhaltet, die in dem Halbleitersubstrat des dritten aktiven Bereichs angeordnet ist und die Source-/Drainbereiche umgibt.
EEPROM nach Anspruch 8, der des Weiteren eine vierte Zwischenverbindung (53s) beinhaltet, die gemeinsam mit einem der Source-/Drainbereiche und der dritten Mulde verbunden ist.
EEPROM nach Anspruch 8 oder 9, wobei das Halbleitersubstrat ein p-leitendes Substrat ist und die dritte Mulde eine p-Mulde ist.
EEPROM nach einem der Ansprüche 8 bis 10, der des Weiteren eine tiefe n-Mulde (4) beinhaltet, welche die dritte Mulde umgibt.
EEPROM nach einem der Ansprüche 1 bis 11, wobei eine Fläche des floatenden Gates, die den ersten aktiven Bereich überlappt, größer als eine Fläche des floatenden Gates ist, die den zweiten aktiven Bereich überlappt, und größer als eine Fläche des floatenden Gates ist, die den dritten aktiven Bereich überlappt.
EEPROM nach einem der Ansprüche 1 bis 12, wobei – das Halbleitersubstrat von einem ersten Leitfähigkeitstyp ist, – der erste, der zweite und der dritte aktive Bereich einen aktiven Steuerbereich, einen aktiven Löschbereich beziehungsweise einen aktiven Lesebereich bilden, – die erste Mulde eine Steuermulde eines zweiten Leitfähigkeitstyps bildet, – die zweite Mulde eine Löschmulde des zweiten Leitfähigkeitstyps bildet, – die Source-/Drainbereiche von dem zweiten Leitfähigkeitstyp sind, – die ersten Störstellenbereiche Steuerstörstellenbereiche des ersten Leitfähigkeitstyps sind, – die zweiten Störstellenbereiche Löschstörstellenbereiche des ersten Leitfähigkeitstyps sind, – eine Wortleitung (W/L) gemeinsam mit der Steuermulde (1) und den Steuerstörstellenbereichen (11a) verbunden ist und – eine Löschleitung (E/L) gemeinsam mit der Löschmulde (5) und den Löschstörstellenbereichen (15a) verbunden ist.
EEPROM nach einem der Ansprüche 1 bis 13, wobei das floatende Gate langgestreckt ist und sich mit seiner Länge quer über dem ersten aktiven Bereich, dem zweiten aktiven Bereich und dem dritten aktiven Bereich erstreckt.
EEPROM nach einem der Ansprüche 1 bis 14, der des Weiteren eine Bitleitung (B/L) beinhaltet, die mit einem der Source-/Drainbereiche verbunden ist.
EEPROM nach einem der Ansprüche 8 bis 15, wobei die dritte Mulde eine Lesemulde des ersten Leitfähigkeitstyps bildet und eine tiefe Mulde des zweiten Leitfähigkeitstyps unter der Lesemulde angeordnet ist und die Lesemulde umgibt.
EEPROM nach Anspruch 16, wobei die vierte Zwischenverbindung eine Sourceleitung bildet.
EEPROM nach einem der Ansprüche 13 bis 17, wobei der erste Leitfähigkeitstyp p-leitend ist und der zweite Leitfähigkeitstyp n-leitend ist.
EEPROM mit – einem Lesetransistor (Tr), der einen Drainbereich (13d), der mit einer Bitleitung (B/L) verbunden ist, einen Sourcebereich (13s), der mit einer Sourceleitung (53s) verbunden ist, und ein floatendes Gate (30) beinhaltet, – einem Steuer-MOS-Kondensator (Cc) mit einer das floatende Gate gemeinsam nutzenden ersten Elektrode und einer zweiten Elektrode, die mit einer Wortleitung (W/L) verbunden ist, und – einem Lösch-MOS-Kondensator (Ce) mit einer das floatende Gate gemeinsam nutzenden ersten Elektrode und einer zweiten Elektrode, die mit einer Löschleitung (55) verbunden ist.
EEPROM nach Anspruch 19, wobei die zweite Elektrode des Steuer-MOS-Kondensators ein aktiver Steuerbereich (11) ist, der in einem Halbleitersubstrat (10) vorgesehen ist, und der aktive Steuerbereich Steuerstörstellenbereiche (11a) an entgegengesetzten Seiten des floatenden Gates und eine Steuermulde (1) unter dem floatenden Gate beinhaltet und wobei die Wortleitung gemeinsam mit der Steuermulde und den Steuerstörstellenbereichen verbunden ist.
EEPROM nach Anspruch 19 oder 20, wobei die zweite Elektrode des Lösch-MOS-Kondensators ein aktiver Löschbereich (15) ist, der in dem Halbleitersubstrat vorgesehen ist, und der aktive Löschbereich Löschstörstellenbereiche (15a) an entgegengesetzten Seiten des floatenden Gates und eine Löschmulde (5) unter dem floatenden Gate beinhaltet und wobei die Löschleitung (55) gemeinsam mit der Löschmulde und den Löschstörstellenbereichen verbunden ist.
Verfahren zum Schreiben von Daten in einen EEPROM gemäß einem der Ansprüche 1 bis 21, welches das Zuführen einer Programmierspannung zu dem ersten aktiven Bereich oder der Wortleitung und das Zuführen einer Massespannung zu dem zweiten aktiven Bereich oder der Löschleitung beinhaltet.
Verfahren nach Anspruch 22, wobei die Programmierspannung bewirkt, dass Elektronen des zweiten aktiven Bereichs oder der Löschleitung einem Fowler-Nordheim-Tunnelvorgang in das floatende Gate unterliegen.
Verfahren nach Anspruch 22 oder 23, wobei das Zuführen der Programmierspannung zu dem ersten aktiven Bereich das Zuführen der Programmierspannung zu der ersten Mulde und den ersten Störstellenbereichen beinhaltet.
Verfahren nach einem der Ansprüche 22 bis 24, wobei das Zuführen der Massespannung zu dem zweiten aktiven Bereich das Zuführen der Massespannung zu der zweiten Mulde und den zweiten Störstellenbereichen beinhaltet.
Verfahren nach einem der Ansprüche 22 bis 25, wobei sich des Weiteren die Source-/Drainbereiche des Weiteren in einem floatenden Spannungszustand befinden.
Verfahren nach einem der Ansprüche 22 bis 26, das des Weiteren das Zuführen der Massespannung zu den Source-/Drainbereichen beinhaltet.
Verfahren nach einem der Ansprüche 22 bis 27, wobei die Massespannung außerdem der dritten Mulde zugeführt wird.
Verfahren nach einem der Ansprüche 22 bis 28, wobei sich die Bitleitung und die Sourceleitung in einem floatenden Spannungszustand befinden.
Verfahren nach einem der Ansprüche 22 bis 29, das des Weiteren das Zuführen der Massespannung zu der Bitleitung und der Sourceleitung beinhaltet.
Verfahren nach einem der Ansprüche 22 bis 30, wobei die Wortleitung gemeinsam mit der Steuermulde und dem Steuerstörstellenbereich verbunden ist.
Verfahren nach einem der Ansprüche 22 bis 31, wobei die Löschleitung gemeinsam mit der Löschmulde und den Löschstörstellenbereichen verbunden ist.
Verfahren zum Löschen von Daten eines EEPROMs gemäß einem der Ansprüche 1 bis 21, welches das Zuführen einer Massespannung zu dem ersten aktiven Bereich oder der Wortleitung und das Zuführen einer Löschspannung zu dem zweiten aktiven Bereich oder der Löschleitung umfasst.
Verfahren nach Anspruch 33, wobei die Löschspannung bewirkt, dass Elektronen des floatenden Gates einem Fowler-Nordheim-Tunnelvorgang in den zweiten aktiven Bereich unterliegen.
Verfahren nach Anspruch 33 oder 34, wobei das Zuführen der Massespannung zu dem ersten aktiven Bereich das Zuführen der Massespannung zu der ersten Mulde und den ersten Störstellenbereichen umfasst.
Verfahren nach einem der Ansprüche 33 bis 35, wobei das Zuführen der Löschspannung zu dem zweiten aktiven Bereich das Zuführen der Löschspannung zu der zweiten Mulde und den zweiten Störstellenbereichen umfasst.
Verfahren nach einem der Ansprüche 33 bis 36, das des Weiteren das Zuführen der Massespannung zu den Source-/Drainbereichen umfasst.
Verfahren nach einem der Ansprüche 33 bis 37, wobei die Massespannung auch der dritten Mulde zugeführt wird.
Verfahren nach einem der Ansprüche 33 bis 38, das des Weiteren das Zuführen der Massespannung zu der Bitleitung und der Sourceleitung beinhaltet.
Verfahren nach einem der Ansprüche 33 bis 39, wobei die Wortleitung gemeinsam mit der Steuermulde und dem Steuerstörstellenbereich verbunden ist.
Verfahren nach einem der Ansprüche 33 bis 40, wobei die Löschleitung gemeinsam mit der Löschmulde und den Löschstörstellenbereichen verbunden ist.
Verfahren zum Auslesen von Daten eines EEPROMs gemäß einem der Ansprüche 1 bis 21, welches das Zuführen einer Lesespannung zu dem ersten aktiven Bereich, das Zuführen einer Leistungsversorgungsspannung zu dem Drainbereich und das Zuführen einer Massespannung zu dem Sourcebereich beinhaltet.
Verfahren nach Anspruch 42, wobei das Zuführen der Lesespannung zu dem ersten aktiven Bereich das Zuführen der Lesespannung zu der ersten Mulde und den ersten Störstellenbereichen beinhaltet.
Verfahren nach Anspruch 42 oder 43, das des Weiteren das Zuführen einer Massespannung zu dem zweiten aktiven Bereich beinhaltet.
Verfahren nach einem der Ansprüche 42 oder 44, wobei die Massespannung auch der zweiten Mulde und den zweiten Störstellenbereichen zugeführt wird.
Verfahren nach einem der Ansprüche 42 bis 45, wobei die Massespannung auch der dritten Mulde zugeführt wird.
Verfahren zum Betreiben eines EEPROMs gemäß einem der Ansprüche 1 bis 21, das die folgenden Schritte umfasst: – Zuführen einer Programmierspannung zu dem ersten aktiven Bereich und Zuführen einer Massespannung zu dem zweiten aktiven Bereich, um Daten zu schreiben, – Zuführen einer Lesespannung zu dem ersten aktiven Bereich, Zuführen einer Leistungsversorgungsspannung zu dem Drainbereich und Zuführen der Massespannung zu dem Sourcebereich, um die geschriebenen Daten auszulesen, und – Zuführen der Massespannung zu dem ersten aktiven Bereich und Zuführen einer Löschspannung zu dem zweiten aktiven Bereich, um die geschriebenen Daten zu löschen.
Verfahren nach Anspruch 47, wobei die Programmierspannung bewirkt, dass Elektronen des zweiten aktiven Bereichs einem Fowler-Nordheim-Tunnelvorgang in das floatende Gate unterliegen, und wobei die Löschspannung bewirkt, dass Elektronen des floatenden Gates einem Fowler-Nordheim-Tunnelvorgang in den zweiten aktiven Bereich unterliegen.
Verfahren nach Anspruch 47 oder 48, das des Weiteren umfasst: – Zuführen der Programmierspannung zu der ersten Mulde und den ersten Störstellenbereichen beim Schreiben der Daten, – Zuführen der Lesespannung zu der ersten Mulde und den ersten Störstellenbereichen beim Auslesen der Daten und – Zuführen der Massespannung, die dem ersten aktiven Bereich zugeführt wird, zu der ersten Mulde und den ersten Störstellenbereichen beim Löschen der Daten.
Verfahren nach einem der Ansprüche 47 bis 49, das des Weiteren umfasst: – Zuführen der Massespannung, die dem zweiten aktiven Bereich zugeführt wird, zu der zweiten Mulde und den zweiten Störstellenbereichen beim Schreiben der Daten, – Zuführen der Massespannung zu der zweiten Mulde und den zweiten Störstellenbereichen beim Auslesen der geschriebenen Daten und – Zuführen der Löschspannung zu der zweiten Mulde und den zweiten Störstellenbereichen beim Löschen der geschriebenen Daten.
Verfahren nach einem der Ansprüche 47 bis 50, das des Weiteren das Zuführen der Massespannung zu den Source-/Drainbereichen beim Schreiben und Löschen der Daten umfasst.
Verfahren nach einem der Ansprüche 47 bis 51, das des Weiteren das Zuführen der Massespannung zu der dritten Mulde beim Schreiben, Auslesen und Löschen der Daten umfasst.
Verfahren zum Herstellen eines EEPROMs, das die folgenden Schritte umfasst: – Bilden von Bauelementisolationsschichten innerhalb eines Halbleitersubstrats (10), um einen ersten aktiven Bereich (11), einen zweiten aktiven Bereich (15) und einen dritten aktiven Bereich (13) zu definieren, die voneinander beabstandet sind, – Bilden eines gemeinsamen floatenden Gates (30), das über dem ersten bis dritten aktiven Bereich quert, – Bilden von Source-/Drainbereichen (13s, 13d) in dem dritten aktiven Bereich auf entgegengesetzten Seiten des floatenden Gates und – Bilden einer ersten Zwischenverbindung (51), die mit dem ersten aktiven Bereich verbunden ist, und/oder einer zweiten Zwischenverbindung (55), die mit dem zweiten aktiven Bereich verbunden ist, und/oder einer dritten Zwischenverbindung (53d), die mit einem der Source-/Drainbereiche verbunden ist.
Verfahren nach Anspruch 53, das des Weiteren umfasst. – Bilden einer ersten Mulde (1) innerhalb des Halbleitersubstrats des ersten aktiven Bereichs und Bilden einer zweiten Mulde (5) innerhalb des Halbleitersubstrats des zweiten aktiven Bereichs vor dem Bilden des floatenden Gates und – Bilden der ersten Störstellenbereiche (11a) in dem ersten aktiven Bereich auf entgegengesetzten Seiten des floatenden Gates und Bilden von zweiten Störstellenbereichen (15a) in dem zweiten aktiven Bereich auf entgegengesetzten Seiten des floatenden Gates vor dem Bilden der Zwischenverbindungen.
Verfahren nach Anspruch 54, das des Weiteren vor dem Bilden des floatenden Gates das Bilden einer dritten Mulde (3) innerhalb des Halbleitersubstrats des dritten aktiven Bereichs umfasst
Verfahren nach Anspruch 55, das des Weiteren umfasst: – gemeinsames Verbinden der zweiten Zwischenverbindung mit der zweiten Mulde und den zweiten Störstellenbereichen, – Bilden von dritten Störstellenbereichen in der dritten Mulde und – gemeinsames Verbinden der dritten Zwischenverbindung mit der dritten Mulde und den dritten Störstellenbereichen.
Verfahren nach Anspruch 55 oder 56, wobei die zweite Mulde und die dritte Mulde den gleichen Leitfähigkeitstyp aufweisen.