DE4329304A1 - Halbleiterspeichereinrichtung und Herstellungsverfahren dafür - Google Patents
Halbleiterspeichereinrichtung und Herstellungsverfahren dafürInfo
- Publication number
- DE4329304A1 DE4329304A1 DE4329304A DE4329304A DE4329304A1 DE 4329304 A1 DE4329304 A1 DE 4329304A1 DE 4329304 A DE4329304 A DE 4329304A DE 4329304 A DE4329304 A DE 4329304A DE 4329304 A1 DE4329304 A1 DE 4329304A1
- Authority
- DE
- Germany
- Prior art keywords
- film
- insulating film
- layer
- semiconductor substrate
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 178
- 238000009792 diffusion process Methods 0.000 title abstract description 170
- 150000004767 nitrides Chemical class 0.000 claims abstract description 167
- 239000000758 substrate Substances 0.000 claims abstract description 135
- 241000293849 Cordylanthus Species 0.000 claims abstract description 87
- 239000010410 layer Substances 0.000 claims description 431
- 239000011229 interlayer Substances 0.000 claims description 153
- 239000007800 oxidant agent Substances 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 52
- 238000004519 manufacturing process Methods 0.000 claims description 51
- 230000004888 barrier function Effects 0.000 claims description 37
- 230000035515 penetration Effects 0.000 claims description 37
- 239000012535 impurity Substances 0.000 claims description 35
- 238000009413 insulation Methods 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 31
- 238000009825 accumulation Methods 0.000 description 52
- 238000010438 heat treatment Methods 0.000 description 51
- 230000008569 process Effects 0.000 description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 28
- 229910052710 silicon Inorganic materials 0.000 description 28
- 239000010703 silicon Substances 0.000 description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 25
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 24
- 230000015654 memory Effects 0.000 description 24
- 229910052698 phosphorus Inorganic materials 0.000 description 23
- 239000011574 phosphorus Substances 0.000 description 23
- 229920005591 polysilicon Polymers 0.000 description 23
- 238000000206 photolithography Methods 0.000 description 19
- 238000005229 chemical vapour deposition Methods 0.000 description 17
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 238000012217 deletion Methods 0.000 description 13
- 230000037430 deletion Effects 0.000 description 13
- 238000001312 dry etching Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 13
- 238000010276 construction Methods 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 11
- 210000003323 beak Anatomy 0.000 description 9
- 238000002513 implantation Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- 230000005641 tunneling Effects 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- CUPFNGOKRMWUOO-UHFFFAOYSA-N hydron;difluoride Chemical compound F.F CUPFNGOKRMWUOO-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung betrifft eine Halbleiterspeichereinrichtung nach dem
Oberbegriff des Anspruches 1, 14 oder 35 und ein
Herstellungsverfahren nach dem Oberbegriff des Anspruches 25 oder
30. Die Erfindung betrifft insbesondere eine
Halbleiterspeichereinrichtung, die Information elektrisch schreiben
und löschen kann sowie ein Herstellungsverfahren für diese
Halbleiterspeichereinrichtung.
EEPROMs (elektrisch löschbare programmierbare Festwertspeicher) sind
als ein Typ von nicht-flüchtigen Halbleiterspeichereinrichtungen
bekannt, die Information elektrisch schreiben und löschen können.
Das Flash-EEPROM ist dahingehend vorteilhaft, daß sowohl das
Schreiben als auch das Löschen elektrisch ausgeführt werden kann.
Weil jedoch zwei Transistoren in der Speicherzelle notwendig sind,
ist es schwierig, einen höheren Integrationsgrad zu realisieren.
Daher ist ein Flash-EEPROM vorgeschlagen worden, bei dem die
Speicherzelle einen Transistor aufweist, und die darin
eingeschriebenen Informationsladungen kollektiv elektrisch gelöscht
werden können. Ein solches Flash-EEPROM ist z. B. in der US 4,868, 69
beschrieben.
Fig. 106 zeigt das Blockschaltbild der allgemeinen Struktur eines
Flash-EEPROMs. Wie in Fig. 106 dargestellt ist, weist das Flash-
EEPROM ein Speicherzellenfeld 330 mit einer Mehrzahl von (nicht
dargestellten) Speicherzellen zum Speichern von Daten, die in einer
Matrix angeordnet sind, einen X-Dekoder 331 und einen Y-Dekoder 332
zum Auswählen einer Zeile und einer Spalte des Speicherzellenfeldes
330 durch Dekodieren eines externen Adreßsignals, ein Y-Gatter 333,
eine Eingabe/Ausgabeschaltung 335, die mit dem Y-Gatter 333
verbunden ist, zum Eingeben und Ausgeben von Daten, und eine
Steuerschaltung 334, die mit dem Y-Gatter 333 und der
Eingabe/Ausgabeschaltung 335 verbunden ist, zum Steuern des Betriebs
des Flash-EEPROMs auf der Basis externer Steuersignale auf. Der
X-Dekoder 331, der Y-Dekoder 332, das Y-Gatter 333, die
Steuerschaltung 334 und das Speicherzellenfeld 330 sind auf
demselben Substrat eines Halbleiterchips 336 gebildet. Der
Halbleiterchip 336 weist ferner einen Versorgungsspannungsanschluß
Vcc 337 und einen Hochspannungsanschluß Vpp 338 auf.
Fig. 107 zeigt ein Ersatzschaltbild der schematischen Struktur des
Speicherzellenfeldes 330 von Fig. 106. Wie in Fig. 107 dargestellt
ist, sind eine Mehrzahl von Wortleitungen WL1, WL2, . . . , WLi, die
sich in Zeilenrichtung erstrecken, und eine Mehrzahl von
Bitleitungen BL1, BL2, . . . , BLi, die sich in Spaltenrichtung
erstrecken, so angeordnet, daß sie sich senkrecht kreuzen.
Speicherzellentransistoren Q11, Q12, . . . , Qii, die jeweils ein
Floating-Gate aufweisen, sind an den Kreuzungspunkten der
Wortleitungen und der Bitleitungen angeordnet. Das Steuer-Gate des
Speicherzellentransistors ist mit der jeweiligen Wortleitung
verbunden. Die Source des Speicherzellentransistors ist mit der
jeweiligen Source-Leitung SL1, SL2, . . . verbunden. Die Source-
Leitungen SL1, SL2, . . . sind mit Source-Leitungen S1, S2, . . .
verbunden, die auf beiden Seiten angeordnet sind.
Fig. 108 zeigt einen Querschnitt des Aufbaus eines
Speicherzellenabschnitts eines Flash-EEPROM. Wie in Fig. 108
dargestellt ist, weist das Flash-EEPROM sowohl ein
Halbleitersubstrat 201 als auch eine Drain-Diffusionsschicht 206 und
eine Source-Diffusionsschicht 207 auf, die auf einer Hauptoberfläche
des Halbleitersubstrats 201 gebildet sind und sich in einem
vorbestimmten Abstand voneinander mit einem Kanalbereich dazwischen
befinden. Das Flash-EEPROM weist ferner eine Floating-Gate-Elektrode
203, die auf dem Kanalbereich mit einem ersten Gate-Oxidfilm 202
dazwischen gebildet ist, eine Steuer-Gate-Elektrode 205, die auf der
Floating-Gate-Elektrode 203 mit einem zweiten Gate-Oxidfilm 204
dazwischen gebildet ist, einen thermischen
Zwischenschichtisolierfilm 208, der das Substrat 201, die Floating-
Gate-Elektrode 203 und die Steuer-Gate-Elektrode 205 bedeckt, und
ein Zwischenschichtisolierfilm 209, der den thermischen
Zwischenschichtisolierfilm 208 bedeckt, auf. Gate-Vogelschnabel-
Oxidfilme 210 sind an einander gegenüberliegenden Enden des ersten
Gate-Oxidfilms 202 und einander gegenüberliegenden Enden des
Isolierfilms 204 gebildet.
Der erste Gate-Oxidfilm 202, die Floating-Gate-Elektrode 203, der
Gate-Oxidfilm 204, die Steuer-Gate-Elektrode 205, die Drain-
Diffusionsschicht 206 und die Source-Diffusionsschicht 207 bilden
die grundlegenden Komponenten des Flash-EEPROMs mit 2-Schicht-Gate.
Der Zwischenschichtisolierfilm 209 weist Fremdatome wie z. B. Bor
oder Phosphor auf. Aufgabe des thermischen
Zwischenschichtisolierfilms 208 ist es, die Bewegung der Fremdatome,
wie z. B. Bor oder Phosphor, des Zwischenschichtisolierfilms 209 in
das Halbleitersubstrat 201, die Steuer-Gate-Elektrode 205 oder die
Floating-Gate-Elektrode 203 zu verhindern und dadurch eine Änderung
von deren elektrischen Eigenschaften zu vermeiden.
Unter Bezugnahme auf Fig. 108 wird im folgenden der Betrieb des
Flash-EEPROM beschrieben. Das Flash-EEPROM arbeitet in einem
Schreib/Löschmodus, um Information elektrisch zu schreiben oder zu
löschen, und es arbeitet in einem Lesemodus, um Information zu
lesen. Der Schreib/Löschmodus umfaßt einen Schreibmodus zum
elektrischen Schreiben der Information und einen Löschmodus zum
Löschen der Information.
Im Löschmodus beispielsweise wird die Drain-Elektrode, die von der
Drain-Diffusionsschicht 206 gebildet wird, in den schwebenden
Zustand versetzt, und die Steuer-Gate-Elektrode 205 wird auf Masse
gelegt. Eine hohe Spannung von etwa 12 V wird an die Source-Elektrode
angelegt, die von der Source-Diffusionsschicht 207 gebildet wird.
Daher fließt ein Fowler-Nordheim-Tunnelstrom von der Source-
Diffusionsschicht 207 über den Gate-Vogelschnabel-Oxidfilm 210 auf
der Source-Seite unter dem Ende der Floating-Gate-Elektrode 203 nahe
bei der Source-Diffusionsschicht 207 zur Floating-Gate-Elektrode
203. Dieser Fowler-Nordheim-Tunnelstrom wird dazu benutzt, die
Elektronen aus der Floating-Gate-Elektrode 203 abzuziehen, wodurch
die Information gelöscht wird.
Im Schreibmodus liegt die Source-Diffusionsschicht 207, d. h. die
Source-Elektrode, auf Masse. Eine Spannung von z. B. etwa 7 V wird an
die Drain-Elektrode, d. h. an die Drain-Diffusionsschicht 206 und
eine Spannung von z. B. etwa 12 V an die Steuer-Gate-Elektrode 205
angelegt. In diesem Zustand tritt ein Lawinendurchbruch in der Nähe
der Drain-Diffusionsschicht 206 unter dem Ende der Floating-Gate-
Elektrode 203 auf. Heiße Elektronen, die durch den Lawinendurchbruch
erzeugt werden, werden vom Halbleitersubstrat 201 über den
Gate-Vogelschnabel-Oxidfilm 210 auf der Seite der Drain in die
Floating-Gate-Elektrode 203 implantiert, wodurch die Information geschrieben
wird.
Im Lesemodus liegt die Source-Diffusionsschicht 207, d. h. die
Source-Elektrode, auf Masse. Eine Spannung von z. B. 1 V wird an die
Drain-Diffusionsschicht 206, d. h. die Drain-Elektrode, und eine
Spannung von z. B. etwa 3 V an die Steuer-Gate-Elektrode 205 angelegt.
Unter diesen Bedingungen wird durch das Vorhandensein oder Nicht
vorhandensein eines Stromflusses von der Drain-Diffusionsschicht 206
zur Source-Diffusionsschicht 207 der Zustand "1" oder "0" bestimmt.
Auf diese Weise wird die Information gelesen. Wenn in der Floating-
Gate-Elektrode 203 Elektronen vorhanden sind, fließt kein Strom von
der Drain-Diffusionsschicht 206 zur Source-Diffusionsschicht 207.
Damit wird der geschriebene Zustand gelesen. Wenn die Elektronen von
der Floating-Gate-Elektrode 203 abgezogen worden sind, fließt ein
Strom von der Drain-Diffusionsschicht 206 zur Source-
Diffusionsschicht 207 und folglich wird der gelöschte Zustand
gelesen.
Die Fig. 109-118 zeigen Querschnitte eines Herstellungsverfahrens
für das in Fig. 108 dargestellte Flash-EEPROM. Unter Bezugnahme auf
die Fig. 109-118 wird im folgenden ein Herstellungsverfahren für das
Flash-EEPROM beschrieben.
Das aus Silizium bestehende Halbleitersubstrat 201, das in Fig. 109
gezeigt ist, wird einer thermischen Oxidation unterworfen, um eine
erste Gate-Oxidfilmschicht 202a mit einer Dicke von etwa 120 Å zu
bilden, wie in Fig. 110 dargestellt ist.
Wie in Fig. 111 gezeigt ist, wird dann eine Floating-Gate-
Elektrodenschicht 203a mit einer Dicke von ungefähr 2000 Å aus
Polysilizium auf der ersten Gate-Oxidfilmschicht 202a gebildet.
Wie in Fig. 112 dargestellt ist, wird eine Isolierfilmschicht 204a
mit einer Dicke von ungefähr 300 Å auf der Floating-Gate-
Elektrodenschicht 203a gebildet.
Wie in Fig. 113 gezeigt ist, wird eine Steuer-Gate-Elektrodenschicht
205a aus Polysilizium mit einer Dicke von ungefähr 3000 Å auf der
Isolierfilmschicht 204a gebildet.
Wie in Fig. 114 dargestellt ist, wird ein Photolithographie- und
Ätzverfahren benutzt, um die erste Gate-Oxidfilmschicht 202a, die
Floating-Gate-Elektrodenschicht 203a, die Isolierfilmschicht 204a
und die Steuer-Gate-Elektrodenschicht 205a zu mustern. Dadurch
werden der erste Gate-Oxidfilm 202, die Floating-Gate-Elektrode 203,
der Isolierfilm 204 und die Steuer-Gate-Elektrode 205 gebildet.
Wie in Fig. 115 gezeigt ist, werden der erste Gate-Oxidfilm 202, die
Floating-Gate-Elektrode 203, der Isolierfilm 204 und die Steuer-
Gate-Elektrode 205 als Maske verwendet, und es werden As- (Arsen-)
Ionen in das Halbleitersubstrat 201 unter der Bedingung 3*1015/cm2
implantiert. Anschließend wird ein thermisches Diffusionsverfahren
benutzt, wodurch die Drain-Diffusionsschicht 206 und die Source-
Diffusionsschicht 207 gebildet werden.
Wie in Fig. 116 dargestellt ist, wird der thermische
Zwischenschichtisolierfilm 208 gebildet, um das Halbleitersubstrat
201, die Floating-Gate-Elektrode 203 und die Steuer-Gate-Elektrode
205 zu bedecken.
Wie in Fig. 117 gezeigt ist, wird der Zwischenschichtisolierfilm 209
gebildet, um den thermischen Zwischenschichtisolierfilm 208 zu
bedecken. Schließlich wird, wie in Fig. 118 dargestellt ist, eine
Wärmebehandlung durch ein Reflow-Verfahren ausgeführt, um den
Zwischenschichtisolierfilm 209 zu glätten. Während dieser Behandlung
wandert ein Oxidator (H2O) in den Zwischenschichtisolierfilm 209 und
den thermischen Zwischenschichtisolierfilm 208, wodurch die Gate-
Vogelschnabel-Oxidfilme 210 geschaffen werden.
Auf diese Weise wird das Flash-EEPROM gebildet.
Wie oben beschrieben worden ist, dringt im Flash-EEPROM der Oxidator
(H2O) während der Wärmebehandlung zum Glätten des
Zwischenschichtisolierfilms 209 in den Zwischenschichtisolierfilm
209 und den thermischen Zwischenschichtisolierfilm 208 ein. Das
bewirkt eine weitere Oxidation zwischen dem Halbleitersubstrat 201
und den Enden der Floating-Gate-Elektrode 203 sowie zwischen der
Steuer-Gate-Elektrode 205 und der Floating-Gate-Elektrode 203. Damit
werden die Vogelschnabel-Oxidfilme 210 geschaffen. Auf diese Weise
kommt das untere Ende der Floating-Gate-Elektrode 203 mit den
Vogelschnabel-Oxidfilmen 210 in Kontakt, so daß das untere Ende der
Floating-Gate-Elektrode 203 in höherem Maße oxidiert wird als die
anderen Abschnitte. Wenn die Vogelschnabel-Oxidfilme 210 am unteren
Ende des Floating-Gates 203 in der Nähe der Source-Diffusionsschicht
207 gebildet werden, werden die Elektronen im Datenlöschbetrieb
übermäßig aus der Floating-Gate-Elektrode 203 abgezogen. Das führt
zu einem übermäßig gelöschten Zustand. Wenn die Vogelschnabel-
Oxidfilme 210 am Ende der Floating-Gate-Elektrode 203 in der Nähe
der Drain-Diffusionsschicht 206 gebildet werden, tritt eine
sogenannte Drain-Störung auf, bei der die Elektronen im
Datenschreibbetrieb aus der Floating-Gate-Elektrode 203 der nicht
ausgewählten Speicherzelle abgezogen werden.
Das übermäßige Löschen und die Drain-Störung werden nun im Detail
beschrieben. Zuerst wird das übermäßige Löschen dargelegt. In einem
Flash-EEPROM wir das Löschen aller Speicherzellen auf einmal
ausgeführt. Wenn lokal eine Speicherzelle existiert, durch die der
Tunnelstrom eher fließt, wird diese Speicherzelle daher früher
gelöscht als andere Speicherzellen. Aus der Speicherzelle, die
früher gelöscht worden ist, sind Elektronen über die Floating-Gate-
Elektrode 203 übermäßig abgezogen worden, so daß die
Schwellenspannung der Speicherzelle nach der Löschung negativ ist.
Das wird als übermäßige Löschung bezeichnet.
Nun wird die Drain-Störung beschrieben. Fig. 119 zeigt ein
Ersatzschaltbild zur Erläuterung der Drain-Störung. Wie in Fig. 119
gezeigt ist, weist in einem Flash-EEPROM eine Speicherzelle einen
Transistor auf, und daher gibt es im Unterschied zu einem EEPROM
keinen Auswahltransistor. Beim Schreiben von Information wird daher
eine Schreibspannung von 7 V an die Drain-Bereiche aller
Speicherzellentransistoren angelegt, die mit derselben Bitleitung
verbunden sind.
Genauer gesagt wird in der Zelle, die zum Schreiben der Information
ausgewählt worden ist, über die Bitleitung BL1 eine Spannung von 7 V
an den Drain-Bereich und über die Wortleitung WL1 eine Spannung von
12 V an das Steuer-Gate angelegt. Gleichzeitig wird eine Spannung von
7 V über die Bitleitung BL1 auch an die Drain-Bereiche der nicht
ausgewählten Zellen angelegt. Die nicht-ausgewählten Zellen, an
deren Drain-Bereichen die 7 V anliegen, empfangen an den Steuer-Gates
eine Spannung von 0 V. Zu diesem Zeitpunkt sind Elektronen in das
Floating-Gate eingebracht worden, wenn die nicht-ausgewählte Zelle
im geschriebenen Zustand vorliegt. Genauer gesagt beträgt das
Potential des Floating-Gate etwa -3 V. Wenn in diesem Zustand 7 V an
den Drain-Bereich und 0 V (nicht-ausgewählter Zustand) an das Steuer-
Gate der nicht-ausgewählten Zellen angelegt werden, wird zwischen
dem Floating-Gate und dem Drain-Bereich ein elektrisches Feld mit
einer Stärke von 10 MV/cm erzeugt. Das bewirkt eine Drain-Störung.
Fig. 120 zeigt einen Querschnitt, der die Drain-Störung durch
FN-Tunnelung darstellt, und Fig. 121 ist ein Querschnitt, der die
Drain-Störung durch Tunnelung zwischen den Bändern darstellt.
Wie in Fig. 120 gezeigt ist, werden, wenn ein elektrisches Feld mit
einer Stärke von 10 MV/cm zwischen der Floating-Gate-Elektrode 203
und der Drain-Diffusionsschicht 206 erzeugt wird, die in die
Floating-Gate-Elektrode 203 eingebrachten Elektronen aufgrund der
FN-Tunnelungserscheinung zur Drain-Diffusionsschicht 206 extrahiert.
Folglich wird die Speicherzelle fehlerhaft gelöscht. Das wird als
Drain-Störung aufgrund FN-Tunnelung bezeichnet.
Wie in Fig. 121 dargestellt ist, ergibt sich ein Tunneln zwischen
den Bändern, das zu Löchern führt, wenn ein starkes elektrisches
Feld zwischen der Floating-Gate-Elektrode 203 und der Drain-
Diffusionsschicht 206 erzeugt wird. Wenn die erzeugten Löcher in die
Floating-Gate-Elektrode 203 eingebracht werden, ergibt sich dieselbe
Bedingung wie bei der Extraktion von Elektronen. Folglich wird die
nicht-ausgewählte Speicherzelle fehlerhaft gelöscht. Das wird als
Drain-Störung aufgrund einer Tunnelung zwischen den Bändern
bezeichnet.
Die mögliche Ursache für die Drain-Störung und das übermäßige
Löschen, die oben beschrieben worden sind, wenn die Gate-
Vogelschnabel-Oxidfilme 210 an den unteren Endabschnitten der
Floating-Gate-Elektrode gebildet werden, lautet folgendermaßen. Die
Floating-Gate-Elektrode 203 besteht aus einer polykristallinen
Siliziumschicht. Weil das polykristalline Silizium entlang der
Korngrenze des Kristalls leicht oxidiert wird, ändert sich die Form
des Kristalls im Verlauf des Oxidationsprozesses von einer runden zu
einer kantigen Form. Wenn der Kristall eine kantigere Form annimmt,
tritt an den hervorspringenden Abschnitten eine Konzentration des
elektrischen Feldes auf. Genauer gesagt tritt an den unteren
Endabschnitten der Floating-Gate-Elektrode 203 eine Konzentration
des elektrischen Feldes auf, wenn die Gate-Vogelschnabel-Oxidfilme
210 gebildet werden. Eine derartige Konzentration des elektrischen
Feldes führt zu den oben beschriebenen Erscheinungen des übermäßigen
Löschens und der Drain-Störung.
Wenn, wie oben beschrieben, die Gate-Vogelschnabel-Oxidfilme 210
unter den unteren, einander gegenüberliegenden Enden der Floating-
Gate-Elektrode 203 gebildet werden, treten verschiedene Nachteile
auf.
Aufgabe der Erfindung ist es, eine Halbleiterspeichereinrichtung zu
schaffen, die die Bildung eines Gate-Vogelschnabel-Oxidfilms in
einem Bereich effektiv verhindert, durch den Elektronen in einem
Datenschreib- und Datenlöschvorgang fließen. Außerdem soll eine
Halbleiterspeichereinrichtung gebildet werden, die gute
Datenschreib- und Datenlöscheigenschaften aufweist. Ferner soll ein
Herstellungsverfahren für eine Halbleiterspeichereinrichtung
geschaffen werden, die die Bildung eines Gate-Vogelschnabel-
Oxidfilms in einem Bereich effektiv unterdrückt, durch den
Elektronen in einem Datenschreib- und Datenlöschvorgang fließen.
Die Aufgabe wird gelöst durch die in Anspruch 1, 14 oder 35
gekennzeichnete Vorrichtung. Das Verfahren ist in Anspruch 25 oder
30 gekennzeichnet.
Nach einem Aspekt der vorliegenden Erfindung weist eine
Halbleiterspeichereinrichtung, die Information elektrisch schreiben
und löschen kann, ein Halbleitersubstrat eines ersten
Leitfähigkeitstyps mit einer Hauptoberfläche, ein Paar von
Fremdatombereichen eines zweiten Leitfähigkeitstyps, die auf der
Hauptoberfläche des Halbleitersubstrats gebildet sind und einen
vorbestimmten Abstand voneinander mit einem Kanalbereich dazwischen
haben, einen ersten Isolierfilm, der mindestens auf dem Kanalbereich
gebildet ist und eine erste Dicke hat, einen zweiten Isolierfilm,
der mindestens auf einem vorbestimmten Abschnitt von einem der
Fremdatombereiche gebildet ist und eine zweite Dicke hat, die größer
als die erste Dicke ist, eine Ladungsakkumulierungselektrode, die
auf dem ersten und zweiten Isolierfilm gebildet ist, und eine
Steuerelektrode, die auf der Ladungsakkumulierungselektrode mit
einem dritten Isolierfilm dazwischen gebildet ist, auf.
Der auf dem Kanalbereich gebildete zweite Isolierfilm mit der
zweiten Dicke, die größer als die Dicke des ersten Isolierfilms ist,
ist mindestens auf einem vorbestimmten Abschnitt von einem der zwei
Fremdatombereiche gebildet. Die Ladungsakkumulierungselektrode ist
auf dem ersten und zweiten Isolierfilm gebildet. Daher wird ein
Gate-Vogelschnabel-Oxidfilm auf einem Abschnitt der
Ladungsakkumulierungselektrode gebildet, der sich über dem zweiten
Isolierfilm befindet. Die Bildung des Gate-Vogelschnabel-Oxidfilms
wird in einem Bereich der Ladungsakkumulierungselektrode effektiv
verhindert, der sich über dem ersten Isolierfilm befindet. Dadurch
wird die Bildung des Gate-Vogelschnabel-Oxidfilms in einem Bereich
des ersten Isolierfilms effektiv verhindert, durch den Elektronen
bei Datenschreib- und Datenlöschvorgängen fließen.
Der zweite Isolierfilm kann eine spitz zulaufende Form aufweisen, so
daß seine Dicke in Richtung zum Kanalbereich allmählich sinkt. Das
vermindert die Feldkonzentration, die zwischen der
Ladungsakkumulierungselektrode und einem Paar von Fremdatombereichen
auftreten kann, in einem abgestuften Bereich des Übergangs zwischen
dem ersten und zweiten Isolierfilm.
Ferner kann der zweite Isolierfilm aus einem ersten Film zum
Verhindern des Eindringens eines Oxidators und einem zweiten Film
zum Verbessern der Haftung zwischen dem ersten Film und mindestens
der Ladungsakkumulierungselektrode oder dem Halbleitersubstrat
gebildet sein. Das verhindert effektiv das Eindringen des Oxidators,
der zwischen dem ersten Film und der Ladungsakkumulierungselektrode
oder zwischen dem ersten Film und dem Fremdatombereich
hindurchläuft.
Nach einem weiteren Aspekt der vorliegenden Erfindung weist eine
Halbleiterspeichereinrichtung, die Information elektrisch schreiben
und löschen kann, ein Halbleitersubstrat eines ersten
Leitfähigkeitstyps mit einer Hauptoberfläche, ein Paar von
Fremdatombereichen eines zweiten Leitfähigkeitstyps, die auf der
Hauptoberfläche des Halbleitersubstrats gebildet sind und einen
vorbestimmten Abstand voneinander mit einem Kanalbereich dazwischen
haben, einen ersten Isolierfilm, der mindestens auf dem Kanalbereich
gebildet ist, einen Sperrfilm zum Verhindern des Eindringens eines
Oxidators, der mindestens auf einem vorbestimmten Abschnitt von
einem der Fremdatombereiche gebildet ist, zum Abfangen von
Elektronen zwischen einer Ladungsspeicherungselektrode und einem
Paar von Fremdatombereichen, wenn Information geschrieben oder
gelöscht wird, und zum Verhindern des Eindringens eines Oxidators,
eine Ladungsakkumulierungselektrode, die auf dem ersten Isolierfilm
und dem Sperrfilm gebildet ist, und eine Steuerelektrode, die auf
der Ladungsakkumulierungselektrode mit einem zweiten Isolierfilm
dazwischen gebildet ist, auf.
Der Sperrfilm zum Abfangen von Elektronen zwischen einer
Ladungsspeicherungselektrode und einem Paar von Fremdatombereichen,
wenn Information geschrieben oder gelöscht wird, und zum Verhindern
des Eindringens eines Oxidators ist mindestens auf einem
vorbestimmten Abschnitt von einem der Fremdatombereiche gebildet.
Die Ladungsakkumulierungselektrode ist auf dem ersten Isolierfilm,
der auf dem Kanalbereich gebildet ist, und dem Sperrfilm gebildet.
Daher verhindert der Sperrfilm effektiv das Eindringen des Oxidators
zwischen den ersten Isolierfilm und das Halbleitersubstrat oder
zwischen den ersten Isolierfilm und die
Ladungsakkumulierungselektrode in einem späteren
Wärmebehandlungsschritt. Das verhindert effektiv die Bildung des
Gate-Vogelschnabel-Oxidfilms in einem Bereich des ersten
Isolierfilms effektiv verhindert, durch den Elektronen bei
Datenschreib- und Datenlöschvorgängen fließen.
Nach einem weiteren Aspekt der vorliegenden Erfindung weist ein
Herstellungsverfahren für eine Halbleiterspeichereinrichtung, die
ein Halbleitersubstrat eines ersten Leitfähigkeitstyps mit einer
Hauptoberfläche, ein Paar von Fremdatombereichen eines zweiten
Leitfähigkeitstyps, die auf der Hauptoberfläche des
Halbleitersubstrats gebildet sind und einen vorbestimmten Abstand
voneinander mit einem Kanalbereich dazwischen haben, eine
Ladungsakkumulierungselektrode und eine Steuerelektrode aufweist,
die Schritte: Bilden einer ersten Isolierschicht mit einer ersten
Dicke mindestens auf einem Abschnitt der Hauptoberfläche des
Halbleitersubstrats, Bilden einer zweiten Isolierschicht mit einer
zweiten Dicke, die größer als die erste Dicke ist, mindestens auf
einem vorbestimmten Abschnitt des Abschnitts des
Halbleitersubstrats, auf dem einer der Fremdatombereiche gebildet
ist, Bilden einer Ladungsakkumulierungselektrodenschicht auf der
ersten und zweiten Isolierschicht, Bilden einer
Steuerelektrodenschicht auf der
Ladungsakkumulierungselektrodenschicht mit einer dritten
Isolierschicht dazwischen, Bilden der Steuerelektrode und der
Ladungsakkumulierungselektrode durch Mustern der
Steuerelektrodenschicht, der dritten Isolierschicht, der
Ladungsakkumulierungselektrodenschicht und der zweiten
Isolierschicht, und Bilden eines Paars von Fremdatombereichen des
zweiten Leitfähigkeitstyps durch Einlagern von Fremdatomen in das
Halbleitersubstrat unter Verwendung der Steuerelektrode und der
Ladungsakkumulierungselektrode als Maske auf.
Die erste Isolierschicht mit der ersten Dicke ist mindestens auf
einem Abschnitt gebildet, der den Kanalbereich enthält, die zweite
Isolierschicht mit der zweiten Dicke, die größer als die erste Dicke
ist, ist mindestens auf dem vorbestimmten Abschnitt gebildet, der
einen der Fremdatombereiche enthält, die
Ladungsakkumulierungselektrodenschicht ist auf der ersten und
zweiten Isolierschicht gebildet, die Steuerelektrodenschicht ist auf
der Ladungsakkumulierungselektrodenschicht mit der dritten
Isolierschicht dazwischen gebildet, und die Steuerelektrode und die
Ladungsakkumulierungselektrode werden durch Mustern der
Steuerelektrodenschicht, der dritten Isolierschicht, der
Ladungsakkumulierungselektrodenschicht und der zweiten
Isolierschicht gebildet.
Daher wird der Gate-Vogelschnabel-Oxidfilm im späteren
Wärmebehandlungsvorgang zwischen der Ladungsakkumulierungselektrode
und der zweiten Isolierschicht gebildet. Das verhindert effektiv die
Bildung des Gate-Vogelschnabel-Oxidfilms in einem Bereich der ersten
Isolierschicht, durch die Elektronen bei Datenschreib- und
Datenlöschvorgängen fließen. Weil die Fremdatombereiche in
selbstausrichtender Weise unter Verwendung der Steuerelektrode und
der Ladungsakkumulierungselektrode als Maske gebildet werden, können
ferner die Fremdatombereiche auf einfache Weise gebildet werden.
Nach einem weiteren Aspekt der vorliegenden Erfindung weist ein
Herstellungsverfahren für eine Halbleiterspeichereinrichtung, die
ein Halbleitersubstrat eines ersten Leitfähigkeitstyps mit einer
Hauptoberfläche, ein Paar von Fremdatombereichen eines zweiten
Leitfähigkeitstyps, die auf der Hauptoberfläche des
Halbleitersubstrats gebildet sind und einen vorbestimmten Abstand
voneinander mit einem Kanalbereich dazwischen haben, eine
Ladungsakkumulierungselektrode und eine Steuerelektrode aufweist,
die Schritte: Bilden einer ersten Isolierschicht mindestens auf
einem Abschnitt der Hauptoberfläche des Halbleitersubstrats, der den
Kanalbereich enthält, Bilden einer Sperrschicht zum Abfangen von
Elektronen zwischen einer Ladungsspeicherungselektrode und einem
Paar von Fremdatombereichen, wenn Information geschrieben oder
gelöscht wird, und zum Verhindern des Eindringens eines Oxidators,
mindestens auf einem vorbestimmten Abschnitt in dem Abschnitt der
Hauptoberfläche des Halbleitersubstrats, in dem einer der
Fremdatombereiche gebildet ist, Bilden einer
Ladungsakkumulierungselektrodenschicht auf der ersten Isolierschicht
und der Sperrschicht, Bilden einer Steuerelektrodenschicht auf der
Ladungsakkumulierungselektrodenschicht mit einer zweiten
Isolierschicht dazwischen, Bilden der Steuerelektrode und der
Ladungsakkumulierungselektrode durch Mustern der
Steuerelektrodenschicht, der zweiten Isolierschicht, der
Ladungsakkumulierungselektrodenschicht und der Sperrschicht, und
Bilden eines Paars von Fremdatombereichen des zweiten
Leitfähigkeitstyps durch Einlagern von Fremdatomen in das
Halbleitersubstrat unter Verwendung der Steuerelektrode und der
Ladungsakkumulierungselektrode als Maske auf.
Die erste Isolierschicht mit der ersten Dicke ist mindestens auf
einem Abschnitt gebildet, der den Kanalbereich enthält, die
Sperrschicht zum Abfangen von Elektronen zwischen einer
Ladungsspeicherungselektrode und einem Paar von Fremdatombereichen,
wenn Information geschrieben oder gelöscht wird, und zum Verhindern
des Eindringens eines Oxidators, ist mindestens auf dem
vorbestimmten Abschnitt in dem Bereich der Hauptoberfläche des
Halbleitersubstrats gebildet, auf dem einer der Fremdatombereiche
geschaffen ist, die Ladungsakkumulierungselektrodenschicht ist auf
der ersten Isolierschicht und der Sperrschicht gebildet, die
Steuerelektrodenschicht ist auf der
Ladungsakkumulierungselektrodenschicht mit der zweiten
Isolierschicht dazwischen gebildet, und die Steuerelektrode und die
Ladungsakkumulierungselektrode werden durch Mustern der
Steuerelektrodenschicht, der zweiten Isolierschicht, der
Ladungsakkumulierungselektrodenschicht und der Sperrschicht
Isolierschicht gebildet.
Daher wird der Gate-Vogelschnabel-Oxidfilm im späteren
Wärmebehandlungsvorgang zwischen der Ladungsakkumulierungselektrode
und der Sperrschicht gebildet. Das verhindert effektiv die Bildung
des Gate-Vogelschnabel-Oxidfilms in einem Bereich der ersten
Isolierschicht, durch die Elektronen bei Datenschreib- und
Datenlöschvorgängen fließen. Weil die Fremdatombereiche in
selbstausrichtender Weise unter Verwendung der Steuerelektrode und
der Ladungsakkumulierungselektrode als Maske gebildet werden, werden
ferner die Fremdatombereiche auf einfache Weise gebildet.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus
der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von
den Figuren zeigen:
Fig. 1 den Querschnitt eines Flash-EEPROM nach einer ersten
Ausführungsform der Erfindung;
Fig. 2-13 Querschnitte des ersten bis zwölften Schrittes einer
Herstellungsverfahrens für ein Flash-EEPROM nach einer
ersten Ausführungsform der Erfindung, das in Fig. 1
dargestellt ist;
Fig. 14 den Querschnitt einer Struktur, bei der ein Nitridfilm nur
auf der Drain-Diffusionsschicht im Flash-EEPROM nach einer
ersten Ausführungsform der Erfindung gebildet ist;
Fig. 15 den Querschnitt eines Flash-EEPROM nach einer zweiten
Ausführungsform der Erfindung;
Fig. 16-22 Querschnitte des ersten bis siebten Schrittes einer
Herstellungsverfahrens für ein Flash-EEPROM nach einer
zweiten Ausführungsform der Erfindung, das in Fig. 15
dargestellt ist;
Fig. 23 den Querschnitt eines Flash-EEPROM nach einer dritten
Ausführungsform der Erfindung;
Fig. 24-28 Querschnitte des ersten bis fünften Schrittes einer
Herstellungsverfahrens für ein Flash-EEPROM nach einer
dritten Ausführungsform der Erfindung, das in Fig. 23
dargestellt ist;
Fig. 29 den Querschnitt eines Flash-EEPROM nach einer vierten
Ausführungsform der Erfindung;
Fig. 30-33 Querschnitte des ersten bis vierten Schrittes einer
Herstellungsverfahrens für ein Flash-EEPROM nach einer
vierten Ausführungsform der Erfindung, das in Fig. 29
dargestellt ist;
Fig. 34 den Querschnitt eines Flash-EEPROM nach einer fünften
Ausführungsform der Erfindung;
Fig. 35 und 36 Querschnitte des ersten und letzten Schrittes einer
Herstellungsverfahrens für ein Flash-EEPROM nach einer
fünften Ausführungsform der Erfindung, das in Fig. 34
dargestellt ist;
Fig. 37 den Querschnitt eines Flash-EEPROM nach einer sechsten
Ausführungsform der Erfindung;
Fig. 38 und 39 Querschnitte des ersten und letzten Schrittes einer
Herstellungsverfahrens für ein Flash-EEPROM nach einer
sechsten Ausführungsform der Erfindung, das in Fig. 37
dargestellt ist;
Fig. 40 den Querschnitt eines Flash-EEPROM nach einer siebten
Ausführungsform der Erfindung;
Fig. 41 und 42 Querschnitte des ersten und letzten Schrittes einer
Herstellungsverfahrens für ein Flash-EEPROM nach einer
siebten Ausführungsform der Erfindung, das in Fig. 40
dargestellt ist;
Fig. 43 den Querschnitt eines Flash-EEPROM nach einer achten
Ausführungsform der Erfindung;
Fig. 44 und 45 Querschnitte des ersten und letzten Schrittes einer
Herstellungsverfahrens für ein Flash-EEPROM nach einer
achten Ausführungsform der Erfindung, das in Fig. 43
dargestellt ist;
Fig. 46 den Querschnitt eines Flash-EEPROM nach einer neunten
Ausführungsform der Erfindung;
Fig. 47-58 Querschnitte des ersten bis zwölften Schrittes einer
Herstellungsverfahrens für ein Flash-EEPROM nach einer
neunten Ausführungsform der Erfindung, das in Fig. 46
dargestellt ist;
Fig. 59 den Querschnitt eines Flash-EEPROM nach einer zehnten
Ausführungsform der Erfindung;
Fig. 60-65 Querschnitte des ersten bis sechsten Schrittes einer
Herstellungsverfahrens für ein Flash-EEPROM nach einer
zehnten Ausführungsform der Erfindung, das in Fig. 59
dargestellt ist;
Fig. 66 den Querschnitt eines Flash-EEPROM nach einer elften
Ausführungsform der Erfindung;
Fig. 67 und 68 Querschnitte des ersten und letzten Schrittes einer
Herstellungsverfahrens für ein Flash-EEPROM nach einer
elften Ausführungsform der Erfindung, das in Fig. 66
dargestellt ist;
Fig. 69 den Querschnitt eines Flash-EEPROM nach einer zwölften
Ausführungsform der Erfindung;
Fig. 70 und 71 Querschnitte des ersten und letzten Schrittes einer
Herstellungsverfahrens für ein Flash-EEPROM nach einer
zwölften Ausführungsform der Erfindung, das in Fig. 69
dargestellt ist;
Fig. 72 den Querschnitt eines Flash-EEPROM nach einer dreizehnten
Ausführungsform der Erfindung;
Fig. 73-90 Querschnitte des ersten bis achtzehnten Schrittes einer
Herstellungsverfahrens für ein Flash-EEPROM nach einer
dreizehnten Ausführungsform der Erfindung, das in Fig. 72
dargestellt ist;
Fig. 91 den Querschnitt eines Flash-EEPROM nach einer vierzehnten
Ausführungsform der Erfindung;
Fig. 92-98 Querschnitte des ersten bis siebten Schrittes einer
Herstellungsverfahrens für ein Flash-EEPROM nach einer
vierzehnten Ausführungsform der Erfindung, das in Fig. 91
dargestellt ist;
Fig. 99 den Querschnitt eines Flash-EEPROM nach einer fünfzehnten
Ausführungsform der Erfindung;
Fig. 100-105 Querschnitte des ersten bis sechsten Schrittes einer
Herstellungsverfahrens für ein Flash-EEPROM nach einer
vierzehnten Ausführungsform der Erfindung, das in Fig. 99
dargestellt ist;
Fig. 106 ein Blockschaltbild der allgemeinen Struktur eines Flash-
EEPROMs;
Fig. 107 ein Ersatzschaltbild der schematischen Struktur des
Speicherzellenfeldes 330, das in Fig. 106 gezeigt ist;
Fig. 108 einen Querschnitt eines Flash-EEPROMs;
Fig. 109-118 Querschnitte des ersten bis zehnten Schrittes einer
Herstellungsverfahrens für ein Flash-EEPROM, das in
Fig. 108 dargestellt ist;
Fig. 119 ein Ersatzschaltbild zur Erläuterung der Drain-Störung in
einem Flash-EEPROM;
Fig. 120 einen Querschnitt zur Erläuterung der Drain-Störung durch
FN-Tunnelung; und
Fig. 121 einen Querschnitt zur Erläuterung der Drain-Störung durch
Tunnelung zwischen den Bändern.
Wie in Fig. 1 dargestellt ist, weist ein Flash-EEPROM nach einer
ersten Ausführungsform der vorliegenden Erfindung sowohl ein
Halbleitersubstrat 1 aus Silizium als auch eine Drain-
Diffusionsschicht 6 und eine Source-Diffusionsschicht 7 auf, die auf
dem Halbleitersubstrat 1 in einem vorbestimmten Abstand voneinander
mit einem Kanalbereich dazwischen gebildet sind. Das Flash-EEPROM
weist ferner einen ersten Gate-Oxidfilm 2, der aus einem
Siliziumoxidfilm mit einer Dicke von etwa 120 Å gebildet ist und sich
auf dem Kanalbereich, einem vorbestimmten Abschnitt der Drain-
Diffusionsschicht 6 und einem vorbestimmten Abschnitt der Source-
Diffusionsschicht 7 befindet, und Nitridfilme 15, die auf der Drain-
Diffusionsschicht 6 und der Source-Diffusionsschicht 7 gebildet
sind, auf. Die Nitridfilme 15 werden vom ersten Gate-Oxidfilm 2
voneinander getrennt. Der Nitridfilm 15 weist eine Dicke (von etwa
1000 Å) auf, die größer als die des ersten Gate-Oxidfilms 2 ist. Das
Flash-EEPROM weist ferner eine Floating-Gate-Elektrode 3, die auf
dem ersten Gate-Oxidfilm 2 und den Nitridfilmen 15 gebildet ist,
eine Steuer-Gate-Elektrode 5, die auf der Floating-Gate-Elektrode 3
mit einem Isolierfilm 4 dazwischen gebildet ist, einen thermischen
Zwischenschichtisolierfilm 8, der das Halbleitersubstrat 1, die
Floating-Gate-Elektrode 3 und die Steuer-Gate-Elektrode 5 bedeckt,
sowie einen Zwischenschichtisolierfilm 9, der den thermischen
Zwischenschichtisolierfilm 8 bedeckt, auf. Die grundlegenden
Komponenten des Flash-EEPROMs, das eine nicht-flüchtige
Halbleiterspeichereinrichtung mit einem 2-Schicht-Gate darstellt,
werden vom ersten Gate-Oxidfilm 2, der Floating-Gate-Elektrode 3,
dem Isolierfilm 4, der Steuer-Gate-Elektrode 5, der Drain-
Diffusionsschicht 6 und der Source-Diffusionsschicht 7 gebildet. Die
Aufgabe des thermischen Zwischenschichtisolierfilms 8 ist es,
Fremdatome wie Phosphor und/oder Bor im Zwischenschichtisolierfilm 9
daran zu hindern, in das Halbleitersubstrat 1, die Steuer-Gate-
Elektrode 5 und die Floating-Gate-Elektrode 3 zu wandern. Die
Nitridfilme 15 weisen eine Dicke auf, die ausreicht, den Durchgang
von Elektronen durch den Nitridfilm 15 beim Löschen und Schreiben
von Daten zu verhindern.
Bei dieser Ausführungsform werden die Nitridfilme 15 mit einer
Dicke, die größer als des ersten Gate-Oxidfilms 2 ist, wie oben
beschrieben so gebildet, daß sie den ersten Gate-Oxidfilm 2 umgeben,
so daß die Gate-Vogelschnabel-Oxidfilme 10, die bei der
Wärmebehandlung während der Bildung des Zwischenschichtisolierfilms
9 erzeugt werden, zwischen den Deckflächen der Nitridfilme 15 und
den unteren Enden der Floating-Gate-Elektrode 3 gebildet werden.
Dadurch ist es möglich, die Bildung des Gate-Vogelschnabel-Oxidfilms
10 in einem Bereich des ersten Gate-Oxidfilms 2 (d. h. an
entgegengesetzten Enden des ersten Gate-Oxidfilms 2) zu
unterdrücken, durch den Elektronen in Datenschreib- und
Datenlöschvorgängen fließen. Durch Verhindern der Bildung des Gate-
Vogelschnabel-Oxidfilms 10 zwischen der Source-Diffusionsschicht 7
und der Floating-Gate-Elektrode 3 auf diese Weise, ist es möglich,
ein übermäßiges Abziehen von Elektronen aus der Floating-Gate-
Elektrode 3 zur Source-Diffusionsschicht 7 in einem
Datenlöschvorgang zu verhindern. Damit wird ein übermäßig gelöschter
Zustand vermieden.
Durch Verhindern der Bildung des Gate-Vogelschnabel-Oxidfilms 10
zwischen der Drain-Diffusionsschicht 6 und der Floating-Gate-
Elektrode 3 auf diese Weise, ist es ferner möglich, eine sogenannte
Drain-Störung zu verhindern, d. h. einen gelöschten Zustand, der
durch das Abziehen von Elektronen aus dem Floating-Gate in einer
nicht-ausgewählten Zelle aufgrund der hohen Spannung verursacht
wird, die in einem Datenschreibvorgang an den Drain-Bereich der
nicht-ausgewählten Zelle angelegt wird. Dadurch können gute Schreib-
und Löscheigenschaften erzielt werden. Weil der Nitridfilm 15
bewirkt, daß das Eindringen des Oxidators während der
Wärmebehandlung des Zwischenschichtisolierfilms 9 verhindert wird,
ist es möglich, den Effekt weiter zu verbessern, um das Eindringen
des Oxidators zwischen den ersten Gate-Oxidfilm 2 und die Floating-
Gate-Elektrode 3 oder zwischen den ersten Gate-Oxidfilm 2 und das
Halbleitersubstrat 1 zu verhindern. Damit ist es möglich, die
Bildung der Gate-Vogelschnabel-Oxidfilme 10 an den
gegenüberliegenden Enden des ersten Gate-Oxidfilms 2 effektiv zu
verhindern.
Unter Bezugnahme auf die Fig. 2-13 wird nun ein
Herstellungsverfahren für ein Flash-EEPROM nach der ersten
Ausführungsform beschrieben.
Das Verfahren beginnt mit dem in Fig. 2 dargestellten Zustand, und
eine Nitridfilmschicht 15a mit einer Dicke von etwa 1000 Å wird auf
dem Siliziumhalbleitersubstrat 1 durch ein CVD-Verfahren gebildet,
wie in Fig. 3 dargestellt ist. Photolithographie und Ätzen werden
benutzt, um die Nitridfilmschicht 15a zu mustern, wodurch man die
Nitridfilmschichten 15a mit der in Fig. 4 gezeigten Konfiguration
erhält.
Wie in Fig. 5 dargestellt ist, wird auf einem Abschnitt des
Halbleitersubstrats 1, auf dem die Nitridfilmschichten 15a nicht
gebildet sind, der erste Gate-Oxidfilm 2 mit einer Dicke von etwa
120 Å durch ein thermisches Oxidationsverfahren geschaffen.
Wie in Fig. 6 gezeigt ist, wird eine Polysiliziumschicht, d. h. eine
Floating-Gate-Elektrodenschicht 3a mit einer Dicke von etwa 2000 Å
gebildet. Wie in Fig. 7 dargestellt ist, wird auf der Floating-Gate-
Elektrodenschicht 3a eine Isolierfilmschicht 4a mit einer Dicke von
etwa 300 Å gebildet. Wie in Fig. 8 gezeigt ist, wird auf der
Isolierfilmschicht 4a eine Steuer-Gate-Elektrodenschicht 5a aus
Polysilizium mit einer Dicke von ungefähr 300 Å geschaffen. Ein
Photolithographie- und Ätzverfahren wird benutzt, um die
Nitridfilmschichten 15a, die Floating-Gate-Elektrodenschicht 3a, die
Isolierfilmschicht 4a und die Steuer-Gate-Elektrodenschicht 5a zu
mustern, wodurch die Nitridfilme 15, die Floating-Gate-Elektrode 3,
der Isolierfilm 4 und die Steuer-Gate-Elektrode 5 gebildet werden,
wie in Fig. 9 gezeigt ist. Wie in Fig. 10 dargestellt ist, werden
unter Verwendung der Floating-Gate-Elektrode und der Steuer-Gate-
Elektrode 5 als Maske Fremdatome, wie z. B. As, in das
Halbleitersubstrat 1 bei einer Implantierungsbedingung von etwa
3*1015/cm2 in selbstausrichtender Weise ionenimplantiert.
Anschließend wird ein thermisches Diffusionsverfahren benutzt, um
die Fremdatome zu diffundieren. Dadurch werden die Drain-
Diffusionsschicht 6 und die Source-Diffusionsschicht 7 gebildet.
Wie in Fig. 11 gezeigt ist, wird der thermische
Zwischenschichtisolierfilm 8 gebildet, um das Halbleitersubstrat 1,
die Floating-Gate-Elektrode 3 und die Steuer-Gate-Elektrode 5 zu
bedecken. Dann wird der thermische Zwischenschichtisolierfilm 8 mit
dem Zwischenschichtisolierfilm 9 bedeckt, wie in Fig. 12 dargestellt
ist. Der Zwischenschichtisolierfilm 9 wird einer Wärmebehandlung
unterworfen, um den Zwischenschichtisolierfilm 9 glatter zu machen.
Fig. 13 zeigt den geglätteten Zwischenschichtisolierfilm 9. Die
Wärmebehandlung des Zwischenschichtisolierfilms 9 bewirkt eine
weitere Oxidation des thermischen Zwischenschichtisolierfilms 8, so
daß die Dicke des thermischen Zwischenschichtisolierfilms 8
ansteigt. Gleichzeitig werden sowohl zwischen der Floating-Gate-
Elektrode 3 und den Nitridfilmen 15 als auch zwischen der Floating-
Gate-Elektrode 3 und der Steuer-Gate-Elektrode 5 aufgrund des
Eindringens eines Oxidators (H2O) während der Wärmebehandlung des
Zwischenschichtisolierfilms 9 die Gate-Vogelschnabel-Oxidfilme 10
gebildet. Die zwischen den Nitridfilmen 15 und der Floating-Gate-
Elektrode 3 gebildeten Gate-Vogelschnabel-Oxidfilme 10 können den
ersten Gate-Oxidfilm 2 kaum erreichen, so daß die Bildung des Gate-
Vogelschnabel-Oxidfilms 10 beim ersten Gate-Oxidfilm 2 effektiv
verhindert werden kann.
Wie oben beschrieben worden ist, werden nach dem
Herstellungsverfahren für das Flash-EEPROM nach dieser
Ausführungsform der Nitridfilm 15, die Floating-Gate-Elektrode 3 und
die Steuer-Gate-Elektrode 5 gleichzeitig und kollektiv gemustert und
dann als Maske zur Bildung der Drain-Diffusionsschicht 6 und der
Source-Diffusionsschicht 7 in selbstausrichtender Weise verwendet.
Daher kann ein Flash-EEPROM mit guten Schreib- und
Löscheigenschaften auf einfache Weise hergestellt werden.
Fig. 14 zeigt den Querschnitt einer Struktur, bei der ein Nitridfilm
15 nur auf der Drain-Diffusionsschicht 6 des in Fig. 1 dargestellten
Flash-EEPROM nach der ersten Ausführungsform gebildet ist. Es wird
Bezug auf Fig. 14 genommen. Wenn der Nitridfilm 15 nur auf der
Drain-Diffusionsschicht 6 gebildet ist, kann nur die Drain-Störung
verhindert werden. Falls die Drain-Störung häufig auftritt, aber die
übermäßige Löschung nur selten, dann ist die Schaffung des
Nitridfilms 15 nur auf der Drain-Diffusionsschicht 6, wie das in
Fig. 14 dargestellt ist, eine gute Maßnahme.
Wie in Fig. 15 dargestellt ist, weist ein Flash-EEPROM nach einer
zweiten Ausführungsform sowohl ein Halbleitersubstrat 1 aus Silizium
als auch eine Drain-Diffusionsschicht 6 und eine Source-
Diffusionsschicht 7 auf, die auf dem Halbleitersubstrat 1 in einem
vorbestimmten Abstand voneinander mit einem Kanalbereich dazwischen
gebildet sind. Das Flash-EEPROM weist ferner einen ersten Gate-
Oxidfilm 2, der mit einer Dicke von etwa 120 Å auf dem Kanalbereich,
einem vorbestimmten Abschnitt der Drain-Diffusionsschicht 6 und
einem vorbestimmten Abschnitt der Source-Diffusionsschicht 7
gebildet ist, sowie Nitridfilme 16, die gegenüberliegende Enden des
Gate-Oxidfilms 2 umgeben und auf den vorbestimmten Abschnitten der
Drain-Diffusionsschicht 6 und der Source-Diffusionsschicht 7
gebildet sind, auf. Die Nitridfilme 16 weisen eine Dicke von etwa
500 Å auf. Das Flash-EEPROM weist ferner Oxidfilme 17, die auf den
Nitridfilmen 16 mit einer Dicke von etwa 500 Å gebildet sind, eine
Floating-Gate-Elektrode 3, die auf dem ersten Gate-Oxidfilm 2 und
den Oxidfilmen 17 gebildet ist, eine Steuer-Gate-Elektrode 5, die
auf der Floating-Gate-Elektrode 3 mit einem Isolierfilm 4 dazwischen
gebildet ist, einen thermischen Zwischenschichtisolierfilm 8, der
das Halbleitersubstrat 1, die Nitridfilme 16, die Oxidfilme 17, die
Floating-Gate-Elektrode 3 und die Steuer-Gate-Elektrode 5 bedeckt,
sowie einen Zwischenschichtisolierfilm 9, der den thermischen
Zwischenschichtisolierfilm 8 bedeckt, auf.
Das Flash-EEPROM nach der zweiten Ausführungsform unterscheidet sich
von der in Fig. 1 gezeigten ersten Ausführungsform dahingehend, daß
der erste Gate-Oxidfilm 2 von den 2-Schicht-Filmen, d. h. den
Nitridfilmen 16 und den Oxidfilmen 17 umgeben ist.
Die Gesamtdicke des Nitridfilms 16 und des Oxidfilms 17 ist größer
als die Dicke des ersten Gate-Oxidfilms 2. Genauer gesagt weisen der
Nitridfilm 16 und der Oxidfilm 17 eine Dicke auf, die ausreicht, den
Durchgang von Elektronen durch sie hindurch beim Löschen und
Schreiben von Daten zu verhindern. Aufgrund diese Konstruktion
fließen die Elektronen beim Löschen und Schreiben von Daten durch
die Bereiche des ersten Gate-Oxidfilms 2, der sich über der Drain-
Diffusionsschicht 6 und der Source-Diffusionsschicht 7 befindet,
d. h. durch einander gegenüberliegende Endabschnitte des ersten Gate-
Oxidfilms 2. Bei dieser Ausführungsform werden die Gate-
Vogelschnabel-Oxidfilme 10 zwischen den Oxidfilmen 17 und der
Floating-Gate-Elektrode 3 gebildet. Die Gate-Vogelschnabel-Oxidfilme
10 werden nicht an den einander gegenüberliegende Enden des ersten
Gate-Oxidfilms 2 gebildet, so daß die übermäßige Löschung und die
Drain-Störung unterdrückt werden können.
Die Nitridfilme 16 bewirken, daß das Eindringen des Oxidators (H2O)
während der Wärmebehandlung des Zwischenschichtisolierfilms 9
verhindert wird. Die Oxidfilme 17 dienen dazu, die Haftung zwischen
den Nitridfilmen 16 und der Floating-Gate-Elektrode 3 zu verbessern.
Unter Bezugnahme auf die Fig. 16-22 wird nun ein
Herstellungsverfahren für ein Flash-EEPROM nach der zweiten
Ausführungsform beschrieben.
Wie in Fig. 16 dargestellt ist, wird eine Nitridfilmschicht 16a mit
einer Dicke von etwa 500 Å auf dem Siliziumhalbleitersubstrat 1 durch
ein CVD-Verfahren gebildet. Wie in Fig. 17 gezeigt ist, wird eine
Oxidfilmschicht 17a mit einer Dicke von etwa 500 Å auf der
Nitridfilmschicht 16a durch das CVD-Verfahren gebildet.
Photolithographie und Trockenätzen werden benutzt, um die
Oxidfilmschicht 17a und die Nitridfilmschicht 16a zu mustern und das
in Fig. 18 gezeigte Muster zu schaffen.
Dann wird auf dem Abschnitt der Oberfläche des Halbleitersubstrats
1, auf dem die Nitridfilmschicht 16a und die Oxidfilmschicht 17a
nicht gebildet sind, der erste Gate-Oxidfilm 2 mit einer Dicke von
etwa 120 Å gebildet. Die gesamte Oberfläche wird mit einer (nicht
gezeigten) Floating-Gate-Elektrodenschicht 3a aus Polysilizium mit
einer Dicke von etwa 2000 Å bedeckt, und dann wird eine (nicht
gezeigte) Isolierfilmschicht mit einer Dicke von etwa 300 Å darauf
gebildet. Eine (nicht dargestellte) Steuer-Gate-Elektrodenschicht
aus Polysilizium mit einer Dicke von ungefähr 3000 Å wird auf der
Isolierfilmschicht geschaffen.
Ein Photolithographie- und Ätzverfahren wird benutzt, um sie zu
mustern und den ersten Gate-Oxidfilm 2, die Floating-Gate-Elektrode
3, den Isolierfilm 4, die Steuer-Gate-Elektrode 5, die Nitridfilme
16 und die Oxidfilme 17 zu bilden, wie in Fig. 19 gezeigt ist.
Anschließend werden der Nitridfilm 16, der Oxidfilm 17, die
Floating-Gate-Elektrode 3 und die Steuer-Gate-Elektrode 5 als Maske
zum Implantieren von As-Ionen in das Halbleitersubstrat 1 bei einer
Implantierungsbedingung von etwa 3*1015/cm2 in selbstausrichtender
Weise verwendet. Die Fremdatome werden durch ein thermisches
Diffusionsverfahren diffundiert. Dadurch werden die Drain-
Diffusionsschicht 6 und die Source-Diffusionsschicht 7 gebildet, wie
in Fig. 20 dargestellt ist. Dann wird die gesamte Oberfläche mit dem
thermischen Zwischenschichtisolierfilm 8 bedeckt.
Wie in Fig. 21 dargestellt ist, wird der Zwischenschichtisolierfilm
9, der Phosphor oder ähnliches enthält, gebildet, um den thermischen
Zwischenschichtisolierfilm 8 zu bedecken.
Schließlich wird der Zwischenschichtisolierfilm 9 durch eine
Wärmebehandlung in einem Reflow-Verfahren geglättet, wie in Fig. 22
gezeigt ist. Diese Wärmebehandlung oxidiert den thermischen
Zwischenschichtisolierfilm 8 weiter und steigert damit seine Dicke.
Ferner werden sowohl zwischen den Oxidfilmen 17 und der Floating-
Gate-Elektrode 3 als auch zwischen der Floating-Gate-Elektrode 3 und
der Steuer-Gate-Elektrode 5 aufgrund des Eindringens eines Oxidators
(H2O) während der Wärmebehandlung des Zwischenschichtisolierfilms 9
die Gate-Vogelschnabel-Oxidfilme 10 gebildet. Die Gate-
Vogelschnabel-Oxidfilme 10 zwischen den Oxidfilmen 17 und der
Floating-Gate-Elektrode 3 erreichen die gegenüberliegenden Enden des
ersten Gate-Oxidfilm 2 nicht. Daher wird kein Gate-Vogelschnabel-
Oxidfilm 10 an den gegenüberliegenden Enden des ersten Gate-Oxidfilm
2 gebildet.
Wie in Fig. 23 dargestellt ist, weist ein Flash-EEPROM nach einer
dritten Ausführungsform sowohl ein Halbleitersubstrat 1 aus Silizium
als auch eine Drain-Diffusionsschicht 6 und eine Source-
Diffusionsschicht 7 auf, die auf dem Halbleitersubstrat 1 in einem
vorbestimmten Abstand voneinander mit einem Kanalbereich dazwischen
gebildet sind. Das Flash-EEPROM weist ferner einen ersten Gate-
Oxidfilm 2, der mit einer Dicke von etwa 120 Å auf dem Kanalbereich,
einem vorbestimmten Abschnitt der Drain-Diffusionsschicht 6 und
einem vorbestimmten Abschnitt der Source-Diffusionsschicht 7
gebildet ist, sowie Oxidfilme 18, die gegenüberliegende Enden des
Gate-Oxidfilms 2 umgeben und auf den vorbestimmten Abschnitten der
Drain-Diffusionsschicht 6 und der Source-Diffusionsschicht 7 mit
einer Dicke von etwa 500 Å gebildet sind, auf. Das Flash-EEPROM weist
ferner Nitridfilme 19, die auf den Oxidfilmen 18 mit einer Dicke von
etwa 500 Å gebildet sind, eine Floating-Gate-Elektrode 3, die auf dem
ersten Gate-Oxidfilm 2 und den Nitridfilmen 19 gebildet ist, eine
Steuer-Gate-Elektrode 5, die auf der Floating-Gate-Elektrode 3 mit
einem Isolierfilm 4 dazwischen gebildet ist, einen thermischen
Zwischenschichtisolierfilm 8, der die Floating-Gate-Elektrode 3 und
die Steuer-Gate-Elektrode 5 bedeckt, sowie einen
Zwischenschichtisolierfilm 9, der den thermischen
Zwischenschichtisolierfilm 8 bedeckt, auf.
Bei der dritten Ausführungsform umgeben die Oxidfilme 18 und die
darauf gebildeten Nitridfilme 19 den ersten Gate-Oxidfilm 2. Die
Gesamtdicke des Oxidfilms 18 und des Nitridfilms 19 weist einen Wert
auf, der den Durchgang von Elektronen durch den Oxidfilm 18 und den
Nitridfilm 19 beim Löschen und Schreiben von Daten verhindert. Die
Gate-Vogelschnabel-Oxidfilme 10 unter den Floating-Gate-Elektroden 3
befinden sich auf den Nitridfilmen 19.
Daher wird verhindert, daß die auf den Nitridfilmen 19 durch die
Wärmebehandlung des Zwischenschichtisolierfilms 9 gebildeten Gate-
Vogelschnabel-Oxidfilme 10 die gegenüberliegende Enden des ersten
Gate-Oxidfilms 2 erreichen, so daß es möglich ist, das übermäßige
Löschen und die Drain-Störung zu verhindern. Folglich weist das
Flash-EEPROM gute Schreib- und Löscheigenschaften auf. Die
Nitridfilme 19 bewirken, daß das Eindringen des Oxidators (H2O)
während der Wärmebehandlung des Zwischenschichtisolierfilms 9
verhindert wird. Die Oxidfilme 18 dienen dazu, die Haftung zwischen
den Nitridfilmen 19 und dem Halbleitersubstrat 1 zu verbessern.
Unter Bezugnahme auf die Fig. 24-28 wird nun ein
Herstellungsverfahren für ein Flash-EEPROM nach der dritten
Ausführungsform beschrieben.
Wie in Fig. 24 dargestellt ist, wird eine Oxidfilmschicht 18a mit
einer Dicke von etwa 500 Å auf dem Siliziumhalbleitersubstrat 1 durch
ein CVD-Verfahren gebildet. Wie in Fig. 25 gezeigt ist, wird eine
Nitridfilmschicht 19a mit einer Dicke von etwa 500 Å auf der
Oxidfilmschicht 18a durch das CVD-Verfahren gebildet.
Photolithographie und Trockenätzen werden benutzt, um die
Nitridfilmschicht 19a und die Oxidfilmschicht 18a zu mustern und das
in Fig. 26 gezeigte Muster zu schaffen.
Dann wird das Halbleitersubstrat 1 einer thermischen Oxidation
unterworfen, um den (nicht dargestellten) ersten Gate-Oxidfilm mit
einer Dicke von etwa 120 Å auf dem Oberflächenabschnitt des
Halbleitersubstrats 1 zu bilden, auf dem die Oxidfilmschicht 18a
nicht gebildet ist. Nach der Bildung einer (nicht gezeigten)
Floating-Gate-Elektrodenschicht aus Polysilizium mit einer Dicke von
etwa 2000 Å, wird eine (nicht gezeigte) Isolierfilmschicht mit einer
Dicke von etwa 300 Å auf der Floating-Gate-Elektrodenschicht
gebildet. Eine (nicht dargestellte) Steuer-Gate-Elektrodenschicht
aus Polysilizium wird auf der Isolierfilmschicht geschaffen. Ein
Photolithographie- und Ätzverfahren wird benutzt, um die Steuer-
Gate-Elektrodenschicht, die Isolierfilmschicht, die Floating-Gate-
Elektrodenschicht, die Nitridfilmschichten 19a und die
Oxidfilmschichten 18a zu mustern. Dadurch werden der erste Gate-
Oxidfilm 2, die Floating-Gate-Elektrode 3, der Isolierfilm 4, die
Steuer-Gate-Elektrode 5, die Oxidfilme 18 und die Nitridfilme 19
gebildet, wie in Fig. 19 gezeigt ist. Unter Verwendung der Steuer-
Gate-Elektrode 5 und der Floating-Gate-Elektrode 3 als Maske werden
As-Ionen in das Halbleitersubstrat 1 bei einer
Implantierungsbedingung von etwa 3*1015/cm2 in selbstausrichtender
Weise implantiert. Anschließend wird ein thermisches
Diffusionsverfahren verwendet, um die Fremdatome zu diffundieren, so
daß die Drain-Diffusionsschicht 6 und die Source-Diffusionsschicht 7
gebildet werden, wie in Fig. 28 dargestellt ist. Nach dem Bedecken
der gesamten Oberfläche mit dem thermischen
Zwischenschichtisolierfilm 8 wird der Zwischenschichtisolierfilm 9,
der z. B. Phosphor enthält, auf dem thermischen
Zwischenschichtisolierfilm 8 gebildet. Schließlich wird der
Zwischenschichtisolierfilm 9 einer Wärmebehandlung durch ein Reflow-
Verfahren unterworfen, um ihn zu glätten. Diese Wärmebehandlung
oxidiert den thermischen Zwischenschichtisolierfilm 8 weiter, so daß
seine Dicke ansteigt. Diese Wärmebehandlung schafft auch die Gate-
Vogelschnabel-Oxidfilme 10. Die Gate-Vogelschnabel-Oxidfilme 10
werden zwischen der Floating-Gate-Elektrode 3 und dem Nitridfilm 19
gebildet, so daß die Bildung der Gate-Vogelschnabel-Oxidfilme 10 an
den gegenüberliegenden Enden des ersten Gate-Oxidfilms 2 effektiv
unterdrückt wird.
Wie in Fig. 29 dargestellt ist, weist ein Flash-EEPROM nach einer
vierten Ausführungsform der vorliegenden Erfindung sowohl ein
Halbleitersubstrat 1 aus Silizium als auch eine Drain-
Diffusionsschicht 6 und eine Source-Diffusionsschicht 7 auf, die auf
dem Halbleitersubstrat 1 in einem vorbestimmten Abstand voneinander
mit einem Kanalbereich dazwischen gebildet sind. Das Flash-EEPROM
weist ferner einen ersten Gate-Oxidfilm 2, der mit einer Dicke von
etwa 120 Å auf dem Kanalbereich, einem vorbestimmten Abschnitt der
Drain-Diffusionsschicht 6 und einem vorbestimmten Abschnitt der
Source-Diffusionsschicht 7 gebildet ist, sowie Oxidfilme 20, die
einander gegenüberliegende Enden des ersten Gate-Oxidfilms 2 umgeben
und auf der Drain-Diffusionsschicht 6 und der Source-
Diffusionsschicht 7 mit einer Dicke von etwa 1000 Å gebildet sind,
auf. Das Flash-EEPROM weist ferner eine Floating-Gate-Elektrode 3,
die auf dem ersten Gate-Oxidfilm 2 und den Oxidfilmen 20 gebildet
ist, eine Steuer-Gate-Elektrode 5, die auf der Floating-Gate-
Elektrode 3 mit einem Isolierfilm 4 dazwischen gebildet ist, einen
thermischen Zwischenschichtisolierfilm 8, der die Floating-Gate-
Elektrode 3 und die Steuer-Gate-Elektrode 5 bedeckt, sowie einen
Zwischenschichtisolierfilm 9, der den thermischen
Zwischenschichtisolierfilm 8 bedeckt und Fremdatome wie z. B.
Phosphor enthält, auf. Zwischen der Floating-Gate-Elektrode 3 und
den Oxidfilmen 20 sowie zwischen der Floating-Gate-Elektrode 3 und
der Steuer-Gate-Elektrode 5 befinden sich die Gate-Vogelschnabel-
Oxidfilme 10, die durch das Eindringen des Oxidators während der
Bildung des Zwischenschichtisolierfilms 9 gebildet werden. Auch bei
dieser vierten Ausführungsform werden die einander
gegenüberliegenden Enden des ersten Gate-Oxidfilms 2 von den dicken
Oxidfilmen 20 umgeben, deren Dicke größer als die des ersten Gate-
Oxidfilms 2 ist, so daß die Gate-Vogelschnabel-Oxidfilme 10 zwischen
der Floating-Gate-Elektrode 3 und den Oxidfilmen 20 gebildet werden.
Das verhindert effektiv die Bildung der Gate-Vogelschnabel-Oxidfilme
10 an den einander gegenüberliegenden Enden des ersten Gate-
Oxidfilms 2. Somit ist es möglich, das übermäßige Löschen und die
Drain-Störung in einer nicht-ausgewählten Zelle zu verhindern. Die
Dicke des Oxidfilms 20 weist einen Wert auf, der den Durchgang von
Elektronen durch den Oxidfilm 20 beim Löschen und Schreiben von
Daten verhindert.
Unter Bezugnahme auf die Fig. 30-33 wird nun ein
Herstellungsverfahren für ein Flash-EEPROM nach der vierten
Ausführungsform beschrieben.
Wie in Fig. 30 dargestellt ist, wird eine Oxidfilmschicht 20a mit
einer Dicke von etwa 1000 Å auf dem Siliziumhalbleitersubstrat 1
durch ein CVD-Verfahren gebildet. Photolithographie und Trockenätzen
werden benutzt, um die Oxidfilmschicht 20a zu mustern und das in
Fig. 31 gezeigte Muster zu schaffen. Der (nicht dargestellte) erste
Gate-Oxidfilm mit einer Dicke von etwa 120 Å wird auf dem
Oberflächenabschnitt des Halbleitersubstrats 1 geschaffen, auf dem
die Oxidfilmschichten 20a nicht gebildet ist. Nach der Bildung einer
(nicht gezeigten) Floating-Gate-Elektrodenschicht aus Polysilizium
mit einer Dicke von etwa 2000 Å, wird eine (nicht gezeigte)
Isolierfilmschicht mit einer Dicke von etwa 300 Å auf der Floating-
Gate-Elektrodenschicht gebildet, und es wird eine (nicht
dargestellte) Steuer-Gate-Elektrodenschicht aus Polysilizium mit
einer Dicke von etwa 3000 Å auf der Isolierfilmschicht geschaffen.
Ein Photolithographie- und Ätzverfahren wird benutzt, um sie zu
mustern. Dadurch werden der erste Gate-Oxidfilm 2, die Floating-
Gate-Elektrode 3, der Isolierfilm 4, die Steuer-Gate-Elektrode 5,
die Oxidfilme 20 gebildet, wie in Fig. 32 gezeigt ist. Unter
Verwendung der Floating-Gate-Elektrode 3 und der Steuer-Gate-
Elektrode 5 als Maske werden As-Ionen in das Halbleitersubstrat 1
bei einer Implantierungsbedingung von etwa 3*1015/cm2 in
selbstausrichtender Weise implantiert. Anschließend wird ein
thermisches Diffusionsverfahren verwendet, um die Fremdatome zu
diffundieren, so daß die Drain-Diffusionsschicht 6 und die Source-
Diffusionsschicht 7 gebildet werden, wie in Fig. 33 dargestellt ist.
Nach dem Bedecken der gesamten Oberfläche mit dem thermischen
Zwischenschichtisolierfilm 8, wird der Zwischenschichtisolierfilm 9,
der Fremdatome wie z. B. Phosphor enthält, gebildet, um den
thermischen Zwischenschichtisolierfilm 8 zu bedecken. Der
Zwischenschichtisolierfilm 9 wird einer Wärmebehandlung durch ein
Reflow-Verfahren unterworfen, um ihn zu glätten. Die Wärmebehandlung
des Zwischenschichtisolierfilms 9 bewirkt das Eindringen eines
Oxidators (H2O), wodurch die Gate-Vogelschnabel-Oxidfilme 10
zwischen den Oxidfilmen 20 und der Floating-Gate-Elektrode 3 sowie
zwischen der Floating-Gate-Elektrode 3 und der Steuer-Gate-Elektrode
5 gebildet werden.
Wie in Fig. 34 dargestellt ist, weist ein Flash-EEPROM nach einer
fünften Ausführungsform sowohl ein Halbleitersubstrat 51 aus
Silizium als auch eine Drain-Diffusionsschicht 56 und eine Source-
Diffusionsschicht 57 auf, die auf dem Halbleitersubstrat 51 in einem
vorbestimmten Abstand voneinander mit einem Kanalbereich dazwischen
gebildet sind. Das Flash-EEPROM weist ferner einen ersten Gate-
Oxidfilm 52, der auf dem Kanalbereich, einem vorbestimmten Abschnitt
der Drain-Diffusionsschicht 56 und einem vorbestimmten Abschnitt der
Source-Diffusionsschicht 57 gebildet ist, sowie Nitridfilme 25, die
den ersten Gate-Oxidfilm 52 umgeben und spitz zulaufende Formen
haben, auf. Das Flash-EEPROM weist eine Floating-Gate-Elektrode 53,
die auf und entlang dem ersten Gate-Oxidfilm 52 und den schräg
zulaufenden Abschnitten der Nitridfilme 25 gebildet ist, eine
Steuer-Gate-Elektrode 55, die auf der Floating-Gate-Elektrode 53 mit
einem Isolierfilm 54 dazwischen gebildet ist, einen thermischen
Zwischenschichtisolierfilm 58, der die Steuer-Gate-Elektrode 55 und
die Floating-Gate-Elektrode 53 bedeckt, sowie einen
Zwischenschichtisolierfilm 59, der den thermischen
Zwischenschichtisolierfilm 58 bedeckt, auf. Zwischen den
Nitridfilmen 25 und der Floating-Gate-Elektrode 53 sowie zwischen
der Floating-Gate-Elektrode 53 und der Steuer-Gate-Elektrode 55
befinden sich Gate-Vogelschnabel-Oxidfilme 60, die durch das
Eindringen eines Oxidators (H2O) während der Bildung des
Zwischenschichtisolierfilms 59 erzeugt werden. Bei dieser fünften
Ausführungsform umgeben die spitz zulaufenden Nitridfilme 25 den
ersten Gate-Oxidfilm 52. Die spitz zulaufenden Nitridfilme 25
verhindern die Bildung des Gate-Vogelschnabel-Oxidfilms an den
gegenüberliegenden Enden des ersten Gate-Oxidfilms 52 und
unterdrücken im Vergleich zur ersten bis vierten Ausführungsform die
Feldkonzentration an der Grenze zwischen dem ersten Gate-Oxidfilm 52
und den Nitridfilmen 25 weiter.
Unter Bezugnahme auf die Fig. 35 und 36 wird nun ein
Herstellungsverfahren für ein Flash-EEPROM nach der fünften
Ausführungsform beschrieben.
Wie in Fig. 35 dargestellt ist, wird eine (nicht gezeigte)
Nitridfilmschicht mit einer Dicke von etwa 1000 Å auf der gesamten
Oberfläche des Siliziumhalbleitersubstrats 51 durch ein
CVD-Verfahren gebildet. Photolithographie und Trockenätzen werden
benutzt, um die (nicht dargestellte) Nitridfilmschicht zu mustern.
Dann wird eine Naßätzung ausgeführt, und insbesondere werden die
Innenseiten der Nitridfilme durch isotropes Ätzen mit heißer
Phosphorsäure spitz zulaufend gemacht. Dadurch erhält man die
Nitridfilmschichten 25a mit der in Fig. 35 gezeigten gemusterten
Form. Dann wird das Halbleitersubstrat 51 einer thermischen
Oxidation unterworfen, um den (nicht dargestellten) ersten Gate-
Oxidfilm mit einer Dicke von etwa 120 Å auf dem Oberflächenabschnitt
des Halbleitersubstrats 51 zu bilden, auf dem die
Nitridfilmschichten 25a nicht gebildet sind. Es wird eine (nicht
gezeigte) Floating-Gate-Elektrodenschicht aus Polysilizium mit einer
Dicke von etwa 2000 Å auf dem ersten Gate-Oxidfilm geschaffen. Es
wird eine (nicht gezeigte) Isolierfilmschicht mit einer Dicke von
etwa 300 Å auf der Floating-Gate-Elektrodenschicht gebildet. Eine
(nicht dargestellte) Steuer-Gate-Elektrodenschicht aus Polysilizium
wird mit einer Dicke von etwa 3000 Å auf der Isolierfilmschicht
geschaffen. Ein Photolithographie- und Ätzverfahren wird benutzt, um
sie zu mustern. Dadurch werden der erste Gate-Oxidfilm 52, die
Floating-Gate-Elektrode 53, der Isolierfilm 54, die Steuer-Gate-
Elektrode 55 und die Nitridfilme 25 gebildet, wie in Fig. 36 gezeigt
ist. Unter Verwendung der Floating-Gate-Elektrode 53 und der Steuer-
Gate-Elektrode 55 als Maske werden As-Ionen in das
Halbleitersubstrat 51 bei einer Implantierungsbedingung von etwa
3*1015/cm2 implantiert. Anschließend wird ein thermisches
Diffusionsverfahren verwendet, um die Fremdatome zu diffundieren, so
daß die Drain-Diffusionsschicht 56 und die Source-Diffusionsschicht
57 gebildet werden.
Nach dem Bedecken der gesamten Oberfläche mit dem thermischen
Zwischenschichtisolierfilm 58 wird der Zwischenschichtisolierfilm
59, der Fremdatome wie z. B. Phosphor enthält, gebildet, um den
thermischen Zwischenschichtisolierfilm 58 zu bedecken. Der
Zwischenschichtisolierfilm 59 wird einer Wärmebehandlung durch ein
Reflow-Verfahren unterworfen, um ihn zu glätten. Aufgrund der
Wärmebehandlung des Zwischenschichtisolierfilms 59 werden die Gate-
Vogelschnabel-Oxidfilme 60 zwischen den Nitridfilmen 25 und der
Floating-Gate-Elektrode 53 sowie zwischen der Floating-Gate-
Elektrode 53 und der Steuer-Gate-Elektrode 55 geschaffen. Die
Nitridfilme 25 verhindern eine Bewegung des Oxidators in die
Umgebung des ersten Gate-Oxidfilms 52 aufgrund der Wärmebehandlung
des Zwischenschichtisolierfilms 59. Das verhindert effektiv die
Bildung der Gate-Vogelschnabel-Oxidfilme 60 an den
gegenüberliegenden Enden des ersten Gate-Oxidfilms 52.
Wie in Fig. 37 dargestellt ist, weist ein Flash-EEPROM nach einer
sechsten Ausführungsform sowohl ein Halbleitersubstrat 51 aus
Silizium als auch eine Drain-Diffusionsschicht 56 und eine Source-
Diffusionsschicht 57 auf, die auf dem Halbleitersubstrat 51 in einem
vorbestimmten Abstand voneinander mit einem Kanalbereich dazwischen
gebildet sind. Das Flash-EEPROM weist ferner einen ersten Gate-
Oxidfilm 52, der auf dem Kanalbereich, einem vorbestimmten Abschnitt
der Drain-Diffusionsschicht 56 und einem vorbestimmten Abschnitt der
Source-Diffusionsschicht 57 gebildet ist, sowie Nitridfilme 26, die
den ersten Gate-Oxidfilm 52 umgeben und auf der Drain-
Diffusionsschicht 56 und eine Source-Diffusionsschicht 57 gebildet
sind, auf. Die Nitridfilme 26 haben spitz zulaufende Formen.
Das Flash-EEPROM weist ferner Oxidfilme 27, die auf den Nitridfilmen
26 gebildet sind und spitz zulaufenden Abschnitte haben, die die
spitz zulaufenden Abschnitte der Nitridfilme 26 fortsetzen, den
ersten Gate-Oxidfilm 52, eine Floating-Gate-Elektrode 53, die auf
und entlang der Nitridfilme 26 und Oxidfilme 27 gebildet ist, eine
Steuer-Gate-Elektrode 55, die auf der Floating-Gate-Elektrode 53 mit
einem Isolierfilm 54 dazwischen gebildet ist, einen thermischen
Zwischenschichtisolierfilm 58, der die Steuer-Gate-Elektrode 55 und
die Floating-Gate-Elektrode 53 bedeckt, sowie einen
Zwischenschichtisolierfilm 59, der den thermischen
Zwischenschichtisolierfilm 58 bedeckt und Fremdatome wie z. B.
Phosphor enthält, auf. Zwischen den Oxidfilmen 27 und der Floating-
Gate-Elektrode 53 sowie zwischen den oberen Enden der Floating-Gate-
Elektrode 53 und den unteren Enden der Steuer-Gate-Elektrode 55
befinden sich Gate-Vogelschnabel-Oxidfilme 60.
Bei dieser sechsten Ausführungsform ist der erste Gate-Oxidfilm 52
von den 2-Schicht-Filmen umgeben, d. h. den Nitridfilmen 26 und den
Oxidfilmen 27, die gemeinsam spitz zulaufende Abschnitte aufweisen.
Dadurch befinden sich die Gate-Vogelschnabel-Oxidfilme, die durch
das Eindringen eines Oxidators (H2O) während der Wärmebehandlung des
Zwischenschichtisolierfilms 59 erzeugt werden, zwischen den
Deckflächen der Oxidfilme 27 und den unteren Enden der Floating-
Gate-Elektrode 53. Dadurch wird an den gegenüberliegenden Enden des
ersten Gate-Oxidfilms 52 kein Gate-Vogelschnabel-Oxidfilm gebildet.
Damit kann das übermäßige Löschen und die Drain-Störung effektiv
verhindert werden. Folglich weist das Flash-EEPROM gute Schreib- und
Löscheigenschaften auf. Die Nitridfilme 26 verhindern das Eindringen
des Oxidators in die Enden des ersten Gate-Oxidfilms 52 während der
Wärmebehandlung des Zwischenschichtisolierfilms 59, und die
Oxidfilme 27 verbessern die Haftung zwischen den Nitridfilmen 26 und
der Floating-Gate-Elektrode 53. Ferner unterdrücken die spitz
zulaufenden Formen der Nitridfilme 26 und der Oxidfilme 27 die
Feldkonzentration an den Grenzen zwischen den Nitridfilmen 26 und
dem ersten Gate-Oxidfilm 52.
Unter Bezugnahme auf die Fig. 38 und 39 wird nun ein
Herstellungsverfahren für ein Flash-EEPROM nach der sechsten
Ausführungsform beschrieben.
Wie in Fig. 38 dargestellt ist, wird eine (nicht gezeigte)
Nitridfilmschicht mit einer Dicke von etwa 500 Å auf der gesamten
Oberfläche des Siliziumhalbleitersubstrats 51 durch ein
CVD-Verfahren gebildet. Durch ein CVD-Verfahren wird auf dieser
Nitridfilmschicht eine (nicht dargestellte) Oxidfilmschicht mit
einer Dicke von etwa 500 Å geschaffen. Anschließend werden
Photolithographie und Trockenätzen benutzt, um die Nitridfilmschicht
und die Oxidfilmschicht zu mustern. Dann wird eine Naßätzung
benutzt, um die spitz zulaufenden Innenseiten der
Nitridfilmschichten und Oxidfilmschichten zu bilden, wie in Fig. 38
gezeigt ist. Um die in Fig. 38 dargestellten spitz zulaufenden
Formen zu bilden, wird genauer gesagt der Oxidfilm unter Verwendung
von (nicht dargestelltem) Photolack als Maske in etwas höherem Maße
einem isotropen Ätzen mit Fluorwasserstoffsäure (Flußsäure)
unterworfen. Anschließend werden die Nitridfilmschichten mit heißer
Phosphorsäure isotrop geätzt, wobei derselbe Photolack als Maske
benutzt wird. Dadurch werden die in Fig. 38 gezeigten spitz
zulaufenden Formen geschaffen. Anschließend wird ein Verfahren
ähnlich dem Herstellungsverfahren der fünften Ausführungsform
ausgeführt, das bereits unter Bezugnahme auf die Fig. 35 und 36
beschrieben worden ist, um das in Fig. 39 gezeigte Flash-EEPROM nach
der sechsten Ausführungsform zu vervollständigen.
Wie in Fig. 40 dargestellt ist, weist ein Flash-EEPROM nach einer
siebten Ausführungsform sowohl ein Halbleitersubstrat 51 aus
Silizium als auch eine Drain-Diffusionsschicht 56 und eine Source-
Diffusionsschicht 57 auf, die auf dem Halbleitersubstrat 51 in einem
vorbestimmten Abstand voneinander mit einem Kanalbereich dazwischen
gebildet sind. Das Flash-EEPROM weist ferner einen ersten Gate-
Oxidfilm 52, der auf dem Kanalbereich, einem vorbestimmten Abschnitt
der Drain-Diffusionsschicht 56 und einem vorbestimmten Abschnitt der
Source-Diffusionsschicht 57 gebildet ist, sowie Oxidfilme 28, die
die gegenüberliegenden Enden des ersten Gate-Oxidfilms 52 umgeben
und spitz zulaufende Formen haben, auf. Das Flash-EEPROM weist
ferner Nitridfilme 29, die auf den Oxidfilmen 28 gebildet sind und
spitz zulaufenden Abschnitte ähnlich den spitz zu laufenden
Abschnitten der Oxidfilme 28 haben, eine Floating-Gate-Elektrode 53,
die auf und entlang des ersten Gate-Oxidfilms 52, den spitz
zulaufenden Abschnitten der Oxidfilme 28 und den spitz zulaufenden
Abschnitten der Nitridfilme 29 gebildet ist, eine Steuer-Gate-
Elektrode 55, die auf der Floating-Gate-Elektrode 53 mit einem
Isolierfilm 54 dazwischen gebildet ist, einen thermischen
Zwischenschichtisolierfilm 58, der die Steuer-Gate-Elektrode 55 und
die Floating-Gate-Elektrode 53 bedeckt, sowie einen
Zwischenschichtisolierfilm 59, der den thermischen
Zwischenschichtisolierfilm 58 bedeckt und Fremdatome wie z. B.
Phosphor enthält, auf.
Zwischen den Deckflächen der Nitridfilme 29 und den unteren Enden
der Floating-Gate-Elektrode 53 sowie zwischen den oberen Enden der
Floating-Gate-Elektrode 53 und den unteren Enden der Steuer-Gate-
Elektrode 55 befinden sich Gate-Vogelschnabel-Oxidfilme 60, die
durch Eindringen des Oxidators während der Wärmebehandlung des
Zwischenschichtisolierfilms 59 erzeugt werden. Weil die Nitridfilme
29 das Eindringen des Oxidators verhindern, ist es möglich, ein
Fortschreiten der Oxidation der Gate-Vogelschnabel-Oxidfilme 60, die
sich zwischen den Nitridfilmen 29 und der Floating-Gate-Elektrode 53
befinden, zu verhindern. Die Oxidfilme 28 verbessern die Haftung
zwischen den Nitridfilmen 29 und dem Halbleitersubstrat 51. Bei der
siebten Ausführungsform werden wie oben beschrieben keine Gate-
Vogelschnabel-Oxidfilme 60 an den gegenüberliegenden Enden des
ersten Gate-Oxidfilms 52 gebildet. Damit ist es möglich, die Drain-
Störung beim Datenschreiben und das übermäßige Löschen beim
Datenlöschen, das durch die Feldkonzentration verursacht wird,
effektiv zu verhindern. Dadurch weist das Flash-EEPROM gute Schreib-
und Löscheigenschaften auf. Die spitz zulaufenden Formen der
Oxidfilme 28 und der Nitridfilme 29 verhindern die Feldkonzentration
an den Grenzen zwischen den Oxidfilme 60342 00070 552 001000280000000200012000285916023100040 0002004329304 00004 60223n 28 und dem ersten Gate-
Oxidfilm 52.
Unter Bezugnahme auf die Fig. 41 und 42 wird nun ein
Herstellungsverfahren für ein Flash-EEPROM nach der siebten
Ausführungsform beschrieben.
Wie in Fig. 41 dargestellt ist, wird eine (nicht gezeigte)
Oxidfilmschicht mit einer Dicke von etwa 500 Å auf der gesamten
Oberfläche des Siliziumhalbleitersubstrats 51 durch ein
CVD-Verfahren gebildet. Durch ein CVD-Verfahren wird auf der
Oxidfilmschicht eine (nicht dargestellte) Nitridfilmschicht mit
einer Dicke von etwa 500 Å geschaffen. Anschließend werden
Photolithographie und Trockenätzen benutzt, um die Nitridfilmschicht
und die Oxidfilmschicht zu mustern. Dann wird eine Naßätzung
benutzt, um die Oxidfilmschichten 28a und die Nitridfilmschichten
29a mit spitz zulaufenden Formen zu bilden, wie in Fig. 41 gezeigt
ist. Genauer gesagt wird ein (nicht dargestellter) Photolack auf den
(nicht gezeigten) Nitridfilmschichten, die zu vertikalen Formen
gemustert werden sollen, als Maske verwendet, und die
Nitridfilmschichten werden in etwas höherem Maße einem isotropen
Ätzen mit heißer Phosphorsäure unterworfen. Anschließend werden die
(nicht dargestellten) Oxidfilmschichten mit Fluorwasserstoffsäure
(Flußsäure) in geringerem Maße isotrop geätzt, wobei derselbe
Photolack als Maske benutzt wird. Dadurch bekommen die
Oxidfilmschichten 28a und die Nitridfilmschichten 29a die in Fig. 41
gezeigten spitz zulaufenden Formen. Anschließend wird ein Verfahren
ähnlich dem Herstellungsverfahren der fünften Ausführungsform
benutzt, das bereits unter Bezugnahme auf die Fig. 35 und 36
beschrieben worden ist, um das in Fig. 42 gezeigte Flash-EEPROM nach
der siebten Ausführungsform zu vervollständigen.
Wie in Fig. 43 dargestellt ist, weist ein Flash-EEPROM nach einer
achten Ausführungsform sowohl ein Halbleitersubstrat 51 aus Silizium
als auch eine Drain-Diffusionsschicht 56 und eine Source-
Diffusionsschicht 57 auf, die auf dem Halbleitersubstrat 51 in einem
vorbestimmten Abstand voneinander mit einem Kanalbereich dazwischen
gebildet sind. Das Flash-EEPROM weist ferner einen ersten Gate-
Oxidfilm 52, der auf dem Kanalbereich, einem vorbestimmten Abschnitt
der Drain-Diffusionsschicht 56 und einem vorbestimmten Abschnitt der
Source-Diffusionsschicht 57 gebildet ist, sowie Oxidfilme 30, die
den ersten Gate-Oxidfilm 52 umgeben, spitz zulaufende Formen haben
und auf der Drain-Diffusionsschicht 56 und der Source-
Diffusionsschicht 57 gebildet sind, auf. Das Flash-EEPROM weist eine
Floating-Gate-Elektrode 53, die auf dem ersten Gate-Oxidfilm 52 und
den schräg zulaufenden Abschnitten der Oxidfilme 30 gebildet ist,
eine Steuer-Gate-Elektrode 55, die auf der Floating-Gate-Elektrode
53 mit einem Isolierfilm 54 dazwischen gebildet ist, einen
thermischen Zwischenschichtisolierfilm 58, der die Steuer-Gate-
Elektrode 55 und die Floating-Gate-Elektrode 53 bedeckt, sowie einen
Zwischenschichtisolierfilm 59, der den thermischen
Zwischenschichtisolierfilm 58 bedeckt und Fremdatome wie z. B.
Phosphor enthält, auf.
Zwischen den Deckflächen der Oxidfilme 30 und den unteren Enden der
Floating-Gate-Elektrode 53 sowie zwischen den oberen Enden der
Floating-Gate-Elektrode 53 und den unteren Enden der Steuer-Gate-
Elektrode 55 befinden sich Gate-Vogelschnabel-Oxidfilme 60, die
durch das Eindringen eines Oxidators während der Bildung des
Zwischenschichtisolierfilms 59 erzeugt werden. Weil die einander
gegenüberliegenden Enden der Floating-Gate-Elektrode 53 schräg über
die Oxidfilme 30 hervorspringen, werden die Gate-Vogelschnabel-
Oxidfilme 60, die sich an den unteren Enden der Floating-Gate-
Elektrode 53 befinden, auf den Deckflächen der Oxidfilme 30
gebildet. Das verhindert effektiv die Bildung der Gate-
Vogelschnabel-Oxidfilme 60 an den einander gegenüberliegenden Enden
der ersten Gate-Oxidfilms 52. Daher ist es möglich, ein übermäßiges
Löschen beim Datenlöschen und eine Drain-Störung beim Datenschreiben
effektiv zu verhindern. Ferner weisen die Oxidfilme 30 spitz
zulaufende Formen auf. Daher ist es möglich, an der Grenze zwischen
dem ersten Gate-Oxidfilm 52 und den Oxidfilmen 30 die
Feldkonzentration zwischen der Floating-Gate-Elektrode 53 und der
Drain-Diffusionsschicht 56 sowie zwischen der Floating-Gate-
Elektrode 53 und der Source-Diffusionsschicht 57 zu unterdrücken.
Unter Bezugnahme auf die Fig. 44 und 45 wird nun ein
Herstellungsverfahren für ein Flash-EEPROM nach der achten
Ausführungsform beschrieben.
Wie in Fig. 44 dargestellt ist, wird eine (nicht gezeigte)
Oxidfilmschicht mit einer Dicke von etwa 1000 Å auf der gesamten
Oberfläche des Siliziumhalbleitersubstrats 51 durch ein
CVD-Verfahren gebildet. Photolithographie und Trockenätzen werden
benutzt, um die Oxidfilmschicht zu mustern. Dann wird der (nicht
dargestellte) Photolack, der für die Trockenätzung benutzt worden
ist, als Maske verwendet, und es wird eine Naßätzung ausgeführt, um
die Innenseiten der (nicht gezeigten) Oxidfilmschichten mit
Fluorwasserstoffsäure (Flußsäure) isotrop zu ätzen. Dadurch werden
die Oxidfilmschichten 30a mit den in Fig. 44 spitz zulaufenden
Formen gebildet. Anschließend wird ein Verfahren ähnlich dem
Herstellungsverfahren der fünften Ausführungsform benutzt, das
bereits unter Bezugnahme auf die Fig. 35 und 36 beschrieben worden
ist, um das in Fig. 45 gezeigte Flash-EEPROM nach der achten
Ausführungsform zu vervollständigen.
Wie in Fig. 46 dargestellt ist, weist ein Flash-EEPROM nach einer
neunten Ausführungsform sowohl ein Halbleitersubstrat 71 aus
Silizium als auch eine Drain-Diffusionsschicht 76 und eine Source-
Diffusionsschicht 77 auf, die auf dem Halbleitersubstrat 71 in einem
vorbestimmten Abstand voneinander mit einem Kanalbereich dazwischen
gebildet sind. Das Flash-EEPROM weist ferner einen ersten Gate-
Oxidfilm 72, der mit einer Dicke von etwa 120 Å auf dem Kanalbereich,
einem vorbestimmten Abschnitt der Drain-Diffusionsschicht 76 und
einem vorbestimmten Abschnitt der Source-Diffusionsschicht 77
gebildet ist, Nitridfilme 12, die mit einer Dicke von etwa 1000 Å auf
dem ersten Gate-Oxidfilm 72 über der Drain-Diffusionsschicht 76 und
der Source-Diffusionsschicht 77 gebildet sind, eine Floating-Gate-
Elektrode 73, die auf und entlang dem ersten Gate-Oxidfilm 72 sowie
den Seiten- und Deckflächen der Nitridfilme 12 gebildet ist, eine
Steuer-Gate-Elektrode 75, die auf der Floating-Gate-Elektrode 73 mit
einem Isolierfilm 74 dazwischen gebildet ist, einen thermischen
Zwischenschichtisolierfilm 78, der die Steuer-Gate-Elektrode 75 und
die Floating-Gate-Elektrode 73 bedeckt, sowie einen
Zwischenschichtisolierfilm 79, der den thermischen
Zwischenschichtisolierfilm 78 bedeckt und Phosphor enthält, auf.
Gate-Vogelschnabel-Oxidfilme 80, die durch Eindringen eines
Oxidators bei der Wärmebehandlung des Zwischenschichtisolierfilms 79
erzeugt werden, befinden sich zwischen den Deckflächen der
Nitridfilme 12 und den unteren Enden der Floating-Gate-Elektrode 73
sowie zwischen den oberen Enden der Floating-Gate-Elektrode 73 und
den unteren Enden der Steuer-Gate-Elektrode 75.
Bei der neunten Ausführungsform springen die einander
gegenüberliegenden Enden der Floating-Gate-Elektrode 73 über die
Nitridfilme 12 vor, wie oben beschrieben worden ist. Daher befinden
sich die Gate-Vogelschnabel-Oxidfilme 80, die an den einander
gegenüberliegenden Enden der Floating-Gate-Elektrode 73 gebildet
sind, auf dem Nitridfilm 12.
Das verhindert effektiv die Bildung des Gate-Vogelschnabel-Oxidfilms
80 in den Bereichen des ersten Gate-Oxidfilms 72, die sich zwischen
der Drain-Diffusionsschicht 76 und der Floating-Gate-Elektrode 73
sowie zwischen der Source-Diffusionsschicht 77 und der Floating-
Gate-Elektrode 73 befinden. Daher kann Drain-Störung beim
Datenschreiben und ein übermäßiges Löschen beim Datenlöschen
effektiv verhindert werden. Dadurch weist das Flash-EEPROM gute
Schreib- und Löscheigenschaften auf.
Die grundlegenden Komponenten des Flash-EEPROMs mit einem 2-Schicht-
Gate werden vom ersten Gate-Oxidfilm 72, der Floating-Gate-Elektrode
73, dem Isolierfilm 74, der Steuer-Gate-Elektrode 75, der Drain-
Diffusionsschicht 76 und der Source-Diffusionsschicht 77 gebildet.
Der thermische Zwischenschichtisolierfilm 78 dient dazu, zu
verhindern, daß Fremdatome wie Phosphor oder Bor im
Zwischenschichtisolierfilm 79 in das Halbleitersubstrat 71, die
Steuer-Gate-Elektrode 75 und/oder die Floating-Gate-Elektrode 73
wandern.
Unter Bezugnahme auf die Fig. 47-58 wird nun ein
Herstellungsverfahren für ein Flash-EEPROM nach der neunten
Ausführungsform beschrieben.
Das Verfahren beginnt mit dem in Fig. 47 gezeigten Zustand und
schreitet zum Zustand fort, der in Fig. 48 dargestellt ist, in dem
die erste Oxidfilmschicht 72a mit einer Dicke von etwa 120 Å auf dem
Halbleitersubstrat 1 gebildet worden ist.
Wie in Fig. 49 gezeigt ist, wird dann eine Nitridfilmschicht 12a mit
einer Dicke von etwa 1000 Å auf der ersten Oxidfilmschicht 72a durch
ein CVD-Verfahren gebildet. Photolithographie und Trockenätzen
werden benutzt, um die Nitridfilmschicht 12a zu mustern und die in
Fig. 50 gezeigten Nitridfilmschichten 12a zu schaffen.
Wie in Fig. 51 gezeigt ist, wird eine Floating-Gate-
Elektrodenschicht 73a aus Polysiliziumschicht mit einer Dicke von
etwa 2000 Å auf der gesamten Oberfläche durch ein CVD-Verfahren
gebildet. Wie in Fig. 52 dargestellt ist, wird auf der Floating-
Gate-Elektrodenschicht 73a eine Isolierfilmschicht 74a mit einer
Dicke von etwa 300 Å gebildet. Wie in Fig. 53 gezeigt ist, wird
anschließend auf der Isolierfilmschicht 74a eine Steuer-Gate-
Elektrodenschicht 75a aus Polysilizium mit einer Dicke von ungefähr
3000 Å geschaffen. Photolithographie und Trockenätzen werden benutzt,
um ein gewünschtes Muster zu erhalten. Dadurch werden der erste
Oxidfilm 72, die Floating-Gate-Elektrode 73, der Isolierfilm 74, die
Steuer-Gate-Elektrode 75 und die Nitridfilme 12 gebildet, wie in
Fig. 54 gezeigt ist.
Wie in Fig. 55 dargestellt ist, werden die Steuer-Gate-Elektrode 75
und die Floating-Gate-Elektrode 73 als Maske benutzt und As-Ionen in
das Halbleitersubstrat 71 bei einer Implantierungsbedingung von
3*1015/cm2 in selbstausrichtender Weise implantiert. Ein thermisches
Diffusionsverfahren wird benutzt, um die Fremdatome zu diffundieren.
Dadurch werden die Drain-Diffusionsschicht 76 und die Source-
Diffusionsschicht 77 gebildet.
Wie in Fig. 56 gezeigt ist, wird dann die gesamte Oberfläche mit dem
thermischen Zwischenschichtisolierfilm 78 bedeckt. Wie in Fig. 57
dargestellt ist, wird der thermische Zwischenschichtisolierfilm 78
mit dem Zwischenschichtisolierfilm 79 bedeckt, der Fremdatome wie
z. B. Phosphor enthält. Schließlich wird der
Zwischenschichtisolierfilm 79 durch eine Wärmebehandlung im Reflow-
Verfahren geglättet. Aufgrund des Eindringens des Oxidators (H2O)
während der Wärmebehandlung des Zwischenschichtisolierfilms 79
werden die Gate-Vogelschnabel-Oxidfilme 80 zwischen den Nitridfilmen
12 und den Enden der Floating-Gate-Elektrode 73 sowie zwischen der
Floating-Gate-Elektrode 73 und der Steuer-Gate-Elektrode 75
gebildet. Auf diese Weise ist das Flash-EEPROM nach der neunten
Ausführungsform fertig.
Wie in Fig. 59 dargestellt ist, weist ein Flash-EEPROM nach einer
zehnten Ausführungsform sowohl ein Halbleitersubstrat 71 aus
Silizium als auch eine Drain-Diffusionsschicht 76 und eine Source-
Diffusionsschicht 77 auf, die auf dem Halbleitersubstrat 71 in einem
vorbestimmten Abstand voneinander mit einem Kanalbereich dazwischen
gebildet sind. Das Flash-EEPROM weist ferner einen ersten Gate-
Oxidfilm 72, der mit einer Dicke von etwa 120 Å auf dem Kanalbereich,
einem vorbestimmten Abschnitt der Drain-Diffusionsschicht 76 und
einem vorbestimmten Abschnitt der Source-Diffusionsschicht 77
gebildet ist, sowie Nitridfilme 13, die mit einer Dicke von etwa
500 Å auf dem ersten Gate-Oxidfilm 72 gebildet sind und sich über der
Drain-Diffusionsschicht 76 und der Source-Diffusionsschicht 77
befinden, Oxidfilme 14 mit einer Dicke von etwa 500 Å, die auf den
Nitridfilmen 13 gebildet sind, eine Floating-Gate-Elektrode 73, die
auf und entlang dem ersten Gate-Oxidfilm 72 und den
Seitenoberflächen der Nitridfilme sowie den Seitenoberflächen der
Oxidfilme 14 gebildet ist, eine Steuer-Gate-Elektrode 75, die auf
der Floating-Gate-Elektrode 73 mit einem Isolierfilm 74 dazwischen
gebildet ist, einen thermischen Zwischenschichtisolierfilm 78, der
die Steuer-Gate-Elektrode 75, die Floating-Gate-Elektrode 73 und das
Halbleitersubstrat 71 bedeckt, sowie einen
Zwischenschichtisolierfilm 79, der den thermischen
Zwischenschichtisolierfilm 78 bedeckt und Fremdatome wie z. B.
Phosphor enthält, auf. Die Gate-Vogelschnabel-Oxidfilme 80, die
durch Eindringen eines Oxidators (H2O) bei der Wärmebehandlung des
Zwischenschichtisolierfilms 79 gebildet werden, befinden sich
zwischen den Deckflächen der Oxidfilme 14 und den unteren Enden der
Floating-Gate-Elektrode 73 sowie zwischen den oberen Enden der
Floating-Gate-Elektrode 73 und den unteren Enden der Steuer-Gate-
Elektrode 75.
Beim Flash-EEPROM nach der zehnten Ausführungsform springen die
einander gegenüberliegenden Enden der Floating-Gate-Elektrode 73 wie
oben beschrieben über die 2-Schicht-Filme, d. h. die Nitridfilme 13
und die Oxidfilme 14 vor. Aufgrund dieser Konstruktion befinden sich
die Gate-Vogelschnabel-Oxidfilme 80, die unter den unteren Enden der
Floating-Gate-Elektrode 73 gebildet werden, auf den Oxidfilmen 14.
Folglich wird die Bildung der Gate-Vogelschnabel-Oxidfilme 80 an den
gegenüberliegenden Enden des Bereiches des ersten Gate-Oxid-Films
72, der sich in Kontakt mit der Floating-Gate-Elektrode 73 befindet,
verhindert. Folglich ist es möglich, ein übermäßig gelöschten
Zustand, der durch übermäßiges Abziehen der Elektronen aus der
Floating-Gate-Elektrode 73 beim Datenlöschen verursacht wird, und
eine Drain-Störung, d. h. das Löschen von Daten in einer nicht
ausgewählten Zelle beim Datenschreiben, zu verhindern. Die
Nitridfilme 13 dienen dazu, das Eindringen des Oxidators bei der
Wärmebehandlung des Zwischenschichtisolierfilms 79 zu verhindern.
Die Oxidfilme 14 verbessern die Haftung zwischen den Nitridfilmen 13
und der Floating-Gate-Elektrode 73.
Unter Bezugnahme auf die Fig. 60-65 wird nun ein
Herstellungsverfahren für ein Flash-EEPROM nach der zehnten
Ausführungsform beschrieben.
Wie in Fig. 60 gezeigt ist, wird eine erste Oxidfilmschicht 72a mit
einer Dicke von etwa 120 Å auf dem Siliziumhalbleitersubstrat 71
gebildet. Eine Nitridfilmschicht 13a mit einer Dicke von etwa 500 Å
wird auf der ersten Oxidfilmschicht 72a durch ein CVD-Verfahren
gebildet. Wie in Fig. 61 gezeigt ist, wird eine Oxidfilmschicht 14a
mit einer Dicke von etwa 500 Å auf der ersten Nitridfilmschicht 13a
durch ein CVD-Verfahren gebildet. Photolithographie und Trockenätzen
werden benutzt, um die Oxidfilmschicht 14a und die Nitridfilmschicht
13a zu mustern und das in Fig. 52 gezeigte Muster zu schaffen. Eine
(nicht dargestellte) Floating-Gate-Elektrodenschicht aus
Polysiliziumschicht wird mit einer Dicke von etwa 2000 Å auf der
gesamten Oberfläche gebildet, und auf der Floating-Gate-
Elektrodenschicht wird eine (nicht gezeigte) Isolierfilmschicht mit
einer Dicke von etwa 300 Å gebildet. Auf der Isolierfilmschicht wird
eine Steuer-Gate-Elektrodenschicht aus Polysilizium mit einer Dicke
von ungefähr 3000 Å geschaffen. Photolithographie und Trockenätzen
werden benutzt, um sie zu mustern. Dadurch werden der erste Oxidfilm
72, die Floating-Gate-Elektrode 73, der Isolierfilm 74, die Steuer-
Gate-Elektrode 75, die Nitridfilme 12 und die Oxidfilme 14
gebildet, wie in Fig. 63 gezeigt ist.
Wie in Fig. 64 gezeigt ist, wird ein thermischer
Zwischenschichtisolierfilm 78 gebildet, der die gesamte Oberfläche
bedeckt. Dann wird der thermische Zwischenschichtisolierfilm 78 mit
dem Zwischenschichtisolierfilm 79 bedeckt, der Fremdatome wie z. B.
Phosphor enthält.
Schließlich wird der Zwischenschichtisolierfilm 79 durch eine
Wärmebehandlung im Reflow-Verfahren geglättet, wie in Fig. 65
gezeigt ist. Aufgrund der Wärmebehandlung zum Glätten des
Zwischenschichtisolierfilms 79 dringt der Oxidator (H2O) durch den
Zwischenschichtisolierfilm 79 in die Umgebung des
Halbleitersubstrats 1, der Floating-Gate-Elektrode 73 und der
Steuer-Gate-Elektrode 75 ein. Dadurch werden die Gate-Vogelschnabel-
Oxidfilme 80 zwischen den Oxidfilmen 14 und der Floating-Gate-
Elektrode 73 sowie zwischen der Floating-Gate-Elektrode 73 und der
Steuer-Gate-Elektrode 75 gebildet.
Wie in Fig. 66 dargestellt ist, weist ein Flash-EEPROM nach einer
elften Ausführungsform sowohl ein Halbleitersubstrat 91 aus Silizium
als auch eine Drain-Diffusionsschicht 96 und eine Source-
Diffusionsschicht 97 auf, die auf dem Halbleitersubstrat 91 in einem
vorbestimmten Abstand voneinander mit einem Kanalbereich dazwischen
gebildet sind. Das Flash-EEPROM weist ferner einen ersten Gate-
Oxidfilm 92, der auf dem Kanalbereich, einem vorbestimmten Abschnitt
der Drain-Diffusionsschicht 96 und einem vorbestimmten Abschnitt der
Source-Diffusionsschicht 97 gebildet ist, sowie Nitridfilme 22 mit
spitz zulaufender Form, die auf dem ersten Gate-Oxidfilm 52 gebildet
sind und sich über der Drain-Diffusionsschicht 96 und der Source-
Diffusionsschicht 97 befinden, eine Floating-Gate-Elektrode 93, die
auf und entlang dem ersten Gate-Oxidfilm 92 und den schräg
zulaufenden Abschnitten der Nitridfilme 22 gebildet ist, eine
Steuer-Gate-Elektrode 95, die auf der Floating-Gate-Elektrode 93 mit
einem Isolierfilm 94 dazwischen gebildet ist, einen thermischen
Zwischenschichtisolierfilm 98, der die Steuer-Gate-Elektrode 95 und
die Floating-Gate-Elektrode 93 bedeckt, sowie einen
Zwischenschichtisolierfilm 99, der den thermischen
Zwischenschichtisolierfilm 98 bedeckt und Fremdatome wie z. B.
Phosphor enthält, auf. Gate-Vogelschnabel-Oxidfilme 100, die durch
das Eindringen eines Oxidators (H2O) während der Wärmebehandlung des
Zwischenschichtisolierfilms 99 gebildet werden, befinden sich
zwischen den Deckflächen der Nitridfilme 22 und den unteren Enden
der Floating-Gate-Elektrode 93 sowie zwischen den oberen Enden der
Floating-Gate-Elektrode 93 und den unteren Enden der Steuer-Gate-
Elektrode 95.
Der thermische Zwischenschichtisolierfilm 98 dient dazu, zu
verhindern, daß Fremdatome wie Phosphor oder Bor im
Zwischenschichtisolierfilm 99 in das Halbleitersubstrat 91,
Floating-Gate-Elektrode 73 und die die Steuer-Gate-Elektrode 95
wandern. Die Nitridfilme 22 dienen dazu, zu verhindern, daß der
Oxidator während der Wärmebehandlung des Zwischenschichtisolierfilms
99 in den ersten Gate-Oxidfilm 92 eindringt.
Bei dieser Ausführungsform springen die einander gegenüberliegenden
Enden der Floating-Gate-Elektrode 93 über die spitz zulaufenden
Nitridfilme 22 vor. Aufgrund dieser Konstruktion befinden sich die
Gate-Vogelschnabel-Oxidfilme 100, die an den unteren Enden der
Floating-Gate-Elektrode 93 gebildet werden, auf den Deckflächen der
Nitridfilme 22. Folglich wird der Gate-Vogelschnabel-Oxidfilm 100
nicht an den gegenüberliegenden Enden des Bereiches des ersten Gate-
Oxid-Films 92 gebildet, der sich in Kontakt mit der Floating-Gate-
Elektrode 93 befindet. Folglich wird ein übermäßig gelöschter
Zustand, der durch übermäßiges Abziehen der Elektronen aus der
Floating-Gate-Elektrode 93 beim Datenlöschen verursacht wird,
verhindert. Ferner wird auch die Drain-Störung, die durch
übermäßiges Abziehen der Elektronen aus einer nicht-ausgewählten
Zelle beim Datenschreiben bewirkt wird, unterdrückt. Die spitz
zulaufenden Formen der Nitridfilme 22 dienen dazu, eine
Feldkonzentration an den Grenzabschnitten zwischen den Bereichen der
Floating-Gate-Elektrode 93, die über die Nitridfilme 22 vorspringen,
und den Bereichen der Floating-Gate-Elektrode 93, die sich in
Kontakt mit dem ersten Gate-Oxidfilm 92 befinden, zu unterdrücken.
Unter Bezugnahme auf die Fig. 67 und 68 wird nun ein
Herstellungsverfahren für ein Flash-EEPROM nach der elften
Ausführungsform beschrieben.
Wie in Fig. 67 dargestellt ist, wird eine erste Gate-Oxidfilmschicht
92a mit einer Dicke von etwa 120 Å auf dem Siliziumhalbleitersubstrat
91 gebildet. Eine (nicht gezeigte) Nitridfilmschicht mit einer Dicke
von etwa 1000 Å wird auf der ersten Gate-Oxidfilmschicht 92a durch
ein CVD-Verfahren gebildet. (Nicht dargestellter) Photolack wird auf
einem vorbestimmten Abschnitt der Nitridfilmschicht gebildet. Der
Photolack wird als Maske benutzt, und die Nitridfilmschicht wird
einem anisotropen Ätzen unterworfen, um sie zu mustern. Anschließend
wird der Photolack als Maske benutzt, und Naßätzen wird angewandt,
um die Innenseiten der Nitridfilmschichten isotrop zu ätzen. Dadurch
werden die in Fig. 67 gezeigten Nitridfilmschichten 22a mit den
spitz zulaufenden Formen geschaffen. Anschließend wird ein Verfahren
ähnlich dem Herstellungsverfahren der neunten Ausführungsform
ausgeführt, das bereits unter Bezugnahme auf die Fig. 51-58
beschrieben worden ist, um das in Fig. 68 gezeigte Flash-EEPROM nach
der elften Ausführungsform zu vervollständigen.
Wie in Fig. 69 dargestellt ist, weist ein Flash-EEPROM nach einer
zwölften Ausführungsform sowohl ein Halbleitersubstrat 91 aus
Silizium als auch eine Drain-Diffusionsschicht 96 und eine Source-
Diffusionsschicht 97 auf, die auf dem Halbleitersubstrat 91 in einem
vorbestimmten Abstand voneinander mit einem Kanalbereich dazwischen
gebildet sind. Das Flash-EEPROM weist ferner einen ersten Gate-
Oxidfilm 92, der auf dem Kanalbereich, einem vorbestimmten Abschnitt
der Drain-Diffusionsschicht 96 und einem vorbestimmten Abschnitt der
Source-Diffusionsschicht 97 gebildet ist, sowie Nitridfilme 23 mit
spitz zulaufender Form, die auf dem ersten Gate-Oxidfilm 92 gebildet
sind und sich über der Drain-Diffusionsschicht 96 und der Source-
Diffusionsschicht 97 befinden, Oxidfilme 24, die auf den
Nitridfilmen 23 gebildet sind und spitz zulaufenden Abschnitte
ähnlich denen der Nitridfilme 23 haben, eine Floating-Gate-Elektrode
93, die auf und entlang des ersten Gate-Oxidfilms 92, den spitz
zulaufenden Abschnitten der Nitridfilme 23 und den spitz zulaufenden
Abschnitten der Oxidfilme 24 gebildet ist, eine Steuer-Gate-
Elektrode 95, die auf der Floating-Gate-Elektrode 93 mit einem
Isolierfilm 94 dazwischen gebildet ist, einen thermischen
Zwischenschichtisolierfilm 98, der die Steuer-Gate-Elektrode 95 und
die Floating-Gate-Elektrode 93 bedeckt, sowie einen
Zwischenschichtisolierfilm 99, der den thermischen
Zwischenschichtisolierfilm 98 bedeckt und Fremdatome wie z. B.
Phosphor enthält, auf. Gate-Vogelschnabel-Oxidfilme 100, die durch
Eindringen des Oxidators (H2O) während der Wärmebehandlung des
Zwischenschichtisolierfilms 99 erzeugt werden, befinden sich
zwischen den unteren Enden der Floating-Gate-Elektrode 93 und den
Deckflächen der Oxidfilme 24 sowie zwischen den oberen Enden der
Floating-Gate-Elektrode 93 und den unteren Enden der Steuer-Gate-
Elektrode 95.
Bei dieser zwölften Ausführungsform springen die einander
gegenüberliegenden Enden der Floating-Gate-Elektrode 93 über die
spitz zulaufenden Nitridfilme 22 und Oxidfilme 24 vor. Aufgrund
dieser Konstruktion befinden sich die Gate-Vogelschnabel-Oxidfilme
100, die an den unteren Enden der Floating-Gate-Elektrode 93
gebildet werden, auf den Oxidfilmen 24. Diese Konstruktion
verhindert die Bildung der Gate-Vogelschnabel-Oxidfilme 100 an den
gegenüberliegenden Enden des Bereiches des ersten Gate-Oxid-Films 92
gebildet, der sich in Kontakt mit der Floating-Gate-Elektrode 93
befindet. Folglich ist es möglich, den übermäßig gelöschten Zustand,
bei dem die Elektronen beim Daten löschen übermäßig aus der Floating-
Gate-Elektrode 93 zur Source-Diffusionsschicht 97 abgezogen werden,
und die Drain-Störung, bei der die Elektronen beim Datenschreiben
aus der Floating-Gate-Elektrode 93 in einer nicht-ausgewählten Zelle
zur Drain-Diffusionsschicht 96 gezogen werden, zu verhindern.
Dadurch weist das Flash-EEPROM gute Schreib- und Löscheigenschaften
auf. Die Nitridfilme 23 verhindern das Eindringen des Oxidators
während der Wärmebehandlung des Zwischenschichtisolierfilms 99. Die
Oxidfilme 24 verbessern die Haftung zwischen den Nitridfilmen 23 und
der Floating-Gate-Elektrode 93. Die spitz zulaufenden Formen der
Nitridfilme 23 und der Oxidfilme 24 dienen dazu, eine
Feldkonzentration in den Abschnitten der Unterseite der Floating-
Gate-Elektrode 93, die in Kontakt mit den Nitridfilmen 23 sind, zu
unterdrücken.
Unter Bezugnahme auf die Fig. 70 und 71 wird nun ein
Herstellungsverfahren für ein Flash-EEPROM nach der zwölften
Ausführungsform beschrieben.
Wie in Fig. 70 dargestellt ist, wird eine erste Gate-Oxidfilmschicht
92a mit einer Dicke von etwa 120 Å auf dem Siliziumhalbleitersubstrat 91
gebildet. Nach der Bildung einer (nicht gezeigten)
Nitridfilmschicht mit einer Dicke von etwa 500 Å auf der gesamten
Oberfläche der ersten Gate-Oxidfilmschicht 92a durch ein
CVD-Verfahren wird eine (nicht gezeigte) Oxidfilmschicht mit einer Dicke
von etwa 500 Å auf der Nitridfilmschicht durch ein CVD-Verfahren
geschaffen. Nach dem Bilden von Photolack auf einem vorbestimmten
Abschnitt der Oxidfilmschicht wird der Photolack als Maske benutzt,
und die Oxidfilmschicht und die Nitridfilmschicht werden einem
anisotropen Ätzen unterworfen. Anschließend wird unter Verwendung
des Photolacks als Maske mit Fluorwasserstoffsäure (Flußsäure) ein
geringfügig umfangreicheres isotropes Ätzen für die
Oxidfilmschichten ausgeführt. Anschließend wird die
Nitridfilmschicht mit heißer Phosphorsäure geringfügig weniger
geätzt. Dadurch werden die in Fig. 70 gezeigten Nitridfilmschichten
23a und die Oxidfilmschichten 24a mit den spitz zulaufenden Formen
geschaffen. Anschließend wird ein Verfahren ähnlich dem
Herstellungsverfahren der neunten Ausführungsform ausgeführt, das in
den Fig. 51-58 dargestellt ist, und das in Fig. 71 gezeigte
Flash-EEPROM nach der zwölften Ausführungsform ist fertiggestellt.
Wie in Fig. 72 dargestellt ist, weist ein Flash-EEPROM nach einer
dreizehnten Ausführungsform sowohl ein Halbleitersubstrat 111 aus
Silizium als auch eine Drain-Diffusionsschicht 116 und eine Source-
Diffusionsschicht 117 auf, die auf der Hauptoberfläche des
Halbleitersubstrats 111 in einem vorbestimmten Abstand voneinander
mit einem Kanalbereich dazwischen gebildet sind. Das Flash-EEPROM
weist ferner einen ersten Gate-Oxidfilm 112, der mit einer Dicke von
etwa 120 Å auf dem Kanalbereich, einem vorbestimmten Abschnitt der
Drain-Diffusionsschicht 116 und einem vorbestimmten Abschnitt der
Source-Diffusionsschicht 117 gebildet ist, und thermische Oxidfilme
31, die den ersten Gate-Oxidfilm 112 umgeben und eine Dicke von etwa
2000 Å haben, auf. Das Flash-EEPROM weist ferner eine Floating-Gate-
Elektrode 113, die auf dem ersten Gate-Oxidfilm 112 und den
thermischen Oxidfilmen 31 gebildet ist, eine Steuer-Gate-Elektrode
115, die auf der Floating-Gate-Elektrode 113 mit einem Isolierfilm
114 dazwischen gebildet ist, einen thermischen
Zwischenschichtisolierfilm 118, der die thermischen
Zwischenschichtisolierfilm 118, die Floating-Gate-Elektrode 113 und
die Steuer-Gate-Elektrode 115 bedeckt, sowie einen
Zwischenschichtisolierfilm 119, der den thermischen
Zwischenschichtisolierfilm 118 bedeckt und Fremdatome wie z. B.
Phosphor enthält, auf. Gate-Vogelschnabel-Oxidfilme 120, die durch
Eindringen des Oxidators (H2O) während der Wärmebehandlung des
Zwischenschichtisolierfilms 119 erzeugt werden, befinden sich
zwischen den Deckflächen der thermischen Oxidfilme 31 und den
unteren Enden der Floating-Gate-Elektrode 113 sowie zwischen den
oberen Enden der Floating-Gate-Elektrode 113 und den unteren Enden
der Steuer-Gate-Elektrode 115.
Bei dieser Ausführungsform sind die dicken thermischen Oxidfilme 31
gebildet, die den ersten Gate-Oxidfilm 112 umgeben, und die Enden
der Floating-Gate-Elektrode 113 springen über die thermischen
Oxidfilme 31 vor. Aufgrund dieser Konstruktion befinden sich die
Gate-Vogelschnabel-Oxidfilme 120, die an den unteren Enden der
Floating-Gate-Elektrode 113 gebildet sind, auf den Oxidfilmen 31.
Das verhindert effektiv die Bildung der Gate-Vogelschnabel-Oxidfilme
120 in den Bereichen des ersten Gate-Oxid-Films 112, die sich über
der Drain-Diffusionsschicht 116 und der Source-Diffusionsschicht 117
befinden. Folglich wird können der übermäßig gelöschte Zustand und
die Drain-Störung verhindert werden. Dadurch weist das Flash-EEPROM
gute Schreib- und Löscheigenschaften auf. Die thermischen Oxidfilme
31 weisen eine größere molekulare Dichte und eine höhere
intermolekulare Kraft als die gewöhnlichen CVD-Oxidfilme auf und
haben daher die Eigenschaft, daß der Oxidator nur schwer durch sie
hindurchgehen kann. Daher können die thermischen Oxidfilme 31
effektiv verhindern, daß der Oxidator (H2O) während der
Wärmebehandlung des Zwischenschichtisolierfilms 119 in den ersten
Gate-Oxidfilm 112 eindringt. Folglich ist es möglich, die Bildung
der Gate-Vogelschnabel-Oxidfilme 120 an den gegenüberliegenden Enden
des ersten Gate-Oxid-Films 112 effektiv zu verhindern.
Unter Bezugnahme auf die Fig. 73-90 wird nun ein
Herstellungsverfahren für ein Flash-EEPROM nach der dreizehnten
Ausführungsform beschrieben.
Das Verfahren beginnt mit dem in Fig. 73 gezeigten Zustand und es
wird unter Verwendung eines thermischen Oxidationsverfahrens eine
Basisoxidfilmschicht 45a mit einer Dicke von etwa 300 Å auf dem
Siliziumhalbleitersubstrat 111 gebildet, wie in Fig. 74 dargestellt
ist. Wie in Fig. 75 gezeigt ist, wird dann eine Polysiliziumschicht
46a mit einer Dicke von etwa 1000 Å auf der Basisoxidfilmschicht 45a
gebildet. Wie in Fig. 76 dargestellt gezeigt ist, wird eine
Siliziumnitridschicht 47a mit einer Dicke von etwa 1000 Å auf der
Polysiliziumschicht 46a geschaffen. Nach dem Aufbringen von (nicht
gezeigtem) Photolack auf einen vorbestimmten Bereich der
Siliziumnitridschicht 47a wird der Photolack als Maske benutzt, und
die Siliziumnitridschicht 47a, die Polysiliziumschicht 46a und die
Basisoxidfilmschicht 45a werden gemustert. Dadurch werden der
Basisoxidfilm 45, der Polysiliziumfilm 46 und der Siliziumnitridfilm
47 gebildet, wie in Fig. 77 dargestellt ist. Unter Benutzung dieser
Filme als Maske wird ein thermisches Oxidationsverfahren angewandt,
um die thermischen Oxidfilme 31 mit einer Dicke von etwa 2000 Å zu
bilden, wie in Fig. 78 gezeigt ist. Anschließend werden der
Siliziumnitridfilm 47, der Polysiliziumfilm 46 und der Basisoxidfilm
45 entfernt. Damit sind die thermischen Oxidfilme 31 hergestellt,
wie in Fig. 79 dargestellt ist.
Wie in Fig. 80 gezeigt ist, wird die Oberfläche des
Halbleitersubstrats 111 dann einer thermischen Oxidation
unterworfen, wodurch der erste Gate-Oxidfilm 112 mit einer Dicke von
etwa 120 Å geschaffen wird.
Wie in Fig. 81 gezeigt ist, wird eine Floating-Gate-
Elektrodenschicht 113a aus Polysiliziumschicht mit einer Dicke von
etwa 2000 Å auf der gesamten Oberfläche gebildet. Wie in Fig. 82
dargestellt ist, wird auf der Floating-Gate-Elektrodenschicht 113a
eine Isolierfilmschicht 114a mit einer Dicke von etwa 300 Å gebildet.
Wie in Fig. 83 gezeigt ist, wird auf der Isolierfilmschicht 114a
eine Steuer-Gate-Elektrodenschicht 115a aus Polysilizium mit einer
Dicke von ungefähr 3000 Å geschaffen.
Wie in Fig. 84 dargestellt ist, wird Photolack 48 auf einem
vorbestimmten Abschnitt der Steuer-Gate-Elektrodenschicht 115a
gebildet. Unter Verwendung des Photolacks als Maske werden die
Steuer-Gate-Elektrodenschicht 115a, die Isolierfilmschicht 114a und
die Floating-Gate-Elektrodenschicht 113a anisotrop geätzt. Dadurch
werden die Floating-Gate-Elektrode 113, der Isolierfilm 114 und die
Steuer-Gate-Elektrode 115 geschaffen, wie in Fig. 85 dargestellt
ist.
Wie in Fig. 86 gezeigt ist, werden unter Verwendung des Photolacks
48 als Maske As-Ionen durch die thermischen Oxidfilme 31 in das
Halbleitersubstrat 111 unter der Implantationsbedingung 3*1015/cm2
implantiert. Ein thermisches Diffusionsverfahren wird benutzt, um
die Fremdatome thermisch zu diffundieren. Dadurch werden die Drain-
Diffusionsschicht 116 und die Source-Diffusionsschicht 117 gebildet.
Anschließend wird der Photolack 48 entfernt und die in Fig. 87
dargestellte Konfiguration ist geschaffen.
Wie in Fig. 88 gezeigt ist, werden dann die thermischen Oxidfilme
31, die Floating-Gate-Elektrode 113 und die Steuer-Gate-Elektrode
115 mit dem thermischen Zwischenschichtisolierfilm 118 bedeckt. Wie
in Fig. 89 dargestellt ist, wird der thermische
Zwischenschichtisolierfilm 118 mit dem Zwischenschichtisolierfilm
119 bedeckt, der Phosphor oder Bor enthält.
Schließlich wird der Zwischenschichtisolierfilm 119 durch eine
Wärmebehandlung im Reflow-Verfahren geglättet, wie in Fig. 90
gezeigt ist. Aufgrund dieser Wärmebehandlung dringt der Oxidator
(H2O) durch den thermischen Zwischenschichtisolierfilm 118 in die
Umgebung des Halbleitersubstrats 111, der Floating-Gate-Elektrode
113 und die Steuer-Gate-Elektrode 115 ein. Dadurch werden die Gate-
Vogelschnabel-Oxidfilme 120 zwischen den thermischen Oxidfilmen 31
und den unteren Enden der Floating-Gate-Elektrode 113 sowie zwischen
den oberen Enden der Floating-Gate-Elektrode 113 und den unteren
Enden der Steuer-Gate-Elektrode 115 gebildet. Wie oben beschrieben
worden ist, befinden sich die Gate-Vogelschnabel-Oxidfilme 120, die
an den unteren Enden der Floating-Gate-Elektrode 113 gebildet
werden, auf den thermischen Oxidfilmen 31, so daß die Gate-
Vogelschnabel-Oxidfilme 120 nicht an den gegenüberliegenden Enden
des ersten Gate-Oxid-Films 112 gebildet werden. Dadurch kann man
gute Schreib- und Löscheigenschaften erzielen.
Wie in Fig. 91 dargestellt ist, weist ein Flash-EEPROM nach einer
vierzehnten Ausführungsform sowohl ein Halbleitersubstrat 131 aus
Silizium als auch eine Drain-Diffusionsschicht 136 und eine Source-
Diffusionsschicht 137 auf, die auf der Hauptoberfläche des
Halbleitersubstrats 131 in einem vorbestimmten Abstand voneinander
mit einem Kanalbereich dazwischen gebildet sind. Das Flash-EEPROM
weist ferner einen ersten Gate-Oxidfilm 132, der mit einer Dicke von
etwa 120 Å auf dem Kanalbereich, einem vorbestimmten Abschnitt der
Drain-Diffusionsschicht 136 und einem vorbestimmten Abschnitt der
Source-Diffusionsschicht 137 gebildet ist, und thermische Oxidfilme
31, die den ersten Gate-Oxidfilm 132 umgeben und eine Dicke von etwa
2000 Å haben, auf. Das Flash-EEPROM weist ferner Nitridfilme 32, die
mit einer Dicke von etwa 1000 Å auf vorbestimmten Abschnitten der
thermischen Oxidfilme 31 gebildet sind, eine Floating-Gate-Elektrode
133, die auf und entlang dem ersten Gate-Oxidfilm 132, den
thermischen Oxidfilmen 31 und den Nitridfilmen 32 gebildet ist, eine
Steuer-Gate-Elektrode 135, die auf der Floating-Gate-Elektrode 133
mit einem Isolierfilm 134 dazwischen gebildet ist, einen thermischen
Zwischenschichtisolierfilm 138, der die Floating-Gate-Elektrode 133
und den thermischen Oxidfilm 31 bedeckt, sowie einen
Zwischenschichtisolierfilm 139, der den thermischen
Zwischenschichtisolierfilm 138 bedeckt und Fremdatome wie z. B.
Phosphor enthält, auf. Gate-Vogelschnabel-Oxidfilme 140, die durch
Eindringen des Oxidators (H2O) während der Wärmebehandlung des
Zwischenschichtisolierfilms 139 erzeugt werden, befinden sich
zwischen den Deckflächen der Nitridfilme 32 und den unteren Enden
der Floating-Gate-Elektrode 133 sowie zwischen den oberen Enden der
Floating-Gate-Elektrode 133 und den unteren Enden der Steuer-Gate-
Elektrode 135.
Bei dieser Ausführungsform umgeben die thermischen Oxidfilme 31 den
ersten Gate-Oxidfilm 132, und die Nitridfilme 32 sind auf den
thermischen Oxidfilmen 31 gebildet. Die einander gegenüberliegenden
Enden der Floating-Gate-Elektrode 133 springen über die thermischen
Oxidfilme 31 und die Nitridfilme 32 vor. Aufgrund dieser
Konstruktion befinden sich die Gate-Vogelschnabel-Oxidfilme 140, die
an den unteren Enden der Floating-Gate-Elektrode 133 gebildet sind,
auf den Deckflächen der Nitridfilme 32. Dadurch ist es möglich, die
Bildung der Gate-Vogelschnabel-Oxidfilme 140 in den Bereichen des
ersten Gate-Oxid-Films 132, die sich auf der Drain-Diffusionsschicht
136 und der Source-Diffusionsschicht 137 befinden, effektiv zu
verhindern. Folglich können der übermäßig gelöschte Zustand, der
beim Datenlöschen erzeugt werden kann, und die Drain-Störung, die
beim Datenschreiben auftreten kann, unterdrückt werden. Die
thermischen Oxidfilme 31 weisen eine größere molekulare Dichte und
eine höhere intermolekulare Kraft als die gewöhnlichen CVD-Oxidfilme
auf und haben daher die Eigenschaft, daß der Oxidator nur schwer
durch sie hindurchgehen kann. Auch die Nitridfilme 32 haben die
Eigenschaft, daß der Oxidator nicht durch sie hindurchgehen kann.
Daher ist es möglich, effektiv zu verhindern, daß der Oxidator (H2O)
während der Wärmebehandlung des Zwischenschichtisolierfilms 139 in
die entgegengesetzten Enden des ersten Gate-Oxidfilms 132 eindringt.
Unter Bezugnahme auf die Fig. 92-98 wird nun ein
Herstellungsverfahren für ein Flash-EEPROM nach der vierzehnten
Ausführungsform beschrieben.
Ein Verfahren ähnlich wie das Verfahren nach der dreizehnten
Ausführungsform, das bereits unter Bezugnahme auf die Fig. 73-79
beschrieben worden ist, wird dazu benutzt, die in Fig. 92
dargestellten thermischen Oxidfilme 31 zu schaffen. Anschließend
wird eine Nitridfilmschicht 32a mit einer Dicke von etwa 1000 Å auf
der gesamten Oberfläche durch ein CVD-Verfahren gebildet. Dann wird
ein Verfahren ähnlich dem Herstellungsverfahren nach der dreizehnten
Ausführungsform, das bereits unter Bezugnahme auf die Fig. 80-85
beschrieben worden ist, dazu benutzt, um die Konstruktion nach der
vierzehnten Ausführungsform zu vollenden, die in Fig. 94 gezeigt
ist.
Wie in Fig. 95 gezeigt ist, werden dann unter Verwendung des
Photolacks 49 als Maske As-Ionen durch die thermischen Oxidfilme 31
hindurch in das Halbleitersubstrat 131 unter der
Implantationsbedingung 3*1015/cm2 implantiert. Anschließend wird ein
thermisches Diffusionsverfahren benutzt, um die Fremdatome thermisch
zu diffundieren. Dadurch werden die Drain-Diffusionsschicht 136 und
die Source-Diffusionsschicht 137 gebildet.
Wie in Fig. 96 gezeigt ist, werden die thermischen Oxidfilme 31, die
Floating-Gate-Elektrode 133 und die Steuer-Gate-Elektrode 135 mit
dem thermischen Zwischenschichtisolierfilm 138 bedeckt. Wie in Fig.
97 dargestellt ist, wird der thermische Zwischenschichtisolierfilm
138 mit dem Zwischenschichtisolierfilm 139 bedeckt, der Fremdatome
wie z. B. Phosphor enthält.
Schließlich wird der Zwischenschichtisolierfilm 139 durch eine
Wärmebehandlung im Reflow-Verfahren geglättet, wie in Fig. 98
gezeigt ist. Aufgrund dieser Wärmebehandlung im Reflow-Verfahren
dringt der Oxidator (H2O) durch den thermischen
Zwischenschichtisolierfilm 138 hindurch in das Halbleitersubstrat
131, die Floating-Gate-Elektrode 133 und die Steuer-Gate-Elektrode
135 ein. Dadurch werden die Gate-Vogelschnabel-Oxidfilme 140
zwischen den Deckflächen der Nitridfilme 32 und den unteren Enden
der Floating-Gate-Elektrode 133 sowie zwischen den oberen Enden der
Floating-Gate-Elektrode 113 und den unteren Enden der Steuer-Gate-
Elektrode 115 gebildet.
Wie in Fig. 99 dargestellt ist, weist ein Flash-EEPROM nach einer
fünfzehnten Ausführungsform sowohl ein Halbleitersubstrat 131 aus
Silizium als auch eine Drain-Diffusionsschicht 136 und eine Source-
Diffusionsschicht 137 auf, die auf der Hauptoberfläche des
Halbleitersubstrats 131 in einem vorbestimmten Abstand voneinander
mit einem Kanalbereich dazwischen gebildet sind. Das Flash-EEPROM
weist ferner einen ersten Gate-Oxidfilm 132, der mit einer Dicke von
etwa 120 Å auf dem Kanalbereich, einem vorbestimmten Abschnitt der
Drain-Diffusionsschicht 136 und einem vorbestimmten Abschnitt der
Source-Diffusionsschicht 137 gebildet ist, und thermische Oxidfilme 31,
die den ersten Gate-Oxidfilm 132 umgeben und eine Dicke von etwa
2000 Å haben, auf. Das Flash-EEPROM weist ferner Nitridfilme 33, die
mit einer Dicke von etwa 500 Å auf vorbestimmten Abschnitten der
thermischen Oxidfilme 31 gebildet sind, Oxidfilme 34, die mit einer
Dicke von etwa 500 Å auf den Nitridfilmen 33 gebildet sind, eine
Floating-Gate-Elektrode 133, die auf und entlang dem ersten Gate-
Oxidfilm 132, den thermischen Oxidfilmen 31, den Nitridfilmen 33 und
den Oxidfilmen 34 gebildet ist, eine Steuer-Gate-Elektrode 135, die
auf der Floating-Gate-Elektrode 133 mit einem Isolierfilm 134
dazwischen gebildet ist, einen thermischen
Zwischenschichtisolierfilm 138, der die Steuer-Gate-Elektrode 135,
die Floating-Gate-Elektrode 133 und die thermischen Oxidfilme 31
bedeckt, sowie einen Zwischenschichtisolierfilm 139, der den
thermischen Zwischenschichtisolierfilm 138 bedeckt und Fremdatome
wie z. B. Phosphor enthält, auf. Gate-Vogelschnabel-Oxidfilme 140,
die durch Eindringen des Oxidators (H2O) während der Wärmebehandlung
des Zwischenschichtisolierfilms 139 erzeugt werden, befinden sich
zwischen den Deckflächen der Oxidfilme 34 und den unteren Enden der
Floating-Gate-Elektrode 133 sowie zwischen den oberen Enden der
Floating-Gate-Elektrode 133 und den unteren Enden der Steuer-Gate-
Elektrode 135.
Bei dieser fünfzehnten erstrecken sich die einander
gegenüberliegenden Enden der Floating-Gate-Elektrode 133 entlang der
und über die thermischen Oxidfilme 31, die Nitridfilme 33 und die
Oxidfilme 34 hinaus. Aufgrund dieser Konstruktion befinden sich die
Gate-Vogelschnabel-Oxidfilme 140, die an den unteren Enden der
Floating-Gate-Elektrode 133 gebildet sind, auf den Oxidfilmen 34.
Diese Konstruktion verhindert effektiv die Bildung der Gate-
Vogelschnabel-Oxidfilme 140 in den Bereichen des ersten Gate-Oxid-
Films 132, die sich auf der Drain-Diffusionsschicht 136 und der
Source-Diffusionsschicht 137 befinden. Folglich können der übermäßig
gelöschte Zustand beim Datenlöschen und die Drain-Störung beim
Datenschreiben unterdrückt werden. Dadurch weist das Flash-EEPROM
gute Schreib- und Löscheigenschaften auf. Die thermischen Oxidfilme
31 weisen eine größere molekulare Dichte und eine höhere
intermolekulare Kraft als die gewöhnlichen CVD-Oxidfilme auf und
haben daher die Eigenschaft, daß der Oxidator nur schwer durch sie
hindurchgehen kann. Auch die Nitridfilme 32 haben die Eigenschaft,
daß der Oxidator kaum durch sie hindurchgehen kann. Die Oxidfilme 34
dienen dazu, die Haftung zwischen den Nitridfilmen 34 und der
Floating-Gate-Elektrode 133 zu verbessern.
Unter Bezugnahme auf die Fig. 100-105 wird nun ein
Herstellungsverfahren für ein Flash-EEPROM nach der fünfzehnten
Ausführungsform beschrieben.
Ein Verfahren ähnlich wie das Verfahren nach der dreizehnten
Ausführungsform, das bereits unter Bezugnahme auf die Fig. 73-79
beschrieben worden ist, wird dazu benutzt, die in Fig. 100
dargestellten thermischen Oxidfilme 31 zu schaffen. Anschließend
wird eine Nitridfilmschicht 33a mit einer Dicke von etwa 500 Å durch
ein CVD-Verfahren gebildet.
Wie in Fig. 101 dargestellt ist, wird auf der Nitridfilmschicht 33a
durch ein CVD-Verfahren eine Oxidfilmschicht 34a mit einer Dicke von
etwa 500 Å geschaffen. Ein Photolithographie- und Trockenätzverfahren
wird verwendet, um die Nitridfilmschicht 33a und die Oxidfilmschicht
34a zu mustern und das in Fig. 102 dargestellte Muster zu erhalten.
Dann wird ein Verfahren ähnlich dem Herstellungsverfahren nach der
dreizehnten Ausführungsform, das bereits unter Bezugnahme auf die
Fig. 80-85 beschrieben worden ist, dazu benutzt, um die Konstruktion
des Flash-EEPROM nach der fünfzehnten Ausführungsform zu erhalten,
die in Fig. 103 gezeigt ist.
Wie in Fig. 104 gezeigt ist, werden dann unter Verwendung des
Photolacks 150 als Maske As-Ionen in das Halbleitersubstrat 131
unter der Implantationsbedingung 3*1015/cm2 implantiert.
Anschließend wird ein thermisches Diffusionsverfahren benutzt, um
die Fremdatome zu diffundieren. Dadurch werden die Drain-
Diffusionsschicht 136 und die Source-Diffusionsschicht 137 gebildet.
Dann wird ein Verfahren ähnlich dem Herstellungsverfahren nach der
dreizehnten Ausführungsform, das bereits unter Bezugnahme auf die
Fig. 87-90 beschrieben worden ist, dazu benutzt, das in Fig. 105
gezeigte Flash-EEPROM nach der fünfzehnten Ausführungsform zu
vollenden.
Bei der zweiten bis fünfzehnten oben beschriebenen Ausführungsform
werden Nitridfilme und ähnliche Komponenten sowohl auf der Drain-
Diffusionsschicht als auch der Source-Diffusionsschicht gebildet.
Die vorliegende Erfindung ist aber nicht darauf beschränkt, und der
Nitridfilm und ähnliche Komponenten könne auch nur auf der Drain-
Diffusionsschicht gebildet werden, wie in der Modifikation der
ersten Ausführungsform von Fig. 14 dargestellt ist, oder der
Nitridfilm und ähnliche Komponenten könne auch nur auf der Source-
Diffusionsschicht gebildet werden.
Nach der erfindungsgemäßen Halbleiterspeichereinrichtung ist ein
Paar von Diffusionsbereichen eines zweiten Leitfähigkeitstyps, die
einen vorbestimmten Abstand voneinander mit einem Kanalbereich
dazwischen aufweisen, auf der Hauptoberfläche des
Halbleitersubstrats gebildet, der erste Isolierfilm mit der ersten
Dicke ist mindestens auf dem Kanalbereich gebildet, der zweite
Isolierfilm mit der zweiten Dicke, die größer als die erste Dicke
ist, ist mindestens auf einem vorbestimmten Abschnitt von einem der
Diffusionsbereiche geschaffen, und die
Ladungsakkumulierungselektrode ist auf dem ersten Isolierfilm und
dem zweiten Isolierfilm gebildet. Dadurch befinden sich der Gate-
Vogelschnabel-Oxidfilm, der durch das Eindringen des Oxidators
während der Wärmebehandlung des Zwischenschichtisolierfilms gebildet
wird, zwischen der Deckfläche des zweiten Isolierfilms und dem
unteren Ende der Ladungsakkumulierungselektrode. Damit ist es
möglich, die Bildung des Gate-Vogelschnabel-Oxidfilms in dem Bereich
des ersten Isolierfilms effektiv zu verhindern, durch den die
Elektronen bei Lösch- und Schreibvorgängen fließen. Folglich werden
gute Schreib- und Löscheigenschaften erzielt. Ferner kann der zweite
Isolierfilm eine spitz zulaufende Form aufweisen, die sich in
Richtung zum Kanal verjüngt. In diesem Fall kann eine
Feldkonzentration an der Grenze zwischen dem ersten Isolierfilm und
dem zweiten Isolierfilm unterdrückt werden.
Ferner kann der zweite Isolierfilm aus dem ersten Film, der dazu
dient, das Eindringen des Oxidators zu verhindern, und dem zweiten
Film, der zur Verbesserung der Haftung des ersten Films und
mindestens der Ladungsakkumulierungselektrode oder dem
Halbleitersubstrat dient, gebildet sein. In diesem Fall kann das
Eindringen des Oxidators in den ersten Isolierfilm effektiver
verhindert werden, und die Bildung des Gate-Vogelschnabel-Oxidfilms
beim ersten Isolierfilm kann effektiver verhindert werden.
Entsprechend der Halbleiterspeichereinrichtung nach einem weiteren
Aspekt der Erfindung ist ein Paar von Diffusionsbereichen eines
zweiten Leitfähigkeitstyps, die einen vorbestimmten Abstand
voneinander mit einem Kanalbereich dazwischen aufweisen, auf der
Hauptoberfläche des Halbleitersubstrats gebildet, der erste
Isolierfilm ist mindestens auf dem Kanalbereich gebildet, der
Sperrfilm zum Abfangen von Elektronen zwischen einer
Ladungsspeicherungselektrode und einem Paar von Fremdatombereichen,
wenn Information geschrieben oder gelöscht wird, und zum Verhindern
des Eindringens eines Oxidators, ist mindestens auf einem
vorbestimmten Abschnitt von einem der Fremdatombereiche gebildet,
und die Ladungsakkumulierungselektrode ist auf dem ersten
Isolierfilm und dem Sperrfilm gebildet. Daher verhindert der
Sperrfilm effektiv das Eindringen des Oxidators in den ersten
Isolierfilm während der Wärmebehandlung des
Zwischenschichtisolierfilms in einem späteren Schritt. Damit ist es
möglich, die Bildung des Gate-Vogelschnabel-Oxidfilms in einem
Bereich des ersten Isolierfilms effektiv zu verhindern, durch den
die Elektronen bei Datenschreib- und Datenlöschvorgängen fließen.
Folglich werden gute Schreib- und Löscheigenschaften erzielt.
Entsprechend dem Herstellungsverfahren für die
Halbleiterspeichereinrichtung nach der Erfindung wird die erste
Isolierschicht mit der ersten Dicke mindestens auf dem Abschnitt der
Hauptoberfläche des Halbleitersubstrats, in dem der Kanalbereich
gebildet ist, geschaffen, die zweite Isolierschicht mit der zweiten
Dicke, die größer als die erste Dicke ist, wird mindestens auf dem
vorbestimmten Abschnitt des Bereichs der Hauptoberfläche des
Halbleitersubstrats gebildet, in dem einer der Fremdatombereiche
gebildet ist, die Ladungsakkumulierungselektrodenschicht wird auf
der ersten und zweiten Isolierschicht geschaffen, und die
Steuerelektrodenschicht wird auf der
Ladungsakkumulierungselektrodenschicht mit der dritten
Isolierschicht dazwischen. Die Steuerelektrodenschicht, die dritte
Isolierschicht, die Ladungsakkumulierungselektrodenschicht und die
zweite Isolierschicht werden gemustert, um die Steuerelektrode und
die Ladungsakkumulierungselektrode zu schaffen, und die Fremdatome
werden in das Halbleitersubstrat unter Verwendung der
Steuerelektrode und der Ladungsakkumulierungselektrode als Maske in
selbstausrichtender Weise in das Halbleitersubstrat implantiert, um
ein Paar von Fremdatombereichen zu bilden. Dadurch befindet sich der
Gate-Vogelschnabel-Oxidfilm, der durch das Eindringen des Oxidators
während der Wärmebehandlung des Zwischenschichtisolierfilms in einem
späteren Schritt gebildet wird, zwischen der Deckfläche der zweiten
Isolierschicht und dem unteren Ende der
Ladungsakkumulierungselektrode. Dadurch ist es möglich, die Bildung
des Gate-Vogelschnabel-Oxidfilms in einem Bereich der ersten
Isolierschicht, durch die Elektronen bei Datenschreib- und
Datenlöschvorgängen fließen, effektiv zu verhindern. Ferner werden
die Steuerelektrodenschicht, die dritte Isolierschicht, die
Ladungsakkumulierungselektrodenschicht und die zweite Isolierschicht
kollektiv und gleichzeitig gemustert, und dann als Maske zur Bildung
der gepaarten Fremdatombereiche in selbstausrichtender Weise
benutzt. Dadurch kann auf einfache Weise ein Paar von
Fremdatombereichen geschaffen werden.
Entsprechend dem Herstellungsverfahren für die
Halbleiterspeichereinrichtung nach einem weiteren Aspekt der
Erfindung wird die erste Isolierschicht mindestens auf dem Abschnitt
der Hauptoberfläche des Halbleitersubstrats geschaffen, in dem der
Kanalbereich gebildet ist, die Sperrschicht zum Abfangen von
Elektronen zwischen der Ladungsspeicherungselektrode und einem Paar
von Fremdatombereichen, wenn Information geschrieben oder gelöscht
wird, und zum Verhindern des Eindringens eines Oxidators, ist auf
dem vorbestimmten Abschnitt des Bereichs der Hauptoberfläche des
Halbleitersubstrats gebildet, in dem einer der Fremdatombereiche
geschaffen ist, die Ladungsakkumulierungselektrodenschicht wird auf
der ersten Isolierschicht und der Sperrschicht geschaffen, die
Steuerelektrodenschicht wird auf der
Ladungsakkumulierungselektrodenschicht mit der zweiten
Isolierschicht dazwischen gebildet. Die Steuerelektrodenschicht, die
zweite Isolierschicht, die Ladungsakkumulierungselektrodenschicht
und die Sperrschicht werden gemustert, um die Steuerelektrode und
die Ladungsakkumulierungselektrode zu schaffen, und ein Paar von
Fremdatombereichen des zweiten Leitfähigkeitstyps wird unter
Verwendung der Steuerelektrode und der
Ladungsakkumulierungselektrode als Maske gebildet. Daher verhindert
die Sperrschicht das Eindringen des Oxidators in die erste
Isolierschicht während der Wärmebehandlung des
Zwischenschichtisolierfilms, der in einem späteren Schritt
geschaffen wird. Dadurch ist es möglich, die Bildung des Gate-
Vogelschnabel-Oxidfilms in einem Bereich des ersten Isolierfilms
effektiv zu verhindern, durch den die Elektronen bei Datenschreib-
und Datenlöschvorgängen fließen.
Claims (35)
1. Halbleiterspeichereinrichtung, die Information elektrisch
schreiben und löschen kann, gekennzeichnet durch
ein Halbleitersubstrat (1, 51, 71, 91, 111, 131) eines ersten Leitfähigkeitstyps mit einer Hauptoberfläche,
ein Paar von Fremdatombereichen (6, 7, 56, 67, 76, 77, 96, 97, 116, 117, 136, 137) eines zweiten Leitfähigkeitstyps, die auf der Hauptoberfläche des Halbleitersubstrats gebildet sind und einen vorbestimmten Abstand voneinander mit einem Kanalbereich dazwischen haben,
einen ersten Isolierfilm (2, 52, 72, 92, 112, 132), der mindestens auf dem Kanalbereich gebildet ist und eine erste Dicke hat,
einen zweiten Isolierfilm (12-15, 22-34), der mindestens auf einem vorbestimmten Abschnitt von einem der Fremdatombereiche gebildet ist und eine zweite Dicke hat, die größer als die erste Dicke ist,
eine Ladungsspeicherungselektrode (3, 53, 73, 93, 113, 133), die auf dem ersten und zweiten Isolierfilm gebildet ist, und
eine Steuerelektrode (5, 55, 75, 95, 115, 135), die auf der Ladungsspeicherungselektrode mit einem dritten Isolierfilm dazwischen gebildet ist.
ein Halbleitersubstrat (1, 51, 71, 91, 111, 131) eines ersten Leitfähigkeitstyps mit einer Hauptoberfläche,
ein Paar von Fremdatombereichen (6, 7, 56, 67, 76, 77, 96, 97, 116, 117, 136, 137) eines zweiten Leitfähigkeitstyps, die auf der Hauptoberfläche des Halbleitersubstrats gebildet sind und einen vorbestimmten Abstand voneinander mit einem Kanalbereich dazwischen haben,
einen ersten Isolierfilm (2, 52, 72, 92, 112, 132), der mindestens auf dem Kanalbereich gebildet ist und eine erste Dicke hat,
einen zweiten Isolierfilm (12-15, 22-34), der mindestens auf einem vorbestimmten Abschnitt von einem der Fremdatombereiche gebildet ist und eine zweite Dicke hat, die größer als die erste Dicke ist,
eine Ladungsspeicherungselektrode (3, 53, 73, 93, 113, 133), die auf dem ersten und zweiten Isolierfilm gebildet ist, und
eine Steuerelektrode (5, 55, 75, 95, 115, 135), die auf der Ladungsspeicherungselektrode mit einem dritten Isolierfilm dazwischen gebildet ist.
2. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß
der zweite Isolierfilm (22-30) eine spitz zulaufende Form aufweist,
so daß seine Dicke in Richtung zum Kanalbereich allmählich abnimmt.
3. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß
der zweite Isolierfilm aus einem ersten Film (16, 19, 26, 29, 13,
23) zum Verhindern des Eindringens eines Oxidators und einem zweiten
Film (17, 18, 27, 28, 14, 24) zum Verbessern der Haftung zwischen
dem ersten Film und mindestens der Ladungsspeicherungselektrode oder
dem Halbleitersubstrat gebildet ist.
4. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß
die zweite Dicke des zweiten Isolierfilms so festgelegt ist, daß der
Fluß der Elektronen zwischen der Ladungsspeicherungselektrode und
einem Paar der Fremdatombereiche beim Daten löschen und
Datenschreiben verhindert wird.
5. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß
die Länge des zweiten Isolierfilms entlang der Hauptoberfläche des
Halbleitersubstrats größer als die Länge eines Gate-Vogelschnabel-
Oxidfilms ist, der zwischen der Deckfläche des zweiten Isolierfilms
und einem Bodenflächenendabschnitt der Ladungsspeicherungselektrode
entlang der Hauptoberfläche des Halbleitersubstrats gebildet wird.
6. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß
die Ladungsspeicherungselektrode eine konkave Deckfläche und die
Steuerelektrode eine konvexe Bodenfläche aufweisen.
7. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß
die erste Dicke des ersten Isolierfilms etwa 120 Å, und die zweite
Dicke des zweiten Isolierfilms etwa 1000 Å beträgt.
8. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß
die Gate-Vogelschnabel-Oxidfilme (10, 60, 80, 100, 120, 140)
zwischen der Deckfläche des zweiten Isolierfilms und
gegenüberliegenden Enden der Bodenflächen der
Ladungsspeicherungselektrode gebildet sind.
9. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß
der zweite Isolierfilm (15, 25-34) auf dem Paar von
Fremdatombereichen gebildet ist und den ersten Isolierfilm umgibt.
10. Halbleiterspeichereinrichtung nach Anspruch 2, dadurch
gekennzeichnet, daß
der zweite Isolierfilm aus einem ersten Film (26, 29, 23) zum
Verhindern des Eindringens eines Oxidators und einem zweiten Film
(27, 28, 24) zum Verbessern der Haftung zwischen dem ersten Film und
mindestens der Ladungsspeicherungselektrode oder dem
Halbleitersubstrat gebildet ist.
11. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß
der zweite Isolierfilm mindestens einen Film aufweist, der aus einer
Gruppe ausgewählt ist, die aus einem Nitridfilm, einem CVD-Oxidfilm
und einem thermischen Oxidfilm besteht.
12. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß
ein thermischer Zwischenschichtisolierfilm (8, 58, 78, 98, 118, 138)
gebildet ist, um die Steuerelektrode, die
Ladungsspeicherungselektrode und das Halbleitersubstrat zu bedecken.
13. Halbleiterspeichereinrichtung nach Anspruch 12, dadurch
gekennzeichnet, daß
ein geglätteter Zwischenschichtisolierfilm (9, 59, 79, 99, 119, 139)
gebildet ist, um den thermischen Zwischenschichtisolierfilm zu
bedecken.
14. Halbleiterspeichereinrichtung, die Information elektrisch
schreiben und löschen kann,
gekennzeichnet durch
ein Halbleitersubstrat (1, 51, 71, 91, 111, 131) eines ersten Leitfähigkeitstyps mit einer Hauptoberfläche,
ein Paar von Fremdatombereichen (6, 7, 56, 67, 76, 77, 96, 97, 116, 117, 136, 137) eines zweiten Leitfähigkeitstyps, die auf der Hauptoberfläche des Halbleitersubstrats gebildet sind und einen vorbestimmten Abstand voneinander mit einem Kanalbereich dazwischen haben,
einen ersten Isolierfilm (2, 52, 72, 92, 112, 132), der mindestens auf dem Kanalbereich gebildet ist,
einen Sperrfilm (15, 25, 12, 22, 31, 32) zum Abfangen von Elektronen zwischen der Ladungsspeicherungselektrode und dem Paar von Fremdatombereichen, wenn Information geschrieben oder gelöscht wird, und zum Verhindern des Eindringens eines Oxidators, der mindestens auf einem vorbestimmten Abschnitt von einem der Fremdatombereiche gebildet ist,
eine Ladungsspeicherungselektrode (3, 53, 73, 93, 113, 133), die auf dem ersten Isolierfilm und dem Sperrfilm gebildet ist, und
eine Steuerelektrode (5, 55, 75, 95, 115, 135), die auf der Ladungsspeicherungselektrode mit einem zweiten Isolierfilm dazwischen gebildet ist.
ein Halbleitersubstrat (1, 51, 71, 91, 111, 131) eines ersten Leitfähigkeitstyps mit einer Hauptoberfläche,
ein Paar von Fremdatombereichen (6, 7, 56, 67, 76, 77, 96, 97, 116, 117, 136, 137) eines zweiten Leitfähigkeitstyps, die auf der Hauptoberfläche des Halbleitersubstrats gebildet sind und einen vorbestimmten Abstand voneinander mit einem Kanalbereich dazwischen haben,
einen ersten Isolierfilm (2, 52, 72, 92, 112, 132), der mindestens auf dem Kanalbereich gebildet ist,
einen Sperrfilm (15, 25, 12, 22, 31, 32) zum Abfangen von Elektronen zwischen der Ladungsspeicherungselektrode und dem Paar von Fremdatombereichen, wenn Information geschrieben oder gelöscht wird, und zum Verhindern des Eindringens eines Oxidators, der mindestens auf einem vorbestimmten Abschnitt von einem der Fremdatombereiche gebildet ist,
eine Ladungsspeicherungselektrode (3, 53, 73, 93, 113, 133), die auf dem ersten Isolierfilm und dem Sperrfilm gebildet ist, und
eine Steuerelektrode (5, 55, 75, 95, 115, 135), die auf der Ladungsspeicherungselektrode mit einem zweiten Isolierfilm dazwischen gebildet ist.
15. Halbleiterspeichereinrichtung nach Anspruch 14, dadurch
gekennzeichnet, daß
der Sperrfilm (25, 22) eine spitz zulaufende Form aufweist, so daß
seine Dicke in Richtung zum Kanalbereich allmählich abnimmt.
16. Halbleiterspeichereinrichtung nach Anspruch 14, dadurch
gekennzeichnet, daß
der Sperrfilm (25, 22) eine größere Dicke als der erste Isolierfilm
aufweist.
17. Halbleiterspeichereinrichtung nach Anspruch 14, dadurch
gekennzeichnet, daß
der Sperrfilm (15, 25, 31, 32) so gebildet ist, daß er den ersten
Isolierfilm umgibt.
18. Halbleiterspeichereinrichtung nach Anspruch 14, dadurch
gekennzeichnet, daß
die Gate-Vogelschnabel-Oxidfilme (10, 60, 80, 100, 120, 140)
zwischen der Deckfläche des Sperrfilms und gegenüberliegenden Enden
der Bodenfläche der Ladungsspeicherungselektrode gebildet sind.
19. Halbleiterspeichereinrichtung nach Anspruch 14, dadurch
gekennzeichnet, daß
die Länge des Sperrfilms entlang der Hauptoberfläche des
Halbleitersubstrats größer als die Länge eines Gate-Vogelschnabel-
Oxidfilms ist, der zwischen der Deckfläche des Sperrfilms und einem
Bodenflächenendabschnitt der Ladungsspeicherungselektrode entlang
der Hauptoberfläche des Halbleitersubstrats gebildet ist.
20. Halbleiterspeichereinrichtung nach Anspruch 14, dadurch
gekennzeichnet, daß
die Ladungsspeicherungselektrode eine konkave Deckfläche und die
Steuerelektrode eine konvexe Bodenfläche aufweisen.
21. Halbleiterspeichereinrichtung nach Anspruch 14, dadurch
gekennzeichnet, daß
der Sperrfilm mindestens einen Film aufweist, der aus einer Gruppe
ausgewählt ist, die aus einem Nitridfilm und einem thermischen
Oxidfilm besteht.
22. Halbleiterspeichereinrichtung nach Anspruch 14, dadurch
gekennzeichnet, daß
der Sperrfilm (21, 22) auf dem ersten Isolierfilm gebildet ist.
23. Halbleiterspeichereinrichtung nach Anspruch 14, dadurch
gekennzeichnet, daß
ein thermischer Zwischenschichtisolierfilm (8, 58, 78, 98, 118, 138)
gebildet ist, um die Steuerelektrode, die
Ladungsspeicherungselektrode und das Halbleitersubstrat zu bedecken.
24. Halbleiterspeichereinrichtung nach Anspruch 23, dadurch
gekennzeichnet, daß
ein geglätteter Zwischenschichtisolierfilm (9, 59, 79, 99, 119, 139)
gebildet ist, um den thermischen Zwischenschichtisolierfilm zu
bedecken.
25. Herstellungsverfahren für eine Halbleiterspeichereinrichtung,
die ein Halbleitersubstrat (1, 51, 71, 91, 111, 131) eines ersten
Leitfähigkeitstyps mit einer Hauptoberfläche, ein Paar von
Fremdatombereichen (6, 7, 56, 67, 76, 77, 96, 97, 116, 117, 136,
137) eines zweiten Leitfähigkeitstyps, die auf der Hauptoberfläche
des Halbleitersubstrats gebildet sind und einen vorbestimmten
Abstand voneinander mit einem Kanalbereich dazwischen haben, eine
Ladungsspeicherungselektrode (3, 53, 73, 93, 113, 133) und eine
Steuerelektrode (5, 55, 75, 95, 115, 135) aufweist,
gekennzeichnet durch die Schritte:
Bilden einer ersten Isolierschicht (2, 52, 72, 92, 112, 132) mit einer ersten Dicke mindestens auf dem Abschnitt der Hauptoberfläche des Halbleitersubstrats, in dem der Kanalbereich gebildet ist,
Bilden einer zweiten Isolierschicht (12-15, 22-34) mit einer zweiten Dicke, die größer als die erste Dicke ist, mindestens auf einem vorbestimmten Abschnitt des Abschnitts des Halbleitersubstrats, auf dem einer der Fremdatombereiche gebildet ist,
Bilden der Ladungsspeicherungselektrodenschicht auf der ersten und zweiten Isolierschicht,
Bilden der Steuerelektrodenschicht auf der Ladungsspeicherungselektrodenschicht mit einer dritten Isolierschicht dazwischen,
Mustern der Steuerelektrodenschicht, der dritten Isolierschicht, der Ladungsspeicherungselektrodenschicht und der zweiten Isolierschicht, um die Steuerelektrode und die Ladungsspeicherungselektrode zu bilden, und
Implantieren von Fremdatomen in das Halbleitersubstrat unter Verwendung der Steuerelektrode und der Ladungsspeicherungselektrode als Maske, um ein Paar von Fremdatombereichen des zweiten Leitfähigkeitstyps zu bilden.
Bilden einer ersten Isolierschicht (2, 52, 72, 92, 112, 132) mit einer ersten Dicke mindestens auf dem Abschnitt der Hauptoberfläche des Halbleitersubstrats, in dem der Kanalbereich gebildet ist,
Bilden einer zweiten Isolierschicht (12-15, 22-34) mit einer zweiten Dicke, die größer als die erste Dicke ist, mindestens auf einem vorbestimmten Abschnitt des Abschnitts des Halbleitersubstrats, auf dem einer der Fremdatombereiche gebildet ist,
Bilden der Ladungsspeicherungselektrodenschicht auf der ersten und zweiten Isolierschicht,
Bilden der Steuerelektrodenschicht auf der Ladungsspeicherungselektrodenschicht mit einer dritten Isolierschicht dazwischen,
Mustern der Steuerelektrodenschicht, der dritten Isolierschicht, der Ladungsspeicherungselektrodenschicht und der zweiten Isolierschicht, um die Steuerelektrode und die Ladungsspeicherungselektrode zu bilden, und
Implantieren von Fremdatomen in das Halbleitersubstrat unter Verwendung der Steuerelektrode und der Ladungsspeicherungselektrode als Maske, um ein Paar von Fremdatombereichen des zweiten Leitfähigkeitstyps zu bilden.
26. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß
der Schritt der Bildung der zweiten Isolierschicht den Schritt der
Bildung der zweiten Isolierschicht (15, 25-34) so, daß sie die erste
Isolierschicht umgibt, aufweist.
27. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß
der Schritt der Bildung der zweiten Isolierschicht den Schritt der
Bildung der zweiten Isolierschicht (22-30) so, daß sie eine spitz
zulaufende Form aufweist, deren Dicke in Richtung zum Kanalbereich
allmählich abnimmt, aufweist.
28. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß
der zweite Isolierfilm aus einem ersten Film (16, 19, 26, 29, 13,
23) zum Verhindern des Eindringens eines Oxidators und einem zweiten
Film (17, 18, 27, 28, 14, 24) zum Verbessern der Haftung zwischen
dem ersten Film und mindestens der Ladungsspeicherungselektrode oder
dem Halbleitersubstrat gebildet wird.
29. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß
der zweite Isolierfilm aus mindestens einem Film gebildet wird, der
aus einer Gruppe ausgewählt ist, die aus einem Nitridfilm, einem
CVD-Oxidfilm und einem thermischen Oxidfilm besteht.
30. Herstellungsverfahren für eine Halbleiterspeichereinrichtung,
die ein Halbleitersubstrat (1, 51, 71, 91, 111, 131) eines ersten
Leitfähigkeitstyps mit einer Hauptoberfläche, ein Paar von
Fremdatombereichen (6, 7, 56, 67, 76, 77, 96, 97, 116, 117, 136,
137) eines zweiten Leitfähigkeitstyps, die auf der Hauptoberfläche
des Halbleitersubstrats gebildet sind und einen vorbestimmten
Abstand voneinander mit einem Kanalbereich dazwischen haben, eine
Ladungsspeicherungselektrode (3, 53, 73, 93, 113, 133) und eine
Steuerelektrode (5, 55, 75, 95, 115, 135) aufweist,
gekennzeichnet durch die Schritte:
Bilden einer ersten Isolierschicht (2, 52, 72, 92, 112, 132) mindestens auf dem Abschnitt der Hauptoberfläche des Halbleitersubstrats, in dem der Kanalbereich gebildet ist,
Bilden einer Sperrschicht (15, 25, 12, 22, 31, 32) zum Abfangen von Elektronen zwischen der Ladungsspeicherungselektrode und dem Paar von Fremdatombereichen, wenn Information geschrieben oder gelöscht wird, und zum Verhindern des Eindringens eines Oxidators, mindestens auf einem vorbestimmten Abschnitt des Bereichs der Hauptoberfläche des Halbleitersubstrats, in dem einer der Fremdatombereiche gebildet ist,
Bilden der Ladungsspeicherungselektrodenschicht auf der ersten Isolierschicht und der Sperrschicht,
Bilden der Steuerelektrodenschicht auf der Ladungsspeicherungselektrodenschicht mit einer zweiten Isolierschicht dazwischen,
Mustern der Steuerelektrodenschicht, der zweiten Isolierschicht, der Ladungsspeicherungselektrodenschicht und der Sperrschicht, um die Steuerelektrode und die Ladungsspeicherungselektrode zu bilden, und
Implantieren von Fremdatomen in das Halbleitersubstrat unter Verwendung der Steuerelektrode und der Ladungsspeicherungselektrode als Maske, um das Paar von Fremdatombereichen des zweiten Leitfähigkeitstyps zu bilden.
Bilden einer ersten Isolierschicht (2, 52, 72, 92, 112, 132) mindestens auf dem Abschnitt der Hauptoberfläche des Halbleitersubstrats, in dem der Kanalbereich gebildet ist,
Bilden einer Sperrschicht (15, 25, 12, 22, 31, 32) zum Abfangen von Elektronen zwischen der Ladungsspeicherungselektrode und dem Paar von Fremdatombereichen, wenn Information geschrieben oder gelöscht wird, und zum Verhindern des Eindringens eines Oxidators, mindestens auf einem vorbestimmten Abschnitt des Bereichs der Hauptoberfläche des Halbleitersubstrats, in dem einer der Fremdatombereiche gebildet ist,
Bilden der Ladungsspeicherungselektrodenschicht auf der ersten Isolierschicht und der Sperrschicht,
Bilden der Steuerelektrodenschicht auf der Ladungsspeicherungselektrodenschicht mit einer zweiten Isolierschicht dazwischen,
Mustern der Steuerelektrodenschicht, der zweiten Isolierschicht, der Ladungsspeicherungselektrodenschicht und der Sperrschicht, um die Steuerelektrode und die Ladungsspeicherungselektrode zu bilden, und
Implantieren von Fremdatomen in das Halbleitersubstrat unter Verwendung der Steuerelektrode und der Ladungsspeicherungselektrode als Maske, um das Paar von Fremdatombereichen des zweiten Leitfähigkeitstyps zu bilden.
31. Verfahren nach Anspruch 30, dadurch gekennzeichnet, daß
der Schritt der Bildung der Sperrschicht den Schritt der Bildung der
Sperrschicht (15, 25, 31, 32) so, daß sie die erste Isolierschicht
umgibt, aufweist.
32. Verfahren nach Anspruch 30, dadurch gekennzeichnet, daß
die Sperrschicht mit einer größeren Dicke als die erste
Isolierschicht gebildet wird.
33. Verfahren nach Anspruch 30, dadurch gekennzeichnet, daß
die Sperrschicht (25, 22) mit einer spitz zulaufenden Form gebildet
wird, deren Dicke in Richtung zum Kanalbereich allmählich abnimmt.
34. Verfahren nach Anspruch 30, dadurch gekennzeichnet, daß
der Sperrfilm aus mindestens einem Film gebildet wird, der aus einer
Gruppe ausgewählt ist, die aus einem Nitridfilm und einem
thermischen Oxidfilm besteht.
35. Halbleiterspeichereinrichtung, die Information elektrisch
schreiben und löschen kann, gekennzeichnet durch
ein Halbleitersubstrat (1, 51, 71, 91, 111, 131) eines ersten Leitfähigkeitstyps mit einer Hauptoberfläche,
ein Paar von Fremdatombereichen (6, 7, 56, 67, 76, 77, 96, 97, 116, 117, 136, 137) eines zweiten Leitfähigkeitstyps, die auf der Hauptoberfläche des Halbleitersubstrats gebildet sind und einen vorbestimmten Abstand voneinander mit einem Kanalbereich dazwischen haben,
einen ersten Isolierfilm (2, 52, 72, 92, 112, 132), der mindestens auf dem Kanalbereich gebildet ist,
einen zweiten Isolierfilm (12-15, 22-34), der auf einem vorbestimmten Abschnitt von mindestens einem der Fremdatombereiche gebildet ist,
eine Ladungsspeicherungselektrode (3, 53, 73, 93, 113, 133), die auf dem ersten und zweiten Isolierfilm gebildet ist, und
eine Steuerelektrode (5, 55, 75, 95, 115, 135), die auf der Ladungsspeicherungselektrode mit einem dritten Isolierfilm dazwischen gebildet ist.
ein Halbleitersubstrat (1, 51, 71, 91, 111, 131) eines ersten Leitfähigkeitstyps mit einer Hauptoberfläche,
ein Paar von Fremdatombereichen (6, 7, 56, 67, 76, 77, 96, 97, 116, 117, 136, 137) eines zweiten Leitfähigkeitstyps, die auf der Hauptoberfläche des Halbleitersubstrats gebildet sind und einen vorbestimmten Abstand voneinander mit einem Kanalbereich dazwischen haben,
einen ersten Isolierfilm (2, 52, 72, 92, 112, 132), der mindestens auf dem Kanalbereich gebildet ist,
einen zweiten Isolierfilm (12-15, 22-34), der auf einem vorbestimmten Abschnitt von mindestens einem der Fremdatombereiche gebildet ist,
eine Ladungsspeicherungselektrode (3, 53, 73, 93, 113, 133), die auf dem ersten und zweiten Isolierfilm gebildet ist, und
eine Steuerelektrode (5, 55, 75, 95, 115, 135), die auf der Ladungsspeicherungselektrode mit einem dritten Isolierfilm dazwischen gebildet ist.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23475792 | 1992-09-02 | ||
| JP5194881A JP2585180B2 (ja) | 1992-09-02 | 1993-08-05 | 半導体記憶装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4329304A1 true DE4329304A1 (de) | 1994-03-10 |
| DE4329304C2 DE4329304C2 (de) | 2001-05-31 |
Family
ID=26508789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4329304A Expired - Fee Related DE4329304C2 (de) | 1992-09-02 | 1993-08-31 | Flash-EEPROM und Herstellungsverfahren dafür |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5434813A (de) |
| JP (1) | JP2585180B2 (de) |
| KR (1) | KR0124795B1 (de) |
| DE (1) | DE4329304C2 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0788168A1 (de) * | 1996-01-31 | 1997-08-06 | STMicroelectronics S.r.l. | Verfahren zur Herstellung nicht-flüchtiger Speicheranordnungen mit schwebendem Gate und so hergestellte Speicheranordnungen |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432112A (en) * | 1994-05-06 | 1995-07-11 | United Microelectronics Corporation | Process for EPROM, flash memory with high coupling ratio |
| US5427970A (en) * | 1994-07-18 | 1995-06-27 | United Microelectronics Corporation | Method of making flash memory with high coupling ratio |
| US5780892A (en) * | 1995-03-21 | 1998-07-14 | Winbond Electronics Corporation | Flash E2 PROM cell structure with poly floating and control gates |
| US5814853A (en) * | 1996-01-22 | 1998-09-29 | Advanced Micro Devices, Inc. | Sourceless floating gate memory device and method of storing data |
| US5936883A (en) * | 1996-03-29 | 1999-08-10 | Sanyo Electric Co., Ltd. | Split gate type transistor memory device |
| KR100192546B1 (ko) * | 1996-04-12 | 1999-06-15 | 구본준 | 플래쉬 메모리 및 이의 제조방법 |
| US5986302A (en) * | 1997-02-04 | 1999-11-16 | Denso Corporation | Semiconductor memory device |
| TW351852B (en) * | 1997-10-20 | 1999-02-01 | United Semicondutor Corp | Process for manufacturing flash memory cell structure |
| JPH11154711A (ja) * | 1997-11-20 | 1999-06-08 | Toshiba Corp | 半導体装置の製造方法 |
| US6069042A (en) * | 1998-02-13 | 2000-05-30 | Taiwan Semiconductor Manufacturing Company | Multi-layer spacer technology for flash EEPROM |
| KR20010004263A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 스택게이트 플래쉬 이이피롬 셀의 게이트 형성 방법 |
| US6268624B1 (en) * | 1999-07-31 | 2001-07-31 | Advanced Micro Devices, Inc. | Method for inhibiting tunnel oxide growth at the edges of a floating gate during semiconductor device processing |
| US6242307B1 (en) * | 1999-08-23 | 2001-06-05 | United Microelectronics Corp. | Method of fabricating flash memory |
| US6348380B1 (en) * | 2000-08-25 | 2002-02-19 | Micron Technology, Inc. | Use of dilute steam ambient for improvement of flash devices |
| JP2003086716A (ja) * | 2001-09-11 | 2003-03-20 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| KR100583609B1 (ko) * | 2004-07-05 | 2006-05-26 | 삼성전자주식회사 | 반도체 장치의 게이트 구조물 제조방법 및 이를 이용한불휘발성 메모리 장치의 셀 게이트 구조물 제조방법 |
| KR100642898B1 (ko) * | 2004-07-21 | 2006-11-03 | 에스티마이크로일렉트로닉스 엔.브이. | 반도체 장치의 트랜지스터 및 그 제조방법 |
| US20060081908A1 (en) * | 2004-10-14 | 2006-04-20 | Smayling Michael C | Flash gate stack notch to improve coupling ratio |
| JP2006253311A (ja) * | 2005-03-09 | 2006-09-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7586145B2 (en) * | 2005-07-27 | 2009-09-08 | Taiwan Semiconductor Manufacturing Co. Ltd | EEPROM flash memory device with jagged edge floating gate |
| KR100731115B1 (ko) * | 2005-11-04 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자 및 그 제조 방법 |
| US7619926B2 (en) * | 2007-03-29 | 2009-11-17 | Sandisk Corporation | NAND flash memory with fixed charge |
| US7732275B2 (en) * | 2007-03-29 | 2010-06-08 | Sandisk Corporation | Methods of forming NAND flash memory with fixed charge |
| KR101488417B1 (ko) * | 2008-08-19 | 2015-01-30 | 삼성전자주식회사 | 전하의 측면 이동을 억제하는 메모리 소자 |
| CN105449003A (zh) * | 2014-08-28 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0366423A2 (de) * | 1988-10-25 | 1990-05-02 | Matsushita Electronics Corporation | Verfahren zur Herstellung einer nicht-flüchtigen Speicheranordnung |
| EP0368097A2 (de) * | 1988-11-10 | 1990-05-16 | Texas Instruments Incorporated | In den Kreuzungspunkten einer Matrix kontaklos angeordnete Speicher mit schwebendem Gate und eingebetteten Silicid-Bitleitungen |
| GB2239347A (en) * | 1989-12-21 | 1991-06-26 | Intel Corp | Process for reducing program disturbance in EEPROM arrays |
| DE4115185A1 (de) * | 1990-12-21 | 1992-07-02 | Samsung Electronics Co Ltd | Halbleiterbauelement mit nichtfluechtigem speicher und verfahren zu seiner herstellung |
| JPH0513776A (ja) * | 1991-07-08 | 1993-01-22 | Rohm Co Ltd | 半導体記憶装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4698787A (en) * | 1984-11-21 | 1987-10-06 | Exel Microelectronics, Inc. | Single transistor electrically programmable memory device and method |
| US5081054A (en) * | 1989-04-03 | 1992-01-14 | Atmel Corporation | Fabrication process for programmable and erasable MOS memory device |
| JPH02308571A (ja) * | 1989-05-24 | 1990-12-21 | Toshiba Corp | 半導体記憶装置 |
| JP2889295B2 (ja) * | 1989-07-17 | 1999-05-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JPH081933B2 (ja) * | 1989-12-11 | 1996-01-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JPH04133475A (ja) * | 1990-09-26 | 1992-05-07 | Nec Corp | 不揮発性半導体記憶装置 |
| JPH04188878A (ja) * | 1990-11-22 | 1992-07-07 | Mitsubishi Electric Corp | 半導体装置 |
| JP2964636B2 (ja) * | 1990-11-30 | 1999-10-18 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
| JP3124334B2 (ja) * | 1991-10-03 | 2001-01-15 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
-
1993
- 1993-08-05 JP JP5194881A patent/JP2585180B2/ja not_active Expired - Lifetime
- 1993-08-31 US US08/114,274 patent/US5434813A/en not_active Expired - Fee Related
- 1993-08-31 DE DE4329304A patent/DE4329304C2/de not_active Expired - Fee Related
- 1993-09-02 KR KR1019930017496A patent/KR0124795B1/ko not_active IP Right Cessation
-
1995
- 1995-02-09 US US08/386,367 patent/US5633184A/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0366423A2 (de) * | 1988-10-25 | 1990-05-02 | Matsushita Electronics Corporation | Verfahren zur Herstellung einer nicht-flüchtigen Speicheranordnung |
| EP0368097A2 (de) * | 1988-11-10 | 1990-05-16 | Texas Instruments Incorporated | In den Kreuzungspunkten einer Matrix kontaklos angeordnete Speicher mit schwebendem Gate und eingebetteten Silicid-Bitleitungen |
| GB2239347A (en) * | 1989-12-21 | 1991-06-26 | Intel Corp | Process for reducing program disturbance in EEPROM arrays |
| DE4115185A1 (de) * | 1990-12-21 | 1992-07-02 | Samsung Electronics Co Ltd | Halbleiterbauelement mit nichtfluechtigem speicher und verfahren zu seiner herstellung |
| JPH0513776A (ja) * | 1991-07-08 | 1993-01-22 | Rohm Co Ltd | 半導体記憶装置 |
| US5278440A (en) * | 1991-07-08 | 1994-01-11 | Noriyuki Shimoji | Semiconductor memory device with improved tunneling characteristics |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0788168A1 (de) * | 1996-01-31 | 1997-08-06 | STMicroelectronics S.r.l. | Verfahren zur Herstellung nicht-flüchtiger Speicheranordnungen mit schwebendem Gate und so hergestellte Speicheranordnungen |
| US6448138B1 (en) | 1996-01-31 | 2002-09-10 | Stmicroelectronics S.R.L. | Nonvolatile floating-gate memory devices, and process of fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| US5434813A (en) | 1995-07-18 |
| DE4329304C2 (de) | 2001-05-31 |
| JPH06132540A (ja) | 1994-05-13 |
| JP2585180B2 (ja) | 1997-02-26 |
| KR940008105A (ko) | 1994-04-28 |
| KR0124795B1 (ko) | 1997-12-11 |
| US5633184A (en) | 1997-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4329304C2 (de) | Flash-EEPROM und Herstellungsverfahren dafür | |
| DE68924849T2 (de) | Nichtflüchtiger halbleiterspeicher und verfahren zur herstellung. | |
| DE69023961T2 (de) | Bit- und Block-Löschen einer elektrisch löschbaren und programmierbaren Nur-Lese-Speicheranordnung. | |
| DE4219854C2 (de) | Elektrisch löschbare und programmierbare Halbleiterspeichereinrichtung und ein Verfahren zur Herstellung derselben | |
| DE19730762B4 (de) | Flash-Speicherzelle und Verfahren zu deren Herstellung | |
| DE102006062403B4 (de) | Integriertes Schaltkreisbauelement sowie Herstellungs- und Betriebsverfahren | |
| DE112005001595B4 (de) | Verfahren zum Verbessern der Löschspannungsverteilung für ein Flash-Speicher-Array mit Platzhalterwortleitungen | |
| DE4404270C2 (de) | Halbleiterspeichervorrichtungen, die Information elektrisch schreiben und löschen können und Verfahren zur Herstellung derselben | |
| DE19533709C2 (de) | Nicht-flüchtige Halbleiterspeichervorrichtung mit einem Zweischicht-Schwebe-Gate-Aufbau und Herstellungsverfahren derselben | |
| DE102006062381B4 (de) | EEPROM und Verfahren zum Betreiben und Herstellen desselben | |
| DE3103160A1 (de) | Nichtfluechtiger eprom mit erhoehtem wirkungsgrad | |
| DE3033333A1 (de) | Elektrisch programmierbare halbleiterspeichervorrichtung | |
| DE68916297T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung. | |
| DE102005045863A1 (de) | Nichtflüchtiges Speicherbauelement und Verfahren zu seiner Herstellung | |
| DE4233790A1 (de) | Eeprom, verfahren zu dessen herstellung und verfahren zu dessen betreiben | |
| DE102006034263A1 (de) | Nichtflüchtige Speicherzelle und Herstellungsverfahren | |
| DE19747776A1 (de) | Halbleiterspeicher und Verfahren zu dessen Herstellung | |
| DE19724469C2 (de) | Flashspeicher mit I-förmigem potentialungebundenem Gate und Verfahren zu dessen Herstellung | |
| DE19639026C1 (de) | Selbstjustierte nichtflüchtige Speicherzelle | |
| DE69637352T2 (de) | Verfahren zur Herstellung einer vertikalen nichtflüchtigen Speicherzelle | |
| DE19648285A1 (de) | Flashspeicher und Verfahren zum Herstellen desselben | |
| DE4407248B4 (de) | EEPROM-Flash-Speicherzelle und Verfahren zum Bilden einer EEPROM-Flash-Speicherzelle | |
| DE19807009B4 (de) | Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung mit Programmierleitungen | |
| DE19807010B4 (de) | Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung | |
| DE69123814T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |