DE102006029235B4 - Halbleiterbauelement mit piezoelektrischer Schicht zur Stress-Erzeugung sowie entsprechendes Herstellungsverfahren und Betriebsverfahren - Google Patents

Halbleiterbauelement mit piezoelektrischer Schicht zur Stress-Erzeugung sowie entsprechendes Herstellungsverfahren und Betriebsverfahren Download PDF

Info

Publication number
DE102006029235B4
DE102006029235B4 DE102006029235A DE102006029235A DE102006029235B4 DE 102006029235 B4 DE102006029235 B4 DE 102006029235B4 DE 102006029235 A DE102006029235 A DE 102006029235A DE 102006029235 A DE102006029235 A DE 102006029235A DE 102006029235 B4 DE102006029235 B4 DE 102006029235B4
Authority
DE
Germany
Prior art keywords
transistor
piezoelectric layer
channel transistor
piezoelectric
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006029235A
Other languages
English (en)
Other versions
DE102006029235A1 (de
Inventor
Matthias Hierlemann
Jingyu Lian
Rudolf Stierstorfer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102006029235A1 publication Critical patent/DE102006029235A1/de
Application granted granted Critical
Publication of DE102006029235B4 publication Critical patent/DE102006029235B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleiterbauelement (100), das folgendes umfaßt: einen in einem Halbleiterkörper (106) angeordneten n-Kanal-Transistor (118); einen in einem Halbleiterkörper (104) angeordneten p-Kanal-Transistor (116) und eine piezoelektrische Schicht (140) neben oder an dem n-Kanal-Transistor (118) und dem p-Kanal-Transistor, wobei die piezoelektrische Schicht (140) auf ein erstes Potential (V2) an einem Abschnitt an dem n-Kanal-Transistor (118) und auf ein zweites Potential (V1) an einem Abschnitt an dem p-Kanal-Transistor vorgespannt werden kann, wobei die piezoelektrische Schicht (140) über dem n-Kanal-Transistor (118) und dem p-Kanal-Transistor (116) liegt, wobei die piezoelektrische Schicht (140) über den Drainkontakt oder den Sourcekontakt vorgespannt werden kann oder wobei die Gatespannungen an entsprechende Abschnitte der piezoelektrischen Schicht (140) angelegt werden können.

Description

  • ERFINDUNGSGEBIET
  • Die vorliegende Erfindung betrifft allgemein Halbleiterbauelemente und Verfahren und insbesondere Bauelemente und Verfahren zum Modulieren von Stress in Transistoren, um die Leistung zu verbessern.
  • ALLGEMEINER STAND DER TECHNIK
  • Halbleiterbauelemente werden in einer großen Anzahl elektronischer Einrichtungen wie etwa Computern, Mobiltelefonen und anderen verwendet. Eines der Ziele der Halbleiterindustrie besteht darin, die Größe weiter zu reduzieren und die Geschwindigkeit individueller Bauelemente weiter zu erhöhen. Kleinere Bauelemente können mit höheren Geschwindigkeiten arbeiten, da der physische Abstand zwischen Komponenten kleiner ist. Außerdem ersetzen Materialien mit höherer Leitfähigkeit wie etwa Kupfer Materialien mit niedrigerer Leitfähigkeit wie etwa Aluminium. Eine weitere Herausforderung besteht in der Erhöhung der Mobilität von Ladungsträgern des Halbleiters wie etwa Elektronen und Löchern.
  • Eine Technik zur Verbesserung der Transistorleistung besteht darin, das Halbleiterkristallgitter in der Nähe des Ladungsträgerkanalgebiets zu verformen (d. h. zu verzerren). Auf verformtem Silizium aufgebaute Transistoren weisen beispielsweise eine größere Ladungsträgermobilität auf als jene, die unter Verwendung herkömmlicher Substrate hergestellt werden. Eine Technik zum Verformen von Silizium besteht darin, eine Schicht aus Germanium oder Siliziumgermanium bereitzustellen. Eine dünne Schicht aus Silizium kann über der germaniumhaltigen Schicht aufgewachsen werden. Da das Germaniumkristallgitter größer ist als Silizium, erzeugt die germaniumhaltige Schicht einen Gitterfehlanpassungsstreß in benachbarten Schichten. Strained-Channel-Transistoren (Transistoren mit verformtem Kanal) können dann in der verformten Siliziumschicht ausgebildet werden.
  • Eine weitere Technik besteht darin, über dem Transistor eine Stress-Schicht bereitzustellen. Varianten von Stress-Schichten können verwendet werden, um die Mobilität und Leistung von Bauelementen zu erhöhen. Für einen Stress können beispielsweise eine Kontaktätzstoppschicht (CESL), einzelne Schichten, Dualschichten, Stress-Speichertransferschichten und STI-Liner sorgen. Die meisten dieser Techniken verwenden Nitridschichten, um Zug- und Druckbeanspruchungen bereitzustellen, jedoch können andere Materialien in anderen Anwendungen verwendet werden, zum Beispiel HDP-Oxidschichten.
  • In anderen Anwendungen kann SiGe verwendet werden. Beispielsweise kann eine Siliziumschicht über einer SiGe-Schicht ausgebildet werden. Aufgrund der verschiedenen Gitterstrukturen übt das SiGe auf die Siliziumschicht eine Verformung aus. Diese verformte Siliziumschicht kann zum Herstellen schnellerer Transistoren verwendet werden. Die 1a–1c liefern Beispiele für herkömmliche stressinduzierende Schichten. In jedem Fall werden ein n-Kanal-Transistor 10 und ein p-Kanal-Transistor 12 in einem Siliziumsubstrat 14 ausgebildet. Aufgrund von Differenzen bei der Elektronen- und Lochmobilität für n-Kanal- bzw. p-Kanal-Transistoren ist es wünschenswert, eine Druckbeanspruchung in einem p-Kanal-Transistor 12 und eine Zugbeanspruchung in dem n-Kanal-Transistor 10 zu bewirken.
  • Die 1a und 1b zeigen ein Beispiel, das eine einzelne Schicht 16 verwendet, die eine Zugbeanspruchung induzieren kann. Da sich die Zugbeanspruchung nachteilig auf die p-Kanal-Transistoren auswirkt, wird die Schicht in dem Beispiel von 1a weggeätzt. Im Beispiel von 1b wird die Schicht (z. B. mit einer Germaniumimplantierung) amorphisiert, um die Beanspruchung in den Abschnitten der Schicht 16 über dem p-Kanal-Transistor 12 zu mildern oder aufzuheben. Diese beiden Ausführungsformen haben den Nachteil, daß nur der n-Kanal-Transistor 10 verformt wird.
  • 1c zeigt ein Beispiel für eine Struktur, die eine Dualschicht enthält. In diesem Fall ist eine Zugbeanspruchung induzierende Schicht 16 über dem n-Kanal-Transistor 10 und eine Druckbeanspruchung induzierende Schicht 18 über dem p-Kanal-Transistor 12 ausgebildet. Als Beispiel offenbart das US-Patent Nr. 6,573,172 (Patentschrift US 6 573 172 B1 ) eine Implementierung, bei der erste und zweite Nitridschichten unter Verwendung erster bzw. zweiter plasmaverstärkter chemischer Dampfabscheidungsprozesse (PECVD) über den PMOS- bzw. NMOS-Transistoren ausgebildet werden. Die erste Abscheidung liefert einen Zugnitridfilm, um in dem Kanalgebiet des PMOS-Bauelements eine Druckbeanspruchung zu verleihen, wodurch wiederum die PMOS-Trägermobilität erhöht wird. Der Zugfilm wird über dem NMOS-Bauelement entfernt, und die zweite Abscheidung liefert dann einen Drucknitridfilm über dem NMOS-Transistor. Dieser Druckfilm wird über dem PMOS-Bauelement entfernt, bleibt aber über dem NMOS, um in dem NMOS-Kanalgebiet eine Zugbeanspruchung zu induzieren.
  • Ein weiteres Verfahren zum Induzieren einer Verformung in den Transistor verwendet ein modifiziertes STI-(shallow trench isolation)-Gebiet. Ein Verfahren beinhaltet das Auskleiden einer STI-Vertiefung mit einem Stressor vor dem Füllen der Vertiefung mit einem Dielektrikum. Der Stressor kann dann dem benachbarten Halbleiter eine Beanspruchung verleihen.
  • Ein Problem mit herkömmlichen stressinduzierenden Strukturen und Verfahren besteht darin, sie mit existierenden CMOS-Herstellungsverfahren zu integrieren. Dies rührt von den fundamental verschiedenen Anforderungen zum Verbessern der PMOS-gegenüber der NMOS-Leistung her. Ein Zugkanalstress ist am effektivsten für NMOS-Bauelemente, während ein Druckkanalstress am effektivsten für PMOS-Bauelemente ist. Diese verschiedenen Anforderungen belasten die Halbleiterherstellung, insbesondere die CMOS-Herstellung, weil NMOS- und PMOS-Bauelemente jeweils getrennte Verfahren, Schritte oder Materialien verlangen.
  • Aus der JP 03046261 A sind eine Halbleitervorrichtung, z. B. ein Transistor, und eine Beanspruchssteuerung dafür bekannt. Ein Halbleitersubstrat ist an einem piezoelektrischen Element ausgebildet.
  • Aus der US 3 585 415 A ist ein Messwertgeber bekannt, der mit einem piezoelektrischem Material gekoppelt ist. Gemäß einem ersten Ausführungsbeispiel wird das piezoelektrische Material als Gatedielektrikum verwendet. Gemäß einem zweiten Ausführungsbeispiel befindet sich das piezoelektrische Material zwischen einem Gegengate und einem Transistor, dessen Substrat eine Dicke innerhalb der Debeylänge hat.
  • Aus der JP 03132072 A ist eine Halbleitervorrichtung bekannt, die zwei piezoelektrische Dünnfilme an Stelle einer Gatekontaktierung verwendet. Aus der US 6 090 661 A ist die Bildung eines neuen DRAM-Zellenkondensators bekannt durch Integration eines Kondensators mit Isolationsgrabenseitenwänden. Das Kondensatordielektrikum kann ferroelektrisches Material mit einer hohen Dielektrizitätskonstante enthalten. Aus der US 6 767 749 B2 ist ein Verfahren zum Herstellen eines piezoelektrischen Resonators im GHz-Bereich und eines Oberflächen-Akustikwellen-Baulementes bekannt mit Wasserstoff implantierter Schichtaufspaltung. Aus der US 2003/0090297 A1 ist eine Oszillatorschaltung bekannt mit piezoelektrischem Resonator, der außerhalb eines integrierten Schaltkreises angeordnet ist.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Diese und weitere Probleme werden im allgemeinen gelöst oder umgangen und technische Vorteile werden im allgemeinen erzielt durch bevorzugte Ausführungsformen der vorliegenden Erfindung, die Strukturen und Verfahren bereitstellen, um die Ladungsträgermobilität in verformten Transistoren zu verbessern. Speziell wird dies durch ein Halbleiterbauelement nach Anspruch 1 oder 11, ein Herstellungsverfahren nach Anspruch 5 und ein Betriebsverfahren nach Anspruch 9 erreicht.
  • Eine bevorzugte Ausführungsform der Erfindung stellt ein Halbleiterbauelement bereit. Ein bevorzugtes Bauelement umfaßt einen n-Kanal-Transistor und einen p-Kanal-Transistor, in einem Halbleiterkörper angeordnet, und eine piezoelektrische Schicht über dem n-Kanal-Transistor und dem p-Kanal-Transistor. Bei einer bevorzugten Ausführungsform der Erfindung ist die piezoelektrische Schicht auf ein erstes Potential an einem Abschnitt in der Nähe des n-Kanal-Transistors und auf ein zweites Potential an einem Abschnitt in der Nähe des p-Kanal-Transistors vorgespannt.
  • Eine alternative Ausführungsform der Erfindung umfasst einen in einem Substrat ausgebildeten MOS-Transistor, einen neben dem MOS-Transistor ausgebildeten Isolationsgraben und einen in dem Isolationsgraben ausgebildeten piezoelektrischen Liner. Ausführungsformen können weiterhin eine über dem Halbleiter ausgebildete piezoelektrische Schicht enthalten. Zu geeigneten piezoelektrischen Materialien zählen zum Beispiel kristallines SiO2 (Quarz), Bleizinkniobat, Bleimagnesiumniobat, Bleizirconattitanat und Kombinationen davon. Das Substrat kann ein Massematerial wie etwa Silizium, Germanium, Silizium-Germanium oder GaAs umfassen. Es kann auch ein modifiziertes SOI-Substrat umfassen, wobei eine dielektrische Schicht der SOI-Struktur ein piezoelektrisches Dielektrikum umfasst. Bei anderen Anwendungen kann das Bauelement ein piezoelektrisches Gatedielektrikum oder einen piezoelektrischen Kanal enthalten.
  • Ausführungsformen der Erfindung gestatten vorteilhafterweise, dass ein erstes piezoelektrisches Gebiet und ein zweites piezoelektrisches Gebiet unabhängig auf ein erstes Potential und ein zweites Potential vorgespannt werden. Dies wiederum gestattet, daß ein PMOS-Transistor einen Druckkanalstreß und ein NMOS-Transistor einen Zugkanalstreß erhält, ohne daß separate Stressorstrukturen oder -materialien erforderlich wären. Da der piezoelektrische Effekt reversibel ist, erhält man durch piezoelektrische Stressoren den weiteren Vorteil des reversiblen Modulierens des Streßpegels innerhalb des Kanalgebiets. Bei gewissen Ausführungsformen können piezoelektrische Kontakte mit Source-/Drain- oder Gateelektrodenkontakten gekoppelt werden, wodurch sowohl Leistung als auch wertvolle Chipgrundfläche eingespart werden.
  • Man beachte, daß in der Spezifikation und in den Ansprüchen zwar durchgehend der Ausdruck Schicht verwendet wird, die unter Verwendung der Schicht ausgebildeten resultierenden Merkmale jedoch nicht zusammen nur als ein kontinuierliches oder ununterbrochenes Merkmal interpretiert werden sollten. Wie aus der Lektüre der Spezifikation hervorgeht, kann die Halbleiterschicht in getrennte und isolierte Merkmale (z. B. aktive Gebiete) unterteilt sein, die entweder alle oder teilweise Abschnitte der Halbleiterschicht umfassen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Für ein umfassenderes Verständnis der vorliegenden Erfindung und der Vorteile davon wird nun auf die folgenden Beschreibungen in Verbindung mit den beiliegenden Zeichnungen Bezug genommen. Es zeigen:
  • 1a–1c Querschnittsansichten, die herkömmliche Stressorstrukturen und -verfahren in einem CMOS-Bauelement darstellen;
  • 2a–2c Querschnittsansichten, die verschiedene Ausführungsformen der Erfindung darstellen, die einen piezoelektrischen Grabenliner enthalten;
  • 3 eine Querschnittsansicht, die das Bauelement von 2 nach der Transistorausbildung darstellt;
  • 4a–4e Querschnittsansichten, die die Ausbildung eines piezoelektrischen Kontakts für verschiedene Ausführungsformen der Erfindung darstellen;
  • 5 eine Querschnittsansicht, die eine Ausführungsform der Erfindung darstellt, in der eine piezoelektrische Schicht über einem Transistorbauelement ausgebildet ist;
  • 6 eine Querschnittsansicht eines SOI-Substrats, das ein piezoelektrisches Dielektrikum gemäß Ausführungsformen der Erfindung enthält;
  • 7a eine Querschnittsansicht, die den für einen p-Kanal-SOI-Transistor ausgebildeten Stress darstellt;
  • 7b eine Querschnittsansicht, die den für einen n-Kanal-SOI-Transistor ausgebildeten Stress darstellt und
  • 8a und 8b Beispiele einer Kontaktausbildung für SOI-Ausführungsformen der vorliegenden Erfindung.
  • Sofern nicht etwas anderes angegeben ist, beziehen sich entsprechende Zahlen und Symbole in verschiedenen Figuren im allgemeinen auf entsprechende Teile. Die Figuren sind so gezeichnet, dass die relevanten Aspekte der bevorzugten Ausführungsformen klar veranschaulicht werden, und sie sind nicht notwendigerweise maßstabsgetreu gezeichnet. Um bestimmte Ausführungsformen klarer zu veranschaulichen, kann auf eine Figurzahl ein Buchstabe folgen, der Variationen der gleichen Struktur, des gleichen Materials oder des gleichen Prozess-Schritts angibt.
  • AUSFÜHRLICHE BESCHREIBUNG VON VERANSCHAULICHENDEN AUSFÜHRUNGSFORMEN
  • Die Erfindung wird nun bezüglich bevorzugter Ausführungsformen in einem spezifischen Kontext beschrieben, nämlich einem Verfahren zum Verbessern der Trägermobilität in einem CMOS-Bauelement. Bevorzugte Ausführungsformen der Erfindung enthalten einen Stressor, wie etwa eine Schicht, über NMOS- und PMOS-Transistoren in einem CMOS-Bauelement. Bei anderen bevorzugten Ausführungsformen umfasst der Stressor einen in einer Vertiefung des STI-Gebiets ausgebildeten Liner. Bei der Erfindung umfasst der Stressor ein piezoelektrisches Material oder einfacher ein Piezoelektrikum. Bei verschiedenen Ausführungsformen der Erfindung werden Zug- oder Druckkräfte auf das Transistorkanalgebiet durch entsprechendes Vorspannen des Piezoelektrikums ausgeübt. Ausführungsformen der Erfindung sind besonders vorteilhaft bei der CMOS-Herstellung, weil ein einzelnes Piezoelektrikum über beiden Arten von Bauelementen liegen kann. Der entsprechende Stress für jede Art von Bauelement wird dann ohne weiteres erhalten, indem an die jeweilige Art von Bauelement die entsprechende Vorspannung angelegt wird.
  • Wenn an piezoelektrische Materialien ein elektrisches Feld angelegt wird, dehnen sie sich aus oder ziehen sich zusammen. Piezoelektrika findet man üblicherweise in Gasfeuerzeugen, Hochfrequenzlautsprechern, Wägeeinrichtungen und Mikropositionierern. Der piezoelektrische Effekt tritt in Materialien mit einer asymmetrischen Kristallstruktur auf. Wenn eine externe Kraft ausgeübt wird, trennen sich die Ladungszentren des Kristalls, wodurch elektrische Ladungen auf der Kristalloberfläche erzeugt werden. Umgekehrt verursacht das elektrische Vorspannen des Kristalls eine reversible mechanische Verformung, die in der Regel mit dem angelegten elektrischen Feld linear variiert.
  • Piezoelektrika enthalten sowohl Einkristalle als auch Keramiken. Ein übliches kristallines Piezoelektrikum ist Quarz (kristallines SiO2). Zu anderen kristallinen Piezoelektrika zählen Bleizinkniobat (PZN) und Bleimagnesiumniobat (PMN). Zu üblichen keramischen Piezoelektrika zählen Bleizirkonattitanat (PZT) und wieder PMN, das in beiden Formen erhältlich ist. Einige dieser Materialien können piezoelektrische Verformungen von über 1% erzeugen.
  • Die Erfindung wird nun in Bezug auf bevorzugte Ausführungsformen in einem spezifischen Kontext, nämlich einem CMOS-Transistor, beschrieben. Ausführungsformen der vorliegenden Erfindung können jedoch auch auf andere Halbleiterbauelementanwendungen angewendet werden, wo ein oder mehrere Transistoren verwendet werden. Ausführungsformen der vorliegenden Erfindung haben eine nützliche Anwendung beispielsweise in Einzel-NMOS-Transistor- oder Einzel-PMOS-Transistordesigns. Man beachte, dass die veranschaulichenden Ausführungsformen nur ein PMOS-Bauelement und ein NMOS-Bauelement enthalten. Es gibt jedoch in der Regel viele (z. B. Tausende oder Millionen) von PMOS- und NMOS-Bauelementen, die während jedes der hier beschriebenen Herstellungsprozesse auf einem Halbleitersubstrat ausgebildet werden.
  • Nun unter Bezugnahme auf 2, die drei Ausführungsformen in den 2a, 2b und 2c enthält, enthält ein Halbleiterbauelement 100 ein Substrat 102. Das Substrat 102 kann ein Halbleitersubstrat umfassen, das Silizium oder andere Halbleitermaterialien enthält. Das Substrat 102 kann ein einkristallines Siliziumsubstrat oder eine einkristalline Siliziumschicht über einem anderen Halbleiter (z. B. Si, SiGe, SiC) oder einen Isolator (z. B. ein Silizium-auf-Isolator- oder SOI-Substrat) umfassen. Verbund- oder Legierungshalbleiter wie etwa GaAs, InP, Si/Ge oder SiC (als Beispiele) können anstelle von Silizium verwendet werden.
  • Das Substrat 102 enthält einen ersten aktiven Bereich 104 und einen zweiten aktiven Bereich 106. In dem CMOS-Beispiel, das beschrieben wird, wird ein p-Kanal-Transistor (PMOS) in dem ersten aktiven Bereich 104 und ein n-Kanal-Transistor (NMOS) in dem zweiten aktiven Bereich 106 ausgebildet. Als solcher ist der erste aktive Bereich 104 mit Dotierstoffen vom n-Typ und der zweite aktive Bereich 106 mit Dotierstoffen vom p-Typ dotiert. Bei anderen Ausführungsformen können andere Bauelemente ausgebildet werden. Beispielsweise können in aktiven Bereichen ähnlich 104 und 106 andere NMOS-Transistoren, andere PMOS-Transistoren, Bipolartransistoren, Dioden, Kondensatoren, Widerstände und andere Bauelemente ausgebildet werden.
  • Wie in 2 gezeigt, sind das erste Gebiet 104 und das zweite Gebiet 106 durch ein in dem Substrat 102 ausgebildetes STI-(shallow trench isolation – flache Grabenisolation)-Gebiet 108 getrennt. Bei der in 2a gezeigten ersten Ausführungsform enthält das STI-Gebiet einen piezoelektrischen Liner 110, der konform mit dem Graben des STI-Gebiets 108 abgeschieden ist. Andere Liner, die nicht dargestellt sind, können ebenfalls ausgebildet werden. Bei der bevorzugten Ausführungsform enthält das STI-Gebiet 108 zwischen dem piezoelektrischen Liner 110 und der Grabenseitenwand ein Oxid und/oder einen Nitridliner (nicht gezeigt). Eine nicht gezeigte Barrierenschicht zwischen 110 und dem aktiven Siliziumbereich kann für einige piezoelektrischen Liner erforderlich sein. Das STI-Gebiet 108 ist mit einem Grabenfüllmaterial 112 wie etwa Siliziumoxid oder Silizium (Polysilizium oder amorphes Silizium) gefüllt.
  • 2b stellt eine alternative Ausführungsform dar, wo das Piezoelektrikum 110 das STI-108-Gebiet im wesentlichen füllt. In diesem Fall kann das Füllmaterial 112 entfallen.
  • Bei einer weiteren Ausführungsform, die in 2c dargestellt ist, wird ein leitender Liner 114 innerhalb des STI-Grabens neben dem piezoelektrischen Liner 110 ausgebildet. In der dargestellten Ausführungsform wird der piezoelektrische Liner 110 zuerst ausgebildet (d. h. näher an den Grabenwänden). Die Reihenfolge der Ausbildung kann umgekehrt werden oder die Liner 114 können auf beiden Seiten des Piezoelektrikums 110 ausgebildet werden. Der leitende Liner 114 eignet sich zum Vorspannen des piezoelektrischen Liners 110, der möglicherweise zu dünn ist, um ganz vorgespannt zu werden. Der leitende Liner kann unter anderem Polysilizium, TiN, TaSiN, Ir, IrO2, Ru oder RuO2 umfassen.
  • Zum Ausbilden der Strukturen von 2 kann eine Maskierungsschicht (z. B. eine Nitridhartmaske) über der Oberfläche des Substrats 102 ausgebildet und strukturiert werden, um die Gebiete freizulegen, wo die Grabenisolation ausgebildet wird. Gräben können dann in der Regel bis zu einer Tiefe von zwischen etwa 250 nm und etwa 500 nm geätzt werden. Die Gräben umgeben in der Regel aktive Bereiche wie etwa den in 2 gezeigten aktiven Bereich 104 und 106. Bei anderen Ausführungsformen können Gebiete mit einer tiefen Grabenisolation verwendet werden.
  • Gemäß den Ausführungsformen von 2a und 2c kann der piezoelektrische Liner 110 nun durch PVD, CVD, MOCVD oder ALD abgeschieden werden. Bei dem bevorzugten piezoelektrischen CMOS-Liner kann es sich um einen (oder mehrere) von ZnO, Bi12GeO20, BaTiO3, PMN handeln, und zwar wegen ihres relativ größeren piezoelektrischen Koeffizienten und wohlbekannter Materialeigenschaften. Als ein Beispiel betragen die typischen piezoelektrischen Koeffizienten des PMN- bzw. PZT-Systemmaterials d33 = 180 bis 220 × 10–12 [m/V]. Der alternative Kandidat für den piezoelektrischen Liner 110 kann unter anderem sein: SiO2, TeO2, LiIO2, das Ferroelektrikum von Materialien mit der Perovskit-Struktur wie etwa BaTiO3, LiNbO3, LiTaO3, Li(Nb,Ta)O3, die Struktur vom Wolfram-Bronze-Typ wie etwa (Sr,Ba)Nb2O6 und andere wie etwa Bismutverbindungen Bi4Ti3O12, Pb5Ge3O11.
  • Bei einer weiteren Ausführungsform kann der Liner 110 eine isolierende Schicht, eine leitende Schicht, eine piezoelektrische Schicht und eine zweite leitende Schicht enthalten. Die zweite leitende Schicht wird bevorzugt aus einem der oben angeführten Barrierenmaterialien gebildet. Die erste leitende Schicht kann aus dem gleichen oder einem anderen Material wie die zweite leitende Schicht sein.
  • Um eine Interdiffusion von Piezoelektrikum zum Source- und Drainbereich zu verhindern, kann es möglicherweise notwendig sein, neben dem piezoelektrischen Liner einen Barrierenliner zu haben. Der Kandidat für diese Barriere kann SiN, AlN, TiN, TaSiN sein. Unter diesen können einige Barrieren leitend sein, zum Beispiel TiN, TaSiN, und deshalb auch als Elektrode dienen.
  • Nach dem Ausbilden des Liners 110 (oder der Liner 110 und anderer) kann der Graben mit Material 112 gefüllt werden. Das Material 112 kann ein Oxid wie etwa Siliziumdioxid umfassen. Bei einer Ausführungsform wird das Oxid unter Verwendung eines HDP-(high density plasma – hochdichtes Plasma)-Prozess abgeschieden. Bei einer weiteren Ausführungsform kann das Oxid durch die Zerlegung von Tetraethyloxysilan (TEOS) abgeschieden werden. Bei anderen Ausführungsformen können andere Materialien verwendet werden, um eine Füllung mit hohem Aspektverhältnis für zukünftige Generationen zu unterstützen. Beispielsweise kann das Füllmaterial 112 amorphes oder polykristallines (dotiertes oder undotiertes) Silizium oder ein Nitrid wie etwa Siliziumnitrid sein.
  • Bei der Ausführungsform von 2b ist das Füllmaterial 112 das gleiche wie das piezoelektrische Material 110. Bei dieser Ausführungsform kann es sich bei dem piezoelektrischen Material um ZnO, Bi12GeO20, BaTiO3, PMN handeln, und zwar wegen ihres relativ hohen piezoelektrischen Koeffizienten und wohlbekannten Materialeigenschaften. Der alternative Kandidat für den piezoelektrischen Liner 110 kann unter anderem sein: SiO2, TeO2, LiIO2, das Ferroelektrikum von Materialien mit der Perovskit-Struktur wie etwa BaTiO3, LiNbO3, LiTaO3, Li(Nb,Ta)O3, die Struktur vom Wolfram-Bronze-Typ wie etwa (Sr,Ba)Nb2O6 und andere wie etwa Bismutverbindungen. Diese Materialien würden über PVD, CVD, MOCVD und ALD abgeschieden werden.
  • Nunmehr unter Bezugnahme auf 3 wird die Ausführungsform von 2a nach der Ausbildung von PMOS-Transistoren 116 und NMOS-Transistoren 118 in dem ersten bzw. zweiten aktiven Gebiet 104 und 106 gezeigt. Ein Gatedielektrikum 120 ist über freigelegten Abschnitten des Halbleiterkörpers 102 abgeschieden. Bei einer Ausführungsform umfaßt das Gatedielektrikum 120 ein Oxid (z. B. SiO2), ein Nitrid (z. B. Si3N4) oder eine Kombination aus Oxid und Nitrid (z. B. SiN, Oxid-Nitrid-Oxid-Sequenz). Bei anderen Ausführungsformen wird als das Gatedielektrikum 120 ein dielektrisches Material mit einem hohen k-Wert mit einer Dielektrizitätskonstante von etwa 5,0 oder darüber verwendet. Zu geeigneten Materialien mit einem hohen k-Wert zählen HfO2, HfSiOx, Al2O3, ZrO2, ZrSiOx, Ta2O5, La2O3, Nitride davon, SixNy, SiON, HfAlOx, HfAlOxN1-x-y, ZrAlOx, ZrAlOxNy, SiAlOx, SiAlOxN1-x-y, HfSiAlOx, HfSiAlOxNy, ZrSiAlOx, ZrSiAlOxNy, Kombinationen davon oder Kombinationen davon mit SiO2 (als Beispiele). Alternativ kann das Gatedielektrikum 120 andere isolierende Materialien mit einem hohen k-Wert oder andere dielektrische Materialien umfassen. Das Gatedielektrikum 120 kann eine einzelne Schicht aus Material umfassen, oder alternativ kann das Gatedielektrikum 120 zwei oder mehr Schichten umfassen.
  • Das Gatedielektrikum 120 kann durch CVD (chemical vapor deposition – chemische Dampfabscheidung), ALD (atomic layer deposition – Atomschichtabscheidung), MOCVD (metal organic chemical vapor deposition – metallorganische chemische Dampfabscheidung), PVD (physical vapor deposition – physikalische Dampfabscheidung) oder JVD (jet vapor deposition – Strahldampfabscheidung) abgeschieden werden, als Beispiele. Bei anderen Ausführungsformen kann das Gatedielektrikum 120 unter Verwendung anderer geeigneter Abscheidungstechniken abgeschieden werden. Das Gatedielektrikum 120 umfaßt bevorzugt eine Dicke von etwa 1 Nanometer (10 Å) bis etwa 6 Nanometer (60 Å) in einer Ausführungsform, obwohl alternativ das Gatedielektrikum 120 andere Abmessungen umfassen kann.
  • In der dargestellten Ausführungsform wird die gleiche dielektrische Schicht verwendet, um das Gatedielektrikum 120 sowohl für den p-Kanal-Transistor 116 als auch den n-Kanal-Transistor 118 auszubilden. Dieses Merkmal ist jedoch nicht erforderlich. Bei einer alternativen Ausführungsform weisen der p-Kanal-Transistor 116 und der n-Kanal-Transistor 118 jeweils unterschiedliche Gatedielektrika auf.
  • Eine Gateelektrode 122 wird über dem Gatedielektrikum 120 ausgebildet. Die Gateelektrode 122 umfaßt bevorzugt ein Halbleitermaterial wie etwa Polysilizium oder amorphes Silizium, obwohl alternativ andere Halbleitermaterialien für die Gateelektrode 122 verwendet werden können. Bei anderen Ausführungsformen kann die Gateelektrode 122 Polysilizium, TiN, HfN, TaN, W, Al, Ru, RuTa, TaSiN, NiSix, CoSix, TiSix, Ir, Y, Pt, Ti, PtTi, Pd, Re, Rh, Boride, Phosphide oder Antimonide von Ti, Hf, Zr, TiAlN, Mo, MoN, ZrSiN, ZrN, HfN, HfSiN, WN, Ni, Pr, VN, TiW, ein teilweise silizidiertes Gatematerial, ein vollständig silizidiertes Gatematerial (FUSI), andere Metalle und/oder Kombinationen davon umfassen (als Beispiele). Bei einer Ausführungsform umfasst die Gateelektrode 122 eine unter einer Silizidschicht liegende dotierte Polysiliziumschicht (z. B. Titansilizid, Nickelsilizid, Tantalsilizid, Kobaltsilizid, Platinsilizid).
  • Wenn die Gateelektrode 122 als Beispiel FUSI umfasst, kann Polysilizium über dem Gatedielektrikum 120 abgeschieden werden, und ein Metall wie etwa Nickel kann über dem Polysilizium abgeschieden werden. Alternativ können andere Metalle verwendet werden. Das Substrat 102 kann dann auf etwa 600 oder 700°C erhitzt werden, um eine einzelne Schicht aus Nickelsilizid zu bilden. Die Gateelektrode 143 kann mehrere gestapelte Gatematerialien wie etwa eine Metallunterschicht mit einer über der Metallunterschicht angeordneten Polysiliziumkappenschicht umfassen. Eine Gateelektrode 122 zwischen etwa 50 und 200 Nanometer (500 und 2000 Å) dick kann unter Verwendung von CVD, PVD, ALD oder anderen Abscheidungstechniken abgeschieden werden.
  • Der p-Kanal-Transistor 116 und der n-Kanal-Transistor 118 enthalten bevorzugt aus den gleichen Schichten ausgebildete Gateelektroden 122. Wenn die Gateelektroden einen Halbleiter enthalten, kann der Halbleiter für den p-Kanal-Transistor 116 und den n-Kanal-Transistor 118 unterschiedlich dotiert sein. Bei anderen Ausführungsformen können die verschiedenen Arten von Transistoren Gates aus verschiedenen Materialien enthalten.
  • Die Gateschicht (und wahlweise die Gatedielektrikumsschicht) werden unter Verwendung bekannter Fotolithographietechniken strukturiert und geätzt, um die Gateelektroden 122 mit dem richtigen Muster zu erzeugen. Nach der Ausbildung der Gateelektroden können schwach dotierte Source-/Draingebiete 124 implantiert werden, wobei die Gateelektrode 122 als Maske verwendet wird. Andere Implantierungen (z. B. Pocket Implants, Halo Implants oder doppelt-diffundierte Gebiete) können ebenfalls wie gewünscht ausgeführt werden.
  • An den Seitenwänden der Gateelektrode 122 können Abstandshalter 126 ausgebildet werden, die ein isolierendes Material wie etwa ein Oxid und/oder ein Nitrid umfassen. Die Abstandshalter 126 werden in der Regel durch die Abscheidung einer konformen Schicht gefolgt von einer anisotropen Ätzung gebildet. Der Prozess kann gegebenenfalls für mehrere Schichten wiederholt werden.
  • Source-/Draingebiete 128 können in freigelegten Oberflächen der n-Mulde 104 und p-Mulde 106 ausgebildet werden. Bevorzugt werden Ionen (z. B. Bor für den PMOS-Transistor 116 und Arsen und/oder Phosphor für den NMOS-Transistor 118) gemäß herkömmlicher Verfahren implantiert.
  • Wenngleich dies nicht gezeigt ist, versteht sich, dass über den Transistoren 116 und 118 eine ILD-(interlayer dielectric – Zwischenschichtdielektrikum)-Schicht ausgebildet wird. Geeignete ILD-Schichten enthalten Materialien wie etwa dotiertes Glas (BPSG, PSG, BSG), Organo-Silikatglas (OSG), fluoriertes Silikatglas (FSG), Aufschleuderglas (SOG), Siliziumnitrid und PE-Plasma-verstärktes Tetraethoxysilan (TEOS) (als Beispiele). In der Regel werden durch das Zwischenschichtdielektrikum hindurch nicht gezeigte Gateelektroden- und Source-/Drainkontakte ausgebildet. Metallisierungsschichten, die die verschiedenen Komponenten miteinander verbinden, sind ebenfalls in dem Chip enthalten, der Einfachheit halber aber nicht dargestellt.
  • Zusammenfassend veranschaulicht 3 ein CMOS-Bauelement 100, bei dem ein STI-Gebiet 108 mit einem Stressor ausgekleidet ist, bei dem es sich bevorzugt um ein piezoelektrisches Material 108 handelt. Ein Vorteil von Ausführungsformen der Erfindung besteht darin, dass das gleiche Stressormaterial und die gleiche Stressorstruktur gleichzeitig für PMOS-Bauelemente 116 und NMOS-Bauelemente 118 ausgebildet werden können. Die Liner neben dem PMOS- und NMOS-Transistor können jedoch verschieden vorgespannt sein, um den Stress für eine beliebige gegebene Schicht zuzuschneiden.
  • Der piezoelektrische Stress-Liner einschließlich eines piezoelektrischen Films, oder ein mit einem piezoelektrischen Material gefüllter STI-Graben, können auf unterschiedliche Weisen auf der Basis der Filmkristallrichtung vorgespannt werden, um seinen höheren piezoelektrischen Koeffizienten auszunutzen. Die ganz besonders bevorzugten Vorspannungsrichtungen können entlang (parallel) oder senkrecht zu der Polarachse der piezoelektrischen Materialien verlaufen. Für den STI-Liner-Typ kann die Vorspannung parallel zur piezoelektrischen Filmrichtung verlaufen.
  • Die 4a und 4b veranschaulichen zwei Beispiele, wie der piezoelektrische Liner 110 vorgespannt werden könnte. In 4a wird der piezoelektrische Liner von einer oberen Oberfläche vorgespannt (z. B. wird ein Kontakt irgendwo neben dem Liner hergestellt, bevorzugt in der Nähe des Kanals). In dem dargestellten Beispiel erstrecken sich der piezoelektrische Liner 110 und/oder der leitende Liner 114 über die obere Oberfläche des dotierten Gebiets 128. Bei der Ausführungsform von 4b erstrecken sich der piezoelektrische Liner 110 und/oder der leitende Liner 114 über das STI-Gebiet 108 (z. B. durch Abscheiden einer zusätzlichen Schicht von Schichten). Die Abschnitte des Liners 110 neben einem PMOS-Transistor 116 können mit einer ersten Spannung V1 vorgespannt werden, während die Abschnitte des Liners 110 neben einem NMOS-Transistor 118 mit einer zweiten Spannung V2 vorgespannt werden können.
  • Die Spannungen V1 und V2 können feste Spannungen sein (z. B. auf einem relativ konstanten Pegel, während der Strom an den Chip angelegt wird). Bevorzugt sind die Spannungen V1 und V2 Signale, die den bevorzugten Pegel nur dann erreichen, während der benachbarte Transistor leitend ist. Beispielsweise ist es wünschenswert, dass sich der NMOS-Transistor neben einem Liner 110 befindet, der einen Kanalzugstress verursacht, wenn eine positive Spannung vorgesehen wird. Wenn dem so ist, kann die Spannung V1 an die Gatespannung des Transistors gekoppelt sein. In diesem Fall würde ein elektrischer Kontakt hergestellt, indem bewirkt wird, dass die Gateelektrode 122 den piezoelektrischen Liner 110 und/oder den leitenden Liner 114 (physisch und/oder elektrisch) kontaktiert, wobei sich die Liner möglicherweise über das Füllmaterial 112 erstrecken oder nicht.
  • Analog ist es wünschenswert, dass sich der PMOS-Transistor 116 neben einem Liner 110 befindet, der einen Kanaldruckstress verursacht, wenn eine niedrige Spannung bereitgestellt wird, so dass die Spannung V2 an die Gatespannung des Transistors 116 gekoppelt sein kann. Im Fall eines CMOS-Inverters, der einen NMOS- und einen PMOS-Transistor mit gemeinsam gekoppeltem Gate enthält, kann das gemeinsame Gatesignal an die STI angelegt werden, um den ”ein”-Transistor effektiv zu beanspruchen, um die Trägermobilität zu erhöhen, und den ”aus”-Transistor zu beanspruchen, um die Trägermobilität zu verringern.
  • Bei der bevorzugten Ausführungsform kann eine der Spannungen V1 (oder V2) zwischen etwa 0,8 und 1,8 Volt liegen, während die andere der Spannungen V2 (oder V1) bei etwa 0 Volt liegen kann. Bei einer Ausführungsform werden die Spannungen V1 und V2 unabhängig von den Schaltungen geliefert, die die Transistoren 116 und 118 betreiben. In diesem Fall kann der piezoelektrische Liner 110 auf eine Mittelpunktspannung (z. B. in der Mitte zwischen V1 und V2) vorgespannt werden, wenn der Transistor nicht betrieben wird.
  • Bei anderen Ausführungsformen wird der piezoelektrische Liner 110 nur in Gebieten neben entweder dem n-Kanal-Transistor 118 oder dem p-Kanal-Transistor 116 vorgespannt. Beispielsweise kann der piezoelektrische Liner 110 so abgeschieden werden, dass er in nichtvorgespanntem Zustand einen Stress verursacht (entweder Druckbeanspruchung oder Zugbeanspruchung). Abschnitte des Liners könnten dann vorgespannt werden, um die natürliche Beanspruchung zu verringern (d. h. weniger komprimierend oder tensil zu machen), zu entfernen (d. h. unbeansprucht machen) oder umzukehren (d. h. eine Druckbeanspruchung in eine Zugbeanspruchung oder umgekehrt umzuwandeln). Alternativ könnte der piezoelektrische Liner in einem entspannten Zustand abgeschieden werden und Abschnitte vorgespannt werden, um entweder den n-Kanal- oder den p-Kanal-Transistor zu beanspruchen, aber nicht beide.
  • 4c veranschaulicht eine alternative Ausführungsform, bei der der piezoelektrische Liner 110 von unterhalb des Grabens vorgespannt wird. Bei dieser Ausführungsform kontaktiert ein vergrabener Leiter 130 den piezoelektrischen Liner 110 elektrisch und führt die gewünschte Vorspannung V1 oder V2. Beispielsweise kann der vergrabene Leiter ein stark dotiertes Gebiet sein, das nach dem Ausbilden des Grabens, aber vor dem Füllen des Grabens implantiert wird. Bei der Ausführungsform von 4d wird das Piezoelektrikum von den Seitenwänden der Grabenisolation aus vorgespannt.
  • Bei einer alternativen Ausführungsform kann das Grabenfüllmaterial 112 einen Leiter umfassen (z. B. dotiertes amorphes oder Polysilizium). Das Grabenfüllmaterial 112 könnte dann wie gewünscht vorgespannt werden. Bei dieser Ausführungsform könnte entweder ein Vorspannen von oben wie in 4a gezeigt, von unten wie in 4b gezeigt oder auf andere Weise verwendet werden.
  • Für den STI-Fülltyp verläuft die bevorzugte Vorspannungsrichtung senkrecht zur Richtung des Kanals, den der Stress gerne anwenden würde. Die Elektrode kann entweder am oberen oder unteren Teil der STI ausgebildet sein, wie in 4c gezeigt. Bei einer weiteren Ausführungsform kann die Elektrode auf den beiden STI-Seitenwänden ausgebildet sein, die senkrecht zur Richtung des beanspruchten Transistorkanals verlaufen, wie in 4d und 4e gezeigt.
  • Eine zweite Ausführungsform der Erfindung wird nun bezüglich 5 beschrieben. Bei dieser Ausführungsform wird eine piezoelektrische Schicht 140 über den Transistoren 116 und 118 ausgebildet. Wie oben beschrieben beinhalten herkömmliche Stressorverfahren das Abscheiden eines Zugfilms wie etwa eines Siliziumnitrids über dem Bauelement 100. Ein derartiger Film ist dem Fachmann als ein effektives Mittel bekannt, um eine Kanalzugbeanspruchung zu erzeugen, die besonders für das Verbessern der NMOS-Leistung günstig ist. Da sich durch einen derartigen Film jedoch bekannterweise die PMOS-Leistung verschlechtert, kann ein Zugfilm über PMOS-Bauelementen eine weitere Behandlung wie etwa eine Germaniumimplantierung erfahren, um den Film weniger tensil zu machen. Die in 5 dargestellte Ausführungsform gestattet jedoch vorteilhafterweise die Ausbildung einer einzelnen stressinduzierenden Schicht über allen Transistoren und dann ein Vorspannen, um den entsprechenden Stress zu verursachen.
  • Die Ausführungsform von 5 kann aus der in 3 dargestellten Struktur ausgebildet werden. Wie in 5 gezeigt, enthält das Bauelement 100 bevorzugt eine piezoelektrische Schicht 140 über PMOS-Transistorbauelementen 116 und NMOS-Transistorbauelementen 118. Eine leitende Schicht 142 ist wahlweise über der piezoelektrischen Schicht 140 enthalten. Bei der dargestellten Ausführungsform sind die Schichten 140 und 142 nicht strukturiert. Bei einer alternativen Ausführungsform können eine oder beide der Schichten 140 und 142 strukturiert werden, um die über dem PMOS-Transistor 116 liegenden Abschnitte elektrisch von über dem NMOS-Transistor 118 liegenden Abschnitten zu isolieren.
  • Die STI-Gebiete 108 können wie oben beschrieben piezoelektrische Liner enthalten oder können andere (z. B. herkömmliche) Isolationsgebiete sein. Bei einer Ausführungsform werden n-Kanal-Transistoren 118 (oder p-Kanal-Transistoren 116) von einem Liner in dem STI-Gebiet 108 beansprucht, während die p-Kanal-Transistoren 116 (oder n-Kanal-Transistoren 118) von einer Schicht 140 über dem Transistor 116 (118) beansprucht werden. Bei einer anderen Ausführungsform können der piezoelektrische STI-Liner 108 und die piezoelektrische Schicht 140 kooperativ arbeiten, um eine Verformung in den Transistorkanalgebieten zu induzieren. Durch entsprechendes Vorspannen können die jeweiligen Schichten zusammenwirken, um die Kanalverformung zu erhöhen oder zu verringern.
  • Nach der Ausbildung der Transistoren 116 und 118 (z. B. wie oben beschrieben) kann die piezoelektrische Schicht 140 abgeschieden werden. Bei dem bevorzugten Material kann es sich um ZnO, Bi12GeO20, BaTiO3, PMN handeln. Als Beispiel kann (Ba, Sr)TiO3/2 durch MOCVD-Einwaferreaktor mit flüssigem Speisevorläufer abgeschieden werden. Die Reagenzien der organischen Quellen können mit einem oxidierenden Gasen von O2 und N2O verwendet werden. Sowohl der kristallisierte oder amorphe Film kann erhalten werden abhängig von der Abscheidungstemperatur. Der Film kann wie-abgeschieden polarisiert oder im späteren Stadium polarisiert werden, wenn beide Elektroden des piezoelektrischen Liners ausgebildet werden. Der alternative Prozeß kann PVD sein, der ein geringeres Seitenverhältnis der STI erfordert, aber den Vorteil einer niedrigeren Filmabscheidungstemperatur aufweist. Die Filmdicke kann zwischen etwa 50 nm und etwa 300 nm liegen.
  • Die wahlweise leitende Schicht 142 kann über der piezoelektrischen Schicht 140 abgeschieden werden. Die leitende Schicht 142 wird in der Regel verwendet, wenn der spezifische Widerstand der piezoelektrischen Schicht 140 zu hoch ist, um die Transistoren mit einer gewünschten Anzahl von Kontakten vorzuspannen. Bei der bevorzugten Ausführungsform besteht der leitende Liner 142 aus Pt mit einer Dicke von etwa 10 nm bis etwa 50 nm, abgeschieden durch PVD oder CVD. Der typische spezifische Flächenwiderstand beträgt etwa 10–50 Mikroohm cm. Die alternative Elektrodenschicht kann TaN, TiN sein. Als Beispiel kann das Pt über eine PVD mit einer Abscheidungstemperatur bei 200°C bis 500°C abgeschieden werden.
  • Bei einer Ausführungsform wird die leitende Schicht 142 (und/oder piezoelektrische Schicht 140) strukturiert, um die über dem PMOS-Transistor 116 liegenden Abschnitte elektrisch von über dem NMOS-Transistor 118 liegenden Abschnitten zu isolieren. Wenn dies eintritt, kann die leitende Schicht 142 einen sehr geringen Flächenwiderstand erhalten, ohne übermäßige Leistung zu verbrauchen. Bei einer alternativen Ausführungsform kann die leitende Schicht 142 (und/oder piezoelektrische Schicht 140) unstrukturiert bleiben. In diesem Fall können die über den PMOS- und NMOS-Transistoren 116 und 118 liegenden Abschnitte unabhängig vorgespannt werden. Bei dieser Ausführungsform werden der Flächenwiderstand der Schichten 140 und 142 bevorzugt groß gehalten, so daß nur ein minimaler Strom durch den Leiter fließt.
  • Wie oben erörtert, ist die piezoelektrische Schicht bevorzugt vorgespannt, um über dem PMOS-Transistor 116 einen Kanaldruckstress und über dem NMOS-Transistor 118 einen Kanalzugstress zu erzeugen. Erfolgen kann dies durch zusätzliche Kontakte – wegen des zusätzlichen erforderlichen Bereichs wird dies jedoch nicht bevorzugt. Es wird bevorzugt, bereits existierende Kontakte/Vorspannungen zu verwenden, um die piezoelektrischen Schichten zu verbinden. Bei einem Beispiel können die Gatespannungen an entsprechende Abschnitte des piezoelektrischen Liners angelegt werden, wenn er an die Gateelektrode 122 angelegt wird. Diese Konfiguration vereinfacht die Vorspannungsschaltungsanordnung und die Kontakte. Bei einer Ausführungsform kann der nicht gezeigte Gatekontakt als ein anstoßender Kontakt implementiert sein, der auch die piezoelektrische Schicht 140 elektrisch anschließt.
  • Bei einer alternativen Ausführungsform kann das Piezoelektrikum über den Sourcekontakt vorgespannt werden. Dieses Merkmal ermöglicht das Vorspannen nur für den Fall, wenn der Transistor elektrisch aktiv ist. Bei einer weiteren Ausführungsform kann eine STI mit einer CESL (Kontaktätzstoppschicht) kombiniert werden. Beispielsweise könnten diese durch zusätzliche Kontakte innerhalb des Isolationsbereichs angeschlossen werden (in Analogie zu Substratkontakten, die einfach den piezoelektrischen Liner/die STI-Füllung anschließen.
  • Wie bei der Ausführungsform mit dem STI-Liner kann die piezoelektrische Schicht 140 nur in Gebieten neben einem des p-Kanal-Transistors 116 oder n-Kanal-Transistors 118 vorgespannt werden. Beispielsweise kann die piezoelektrische Schicht 140 so abgeschieden werden, dass sie in nichtvorgespanntem Zustand einen Stress verursacht (entweder Druckbeanspruchung oder Zugbeanspruchung). Abschnitte der Schicht 140 könnten dann vorgespannt werden, um die natürliche Beanspruchung zu verringern (d. h. weniger komprimierend oder tensil zu machen), zu entfernen (d. h. unbeansprucht machen) oder umzukehren (d. h. eine Druckbeanspruchung in eine Zugbeanspruchung oder umgekehrt umzuwandeln). Alternativ könnte die piezoelektrische Schicht 140 in einem entspannten Zustand abgeschieden werden und Abschnitte vorgespannt werden, um entweder den n-Kanal- oder den p-Kanal-Transistor zu beanspruchen, aber nicht beide.
  • 6 veranschaulicht eine weitere Ausführungsform, die mit einem SOI-Substrat verwendet werden kann. Diese Ausführungsform kann mit einer oder beiden der Ausführungsformen (oder Variationen der Ausführungsformen) kombiniert werden, die bezüglich der 3 und 5 beschrieben wurden. Alternativ können die zuvor beschriebenen Ausführungsformen unter Verwendung eines SOI-Substrats implementiert werden.
  • Die SOI-Ausführungsform enthält ein Substrat 103, eine dielektrische Schicht 144 (z. B. eine vergrabene Oxidschicht) und eine darüberliegende Siliziumschicht 150. Die aktiven Bereiche 104 und 106 sind in Gebieten der Siliziumschicht 150 ausgebildet. Die Ausführungsform von 6 enthält weiterhin eine piezoelektrische Schicht 146 über der dielektrischen Schicht 144. Alternativ kann die dielektrische Schicht 144 aus einem piezoelektrischen Material (z. B. Quarz) ausgebildet werden, wobei dann keine zusätzliche Schicht 146 benötigt würde. Bei einer Ausführungsform der Erfindung kann die dielektrische Schicht 144 amorphes Siliziumoxid und das piezoelektrische Dielektrikum 146 einen orientierten Quarzkristall umfassen (als Beispiel). Das SOI-Substrat kann wahlweise nicht dargestellte Pufferschichten enthalten, um durch Gitterfehlanpassung verursachte ”threading dislocations” zu steuern. Das piezoelektrische Dielektrikum 146 kann geeignet vorgespannt sein, um die Trägermobilität in den mehreren Bauelementen zu verbessern.
  • Die 7a und 7b veranschaulichen schematisch, wie der eingebettete Stress die Trägermobilität für einen p-Kanal-FET (7a) und einen n-Kanal-FET (7b) vorteilhafterweise bewirken kann. Zuerst unter Bezugnahme auf 7a wird ein piezoelektrisches Material 146 unter den Source- und Draingebieten 128 eines p-Kanal-Transistors 116 vorgespannt, um im Kanal eine Druckbeanspruchung zu erzeugen. In 7b wird das piezoelektrische Material 146 unter dem Kanal eines n-Kanal-Transistors 118 vorgespannt, um in dem Kanal eine Zugspannung zu erzeugen.
  • Die 8a veranschaulicht eine Ausführungsform, bei der Leiter 150 zwischen dem piezoelektrischen Material 146 und dem Dielektrikum 144 aufgenommen sind. Wie dargestellt können diese Leiter strukturiert werden, um die gewünschten Abschnitte der piezoelektrischen Schicht 146 vorzuspannen. Kontaktanschlüsse 154 können durch dielektrische Gebiete 152 hergestellt werden, was vorgesehen ist, um die verschiedenen Halbleiterinseln zu isolieren. Beispielsweise können die Leiter aus Pt, Ir, W, Co oder TiN, TaN bestehen und können eine wahlweise Barrierenschicht zwischen Leitern und Piezoelektrikum sein.
  • Bei einer weiteren, in 8b gezeigten Ausführungsform wird das piezoelektrische Material 146 vorgespannt, indem in dem Substrat 103 unter dem piezoelektrischen Material 146 Leiter 150 aufgenommen werden. Diese Ausführungsform ist besonders vorteilhaft, wenn der vergrabene Isolator ein Piezoelektrikum (z. B. Quarz) mit einer Dicke ist, die einem Vorspannen von der Rückseite förderlich ist. In dem dargestellten Beispiel werden die Leiter 150 strukturiert, um unter den Abschnitten des piezoelektrischen Materials 146 zu liegen, die vorgespannt werden. Wieder wird eine Kontaktverbindung 154 durch Gebiete 152 und 146 hergestellt, um die entsprechenden Spannungen zu liefern. Wenn das Substrat 103 ein Halbleiter ist (z. B. Silizium), können die Leiter 150 dotierte Gebiete sein. Alternativ können die Leiter aus einem Metall wie etwa Pt, Ir, W, Co oder TiN, TaN bestehen und können eine wahlweise Barrierenschicht zwischen Leitern und Piezoelektrikum sein.
  • Bei einer nicht gezeigten alternativen Ausführungsform kann ein Leiter zwischen der Halbleiterschicht und dem piezoelektrischen Material 146 aufgenommen werden. Bei noch einer weiteren Ausführungsform kann auf das piezoelektrische Material durch Leiter von der Rückseite des Substrats 103 aus zugegriffen werden. Kontaktlöcher können durch das Substrat geätzt werden, und auf sie kann über einen Rückseitenkontakt zugegriffen werden.
  • Wie bei den bereits beschriebenen Ausführungsformen wird bevorzugt, dass das piezoelektrische Material 146 nur in Gebieten entweder neben dem n-Kanal-Transistor 118 oder p-Kanal-Transistor 116 vorgespannt wird. Beispielsweise kann der piezoelektrische Liner 110 so abgeschieden werden, dass er im nichtvorgespannten Zustand einen Stress (entweder Druckbeanspruchung oder Zugbeanspruchung) verursacht, oder in einem entspannten Zustand abgeschieden werden und so betrieben werden, dass nur eine Leitfähigkeitsart von Transistor einen Stress empfängt.

Claims (11)

  1. Halbleiterbauelement (100), das folgendes umfaßt: einen in einem Halbleiterkörper (106) angeordneten n-Kanal-Transistor (118); einen in einem Halbleiterkörper (104) angeordneten p-Kanal-Transistor (116) und eine piezoelektrische Schicht (140) neben oder an dem n-Kanal-Transistor (118) und dem p-Kanal-Transistor, wobei die piezoelektrische Schicht (140) auf ein erstes Potential (V2) an einem Abschnitt an dem n-Kanal-Transistor (118) und auf ein zweites Potential (V1) an einem Abschnitt an dem p-Kanal-Transistor vorgespannt werden kann, wobei die piezoelektrische Schicht (140) über dem n-Kanal-Transistor (118) und dem p-Kanal-Transistor (116) liegt, wobei die piezoelektrische Schicht (140) über den Drainkontakt oder den Sourcekontakt vorgespannt werden kann oder wobei die Gatespannungen an entsprechende Abschnitte der piezoelektrischen Schicht (140) angelegt werden können.
  2. Bauelement (100) nach Anspruch 1, wobei die piezoelektrische Schicht (140) ein Material umfasst ausgewählt aus der Gruppe bestehend aus ZnO, Bi12GeO20, BaTiO3, PMN und Kombinationen davon.
  3. Bauelement (100) nach Anspruch 1, weiterhin mit einer über dem n-Kanal-Transistor (118) und dem p-Kanal-Transistor (116) liegenden leitenden Schicht (142), wobei die leitende Schicht (142) im Betrieb vorgespannt werden kann, um in ausgewählten Abschnitten der piezoelektrischen Schicht (140) einen Stress hervorzurufen.
  4. Bauelement (100) nach Anspruch 3, wobei ein Abschnitt der über dem n-Kanal-Transistor (118) liegenden piezoelektrischen Schicht (110) elektrisch von einem Abschnitt der über dem p-Kanal-Transistor (116) liegenden piezoelektrischen Schicht (110) isoliert ist.
  5. Verfahren zum Herstellen eines Halbleiterbauelements (), wobei das Verfahren folgendes umfasst: Ausbilden eines Transistors (116, 118) an der Oberfläche eines Halbleiterkörpers (104, 106); Ausbilden einer piezoelektrischen Schicht (110, 140, 146) neben oder an dem Transistor (116, 118) und elektrisches Kontaktieren mindestens eines Abschnitts der piezoelektrischen Schicht (110, 140, 146) an ein Gate (122) des Transistors (116, 118), wobei das Gate (122) ein Signal (V1, V2) führt, das bewirkt, dass die piezoelektrische Schicht (110, 140, 146) in dem Transistor (116, 118) einen Stress verursacht, der die Ladungsträgermobilität verbessert, wenn der Transistor (116, 118) durchgeschaltet wird.
  6. Verfahren nach Anspruch 5, wobei das Ausbilden der piezoelektrischen Schicht (110, 140, 146) neben oder an dem Transistor (116, 118) das Ausbilden der piezoelektrischen Schicht (140) über dem Transistor (116, 118) umfasst.
  7. Verfahren nach Anspruch 5, wobei das Ausbilden der piezoelektrischen Schicht (110, 140, 146) neben oder an dem Transistor (116, 118) das Ausbilden der piezoelektrischen Schicht (110) in einem Isolationsgraben (108) entlang des Transistors (116, 118) umfasst.
  8. Verfahren nach Anspruch 5, wobei das Ausbilden der piezoelektrischen Schicht (110, 140, 146) neben oder an dem Transistor (116, 118) das Ausbilden des Transistors (116, 118) über der piezoelektrischen Schicht (146) umfasst.
  9. Verfahren zum Betreiben eines Transistorbauelements (116, 118), wobei das Verfahren folgendes umfasst: Durchschalten eines Transistors (116, 118) eines ersten Leitfähigkeitstyps derart, dass während der Transistor (116, 118) des ersten Leitfähigkeitstyps eingeschaltet ist, eine Gate-Spannung (V1, V2) des Transistors an eine piezoelektrische Schicht (110, 140, 146) neben oder an dem Transistor (116, 118) anliegt, um einen Stress in dem Transistor (116, 118) zu verursachen, der die Ladungsträgermobilität verbessert; Abschalten des Transistors (116, 118) des ersten Leitfähigkeitstyps derart, dass während der Transistor (116, 118) des ersten Leitfähigkeitstyps ausgeschaltet ist, die Gate-Spannung (V1, V2) von der piezoelektrischen Schicht (110, 140, 146) neben dem Transistor (116, 118) entfernt ist, um dadurch nicht länger den Stress in dem Transistor (116, 118) zu verursachen.
  10. Verfahren nach Anspruch 9, wobei das Anlegen der Spannung (V1, V2) das Anlegen einer Spannung (V1, V2) von 0,8 bis 1,8 V umfasst.
  11. Halbleiterbauelement (100), das folgendes umfaßt: einen in einem Halbleiterkörper (106) angeordneten n-Kanal-Transistor (118); einen in einem Halbleiterkörper (104) angeordneten p-Kanal-Transistor (116) und eine piezoelektrische Schicht (140) neben oder an dem n-Kanal-Transistor (118) und dem p-Kanal-Transistor, wobei die piezoelektrische Schicht (140) auf ein erstes Potential (V2) an einem Abschnitt an dem n-Kanal-Transistor (118) und auf ein zweites Potential (V1) an einem Abschnitt an dem p-Kanal-Transistor unabhängig von den die Transistoren betreibenden Schaltungen vorgespannt werden kann, so dass sich die Ladungsträgermobilität in den verformten Transistoren (116, 118) verbessert.
DE102006029235A 2005-07-07 2006-06-26 Halbleiterbauelement mit piezoelektrischer Schicht zur Stress-Erzeugung sowie entsprechendes Herstellungsverfahren und Betriebsverfahren Expired - Fee Related DE102006029235B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/176,727 2005-07-07
US11/176,727 US7586158B2 (en) 2005-07-07 2005-07-07 Piezoelectric stress liner for bulk and SOI

Publications (2)

Publication Number Publication Date
DE102006029235A1 DE102006029235A1 (de) 2007-02-15
DE102006029235B4 true DE102006029235B4 (de) 2013-10-17

Family

ID=37678331

Family Applications (3)

Application Number Title Priority Date Filing Date
DE102006062916.7A Expired - Fee Related DE102006062916B3 (de) 2005-07-07 2006-06-26 Verfahren zum Herstellen und Betreiben eines Halbleiterbauelents mit piezoelektrischem Stress-Liner
DE102006029235A Expired - Fee Related DE102006029235B4 (de) 2005-07-07 2006-06-26 Halbleiterbauelement mit piezoelektrischer Schicht zur Stress-Erzeugung sowie entsprechendes Herstellungsverfahren und Betriebsverfahren
DE102006062917.5A Expired - Fee Related DE102006062917B4 (de) 2005-07-07 2006-06-26 Verfahren zum Betreiben eines Transistorbauelements

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102006062916.7A Expired - Fee Related DE102006062916B3 (de) 2005-07-07 2006-06-26 Verfahren zum Herstellen und Betreiben eines Halbleiterbauelents mit piezoelektrischem Stress-Liner

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE102006062917.5A Expired - Fee Related DE102006062917B4 (de) 2005-07-07 2006-06-26 Verfahren zum Betreiben eines Transistorbauelements

Country Status (3)

Country Link
US (1) US7586158B2 (de)
JP (1) JP4675844B2 (de)
DE (3) DE102006062916B3 (de)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618698B1 (ko) * 2004-06-21 2006-09-08 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
FR2888990B1 (fr) * 2005-07-22 2007-09-07 Commissariat Energie Atomique Dispositif microelectronique dote de transistors surmontes d'une couche piezoelectrique
US7297584B2 (en) * 2005-10-07 2007-11-20 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices having a dual stress liner
JP2007141977A (ja) * 2005-11-16 2007-06-07 Matsushita Electric Ind Co Ltd 半導体装置
WO2007096976A1 (ja) * 2006-02-24 2007-08-30 Fujitsu Limited 半導体装置およびその製造方法
JPWO2007108106A1 (ja) * 2006-03-20 2009-07-30 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
US7288822B1 (en) * 2006-04-07 2007-10-30 United Microelectronics Corp. Semiconductor structure and fabricating method thereof
JP2007324391A (ja) * 2006-06-01 2007-12-13 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7585720B2 (en) * 2006-07-05 2009-09-08 Toshiba America Electronic Components, Inc. Dual stress liner device and method
US8833174B2 (en) * 2007-04-12 2014-09-16 Colorado School Of Mines Piezoelectric sensor based smart-die structure for predicting the onset of failure during die casting operations
FR2916305B1 (fr) 2007-05-15 2009-10-23 Commissariat Energie Atomique Dispositif a transistor a canal contraint.
JP2009032962A (ja) * 2007-07-27 2009-02-12 Panasonic Corp 半導体装置及びその製造方法
JP4544288B2 (ja) * 2007-10-19 2010-09-15 セイコーエプソン株式会社 半導体装置及び電子機器
US7851313B1 (en) * 2007-11-09 2010-12-14 Xilinx, Inc. Semiconductor device and process for improved etch control of strained silicon alloy trenches
DE102008008931B3 (de) * 2008-02-13 2009-07-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zum Schalten von elektrischen Signalen und Leistungen
DE102008011926B4 (de) * 2008-02-29 2010-11-25 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Schicht mit großem ε mit geringerer Dicke zum Strukturieren eines dielektrischen Materials bei der Herstellung von Transistoren
US7855428B2 (en) * 2008-05-06 2010-12-21 International Business Machines Corporation Conductive liner at an interface between a shallow trench isolation structure and a buried oxide layer
US7998832B2 (en) * 2008-08-27 2011-08-16 Advanced Micro Devices, Inc. Semiconductor device with isolation trench liner, and related fabrication methods
DE102009010843B4 (de) 2009-02-27 2014-04-10 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Substrate und Halbleiterbauelemente hergestellt unter Einsatz einer Verformungstechnologie unter Anwendung eines piezoelektrischen Materials und Verfahren zum Einsatz einer derartigen Verformungstechnolgie
FR2945669B1 (fr) * 2009-05-14 2011-12-30 Commissariat Energie Atomique Transistor organique a effet de champ
JP5546191B2 (ja) * 2009-09-25 2014-07-09 セイコーインスツル株式会社 半導体装置
US8389300B2 (en) * 2010-04-02 2013-03-05 Centre National De La Recherche Scientifique Controlling ferroelectricity in dielectric films by process induced uniaxial strain
FR2965658A1 (fr) * 2010-10-04 2012-04-06 St Microelectronics Crolles 2 Couche semi conductrice sur isolant susceptible d'être contrainte, et son procédé de fabrication
US9166004B2 (en) * 2010-12-23 2015-10-20 Intel Corporation Semiconductor device contacts
DE102011011157B4 (de) * 2011-02-14 2017-11-09 Texas Instruments Deutschland Gmbh Elektronische Halbleitervorrichtung und Verfahren zu deren Herstellung
CN104011888A (zh) * 2011-12-20 2014-08-27 斯兰纳私人集团有限公司 单片集成的cmos声波器件
CN103367363B (zh) * 2012-03-27 2016-08-10 中国科学院微电子研究所 半导体器件及其制造方法
US9768055B2 (en) * 2012-08-21 2017-09-19 Stmicroelectronics, Inc. Isolation regions for SOI devices
FR3003685B1 (fr) * 2013-03-21 2015-04-17 St Microelectronics Crolles 2 Procede de modification localisee des contraintes dans un substrat du type soi, en particulier fd soi, et dispositif correspondant
US9299837B2 (en) * 2013-05-22 2016-03-29 Globalfoundries Inc. Integrated circuit having MOSFET with embedded stressor and method to fabricate same
GB2529953B (en) * 2013-06-28 2020-04-01 Intel Corp Nanostructures and nanofeatures with Si (111) planes on Si (100) wafers for III-N epitaxy
US9460770B1 (en) 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
US9966466B2 (en) * 2016-08-08 2018-05-08 Globalfoundries Inc. Semiconductor-on-insulator wafer, semiconductor structure including a transistor, and methods for the formation and operation thereof
US10176859B2 (en) * 2017-05-03 2019-01-08 Globalfoundries Inc. Non-volatile transistor element including a buried ferroelectric material based storage mechanism
WO2022240452A1 (en) * 2021-05-10 2022-11-17 Sandisk Technologies Llc Transistor circuits including fringeless transistors and method of making the same
US12027520B2 (en) 2021-05-10 2024-07-02 Sandisk Technologies Llc Transistor circuits including fringeless transistors and method of making the same
US11837601B2 (en) 2021-05-10 2023-12-05 Sandisk Technologies Llc Transistor circuits including fringeless transistors and method of making the same
US12094944B2 (en) 2021-05-10 2024-09-17 Sandisk Technologies Llc Transistor circuits including fringeless transistors and method of making the same
WO2024048764A1 (ja) * 2022-08-31 2024-03-07 株式会社Gaianixx 結晶、積層構造体、素子、電子デバイス、電子機器及びシステム
CN116169151B (zh) * 2023-04-25 2023-07-25 合肥晶合集成电路股份有限公司 半导体结构、半导体结构的制作方法及图像传感器器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585415A (en) * 1969-10-06 1971-06-15 Univ California Stress-strain transducer charge coupled to a piezoelectric material
JPH0346261A (ja) * 1989-07-14 1991-02-27 Hitachi Ltd 半導体デバイス及びその応力制御方法
JPH03132072A (ja) * 1989-10-18 1991-06-05 Fujitsu Ltd 半導体装置
US6090661A (en) * 1998-03-19 2000-07-18 Lsi Logic Corporation Formation of novel DRAM cell capacitors by integration of capacitors with isolation trench sidewalls
US20030090297A1 (en) * 2001-11-09 2003-05-15 Masatoshi Sato Oscillator circuit and integrated circuit for oscillation
US6573172B1 (en) * 2002-09-16 2003-06-03 Advanced Micro Devices, Inc. Methods for improving carrier mobility of PMOS and NMOS devices
US6767749B2 (en) * 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JP3305929B2 (ja) * 1995-09-14 2002-07-24 株式会社東芝 半導体装置及びその製造方法
US6118148A (en) * 1996-11-04 2000-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
AU6043898A (en) * 1997-01-28 1998-08-18 Penn State Research Foundation, The Relaxor ferroelectric single crystals for ultrasound transducers
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
JP3046261B2 (ja) 1997-05-29 2000-05-29 株式会社神戸製鋼所 砥石のドレッサ及びそれに使用するペレット
US6087241A (en) * 1997-09-05 2000-07-11 Microchip Technology Incorporated Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method
US5976928A (en) * 1997-11-20 1999-11-02 Advanced Technology Materials, Inc. Chemical mechanical polishing of FeRAM capacitors
KR100265350B1 (ko) * 1998-06-30 2000-09-15 김영환 매립절연층을 갖는 실리콘 기판에서의 반도체소자 제조방법
KR100332108B1 (ko) * 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 및 그 제조 방법
US6573173B2 (en) 1999-07-13 2003-06-03 Motorola, Inc. Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process
JP3604072B2 (ja) * 1999-11-08 2004-12-22 沖電気工業株式会社 半導体装置の製造方法
TW555895B (en) * 2000-09-11 2003-10-01 Ii Vi Inc Single crystals of lead magnesium niobate-lead titanate
US6429091B1 (en) * 2000-12-08 2002-08-06 International Business Machines Corporation Patterned buried insulator
US6583488B1 (en) * 2001-03-26 2003-06-24 Advanced Micro Devices, Inc. Low density, tensile stress reducing material for STI trench fill
JP3577024B2 (ja) * 2001-10-09 2004-10-13 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP2003158195A (ja) * 2001-11-20 2003-05-30 Hitachi Ltd 半導体集積回路装置の製造方法
US6657276B1 (en) * 2001-12-10 2003-12-02 Advanced Micro Devices, Inc. Shallow trench isolation (STI) region with high-K liner and method of formation
JP2003179157A (ja) * 2001-12-10 2003-06-27 Nec Corp Ｍｏｓ型半導体装置
US6555879B1 (en) * 2002-01-11 2003-04-29 Advanced Micro Devices, Inc. SOI device with metal source/drain and method of fabrication
JP2003273206A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 半導体装置とその製造方法
DE10231964A1 (de) 2002-07-15 2004-02-19 Infineon Technologies Ag Halbleiterbauelement mit stressaufnehmender Halbleiterschicht sowie zugehöriges Herstellungsverfahren
JP2004063591A (ja) * 2002-07-25 2004-02-26 Sony Corp 半導体装置とその製造方法
JP4384988B2 (ja) 2002-11-25 2009-12-16 インターナショナル・ビジネス・マシーンズ・コーポレーション 歪みＦｉｎＦＥＴＣＭＯＳデバイス構造
JP2004281964A (ja) * 2003-03-19 2004-10-07 Toshiba Corp 半導体集積回路装置とその製造方法
US6882025B2 (en) * 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
US6902971B2 (en) * 2003-07-21 2005-06-07 Freescale Semiconductor, Inc. Transistor sidewall spacer stress modulation
US6887798B2 (en) * 2003-05-30 2005-05-03 International Business Machines Corporation STI stress modification by nitrogen plasma treatment for improving performance in small width devices
JP4557508B2 (ja) * 2003-06-16 2010-10-06 パナソニック株式会社 半導体装置
KR100500451B1 (ko) * 2003-06-16 2005-07-12 삼성전자주식회사 인장된 채널을 갖는 모스 트랜지스터를 구비하는반도체소자의 제조 방법
US7279746B2 (en) * 2003-06-30 2007-10-09 International Business Machines Corporation High performance CMOS device structures and method of manufacture

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585415A (en) * 1969-10-06 1971-06-15 Univ California Stress-strain transducer charge coupled to a piezoelectric material
JPH0346261A (ja) * 1989-07-14 1991-02-27 Hitachi Ltd 半導体デバイス及びその応力制御方法
JPH03132072A (ja) * 1989-10-18 1991-06-05 Fujitsu Ltd 半導体装置
US6090661A (en) * 1998-03-19 2000-07-18 Lsi Logic Corporation Formation of novel DRAM cell capacitors by integration of capacitors with isolation trench sidewalls
US20030090297A1 (en) * 2001-11-09 2003-05-15 Masatoshi Sato Oscillator circuit and integrated circuit for oscillation
US6767749B2 (en) * 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
US6573172B1 (en) * 2002-09-16 2003-06-03 Advanced Micro Devices, Inc. Methods for improving carrier mobility of PMOS and NMOS devices

Also Published As

Publication number Publication date
DE102006029235A1 (de) 2007-02-15
JP4675844B2 (ja) 2011-04-27
JP2007019515A (ja) 2007-01-25
US20070018328A1 (en) 2007-01-25
DE102006062917B4 (de) 2017-03-23
US7586158B2 (en) 2009-09-08
DE102006062917A1 (de) 2011-11-10
DE102006062916B3 (de) 2014-10-16

Similar Documents

Publication Publication Date Title
DE102006029235B4 (de) Halbleiterbauelement mit piezoelektrischer Schicht zur Stress-Erzeugung sowie entsprechendes Herstellungsverfahren und Betriebsverfahren
DE102007004789B4 (de) Halbleiteranordnung, Multi-Gate-Feldeffekttransistor und Verfahren zur Herstellung einer Halbleiteranordnung
DE102012206478B4 (de) Extrem-dünner-Halbleiter-auf-Isolator(ETSOI)-FET mit einem Rück-Gate und verringerter Parasitärkapazität sowie Verfahren zu dessen Herstellung
DE102006059013B4 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE102006030647B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE112004002307B4 (de) Verfahren zur Herstellung eines Transistors und Transistor mit Silizium- und Kohlenstoffschicht in dem Kanalbereich
DE112005002998B4 (de) Transistoranordnung und Verfahren zur Herstellung derselben
DE60001601T2 (de) Fertigungsverfahren zur Herstellung eines CMOS integrieten Schaltkreises mit vertikalen Transistoren
DE102007041207B4 (de) CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung
DE102007046849B4 (de) Verfahren zur Herstellung von Gateelektrodenstrukturen mit großem ε nach der Transistorherstellung
DE102009055392B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE69521579T2 (de) Herstellungsverfahren für MOS-Halbleiterbauelement
DE112020000199B4 (de) Herstellungsverfahren für einen Transistorkanal mit vertikal gestapelten Nanoschichten, die durch finnenförmige Brückenzonen verbunden sind
DE102012102781B4 (de) Verfahren zur Herstellung eines 3D-Halbleiterbauelements
DE102015104604B4 (de) Struktur und Verfahren für SRAM-FinFET-Bauelement
DE102017200678B4 (de) Verfahren zur Herstellung einer Mikroelektronikschaltung sowie entsprechende Mikroelektronikschaltung
DE102020134989A1 (de) Halbleiterstruktur mit speichervorrichtung und verfahren zu deren herstellung
DE102020207521A1 (de) Asymmetrische gate-schnittisolation für sram
DE102005024417A1 (de) CMOS-Transistor mit doppeltem High-k-Gatedielektrikum sowie zugehöriges Herstellungsverfahren
DE112010002895T5 (de) Verfahren und Struktur zur Bildung leistungsstarker FETs mit eingebetteten Stressoren
DE102006029281A1 (de) Halbleiterbauelement mit einer vergrabenen Gateelektrode und Verfahren zu seiner Ausbildung
DE112005003007T5 (de) Transistorbauelement und Verfahren zu seiner Herstellung
DE112020000212B4 (de) Verfahren zur herstellung eines transistorkanals mit vertikal gestapelten nanoschichten, die durch finnenförmige brückenzonen verbunden sind
DE102020135119A1 (de) Ferroelektrische speichervorrichtung und verfahren zu deren herstellung
DE112017000170B4 (de) Halbleitereinheit mit einem Gate-Stapel mit abstimmbarer Austrittsarbeit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R130 Divisional application to

Ref document number: 102006062917

Country of ref document: DE

Effective date: 20110504

Ref document number: 102006062916

Country of ref document: DE

Effective date: 20110504

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20140118

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee