DE102009010843B4 - Substrate und Halbleiterbauelemente hergestellt unter Einsatz einer Verformungstechnologie unter Anwendung eines piezoelektrischen Materials und Verfahren zum Einsatz einer derartigen Verformungstechnolgie - Google Patents

Substrate und Halbleiterbauelemente hergestellt unter Einsatz einer Verformungstechnologie unter Anwendung eines piezoelektrischen Materials und Verfahren zum Einsatz einer derartigen Verformungstechnolgie Download PDF

Info

Publication number
DE102009010843B4
DE102009010843B4 DE102009010843.2A DE102009010843A DE102009010843B4 DE 102009010843 B4 DE102009010843 B4 DE 102009010843B4 DE 102009010843 A DE102009010843 A DE 102009010843A DE 102009010843 B4 DE102009010843 B4 DE 102009010843B4
Authority
DE
Germany
Prior art keywords
region
piezoelectric
semiconductor
contact
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009010843.2A
Other languages
English (en)
Other versions
DE102009010843A1 (de
Inventor
Stephan Kronholz
Maciej Wiatr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102009010843.2A priority Critical patent/DE102009010843B4/de
Priority to US12/711,322 priority patent/US8884379B2/en
Publication of DE102009010843A1 publication Critical patent/DE102009010843A1/de
Application granted granted Critical
Publication of DE102009010843B4 publication Critical patent/DE102009010843B4/de
Priority to US14/502,428 priority patent/US9263582B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Abstract

Halbleiterbauelement mit: einem Halbleitergebiet (204), das ein Kanalgebiet eines Feldeffekttransistors umfasst und das über einem Substrat (102) gebildet ist; einer Kontaktstruktur (221, 222), die eine Verbindung zu dem Halbleitergebiet herstellt, um eine Richtung (L) eines Stromflusses durch das Halbleitergebiet festzulegen, wobei die Stromflussrichtung entlang einer Kristallachse orientiert ist, die eine <110>-Achse, eine zu dieser physikalisch äquivalente Achse oder eine <100>-Achse ist; einem piezoelektrischen Gebiet (203), das über dem Substrat gebildet und mechanisch mit dem Halbleitergebiet gekoppelt ist, wobei das piezoelektrische Material in Bezug auf die Kristallachse ausgerichtet ist, so dass das Erzeugen eines elektrischen Feldes in Richtung der Kristallachse zu einer Kontraktion oder Ausdehnung in der Richtung der Kristallachse führt; einem ersten Kontakt (221), der mit einem ersten Kontaktbereich des piezoelektrischen Gebiets in Kontakt ist; und einem zweiten Kontakt (222), der mit einem zweiten Kontaktbereich des piezoelektrischen Gebiets in Kontakt ist, wobei der erste und der zweite Kontaktbereich des piezoelektrischen Gebiets so angeordnet sind, dass eine elektrische Feldrichtung in dem piezoelektrischen Gebiet definiert ist, die zu der Richtung des Stromflusses durch das Halbleitergebiet ausgerichtet ist.

Description

  • Gebiet der vorliegen Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung das Gebiet der integrierten Schaltungen und betrifft insbesondere die Herstellung von Schaltungselementen, etwa von Transistoren mit verformten Halbleitergebieten, etwa Kanalgebieten, unter Anwendung von verspannungsinduzierenden Quellen, etwa global verformte Siliziumsubstrate und dergleichen, um damit die Ladungsträgerbeweglichkeit in den verformten Halbleitergebieten zu erhöhen.
  • Im Allgemeinen werden eine Vielzahl von Prozesstechnologien aktuell eingesetzt, um integrierte Schaltungen herzustellen, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips und dergleichen, die CMOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie werden Millionen Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschichtt aufweist. Ein MOS-Transistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Drain- und Sourcegebiete mit einem invers oder schwach dotierten Kanalgebiet gebildet sind, das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist. Die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, ist durch eine Gateelektrode gesteuert, die nahe an dem Kanalgebiet angeordnet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit ist die Leitfähigkeit des Kanalgebiets ein wesentlicher Faktor, der das Leistungsverhalten von MOS-Transistoren bestimmt. Daher ist die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands – ein wichtiges Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
  • Die ständige Verringerung der Transistorabmessungen bringt jedoch eine Reihe von damit verknüpften Problemen mit sich, etwa eine geringere Steuerbarkeit des Kanals, was auch als Kurzkanaleffekt bezeichnet wird, und dergleichen, die es zu lösen gilt, um nicht in unerwünschter Weise die Vorteile aufzuheben, die durch das stetige Verringern der Kanallänge von MOS-Transistoren erreicht werden. Beispielsweise muss die Dicke der Gateisolationsschicht, die typischerweise ein oxidbasiertes Dielektrikum ist, bei einer Verringerung der Gatelänge reduziert werden, wobei eine geringere Dicke des Gatedielektrikums zu erhöhten Leckströmen führt, die somit Beschränkungen für oxidbasierte Gateisolationsschichten bei ungefähr 1 bis 2 nm ergeben. Somit erfordert die kontinuierliche Größenverringerung der kritischen Abmessungen, d. h. der Gatelänge von Transistoren, das Anpassen und möglicherweise das Neuentwickeln von sehr komplexen Prozesstechniken, um beispielsweise Kurzkanaleffekte zu kompensieren, wobei das Skalieren oxidbasierter Gatedielektrika nunmehr die Grenzen im Hinblick auf moderate Leckströme erreicht hat. Es wurde daher vorgeschlagen, die Kanalleitfähigkeit der Transistorelemente auch zu verbessern, indem die Ladungsträgerbeweglichkeit in dem Kanalgebiet bei einer vorgegebenen Kanallänge erhöht wird, wodurch die Möglichkeit geschaffen wird, eine Leistungssteigerung zu erreichen, die vergleichbar ist mit dem Voranschreiten zu Technologiestandards unter Anwendung kleinerer Gatelängen, während viele der Probleme, die mit den Prozessanpassungen entsprechend der Bauteilgrößenreduzierung verknüpft sind, vermieden oder zumindest zeitlich hinausgeschoben werden.
  • Ein effizienter Mechanismus zum Erhöhen der Ladungsträgerbeweglichkeit ist die Modifizierung der Gitterstruktur in dem Kanalgebiet, indem beispielsweise eine Zugverspannung oder eine kompressive Verspannung in der Nähe des Kanalgebiets hervorgerufen wird, um damit eine entsprechende Verformung in dem Kanalgebiet zu erzeugen, die zu einer modifizierten Beweglichkeit für Elektronen bzw. Löcher führt. Beispielsweise erhöht das Erzeugen einer uniaxialen Zugverformung in dem Kanalgebiet entlang der Kanallängsrichtung für eine standardmäßige Kristallorientierung die Beweglichkeit von Elektronen, was sich wiederum direkt in einer entsprechenden Zunahme der Leitfähigkeit ausdrückt. Andererseits erhöht eine uniaxiale kompressive Verformung in dem Kanalgebiet für die gleiche Konfiguration wie zuvor die Beweglichkeit von Löchern, wodurch die Möglichkeit geschaffen wird, das Leistungsverhalten von p-Transistoren zu verbessern. Das Einführen einer Verspannungs- oder Verformungstechnologie in den Ablauf für die Herstellung integrierter Schaltungen ist ein sehr vielversprechender Ansatz für weitere Bauteilgenerationen, da beispielsweise verformtes Silizium als eine „neue Art” an Halbleitermaterial betrachtet werden kann, die die Herstellung schneller leistungsfähiger Halbleiterbauelemente ermöglicht, ohne dass teuere Halbleitermaterialien erforderlich sind, während viele der gut etablierten Fertigungstechniken weiterhin eingesetzt werden können.
  • In einigen Vorgehensweisen wird eine Verspannungskomponente, die beispielsweise durch permanent vorgesehene Deckschichten, Abstandshalterelemente und dergleichen hervorgerufen wird, angewendet in dem Versuch, eine gewünschte Verformung innerhalb des Kanalgebiets hervorzurufen. Obwohl dies ein vielversprechender Ansatz ist, hängt der Vorgang des Erzeugens der Verformung in dem Kanalgebiet durch das Ausüben einer spezifizierten externen Verspannung von der Wirksamkeit des Verspannungsübertragungsmechanismus für die externe Verspannung, die beispielsweise durch Kontaktschichten, Abstandshalter, und dergleichen, erzeugt wird, in das Kanalgebiet ab, um darin die gewünschte Verformung hervorzurufen. Daher müssen für unterschiedliche Transistorarten unterschiedlich verspannte Deckschichten vorgesehen werden, was zu einer Vielzahl an zusätzlichen Prozessschritten führt, wobei insbesondere zusätzliche Lithographieschritte deutlich zu den gesamten Produktionskosten beitragen. Die Menge an verformungsinduzierendem Material und insbesondere dessen interner Verspannungspegel können nicht in beliebiger Weise erhöht werden, ohne dass ausgeprägte Entwurfsänderungen erforderlich sind. Beispielsweise ist der Grad an Zugverspannung in entsprechenden Bereichen der dielektrischen Schicht, die über einem n-Kanaltransistor hergestellt sind, gegenwärtig auf ungefähr 1,5 GPa (Gigapascal) beschränkt, wobei die Menge des zugverspannten Materials in komplexen Transistorgeometrien mit geringen Abständen zwischen benachbarten Transistorelementen in Bauteilbereichen mit hoher Packungsdichte zu verringern ist, so dass neue Entwicklungen entsprechender Abscheidetechniken für weitere Steigerungen im Leistungsverhalten von n-Kanaltransistoren auf der Grundlage verspannter Deckschichten erforderlich sind. Andererseits können deutlich höhere kompressive Verspannungspegel für p-Kanaltransistoren durch aktuell etablierte Techniken bereitgestellt werden, wodurch ein Ungleichgewicht im Hinblick auf das Steigern der Leistungsfähigkeit von NMOS- und PMOS-Transistoren hervorgerufen wird.
  • In einer noch weiteren Vorgehensweise wird ein im Wesentlichen amorphisiertes Gebiet benachbart zu der Gateelektrode in einer Zwischenfertigungsphase gebildet, das dann in Anwesenheit einer steifen Schicht, die über dem Transistorbereich hergestellt ist, rekristallisiert wird. Während des Ausheizprozesses zum Rekristallisieren des Gitters findet das Aufwachsen des Kristalls unter verspannten Bedingungen, die durch die Deckschicht hervorgerufen werden, statt, und es ergibt sich ein zugverformter Kristall. Nach der Rekristallisierung wird die zu entfernende Verspannungsschicht entfernt, wobei dennoch ein gewisser Betrag an Verformung in dem wieder aufgewachsenen Gitterbereich „konserviert” wird. Dieser Effekt ist im Allgemeinen als Verspannungsgedächtnis bekannt. Obwohl diese Technik eine vielversprechende Technik zur Verbesserung des Leistungsverhaltens von n-Kanaltransistoren darstellt, ist eine gut gesteuerte Anwendung davon schwierig, da der genaue Mechanismus noch nicht verstanden ist.
  • In anderen Vorgehensweisen wird eine verformungsinduzierende Halbleiterlegierung in den Drain- und Sourcegebieten vorgesehen, die eine spezifizierte Art an Verspannung auf das Kanalgebiet ausübt, um damit darin eine gewünschte Art an Verformung zu erzeugen. Beispielsweise wird eine Silizium/Germanium-Legierung für diesen Zweck häufig eingesetzt, um eine kompressive Verspannungskomponente in dem benachbarten Kanalgebiet von beispielsweise p-Kanaltransistoren zu erhalten, um damit die Beweglichkeit von Löchern in dem entsprechenden p-Kanal zu erhöhen. In komplexen Anwendungen werden zwei oder mehr der zuvor genannten verformungsinduzierenden Mechanismen kombiniert, um die gesamte Verformung, die in den jeweiligen Kanalgebieten erhalten wird, noch weiter zu steigern. Diese verformungsinduzierenden Mechanismen können als „lokale” Mechanismen betrachtet werden, da die Verformung in und über dem entsprechenden aktiven Gebiet für das betrachtete Transistorelement erzeugt wird, wobei die schließlich erreichte Verformungskomponente in dem Kanalgebiet wesentlich von den gesamten Bauteilabmessungen abhängt. D. h., typischerweise beruhen diese lokalen verformungsinduzierenden Mechanismen auf den Verspannungsübertragungsfähigkeiten über andere Bauteilkomponenten, etwa Gateelektroden, Abstandshalterelemente, die an Seitenwänden der Gateelektroden gebildet sind, den lateralen Abmessungen der Drain- und Sourcegebiete, und dergleichen. Folglich hängt die Größe der Verformung in dem Kanalgebiet wesentlich von der betrachteten Technologie ab, da typischerweise kleinere Bauteilabmessungen zu einer überproportionalen Verringerung des jeweiligen verformungsinduzierenden Mechanismus führen. Beispielsweise wird das Erzeugen von Verformung mittels einer dielektrischen Deckschicht, etwa einer Kontaktätzstoppschicht, häufig eingesetzt, wobei jedoch der Betrag der inneren Verspannung des entsprechenden dielektrischen Materials durch abscheideabhängige Randbedingungen beschränkt ist, wobei gleichzeitig beim Verringern der Bauteilabmessungen, beispielsweise der Abstand zwischen zwei benachbarten Transistorelementen, eine deutliche Verringerung der Schichtdicke erforderlich macht, was zu einer Verringerung der schließlich erreichten Verformungskomponente führt. Aus diesen Gründen beträgt die Größe der Verformung in dem Kanalgebiet, die durch lokale verformungsinduzierende Mechanismen hervorgerufen wird, mehrere 100 MPa, wobei eine weitere Steigerung dieses Wertes bei weiterer Skalierung der Bauelemente nur schwer erreichbar ist.
  • Aus diesen Gründen wurde in jüngerer Zeit auch anderen Mechanismen Aufmerksamkeit geschenkt, in denen ein moderat hohes Maß an Verformung in einer globalen Weise erzeugt wird, d. h. auf Scheibenebene, so dass die entsprechenden aktiven Gebiete der Transistorelemente in einem global verformten Halbleitermaterial gebildet werden, wodurch eine „direkte” Verformungskomponente in den jeweiligen Kanalgebieten bereitgestellt wird. Beispielsweise kann ein Siliziummaterial epitaktisch auf einer geeignet gestalteten „Pufferschicht” aufgewachsen werden, um damit eine verformte Siliziumschicht zu erhalten. Z. B. kann eine Silizium/Germanium-Pufferschicht, die mit ihrer im Wesentlichen natürlichen Gitterkonstante bereitgestellt wird, verwendet werden, um darauf eine verformte Siliziumschicht zu bilden, die eine moderat hohe biaxiale Zugverformung von 1 GPa oder mehr aufweist, wobei dies von der Gitterfehlanpassung zwischen der Pufferschicht und der verformten Siliziumschicht abhängt.
  • Somit kann die Vorgehensweise des Anwendens einer globalen verformungsinduzierenden Schicht über das gesamte Substrat hinweg einen sehr effizienten verformungsinduzierenden Mechanismus für eine Art an Transistoren ermöglichen, während möglicherweise das Leistungsverhalten der anderen Transistorarten negativ beeinflusst wird. Wenn folglich die Vorteile eines globalen verformungsinduzierenden Materials mit Verformungstechnologien kombiniert werden, die eine lokale Anpassung der Verformungsbedingungen an eine gewisse Art an Transistoren ermöglichen, ist ebenfalls ein hoher Grad an Prozesskomplexität beteiligt, da beispielsweise die verformungsinduzierende Wirkung der globalen Verformungsschicht lokal zu entspannen oder überzukompensieren ist durch speziell gestaltete lokale Verformungstechniken. Obwohl die direkte Erzeugung einer Verformung in dem Kanalgebiet komplexer Transistorelemente eine deutliche Steigerung im Leistungsverhalten möglich macht, ist es folglich schwierig, die globale verformungsinduzierende Schicht, etwa eine Silizium/Germanium-Schicht, in geeigneter Weise „zu strukturieren”, um damit die gewünschten Verformungsbedingungen in lokaler Weise zu schaffen. Auf Grund der weiterschreitenden Verringerung von Strukturgroßen besteht jedoch ein ständiges Bestreben, die verformungsinduzierende Wirkung zu verbessern, da eine entsprechende große Verformungskomponente in siliziumbasierten Halbleitermaterialien deutlich die Anwendbarkeit gut etablierter Prozesstechniken und Materialien erweitert, die typischerweise in Massenproduktionsverfahren auf der Grundlage von Silizium eingesetzt werden. Daher ist es in großem Maße wünschenswert, Verformungstechnologien vorteilhaft auszunutzen, ohne in unerwünschter Weise zur gesamten Komplexität der Fertigungstechniken beizutragen, die typischerweise bei der Massenherstellung von komplexen Halbleiterbauelementen eingesetzt werden.
  • Die US 2006/0 278 903 A1 offenbart Halbleiterbauelemente mit einer elektrostriktiven Schicht. Das angelegte elektrische Feld ist zur Dickenrichtung des Substrates ausgerichtet.
  • Die US 2007/0 186 397 A1 offenbart einen piezoelektrischen Aktuator für einen Tintenstrahldruckkopf.
  • Angesichts der zuvor beschriebenen Situation ist es die Aufgabe der vorliegenden Erfindung Bauelemente und Techniken bereitzustellen, in denen eine effiziente Verformungstechnologie erreicht wird, während ein oder mehrere der oben erkannten Probleme vermieden oder zumindest verringert werden.
  • Überblick über die Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung Techniken und Bauelemente zur Verbesserung von Verformungstechniken während der Herstellung moderner Halbleiterbauelemente unter Anwendung eines piezoelektrischen Materials, das mechanisch mit einem interessierenden Halbleitergebiet gekoppelt ist, um damit eine gewünschte Art an Verformung darin zu erzeugen. Piezoelektrische Materialien sind typischerweise kristalline Materialien oder Keramikmaterialien mit einer sehr geringen Leitfähigkeit und werden daher als isolierende Materialien betrachtet. Beim Erzeugen eines elektrischen Feldes in dem piezoelektrischen Material wird eine wesentliche mechanische Verschiebung, d. h. eine Kontraktion oder eine Ausdehnung, hervorgerufen, die in effizienter Weise als ein verformungsinduzierender Mechanismus durch Übertragen von Verformung in das mechanisch gekoppelte Halbleitergebiet verwendet werden kann. Abhängig von der Orientierung des elektrischen Feldes, d. h. durch Invertieren der entsprechenden an das Piezoelektrische Material angelegten Spannungen, können somit unterschiedliche Arten an Verformung auf der Grundlage eines einzelnen Materials hervorgerufen werden, wodurch die gesamte Komplexität der Fertigungsstrategien deutlich verringert wird, in denen unterschiedliche Größen und Arten an Verformung für das Einstellen des gesamten Leistungsverhaltens eines Halbleiterbauelements erforderlich sind. Beispielsweise kann durch Vorsehen eines geeigneten Kontaktschemas und geeignetes Ausrichten des piezoelektrischen Materials in Bezug auf die Stromflussrichtungen von Transistorelementen oder anderer halbleiterbasierter Schaltungselemente eine unterschiedliche Art an Verformung und auch eine unterschiedliche Größe erreicht werden, ohne dass komplexe Materialsysteme erforderlich sind, etwa Silizium/Germanium-Legierungen in Verbindung mit Silizium/Kohlenstoff-Legierungen, wenn eine gleichzeitige Verbesserung des Leistungsverhaltens von n-Kanaltransistoren und p-Kanaltransistoren erforderlich ist. Ferner kann das piezoelektrische Material in globaler Weise, etwa in Form eines geeignet vorbereiteten Substratmaterials für die Herstellung von Halbleiterbauelementen bereitgestellt werden, wobei eine lokale Anpassung der Verformungseigenschaften effizient auf der Grundlage des Bereitstellens eines geeigneten Kontaktschemas zum Erzeugen eines gewünschten elektrischen Feldes in sehr lokaler Weise erreicht werden kann. Beispielsweise erhalten die aktiven Gebiete einzelner Transistorelemente ein geeignetes Kontaktschema, um damit in individueller Weise eine Einstellung der Größe und/oder der Art an Verformung zu ermöglichen, die durch das piezoelektrische Material hervorgerufen wird, während andererseits Bauteilbereiche Verformungsbedingungen in einem globaleren Maßstab erhalten, beispielsweise in dem in gemeinsamer Weise die Verformungsbedingungen für eine Vielzahl aktiver Gebiete oder generell für eine Vielzahl von Schaltungselementen gesteuert wird, falls dies geeignet ist.
  • Die Aufgabe der vorliegenden Erfindung wird durch die Vorrichtungen gemäß den Ansprüchen 1 und 13 und durch das Verfahren nach Anspruch 19 gelost.
  • Weitere Aspekte der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1c schematisch Querschnittsansichten eines Substrats zur Herstellung von Halbleiterbauelementen zeigen, wobei das Substrat ein vergrabenes isolierendes Material mit einem piezoelektrischen Material gemäß diverser anschaulicher Ausführungsformen aufweist;
  • 1d schematisch eine Draufsicht eines Substrats mit einem piezoelektrischen Material mit einer Orientierung zeigt, die in Bezug auf eine Stromflussrichtung von Schaltungselementen ausgerichtet ist, die auf der Grundlage des Substrats gemäß anschaulicher Ausführungsformen zu bilden sind;
  • 2a schematisch eine Draufsicht eines Halbleiterbauelements zeigt, in welchem ein oder mehrere Schaltungselemente ein piezoelektrisches Material aufweisen, das mechanisch mit einem Halbleitergebiet gekoppelt ist, um darin beim Anlegen einer geeigneten Spannung an das piezoelektrische Material eine Verformung gemäß anschaulicher Ausführungsformen hervorzurufen;
  • 2b und 2c schematisch Querschnittsansichten eines Teils eines Halbleiterbauelements zeigen, in welchem ein Kontakt zu dem piezoelektrischen Material auf der Grundlage einer Isolationsstruktur gemäß anschaulicher Ausführungsformen erhalten wird;
  • 2d schematisch eine Querschnittsansicht des Halbleiterbauelements zeigt, in welchem die Feldstärke und/oder Feldorientierung individuell in zwei unterschiedlichen piezoelektrischen Gebieten gemäß anschaulicher Ausführungsformen eingestellt werden kann, wodurch das Einstellen individueller Verformungsbedingungen in den jeweiligen aktiven Gebieten des Halbleiterbauelements gemäß anschaulicher Ausführungsformen möglich ist; und
  • 2e bis 2g schematisch Querschnittsansichten des Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung von Feldeffekttransistoren unterschiedlicher Leitfähigkeitsart zeigen, die zumindest temporär eine unterschiedliche Art an Verformung in den jeweiligen Kanalgebieten gemäß noch weiteren anschaulichen Ausführungsformen aufweisen.
  • Im Allgemeinen stellt die vorliegende Erfindung Substrate, Halbleiterbauelemente und Verfahren zum Betreiben derselben bereit, wobei Verformungstechniken mit erhöhter Flexibilität auf der Grundlage eines global bereitgestellten verformungsinduzierenden Materials angewendet werden. Zu diesem Zweck wird ein piezoelektrisches Material so gebildet, dass es mechanisch mit Halbleitergebieten gekoppelt ist, in denen zumindest Bereiche von Schaltungselementen, etwa Transistoren und dergleichen, herzustellen sind. Bekanntlich ist der piezoelektrische Effekt ein Phänomen, in welchem spezielle Dipolgebiete des Materials sich entsprechend einem angelegten elektrischen Feld ausrichten, wobei jedoch die Ausrichtung der Dipolgebiete zu einer deutlichen mechanischen Deformation, etwa einer Kontraktion oder einer Ausdehnung entlang des elektrischen Feldes führt, solange ein gewisses kritisches elektrisches Feld nicht überschritten wird. Piezomaterialien sind häufig kristalline Materialien oder Keramikmaterialien mit einer sehr geringen elektrischen Leitfähigkeit, so dass diese Materialien für ausreichende Isoliereigenschaften sorgen, selbst wenn sie in direktem Kontakt mit leitenden Gebieten, etwa Halbleitergebieten und dergleichen sind. Beispielsweise sind typische Materialien Quarz, Rochelle-Salz, Tourmalin, Lithiumniobat und dergleichen. Gemäß den hierin offenbarten Prinzipien wird ein geeignetes piezoelektrisches Material in der Nähe eines interessierenden Halbleitergebiets vorgesehen, etwa in der Nähe eines Kanalgebiets eines Feldeffekttransistors und dergleichen, wobei auch die Orientierung des piezoelektrischen Materials in Verbindung mit einem elektrischen Feld, das während einer beliebigen geeigneten Zeit darin eingerichtet wird, zu einer Stromflussrichtung in dem interessierenden Halbleitergebiet ausgerichtet ist. Beim Erzeugen eines elektrischen Feldes mit geeigneter Stärke und Orientierung, beispielsweise entlang oder entgegengesetzt zur Stromflussrichtung, wird somit die resultierende mechanische Deformation in das Halbleitergebiet übertragen und kann dort zu einer entsprechenden Verformung führen. Folglich können steuerbare Verformungsbedingungen in dem Halbleitermaterial geschaffen werden, indem die Stärke und die Orientierung des elektrischen Feldes geeignet ausgewählt werden, wodurch die Möglichkeit geschaffen wird, den Durchlassstrom komplexer Transistorelemente in statischer und/oder dynamischer Weise abhängig von den gesamten Erfordernissen einzustellen. D. h., durch Vorsehen eines geeigneten Kontaktschemas zur Verbindung des piezoelektrischen Materials können die Verformungsbedingungen in lokaler Weise eingestellt werden, wobei auch die Verformungsbedingungen während des Betriebs des Bauelements gemäß einem speziellen Steuerungsschema neu eingestellt werden können. Durch Vergrößern des entsprechenden elektrischen Feldes in dem piezoelektrischen Material kann beispielsweise das Leistungsverhalten eines speziellen Schaltungselements erhöht oder verringert werden, wobei dies von der Orientierung der entsprechenden Verformungskomponente abhängt, was vorteilhaft ist beim geeigneten Einstellen des Gesamtverhaltens spezieller Schaltungselemente oder Schaltungsbereiche modernster Halbleiterbauelemente. Beispielsweise kann das Leistungsverhalten von p-Kanaltransistoren und n-Kanaltransistoren gleichzeitig verbessert werden, indem in lokaler Weise ein geeignetes elektrisches Feld in entsprechenden Bereichen des piezoelektrischen Materials aufgebaut wird, ohne dass komplexe und komplizierte Fertigungsstrategien erforderlich sind, die typischerweise für das Vorsehen unterschiedlicher Verformungsbedingungen auf der Grundlage unterschiedlicher verformungsinduzierender Materialien erforderlich sind, etwa für eingebettete Halbleiterlegierungen, verformungsinduzierende Deckschichten und dergleichen. In anderen Fällen wird das Leistungsverhalten des Halbleiterbauelements gemäß gewissen Erfordernissen eingestellt, beispielsweise in Bezug auf das Kompensieren einer natürlichen Alterung von Schaltungselementen und somit einer natürlichen Abnahme des Leistungsverhaltens über die Lebensdauer des Halbleiterbauelements hinweg, während in anderen Fällen das Leistungsverhalten von Schaltungselementen oder ganzen Bauteilbereichen gemäß einem beliebigen geeigneten Steuerungsschema eingestellt wird.
  • In einigen anschaulichen hierin offenbarten Ausführungsformen werden die elektrischen Felder in den piezoelektrischen Materialien auf der Grundlage eines Kontaktschemas eingerichtet, in welchem bauteilinterne Kontakte verwendet werden, etwa Drain- oder Source-Anschlüsse und dergleichen, um damit die Komplexität einer Kontaktstruktur zur Verbindung des piezoelektrischen Materials zu verringern. In einigen anschaulichen Ausführungsformen wird die verformungsinduzierende Wirkung in einer sehr dynamischen Weise eingerichtet, d. h. lediglich in Zeitintervallen, in denen ein geeigneter Spannungsabfall über den Transistorelementen vorhanden ist, wodurch das Leistungsverhalten in sehr dynamischer Weise verbessert wird, d. h. während entsprechender Zustandsübergänge, wobei eine geringere gesamte Kanalleitfähigkeit bereitgestellt wird, wenn der Transistor in einem nicht leitenden Zustand ist, wodurch parasitäre Leckströme verringert werden.
  • In einigen anschaulichen Ausführungsformen wird das piezoelektrische Material in Form eines „vergrabenen isolierenden Materials” eingebaut, so dass eine starke Kopplung zu entsprechenden aktiven Gebieten erreicht wird, während gleichzeitig ein hohes Maß an Kompatibilität zu konventionellen Prozessstrategien erreicht wird. Beispielsweise wird das piezoelektrische Material in oder auf einem konventionellen vergrabenen isolierenden Material vorgesehen, etwa einem Siliziumdioxidmaterial und dergleichen, während in anderen Fällen das vergrabene isolierende Material konventioneller SOI-Substrate durch das piezoelektrische Material ersetzt wird, das damit auch für ausreichende isolierende Eigenschaften sorgt. Folglich kann das piezoelektrische Material effizient auf der Grundlage geeigneter Kontaktelemente kontaktiert werden, die sich beispielsweise bis zu dem piezoelektrischen Material innerhalb von Isolationsstrukturen erstrecken, um damit eine individuelle Zuführung einer Spannung zu dem piezoelektrischen Material zu ermöglichen, ohne dass Versorgungsspannungen gestört werden, die in von den Isolationsstrukturen umschlossenen aktiven Gebieten verwendet werden. In anderen Fällen kann eine andere Kontakttechnologie, wie sie häufig zur Herstellung von Substratkontakten in SOI-Architekturen, die eine Verbindung zu vergrabenen Schaltungselementen, etwa Substratdioden und dergleichen herstellen, angewendet werden, in effizienter Weise ebenfalls eingesetzt werden, um eine Verbindung zu dem piezoelektrischen Material herzustellen. In noch anderen anschaulichen Ausführungsformen wird das piezoelektrische Material in Form eines Teils des vergrabenen isolierenden Materials durch das darüber liegende aktive Halbleitergebiet kontaktiert, wodurch die gesamte Bauteil- und Prozesskomplexität verringert wird.
  • Es sollte beachtet werden, dass die hierin offenbarten Prinzipien sehr vorteilhaft im Zusammenhang mit der Herstellung von Halbleiterbauelementen sind, die Schaltungselemente, etwa Feldeffekttransistoren, bipolare Transistoren und dergleichen, enthalten, die Komponenten mit einer kritischen Abmessung von ungefähr 50 nm oder weniger enthalten, da in diesem Falle weiter verbesserte Verformungstechniken erforderlich sind, um einen gewissen Grad an Bauteilleistungsverhalten zu erreichen. Beispielsweise kann das Leistungsverhalten von n-Kanaltransistoren und p-Kanaltransistoren auf der Grundlage eines einzelnen Materials und eines entsprechenden Prozessablaufs verbessert werden, das gleichzeitig für beide Arten von Transistoren aufgebracht werden kann. Andererseits können die hierin offenbarten Prinzipien auch effizient mit weiteren verformungsinduzierenden Techniken kombiniert werden, wie sie zuvor erläutert sind, beispielsweise in Form von Verspannungsgedächtnistechniken, eingebetteten Halbleiterlegierungen, verspannungsinduzierenden dielektrischen Materialien, die über der grundlegenden Transistorkonfiguration hergestellt werden, und dergleichen. Des weiteren können die hierin offenbarten Prinzipien auch in Verbindung mit Halbleiterbauelementen eingesetzt werden, die auf der Basis weniger komplexer Fertigungstechniken hergestellt werden, d. h. die kritische Abmessungen von mehr als 50 nm beinhalten, da auch in diesem Falle eine deutliche Verringerung der gesamten Prozesskomplexität erreicht wird, wenn eine entsprechende Verformungstechnik erforderlich ist. Wie zuvor erläutert ist, liefert die steuerbare Einstellung der Verformungsbedingungen auch eine bessere Steuerbarkeit des Leistungsverhaltens von Halbleiterbauelementen, beispielsweise in sehr dynamischer Weise, was vorteilhaft sein kann für viele Arten von Halbleiterbauelementen, ohne dass eine Einschränkung auf spezielle Technologien und Bauteilarchitekturen erfolgt. Sofern dies also nicht explizit in der Beschreibung oder den angefügten Patentansprüchen dargelegt ist, sollten die Bauelemente, Substrate und Verfahren, wie sie hierin offenbart sind, nicht als auf spezielle kritische Abmessungen oder Bauteilarchitekturen eingeschränkt erachtet werden.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Substrats 101, das ein Substrat repräsentiert, um darin und darauf Halbleiterbauelemente herzustellen, wozu Schaltungselemente, etwa Transistoren, Widerstände und Kondensatoren und dergleichen gehören, wie sie typischerweise für komplexe integrierte Schaltungen erforderlich sind. Das Substrat 101 besitzt weiter eine geeignete Größe in Form, um damit dem Erfordernis für eine Bearbeitung in einer Halbleiterfertigungsstätte zu entsprechen. D. h., typischerweise wird das Substrat 101 in Form einer Scheibe mit einem geeigneten Durchmesser, etwa 100 mm, 200 mm, 300 mm, 450 mm und dergleichen, bereitgestellt, wobei dies von den jeweiligen Industriestandards abhängt. Das Substrat 101 umfasst ein Trägermaterial 102, das ein beliebiges geeignetes Material repräsentiert, um eine ausreichende mechanische Stabilität für das Substrat 101 zu schaffen und um den speziellen Standards für die Handhabung und Bearbeitung in einer Halbleiterfertigungsstätte verträglich zu sein. In einigen anschaulichen Ausführungsformen umfasst das Trägermaterial 102 ein kristallines Halbleitermaterial, etwa ein Siliziummaterial, in welchem andere Komponenten, etwa Dotierstoffsorten und dergleichen eingebaut sein können. Das Substrat 101 weist ferner eine piezoelektrische Materialschicht 103 auf, etwa in Form eines der zuvor genannten Materialien, die zu einem speziellen Grad an mechanischer Deformation beim Anlegen eines speziellen elektrischen Feldes führen. In einigen anschaulichen Ausführungsformen ist die piezoelektrische Materialschicht 103 auf einem kristallinen Halbleitermaterial des Trägermaterials 102 gebildet, beispielsweise auf einem Siliziummaterial, wodurch; wie zuvor erläutert ist, ein moderat hoher Grad an elektrischer Isolationsfestigkeit in vertikaler Richtung erreicht wird. Eine Dicke 103t ist so gewählt, dass sie den jeweiligen Erfordernissen der Halbleiterbauelemente entspricht, die in und über dem Substrat 101 herzustellen sind. Beispielsweise wird die Dicke 103t auf ungefähr 1 μm oder weniger festgelegt, um damit ein hohes Maß an Kompatibilität mit Halbleiterscheiben entsprechend einer SOI-(Silizium-auf-Isolator)Architektur für modernste und komplexe integrierte Schaltungen zu sorgen, die eine moderat dünne „aktive” Halbleiterschicht 104 erfordern, die über einem vergrabenen isolierenden Material gebildet ist. Beispielsweise besitzen im Allgemeinen die Dicke und die dielektrischen Eigenschaften eines vergrabenen isolierenden Materials einen Einfluss auf das Funktionsverhalten von Transistorelementen, die in der Halbleiterschicht 104 gebildet sind, und somit wird die Dicke 103t geeignet im Hinblick auf die Materialeigenschaften des piezoelektrischen Materials und die Leistungseigenschaften der Schaltungselemente angepasst, die in und über der Schicht 104 herzustellen sind. Es sollte beachtet werden, dass auch ein Wert von größer 1 μm verwendet werden kann, wenn dies für die spezielle Anwendung als geeignet erachtet wird. In ähnlicher Weise besitzt die Halbleiterschicht 104, etwa eine siliziumbasierte Schicht, eine Silizium/Germanium-Schicht, und dergleichen, eine geeignete Dicke 104t, wie dies für die betrachteten Halbleiterbauelemente erforderlich ist. Z. B. beträgt in komplexen Anwendungen die Dicke 104t ungefähr 1 μm und weniger, wobei in sehr modernen SOI-Transistoren auf der Grundlage von Silizium die Dicke 104t im Bereich von 100 nm und deutlich weniger liegen kann. In der in 1a gezeigten Ausführungsform ist die Halbleiterschicht 104 auf der piezoelektrischen Materialschicht 103 gebildet, d. h. die Schicht 104 ist in direkten Kontakt mit dem piezoelektrischen Material 103. Somit wird in diesem Falle ein hoher Grad an mechanischer Kopplung zwischen dem Material 103 und der Schicht 104 erreicht.
  • 1b zeigt schematisch das Substrat 101 gemäß weiterer anschaulicher Ausführungsformen, in denen eine vergrabene isolierende Materialschicht 105 vorgesehen ist, in der zusätzlich zu dem piezoelektrischen Material 103 ein weiteres isolierendes Material 106 vorgesehen ist. Beispielsweise repräsentiert das Material 106 ein konventionelles vergrabenes isolierendes Material, etwa Siliziumdioxid, Siliziumnitrid und dergleichen. In der gezeigten Ausführungsform ist das piezoelektrische Material 103 direkt mit der Halbleiterschicht 104 in Kontakt, während die Schicht 106 zwischen der Schicht 103 und dem Trägermaterial 102 angeordnet ist.
  • 1c zeigt schematisch Beispiele des Substrats 101, in denen eine vergrabene isolierende Schicht 104 zusätzlich zu oder alternativ zu der Schicht 106 (siehe 1b) eine „konventionelle” isolierende Materialschicht 107 aufweist, die das piezoelektrische Material 103 von der Halbleiterschicht 104 trennt, wenn ein hohes Maß an Kompatibilität zu konventionellen Prozesstechniken und Bauelementen gewünscht ist, Das in den 1a bis 1c gezeigte Substrat 101 kann auf der Grundlage der folgenden Prozesstechniken hergestellt werden. In einigen anschaulichen Ausführungsformen wird das Trägermaterial 102 in Form eines separaten Substrats bereitgestellt und wird mit der vergrabenen isolierenden Schicht 105 beschichtet, die die piezoelektrische Materialschicht 103 umfassen kann, während in anderen Fällen die piezoelektrische Materialschicht 103 direkt auf dem Trägermaterial 102 gebildet wird. Beispielsweise wird zunächst ein dielektrisches Material gebildet und nachfolgend wird das Material 103 darauf hergestellt, beispielsweise durch Abscheiden oder Oberflächenbehandlung, durch Verbinden eines kristallinen piezoelektrischen Materials und durch Spalten desgleichen und dergleichen, wodurch eine Konfiguration erreicht wird, wie sie in 1b gezeigt ist. Falls erforderlich, kann ein zusätzliches dielektrisches Material gebildet werden, wenn ein direkter Kontakt des Materials 103 mit der Halbleiterschicht 104 als ungeeignet erachtet wird. In anderen Fällen wird das Material 103 zuerst hergestellt, woran sich das Abscheiden des Materials 107 anschließt, wie dies in 1c gezeigt ist. Daraufhin wird ein weiteres Trägermaterial, auf dem ein geeignetes Halbleitermaterial aufgebracht ist, mit der vergrabenen isolierenden Schicht 105 oder der Schicht 103 verbunden, indem Wärme und Druck ausgeübt werden, wodurch ein Verbundsubstrat hergestellt wird. Daraufhin wird eines der Trägermaterialien entfernt, beispielsweise durch Spalten, Polieren und dergleichen, um die Halbleiterschicht 104 mit einer gewünschten Dicke zu erhalten.
  • 1d zeigt schematisch eine Draufsicht des Substrats 101, in der eine Einkerbung 108 vorgesehen ist, die für das geeignete Orientieren des Substrats 101 während der Bearbeitung in einer Halbleiterfertigungsstätte verwendet werden kann. Es ist gut bekannt, dass das Halbleitermaterial 104 möglicherweise in Verbindung mit einem kristallinen Material, das in dem Trägermaterial 102 vorgesehen ist, in einer gut definierten Weise in Bezug auf die Kristallkonfiguration bereitgestellt wird. Beispielsweise wird häufig eine Oberflächenorientierung von (100) für siliziumbasierte Halbleiterschichten verwendet, wobei eine <110> Kristallachse entlang einer Richtung orientiert ist, die durch die Einkerbung 108 angegeben ist. Beispielsweise sind Feldeffekttransistoren häufig so orientiert, dass eine Kanallängsrichtung entlang der <110> Richtung ausgerichtet ist, in welchem Falle eine kompressive Verformungskomponente entlang der Stromflussrichtung zu einer erhöhten Löcherbeweglichkeit führt, während eine Zugverformungskomponente die Beweglichkeit von Elektronen erhöht. Folglich wird in einigen anschaulichen Ausführungsformen die piezoelektrische Materialschicht 103 so gebildet, dass eine Orientierung der Dipolgebiete in Bezug auf eine Stromflussrichtung von Transistorelementen oder anderen Schaltungselementen ausrichtet ist, die in und über der Halbleiterschicht 104 herzustellen sind, was der Einfachheit halber in 1d nicht gezeigt ist. Wie somit durch die Pfeile angegeben ist, ist das piezoelektrische Material 103 in Bezug auf die <110> Kristallachse oder eine physikalisch äquivalente Achse ausgerichtet, so dass das Erzeugen eines elektrischen Feldes in dieser Richtung zu einer entsprechenden Kontraktion oder Ausdehnung führt, wie dies zuvor erläutert ist. Es sollte jedoch beachtet werden, dass für eine gegebene Kristallorientierung des Substrats 101 auch eine andere Stromflussrichtung während der Bearbeitung des Substrats 101 ausgewählt werden kann, beispielsweise durch Drehen des Substrats 101, um beispielsweise 45 Grad, wenn eine Stromflussrichtung entlang einer <100> Kristallachse erforderlich ist. In diesem Falle wird die Schicht 103 in geeigneter Weise auf dem Substrat 101 vorgesehen, so dass sich eine sehr effiziente mechanische Deformation entlang der neu gewählten Stromflussrichtung ergibt.
  • Mit Bezug zu den 2a bis 2g werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen Schaltungselemente, etwa Transistoren, auf der Grundlage eines piezoelektrischen Materials hergestellt werden, das in Form eines Substrats bereitgestellt wird, etwa als das Substrat 101, wie es zuvor mit Bezug zu den 1a bis 1d erläutert ist.
  • 2a zeigt schematisch eine Draufsicht eines Halbleiterbauelements 200, das ein geeignetes Substrat aufweist (in 2a nicht gezeigt), das ein piezoelektrisches Material enthält, wie dies zuvor erläutert ist. Das Halbleiterbauelement 200 umfasst ein oder mehrere aktive Gebiete 210a, 210b, die als Halbleitergebiete zu verstehen sind, die ein geeignetes Dotierstoffprofil darin besitzen oder erhalten, um zumindest einen pn-Übergang zum Steuern eines Stromflusses in dem Halbleitermaterial zu bilden. Die aktiven Gebiete 210a, 210b, die in einer anschaulichen Ausführungsform ein Halbleitermaterial mit einer Siliziumsorte möglicherweise in Verbindung mit anderen Komponenten, etwa Germanium und dergleichen, repräsentieren, sind lateral von einer Isolationsstruktur 221 umschlossen, die in einer anschaulichen Ausführungsform in Form einer flachen Grabenisolation bereitgestellt wird. Die aktiven Gebiete 210a, 210b repräsentieren einen Teil von Schaltungselementen, etwa von Transistoren und dergleichen, deren Leistungsverhalten auf der Grundlage einer Verformung einzustellen ist, die in den aktiven Gebieten 210a, 210b erzeugt wird. Beispielsweise wird ein erstes Schaltungselement 250a auf der Grundlage des aktiven Gebiets 210a und ein zweites Schaltungselement 250b auf der Grundlage des aktiven Gebiets 210b hergestellt. Z. B. enthält das Schaltungselement 250a eine Gateelektrodenstruktur 251 oder erhält diese, wenn das Bauelement 250a einen Feldeffekttransistor repräsentiert. In diesem Falle ist eine Stromflussrichtung in dem aktiven Gebiet 210a als eine horizontale Richtung in 2a festgelegt, wie dies auch durch eine Längsrichtung L angegeben ist, Wie zuvor erläutert ist, führt somit eine Verformungskomponente entlang der Längsrichtung L zu einer Zunahme der Löcherbeweglichkeit oder Elektronenbeweglichkeit, wobei dies von der Art der Verformung oder der spezifizierten Kristallkonfiguration abhängt.
  • Das Halbleiterbauelement 200 umfasst ferner ein erstes Kontaktelement 221 und ein zweites Kontaktelement 222, die sich bis zu einer gewissen Tiefe erstrecken, um damit eine elektrische Verbindung zu den piezoelektrischen Material (nicht gezeigt) herzustellen, so dass ein geeignetes elektrisches Feld beim Anlegen einer geeigneten Spannung über den Kontaktelementen 221, 222 erzeugt wird. Die Elemente 221, 222 sind aus einer beliebigen geeigneten Materialzusammensetzung aufgebaut, beispielsweise in Form eines dotierten Halbleitermaterials, eines Metallsilizidmaterials, in Form von Wolfram, Aluminium und dergleichen. In der gezeigten Ausführungsform sind die Kontaktelemente 221, 222 in der Isolationsstruktur 221 gebildet, so dass auf das piezoelektrische Material elektrisch zugegriffen werden kann, ohne dass eine Verbindung zu dem aktiven Gebiet 210a, 210b entsteht. In diesem Falle kann eine Größe und die Art der Verformung individuell für das aktive Gebiet 210a eingestellt werden, unabhängig von Spannungen, die an dem aktiven Gebiete 210a angelegt sind.
  • 2b zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 200 während einer Fertigungsphase, in der die Kontaktelemente 221, 222 in der Isolationsstruktur 211 hergestellt werden. Wie gezeigt, umfasst das Halbleiterbauelement 200 ein Substrat 201 mit einem Trägermaterial 202, einer vergrabenen isolierenden Schicht mit einem piezoelektrischen Material 203 und eine Halbleiterschicht 204. Das Substrat 201 besitzt eine beliebige Konfiguration, wie dies auch zuvor mit Bezug zu dem Substrat 101 erläutert ist. Des weiteren enthält die Halbleiterschicht 204 einen Graben 212, der sich in der gezeigten Ausführungsform bis zu und durch das piezoelektrische Material 203 erstreckt, um eine Verbindung zu dem Trägermaterial 202 herzustellen, das ein kristallines Halbleitermaterial aufweist. Eine Implantationsmaske 213 ist über der Halbleiterschicht 204 so gebildet, dass ein Teil des Grabens 212 freigelegt ist, beispielsweise entlang einer Breitenrichtung, d. h. einer Richtung senkrecht zur Zeichenebene der 2b, die einer vertikalen Richtung in 2a entspricht, um damit über die gesamte Breite eine Verbindung zu dem piezoelektrischen Material 203 herzustellen. In der in 2b gezeigten Ausführungsform ist ferner die Maske 213 asymmetrisch in Bezug auf die Grabenlänge 212, wenn ein elektrischer Kontakt nur zu einem Teil 203a herzustellen ist, ohne eine Verbindung zu einem Bereich 203b zu erzeugen. Es sollte beachtet werden, dass ein beliebiges anderes Kontaktschema angewendet werden kann, wobei dies von der gewünschten Steuerbarkeit der Verformungsbedingungen in den aktiven Gebieten 210a, 210b (siehe 2a) abhängt. Das in 2b gezeigte Halbeleiterbauelement kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach dem Bereitstellen des Substrats 201 wird der Graben 212 unter Anwendung gut etablierter Strukturierungstechniken hergestellt, zu denen aufwendige Lithographie- und Ätztechniken gehören. Während des Ätzens des Grabens 212 in die Halbleiterschicht 204 wird der Prozess gesteuert unter Anwendung der piezoelektrischen Materialschicht 203 als eine Ätzstoppschicht oder Ätzsteuermaterialschicht, in dem beispielsweise spezielle Atomsorten erfasst werden, die in die Ätzumgebung freigesetzt werden, und dergleichen. In anderen Fällen werden, wie zuvor erläutert ist, zusätzliche isolierende Materialien, etwa Siliziumdioxid, Siliziumnitrid und dergleichen, in Verbindung mit dem piezoelektrischen Material 203 vorgesehen, so dass etablierte Ätzeigenschaften dieser Materialien während des entsprechenden Ätzprozesses vorteilhaft ausgenutzt werden können. Danach wird die Implantationsmaske 213 hergestellt, beispielsweise in Form einer Lackmaske und wird strukturiert mittels geeigneter Lithographietechniken unter Anwendung einer Lithographiemaske, die entsprechende Maskenstrukturelemente aufweist, um den gewünschten Bereich des Grabens 212 freizulegen. Daraufhin wird ein Implantationsprozess 215 ausgeführt, um eine geeignete Implantationssorte 214 einzuführen, die für einen gewünschten höheren Grad an Leitfähigkeit sorgt. Die entsprechende Dotierstoffsorte in dem Implantationsgebiete 214 stellt eine zuverlässige Verbindung zu dem Bereich 203a nach jeweiligen Ausheizprozessen bereit, wie dies durch die gestrichelte Linie 214a gezeigt ist, wodurch ein Kontaktbereich 203c erzeugt wird, der eine Verbindung zu dem piezoelektrischen Material 203a herstellt. Danach wird die weitere Bearbeitung fortgesetzt, indem die Maske 213 entfernt und der Graben 212 mit einem geeigneten dielektrischen Material, etwa Siliziumdioxid und dergleichen, gefüllt wird. Daraufhin wird die weitere Bearbeitung fortgesetzt, indem Schaltungselemente, etwa Transistoren, in und über den aktiven Gebieten 210a, 210b (siehe 2a) hergestellt werden, wobei in einer beliebigen geeigneten Fertigungsphase die Kontakte 221, 222 (siehe 2a) hergestellt werden, beispielsweise wenn Kontaktelemente für die aktiven Gebiete erzeugt werden, wenn Substratkontakte hergestellt werden und dergleichen. Zu diesem Zweck kann eine beliebige geeignete Prozesstechnik angewendet werden.
  • 2c zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, können die Kontaktelemente 221, 222 in der Isolationsstruktur 211 hergestellt werden, wobei das Kontaktelement 221 mit dem Kontaktbereich 203c über das Implantationsgebiet 214 verbunden ist. In ähnlicher Weise kann das Kontaktelement 222 mit einem zweiten Kontaktbereich 203d des piezoelektrischen Materials 203a über ein entsprechendes Implantationsgebiete 214a verbunden sein. Durch Verbinden der Kontaktelemente 221, 222 mit einer geeigneten Spannungsquelle wird folglich ein elektrisches Feld in dem Material 203 aufgebaut, das sich im Wesentlichen gleichmäßig entlang der Längsrichtung innerhalb des Materials 203a erstreckt und somit zu einer entsprechenden mechanischen Deformation führt, die wiederum eine entsprechende Größe und Art an Verformung innerhalb des aktiven Gebiets 210a nach sich zieht. Somit können die Verformungsbedingungen in dem aktiven Gebiet 210a individuell durch die Kontaktelemente 221, 222 eingestellt werden, um damit in geeigneter Weise das Leistungsverhalten eines Schaltungselements einzustellen, das in und über dem aktiven Gebiete 210a gebildet wird.
  • 2d zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 200, in welchem die Verformungsbedingungen in den aktiven Gebieten 210b, 210a auf der Grundlage der piezoelektrischen Materialien 203b, 203a individuell eingestellt werden, indem eine geeignete Kontaktstruktur vorgesehen wird, die die Kontaktelemente 221, 222 und mindestens ein weiteres Kontaktelement 223 enthält. In der gezeigten Ausführungsform wird das Kontaktelement 221 als ein kombiniertes Kontaktelement verwendet, um eine Verbindung sowohl zu dem piezoelektrischen Material 203a und dem Material 203b über den Kontaktbereich 203c und einem entsprechenden Kontaktbereich 203e herzustellen. Es sollte jedoch beachtet werden, dass in anderen Fällen separate Kontaktelemente vorgesehen werden können, um eine Verbindung zu dem Kontaktbereich 203e herzustellen, wenn dies gewünscht ist. In ähnlicher Weise stellt das Kontaktelement 223, das in schematischer Weise gezeigt ist, eine Verbindung zu einem Kontaktbereich 203f her, so dass die gewünschte Spannung über die Kontaktelemente 223, 221 angelegt werden kann, um damit eine gewisse Art an Verformung 210t in dem aktiven Gebiet 210b zu erzeugen, wie dies zuvor erläutert ist. Beispielsweise repräsentiert das aktive Gebiet 210b einen Teil des Schaltungselements 250b, in welchem eine Zunahme der Elektronbeweglichkeit in einer speziellen Zone 252, etwa einem Kanalgebiet, zu einem besseren Bauteilleistungsverhalten führt. Somit kann in diesem Falle die Spannung über den Kontaktelementen 223, 221 geeignet so gewählt werden, dass die Verformungskomponente 210t in Form einer Zugverformungskomponente erhalten wird. In ähnlicher Weise repräsentiert das aktive Gebiet 210a ggf. einen Teil des Schaltungselements 250a, in welchem eine spezielle Zone 252 ein höheres Leistungsverhalten beim Erzeugen einer kompressiven Verformungskomponente erfährt. In diesem Falle kann somit die Spannung über den Kontakten 221, 222 so gewählt werden, dass das elektrische Feld in dem Material 203a zu einer kompressiven Verformungskomponente 210c führt.
  • Durch das Bereitstellen eines geeigneten Kontaktschemas zur Verbindung mit den piezoelektrischen Materialien 203a, 203b können somit geeignete Verformungsbedingungen eingerichtet werden, die durch Auswählen der Polarität und der Größe der entsprechenden Spannung eingestellt werden können. Somit kann das Leistungsverhalten der Schaltungselemente 250a, 250b beim Betrieb des Bauelements 200 variiert werden, beispielsweise zum Anpassen des Leistungsverhaltens eines oder mehrerer der Elemente 250a, 250b, und dergleichen. Es sollte beachtet werden, dass mehrere aktive Gebiete, die die gleiche Art an Verformungsbedingungen erfordern, auf der Grundlage einer gemeinsamen Steuerspannung gesteuert werden können, während in anderen Fallen mehrere Schaltungselemente in und über einem einzelnen aktiven Gebiet hergestellt werden können, wodurch im Wesentlichen identische Verformungsbedingungen für jedes dieser Schaltungselemente erzeugt werden.
  • Mit Bezug zu den 2e bis 2g werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen das piezoelektrische Material über das aktive Gebiet kontaktiert wird, ohne dass zusätzliche Kontaktelemente erforderlich sind.
  • 2e zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 200, wenn es der Einwirkung einer Ätzumgebung 217 ausgesetzt ist, um den Graben 212 auf der Grundlage einer Ätzmaske 216 zu bilden. In der gezeigten Ausführungsform wird dieser Prozess 217 auf der Grundlage gut etablierter Ätztechniken ausgeführt, wobei geeignete Endpunkterkennungsverfahren und dergleichen beim Freilegen des piezoelektrischen Materials 203 angewendet werden. in anderen Fällen wird, wie zuvor erläutert ist, der Ätzprozess 217 so lange fortgesetzt, bis durch die Schicht 203 geätzt ist und es wird ein weiteres isolierendes Material bereitgestellt, beispielsweise Siliziumdioxidmaterial, das als eine Ätzsteuerschicht dient.
  • 2f zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, d. h. nach dem Ätzen durch die Schicht 203 und dem Füllen des Grabens 212 (siehe 2e) mit einem geeigneten dielektrischen Material, um die Isolationsstruktur 211 herzustellen. Somit kann die Isolationsstruktur 211 auf der Grundlage eines hohen Grades an Kompatibilität zu konventionellen Prozesstechniken hergestellt werden, wodurch die aktiven Gebiete 210a, 210b und die entsprechenden Materialschichten 203a, 203b als „Inseln” bereitgestellt werden, die durch die Struktur 211 getrennt sind.
  • 2g zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Fertigungsstadium. In der gezeigten Ausführungsform repräsentieren die Schaltungselemente 250a, 250b, die auf der Grundlage der aktiven Gebiete 210a, 210b hergestellt sind, Transistorelemente, deren Leistungsverhalten auf Basis spezieller Verformungsbedingungen eingestellt wird, wie dies zuvor beschrieben ist. In einer anschaulichen Ausführungsform repräsentieren die Transistoren 250a, 250b Feldeffekttransistoren mit einer Gateelektrodenstruktur 251, die eine Gateisolationsschicht 251b aufweist, die ein Gateelektrodenmaterial 251a von dem Kanalgebiet 252 trennt. Die Gateelektrodenstruktur 251 kann weitere Komponenten enthalten, etwa ein Metallsilizid und dergleichen, falls dies erforderlich ist. Es sollte beachtet werden, dass in anderen Ausführungsformen die Gateelektrodenstruktur 251 ein dielektrisches Material mit großem ε aufweisen kann, d. h. das dielektrische Material besitzt eine Dielektrizitätskonstante von ungefähr 10,0 oder höher, wobei dieses Material in der Gateisolationsschicht 251b enthalten ist. In ähnlicher Weise kann das Elektrodenmaterial 151a ein metallenthaltendes Material aufweisen, das mit der Gateisolationsschicht 251b in Kontakt ist. Die Transistoren 250a, 250b enthalten Drain- und Sourcegebiete 253, die durch das Kanalgebiet 252 getrennt sind. In einigen anschaulichen Ausführungsformen repräsentiert der Transistor 250a einen Transistor, der eine Zugverformungskomponente 252t erfordert, während der Transistor 250b einen Transistor darstellt, der eine kompressive Verformungskomponente 252c erfordert. Z. B. repräsentieren die Transistoren 250a, 250b einen n-Kanaltransistor und einen p-Kanaltransistor. Es sollte beachtet werden, dass in anderen Fällen die Transistoren 250a, 250b die gleiche Art an Verformung, jedoch mit unterschiedlicher Größe erfordern können, und dergleichen. Wie gezeigt, erstrecken sich die Drain- und Sourcegebiete 253 bis hinab zu den entsprechenden piezoelektrischen Materialien 203a, 203b, wodurch ein geeignetes Kontaktschema geschaffen wird, um ein elektrisches Feld zumindest temporär innerhalb der Materialien 203a, 203b entsprechend den jeweiligen Versorgungsspannungen zu erzeugen, die an den Drain- und Sourcegebieten 253 anliegen. Z. B. erhält in dem Transistor 250a das Draingebiet oder das Sourcegebiet 253 die Versorgungsspannung VDD, während das andere Drain- oder Sourcegebiet 253 Massepotential während eines speziellen Betriebszustands aufweist. In diesem Falle kann die Verformungskomponente 252t in dem Kanalgebiet 252 des Transistors 250a erzeugt werden, was zu einem verbesserten Leistungsverhalten führt, zumindest solange die entsprechende Spannung an den Drain- und Sourcegebieten 253 abfällt. In ähnlicher Weise kann der Transistor 250b in Form eines p-Kanaltransistors die Versorgungsspannung VDD und Massepotential aufweisen, wodurch die kompressive Verformungskomponente 252c erzeugt wird, da das elektrische Feld in dem Material 203b in entgegengesetzter Richtung im Vergleich zu dem elektrischen Feld in dem Material 203a in Bezug auf die Versorgungsspannungen aufgebaut wird, wie sie in 2g gezeigt sind. Somit kann in diesem Falle das Leistungsverhalten des Transistors 250b verbessert werden, zumindest solange ein entsprechender Spannungsabfall zwischen den Drain- und Sourcegebieten 253 besteht. Z. B. führt in dem Transistor 250a eine positive Spannung, die an der Gateelektrodenstruktur 251 anliegt, zu der Erzeugung eines leitenden Kanals, der eine bessere Leitfähigkeit auf Grund der Anwesenheit der Zugverformungskomponente 252t besitzt, solange ein ausreichender Spannungsabfall über den Drain- und Sourcegebieten 253 besteht. Folglich kann in diesem Fall der Transistor 250a einen erhöhten Durchlassstrom besitzen, um damit eine größere Schaltgeschwindigkeit zu erreichen. In ähnlicher Weise besitzt der Transistor 250b ein besseres Leistungsverhalten, zumindest während eines Schaltereignisses.
  • Die Transistoren 250a, 250b können auf der Grundlage gut etablierter Fertigungstechniken hergestellt werden, wobei jedoch im Gegensatz zu konventionellen Strategien unterschiedliche Verformungsbedingungen erzeugt werden, indem ein einzelnes Material in Form der Schichten 203a, 203b verwendet wird, ohne dass komplexe separate Prozessstrategien für die Transistoren 250a, 250b erforderlich sind. Es sollte jedoch beachtet werden, dass bei Bedarf auch andere verformungsinduzierende Mechanismen in einem oder in beiden Transistoren 250a, 250b eingerichtet werden können. Beispielsweise kann eine verformungsinduzierende Halbleiterlegierung in die aktiven Gebiete 210a, 210b eingebettet werden, indem beispielsweise Aussparungen darin hergestellt werden und in dem ein geeignetes Halbleiterlegierungsmaterial abgeschieden wird, wie dies zuvor erläutert ist. Ferner können verformungsinduzierende dielektrische Materialien über einen oder beiden Transistoren 250a, 250b gemäß gut etablierter Verspannungstechniken aufgebracht werden. Auf diese Weise können „statische” oder „permanente” Verformungsbedingungen in einem oder beiden der Transistoren 250a, 250b eingerichtet werden, während der Mechanismus basierend auf der Materialschicht 203a, 203b für eine effiziente Modulation der statischen Verformungsbedingungen sorgt.
  • Es gilt also: Die vorliegende Erfindung stellt Halbleiterbauelemente, Substrate zur Herstellung dieser Bauelemente und Verfahren zum Betreiben des Halbleiterbauelements bereit, wobei ein piezoelektrisches Material zum Einstellen der Verformungsbedingungen innerhalb von Schaltungselementen, etwa von Feldeffekttransistoren, verwendet wird. Dazu wird ein geeignetes piezoelektrisches Material in unmittelbarer Nähe zu dem aktiven Halbleitergebiet, etwa einem Kanalgebiet, bereitgestellt und beim Anlegen einer geeigneten Spannung wird eine Verformungskomponente erzeugt, was in einer steuerbaren Weise bewerkstelligt werden kann oder was vom Funktionsstatus eines Schaltungselements abhängen kann, das in und über dem betrachteten Halbleitergebiet gebildet ist. Folglich können unterschiedliche Arten an Verformung an Schaltungselementen, etwa Feldeffekttransistoren, auf der Grundlage eines einzelnen Herstellungsschemas eingerichtet werden, wodurch die Komplexität des gesamten Fertigungsablaufes deutlich verringert wird.

Claims (24)

  1. Halbleiterbauelement mit: einem Halbleitergebiet (204), das ein Kanalgebiet eines Feldeffekttransistors umfasst und das über einem Substrat (102) gebildet ist; einer Kontaktstruktur (221, 222), die eine Verbindung zu dem Halbleitergebiet herstellt, um eine Richtung (L) eines Stromflusses durch das Halbleitergebiet festzulegen, wobei die Stromflussrichtung entlang einer Kristallachse orientiert ist, die eine <110>-Achse, eine zu dieser physikalisch äquivalente Achse oder eine <100>-Achse ist; einem piezoelektrischen Gebiet (203), das über dem Substrat gebildet und mechanisch mit dem Halbleitergebiet gekoppelt ist, wobei das piezoelektrische Material in Bezug auf die Kristallachse ausgerichtet ist, so dass das Erzeugen eines elektrischen Feldes in Richtung der Kristallachse zu einer Kontraktion oder Ausdehnung in der Richtung der Kristallachse führt; einem ersten Kontakt (221), der mit einem ersten Kontaktbereich des piezoelektrischen Gebiets in Kontakt ist; und einem zweiten Kontakt (222), der mit einem zweiten Kontaktbereich des piezoelektrischen Gebiets in Kontakt ist, wobei der erste und der zweite Kontaktbereich des piezoelektrischen Gebiets so angeordnet sind, dass eine elektrische Feldrichtung in dem piezoelektrischen Gebiet definiert ist, die zu der Richtung des Stromflusses durch das Halbleitergebiet ausgerichtet ist.
  2. Halbleiterbauelement nach Anspruch 1, wobei das Halbleitergebiet mindestens einen pn-Übergang aufweist.
  3. Halbleiterbauelement nach Anspruch 1, wobei der erste und der zweite Kontakt mit der Kontaktstruktur verbunden sind.
  4. Halbleiterbauelement nach Anspruch 3, wobei der erste Kontakt mit einem ersten Transistoranschluss und der zweite Kontakt mit einem zweiten Transistoranschluss verbunden ist.
  5. Halbleiterbauelement nach Anspruch 4, wobei der erste Transistoranschluss ein Drainanschluss und der zweite Transistoranschluss ein Sourceanschluss ist.
  6. Halbleiterbauelement nach Anspruch 1, wobei die Kontaktstruktur und der erste und der zweite Kontakt derart ausgebildet sind, dass das Halbleitergebiet und das piezoelektrische Gebiet jeweils separat mit einer entsprechenden Vorspannung beaufschlagt werden können.
  7. Halbleiterbauelement nach Anspruch 1, das ferner eine Isolationsstruktur aufweist, die das Halbleitergebiet und das piezoelektrische Gebiet lateral umschließt.
  8. Halbleiterbauelement nach Anspruch 1, das ferner eine Gateelektrodenstruktur aufweist, die benachbart zu einem Teil des Halbleitergebiets ausgebildet ist.
  9. Halbleiterbauelement nach Anspruch 8, wobei eine Länge der Gateelektrodenstruktur ungefähr 50 Nanometer (nm) oder weniger beträgt.
  10. Halbleiterbauelement nach Anspruch 1, das ferner umfasst: ein zweites Halbleitergebiet, eine zweite Kontaktstruktur, die eine Verbindung zu dem zweiten Halbleitergebiet herstellt, so dass eine Richtung eines Stromflusses durch das zweite Halbleitergebiet festgelegt ist, ein zweites piezoelektrisches Gebiet, das über dem Substrat so gebildet ist, dass es mechanisch mit dem zweiten Halbleitergebiet gekoppelt ist, einen dritten Kontakt, der mit einem ersten Kontaktbereich des zweiten piezoelektrischen Gebiets verbunden ist, und einen vierten Kontakt, der mit einem zweiten Kontaktbereich des zweiten piezoelektrischen Gebiets verbunden ist, wobei der erste und der zweite Kontaktbereich des zweiten piezoelektrischen Gebiets so positioniert sind, dass eine elektrische Feldrichtung in dem zweiten piezoelektrischen Gebiet festgelegt ist, die zu der Richtung des Stromflusses durch das zweite Halbleitergebiet ausgerichtet ist.
  11. Halbleiterbauelement nach Anspruch 10, wobei das Halbleitergebiet Drain- und Sourcegebiete und ein Kanalgebiet eines n-Kanaltransistors aufweist, und wobei das zweite Halbleitergebiet Drain- und Sourcegebiete und ein Kanalgebiet eines p-Kanaltransistors aufweist.
  12. Halbleiterbauelement nach Anspruch 11, wobei der erste, der zweite, der dritte und der vierte Kontakt elektrisch so angeschlossen sind, dass entgegengesetzt orientierte elektrische Felder in dem piezoelektrischen Gebiet und dem zweiten piezoelektrischen Gebiet erzeugt werden.
  13. Substrat zur Herstellung von Halbleitern, wobei das Substrat umfasst: ein Trägermaterial (102); ein vergrabenes isolierendes Material (103, 106), das auf dem Trägermaterial ausgebildet ist, wobei das vergrabene isolierende Material eine piezoelektrische Materialschicht aufweist; und eine kristalline Halbleiterschicht (104), die eine Kristallachse aufweist, die eine <110>-Achse, eine zu dieser physikalisch äquivalente Achse oder eine <100>-Achse ist, und auf dem vergrabenen isolierenden Material (103, 106) gebildet ist, wobei das piezoelektrische Material in Bezug auf die Kristallachse ausgerichtet ist, so dass das Erzeugen eines elektrischen Feldes in Richtung der Kristallachse zu einer Kontraktion oder Ausdehnung in der Richtung der Kristallachse führt.
  14. Substrat nach Anspruch 13, wobei das Trägermaterial ein kristallines Halbleitermaterial aufweist.
  15. Substrat nach Anspruch 13, wobei das vergrabene isolierende Material ein erstes isolierendes Material aufweist, das zwischen dem Trägermaterial und der piezoelektrischen Materialschicht gebildet ist.
  16. Substrat nach Anspruch 14, wobei die piezoelektrische Materialschicht auf dem kristallinen Halbleitermaterial des Trägermaterials gebildet ist, und wobei die kristalline Halbleiterschicht auf der piezoelektrischen Materialschicht gebildet ist.
  17. Substrat nach Anspruch 13, wobei eine Dicke der kristallinen Halbleiterschicht ungefähr 1 μm oder weniger beträgt.
  18. Substrat nach Anspruch 13, wobei eine Dicke der piezoelektrischen Materialschicht ungefahr 1 μm oder weniger beträgt.
  19. Verfahren zum Erzeugen einer Verformung in einem Halbleiterbauelement, wobei das Verfahren umfasst: Bereitstellen eines piezoelektrischen Gebiets (203a) derart, dass dieses mechanisch mit einem aktiven Gebiet eines Feldeffekttransistors (250a) gekoppelt ist, wobei das aktive Gebiet eine Kristallachse aufweist, die eine <110>-Achse, eine zu dieser physikalisch äquivalente Achse oder eine <100>-Achse ist, und wobei das piezoelektrische Material in Bezug auf die Kristallachse ausgerichtet ist, so dass das Erzeugen eines elektrischen Feldes in Richtung der Kristallachse zu einer Kontraktion oder Ausdehnung in der Richtung der Kristallachse führt; Erzeugen des elektrischen Feldes in dem piezoelektrischen Gebiet, so dass das Gebiet zu einer Stromflussrichtung in dem aktiven Gebiet ausgerichtet ist, wobei das elektrische Feld eine kompressive Verformung oder eine Zugverformung in dem aktiven Gebiet entlang der Stromflussrichtung hervorruft; und Erzeugen eines Stromflusses in dem aktiven Gebiet.
  20. Verfahren nach Anspruch 19, wobei das aktive Gebiet ein Kanalgebiet des Feldeffekttransistors umfasst und wobei das elektrische Feld in dem piezoelektrischen Gebiet so gesteuert wird, dass ein Durchlassstrom durch das Kanalgebiet gesteuert wird.
  21. Verfahren nach Anspruch 19, das ferner umfasst: Erzeugen eines elektrischen Feldes in einem zweiten piezoelektrischen Gebiet, so dass das Feld zu einer Stromflussrichtung in einem zweiten aktiven Gebiet ausgerichtet ist, das mechanisch mit dem zweiten piezoelektrischen Gebiet gekoppelt ist, wobei das elektrische Feld in dem zweiten piezoelektrischen Gebiet die entgegengesetzte Verformung im Verhältnis zu der kompressiven Verformung und der Zugverformung in dem zweiten aktiven Gebiet hervorruft.
  22. Verfahren nach Anspruch 21, wobei das aktive Gebiet ein Kanalgebiet eines n-Kanaltransistors und das zweite aktive Gebiet ein Kanalgebiet eines p-Kanaltransistors umfasst.
  23. Verfahren nach Anspruch 22, wobei die elektrisch in Felder des piezoelektrischen Gebiets und des zweiten piezoelektrischen Gebiets in einer abwechselnden Weise erzeugt werden.
  24. Verfahren nach Anspruch 22, das ferner umfasst: Steuern des elektrischen Feldes in dem piezoelektrischen Gebiet und in dem zweiten piezoelektrischen Gebiet derart, dass ein Durchlassstrom des n-Kanaltransistors und des p-Kanaltransistors individuell eingestellt werden.
DE102009010843.2A 2009-02-27 2009-02-27 Substrate und Halbleiterbauelemente hergestellt unter Einsatz einer Verformungstechnologie unter Anwendung eines piezoelektrischen Materials und Verfahren zum Einsatz einer derartigen Verformungstechnolgie Expired - Fee Related DE102009010843B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102009010843.2A DE102009010843B4 (de) 2009-02-27 2009-02-27 Substrate und Halbleiterbauelemente hergestellt unter Einsatz einer Verformungstechnologie unter Anwendung eines piezoelektrischen Materials und Verfahren zum Einsatz einer derartigen Verformungstechnolgie
US12/711,322 US8884379B2 (en) 2009-02-27 2010-02-24 Strain engineering in semiconductor devices by using a piezoelectric material
US14/502,428 US9263582B2 (en) 2009-02-27 2014-09-30 Strain engineering in semiconductor devices by using a piezoelectric material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009010843.2A DE102009010843B4 (de) 2009-02-27 2009-02-27 Substrate und Halbleiterbauelemente hergestellt unter Einsatz einer Verformungstechnologie unter Anwendung eines piezoelektrischen Materials und Verfahren zum Einsatz einer derartigen Verformungstechnolgie

Publications (2)

Publication Number Publication Date
DE102009010843A1 DE102009010843A1 (de) 2010-11-11
DE102009010843B4 true DE102009010843B4 (de) 2014-04-10

Family

ID=42666730

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009010843.2A Expired - Fee Related DE102009010843B4 (de) 2009-02-27 2009-02-27 Substrate und Halbleiterbauelemente hergestellt unter Einsatz einer Verformungstechnologie unter Anwendung eines piezoelektrischen Materials und Verfahren zum Einsatz einer derartigen Verformungstechnolgie

Country Status (2)

Country Link
US (2) US8884379B2 (de)
DE (1) DE102009010843B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2965658A1 (fr) * 2010-10-04 2012-04-06 St Microelectronics Crolles 2 Couche semi conductrice sur isolant susceptible d'être contrainte, et son procédé de fabrication
US10014331B2 (en) * 2016-03-31 2018-07-03 Skyworks Solutions, Inc. Field-effect transistor devices having proximity contact features
US10734531B2 (en) 2017-06-22 2020-08-04 The Penn State Research Foundation Two-dimensional electrostrictive field effect transistor (2D-EFET)
CN109920844A (zh) * 2019-03-26 2019-06-21 电子科技大学 一种绝缘栅型压电场效应晶体管
US11296224B1 (en) * 2021-06-16 2022-04-05 Purdue Research Foundation Non-volatile polarization induced strain coupled 2D FET memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060278903A1 (en) * 2005-05-31 2006-12-14 Kabushiki Kaisha Toshiba Semiconductor device with electrostrictive layer in semiconductor layer and method of manufacturing the same
US20070186397A1 (en) * 2006-02-09 2007-08-16 Samsung Electronics Co., Ltd. Method of forming piezoelectric actuator of inkjet head

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1277374B (de) * 1964-09-30 1968-09-12 Hitachi Ltd Mechanisch-elektrischer Wandler
US3463973A (en) * 1967-09-12 1969-08-26 Rca Corp Insulating ferroelectric gate adaptive resistor
US3585415A (en) * 1969-10-06 1971-06-15 Univ California Stress-strain transducer charge coupled to a piezoelectric material
US6596570B2 (en) * 2001-06-06 2003-07-22 International Business Machines Corporation SOI device with reduced junction capacitance
US6884702B2 (en) * 2002-06-04 2005-04-26 Advanced Micro Devices, Inc. Method of making an SOI semiconductor device having enhanced, self-aligned dielectric regions in the bulk silicon substrate
JP4342959B2 (ja) * 2003-01-21 2009-10-14 株式会社ルネサステクノロジ 容量値測定用回路及び配線特性の解析方法
US7586158B2 (en) * 2005-07-07 2009-09-08 Infineon Technologies Ag Piezoelectric stress liner for bulk and SOI
JP2007305666A (ja) * 2006-05-09 2007-11-22 Toshiba Corp 半導体装置およびその製造方法
US7550330B2 (en) * 2006-11-29 2009-06-23 International Business Machines Corporation Deep junction SOI MOSFET with enhanced edge body contacts

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060278903A1 (en) * 2005-05-31 2006-12-14 Kabushiki Kaisha Toshiba Semiconductor device with electrostrictive layer in semiconductor layer and method of manufacturing the same
US20070186397A1 (en) * 2006-02-09 2007-08-16 Samsung Electronics Co., Ltd. Method of forming piezoelectric actuator of inkjet head

Also Published As

Publication number Publication date
DE102009010843A1 (de) 2010-11-11
US8884379B2 (en) 2014-11-11
US20100219719A1 (en) 2010-09-02
US9263582B2 (en) 2016-02-16
US20150054083A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
DE102005052054B4 (de) Halbleiterbauteil mit Transistoren mit verformten Kanalgebieten und Verfahren zu seiner Herstellung
DE112011106092B3 (de) Halbleiter, der durch elastische Kantenrelaxation eines Stressors in Kombination mit einer vergrabenen Isolierschicht verspannt wird
DE102005051994B4 (de) Verformungsverfahrenstechnik in Transistoren auf Siliziumbasis unter Anwendung eingebetteter Halbleiterschichten mit Atomen mit einem großen kovalenten Radius
DE102005057074B4 (de) Verfahren zum Reduzieren von Kristalldefekten in verformten Transistoren durch eine geneigte Voramorphisierung
DE102008030854B4 (de) MOS-Transistoren mit abgesenkten Drain- und Source-Bereichen und nicht-konformen Metallsilizidgebieten und Verfahren zum Herstellen der Transistoren
DE102008035816B4 (de) Leistungssteigerung in PMOS- und NMOS-Transistoren durch Verwendung eines eingebetteten verformten Halbleitermaterials
DE102004052578B4 (de) Verfahren zum Erzeugen einer unterschiedlichen mechanischen Verformung in unterschiedlichen Kanalgebieten durch Bilden eines Ätzstoppschichtstapels mit unterschiedlich modifizierter innerer Spannung
DE102005041225B3 (de) Verfahren zur Herstellung vertiefter verformter Drain/Source-Gebiete in NMOS- und PMOS-Transistoren
DE102012206478B4 (de) Extrem-dünner-Halbleiter-auf-Isolator(ETSOI)-FET mit einem Rück-Gate und verringerter Parasitärkapazität sowie Verfahren zu dessen Herstellung
DE102007020258B4 (de) Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung
DE102005057073B4 (de) Herstellungsverfahren zur Verbesserung der mechanischen Spannungsübertragung in Kanalgebieten von NMOS- und PMOS-Transistoren und entsprechendes Halbleiterbauelement
DE102006062917B4 (de) Verfahren zum Betreiben eines Transistorbauelements
DE102006019937B4 (de) Verfahren zur Herstellung eines SOI-Transistors mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers
DE102009010882B4 (de) Transistor mit einer eingebetteten Halbleiterlegierung in Drain- und Sourcegebieten, die sich unter die Gateelektrode erstreckt und Verfahren zum Herstellen des Transistors
DE102010038742B4 (de) Verfahren und Halbleiterbauelement basierend auf einer Verformungstechnologie in dreidimensionalen Transistoren auf der Grundlage eines verformten Kanalhalbleitermaterials
DE102006019835B4 (de) Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
DE102007041210B4 (de) Verfahren zur Verspannungsübertragung in einem Zwischenschichtdielektrikum durch Vorsehen einer verspannten dielektrischen Schicht über einem verspannungsneutralen dielektrischen Material in einem Halbleiterbauelement und entsprechendes Halbleiterbauelement
DE102006035669B4 (de) Transistor mit einem verformten Kanalgebiet, das eine leistungssteigernde Materialzusammensetzung aufweist und Verfahren zur Herstellung
DE102006009225A1 (de) Herstellung von Silizidoberflächen für Silizium/Kohlenstoff-Source/Drain-Gebieten
DE112004002307T5 (de) Transistor mit Silizium- und Kohlenstoffschicht in dem Kanalbereich
DE102004031708B4 (de) Verfahren zum Herstellen eines Substrats mit kristallinen Halbleitergebieten unterschiedlicher Eigenschaften
DE102009023237B4 (de) Verfahren zum Herstellen von Transistorelementen mit unterschiedlicher Verformung und Halbleiterbauelement
DE112011100975B4 (de) Verfahren zur Herstellung biaxial verspannter Feldeffekttransistor-Bauelemente
DE102005046977B4 (de) Verfahren zum Erzeugen einer unterschiedlichen mechanischen Verformung mittels Kontaktätzstoppschichtstapels mit einer dazwischen liegenden Ätzstoppschicht
DE102006030264B4 (de) Verfahren zur Herstellung von Transistoren mit einem Kanal mit biaxialer Verformung, die durch Silizium/Germanium in der Gateelektrode hervorgerufen wird

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Owner name: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG,, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

R016 Response to examination communication
R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20120125

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20120125

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20150113

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee