WO2024048764A1 - 結晶、積層構造体、素子、電子デバイス、電子機器及びシステム - Google Patents

結晶、積層構造体、素子、電子デバイス、電子機器及びシステム Download PDF

Info

Publication number
WO2024048764A1
WO2024048764A1 PCT/JP2023/032023 JP2023032023W WO2024048764A1 WO 2024048764 A1 WO2024048764 A1 WO 2024048764A1 JP 2023032023 W JP2023032023 W JP 2023032023W WO 2024048764 A1 WO2024048764 A1 WO 2024048764A1
Authority
WO
WIPO (PCT)
Prior art keywords
crystal
film
laminated structure
metal compound
compound
Prior art date
Application number
PCT/JP2023/032023
Other languages
English (en)
French (fr)
Inventor
健 木島
Original Assignee
株式会社Gaianixx
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Gaianixx filed Critical 株式会社Gaianixx
Publication of WO2024048764A1 publication Critical patent/WO2024048764A1/ja

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings

Definitions

  • the present invention relates to crystals, laminated structures, elements, electronic devices, electronic equipment, and systems.
  • An object of the present invention is to provide a crystal having excellent crystallinity, a laminated structure, and an element, electronic device, electronic equipment, and system using the same.
  • the inventors of the present invention formed at least a compound film on a crystal substrate, and then formed a crystalline metal compound containing as a main component a metal compound containing compounds of Hf, Zr, and Si.
  • the stacking is performed by forming the crystalline film using a compound element in the compound film, thereby producing crystals and a stacked structure having excellent crystallinity. can be easily obtained, and when a conductive film, a semiconductor film, and a piezoelectric film are formed on the crystal, it has excellent crystallinity and has excellent electrode properties and various properties of the functional film.
  • crystals and laminated structures are particularly suitable as buffer layers for applications, and are also useful for peeling and transfer, and that such crystals and laminated structures can solve the above-mentioned conventional problems all at once. I found out. Further, after obtaining the above knowledge, the present inventors conducted further studies and completed the present invention.
  • An electronic device comprising a crystal or a laminate structure, wherein the crystal is the crystal according to any one of [1] to [8], or the laminate structure is the crystal according to any one of [9] or [8] above. 10].
  • An electronic device characterized by being the laminated structure according to item 10.
  • a method for producing a laminated structure comprising forming at least a compound film on a crystal substrate, and then laminating a crystal film containing a crystal made of a crystalline metal compound containing a metal compound as a main component, the method comprising: .
  • a method for manufacturing a laminated structure characterized in that the method is carried out by forming the crystal film using a compound element in the compound film.
  • the metal compound contains a compound of Hf, Zr, and Si.
  • the laminated structure according to [19] above which has a buried layer comprising: [21] Between the crystal substrate and the crystal film, an amorphous thin film containing a constituent metal of the crystal film and/or the crystal substrate, and one or more of the amorphous thin films embedded in a part of the crystal substrate; The laminated structure according to [19], further comprising a buried layer containing a constituent metal. [22] The laminated structure according to any one of [19] to [21], wherein the constituent metal contains Hf. [23] The laminated structure according to any one of [19] to [22], wherein the amorphous thin film has a thickness of 1 nm to 10 nm.
  • the crystal and the laminated structure of the present invention have excellent crystallinity, and elements, electronic devices, electronic equipment, and systems using the crystal and the laminated structure have good characteristics of their respective functional films. It has the effect of becoming a thing.
  • FIG. 1 is a diagram schematically showing an example of a preferred embodiment of a laminated structure of the present invention.
  • FIG. 3 is a diagram schematically showing an SOI island formation process in peeling and transfer, which is an example of a preferable application of the laminated structure of the present invention.
  • FIG. 3 is a diagram schematically showing an HF etching step in peeling/transfer, which is an example of a preferred application of the laminated structure of the present invention.
  • FIG. 2 is a diagram schematically showing a step of attaching the laminated structure of the present invention to a flexible substrate in peeling and transfer, which is an example of a preferred application example. It is a figure which shows typically the peeling process in peeling and transfer which is an example of the suitable application example of the laminated structure of this invention.
  • FIG. 3 is a diagram schematically showing an example of an insulating film forming step of a preferred method for manufacturing a laminated structure of the present invention.
  • a cross-sectional STEM image observed in an example is shown.
  • the XPS analysis results in Examples are shown.
  • 1 is a diagram schematically showing a preferred example of an insulated gate bipolar transistor (IGBT) obtained in the present invention.
  • 11 is a diagram schematically showing an example of a suitable manufacturing process for the insulated gate bipolar transistor (IGBT) of FIG. 10.
  • FIG. 1 is a diagram schematically showing a preferred example of a power supply system.
  • FIG. 1 is a diagram schematically showing a preferred example of a power supply system.
  • FIG. 2 is a diagram schematically showing a preferred example of a system device. It is a figure which shows typically a suitable example of the power supply circuit diagram of a power supply device.
  • 1 is a diagram schematically showing a film forming apparatus suitably used in Examples. A cross-sectional STEM image measured in an example is shown. A STEM image measured in an example is shown. A STEM image of a buried layer measured in an example is shown. The XRD measurement results measured in Examples are shown.
  • the crystal of the present invention is a crystal made of a crystalline metal compound containing a metal compound as a main component, and is characterized in that the metal compound includes a compound of Hf, Zr, and Si.
  • the crystal may be a single crystal or a polycrystal.
  • the crystal is preferably a crystal made of a crystalline metal compound containing a metal compound as a main component, and the metal compound is preferably a crystal containing Hf and/or Zr and Si. It is also more preferable that the metal compound contains Hf and Si.
  • the crystalline metal compound is not particularly limited as long as it contains the metal compound as a main component, and the metal compound preferably contains a compound of Hf, Zr, and Si.
  • the term "main component" may be, for example, as long as the crystal contains compounds of Hf, Zr, and Si in an atomic ratio of 0.5 or more of the metal compounds.
  • the atomic ratio of Hf, Zr and Si to all metal elements in the metal compound is preferably 0.7 or more, more preferably 0.8 or more.
  • the crystalline metal compound preferably has a cubic or hexagonal crystal structure, and is more preferably (111), (100), (010) or (0001) oriented. Further, in the present invention, it is preferable that the crystalline metal compound contains a compound of Si at 5 atomic % or more based on the crystalline metal compound, and the crystalline metal compound preferably contains a compound of Hf and a compound of Zr. It is also preferable to contain 50 atomic % or more of the compound based on the crystalline metal compound. According to such a preferable range, it can not only be used as an excellent buffer layer, but also exhibit good characteristics as a ferroelectric material, and further improve electrical properties (especially the relationship between the conductive layer and the insulating layer).
  • the compound of the crystalline metal compound may also be a known compound, and examples of the compound include oxide, nitride, oxynitride, sulfide, oxysulfide, boride, oxyboride, carbide, and oxynitride.
  • examples include carbides, boron carbides, boron nitrides, boron sulfides, carbonitrides, carbon sulfides, and carboborides, but in the present invention, oxides or nitrides are used to reduce stress during heteroepitaxial growth, for example.
  • the buffer layer can be more excellent in relaxation and warpage reduction.
  • the crystalline metal compound is preferably a crystalline metal oxide, the compound film is preferably an oxide film, and the compound element is preferably oxygen.
  • the crystalline metal compound is preferably a crystalline metal oxide, the compound film is preferably an oxide film, and the compound element is preferably oxygen.
  • the crystalline metal compound is preferably a crystalline nitride, the compound film is preferably a nitride film, and the compound element is preferably nitrogen.
  • the crystal is in the form of a film (hereinafter also referred to as "crystal film"), and when it is in the form of a film, it is preferable that the film thickness is 1 ⁇ m or more in order to improve the breakdown voltage, etc.
  • a preferable crystal is such that when at least an oxide film is formed on a crystal substrate and then a crystal film containing a crystal made of a crystalline metal oxide containing a metal oxide as a main component is laminated, the lamination is performed by: This can be easily obtained by forming the crystalline film using oxygen atoms in the oxide film.
  • the method for forming the crystal film is not particularly limited, and may be any known method (eg, MBE method, ion plating method, etc.), and the crystal growth conditions can be set as appropriate.
  • the present invention also includes a laminated structure obtained by the above method and a method for manufacturing the same.
  • FIG. 1 shows a preferred example of the laminated structure, in which the film-like crystal is laminated as a first epitaxial layer 3 on a crystal substrate 1 using an oxide film. Further, on the first epitaxial layer 3, a conductive film, a semiconductor film, or a piezoelectric film is laminated as a second epitaxial layer 4. Note that in this specification, the terms “film” and “layer” may be interchanged depending on the case or the situation. In addition, although oxides are cited as preferred examples of the laminated structure, the present invention is not limited to these preferred examples, and the present invention is also suitable for various compounds such as nitrides. can be applied.
  • the laminated structure is produced by forming an oxide film 2 of the crystal substrate 1 on a crystal substrate 1, for example, as shown in FIG. 6, and then using oxygen in the oxide film 2, as shown in FIG. can be easily manufactured by forming a crystal film (first epitaxial layer) 3 made of the crystalline metal oxide on a crystal substrate 1.
  • the laminated structure may have the oxide film 2 on the crystal substrate 1, but when the crystal film 3 is formed, all the oxygen in the oxide film 2 is taken in and the oxide film 2 is removed. The film 2 may also disappear.
  • preferred embodiments of the present invention will be described in more detail, but the present invention is not limited to these specific examples.
  • the crystal substrate (hereinafter also simply referred to as “substrate”) is not particularly limited, such as the substrate material, as long as it does not impede the purpose of the present invention, and may be any known crystal substrate. It may be an organic compound or an inorganic compound. In the present invention, it is preferable that the crystal substrate contains an inorganic compound. In the present invention, it is preferable that the substrate has crystals on part or all of its surface, and it is preferable that the substrate has crystals on all or part of its main surface on the crystal growth side. More preferably, a crystal substrate having crystals on the entire main surface on the crystal growth side is most preferable.
  • the crystal is not particularly limited as long as it does not impede the purpose of the present invention, and the crystal structure is also not particularly limited, but may be cubic, tetragonal, trigonal, hexagonal, orthorhombic, or monoclinic. It is preferable that it is a cubic crystal, more preferably a cubic or hexagonal crystal, and most preferably (111), (100) or (0001) oriented. Further, the crystal substrate may have an off-angle, and examples of the off-angle include an off-angle of 0.2° to 12.0°. Here, the "off angle” refers to the angle between the substrate surface and the crystal growth plane.
  • the shape of the substrate is not particularly limited as long as it is plate-like and serves as a support for the insulating film.
  • the substrate is preferably a Si substrate, more preferably a crystalline Si substrate, and (111) , (100) or (0001) oriented crystalline Si substrate.
  • the substrate material include, in addition to the Si substrate, one or more metals belonging to Groups 3 to 15 of the periodic table, or oxides of these metals.
  • the shape of the substrate is not particularly limited, and may be approximately circular (for example, circular, oval, etc.) or polygonal (for example, triangular, square, rectangular, pentagonal, hexagonal, heptagonal, etc.). , octagonal, nonagonal, etc.), and various shapes can be suitably used.
  • the crystal substrate has a flat surface, but it is also preferable that the crystal substrate has an uneven shape on a part or all of the surface, which improves the quality of crystal growth of the crystal film. This is preferable because it can provide better results.
  • the above-mentioned crystal substrate having an uneven shape may be used as long as an uneven part consisting of a recess or a convex part is formed on a part or all of the surface. It is not limited, and it may be an uneven part consisting of a convex part, an uneven part consisting of a concave part, or an uneven part consisting of a convex part and a concave part.
  • the uneven portions may be formed from regular protrusions or recesses, or may be formed from irregular protrusions or recesses.
  • the uneven portions are formed periodically, and more preferably that they are patterned periodically and regularly.
  • the shape of the uneven portion is not particularly limited, and examples thereof include a stripe shape, a dot shape, a mesh shape, or a random shape, but in the present invention, a dot shape or a stripe shape is preferable, and a dot shape is more preferable. .
  • the pattern shape of the uneven portions may be a polygonal shape such as a triangle, a quadrangle (for example, a square, a rectangle, or a trapezoid), a pentagon, or a hexagon.
  • the shape is circular or elliptical.
  • the lattice shape of the dots is a lattice shape such as a square lattice, an orthorhombic lattice, a triangular lattice, a hexagonal lattice, etc., and a triangular lattice shape is used. is more preferable.
  • the cross-sectional shape of the recesses or projections of the uneven portion is not particularly limited, but may be, for example, a U-shape, a U-shape, an inverted U-shape, a wave shape, a triangle, a quadrilateral (for example, a square, a rectangle, a trapezoid, etc.). ), polygons such as pentagons and hexagons.
  • the thickness of the crystal substrate is not particularly limited, but is preferably 50 to 2000 ⁇ m, more preferably 100 to 1000 ⁇ m.
  • the oxide film is not particularly limited as long as it is an oxide film that can incorporate oxygen atoms into the crystal film, and usually contains an oxide material.
  • the oxidizing material is not particularly limited as long as it does not impede the object of the present invention, and may be any known oxidizing material. Examples of the oxidizing material include metal or metalloid oxides.
  • the oxide film contains the oxidizing material of the crystal substrate, and examples of such an oxide film include a thermal oxide film, a natural oxide film, and the like of the crystal substrate.
  • the oxide film may be a sacrificial layer in which part or all of the film disappears or is destroyed when oxygen atoms are taken in; It is preferable that the oxide layer is an oxygen-supplying sacrificial layer in which oxygen atoms are taken in and the oxide film itself disappears during crystal growth. Further, the oxide film may be patterned, for example, in a stripe shape, a dot shape, a mesh shape, or a random shape. Note that the thickness of the oxide film is not particularly limited, but is preferably greater than 1 nm and less than 100 nm.
  • the crystal film includes an epitaxial film in which oxygen atoms in the oxide film are incorporated.
  • an epitaxial film in which oxygen atoms in the oxide film are incorporated means that oxygen atoms in the oxide film are taken away by the epitaxial film during crystal growth of the epitaxial film.
  • the crystal film contains a neutron absorbing material.
  • the neutron absorbing material may be a known neutron absorbing material, and in the present invention, such a neutron absorbing material is used to improve adhesion, crystallinity, and functionality by incorporating oxygen from the oxide film. The properties of the film can be improved.
  • a suitable example of the neutron absorbing material is hafnium (Hf).
  • a second epitaxial layer made of a conductive film, a semiconductor film, or a piezoelectric film is laminated on the crystal film, either directly or via another layer.
  • the first epitaxial layer is regularly formed at the interface between the first epitaxial layer and the second epitaxial layer so that the lattice constant is approximately the same as the lattice constant of the second epitaxial layer. It can be transformed into.
  • a suitable example of the above-mentioned regular transformation is a transformation in which the shape deforms into a peak-to-valley structure, and in the present invention, the angles formed by adjacent apexes and bottom points of the peak-to-valley structure are Preferably, they are different, and more preferably, the angles are each within a range of 30° to 45°.
  • the first epitaxial layer usually has a first crystal plane and a second crystal plane, but due to the transformation, the lattice constant of the first crystal plane and the second crystal plane becomes Since a difference may occur, it is preferable that the difference in lattice constant between the first crystal plane and the second crystal plane is within the range of 0.1% to 20%.
  • the difference in lattice constant between the first epitaxial layer and the second epitaxial layer is 0.0.
  • a range of 1% to 20% can be easily achieved.
  • the conductive film when a conductive film is laminated on the crystal film, and when the conductive film is made of a single crystal film of a conductive metal, it is possible to easily obtain a defect-free film with a large area. Therefore, not only the function as an electrode but also the characteristics of the device etc. can be improved.
  • the conductive metal is not particularly limited as long as it does not impede the purpose of the present invention, and examples thereof include gold, silver, platinum, palladium, silver palladium, copper, nickel, and alloys thereof. preferably contains platinum.
  • the present invention it is possible to obtain as an electrode a single crystal film that is defect-free in an area of preferably 100 nm 2 or more, and more preferably defect-free in an area of 1000 nm 2 or more.
  • a single crystal film can be easily obtained.
  • a single crystal film having a thickness of preferably 100 nm or more can be easily obtained as an electrode.
  • the laminated structure is preferably used as an electrode substrate in which a crystalline conductive film is laminated on the insulating film. It can be used for.
  • the semiconductor film is not particularly limited as long as it contains a semiconductor, and may be any known semiconductor film, but in the present invention it is preferable that it contains a cubic semiconductor.
  • the cubic semiconductor include c-BN, c-AlN, c-GaN, c-InN, c-SiC, GaAs, AlAs, InAs, GaP, AlP, InP, and mixed crystal semiconductors thereof. It will be done.
  • the piezoelectric film is not particularly limited as long as it is made of a piezoelectric material, and may be a film made of a known piezoelectric material, but in the present invention, a piezoelectric film having a trigonal or hexagonal crystal structure is used. Preferably, it is a material.
  • the piezoelectric material include lead zirconate titanate (PZT), other types of ceramic materials having a so-called perovskite structure represented by ABO 3 type, such as barium titanate, lead titanate, and potassium niobate.
  • each of the conductive film, the semiconductor film, and the piezoelectric film is not particularly limited, but is preferably 10 nm to 1000 ⁇ m, more preferably 10 nm to 100 ⁇ m.
  • the laminated structure is produced in a method for manufacturing a laminated structure in which an insulating film is laminated on a crystal substrate via at least an oxide film, in which the lamination is performed at 350° C. to 700° C. to remove oxygen atoms in the oxide film.
  • This can be easily obtained by forming a crystal film using the above method.
  • the temperature is in the range of 350° C. to 700° C., oxygen atoms in the oxide film can be easily incorporated into the crystal film to cause crystal growth.
  • the crystal film is formed using oxygen gas after the above-described lamination is performed using oxygen atoms in the oxide film.
  • a film By forming a film in this manner, a layered structure in which the crystal film is stacked on the crystal substrate, wherein the crystal film and/or the crystal substrate is provided between the crystal substrate and the crystal film. It is possible to easily obtain a laminated structure having an amorphous thin film containing the constituent metals and/or one or more buried layers containing the constituent metals embedded in a part of the crystal substrate.
  • the laminated structure has both the amorphous layer and the buried layer because the functionality of the crystalline film can be further improved.
  • the amorphous layer and the buried layer each contain a constituent metal of the crystalline film, since this results in better crystallinity of the crystalline film and the like.
  • the constituent metal contains Hf, since this further promotes stress relaxation and further enables realization of stress relaxation in multiple stages.
  • the thickness of the amorphous thin film is 1 nm to 10 nm because it can further improve the crystallinity of the crystalline film, and the amorphous thin film having such a preferable thickness is preferably used in the present invention. can be easily obtained according to a preferred manufacturing method.
  • the buried layer has a substantially inverted triangular cross-sectional shape, since this can further improve the functionality of the crystalline film.
  • these preferable laminated structures can be easily obtained by appropriately adjusting the thickness of the oxide film, the timing of introducing the oxygen gas, and the like.
  • the means for forming the insulating film is usually suitably used, and the film forming means may be any known film forming means. In the present invention, it is preferable that the film forming means is vapor deposition or sputtering.
  • the laminated structure obtained as described above can be used as an element as it is or after being further processed, if desired, according to a conventional method.
  • the laminated structure when used in the element, it may be used as it is, or it may be used as it is, or it may be used with other layers (for example, an insulator layer, a semi-insulator layer, a conductor layer, a semiconductor layer, a buffer layer, or other intermediate layer, etc.). ) etc. may be formed before use.
  • a functional film for example, a semiconductor film, a piezoelectric film, etc.
  • the above-mentioned element is used, for example, in an electronic device (preferably a piezoelectric device), etc., in accordance with a conventional method. More specifically, for example, various electronic devices can be constructed by connecting the element as a piezoelectric element to a power source or an electric/electronic circuit, mounting it on a circuit board, or packaging it.
  • the electronic device is preferably a piezoelectric device, and more preferably a piezoelectric device in electronic equipment such as a gyroscope or a motion sensor.
  • an amplifier and a rectifier circuit are connected and packaged, it can be used for various sensors such as magnetic sensors.
  • the electronic device is suitably used in electronic equipment according to a conventional method.
  • the electronic device can be applied to various electronic devices other than those described above, and more specifically includes, for example, a liquid ejection head, a liquid ejection device, a vibration wave motor, an optical device, a vibration device, an imaging device, Suitable examples include piezoelectric acoustic components and audio playback devices, audio recording devices, mobile phones, and various information terminals that include the piezoelectric acoustic components.
  • the element is a semiconductor element
  • the electronic device is a semiconductor device.
  • the semiconductor element or the semiconductor device (hereinafter also collectively referred to as a "semiconductor device") is not particularly limited as long as it does not impede the object of the present invention, and may be a known semiconductor element or semiconductor device. It may be a vertical device or a horizontal device, but in the present invention, a horizontal device is preferred.
  • Examples of the semiconductor device include a diode or a transistor (for example, a MOSFET or a JFET), and an insulated gate semiconductor device (for example, a MOSFET or an IGBT) or a semiconductor device having a Schottky gate (for example, a MESFET). etc.) are preferred, MOSFETs and/or IGBTs are more preferred, and lateral MOSFETs and/or lateral IGBTs are most preferred.
  • a diode or a transistor for example, a MOSFET or a JFET
  • an insulated gate semiconductor device for example, a MOSFET or an IGBT
  • a semiconductor device having a Schottky gate for example, a MESFET
  • FIG. 10 shows a horizontal IGBT, a horizontal NMOS, and a horizontal PMOS suitable for the present invention.
  • an insulating film 26a as the crystal film is formed on a crystal substrate 29, and respective elements are provided on the insulating film 26a.
  • the lateral IGBT in FIG. 10 includes a gate electrode 21, an emitter electrode 22, a collector electrode 23, an insulating film 26 as the crystal film, a p-type semiconductor 27, an n-type semiconductor 28, and an n - type semiconductor 28a.
  • the PMOS shown in FIG. 10 includes a gate electrode 21, a drain electrode 24, a source electrode 25, an insulating film 26, a p-type semiconductor 27, an n-type semiconductor 28, and an n - type semiconductor 28a. Further, the PMOS shown in FIG. 10 includes a gate electrode 21, a drain electrode 24, a source electrode 25, an insulating film 26, a p-type semiconductor 27, and an n - type semiconductor 28a.
  • FIG. 11 shows a preferred manufacturing process for the insulated gate bipolar transistor (IGBT) shown in FIG. 10 and the like.
  • IGBT insulated gate bipolar transistor
  • an insulating film 26a as the crystal film is formed on a crystal substrate 29, and an n - type semiconductor (for example, a Si semiconductor) 28a is further formed on the insulating film 26a.
  • n - type semiconductor for example, a Si semiconductor
  • FIG. 11(a) a trench is provided in the laminated structure using a known method, and the surface side of an n - type semiconductor (for example, a Si semiconductor) 28a is further oxidized using a known method.
  • FIG. 11(b) the stacked structure shown in FIG.
  • FIG. 11(a) is treated with polysilicon 31 using known means to fill the trenches with polysilicon 31, and then a polysilicon layer is formed on the oxidized surface. do.
  • FIG. 11(c) the layered structure shown in FIG. 11(b) is polished using known means to obtain the layered structure shown in FIG. 11(c).
  • the obtained laminated structure is subjected to various device manufacturing steps using known means.
  • the lateral IGBT, lateral NMOS, and lateral PMOS obtained in this way have element isolation using a trench isolation structure, have a small isolation area, and can directly configure an inverter with a power source rectified and smoothed from a commercial power source. It is also possible. Furthermore, a high-voltage output section and a control circuit section can be configured on the same chip, making it possible to realize an excellent power IC. In particular, since each device inside the IC is completely isolated by a dielectric material, it is possible to eliminate the influence of parasitic elements, and a highly reliable system can be realized.
  • the semiconductor device can be suitably used as a semiconductor device such as a power module, an inverter or a converter by using known means, and furthermore, the semiconductor device can be used as a semiconductor device such as a semiconductor system using a power supply device, etc. It is suitably used for.
  • the power supply device can be manufactured by connecting the semiconductor device to a wiring pattern or the like using a known method.
  • FIG. 12 shows an example of a power supply system.
  • FIG. 12 shows a power supply system using a plurality of the power supply devices and control circuits.
  • the power supply system can be used in a system device in combination with an electronic circuit, as shown in FIG.
  • FIG. 14 shows an example of a power supply circuit diagram of the power supply device.
  • Figure 14 shows a power supply circuit of a power supply device consisting of a power circuit and a control circuit, in which DC voltage is switched at high frequency by an inverter (consisting of MOSFETAs to D) and converted to AC, and then insulation and transformation are performed by a transformer. , rectified by rectifier MOSFETs (A to B'), smoothed by DCL (smoothing coils L1, L2) and a capacitor, and outputs a DC voltage. At this time, a voltage comparator compares the output voltage with a reference voltage, and a PWM control circuit controls the inverter and rectifier MOSFET so that the desired output voltage is achieved.
  • an inverter consisting of MOSFETAs to D
  • DCL smoothing coils L1, L2
  • Example 1 After treating the crystal growth side of the Si substrate (100) with RIE and heating it in the presence of oxygen to form a thermal oxide film, the metal of the evaporation source and the Si A single crystal of the crystalline metal oxide was formed on the Si substrate by causing a thermal reaction with oxygen in the oxide film on the substrate. Then, by flowing oxygen, lowering the temperature, and increasing the pressure, a single crystal film of a crystalline metal oxide was formed by a vapor deposition method. The conditions of the vapor deposition method during this film formation were as follows. Vapor deposition source: Hf, Zr, Si Voltage: 3.5-4.75V Pressure: 3 ⁇ 10-2 to 6 ⁇ 10-2 Pa Substrate temperature: 450-700°C
  • the obtained laminate structure was a laminate structure including a crystal film having good adhesion and crystallinity, and the obtained crystal film had a thickness of 20 ⁇ m and exhibited ferroelectricity.
  • a cross-sectional STEM image of the obtained laminated structure is shown in FIG. Further, when the obtained crystal film was examined using an X-ray diffraction device, it was found to be (Hf, Zr, Si)O 2 .
  • the XPS analysis results are shown in FIG.
  • Example 2 A laminated structure was obtained in the same manner as in Example 1 except that a Si substrate was used instead of (111).
  • the obtained laminated structure like Example 1, was a laminated structure containing a crystal film having good adhesion and crystallinity, and exhibited ferroelectricity. Further, when the obtained crystal film was examined using an X-ray diffraction device, it was found to be (Hf, Zr, Si)O 2 .
  • Example 3 A laminated structure was obtained in the same manner as in Example 1 except that Zr was not used.
  • the obtained laminated structure like Example 1, was a laminated structure containing a crystal film having good adhesion and crystallinity, and exhibited ferroelectricity. Further, when the obtained crystal film was examined using an X-ray diffraction device, it was found to be (Hf, Si)O 2 as shown in FIG.
  • the vapor deposition film forming apparatus used in Example 1 is shown in FIG.
  • the film forming apparatus in FIG. 15 includes metal sources 101a to 101b, earths 102a to 102h, ICP electrodes 103a to 103b, cut filters 104a to 104b, DC power supplies 105a to 105b, RF power supplies 106a to 106b, lamps 107a to 107b, It includes at least an Ar source 108, a reactive gas source 109, a power source 110, a substrate holder 111, a substrate 112, a cut filter 113, an ICP ring 114, a vacuum chamber 115, and a rotating shaft 116.
  • the ICP electrodes 103a to 103b in FIG. 15 have a substantially concave curved shape or a parabolic shape curved toward the center of the substrate 112.
  • the substrate 112 is locked onto the substrate holder 111.
  • the rotating shaft 116 is rotated using the power source 110 and a rotating mechanism (not shown), and the substrate 112 is rotated.
  • the substrate 112 is heated by lamps 107a to 107b, and the inside of the vacuum chamber 115 is evacuated to a vacuum or reduced pressure by a vacuum pump (not shown).
  • Ar gas is introduced into the vacuum chamber 115 from the Ar source 108, and the substrate is The surface of the substrate 112 is cleaned by forming argon plasma on the substrate 112 .
  • Ar gas is introduced into the vacuum chamber 115, and a reactive gas is also introduced using the reactive gas source 109.
  • the lamps 107a to 107b which are lamp heaters, are alternately turned on and off to form a crystal growth film of better quality.
  • Example 2 A STEM analysis was performed on the laminated structure obtained in the same manner as in Example 1. A buried layer was formed between the crystal substrate and the crystal film, and an amorphous layer (two layers) was further formed. Further, the first amorphous layer on the crystal substrate contained Si and Zr, which is a constituent metal of the crystal film. Further, the second amorphous layer contained Si of the crystal substrate and Hf and Zr, which are constituent metals of the crystal film.
  • FIGS. 16 to 18 the STEM analysis results of a laminated structure containing HfZrO mixed crystal produced in the same manner as in Example 1 are shown in FIGS. 16 to 18. It can be seen from FIG.
  • a buried layer 1004 is formed between the crystal substrate 1011 and the epitaxial layer 1001, and furthermore, amorphous layers 1002 and 1003 are formed.
  • the first amorphous layer 1002 on the crystal substrate 1011 contains Si of the crystal substrate and Zr which is a constituent metal of the epitaxial layer 1001.
  • the second amorphous layer contains Si of the crystal substrate and Hf and Zr, which are the constituent metals of the epitaxial layer 1001.
  • the buried layer 1004 has a substantially inverted triangular cross-sectional shape and is an oxide containing Hf and Si.
  • FIG. 1 is a diagram showing a preferred example of the laminated structure of the present invention.
  • an insulating film 3 is formed on a crystal substrate 1, and a semiconductor layer is further formed as a second epitaxial layer 4 on the insulating film 3.
  • FIG. 2 shows a laminated structure obtained in the SOI island forming step in the peeling and transfer.
  • the SOI island forming step the stacked structure shown in FIG. 1 is used as an SOI substrate, and photolithography is performed to partially remove the semiconductor layer (second epitaxial layer) 4. By doing so, the laminated structure shown in FIG. 2 is obtained.
  • the second epitaxial layer is separated into two islands, and the first island 4a and the second island 4b of the second epitaxial layer are formed on the insulating film 3. There is.
  • FIG. 3 shows a laminated structure obtained in the HF etching process in the peeling/transferring process.
  • the BOX layer is etched using HF using the stacked structure shown in FIG. 2, and is left in a pillar shape.
  • the insulating film has a pillar shape, and the first pillar 3a and the second pillar 3b of the insulating film (first epitaxial layer) are formed on the crystal substrate 1, respectively. There is.
  • the adhesion between the crystal substrate and the insulating film is high, and stress relaxation such as normal transformation is observed at the interface between the insulating film and the second epitaxial layer, so it is easy to peel off, for example,
  • the HF etching process is not essential and can be omitted.
  • FIG. 4 shows a laminated structure obtained in the step of attaching to a flexible substrate in the peeling/transferring process.
  • the surface of the SOI layer and a flexible substrate 5 such as PE (polyethylene) are closely pasted using the laminated structure shown in FIG. 3 .
  • FIG. 5 shows a laminated structure obtained in the peeling step in peeling/transfer.
  • the SOI layer is peeled and transferred onto the flexible substrate.
  • the crystal and laminated structure of the present invention are useful for elements, electronic devices, electronic equipment, and systems, and are particularly suitably used as SOI substrates.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】優れた結晶性を有する結晶、積層構造体及びこれらを用いてなる素子、電子デバイス、電子機器及びシステムを提供する。 【解決手段】結晶基板上に少なくとも化合物膜を形成し、ついでＨｆ、Ｚｒ及びＳｉの化合物物を含む金属化合物物を主成分として含む結晶性金属化合物物からなる結晶を含む結晶膜を積層する際に、前記の積層を、前記化合物膜中の化合物元素を用いて前記結晶膜を形成することにより行って積層構造体を作製する。

Description

結晶、積層構造体、素子、電子デバイス、電子機器及びシステム
　本発明は、結晶、積層構造体、素子、電子デバイス、電子機器及びシステムに関する。
　従来より、ＰＮ分離で発生していた横方向や縦方向の寄生素子によるＩＣの誤動作や破壊を防止する目的で、それぞれの素子間の分離を、ＳｉＯ２膜を用いて行うＳＯＩ（Silicon On Insulator）技術が知られており、近年においては、耐圧の異なる複数の半導体素子を単一の半導体基板に形成するもの等も検討されており、特に、ワイドバンドギャップ半導体（例えばＳｉＣやＧａＮ等）への適用も検討されている（特許文献１）。
　また、ＳＯＩ技術を用いて、プラスチック等のフレキシブル基板上にデバイスを形成する試みがなされている。例えば、特許文献２に開示されているように、完成したＳＯＩ基板を用いてＳＯＩ層に部分的に窓開けを行い、ＢＯＸ（Ｂｕｒｉｅｄ　Ｏｘｉｄｅ）層を露出させたのち、ＨＦエッチングを行って、ＨＦが横方向に染み込むことでＢＯＸがエッチングされピラー（柱）を形成する方法がある。ピラー形成後に、ＳＯＩ層をＰＥＴ（ポリエチレンテレフタレート）などに貼り付け、ピラー部を境にして基板から剥離し、ＳＯＩ層をＰＥＴなどの上に形成することでフレキシブル基板上にデバイスが作製されたＳＯＩ層を転写する方法がある。
　しかしながら、いずれのＳＯＩ技術も絶縁膜上に形成される半導体膜の結晶性や絶縁膜の結晶性や絶縁特性等にまだまだ満足のいくものではなく、さらなる結晶性の向上や半導体特性の向上が待ち望まれていた。また、バッファ層として、半導体だけでなく、圧電体等にも良好な結晶性をもたらすようなＳＯＩ技術も望まれてきており、さらには、ＳＯＩ層を剥離転写する場合に、工程が煩雑になったり、剥離が困難であったりするので、容易に剥離したり、転写したりできるような新規ＳＯＩ技術も待ち望まれていた。
特開２０２１－５７１８号公報 特開２０１４－１７９５８０号公報
　本発明は、優れた結晶性を有する結晶、積層構造体及びこれらを用いてなる素子、電子デバイス、電子機器及びシステムを提供することを目的とする。
　本発明者らは、上記目的を達成すべく鋭意検討した結果、結晶基板上に少なくとも化合物膜を形成し、ついでＨｆ、Ｚｒ及びＳｉの化合物を含む金属化合物を主成分として含む結晶性金属化合物からなる結晶を含む結晶膜を積層する際に、前記の積層を、前記化合物膜中の化合物元素を用いて前記結晶膜を形成することにより行うことで、優れた結晶性を有する結晶及び積層構造体が容易に得られること、前記結晶上に導電膜や半導体膜、それに圧電体膜を形成すると結晶性に優れ、電極特性や機能膜の各種特性に非常に優れたものとなること、機能膜形成用のバッファ層として特に適していること、剥離・転写にも有用であること等を種々知見し、このような結晶及び積層構造体が、上記した従来の問題を一挙に解決できるものであることを見出した。
　また、本発明者らは、上記知見を得た後、さらに検討を重ねて、本発明を完成させるに至った。
　すなわち、本発明は、以下の発明に関する。
［１］　金属化合物を主成分として含む結晶性金属化合物からなる結晶であって、前記金属化合物がＨｆ、Ｚｒ及びＳｉの化合物を含むことを特徴とする結晶。
［２］　前記結晶性金属化合物が立方晶又は六方晶の結晶構造を有する前記［１］記載の結晶。
［３］　前記結晶性金属化合物が（１１１）、（１００）、（０１０）又は（０００１）配向している前記［２］記載の結晶。
［４］　前記結晶性金属化合物が、Ｓｉの化合物を前記結晶性金属化合物に対し、５原子％以上含む前記［１］～［３］のいずれかに記載の結晶。
［５］　前記結晶性金属化合物が、Ｈｆの化合物とＺｒの化合物とを前記結晶性金属化合物に対し、５０原子％以上含む前記［１］～［４］のいずれかに記載の結晶。
［６］　強誘電体である前記［１］～［５］のいずれかに記載の結晶。
［７］　膜状である前記［１］～［６］のいずれかに記載の結晶。
［８］　膜厚が１μｍ以上である前記［７］記載の結晶。
［９］　結晶基板上に直接又は他の層を介して、結晶膜が積層されている積層構造体であって、前記結晶膜が、前記［１］～［８］のいずれかに記載の結晶からなることを特徴とする積層構造体。
［１０］　前記結晶膜がバッファ層の一部又は全部を構成しており、結晶成長用基板である前記［９］記載の積層構造体。
［１１］　結晶又は積層構造体を含む素子であって、前記結晶が前記［１］～［８］のいずれかに記載の結晶であるか、又は前記積層構造体が前記［９］又は［１０］に記載の積層構造体であることを特徴とする素子。
［１２］　圧電素子又は半導体素子である前記［１１］記載の素子。
［１３］　結晶又は積層構造体を含む電子デバイスであって、前記結晶が前記［１］～［８］のいずれかに記載の結晶であるか、又は前記積層構造体が前記［９］又は［１０］に記載の積層構造体であることを特徴とする電子デバイス。
［１４］　圧電デバイス又は半導体デバイスである前記［１３］記載の電子デバイス。
［１５］　電子デバイスを含む電子機器であって、前記電子デバイスが、前記［１３］又は［１４］に記載の電子デバイスであることを特徴とする電子機器。
［１６］　電子機器を含むシステムであって、前記電子機器が、前記［１５］記載の電子機器であることを特徴とするシステム。
［１７］　結晶基板上に少なくとも化合物膜を形成し、ついで金属化合物を主成分として含む結晶性金属化合物からなる結晶を含む結晶膜を積層する積層構造体の製造方法であって、前記の積層を、前記化合物膜中の化合物元素を用いて前記結晶膜を形成することにより行うことを特徴とする積層構造体の製造方法。
［１８］　前記金属化合物がＨｆ、Ｚｒ及びＳｉの化合物を含む前記［１７］記載の製造方法。
［１９］　前記結晶基板と前記結晶膜との間に、前記結晶膜及び／又は前記結晶基板の構成金属を含むアモルファス薄膜及び／又は前記結晶基板の一部に１又は２以上埋め込まれており且つ前記構成金属を含む埋込層を有している前記［９］記載の積層構造体。
［２０］　前記結晶基板と前記結晶膜との間に、前記結晶膜の構成金属を含むアモルファス薄膜及び／又は前記結晶基板の一部に１又は２以上埋め込まれており且つ前記結晶膜の構成金属を含む埋込層を有している前記［１９］記載の積層構造体。
［２１］　前記結晶基板と前記結晶膜との間に、前記結晶膜及び／又は前記結晶基板の構成金属を含むアモルファス薄膜と、前記結晶基板の一部に１又は２以上埋め込まれており且つ前記構成金属を含む埋込層とを有している前記［１９］記載の積層構造体。
［２２］　前記構成金属がＨｆを含む前記［１９］～［２１］のいずれかに記載の積層構造体。
［２３］　前記アモルファス薄膜の膜厚が１ｎｍ～１０ｎｍである前記［１９］～［２２］のいずれかに記載の積層構造体。
［２４］　前記埋込層の形状が略逆三角形の断面形状を有する前記［１９］～［２３］のいずれかに記載の積層構造体。
［２５］　積層構造体を含む電子デバイス、電子機器又はシステムであって、前記積層構造体が、前記［１９］～［２４］のいずれかに記載の積層構造体であることを特徴とする電子デバイス、電子機器又はシステム。
［２６］　金属化合物を主成分として含む結晶性金属化合物からなる結晶であって、前記金属化合物がＨｆ及び／又はＺｒとＳｉとを含むことを特徴とする結晶。
［２７］　金属化合物を主成分として含む結晶性金属化合物からなる結晶であって、前記金属化合物がＨｆ及びＳｉを含むことを特徴とする結晶。
　本発明の結晶及び積層構造体は、優れた結晶性を有しており、前記結晶及び前記積層構造体を用いてなる素子、電子デバイス、電子機器及びシステムはそれぞれの機能膜の特性を良好なものとするという効果を奏する。
本発明の積層構造体の好適な実施態様の一例を模式的に示す図である。 本発明の積層構造体の好適な適用例の一例である剥離・転写におけるＳＯＩ島形成工程を模式的に示す図である。 本発明の積層構造体の好適な適用例の一例である剥離・転写におけるＨＦエッチング工程を模式的に示す図である。 本発明の積層構造体の好適な適用例の一例である剥離・転写におけるフレキシブル基板への貼付工程を模式的に示す図である。 本発明の積層構造体の好適な適用例の一例である剥離・転写における剥離工程を模式的に示す図である。 本発明の積層構造体の好適な製造方法の酸化膜形成工程の一例を模式的に示す図である。 本発明の積層構造体の好適な製造方法の絶縁膜形成工程の一例を模式的に示す図である。 実施例において観察された断面ＳＴＥＭ像を示す。 実施例におけるＸＰＳ分析結果を示す。 本発明において得られる絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を模式的に示す図である。 図１０の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な製造工程の一例を模式的に示す図である。 電源システムの好適な一例を模式的に示す図である。 システム装置の好適な一例を模式的に示す図である。 電源装置の電源回路図の好適な一例を模式的に示す図である。 実施例において好適に用いられる成膜装置を模式的に示す図である。 実施例で測定された断面ＳＴＥＭ像を示す。 実施例で測定されたＳＴＥＭ像を示す。 実施例で測定された埋込層のＳＴＥＭ像を示す。 実施例で測定されたＸＲＤ測定結果を示す。
　本発明の結晶は、金属化合物を主成分として含む結晶性金属化合物からなる結晶であって、前記金属化合物がＨｆ、Ｚｒ及びＳｉの化合物を含むことを特長とする。前記結晶は、単結晶であってもよいし、多結晶であってもよい。また、本発明においては、前記結晶は、金属化合物を主成分として含む結晶性金属化合物からなる結晶であって、前記金属化合物がＨｆ及び／又はＺｒとＳｉとを含む結晶であるのも好ましく、前記金属化合物がＨｆ及びＳｉを含むのもより好ましい。
　前記結晶性金属化合物は、前記金属化合物を主成分として含むものであれば特に限定されず、前記金属化合物は、Ｈｆ、Ｚｒ及びＳｉの化合物を含むものであるのが好ましい。なお、「主成分」とは、例えば、前記結晶中の金属化合物の原子比が０．５以上の割合でＨｆ、Ｚｒ及びＳｉの化合物が含まれていればそれでよい。本発明においては、前記金属化合物中の全ての金属元素に対するＨｆ、Ｚｒ及びＳｉの原子比が０．７以上であることが好ましく、０．８以上であるのがより好ましい。
　本発明においては、前記結晶性金属化合物が立方晶又は六方晶の結晶構造を有するのが好ましく、（１１１）、（１００）、（０１０）又は（０００１）配向しているのがより好ましい。また、本発明においては、前記結晶性金属化合物が、Ｓｉの化合物を前記結晶性金属化合物に対し、５原子％以上含むのが好ましく、また、前記結晶性金属化合物が、Ｈｆの化合物とＺｒの化合物とを前記結晶性金属化合物に対し、５０原子％以上含むのも好ましい。このような好ましい範囲によれば、優れたバッファ層として用いることができるのみならず、強誘電体として良好な特性をも発揮することができ、さらに電気特性（特に導電体層と絶縁層との界面）をより優れたものとすることができるので好ましい。前記結晶性金属化合物の化合物も、公知の化合物であってよく、前記化合物としては、例えば、酸化物、窒化物、酸窒化物、硫化物、オキシ硫化物、ホウ化物、オキシホウ化物、炭化物、オキシ炭化物、ホウ炭化物、ホウ窒化物、ホウ硫化物、炭窒化物、炭硫化物又は炭ホウ化物等が挙げられるが、本発明においては、酸化物又は窒化物であるのが、例えばヘテロエピタキシャル成長における応力緩和及び反り低減をバッファ層としてより優れたものとすることができる。本発明においては、前記結晶性金属化合物が結晶性金属酸化物であるのが好ましく、前記化合物膜が酸化膜であるのが好ましく、前記化合物元素が酸素であるのが好ましい。本発明においては、前記結晶性金属化合物が結晶性金属酸化物であるのが好ましく、前記化合物膜が酸化膜であるのが好ましく、前記化合物元素が酸素であるのが好ましい。また、本発明においては、前記結晶性金属化合物が結晶性窒化物であるのが好ましく、前記化合物膜が窒化膜であるのが好ましく、前記化合物元素が窒素であるのが好ましい。
　なお、本発明においては、前記結晶が膜状（以下、「結晶膜」ともいう。）であるのが好ましく、膜状である場合には、かかる膜厚が１μｍ以上であるのが耐圧等の観点から好ましい。このような好ましい結晶は、結晶基板上に少なくとも酸化膜を形成し、ついで金属酸化物を主成分として含む結晶性金属酸化物からなる結晶を含む結晶膜を積層する際に、前記の積層を、前記酸化膜中の酸素原子を用いて前記結晶膜を形成することにより行うことにより、容易に得ることができる。前記の結晶膜の形成手段等は、特に限定されず、公知の手段（例えばＭＢＥ法、イオンプレーティング法等）であってよく、結晶成長条件等も適宜設定することができる。なお、前記の方法により得られる積層構造体及びその製造方法も本発明に包含される。
　図１は、前記積層構造体の好適な例を示しており、図１の積層構造体は、結晶基板１上に酸化膜を用いて第１のエピタキシャル層３として膜状の前記結晶が積層されており、さらに第１のエピタキシャル層３の上に第２のエピタキシャル層４として導電膜、半導体膜又は圧電体膜が積層されている。なお、本明細書中、「膜」及び「層」の各用語は、それぞれ場合によって、又は状況に応じて、互いに入れ替えてもよい。また、前記積層構造体の好適な例として、酸化物の例を挙げているが、本発明は、これら好適な例に限定されるものではなく、窒化物等の各種化合物においても好適に本発明を適用することができる。
　前記積層構造体は、例えば図６に示すように、結晶基板１上に、前記結晶基板１の酸化膜２を形成し、ついで前記酸化膜２中の酸素を用いて、図７に示すように、結晶基板１上に前記結晶性金属酸化物からなる結晶膜（第１のエピタキシャル層）３を形成することにより容易に製造することができる。本発明においては、前記積層構造体が、前記結晶基板１上に前記酸化膜２を有していてもよいが、前記結晶膜３形成時に前記酸化膜２中の酸素が全て取り込まれて前記酸化膜２が消失していてもよい。以下、本発明の好適な実施態様について、より具体的に説明するが、本発明は、これら具体例に限定されるものではない。
　前記結晶基板（以下、単に「基板」ともいう）は、基板材料等、本発明の目的を阻害しない限り特に限定されず、公知の結晶基板であってよい。有機化合物であってもよいし、無機化合物であってもよい。本発明においては、前記結晶基板が無機化合物を含んでいるのが好ましい。本発明においては、前記基板が、表面の一部または全部に結晶を有するものであるのが好ましく、結晶成長側の主面の全部または一部に結晶を有している結晶基板であるのがより好ましく、結晶成長側の主面の全部に結晶を有している結晶基板であるのが最も好ましい。前記結晶は、本発明の目的を阻害しない限り特に限定されず、結晶構造等も特に限定されないが、立方晶系、正方晶系、三方晶系、六方晶系、斜方晶系又は単斜晶系の結晶であるのが好ましく、立方晶又は六方晶であるのがより好ましく、（１１１）、（１００）又は（０００１）配向しているのが最も好ましい。また、前記結晶基板は、オフ角を有していてもよく、前記オフ角としては、例えば、０．２°～１２．０°のオフ角などが挙げられる。ここで、「オフ角」とは、基板表面と結晶成長面とのなす角度をいう。前記基板形状は、板状であって、前記絶縁膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいが、本発明においては、前記基板が、Ｓｉ基板であるのが好ましく、結晶性Ｓｉ基板であるのがより好ましく、（１１１）、（１００）又は（０００１）配向している結晶性Ｓｉ基板であるのが最も好ましい。なお、前記基板材料としては、例えば、Ｓｉ基板の他に周期律表第３族～第１５族に属する１種若しくは２種以上の金属又はこれらの金属の酸化物等が挙げられる。前記基板の形状は、特に限定されず、略円形状（例えば、円形、楕円形など）であってもよいし、多角形状（例えば、３角形、正方形、長方形、５角形、６角形、７角形、８角形、９角形など）であってもよく、様々な形状を好適に用いることができる。
　また、本発明においては、前記結晶基板が平坦面を有するのが好ましいが、前記結晶基板が表面の一部または全部に凹凸形状を有しているのも、前記結晶膜の結晶成長の品質をより良好なものとし得るので、好ましい。前記の凹凸形状を有する結晶基板は、表面の一部または全部に凹部または凸部からなる凹凸部が形成されていればそれでよく、前記凹凸部は、凸部または凹部からなるものであれば特に限定されず、凸部からなる凹凸部であってもよいし、凹部からなる凹凸部であってもよいし、凸部および凹部からなる凹凸部であってもよい。また、前記凹凸部は、規則的な凸部または凹部から形成されていてもよいし、不規則な凸部または凹部から形成されていてもよい。本発明においては、前記凹凸部が周期的に形成されているのが好ましく、周期的かつ規則的にパターン化されているのがより好ましい。前記凹凸部の形状としては、特に限定されず、例えば、ストライプ状、ドット状、メッシュ状またはランダム状などが挙げられるが、本発明においては、ドット状またはストライプ状が好ましく、ドット状がより好ましい。また、凹凸部が周期的かつ規則的にパターン化されている場合には、前記凹凸部のパターン形状が、三角形、四角形（例えば正方形、長方形若しくは台形等）、五角形若しくは六角形等の多角形状、円状、楕円状などの形状であるのが好ましい。なお、ドット状に凹凸部を形成する場合には、ドットの格子形状を、例えば正方格子、斜方格子、三角格子、六角格子などの格子形状にするのが好ましく、三角格子の格子形状にするのがより好ましい。前記凹凸部の凹部または凸部の断面形状としては、特に限定されないが、例えば、コの字型、Ｕ字型、逆Ｕ字型、波型、または三角形、四角形（例えば正方形、長方形若しくは台形等）、五角形若しくは六角形等の多角形等が挙げられる。なお、前記結晶基板の厚さは、特に限定されないが、好ましくは、５０～２０００μｍであり、より好ましくは１００～１０００μｍである。
　前記酸化膜は、前記結晶膜に酸素原子を組み込むことができる酸化膜であれば特に限定されず、通常、酸化材料を含む。前記酸化材料は、本発明の目的を阻害しない限り特に限定されず、公知の酸化材料であってよい。前記酸化材料としては、金属又は半金属の酸化物等が挙げられる。本発明においては、前記酸化膜が、前記結晶基板の酸化材料を含むのが好ましく、このような酸化膜としては、例えば前記結晶基板の熱酸化膜、自然酸化膜等が挙げられる。また、本発明においては、前記酸化膜は、酸素原子が取り込まれると膜の一部若しくは全部が消失又は破壊される犠牲層であってよく、本発明においては、前記酸化膜が、前記エピタキシャル層の結晶成長の際に、酸素原子が取り込まれて酸化膜自体は消失する酸素供給犠牲層であるのが好ましい。また、前記酸化膜は、パターン化されていてもよく、例えば、ストライプ状、ドット状、メッシュ状またはランダム状にパターン化されていてもよい。なお、前記酸化膜の膜厚は、特に限定されないが、好ましくは、１ｎｍを超え１００ｎｍ未満である。
　前記結晶膜（第１のエピタキシャル層）は、前記酸化膜中の酸素原子が組み込まれているエピタキシャル膜を含んでいるのが好ましい。なお、「前記酸化膜中の酸素原子が組み込まれているエピタキシャル膜」は、前記エピタキシャル膜の結晶成長において、前記酸化膜中の酸素原子が前記エピタキシャル膜に奪われたことを意味する。また、本発明においては、前記結晶膜が中性子吸収材を含むのが好ましい。前記中性子吸収材は、公知の中性子吸収材であってよく、本発明においては、このような中性子吸収材を用いて、前記酸化膜の酸素を取り込むことにより、密着性及び結晶性、さらに機能性膜の特性等をより優れたものとすることができる。なお、前記中性子吸収材としては、例えば、ハフニウム（Ｈｆ）等が好適な例として挙げられる。
　本発明においては、前記結晶膜上に、直接又は他の層を介して、導電膜、半導体膜又は圧電体膜からなる第２のエピタキシャル層が積層されているのが好ましい。このように積層することにより、前記第１のエピタキシャル層と前記第２のエピタキシャル層との界面において、前記第２のエピタキシャル層の格子定数と略同一になるように第１のエピタキシャル層を規則的に変態させることができる。前記の規則的な変態の態様としては、例えば、山谷構造に形状が変形する変態等が好適な例として挙げられ、本発明においては、前記山谷構造の互いに隣り合う頂点及び底点のなす角がそれぞれ異なるのが好ましく、前記角がそれぞれ３０°～４５°の範囲内であるのがより好ましい。ここで、前記第１のエピタキシャル層は、通常第１の結晶面と第２の結晶面とを有するが、前記変態によって、前記第１の結晶面と、前記第２の結晶面との格子定数差が生じ得るので、前記第１の結晶面と、前記第２の結晶面との格子定数差が０．１％～２０％の範囲内とするのが好ましい。本発明では、前記第１の結晶面が、前記第２のエピタキシャル層の格子定数と略同一とすることができるので、第１のエピタキシャル層と第２のエピタキシャル層との格子定数差を０．１％～２０％の範囲内とすることを容易に実現できる。
　本発明においては、前記結晶膜上に導電膜が積層される場合であって、前記導電膜が導電性金属の単結晶膜からなる場合には、大面積の無欠陥膜を容易に得ることができ、電極としての機能のみならず、素子等の特性をもより優れたものとすることができる。前記導電性金属としては、本発明の目的を阻害しない限り特に限定されず、例えば、金、銀、白金、パラジウム、銀パラジウム、銅、ニッケル、又はこれらの合金等が挙げられるが、本発明においては、白金を含むのが好ましい。なお、本発明においては、前記の製造方法によれば、好適には１００ｎｍ２以上の面積において無欠陥の単結晶膜を電極として得ることができ、より好適には１０００ｎｍ２以上の面積において無欠陥の単結晶膜を容易に得ることができる。また、厚さも好適には１００ｎｍ以上の単結晶膜を電極として容易に得ることができる。なお、前記結晶膜上に導電性金属の単結晶膜からなる前記導電膜が積層される場合には、前記絶縁膜上に結晶性導電膜が積層されている電極基板として前記積層構造体を好適に用いることができる。
　前記半導体膜としては、半導体を含んでいれば特に限定されず、公知の半導体膜であってよいが、本発明においては、立方晶半導体を含むのが好ましい。前記立方晶半導体としては、例えば、ｃ－ＢＮ、ｃ－ＡｌＮ、ｃ－ＧａＮ、ｃ－ＩｎＮ、ｃ－ＳｉＣ、ＧａＡｓ、ＡｌＡｓ、ＩｎＡｓ、ＧａＰ、ＡｌＰ、ＩｎＰ、又はこれらの混晶半導体などが挙げられる。
　前記圧電体膜は、圧電性材料からなるものであれば特に限定されず、公知の圧電体からなる膜であってよいが、本発明においては、三方晶又は六方晶の結晶構造を有する圧電性材料であるのが好ましい。前記圧電性材料としては、例えば、チタン酸ジルコン酸鉛（ＰＺＴ）、ＡＢＯ３型で表されるいわゆるペロブスカイト構造を有する他の種類のセラミックス材料、例えば、チタン酸バリウム、チタン酸鉛、ニオブ酸カリウム、ニオブ酸リチウム、タンタル酸リチウム、タングステン酸ナトリウム、酸化亜鉛、チタン酸バリウムストロンチウム（ＢＳＴ）、タンタル酸ストロンチウムビスマス（ＳＢＴ）、メタニオブ酸鉛、亜鉛ニオブ酸鉛、スカンジウムニオブ酸鉛等、又はポリフッ化ビニリデン、水晶などが挙げられる。
　前記導電膜、前記半導体膜及び前記圧電体膜のそれぞれの膜厚は、特に限定されないが、好ましくは、１０ｎｍ～１０００μｍであり、より好ましくは１０ｎｍ～１００μｍである。
　前記積層構造体は、結晶基板上に少なくとも酸化膜を介して絶縁膜を積層する積層構造体の製造方法において、前記の積層を、３５０℃～７００℃にて、前記酸化膜中の酸素原子を用いて結晶膜を形成することにより行うことで容易に得ることが可能である。３５０℃～７００℃の範囲であると、容易に、前記酸化膜中の酸素原子を前記結晶膜に取り込んで結晶成長させることができる。
　本発明においては、前記の積層を、前記酸化膜中の酸素原子を用いた後、酸素ガスを用いて前記結晶膜を成膜するのが好ましい。このように成膜することにより、前記結晶基板上に前記結晶膜が積層されている積層構造体であって、前記結晶基板と前記結晶膜との間に、前記結晶膜及び／又は前記結晶基板の構成金属を含むアモルファス薄膜及び／又は前記結晶基板の一部に１又は２以上埋め込まれており且つ前記構成金属を含む埋込層を有している積層構造体を容易に得ることができる。本発明においては、前記アモルファス層及び前記埋込層の両方を前記積層構造体が有しているのが前記結晶膜の機能性等をさらに優れたものとすることができるので好ましい。また、前記アモルファス層及び前記埋込層は、それぞれ前記結晶膜の構成金属を含むのが前記結晶膜等の結晶性がより優れたものとなるので好ましい。また、本発明においては、前記構成金属がＨｆを含むのが、より応力緩和等を促進し、さらには多段階での応力緩和等も実現可能とすることから好ましい。また、本発明においては、前記アモルファス薄膜の膜厚が１ｎｍ～１０ｎｍであるのが前記結晶膜の結晶性等をより向上させることができるので好ましく、このような好ましい膜厚のアモルファス薄膜を本発明の好ましい製造方法によれば容易に得ることができる。また、本発明においては、前記埋込層の形状が略逆三角形の断面形状を有するのが、前記結晶膜の機能性をより向上させることができるので好ましい。なお、これら好ましい積層構造体は、前記酸化膜の膜厚及び前記酸素ガスの導入時期等を適宜調整することによって、容易に得ることが可能である。
　前記積層において用いられる積層手段としては、通常、前記絶縁膜の成膜手段が好適に用いられ、前記成膜手段は公知の成膜手段であってよい。本発明においては、前記成膜手段が、蒸着又はスパッタであるのが好ましい。
　以上のようにして得られた積層構造体は、常法に従い、そのままで又は所望により更に加工等の処理を施して、素子に用いることができる。また、前記積層構造体を前記素子に用いる場合には、そのまま用いてもよいし、さらに他の層（例えば絶縁体層、半絶縁体層、導体層、半導体層、緩衝層またはその他中間層等）などを形成してから用いてもよい。本発明においては、前記結晶膜上に機能膜（例えば半導体膜、圧電膜等）が積層されるＳＯＩ基板として前記積層構造体を用いるのが好ましい。
　前記素子は、常法に従い、例えば電子デバイス（好ましくは圧電デバイス）等に用いられる。より具体的に例えば、前記素子を、圧電素子として、電源や電気／電子回路と接続し、回路基板に搭載したり、パッケージしたりすることにより様々な電子デバイスを構成することができる。本発明においては、前記電子デバイスが、圧電デバイスであるのが好ましく、例えば、ジャイロスコープ、モーションセンサ等の電子機器における圧電デバイスであるのがより好ましい。また、例えば、増幅器と整流回路を接続しパッケージすれば、磁気センサなどの各種センサに利用可能である。
　前記電子デバイスは、常法に従い電子機器に好適に用いられる。前記電子機器としては、上記した電子機器以外にも様々な電子機器に適用可能であり、より具体的に例えば、液体吐出ヘッド、液体吐出装置、振動波モータ、光学機器、振動装置、撮像装置、圧電音響部品や該圧電音響部品を有する音声再生機器、音声録音機器、携帯電話、各種情報端末等が好適な例として挙げられる。
　また、本発明においては、前記素子が半導体素子であるのも好ましく、前記電子デバイスが半導体デバイスであるのも好ましい。前記半導体素子又は前記半導体デバイス（以下、まとめて「半導体装置」ともいう。）は、本発明の目的を阻害しない限り特に限定されず、公知の半導体素子又は半導体デバイスであってよい。縦型デバイスであってもよいし、横型デバイスであってもよいが、本発明においては、横型デバイスであるのが好ましい。前記半導体装置としては、例えば、ダイオード又はトランジスタ（例えば、ＭＯＳＦＥＴ又はＪＦＥＴ等）などが挙げられるが、絶縁ゲート型半導体装置（例えば、ＭＯＳＦＥＴ又はＩＧＢＴなど）又はショットキーゲートを有する半導体装置（例えば、ＭＥＳＦＥＴなど）が好ましく、ＭＯＳＦＥＴ及び／又はＩＧＢＴがより好ましく、横型ＭＯＳＦＥＴ及び／又は横型ＩＧＢＴが最も好ましい。
　図１０は、本発明において好適な横型ＩＧＢＴ、横型ＮＭＯＳ及び横型ＰＭＯＳを示す。図１の横型ＩＧＢＴ、横型ＮＭＯＳ及び横型ＰＭＯＳは、結晶基板２９上に、前記結晶膜としての絶縁膜２６ａが形成されており、絶縁膜２６ａ上にそれぞれの素子が設けられている。図１０の横型ＩＧＢＴは、ゲート電極２１、エミッタ電極２２、コレクタ電極２３、前記結晶膜としての絶縁膜２６、ｐ型半導体２７、ｎ型半導体２８及びｎ－型半導体２８ａを備えている。また、図１０のＮＭＯＳは、ゲート電極２１、ドレイン電極２４、ソース電極２５、絶縁膜２６、ｐ型半導体２７、ｎ型半導体２８及びｎ－型半導体２８ａを備えている。また、図１０のＰＭＯＳは、ゲート電極２１、ドレイン電極２４、ソース電極２５、絶縁膜２６、ｐ型半導体２７及びｎ－型半導体２８ａを備えている。
　図１１は、図１０の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の好適な製造工程を示す。図１１の製造工程では、結晶基板２９上に前記結晶膜としての絶縁膜２６ａが形成されており、さらに、絶縁膜２６ａ上にｎ－型半導体（例えばＳｉ半導体）２８ａが形成されている積層構造体を用いる。図１１（ａ）では、前記積層構造体に公知の手段を用いてトレンチが設けられており、さらに、公知の手段を用いてｎ－型半導体（例えばＳｉ半導体）２８ａの表面側を酸化処理する。図１１（ｂ）では、図１１（ａ）の積層構造体を、公知の手段を用いてポリシリコン３１で処理してポリシリコン３１でトレンチを埋め、さらに酸化処理面上にポリシリコン層を形成する。図１１（ｃ）では、図１１（ｂ）の積層構造体を公知の手段を用いて研磨して、図１１（ｃ）の積層構造体を得る。得られた積層構造体は、公知の手段を用いて各種素子の作製工程に付される。
　このようにして得られた横型ＩＧＢＴ、横型ＮＭＯＳ及び横型ＰＭＯＳは、トレンチアイソレーション構造による素子分離が適用されており、分離面積が小さく、また、商用電源から整流平滑した電源で直接インバータを構成することも可能である。そして、高耐圧の出力部と制御回路部を同一チップ上に構成することができ、優れたパワーＩＣを実現可能とする。特に、ＩＣ内部の各デバイス間が誘電体で完全に分離されているため、寄生素子の影響を排除することが可能となり、信頼性の高いシステムを実現することができる。
　前記半導体装置は、上記した事項に加え、さらに公知の手段を用いて、パワーモジュール、インバータ又はコンバータ等の半導体デバイスとして好適に用いられ、さらには、半導体デバイスとして例えば電源装置を用いた半導体システム等に好適に用いられる。なお、前記電源装置は、公知の手段を用いて、前記半導体装置を配線パターン等に接続するなどして作製することができる。図１２に電源システムの例を示す。図１２は、複数の前記電源装置と制御回路を用いて電源システムを構成している。前記電源システムは、図１３に示すように、電子回路と組み合わせてシステム装置に用いることができる。なお、電源装置の電源回路図の一例を図１４に示す。図１４は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ（ＭＯＳＦＥＴＡ～Ｄで構成）によりＤＣ電圧を高周波でスイッチングしＡＣへ変換後、トランスで絶縁及び変圧を実施し、整流ＭＯＳＦＥＴ（Ａ～Ｂ’）で整流後、ＤＣＬ（平滑用コイルＬ１，Ｌ２）とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器で出力電圧を基準電圧と比較し、所望の出力電圧となるようＰＷＭ制御回路でインバータ及び整流ＭＯＳＦＥＴを制御する。
（実施例１）
　Ｓｉ基板（１００）の結晶成長面側をＲＩＥで処理し、酸素の存在下、加熱して熱酸化膜を形成した後、酸素を用いずに、蒸着法にて、蒸着源の金属と、Ｓｉ基板上の酸化膜中の酸素とを熱反応させ、結晶性金属酸化物の単結晶をＳｉ基板上に形成した。ついで、酸素を流し、温度を下げ、かつ圧力を上げて、蒸着法にて、結晶性金属酸化物の単結晶膜を成膜した。なお、この成膜時の蒸着法の各条件は次の通りであった。
　蒸着源　：　Ｈｆ、Ｚｒ、Ｓｉ
　電圧　：　３．５～４．７５Ｖ
　圧力　：　３×１０－２～６×１０－２Ｐａ
　基板温度　：　４５０～７００℃
　得られた積層構造体は、良好な密着性及び結晶性を有する結晶膜を含む積層構造体であり、得られた結晶膜は膜厚２０μｍであり、強誘電性を示していた。得られた積層構造体の断面ＳＴＥＭ像を図８に示す。また、Ｘ線回折装置を用いて、得られた結晶膜を調べたところ、（Ｈｆ、Ｚｒ、Ｓｉ）Ｏ２であった。ＸＰＳ分析結果を図９に示す。
（実施例２）
　Ｓｉ基板を（１１１）に代えて用いたこと以外、実施例１と同様にして積層構造体を得た。得られた積層構造体は、実施例１同様、良好な密着性及び結晶性を有する結晶膜を含む積層構造体であり、強誘電性を示していた。また、Ｘ線回折装置を用いて、得られた結晶膜を調べたところ、（Ｈｆ、Ｚｒ、Ｓｉ）Ｏ２であった。
（実施例３）
　Ｚｒを用いなかったこと以外、実施例１と同様にして積層構造体を得た。得られた積層構造体は、実施例１同様、良好な密着性及び結晶性を有する結晶膜を含む積層構造体であり、強誘電性を示していた。また、Ｘ線回折装置を用いて、得られた結晶膜を調べたところ、図１９のとおり、（Ｈｆ、Ｓｉ）Ｏ２であった。
　実施例１において用いた蒸着成膜装置を図１５に示す。図１５の成膜装置は、ルツボに金属源１０１ａ～１０１ｂ、アース１０２ａ～１０２ｈ、ＩＣＰ電極１０３ａ～１０３ｂ、カットフィルター１０４ａ～１０４ｂ、ＤＣ電源１０５ａ～１０５ｂ、ＲＦ電源１０６ａ～１０６ｂ、ランプ１０７ａ～１０７ｂ、Ａｒ源１０８、反応性ガス源１０９、電源１１０、基板ホルダー１１１、基板１１２、カットフィルター１１３、ＩＣＰリング１１４、真空槽１１５及び回転軸１１６を少なくとも備えている。なお、図１５のＩＣＰ電極１０３ａ～１０３ｂは基板１１２の中心側に湾曲した略凹曲面形状又はパラボラ形状を有している。
　図１５に示すように、基板１１２を基板ホルダー１１１上に係止する。ついで、電源１１０と回転機構（図示せず）とを用いて回転軸１１６を回転させ、基板１１２を回転させる。また、基板１１２をランプ１０７ａ～１０７ｂによって加熱し、真空ポンプ（図示せず）によって真空槽１１５内を排気により真空又は減圧下にする。その後、真空槽１１５内にＡｒ源１０８からＡｒガスを導入し、ＤＣ電源１０５ａ～１０５ｂ、ＲＦ電源１０６ａ～１０６ｂ、ＩＣＰ電極１０３ａ～１０３ｂ、カットフィルター１０４ａ～１０４ｂ、及びアース１０２ａ～１０２ｈを用いて基板１１２上にアルゴンプラズマを形成することにより、基板１１２の表面の清浄化を行う。
　真空槽１１５内にＡｒガスを導入するとともに反応性ガス源１０９を用いて反応性ガスを導入する。このとき、ランプヒーターであるランプ１０７ａ～１０７ｂのオンとオフとを交互に繰り返すことで、より良質な結晶成長膜を形成することができるように構成されている。
　実施例１と同様にして得られた積層構造体につき、ＳＴＥＭ解析を行った。結晶基板と結晶膜との間に、埋込層が形成され、さらに、アモルファス層（２層）が形成されていた。また、結晶基板上の第１のアモルファス層には、Ｓｉと、結晶膜の構成金属であるＺｒが含まれていた。また、第２のアモルファス層には、結晶基板のＳｉと、結晶膜の構成金属であるＨｆ及びＺｒとが含まれていた。参考例として実施例１と同様にして作製したＨｆＺｒＯ混晶を含む積層構造体のＳＴＥＭ解析結果を図１６～１８に示す。図１６から、結晶基板１０１１とエピタキシャル層１００１との間に、埋込層１００４が形成され、さらに、アモルファス層１００２、１００３が形成されていることが分かる。また、図１７から、結晶基板上１０１１の第１のアモルファス層１００２には、結晶基板のＳｉと、エピタキシャル層１００１の構成金属であるＺｒが含まれていることがわかる。また、第２のアモルファス層には、結晶基板のＳｉと、エピタキシャル層１００１の構成金属であるＨｆ及びＺｒとが含まれていることがわかる。また、図１８から、埋込層１００４が、略逆三角形の断面形状を有しており、Ｈｆ及びＳｉが含まれている酸化物であることがわかる。
（適用例）
　得られた積層構造体の好適な適用例の一つである剥離・転写の例を、以下、図を用いてより具体的に説明するが、本発明は、これら適用例に限定されるものではない。なお、以下の適用例では、前記結晶膜を絶縁膜として用いている。本発明においては、特に断りがない限り、公知の手段を用いて、前記積層構造体からＳＯＩ基板又はＳＯＩ半導体デバイス等を製造することができる。
　図１は、本発明の積層構造体の好適な一例を示す図である。図１の積層構造体は、結晶基板１上に、絶縁膜３が形成されており、さらに、絶縁膜３上に第２のエピタキシャル層４として半導体層が形成されている。
　図２は、前記剥離・転写におけるＳＯＩ島形成工程で得られる積層構造体を示す。前記ＳＯＩ島形成工程では、図１の積層構造体をＳＯＩ基板として用い、フォトリソグラフィーを行い、部分的に半導体層（第２のエピタキシャル層）４を除去する。このようにすることで図２の積層構造体が得られる。なお、図２の積層構造体は、第２のエピタキシャル層が２つの島に分離し、第２のエピタキシャル層の第１の島４ａと第２の島４ｂとが絶縁膜３上に形成されている。
　図３は、前記剥離・転写におけるＨＦエッチング工程で得られる積層構造体を示す。前記ＨＦエッチング工程では、図２の積層構造体を用いて、ＨＦにてＢＯＸ層をエッチングしてピラー状に残留させる。なお、図３の積層構造体は、絶縁膜がピラー状になり、絶縁膜（第１のエピタキシャル層）の第１のピラー３ａと第２のピラー３ｂとが結晶基板１上にそれぞれ形成されている。また、本発明においては、結晶基板と絶縁膜との密着性が高く、絶縁膜と第２のエピタキシャル層との界面において通常変態等の応力緩和がみられるので、容易に剥離しやすく、例えば、前記ＨＦエッチング工程が必須ではなく、省略することもできる。
　図４は、前記剥離・転写におけるフレキシブル基板への貼付工程で得られる積層構造体を示す。前記貼付工程では、図３の積層構造体を用いて、ＳＯＩ層表面と例えばＰＥ（ポリエチレン）等のフレキシブル基板５とを密着して貼り付ける。
　図５は、剥離・転写における剥離工程で得られる積層構造体を示す。前記剥離工程では、ＳＯＩ層をフレキシブル基板へと剥離して転写する。このようにすることにより、転写成功率を優れたものとすることができ、デバイス製造において歩留まりを高くし、高品質化、低コスト化を実現することが可能となる。
　本発明の結晶及び積層構造体は、素子、電子デバイス、電子機器及びシステムに有用であり、特にＳＯＩ基板として好適に用いられる。
　　　１　　結晶基板
　　　２　　酸化膜
　　　３　　絶縁膜（第１のエピタキシャル層）
　　　３ａ　第１のエピタキシャル層の第１のピラー
　　　３ｂ　第１のエピタキシャル層の第２のピラー
　　　４　　第２のエピタキシャル層
　　　４ａ　第２のエピタキシャル層の第１の島
　　　４ｂ　第２のエピタキシャル層の第２の島
　　　５　　フレキシブル基板
　　１３　　絶縁膜
　　１４　　導電膜
　　２１　　ゲート電極
　　２２　　エミッタ電極
　　２３　　コレクタ電極
　　２４　　ドレイン電極
　　２５　　ソース電極
　　２６　　絶縁膜
　　２６ａ　絶縁膜（エピタキシャル層）
　　２７　　ｐ型半導体
　　２８　　ｎ型半導体
　　２８ａ　ｎ－型半導体
　　２９　　結晶基板
　　３０　　トレンチアイソレーション
　　３１　　ポリシリコン
　１０１ａ～１０１ｂ　金属源
　１０２ａ～１０２ｊ　アース
　１０３ａ～１０３ｂ　ＩＣＰ電極
　１０４ａ～１０４ｂ　カットフィルター
　１０５ａ～１０５ｂ　ＤＣ電源
　１０６ａ～１０６ｂ　ＲＦ電源
　１０７ａ～１０７ｂ　ランプ
　１０８　　Ａｒ源
　１０９　　反応性ガス源
　１１０　　電源
　１１１　　基板ホルダー
　１１２　　基板
　１１３　　カットフィルター
　１１４　　ＩＣＰリング
　１１５　　真空槽
　１１６　　回転軸
１００１　　結晶膜
１００２　　第１のアモルファス層
１００３　　第２のアモルファス層
１００４　　埋込層
１０１１　　基板
 

Claims (27)

  1. 　金属化合物を主成分として含む結晶性金属化合物からなる結晶であって、前記金属化合物がＨｆ、Ｚｒ及びＳｉの化合物を含むことを特徴とする結晶。
  2. 　前記結晶性金属化合物が立方晶又は六方晶の結晶構造を有する請求項１記載の結晶。
  3. 　前記結晶性金属化合物が（１１１）、（１００）、（０１０）又は（０００１）配向している請求項２記載の結晶。
  4. 　前記結晶性金属化合物が、Ｓｉの化合物を前記結晶性金属化合物に対し、５原子％以上含む請求項１～３のいずれかに記載の結晶。
  5. 　前記結晶性金属化合物が、Ｈｆの化合物とＺｒの化合物とを前記結晶性金属化合物に対し、５０原子％以上含む請求項１～４のいずれかに記載の結晶。
  6. 　強誘電体である請求項１～５のいずれかに記載の結晶。
  7. 　膜状である請求項１～６のいずれかに記載の結晶。
  8. 　膜厚が１μｍ以上である請求項７記載の結晶。
  9. 　結晶基板上に直接又は他の層を介して、結晶膜が積層されている積層構造体であって、前記結晶膜が、請求項１～８のいずれかに記載の結晶からなることを特徴とする積層構造体。
  10. 　前記結晶膜がバッファ層の一部又は全部を構成しており、結晶成長用基板である請求項９記載の積層構造体。
  11. 　結晶又は積層構造体を含む素子であって、前記結晶が請求項１～８のいずれかに記載の結晶であるか、又は前記積層構造体が請求項９又は１０に記載の積層構造体であることを特徴とする素子。
  12. 　圧電素子又は半導体素子である請求項１１記載の素子。
  13. 　結晶又は積層構造体を含む電子デバイスであって、前記結晶が請求項１～８のいずれかに記載の結晶であるか、又は前記積層構造体が請求項９又は１０に記載の積層構造体であることを特徴とする電子デバイス。
  14. 　圧電デバイス又は半導体デバイスである請求項１３記載の電子デバイス。
  15. 　電子デバイスを含む電子機器であって、前記電子デバイスが、請求項１３又は１４に記載の電子デバイスであることを特徴とする電子機器。
  16. 　電子機器を含むシステムであって、前記電子機器が、請求項１５記載の電子機器であることを特徴とするシステム。
  17. 　結晶基板上に少なくとも化合物膜を形成し、ついで金属化合物を主成分として含む結晶性金属酸化合物からなる結晶を含む結晶膜を積層する積層構造体の製造方法であって、前記の積層を、前記化合物膜中の化合物元素を用いて前記結晶膜を形成することにより行うことを特徴とする積層構造体の製造方法。
  18. 　前記金属化合物がＨｆ、Ｚｒ及びＳｉの化合物を含む請求項１７記載の製造方法。
  19. 　前記結晶基板と前記結晶膜との間に、前記結晶膜及び／又は前記結晶基板の構成金属を含むアモルファス薄膜及び／又は前記結晶基板の一部に１又は２以上埋め込まれており且つ前記構成金属を含む埋込層を有している請求項９記載の積層構造体。
  20. 　前記結晶基板と前記結晶膜との間に、前記結晶膜の構成金属を含むアモルファス薄膜及び／又は前記結晶基板の一部に１又は２以上埋め込まれており且つ前記結晶膜の構成金属を含む埋込層を有している請求項１９記載の積層構造体。
  21. 　前記結晶基板と前記結晶膜との間に、前記結晶膜及び／又は前記結晶基板の構成金属を含むアモルファス薄膜と、前記結晶基板の一部に１又は２以上埋め込まれており且つ前記構成金属を含む埋込層とを有している請求項１９記載の積層構造体。
  22. 　前記構成金属がＨｆを含む請求項１９～２１のいずれかに記載の積層構造体。
  23. 　前記アモルファス薄膜の膜厚が１ｎｍ～１０ｎｍである請求項１９～２２のいずれかに記載の積層構造体。
  24. 　前記埋込層の形状が略逆三角形の断面形状を有する請求項１９～２３のいずれかに記載の積層構造体。
  25. 　積層構造体を含む電子デバイス、電子機器又はシステムであって、前記積層構造体が、請求項１９～２４のいずれかに記載の積層構造体であることを特徴とする電子デバイス、電子機器又はシステム。
  26. 　金属化合物を主成分として含む結晶性金属化合物からなる結晶であって、前記金属化合物がＨｆ及び／又はＺｒとＳｉとを含むことを特徴とする結晶。
  27. 　金属化合物を主成分として含む結晶性金属化合物からなる結晶であって、前記金属化合物がＨｆ及びＳｉを含むことを特徴とする結晶。
     
PCT/JP2023/032023 2022-08-31 2023-08-31 結晶、積層構造体、素子、電子デバイス、電子機器及びシステム WO2024048764A1 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2022138851 2022-08-31
JP2022138850 2022-08-31
JP2022-138852 2022-08-31
JP2022-138851 2022-08-31
JP2022-138850 2022-08-31
JP2022138852 2022-08-31

Publications (1)

Publication Number Publication Date
WO2024048764A1 true WO2024048764A1 (ja) 2024-03-07

Family

ID=90097982

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/032023 WO2024048764A1 (ja) 2022-08-31 2023-08-31 結晶、積層構造体、素子、電子デバイス、電子機器及びシステム

Country Status (1)

Country Link
WO (1) WO2024048764A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257344A (ja) * 2000-03-10 2001-09-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2002314067A (ja) * 2001-04-13 2002-10-25 Toshiba Corp 半導体装置およびｍｉｓ型電界効果トランジスタの製造方法
WO2005038929A1 (ja) * 2003-10-15 2005-04-28 Nec Corporation 半導体装置の製造方法
JP2007019515A (ja) * 2005-07-07 2007-01-25 Infineon Technologies Ag 半導体装置、半導体装置の製造方法およびトランジスタ装置の操作方法
WO2023145808A1 (ja) * 2022-01-27 2023-08-03 株式会社Gaianixx 結晶、積層構造体、電子デバイス、電子機器及びこれらの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257344A (ja) * 2000-03-10 2001-09-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2002314067A (ja) * 2001-04-13 2002-10-25 Toshiba Corp 半導体装置およびｍｉｓ型電界効果トランジスタの製造方法
WO2005038929A1 (ja) * 2003-10-15 2005-04-28 Nec Corporation 半導体装置の製造方法
JP2007019515A (ja) * 2005-07-07 2007-01-25 Infineon Technologies Ag 半導体装置、半導体装置の製造方法およびトランジスタ装置の操作方法
WO2023145808A1 (ja) * 2022-01-27 2023-08-03 株式会社Gaianixx 結晶、積層構造体、電子デバイス、電子機器及びこれらの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TAHIR DAHLANG; OH SUHK KUN; KANG HEE JAE; TOUGAARD SVEN: "Composition dependence of dielectric and optical properties of Hf-Zr-silicate thin films grown on Si(100) by atomic layer deposition", THIN SOLID FILMS, ELSEVIER, AMSTERDAM, NL, vol. 616, 5 September 2016 (2016-09-05), AMSTERDAM, NL , pages 425 - 430, XP029812125, ISSN: 0040-6090, DOI: 10.1016/j.tsf.2016.09.001 *

Similar Documents

Publication Publication Date Title
US6709776B2 (en) Multilayer thin film and its fabrication process as well as electron device
CN104205294B (zh) 基于氮化镓纳米线的电子器件
US9178011B2 (en) Deposition of anisotropic dielectric layers orientationally matched to the physically separated substrate
US8476739B2 (en) Graphene grown substrate and electronic/photonic integrated circuits using same
JP5019247B2 (ja) 電子デバイス用基板
JP2006344618A (ja) 機能性膜含有構造体、及び、機能性膜の製造方法
JPH05217825A (ja) 半導体基板の作製方法
US20020006733A1 (en) Multilayer thin film and its fabrication process as well as electron device
JP2004095843A (ja) 電子デバイス用基板および電子デバイス
US10629696B1 (en) Method for forming hexagonal boron nitride thin film, method for forming multi-layered structure and method for manufacturing switching element using the same
WO2002009203A3 (en) Microelectronic piezoelectric structure
US9222170B2 (en) Deposition of rutile films with very high dielectric constant
WO2024048764A1 (ja) 結晶、積層構造体、素子、電子デバイス、電子機器及びシステム
WO2024048765A1 (ja) 結晶、積層構造体、素子、電子デバイス、電子機器及びシステム
KR20040017833A (ko) 에피택셜 절연 기판 상 반도체 구조 및 장치
JP2007015377A (ja) 機能性膜含有構造体、及び、機能性膜の製造方法
JPH05206422A (ja) 半導体装置及びその作製方法
JP2023134331A (ja) 積層構造体、半導体装置及びこれらの製造方法
JP2023134332A (ja) 積層構造体、半導体装置及びこれらの製造方法
WO2024048767A1 (ja) 積層構造体、素子、電子デバイス、電子機器及びシステム
US11233129B2 (en) Semiconductor apparatus
WO2003010834A2 (en) Microelectronic piezoelectric structure
JP3745950B2 (ja) 酸化ジルコニウム膜とｐｚｔ膜との積層体及びこれを備えた半導体装置
TWI791674B (zh) 半導體裝置及半導體系統
US20230369412A1 (en) Semiconductor substrate and fabrication method of the semiconductor substrate

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23860526

Country of ref document: EP

Kind code of ref document: A1