DE10118206A1 - Anwendungsspezifisches, ereignisgestütztes Halbleiterprüfsystem - Google Patents
Anwendungsspezifisches, ereignisgestütztes HalbleiterprüfsystemInfo
- Publication number
- DE10118206A1 DE10118206A1 DE10118206A DE10118206A DE10118206A1 DE 10118206 A1 DE10118206 A1 DE 10118206A1 DE 10118206 A DE10118206 A DE 10118206A DE 10118206 A DE10118206 A DE 10118206A DE 10118206 A1 DE10118206 A1 DE 10118206A1
- Authority
- DE
- Germany
- Prior art keywords
- test
- event
- test system
- tester
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31724—Test controller, e.g. BIST state machine
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/3167—Testing of combined analog and digital circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3187—Built-in tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31919—Storing and outputting test patterns
- G01R31/31921—Storing and outputting test patterns using compression techniques, e.g. patterns sequencer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Die Erfindung betrifft ein Halbleiterprüfsystem zum Prüfen von Halbleiter-Bauteilen, insbesondere ein Halbleiterprüfsystem mit einer Mehrzahl unterschiedlicher Arten von Prüfgerätmodulen in einer Prüfgerät-Zentraleinheit und einem Messmodul, das allein für einen Bauteilprüfling in einer Prüfgerät-Halterung bestimmt ist, wodurch ein geringpreisiges und anwendungsspezifisches Prüfsystem geschaffen wurde. Das Halbleiterprüfsystem enthält zwei oder mehrere Prüfgeräte-Module mit unterschiedlichen Leistungsmerkmalen, einer Prüfgerät-Zentraleinheit zur Aufnahme einer Kombination von wenigstens zwei Prüfgerätmodulen, einer Prüfgerät-Halterung, die auf der Prüfgerät-Zentraleinheit zur elektrischen Verbindung der Prüfgerätmodule mit einem Bauteilprüfling angeordnet ist, ein Messmodul, das in der Prüfgerät-Halterung vorgesehen ist, um Signale zwischen dem Bauteilprüfling und dem Prüfgerätmodul in Abhängigkeit von der Funktion des Bauteilprüflings umzuwandeln, und einen Hauptrechner zur Steuerung einer Gesamttätigkeit des Prüfsystems durch Kommunikation mit den Prüfgerätmodulen mittels eines Prüfgerätbusses.
Description
Die Erfindung betrifft ein Halbleiterprüfsystem zum
Prüfen von integrierten Halbleiter-Schaltkreisen, wie
etwa von hochintegrierten Schaltkreisen (LSI), und ins
besondere ein geringpreisiges Halbleiterprüfsystem, das
ausschliesslich anwendungsspezifisch gestaltet ist und
einen ereignisgestützten Prüfaufbau aufweist. Das er
eignisgestützte Halbleiterprüfsystem der vorliegenden
Erfindung wird durch eine freie Kombination einer Mehr
zahl von Prüfgerätmodulen gebildet, die gleiche oder
unterschiedliche Fähigkeiten und ein anwendungsspezifi
sches Messmodul besitzen, wobei jedes der Prüfgerätmo
dule unabhängig voneinander arbeitet, wodurch ein ge
ringpreisiges Prüfsystem geschaffen wird. Das Messmodul
kann in eine Prüfgerät-Halterung des Prüfsystems in
stalliert werden.
Fig. 1 ist eine Schemadarstellung eines auch IC-Prüfge
rät genannten Halbleiterprüfsystems, wie es aus dem
Stand der Technik zum Prüfen eines integrierten Halb
leiter-Schaltkreises (nachfolgend "Bauteilprüfling"
oder "DUT" genannt) bekannt ist.
Im Beispiel gemäß Fig. 1 ist ein Prüfprozessor als Son
derrechner ausgebildet, der innerhalb des Halbleiter
prüfsystems zur Steuerung des Prüfsystems mittels eines
Prüfgerätbusses vorgesehen ist. Auf der Grundlage von
Musterdaten aus dem Prüfprozessor 11 liefert ein Mu
stergenerator 12 Zeitsteuerungsdaten und Wellenformen
an einen Zeitsteuerungsgenerator 13 bzw. einen Wellen
formatierer 14. Ein Prüfmuster wird vom Wellenformatie
rer 14 mit Hilfe der Wellenformen aus dem Mustergenera
tor 12 und mit Hilfe der Zeitsteuerungsdaten aus dem
Zeitsteuerungsgenerator 13 erzeugt. Das Prüfmuster wird
einem Bauteilprüfling (DUT) 19 durch eine Pin-Ansteue
rung 15 zugeführt.
Ein Antwort-Ausgangssignal des DUT 19 wird in Abhängig
keit vom Prüfmuster erzeugt. Das Ausgangssignal wird in
ein Schaltsignal mit Hilfe eines analogen Komparators
16 unter Bezugnahme auf einen vorgegebenen Volt-Schwel
lenwert umgewandelt. Das Schaltsignal wird mit dem er
warteten Wertdaten aus dem Mustergenerator 12 mit Hilfe
eines Schalt- (Muster-) Komparators 17 verglichen. Das
Ergebnis des Schaltvergleichs wird in einem Fehlerspei
cher 18 abgespeichert, der dem DUT 19 zugewiesen ist.
Die Pin-Ansteuerung 15, der analoge Komparator 16 und
(nicht dargestellte) Schalter zum Austauschen der Pins
des Bauteilprüflings sind in einer Pin-Elektronik 20
vorgesehen.
Die oben bezeichnete Schaltkreisart ist bei jedem Prüf
gerätepin des Halbleiterprüfsystems vorgesehen. Da ein
großformatiges Halbleiterprüfsystem eine große Anzahl
von Prüfgerätepins aufweist, so etwa zwischen 256 Prüf
gerätepins und bis zu 1.048 Prüfgerätepins, und da die
gleiche Anzahl von Schaltkreisarten, wie sie in Fig. 1
dargestellt ist, enthalten ist, wird ein derzeitiges
Halbleiterprüfsystem zu einem sehr großen System. Fig. 2
zeigt ein Beispiel für eine äußere Gestalt eines der
artigen Halbleiterprüfsystems. Das Halbleiterprüfsystem
weist im wesentlichen eine Zentraleinheit 22, einen
Prüfkopf 24 und eine Arbeitsstation 26 auf.
Die Arbeitsstation 26 ist ein Rechner, der beispiels
weise mit einer Benutzer-Graphikschnittstelle (GUI)
versehen ist, um als Schnittstelle zwischen dem Prüfsy
stem und dem Anwender zu wirken. Der Einsatz des Prüf
systems, die Erstellung von Prüfprogrammen und die Aus
führung der Prüfprogramme werden mit Hilfe der Arbeits
station 26 bewirkt. Die Zentraleinheit 22 enthält eine
große Anzahl von Prüfgerätepins, die - wie in Fig. 1
gezeigt - jeweils den Prüfprozessor 11, den Musterge
nerator 12, den Zeitsteuerungsgenerator 13, den Wellen
formatierer 14 und den Komparator 17 enthalten.
Der Prüfkopf 24 enthält eine große Anzahl von gedruck
ten Schaltkreis-Leiterplatten, die jeweils die in Fig. 1
dargestellte Pin-Elektronik 20 aufweisen. Der Prüf
kopf 24 ist beispielsweise von zylindrischer Gestalt,
in der die gedruckten Schaltkreis-Leiterplatten, die
die Pin-Elektronik bilden, radial aufgereiht sind. Auf
einer oberen Oberfläche des Prüfkopfes 24 wird ein Bau
teilprüfling 19 in einen Prüf-Stecksockel eingesteckt,
die in etwa in der Mitte eines Performance-Boards 28
vorgesehen ist.
Zwischen der Pin-Elektronik und dem Performance-Board
28 ist eine Pin- (Prüfgerät-) Halterung 27 vorgesehen,
die einen Kontakt zur Übermittlung von elektrischen Si
gnalen bildet. Die Pin-Halterung 27 enthält eine große
Anzahl von Kontakteinrichtungen, wie etwa Pogo-Pins,
zur elektrischen Verbindung der Pin-Elektronik mit dem
Performance-Board. Der Bauteilprüfling 19 erhält ein
Prüfmuster-Signal von der Pin-Elektronik und erzeugt
ein Antwort-Ausgangssignal.
Bei herkömmlichen Halbleiterprüfsystemen werden, um ein
Prüfmuster zu erzeugen, das an einen Bauteilprüfling
angelegt werden soll, Prüfdaten verwendet, die mit ei
nem sogenannten zyklusgestützten Format definiert wer
den. Im zyklusgestützten Format wird jede Variable im
Prüfmuster relativ zu jedem Prüfzyklus (d. h. relativ zu
jeder Prüfrate) des Halbleiterprüfsystems definiert.
Genauer gesagt, der Prüfzyklus (die Prüfrate), die Wel
lenform (Art der Wellenform und Zeitsteuerungsflanken)
und Vektordaten in den Prüfdaten spezifizieren das
Prüfmuster in einem speziellen Prüfzyklus.
Im Entwicklungsstadium des Bauteilprüflings werden, un
ter CAD-Bedingungen, die Entwicklungsabschlußdaten mit
Hilfe eines Schalt-Simulationsverfahrens über eine
Prüfbank abgeschätzt. Dennoch werden die Entwicklungs
abschlußdaten, die auf diese Weise über eine Prüfbank
erlangt werden, in einem ereignisgestützten Format de
finiert. Im ereignisgestützten Format wird der Zeit
punkt jeder Veränderung (d. h. jedes Ereignis) im spe
ziellen Prüfmuster, so etwa ein Wechsel vom Logikzu
stand "0" zu "1" bzw. von "1" zu "0", mit Bezug auf
eine Zeitspanne beschrieben. Die Zeitspanne wird bei
spielsweise in Bezug auf die absolute Zeitdauer ab ei
nem vorbestimmten Bezugspunkt oder aber in Bezug auf
die relative Zeitdauer zwischen zwei aufeinanderfolgen
den Ereignissen ausgedrückt.
Der Erfinder der vorliegenden Erfindung hat einen Ver
gleich zwischen der Prüfmuster-Bildung unter Verwendung
der Prüfdaten in einem zyklusgestützten Format und der
Prüfmuster-Bildung unter Verwendung der Prüfdaten in
einem ereignisgestützten Format in der US-Patentanmel
dung 09/340,371 vorgenommen. Der Erfinder der vorlie
genden Erfindung hat ferner ein ereignisgestütztes
Prüfsystem als neuartiges Halbleiterprüfsystem vorge
stellt. Einzelheiten des Aufbaus und der Funktion die
ses ereignisgestützten Prüfsystems sind in der US-Pa
tentanmeldung 09/406,300 der Anmelderin dargelegt.
Wie vorstehend beschrieben, ist im Halbleiterprüfsystem
eine große Anzahl von gedruckten Schaltkreisen und ähn
liches vorgesehen, die der Anzahl der Prüfgerätepins
entspricht oder diese gar übersteigt, was zu einem sehr
großen Gesamtsystem führt. Bei herkömmlichen Halblei
terprüfsystemen sind die gedruckten Schaltkreis-Leiter
platten u. ä. untereinander identisch.
Bei einem Hochgeschwindigkeits-Prüfsystem mit hoher
Auflösung, etwa bei einem Prüfsystem mit einer Prüf-
Frequenz von 500 MHz und einer Zeitsteuerungsgenauig
keit von 80 Pikosekunden, haben die gedruckten Schalt
kreis-Leiterplatten für alle Prüfgerätepins identische
Eigenschaften, so daß sie jeweils mit der genannten
Prüf-Frequenz und Zeitsteuerungsgenauigkeit arbeiten
können. Auf diese Weise wird ein herkömmliches Halblei
terprüfsystem unausweichlich zu einem hochpreisigen Sy
stem. Darüber hinaus kann das Prüfsystem, da die iden
tische Schaltkreisstruktur an jedem Prüfgerätepin Ver
wendung findet, nur beschränkte Prüfungen durchführen.
Ein Beispiel eines Bauteilprüflings enthält einen be
stimmten Halbleiter-Bauteil, der sowohl analoge als
auch digitale Funktionen erfüllt. Ein typisches Bei
spiel hierfür ist ein Audio-Schaltkreis oder ein CD-
Schaltkreis, der einen Analog-Digital-Wandler (AD-Wand
ler), einen Digital-Analog-Wandler (DA-Wandler) und
einen Schaltkreis zur Verarbeitung digitaler Signale
umfasst. Darüber hinaus gibt es einen bestimmten Halb
leiter-Bauteil, der einen inneren Schaltkreis selbst
prüfen kann, also der einen internen Selbsttest (BIST)
durchführen kann.
Herkömmliche Halbleiterprüfsystem sind so gestaltet,
daß lediglich eine Art von Funktionstests gleichzeitig
durchgeführt werden kann. Deshalb muß, um den oben er
wähnten integrierten Mischsignal-Schaltkreis zu prüfen,
jeder Funktionsblock gesondert und seriell geprüft wer
den. So muß etwa zunächst der AD-Wandler geprüft wer
den, danach der DA-Wandler und alsdann der Schaltkreis
zur Verarbeitung digitaler Signale. Weiterhin muß beim
Prüfen eines Bauteils mit BIST-Funktion die Überprüfung
der BIST-Funktion gesondert von allen anderen Prüfungen
durchgeführt werden.
Selbst in dem Fall, in dem ein lediglich aus Logik-
Schaltkreisen bestehendes Bauteil geprüft werden soll,
ist es fast immer ausreichend, nicht alle der Pins des
Bauteilprüflings mit der höchsten Leistung des Halblei
terprüfsystems zu prüfen. So arbeiten beispielsweise
bei einem typischen Logik-LSI-Bauteilprüfling mit
vielen hundert Uns lediglich einige Pins mit hoher Ge
schwindigkeit und lediglich diese Pins benötigen das
Hochgeschwindigkeitsprüfsignal, während die anderen
Pins mit erheblich geringerer Geschwindigkeit arbeiten
und lediglich langsame Prüfsignale benötigen.
Da das herkömmliche Halbleiterprüfsystem keine unter
schiedlichen Prüfungen parallel zur gleichen Zeit
durchführen kann, weist es den Nachteil auf, daß es
eine lange Prüfdauer in Anspruch nimmt, um die Mischsi
gnal-Bauteilprüfung oder die Bauteilprüfung mit BIST-
Funktion abzuschließen. Darüber hinaus ist die Hochlei
stungseigenschaft, die lediglich für eine kleine Anzahl
von Pins des Bauteilprüflings erforderlich ist, in al
len Prüfgerätepins vorgesehen, was die hohen Kosten des
Prüfsystems bedingt.
Einer der Gründe dafür, daß das herkömmliche Halblei
terprüfsystem die oben erwähnte identische Schaltkreis
form in allen Prüfgerätepins installiert, und im Ergeb
nis nicht in der Lage ist, zwei oder mehrere unter
schiedliche Prüfungen gleichzeitig durchzuführen, liegt
darin, daß das Prüfsystem das Prüfmuster nur durch Ver
wendung der zyklusgestützten Prüfdaten erzeugen kann.
Durch das Erzeugen des Prüfmusters auf der zyklusge
stützten Grundlage besteht eine Neigung zur Komplizie
rung von Software und Hardware. Es ist daher praktisch
unmöglich, unterschiedliche Schaltkreisarten und zuge
hörige Software im Prüfsystem einzusetzen, da dies das
Prüfsystem noch aufwendiger machen würde.
Um das vorstehende näher zu erklären, sei ein kurzer
Vergleich zwischen dem Prüfmuster, das die Prüfdaten in
zyklusgestützten Format verwendet, und dem Prüfmuster,
das die Prüfdaten in ereignisgestützten Format verwen
det, unter Hinweis auf die Wellenformen in Fig. 3 ange
stellt. Ein genauerer Vergleich ist in der oben erwähn
ten US-Patentanmeldung der Anmelderin enthalten.
Das Beispiel gemäß Fig. 3 zeigt den Fall, bei dem ein
Prüfmuster auf der Grundlage von Daten erzeugt wird,
die von der Logik-Simulation in der Entwicklungsphase
des hochintegrierten Schaltkreises (LSI) stammen. Die
gewonnenen Daten werden in einer Speicherauszugsdatei
37 gespeichert. Der Output der Speicherauszugsdatei 37
wird mit Daten im ereignisgestützten Format gebildet,
die die Änderungen im Input und Output des entworfenen
LSI-Bauteils widerspiegeln und Beschreibungen 38 zei
gen, die in Fig. 3 rechts unten zum Ausdruck etwa der
Wellenformen 31 dargestellt sind.
In diesem Beispiel wird angenommen, daß die Prüfmuster,
wie sie von den Wellenformen 31 dargestellt sind, durch
Verwendung derartiger Beschreibungen gebildet werden.
Die Wellenformen 31 spiegeln Prüfmuster wider, die an
Pins (Prüfgerätepins oder Prüfkanäle) Sa bzw. Sb er
zeugt werden. Die Ereignisdaten, die die Wellenformen
beschreiben, werden aus Setflanken San, Sbn und deren
jeweiligen Zeitsteuerungsdaten (beispielsweise den je
weiligen Zeitabstand zu einem Bezugspunkt), sowie Rück
setzflanken Ran, Rbn und deren jeweilige Zeitsteue
rungsdaten gebildet.
Zur Herstellung eines Prüfmusters zur Verwendung in ei
nem herkömmlichen zyklusgestützten Halbleiterprüfsystem
müssen die Prüfdaten in Prüfzyklen
(Prüfgerätgeschwindigkeit), Wellenformen
(Wellenformtypen und deren Flankenzeitsteuerung) sowie
Vektoren aufgeteilt werden. Ein Beispiel für eine der
artige Beschreibung ist in Fig. 3, Mitte und links,
dargestellt. Im zyklusgestützten Prüfmuster, wie es
durch Wellenformen 33 im linken Teil von Fig. 3 darge
stellt ist, wird ein Prüfmuster in die einzelnen Prüf
zyklen (TS1, TS2 und TS3) aufgespalten, um die Wellen
formen und die jeweilige Zeitsteuerung (d. h. die Verzö
gerungszeit) für jeden Prüfzyklus zu bilden.
Ein Beispiel von Datenbeschreibungen für derartige Wel
lenformen, Zeitsteuerungen und Prüfzyklen ist in den
Zeitsteuerungsdaten (Prüfplan) 36 dargestellt. Ein Bei
spiel der Logikzustände "1", "0", oder "Z" der jeweili
gen Wellenform ist in Vektordaten (Musterdaten) 35 dar
gestellt. Beispielsweise wird bei den Zeitsteuerungsda
ten 36 der Prüfzyklus mit "rate" beschrieben, um die
Zeitintervalle zwischen den Prüfzyklen zu beschreiben,
und die Wellenform wird mit RZ (Rückkehr zu Null), NRZ
(keine Rückkehr zu Null) und XOR (ausschließlich ODER).
Darüber hinaus ist die Zeitsteuerung einer jeden Wel
lenform durch eine Verzögerungszeit ab einer vorbe
stimmten Flanke des zugehörigen Prüfzyklus definiert.
Da das herkömmliche Halbleiterprüfsystem ein Prüfmuster
im zyklusgestützten Verfahren erzeugt, weist die Hard
ware im Mustergenerator, im Zeitsteuerungsgenerator und
Wellenformatierer eine gewisse Kompliziertheit auf.
Folglich wird auch die in dieser Hardware zu verwen
dende Software kompliziert. Darüber hinaus, da alle der
Prüfgerätepins (wie Sa und Sb im obigen Beispiel) durch
den herkömmlichen Prüfzyklus definiert werden, ist es
nicht möglich, Prüfmuster unterschiedlicher Zyklen zwi
schen den Prüfgerätepins gleichzeitig zu erzeugen.
Deshalb werden im herkömmlichen Halbleiterprüfsystem
die gleichen Schaltkreisarten in allen Prüfgerätepins
verwendet. Es ist nicht möglich, gedruckte Schaltkreis-
Leiterplatten mit unterschiedlichem Schaltkreisaufbau
zu verwenden. Folglich ist es nicht möglich, unter
schiedliche Prüfungen, wie etwa analoge Blockprüfungen
und digitale Blockprüfungen, gleichzeitig und parallel
zueinander durchzuführen. Darüber hinaus erfordert ein
Hochgeschwindigkeits-Prüfsystem auch eine langsame
Hardware-Art, womit die Hochgeschwindigkeit in einem
derartigen Prüfsystem auch nicht gerade gefördert wird.
Demgegenüber ist es zur Erzeugung eines ereignisge
stützten Prüfmusters lediglich nötig, Setz- bzw. Rück
setzdaten sowie zugehörige in einem Ereignisspeicher
gespeicherte Zeitsteuerungsdaten abzulesen, was sehr
einfach strukturierte Hardware und Software erfordert.
Darüber hinaus kann jeder Prüfgerätepin ereignisbezogen
unabhängig arbeiten. Der Prüfzyklus und verschiedene
hierauf bezogene Daten sind insoweit ohne Relevanz. Die
Prüfmuster unterschiedlicher Funktionen und Frequenzbe
reiche können somit gleichzeitig erzeugt werden.
Die Erfinder der vorliegenden Erfindung haben, wie be
reits erwähnt, das ereignisgestützte Halbleiterprüfsy
stem vorgeschlagen. Beim ereignisgestützten Prüfsystem
ist es, da die eingesetzte Hardware sowie die zugehö
rige Software einfach hinsichtlich Aufbau und Inhalt
gehalten sind, möglich, ein Gesamtprüfsystem zu schaf
fen, bei dem unterschiedliche Hardware und Software un
ter den darin eingesetzten Prüfgerätepins eingesetzt
werden. Darüber hinaus können, da jeder der Prüfgerä
tepins unabhängig von den anderen arbeitet, zwei oder
mehrere Prüfungen parallel zueinander durchgeführt wer
den, die sich hinsichtlich Funktion und Frequenz von
einander unterscheiden. Darüber hinaus kann ein anwen
dungsspezifisches und geringpreisiges ereignisgestütz
tes Prüfsystem leicht eingerichtet werden.
Aufgabe der vorliegenden Erfindung ist es daher, ein
Halbleiterprüfsystem zu schaffen, das dadurch anwen
dungsspezifisch ist, daß Prüfgerätmodule unterschiedli
cher Eigenschaften vorgesehen sind, die Prüfgerätepins
entsprechen, sowie dadurch daß ferner ein Messmodul
vorgesehen ist, das dem anwendungsspezifischen Einsatz
in einer Prüfgerät-Halterung dient.
Es ist eine weitere Aufgabe der vorliegenden Erfindung,
ein geringpreisiges Halbleiterprüfsystem zu schaffen,
das ein Halbleiterbauteil mit analogen und digitalen
Funktionen prüfen kann, wobei die analogen und digita
len Funktionen dadurch parallel und zur gleichen Zeit
geprüft werden können, daß Prüfgerätmodule unterschied
licher Eigenschaften, die Prüfgerätepins entsprechen,
und ein analoges Messmodul in einer Prüfgerät-Halterung
eingebaut sind.
Es ist eine weitere Aufgabe der vorliegenden Erfindung
ein geringpreisiges Halbleiterprüfsystem zu schaffen,
das ein Halbleiterbauteil mit einer BIST-Funktion (also
mit einer internen Selbsttest-Funktion) und andere Lo
gikfunktionen prüfen kann, wobei die BIST-Funktion und
Logikfunktionen dadurch parallel und zur gleichen Zeit
geprüft werden können, daß Prüfgerätmodule unterschied
licher Eigenschaften, die Prüfgerätepins entsprechen,
und ein analoges Messmodul in einer Prüfgerät-Halterung
eingebaut sind.
Es ist eine weitere Aufgabe der Erfindung ein Halblei
terprüfsystem mit Prüfgerätmodulen unterschiedlicher
Eigenschaften, die Prüfgerätepins entsprechen, zu
schaffen, bei dem die Schnittstellen-Spezifikation zwi
schen der Prüfgerät-Zentraleinheit und den Prüfgerätmo
dulen standardisiert sind, um die Prüfgerätmodule un
terschiedlicher Anschlussbelegungen und Leistungsmerk
male frei in der Zentraleinheit unterzubringen.
Es ist eine weitere Aufgabe der Erfindung, ein Halblei
terprüfsystem zu schaffen, bei dem eine Mehrzahl von
Prüfgerätmodulen unterschiedlicher Eigenschaften frei
untergebracht werden können, wodurch das Halbleiter
prüfsystem Prüfungen an einer Mehrzahl unterschiedli
cher Bauteilarten oder Funktionsblocks gleichzeitig
durchführen kann.
Es ist eine weitere Aufgabe der Erfindung ein Halblei
terprüfsystem zu schaffen, das einen Halbleiter-Bau
teilprüfling zu geringen Kosten prüfen kann und dessen
Möglichkeiten in Abhängigkeit zukünftiger Bedürfnisse
verbessert werden können.
Das erfindungsgemäße Halbleiterprüfsystem enthält zwei
oder mehrere Prüfgerätmodule, die hinsichtlich ihrer
Leistungsmerkmale identisch oder unterschiedlich sind,
eine Prüfsystem-Zentraleinheit zur Unterbringung von
zwei oder mehreren Prüfgerätmodulen, eine Prüfgerät-
Halterung, die auf der Prüfsystem-Zentraleinheit zur
elektrischen Verbindung der Prüfgerätmodule mit einem
Bauteilprüfling vorgesehen ist, ein Messmodul, das in
der Prüfgerät-Halterung zur Umwandlung von Signalen
zwischen dem Bauteilprüfling und dem Prüfgerätmodul in
Abhängigkeit einer bestimmten Funktion des Bauteilprüf
lings vorgesehen ist, und einen Hauptrechner zur Steue
rung einer Gesamttätigkeit des Prüfsystems durch Kommu
nikation mit den Prüfgerätmodulen im Prüfsystem mittels
eines Prüfgerätbusses.
Beim erfindungsgemäßen Halbleiterprüfsystem ist ein auf
die konkrete Prüfanwendung zugeschnittenes Messmodul in
der Prüfgerät-Halterung vorgesehen, das eine elektri
sche Verbindung zwischen den Prüfgerätmodulen und dem
Bauteilprüfling herstellt. Die Prüfgerät-Halterung wird
in Abhängigkeit von dem Prüfobjekt ausgetauscht. Jedes
der Prüfgerätmodule enthält eine Mehrzahl von Ereignis-
Prüfgerät-Leiterplatten. Unter der Steuerung des Haupt
rechners liefert jede Prüfgerät-Leiterplatte ein Prüf
muster an einen entsprechenden Pin des Bauteilprüflings
und bewertet anschließend ein Ergebnis-Ausgangssignal
des Bauteilprüflings.
Bei dem erfindungsgemäßen ereignisgestützten Prüfsystem
wird das Messmodul für einen spezifischen Prüfzweck in
der Prüfgerät-Halterung (Pin-Halterung) installiert,
wodurch der Aufbau der im Prüfsystem installierten
Prüfgerätmodule vereinfacht wird. Durch das Ersetzen
von für spezifische Anwendungen vorbereitete Prüfgerät-
Halterungen in Abhängigkeit von der Art des Bauteil
prüflings oder des Prüfgegenstands kann ein anwendungs
spezifisches Halbleiterprüfsystem mit einfacher Struk
tur und zu geringen Kosten erzielt werden.
Beim erfindungsgemäßen Halbleiterprüfsystem können, da
der Einsatz eines Prüfgerätepins unabhängig von dem ei
nes anderen Prüfgerätepins ist, unterschiedliche Bau
teile oder unterschiedliche Bauteil-Blöcke von einer
Gruppe von Prüfgerätepins und anderen Gruppen von Prüf
gerätepins geprüft werden. Durch Verwendung der anwen
dungsspezifischen Prüfgerät-Halterungen können somit
ein analoger Schaltkreis und ein digitaler Schaltkreis
im Bauteilprüfling parallel zur gleichen Zeit geprüft
werden. In ähnlicher Weise kann ein Bauteilprüfling mit
BIST-Funktion leicht unter Verwendung einer Prüfgerät-
Halterung mit einem Modul geprüft werden, das als BIST-
Schnittstelle arbeitet.
Wie bereits erwähnt, wird beim erfindungsgemäßen Halb
leiterprüfsystem das Prüfgerätmodul (Prüfgerät-Leiter
platte) durch eine Ereignis-Konfiguration konfiguriert,
wobei alle für die Prüfung erforderlichen Informationen
in einem ereignisgestützten Format vorbereitet werden.
Da es nicht nötig ist, das Bewertungssignal oder den
Mustergenerator einzuschließen, kann jeder Prüfgerä
tepin im ereignisgestützten Prüfsystem unabhängig von
den anderen Prüfgerätepins arbeiten. Deshalb können un
terschiedliche Prüfungsarten, wie etwa die Prüfung von
analogen Schaltkreisen und von digitalen Schaltkreisen,
gleichzeitig durchgeführt werden.
Da das erfindungsgemäße Prüfsystem auf modularer Basis
konfiguriert wird, kann ein einfaches und geringprei
siges Prüfsystem in Abhängigkeit von der Art des Bau
teilprüflings oder der Prüfzwecke geschaffen werden.
Wegen des ereignisgestützten Aufbaus kann die Hardware
des ereignisgestützten Prüfsystems erheblich reduziert
werden, wobei die Software zur Steuerung der Prüfgerät
module erheblich vereinfacht werden kann. Deshalb kann
auch die Gesamtgröße des ereignisgestützten Prüfsystems
reduziert werden, was zu einer weiteren Kosteneinspa
rung, zu einer Reduzierung des für das Prüfsystem benö
tigten Raumbedarfs sowie der damit in Verbindung ste
henden Kosten führt.
Fig. 1 eine Schemadarstellung zur Illustration eines
Grundaufbaus eines herkömmlichen Halbleiterprüf
systems (LSI-Prüfgerät);
Fig. 2 eine Schemadarstellung zur Illustration der äu
ßeren Gestalt eines herkömmlichen Halbleiter
prüfsystems;
Fig. 3 eine Schemadarstellung zum Vergleich eines Be
schreibungsbeispiels zur Erzeugung eines zyklus
gestützten Prüfmusters in einem herkömmlichen
Halbleiterprüfsystem mit einem Beschreibungsbei
spiel eines ereignisgestützten Prüfmusters im
erfindungsgemäßen Halbleiterprüfsystem;
Fig. 4 eine Schemadarstellung zur Illustration eines
Prüfsystemaufbaus zur Prüfung eines Mischsignal-
IC (also eines Mischsignal-Schaltkreises) durch
ein erfindungsgemäßes, anwendungsspezifisches
Prüfsystem;
Fig. 5 eine Schemadarstellung zur Illustration eines
Schaltkreisaufbaus in einem ereignisgestützten
Prüfgerät in einer Ereignis-Prüfgerät-Leiter
platte, die in einem erfindungsgemäßen Prüfge
rätmodul eingebaut ist;
Fig. 6 eine Schemadarstellung zur Illustration eines
Halbleiterprüfsystems mit Prüfgerätepins, die
durch Einbau einer Mehrzahl von erfindungsgemä
ßen Prüfgerätmodulen in unterschiedliche Lei
stungsgruppen gruppiert sind;
Fig. 7A eine Schemadarstellung zur Illustration eines
Halbleiterprüfsystems, das zur Prüfung eines
Mischsignal-Bauteils ausgelegt ist, und
Fig. 7B eine Schemadarstellung zur Illustration eines
Halbleiterprüfsystems, das zur Prüfung eines
Bauteils mit BIST-Funktion ausgelegt ist;
Fig. 8 eine Schemadarstellung zur Illustration der in
neren Gestalt eines Mischsignal-IC, das mit ei
ner analogen Funktion und einer digitalen Funk
tion gemischt ausgestattet ist, und zur Darstel
lung eines Prüfverfahrens zum gleichzeitigen
Prüfen derart unterschiedlicher Funktionen im
Mischsignal-Bauteilprüfling durch das erfin
dungsgemäße Halbleiterprüfsystem;
Fig. 9A eine Schemadarstellung zur Illustration eines
Prüfverfahrens zum Prüfen des Mischsignal-Bau
teils durch ein herkömmliches Halbleiterprüfsy
stem und
Fig. 9B eine Schemadarstellung zur Illustration eines
Prüfverfahrens zum Prüfen des Mischsignal-Bau
teils durch ein erfindungsgemäßes Halbleiter
prüfsystem;
Fig. 10 eine Schemadarstellung zur Illustration der äu
ßeren Gestalt eines Beispiels eines erfindungs
gemäßen Halbleiterprüfsystems.
Ein Ausführungsbeispiel der vorliegenden Erfindung sei
nachfolgend unter Bezugnahme auf Fig. 4 bis 10 erläu
tert. Fig. 4 ist eine Schemadarstellung zur Illustra
tion der Grundaufbaus des erfindungsgemäßen Halbleiter
prüfsystems zur Prüfung eines Analog-Digital-Mischsi
gnal-Schaltkreises ("Mischsignal-IC" oder "Mischsignal-
Bauteil"). Der Grundaufbau des Halbleiterprüfsystems
zur Prüfung eines Bauteils mit BIST-Funktion ist im we
sentlichen mit dem in Fig. 4 dargestellten Grundaufbau
identisch, wobei allerdings in diesem Fall ein für
BIST-Prüfungen bestimmtes Messmodul Verwendung zu fin
den hat.
Heim erfindungsgemäßen Halbleiterprüfsystem ist ein
Prüfkopf (bzw. eine Prüfgerät-Zentraleinheit) so ge
staltet, daß ein oder mehrere modulare Prüfgeräte
(nachfolgend "Prüfgerätmodule" genannt) wahlweise darin
installiert werden können. Die zu installierenden Prüf
gerätmodule können in Abhängigkeit von der Anzahl der
gewünschten Prüfgerätepins mehrere gleichartige Prüfge
rätmodule sein oder aber eine Kombination von unter
schiedlichen Prüfgerätmodulen, wie etwa eine Kombina
tion aus einem Hochgeschwindigkeitsmodul HSM und einem
Niedriggeschwindigkeitsmodul LSM.
Wie nachfolgend unter Bezugnahme auf Fig. 6 und 7 er
läutert werden wird, ist jedes Prüfgerätmodul mit einer
Mehrzahl von Ereignis-Prüfgerät-Leiterplatten 43 verse
hen, beispielsweise mit acht Leiterplatten. Darüber
hinaus umfaßt jede Ereignis-Prüfgerät-Leiterplatte eine
Mehrzahl von Ereignis-Prüfgeräten 66, die einer ent
sprechenden Anzahl von Prüfgerätepins entsprechen, also
beispielsweise 32 Ereignis-Prüfgeräten bei 32 Prüfgerä
tepins. Deshalb deckt im Beispiel gemäß Fig. 4 eine Er
eignis-Prüfgerät-Leiterplatte 43 1 einen analogen Teil
der Bauteilprüfung ab, während andere Ereignis-Prüfge
rät-Leiterplatten 43 einen digitalen Teil der Bauteil
prüfung abdecken.
Beim Prüfsystem gemäß Fig. 4 werden die Mehrzahl der
Ereignis-Prüfgerät-Leiterplatten 43 von einem als
Hauptrechner des Prüfsystems dienenden Prüfgerät-
Steuerelement 41 mittels eines Systembusses 64 gesteu
ert. Wie bereits erwähnt, können beispielsweise acht
Ereignis-Prüfgerät-Leiterplatten 43 in einem einzigen
Prüfgerätmodul installiert werden. Obgleich nicht in
Fig. 4 dargestellt, wird ein erfindungsgemäßes Prüfsystem
typischerweise mit Hilfe von zwei oder mehreren derar
tiger Prüfgerätmodule aufgebaut, wie dies in Fig. 6
dargestellt ist.
In dem in Fig. 4 dargestellten Beispiel legt eine Er
eignis-Prüfgerät-Leiterplatte 43 ein Prüfmuster
(Prüfsignal) an einen Bauteilprüfling (DUT) 19 an, und
untersucht alsdann ein auf das Prüfmuster gegebenes
Antwortsignal des Bauteilprüflings. Zum Prüfen der ana
logen Funktion des Bauteilprüflings 19 kann ein analo
ges Mess- (Test-) Modul 48 im Prüfsystem vorgesehen
sein. Ein derartiges analoges Messmodul 48 enthält,
beispielsweise, einen DA-Wandler, einen AD-Konverter
sowie einen Filter. Wie zu einem späteren Zeitpunkt er
läutert werden wird, ist das analoge Messmodul 48 in
einer Prüfgerät-Halterung (Pin-Halterung) des Prüfsy
stems installiert.
Jede Ereignis-Prüfgerät-Leiterplatte 43 enthält bei
spielsweise Ereignis-Prüfgeräte 66 1 bis 66 32 für 32
Kanäle, eine Schnittstelle 53, eine Zentraleinheit 67
und einen Speicher 68. Jedes Ereignis-Prüfgerät 66 ent
spricht einem Prüfgerät-Pin. Innerhalb der gleichen
Prüfgerät-Leiterplatte weist es auch den gleichen inne
ren Aufbau auf. In diesem Beispiel umfaßt das Ereignis-
Prüfgerät 66 einen Ereignisspeicher 60, eine Ereignis-
Ausführeinheit 47, eine Pin-Ansteue
rung/Komparatoreinheit 61 und einen Prüfergebnisspei
cher 57.
Der Ereignisspeicher 60 speichert Ereignisdaten zur Er
zeugung eines Prüfmusters. Die Ereignis-Ausführeinheit
47 erzeugt das Prüfmuster auf der Grundlage der Ereig
nisdaten des Ereignisspeichers 60. Das Prüfmuster wird
dem Bauteilprüfling 19 über die Pin-Ansteue
rung/Komparatoreinheit 61 zugeführt. In dem Fall, in
dem ein Eingangspin des Bauteilprüflings 19 ein analo
ger Input ist, wandelt das oben erwähnte analoge
Messmodul 48 durch den darin angeordneten DA-Wandler
das Prüfmuster in ein analoges Signal um. Auf diese
Weise wird das analoge Prüfsignal dem Bauteilprüfling
19 zugeführt. Ein Ausgangssignal des Bauteilprüflings
19 wird mit einem erwarteten Signal durch die Pin-An
steuerung/Komparatoreinheit 61 verglichen. Das Ergebnis
dieses Vergleichs wird im Prüfergebnisspeicher 57 abge
speichert. In dem Fall, in dem ein Ausgangssignal des
Bauteilprüflings 19 ein analoges Signal ist, wird, so
fern dies nötig sein sollte, ein solches analoges Si
gnal durch den AD-Wandler im analogen Messmodul 48 in
ein digitales Signal umgewandelt.
Fig. 5 zeigt eine genauere Schemadarstellung zur Illu
stration eines Beispiels eines Schaltkreisaufbaus in
einem Ereignis-Prüfgerät 66 in einer Ereignis-Prüfge
rät-Leiterplatte 43. Weiterführende Detailangaben zum
Ereignis-Prüfsystem finden sich in der oben erwähnten
US Patentanmeldung 09/406,300 sowie in der US-Patentan
meldung 09/259,401 der Anmelderin. In Fig. 5 sind mit
in Fig. 4 dargestellten Blöcke identische Blöcke auch
mit identischen Bezugszeichen versehen.
Die Schnittstelle 53 und die Zentraleinheit 67 werden
mit dem als Hauptrechner des Prüfsystems dienenden
Prüfgerät-Steuerelement 41 durch den Systembus 64 ver
bunden. Die Schnittstelle 53 wird beispielsweise dazu
genutzt, Daten von dem Prüfgerät-Steuerelement 41 an
ein nicht dargestelltes Register in der Ereignis-Prüf
gerät-Leiterplatte zu übermitteln, um das Ereignis-
Prüfgerät den Eingangs-/Ausgangs-Pins des Bauteilprüf
lings zuzuweisen. Wenn der Hauptrechner 41 beispiels
weise eine Gruppenzuordnungsadresse an den Systembus 64
sendet, so interpretiert die Schnittstelle diese Grup
penzuordnungsadresse. Sie gestattet es ferner, die Da
ten des Hauptrechners 41 in einem Register in der spe
zifischen Ereignis-Prüfgerät-Leiterplatte zu speichern.
Die Zentraleinheit 67 ist beispielsweise in jeder Er
eignis-Prüfgerät-Leiterplatte 43 vorgesehen. Sie steu
ert darüber hinaus die Arbeitsgänge in der Ereignis-
Prüfgerät-Leiterplatte 43, wobei hierzu das Erzeugen
von Ereignissen (Prüfmustern) ebenso gehört wie die Be
urteilung der Ausgangssignale des Bauteilprüflings und
die Aufnahme von Fehlerdaten. Die Zentraleinheit 67
kann an jeder Prüfgerät-Leiterplatte oder an jeder
soundsovielten Prüfgerät-Leiterplatte vorgesehen sind.
Die Zentraleinheit 67 ist darüber hinaus nicht immer
unerläßlich in der Ereignis-Prüfgerät-Leiterplatte 43
vorgesehen. Ihre Steuerungsfunktion kann auch unmittel
bar vom Prüfgerät-Steuerelement 41 gegenüber den Ereig
nis-Prüfgerät-Leiterplatten wahrgenommen werden.
Eine Adressfolge-Steuereinheit 58 wird, beispielsweise,
im einfachsten Fall von einem Programm-Zähler gebildet.
Die Adressfolge-Steuereinheit 58 steuert die Zuführung
von Adressen, die an den Fehlerdatenspeicher 57 und den
Ereignisspeicher 60 geliefert werden. Die Ereignis-
Zeitsteuerungsdaten werden dem Ereignisspeicher 60 von
dem Hauptrechner in Form eines Prüfprogramms übermit
telt und dort abgespeichert.
Der Ereignisspeicher 60 speichert, wie oben erwähnt,
die Ereignis-Zeitsteuerungsdaten, welche die Zeitsteue
rung der einzelnen Ereignisse (d. h. den Zeitpunkt, an
dem sich der Logikzustand von "1" zu "0" bzw. von "0"
zu "1" ändert) festlegen. Die Ereignis-Zeitsteuerungs
daten werden dabei beispielsweise in zwei Gruppen ge
speichert, von denen eine die Daten umfaßt, die ein
ganzzahliges Vielfaches eines Referenztaktzyklus ange
ben, und die andere Gruppe aus den Daten besteht, die
Bruchteile des Referenztaktzyklus wiedergeben. Vor der
Speicherung im Ereignisspeicher 60 werden die Eregnis-
Zeitsteuerungsdaten vorzugsweise komprimiert.
Die Schemadarstellung gemäß Fig. 5 zeigt eine detail
liertere Darstellung eines Beispiels für den Aufbau ei
nes in der Ereignis-Prüfgerät-Leiterplatte 43 angeord
neten ereignisgestützten Prüfgeräts 66, während sich
eine genauere Beschreibung des ereignisgestützten Prüf
systems der bereits erwähnten US-Patentanmeldung
Nr. 09/406,300 sowie der US-Patentanmeldung
Nr. 09/259,401 derselben Anmelderin entnehmen läßt.
Blöcke, die zu den in Fig. 4 gezeigten identisch sind,
sind in Fig. 5 auch mit denselben Bezugsziffern gekenn
zeichnet.
Die Schnittstelle 53 und die Zentraleinheit 67 sind
über den Systembus 64 mit der (in Fig. 4 gezeigten)
Prüfgerät-Steuereinheit bzw. dem Hauptrechner 41 ver
bunden. Die Schnittstelle 53 wird beispielsweise zur
Übertragung von Daten von der Prüfgerät-Steuereinheit
41 an ein (nicht dargestelltes) Register in der Ereig
nis-Prüfgerät-Leiterplatte eingesetzt, um das Ereignis-
Prüfgerät den Eingabe-/Ausgabepins des Bauteilprüflings
zuzuordnen. Wenn der Hauptrechner 41 hierfür bei
spielsweise eine Gruppenzuordnungsadresse an den
Systembus 64 sendet, so interpretiert die Schnittstelle
53 die Gruppenzuordnungsadresse und ermöglicht es da
durch, die Daten vom Hauptrechner im Register der spe
zifizierten Ereignis-Prüfgerät-Leiterplatte zu spei
chern.
In jeder Ereignis-Prüfgerät-Leiterplatte 43 kann eine
Zentraleinheit 67 vorgesehen sein, die die Operationen
der Ereignis-Prüfgerät-Leiterplatte 43, einschließlich
der Erzeugung von Ereignissen (Prüfmustern), der Bewer
tung von Ausgangssignalen vom Bauteilprüfling und der
Beschaffung von Fehlerdaten steuert. Dabei kann für
jede Prüfgerät-Leiterplatte eine gesonderte Zentralein
heit 67 oder auch eine Zentraleinheit 67 für mehrere
Prüfgerät-Leiterplatten vorgesehen werden. Im übrigen
muß auch nicht unbedingt eine Zentraleinheit 67 in der
Ereignis-Prüfgerät-Leiterplatte 43 vorhanden sein, weil
dieselben Steuerfunktionen für die Ereignis-Prüfgerät-
Leiterplatten auch direkt durch die Prüfgerät-
Steuereinheit 41 erfüllt werden können.
Bei der Adressfolge-Steuereinheit 58 handelt es sich
beispielsweise im einfachsten Fall um einen Programm-
Zähler. Die Adressfolge-Steuereinheit 58 steuert die
Zuführung von Adressen zum Fehlerdatenspeicher 57 und
zum Ereignisspeicher 60. Die Ereignis-Zeitsteuerungsda
ten werden vom Hauptrechner als Prüfprogramm an den
Ereignisspeicher 60 übertragen und dort gespeichert.
Wie erwähnt, speichert der Ereignisspeicher 60 die Er
eignis-Zeitsteuerungsdaten, welche die Zeitsteuerung
der einzelnen Ereignisse (d. h. den Zeitpunkt, an dem
sich der Logikzustand von "1" zu "0" bzw. von "0" zu
"1" ändert) festlegen. Die Ereignis-Zeitsteuerungsdaten
werden dabei beispielsweise in zwei Gruppen gespei
chert, von denen eine die Daten umfaßt, die ein ganz
zahliges Vielfaches eines Referenztaktzyklus angeben,
und die andere Gruppe aus den Daten besteht, die Bruch
teile des Referenztaktzyklus wiedergeben. Vor der Spei
cherung im Ereignisspeicher 60 werden die Ereignis-
Zeitsteuerungsdaten vorzugsweise komprimiert.
Beim Beispiel gemäß Fig. 5 wird die in Fig. 4 gezeigte
Ereignis-Ausführeinheit 47 durch eine Dekomprimierungs
einheit 62, eine Zeitsteuerungzähl- und Skalierlogik 63
und einen Ereignisgenerator 64 gebildet. Die Dekompri
mierungseinheit 62 dient zur Dekomprimierung (bzw. Wie
derherstellung) der aus dem Ereignisspeicher 60 stam
menden komprimierten Zeitsteuerungsdaten. Die Zeit
steuerungszähl- und Skalierlogik 63 erzeugt Zeitlängen-
Daten für jedes Ereignis, indem sie die Ereignis-Zeit
steuerungsdaten summiert bzw. modifiziert. Die Zeitlän
gen-Daten geben dabei die Zeitsteuerung jedes Ereignis
ses in Form einer Zeitlänge (d. h. einer Verzögerungs
zeit) gegenüber einem festgelegten Referenzpunkt an.
Schließlich erzeugt der Ereignisgenerator 64 ein Prüf
muster auf der Grundlage der Zeitlängen-Daten und führt
das Prüfmuster dem Bauteilprüfling (DUT) 19 durch die
Pin-Ansteuerung/Komparatoreinheit 61 zu. Mit Hilfe die
ser Anordnung wird ein bestimmter Pin des Bauteil
prüflings (DUT) 19 durch Bewertung seiner Antwortaus
gangssignale geprüft. Wie sich Fig. 4 entnehmen läßt,
besteht die Pin-Ansteuerung/Komparatoreinheit 61 haupt
sächlich aus einer Pin-Ansteuerung, die den jeweiligen
Bauteilpin zur Zuführung des Prüfmusters ansteuert, und
einem Komparator, der ein Spannungsniveau eines durch
das Prüfmuster hervorgerufenen Ausgangssignals des Bau
teilpins bestimmt und das Ausgangssignal mit den SOLL-
Logikdaten vergleicht.
Bei diesem kurz beschriebenen Ereignisprüfgerät werden
das dem Bauteilprüfling zugeführte Eingabesignal und
das mit dem Ausgangssignal des Bauteils zu verglei
chende SOLL-Signal auf der Grundlage von Daten erzeugt,
die im ereignisgestützten Format vorliegen. Beim ereig
nisgestützten Format werden Informationen über die
Zeitpunkte, an denen sich das Eingabesignal und das
SOLL-Signal verändern, durch Aktionsinformationen (in
Form von Setz- und/oder Rücksetzinformationen) und
Zeitinformationen (über die Zeitlänge ab einem bestimm
ten Zeitpunkt) wiedergegeben.
Wie bereits erwähnt, wird beim herkömmlichen Halblei
terprüfsystem ein zyklusgestütztes Verfahren eingesetzt,
für das eine geringere Speicherkapazität benötigt wird,
als dies bei einer ereignisgestützten Struktur der Fall
ist. Beim zyklusgestützten Prüfsystem werden die Zeit
informationen des Eingabesignals und des SOLL-Signals
aus Zyklusinformationen (Geschwindigkeitssignal) und
Informationen zur Verzögerungszeit gebildet. Die Akti
onsinformationen des Eingabesignals und des SOLL-Si
gnals werden aus Daten über den Wellenform-Modus sowie
Musterdaten erzeugt. Bei dieser Anordnung können die
Informationen über die Verzögerungszeit nur durch eine
begrenzte Datenmenge gebildet werden. Zudem muß das
Prüfprogramm zu einer flexiblen Erzeugung der Musterda
ten viele Schleifen, Verzweigungen und/oder Unterpro
gramme umfassen, so daß bei einem herkömmlichen Prüfsy
stem komplexe Strukturen und Operationsvorgänge benö
tigt werden.
Beim ereignisgestützten Prüfsystem kann hingegen auf
die komplexen Strukturen und Operationsvorgänge her
kömmlicher zyklusgestützter Prüfsysteme verzichtet wer
den, wodurch sich die Anzahl der Prüfpins auf einfache
Weise erhöhen und/oder die Integration von Prüfpins mit
unterschiedlicher Leistung im selben Prüfsystem pro
blemlos durchführen läßt. Obwohl beim ereignisgestützten
Prüfsystem eine große Speicherkapazität benötigt wird,
stellt eine entsprechende Erhöhung der Speicherkapazi
tät doch kein wesentliches Problem dar, da heutzutage
ohnehin laufend Speicher mit immer höherer Speicher
dichte zu immer geringeren Kosten angeboten werden.
Wie bereits erwähnt, können beim ereignisgestützten
Prüfsystem alle Prüfpins bzw. alle Prüfpin-Gruppen un
abhängig voneinander eine Prüfoperation durchführen.
Wenn also mehrere unterschiedliche Arten von Prüfungen
durchzuführen sind, wie dies etwa beim Prüfen einer in
tegrierten Systemchip-Schaltung mit mehreren, etwa in
Form eines Logikbausteins und eines Speicherbausteins
vorliegenden Funktionsblöcken (Hausteinen) der Fall
ist, so lassen sich diese unterschiedlichen Arten von
Prüfungen gleichzeitig parallel vornehmen. Zudem können
die Start- und Endzeitsteuerung derartiger unterschied
licher Arten von Prüfungen unabhängig voneinander er
folgen.
Das Schemadiagramm gemäß Fig. 6 zeigt den Aufbau eines
Halbleiterprüfsystems aus mehreren Prüfgerätmodulen ge
mäß der vorliegenden Erfindung, wobei das Prüfsystem
Prüfpins umfaßt, die gemäß ihrer unterschiedlichen Lei
stung gruppiert sind.
Dabei wird ein Prüfkopf 124 mit einer Anzahl von Prüf
gerätmodulen versehen, die beispielsweise von der An
zahl der Pins einer mit dem Prüfkopf verbundenen Prüf
gerät-Halterung 127 und vom Typ des zu prüfenden Bau
teils sowie der Anzahl der Pins des Bauteilprüflings
abhängt. Wie später noch näher erläutert wird, ist die
Spezifikation der Schnittstelle (d. h. des Anschlußele
ments) zwischen der Prüfgerät-Halterung 127 und dem
Prüfgerätmodul standardisiert, so daß jedes Prüfge
rätmodul an jeder beliebigen Position im Prüfkopf (bzw.
der System-Zentraleinheit) installiert werden kann.
Die Prüfgerät-Halterung 127 umfaßt eine große Anzahl
von elastischen Anschlußelementen, wie etwa Pogo-Pins,
zur elektrischen und mechanischen Verbindung der Prüf
gerätmodule mit einem Performance-Board 128. Der Bau
teilprüfling 19 wird in einen Prüf-Stecksockel am Per
formance-Board 128 eingesteckt und hierdurch elektrisch
mit dem Halbleiterprüfsystem verbunden. In der Prüfge
rät-Halterung 127 ist ein in den Fig. 7A und 7B gezeig
tes, speziell auf die geplante Prüfung ausgelegtes
Funktionsmodul (beispielsweise in Form eines Reparatur
moduls 48 zur Speicherreparatur) installiert, was sich
allerdings Fig. 6 nicht entnehmen läßt. Gemäß der vor
liegenden Erfindung ist demgemäß die Prüfgerät-Halte
rung 127, beispielsweise unter Berücksichtigung des zu
prüfenden Bauteil-Typs, speziell für die jeweilige
Prüfanwendung konstruiert.
An der Prüfgerät-Halterung 127 wird ein Performance-
Board 128 vorgesehen. Ein Bauteilprüfling (DUT) 19 wird
nun beispielsweise in einen Prüfsockel am Performance-
Board 128 eingeschoben und so mit dem Halbleiterprüfsy
stem elektrisch verbunden. Wie bereits erwähnt, ist in
der Prüfgerät-Halterung ein analoges Messmodul 48 gemäß
Fig. 4 angeordnet, das allerdings in ähnlicher Weise
wie der Bauteilprüfling (DUT) 19 am Performance-Board
128 gehaltert werden kann.
Jedes Prüfgerätmodul 125 weist eine vorbestimmte Anzahl
von Pin-Gruppen auf. So sind in einem Hochgeschwindig
keitsmodul HSM beispielsweise gedruckte Schaltkreis-
Leiterplatten für 128 Prüfpins (Prüfkanäle) angeordnet,
während ein Niedriggeschwindigkeitsmodul LSM gedruckte
Schaltkreis-Leiterplatten für 256 Prüfpins aufweist.
Diese Zahlenangaben dienen hier im übrigen nur als Bei
spiel, so daß auch andere Pinzahlen möglich sind.
Wie bereits erwähnt, umfaßt jede gedruckte Schaltkreis-
Leiterplatte des Prüfgerätmoduls ereignisgestützte Prüf
geräte, die jeweils Prüfmuster erzeugen und diese dem
entsprechenden Pin des Bauteilprüflings 19 durch das
Performance-Board 128 zuführen. Durch das Prüfmuster
hervorgerufene Ausgangssignale des Bauteilprüflings 19
werden durch den Performance-Board 128 an die Ereignis-
Prüfgerät-Leiterplatte im Prüfgerätmodul weitergelei
tet, die sie mit den SOLL-Signalen vergleicht und so
feststellt, ob der Bauteilprüfling einwandfrei arbeitet
oder nicht.
Jedes Prüfgerätmodul verfügt über eine Schnittstelle
(Anschlusselement) 126. Das Anschlusselement 126 ent
spricht dabei der standardisierten Spezifikation der
Prüfgerät-Halterung 127, wobei in der standardisierten
Spezifikation der Prüfgerät-Halterung 127 beispiels
weise der Aufbau der Anschlusspins, die Impedanz der
Pins, die Entfernung zwischen den Pins (d. h. der Pinab
stand) und die jeweilige relative Ausrichtung der Pins
zueinander für den geplanten Prüfkopf festgelegt sind.
Durch Einsatz einer mit der standardisierten Spezifika
tion übereinstimmenden Schnittstelle 126 (bzw. eines
entsprechenden Anschlusselements) bei allen Prüfgerät
modulen lassen sich beliebige Prüfsysteme mit einer un
terschiedlichen Kombination von Prüfgerätmodulen her
stellen.
Durch die erfindungsgemäße Anordnung erhält man ein im
Hinblick auf Kosten und Leistung optimales Prüfsystem,
das an den jeweiligen Bauteilprüfling angepasst ist.
Außerdem läßt sich die Leistung des Prüfsystems ggf.
noch weiter verbessern, indem man eines oder mehrere
der Prüfmodule ersetzt, wodurch sich die gesamte Le
bensdauer des Systems erhöhen läßt. Darüber hinaus kann
das erfindungsgemäße Prüfsystem eine Vielzahl von Prüf
modulen umfassen, deren Leistung sich jeweils unter
scheidet, so daß sich direkt durch Einsatz entsprechen
der Prüfmodule ein Prüfsystem mit der gewünschten Lei
stung herstellen läßt, wobei es auf einfache und di
rekte Weise möglich ist, die Prüfsystemleistung zu ver
bessern.
Die Schemadarstellung gemäß Fig. 7A zeigt ein Beispiel
eines Halbleiterprüfsystems, das zur Prüfung eines
Mischsignal-Bauteils ausgelegt ist. Die Schemadarstel
lung gemäß Fig. 7B zeigt ein Beispiel eines Halbleiter
prüfsystems, das zur Prüfung eines Bauteils mit BIST-
Funktion ausgelegt ist. Aus Gründen der zeichnerischen
Vereinfachung wurde die in Fig. 6 dargestellte Schnitt
stelle 126 hier nicht wiedergegeben. Darüber hinaus
wurden die Prüfgerätmodule 125 hier einfach mit TM be
zeichnet, obwohl es sich dabei je nach dem Ziel der
Prüfung sowohl um gleichartige als auch um unterschied
liche Module handeln kann.
Das in Fig. 7A gezeigte Halbleiterprüfsystem ist so ge
staltet, daß es der Prüfung eines Bauteilprüflings mit
analogem Schaltkreis dient. Folglich sind analoge Mess-
(Prüfgerät-) Module 132 und 133 in der Prüfgerät-Halte
rung 127 vorgesehen. Wenn ein spezieller Eingangspin
des Bauteilprüflings (DUT) 19 ein analoger Signalpin
ist, dann wird ein Prüfsignal des Prüfgerätmoduls 125
in ein analoges Signal durch das analoge Mess- (Prüf-)
Modul 133 mit einem DA-Wandler umgewandelt. Auf diese
Weise wird das analoge Prüfsignal dem speziellen Ein
gangspin des Bauteilprüflings 19 zugeführt. Wenn ein
spezieller Ausgangspin des Bauteilprüflings 19 ein ana
loger Signalpin ist, dann wird darüber hinaus das Aus
gangssignal des Ausgangspins in ein digitales Signal
durch das analoge Mess- (Prüf-) Modul 132 mit AD-Wand
ler umgewandelt. Auf diese Weise wird das digitale Aus
gangssignal dem Prüfgerätmodul 125 zugeführt.
Wie vorstehend beschrieben, ist die Anwendung der Prüf
gerät-Halterung im erfindungsgemäßen Prüfsystem auf ein
spezifisches Prüfobjekt beschränkt. Deshalb können die
Prüfgerätmodule 125 vollständig von den analogen Funk
tionen getrennt und so gestaltet werden, daß sie allein
mit digitalen Signalen arbeiten. Auf diese Weise lassen
sich die Gesamtkosten des Prüfsystems in erheblichem
Umfang reduzieren. Darüber hinaus kann der Schnittstel
lenaufbau zwischen den Prüfgerätmodulen und den Prüfge
rät-Halterungen vereinfachen.
Ein anderes Beispiel eines analogen Messmoduls umfaßt
eine Audio-Signalquelle, ein Audio-Digitalisiergerät,
eine Video-Signalquelle, ein Video-Digitalisiergerät
und zugehörige Schaltkreise wie Filter. Darüber hinaus
kann eine Kartenschnittstelle, wie etwa eine IC Karte
(intelligente Karte mit Mikroprozessor und Speicher
chip), in der Prüfgerät-Halterung 127 installiert wer
den. Bei einer solchen Anordnung kann ein IC-Karten
prüfling mit der Kartenschnittstelle verbunden und ge
testet werden, ohne daß das Performance-Board 128 be
troffen wäre.
Das Halbleiterprüfsystem nach Fig. 7B ist zur Prüfung
von Bauteilprüflingen mit BIST-Funktion (also mit in
terner Selbsttest-Funktion) ausgelegt. Ein IC-Bauteil
mit BIST-Funktion enthält eine BIST-Steuerung, die die
Schnittstelle zwischen dem Prüfsystem und dem inneren
Schaltkreis des Bauteils während der Prüfung bildet.
Wie durch IEEE St. 1149.1 "Standard Test Access Port
and Boundary-Scan Architecture" definiert, stehen die
BIST-Steuerung und das Prüfsystem über eine Schnitt
stellen-Pin-Gruppe, die beispielsweise aus fünf Pins
besteht, miteinander in Verbindung.
Diese Schnittstellen-Pin-Gruppe muß mit Hochgeschwin
digkeit arbeiten können. Im Beispiel gemäß Fig. 7B, ist
ein BIST-Modul 134 mit der Schnittstellen-Pin-Gruppe in
der Prüfgerät-Halterung 127 vorgesehen. Dadurch kann
ein anwendungsspezifisches Prüfsystem zu geringen Ko
sten geschaffen werden, das ein IC-Bauteil mit BIST-
Funktion prüfen kann.
Fig. 8 ist eine Schemadarstellung eines Grundkonzepts
zur parallelen Durchführung verschiedener Prüfungen an
einem Mischsignal-Bauteil 19 mit analogen und digitalen
Funktionen mit Hilfe des erfindungsgemäßen Halbleiter
prüfsystems. In diesem Beispiel enthält das Mischsi
gnal-Bauteil 19 einen AD-Wandler-Schaltkreis, einen Lo
gik-Schaltkreis und einen DA-Wandler-Schaltkreis. Das
erfindungsgemäße Halbleiterprüfsystem kann, wie bereits
erwähnt, für jede Gruppe einer bestimmten Anzahl von
Prüfgerätepins unabhängig von der anderen Gruppe Prü
fungen durchführen. Deshalb können diese Schaltkreise
parallel zur gleichen Zeit geprüft werden, indem die
Gruppen der Prüfgerätepins diesen Schaltkreisen im
Mischsignal-Bauteil zugewiesen sind.
Fig. 9A ist eine Schemadarstellung zur Illustration ei
nes Prüfverfahrens zum Prüfen des Mischsignal-Bauteils
mit einem herkömmlichen Halbleiterprüfsystem und Fig. 9B
ist eine Schemadarstellung zur Illustration eines
Prüfverfahrens zum Prüfen des Mischsignal-Bauteils mit
einem erfindungsgemäßen Halbleiterprüfsystem. Beim Prü
fen des Mischsignal-IC mit analogen und digitalen
Schaltkreisen gemäß Fig. 8 mit einem herkömmlichen
Halbleiterprüfsystem muß der Prüfvorgang in serieller
Abfolge erfolgen, so daß erst ein Prüfvorgang abge
schlossen werden muß, bevor mit dem nächsten begonnen
werden kann. Deshalb ist die zur vollständigen Prüfung
erforderliche Gesamtzeit die Summe aller in Fig. 9A
dargestellten Prüfungszeiten.
Demgegenüber kann beim Prüfen des Mischsignal-IC gemäß
Fig. 8 mit einem erfindungsgemäßen Halbleiterprüfsystem
der AD-Wandler-Schaltkreis, der Logik-Schaltkreis und
der DA-Wandler-Schaltkreis parallel zur gleichen Zeit
geprüft werden, wie dies in Fig. 9B dargestellt ist.
Auf diese Weise kann die vorliegende Erfindung die Ge
samtprüfdauer erheblich reduzieren. Da es allgemein üb
lich ist, das Testergebnis des AD-Wandler-Schaltkreises
oder des DA-Wandler-Schaltkreises mit vorbestimmten
Formeln zu beurteilen, ist eine Rechenzeit nach jedem
der AD- und DA-Schaltkreis-Prüfungen in den Fig. 9A und
9B angegeben.
Ein Beispiel für die äußere Gestalt des erfindungsgemä
ßen Halbleiterprüfsystems läßt sich der Schemadarstel
lung gemäß Fig. 10 entnehmen. Wie Fig. 10 zeigt, ist
hierbei ein Hauptrechner (bzw. eine Systemzentralein
heit) 41 beispielsweise in Form eines eine Benutzer-
Graphikschnittstelle (GUI) umfassenden Arbeitsplatzes
vorgesehen. Der Hauptrechner 41 dient dabei als Benut
zerschnittstelle sowie als Steuerelement zur Steuerung
der Gesamtoperation des Prüfsystems. Der Hauptrechner
41 und die interne Hardware des Prüfsystems sind durch
den (in den Fig. 4 und 5 gezeigten) Systembus 64 mit
einander verbunden.
Beim erfindungsgemäßen ereignisgestützten Prüfsystem
wird weder ein Mustergenerator noch ein Zeitsteuerungs
generator benötigt, wie dies beim herkömmlichen, nach
dem zyklusgestützten Konzept aufgebauten Prüfsystem der
Fall ist. Es ist daher möglich, die physikalischen Ab
messungen des gesamten Prüfsystems durch Installation
aller modularen ereignisgestützten Prüfgeräte im Prüf
kopf (bzw. in der Prüfgerät-Zentraleinheit) 124 erheb
lich zu reduzieren.
Wie bereits erwähnt, installiert beim erfindungsgemäßen
ereignisgestützten Halbleiterprüfsystem die Prüfgerät-
Halterung (Pin-Halterung) die Mess- (Prüf-) Module, die
spezifischen Anwendungen dienen, wodurch die in das
Prüfsystem einzufügenden Prüfgerät-Module vereinfacht
werden. Durch das Austauschen der im Hinblick auf spe
zifische Anwendungen vorbereiteten Prüfgerät-Halterun
gen wird es leicht möglich, ein Halbleiterprüfsystem
auf einfache Art und Weise und mit geringen Kosten zu
schaffen.
Beim erfindungsgemäßen ereignisgestützten Halbleiter
prüfsystem kann jeder Prüfpin unabhängig von den ande
ren Prüfpins operieren. Durch Zuordnung von Gruppen von
Prüfpins zu unterschiedlichen Bauteilprüflingen oder
Gruppenprüflingen können zwei oder mehrere unterschied
liche Bauteile oder Gruppen gleichzeitig geprüft wer
den. Deshalb können nach dem erfindungsgemäßen ereig
nisgestützten Prüfsystem ein analoger Schaltkreis und
ein digitaler Schaltkreis in einem Mischsignal-Bauteil
parallel zur gleichen Zeit geprüft werden. Darüber hin
aus kann das erfindungsgemäße Prüfsystem das IC-Bauteil
mit BIST-Funktion beurteilen, indem die Prüfgerät-Hal
terung mit BIST-Modul Verwendung findet, die als BIST-
Schnittstelle arbeitet.
Wie vorstehend beschrieben, wird beim erfindungsgemäßen
Halbleiterprüfsystem das Prüfgerätmodul mit einem er
eignisgestützten Aufbau konfiguriert, wobei alle zur
Prüfung erforderlichen Informationen im ereignisge
stützten Format vorbereitet werden. Deshalb können auch
unterschiedliche Prüfungen, wie etwa analoge Schalt
kreis-Prüfungen und digitale Schaltkreis-Prüfungen
gleichzeitig durchgeführt werden.
Aufgrund des modularen Aufbaus des erfindungsgemäßen
Halbleiterprüfsystems läßt sich ein gewünschtes Prüfsy
stem je nach Art des zu prüfenden Bauteils und dem
Prüfzweck beliebig ausbilden. Zudem läßt sich hier die
Hardware des Prüfsystems drastisch reduzieren, während
sich die Software des Prüfsystems erheblich vereinfa
chen läßt. Dementsprechend ist es auch möglich, Prüfge
rätmodule mit unterschiedlichen Funktionen und Lei
stungsmerkmalen zusammen in demselben Prüfsystem anzu
ordnen. Zudem läßt sich, wie dies aus Fig. 6 ersicht
lich ist, der gesamte physikalische Umfang des ereig
nisgestützten Prüfsystems erheblich verringern, was zu
einer weiteren Kostenreduzierung sowie einer Verringe
rung der benötigten Aufstellfläche und damit verbunde
ner Kosten führt.
Claims (12)
1. Halbleiterprüfsystem, enthaltend:
- - zwei oder mehrere Prüfgerätmodule, die hinsicht lich ihrer Leistungsmerkmale identisch oder un terschiedlich sind;
- - eine Prüfsystem-Zentraleinheit zur Unterbringung einer zufälligen Kombination von Prüfgerätmodu len;
- - eine Prüfgerät-Halterung, die auf der Prüfsy stem-Zentraleinheit zur elektrischen Verbindung der Prüfgerätmodule mit einem Bauteilprüfling vorgesehen ist;
- - ein Messmodul, das in der Prüfgerät-Halterung zur Umwandlung von Signalen zwischen dem Bau teilprüfling und dem Prüfgerätmodul in Abhängig keit einer Funktion des Bauteilprüflings vorge sehen ist;
- - einen Hauptrechner zur Steuerung einer Gesamttä tigkeit des Prüfsystems durch Kommunikation mit den Prüfgerätmodulen im Prüfsystem mittels eines Prüfgerätbusses.
2. Halbleiterprüfsystem nach Anspruch 1, wobei eine
Mehrzahl von Prüfgerät-Halterungen vorgesehen ist,
die in Abhängigkeit der Bauteilprüflinge Messmodule
unterschiedlichen Typs installieren, und wobei die
in Abhängigkeit der Bauteilprüflinge ausgewählte
Prüfgerät-Halterung während des Prüfvorgangs im
Prüfsystem installiert wird.
3. Halbleiterprüfsystem nach Anspruch 1, wobei das
Messmodul eine Funktion zur Umwandlung zwischen ei
nem analogen Signal und einem digitalen Signal um
fasst, soweit es sich bei dem Bauteilprüfling um
eine integrierte Schaltung mit analog und digital
gemischten Signalen handelt.
4. Halbleiterprüfsystem nach Anspruch 1, wobei das
Messmodul mit einem BIST-Steuerungsgerät
(Steuerungsgerät mit internem Selbsttest) im Bau
teilprüfling zusammenwirken kann, sofern der Bau
teilprüfling eine BIST-Funktion aufweist.
5. Halbleiterprüfsystem nach Anspruch 1, wobei die Spe
zifikation der Prüfgerät-Halterung und des Prüfge
rätmoduls standardisiert ist.
6. Halbleiterprüfsystem nach Anspruch 1, wobei die
Prüfgerät-Halterung einen Performance-Board auf
weist, der einen Mechanismus zur Halterung des Bau
teilprüflings auf diesem Performance-Board sowie
einen Verbindungsmechanismus zur elektrischen Ver
bindung des Performance-Board und den Prüfgerätmodu
len enthält.
7. Halbleiterprüfsystem nach Anspruch 1, wobei eine An
zahl von Prüfgerätepins veränderbar dem Prüfgerätmo
dul zugewiesen ist.
8. Halbleiterprüfsystem nach Anspruch 1, wobei eine An
zahl von Prüfgerätepins veränderbar dem Prüfgerätmo
dul zugewiesen ist, und wobei diese Zuweisung der
Prüfgerätepins und deren Veränderung durch Adressda
ten des Hauptrechners gesteuert wird.
9. Halbleiterprüfsystem nach Anspruch 1, wobei jedes
der Prüfgerätmodule eine Mehrzahl von Ereignis-Prüf
gerät-Leiterplatten enthält, die einer vorbestimmten
Anzahl von Prüfgerätepins zugewiesen sind.
10. Halbleiterprüfsystem nach Anspruch 1, wobei jedes
der Prüfgerätmodule eine innere Steuereinrichtung
enthält, die, in Abhängigkeit von vom Hauptrechner
erhaltenen Befehlen, ein Prüfmuster des Prüfgerätmo
duls erzeugt und ein Ausgangssignal des Bauteilprüf
lings auswertet.
11. Halbleiterprüfsystem nach Anspruch 9, wobei jedes
der Prüfgerätmodule eine Mehrzahl von Ereignis-Prüf
gerät-Leiterplatten enthält, die jeweils eine innere
Steuereinrichtung aufweisen, die, in Abhängigkeit
von vom Hauptrechner erhaltenen Befehlen, ein Prüf
muster des Prüfgerätmoduls erzeugt und ein Ausgangs
signal des Bauteilprüflings auswertet.
12. Halbleiterprüfsystem nach Anspruch 1, wobei jeder
der Prüfgerätmodule eine Mehrzahl von Ereignis-Prüf
gerät-Leiterplatten enthält, die einem Prüfgerätepin
zugeordnet sind, wobei jede der Ereignis-Prüfgerät-
Leiterplatten enthält:
- - eine Steuereinrichtung, die, in Abhängigkeit von vom Hauptrechner erhaltenen Befehlen, ein Prüf muster des Prüfgerätmoduls erzeugt und ein Aus gangssignal des Bauteilprüflings auswertet,
- - einen Ereignisspeicher, der Zeitsteuerungsdaten eines jeden Ereignisses speichert;
- - eine Adressfolge-Steuereinheit, die unter der Steuerung der Steuereinrichtung Adressdaten an den Ereignisspeicher liefert;
- - eine Einrichtung zur Erzeugung eines Prüfmusters in Abhängigkeit der Zeitsteuerungsdaten des Er eignisspeichers; und
- - eine Pin-Ansteuerung/Komparator zur Übermittlung des Prüfmusters an einen entsprechenden Pin des Bauteilprüflings und zum Erhalt eines Antwort- Ausgangssignals des Bauteilprüflings.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/547,753 US6331770B1 (en) | 2000-04-12 | 2000-04-12 | Application specific event based semiconductor test system |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10118206A1 true DE10118206A1 (de) | 2001-10-25 |
Family
ID=24185985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10118206A Withdrawn DE10118206A1 (de) | 2000-04-12 | 2001-04-11 | Anwendungsspezifisches, ereignisgestütztes Halbleiterprüfsystem |
Country Status (6)
Country | Link |
---|---|
US (1) | US6331770B1 (de) |
JP (1) | JP4115101B2 (de) |
KR (1) | KR100502127B1 (de) |
CN (1) | CN1228643C (de) |
DE (1) | DE10118206A1 (de) |
TW (1) | TW508449B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015102531A1 (de) | 2015-02-23 | 2016-08-25 | Göpel electronic GmbH | Gbit-Schnittstellenadapter zum Adaptieren von Gbit-Schnittstellen während eines Leitungstests eines Hochgeschwindigkeitsbusses eines Prüfobjekts an eine Prüfeinrichtung |
CN106526459A (zh) * | 2016-12-28 | 2017-03-22 | 深圳市华宇半导体有限公司 | 高性能射频遥控自动化测试系统及其方法 |
Families Citing this family (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6678643B1 (en) * | 1999-06-28 | 2004-01-13 | Advantest Corp. | Event based semiconductor test system |
US6629282B1 (en) * | 1999-11-05 | 2003-09-30 | Advantest Corp. | Module based flexible semiconductor test system |
US6536006B1 (en) * | 1999-11-12 | 2003-03-18 | Advantest Corp. | Event tester architecture for mixed signal testing |
US20040181731A1 (en) * | 2000-04-12 | 2004-09-16 | Advantest Corporation | Semiconductor test system storing pin calibration data, commands and other data in non-volatile memory |
US20030110427A1 (en) * | 2000-04-12 | 2003-06-12 | Advantest Corporation | Semiconductor test system storing pin calibration data in non-volatile memory |
US6512988B1 (en) * | 2000-05-25 | 2003-01-28 | Agilent Technologies, Inc. | Fast test application switching method and system |
JP2002022808A (ja) * | 2000-07-12 | 2002-01-23 | Mitsubishi Electric Corp | Lsi試験装置及び試験方法 |
WO2002014883A2 (en) | 2000-08-10 | 2002-02-21 | Xilinx, Inc. | Analog signal testing circuit and -method |
FR2812958B1 (fr) * | 2000-08-11 | 2002-11-08 | Thomson Csf | Systeme de maintenance pour un ensemble d'equipements |
JP2002131392A (ja) * | 2000-10-24 | 2002-05-09 | Ando Electric Co Ltd | アナログ・ディジタル特性試験回路 |
US6868513B1 (en) * | 2000-10-26 | 2005-03-15 | International Business Machines Corporation | Automated multi-device test process and system |
JP2002236153A (ja) * | 2001-02-08 | 2002-08-23 | Mitsubishi Electric Corp | 半導体試験装置および半導体装置の試験方法 |
JP2002236151A (ja) * | 2001-02-08 | 2002-08-23 | Mitsubishi Electric Corp | 外部試験補助装置および半導体装置の試験方法 |
US7035755B2 (en) * | 2001-08-17 | 2006-04-25 | Credence Systems Corporation | Circuit testing with ring-connected test instrument modules |
US7032151B2 (en) * | 2001-11-13 | 2006-04-18 | Georgia Tech Research Corporation | Systems and methods for testing integrated circuits |
US7089135B2 (en) * | 2002-05-20 | 2006-08-08 | Advantest Corp. | Event based IC test system |
US7222261B2 (en) * | 2002-06-19 | 2007-05-22 | Teradyne, Inc. | Automatic test equipment for design-for-test (DFT) and built-in-self-test circuitry |
KR100487535B1 (ko) * | 2002-08-14 | 2005-05-03 | 삼성전자주식회사 | 다른 종류의 반도체 장치들을 동시에 테스트하는 시스템 |
US6842022B2 (en) * | 2002-09-20 | 2005-01-11 | Agilent Technologies, Inc. | System and method for heterogeneous multi-site testing |
US6791316B2 (en) * | 2002-09-24 | 2004-09-14 | Advantest Corp. | High speed semiconductor test system using radially arranged pin cards |
KR100505661B1 (ko) | 2002-12-20 | 2005-08-03 | 삼성전자주식회사 | 반도체 테스트 장치 및 그 구동방법 |
EP1605271B1 (de) * | 2003-03-14 | 2008-05-14 | Advantest Corporation | Testvorrichtung, programm für eine testvorrichtung und verfahren zur steuerung einer testvorrichtung |
CN100442073C (zh) * | 2003-03-27 | 2008-12-10 | 爱德万测试株式会社 | 测试装置 |
US7194668B2 (en) * | 2003-04-11 | 2007-03-20 | Advantest Corp. | Event based test method for debugging timing related failures in integrated circuits |
KR20060019552A (ko) * | 2003-05-22 | 2006-03-03 | 테세다 코포레이션 | 반도체 집적회로 테스트용 테스터 구조 |
US7587642B2 (en) * | 2003-07-08 | 2009-09-08 | Texas Instruments Incorporated | System and method for performing concurrent mixed signal testing on a single processor |
US7376917B1 (en) | 2003-08-25 | 2008-05-20 | Xilinx, Inc. | Client-server semiconductor verification system |
US7102555B2 (en) * | 2004-04-30 | 2006-09-05 | Xilinx, Inc. | Boundary-scan circuit used for analog and digital testing of an integrated circuit |
US7599299B2 (en) * | 2004-04-30 | 2009-10-06 | Xilinx, Inc. | Dynamic reconfiguration of a system monitor (DRPORT) |
US7248036B2 (en) * | 2004-05-27 | 2007-07-24 | Intel Corporation | Method and apparatus to probe bus signals using repeaters |
KR100548199B1 (ko) * | 2004-07-15 | 2006-02-02 | 삼성전자주식회사 | 아날로그/디지털 혼합 신호 반도체 디바이스 테스트 장치 |
US8082541B2 (en) * | 2004-12-09 | 2011-12-20 | Advantest Corporation | Method and system for performing installation and configuration management of tester instrument modules |
US7373622B2 (en) * | 2005-05-13 | 2008-05-13 | Lsi Logic Corporation | Relocatable built-in self test (BIST) elements for relocatable mixed-signal elements |
US7307440B2 (en) * | 2005-10-25 | 2007-12-11 | Credence Systems Corporation | Semiconductor integrated circuit tester with interchangeable tester module |
JP4522352B2 (ja) * | 2005-11-09 | 2010-08-11 | シャープ株式会社 | 回路検査方法及び回路検査システム |
JP4352053B2 (ja) * | 2006-01-19 | 2009-10-28 | パナソニック株式会社 | 半導体装置 |
ATE492885T1 (de) * | 2006-05-18 | 2011-01-15 | Dialog Semiconductor Gmbh | Testvorrichtung für speicher |
US7737715B2 (en) * | 2006-07-31 | 2010-06-15 | Marvell Israel (M.I.S.L) Ltd. | Compensation for voltage drop in automatic test equipment |
CN101119224B (zh) * | 2006-08-01 | 2010-08-18 | 上海未来宽带技术及应用工程研究中心有限公司 | 基于atca机架的fru调试和测试装置 |
US7734976B2 (en) * | 2006-11-30 | 2010-06-08 | Electro Scientific Industries, Inc. | Synchronizing control of test instruments |
US7764079B1 (en) * | 2007-01-31 | 2010-07-27 | SemiProbe LLC | Modular probe system |
US20080238461A1 (en) * | 2007-04-02 | 2008-10-02 | Ken Skala | Multi-type test interface system and method |
JP4941253B2 (ja) * | 2007-11-28 | 2012-05-30 | 横河電機株式会社 | Icテスタ |
KR100916762B1 (ko) * | 2007-12-10 | 2009-09-14 | 주식회사 아이티엔티 | 반도체 디바이스 테스트 시스템 |
US9146277B2 (en) * | 2008-11-07 | 2015-09-29 | Infineon Technologies Ag | Test board and test system |
WO2011028248A2 (en) * | 2009-08-24 | 2011-03-10 | California Institute Of Technology | Electronic self-healing methods for radio-frequency receivers |
TW201249029A (en) * | 2011-05-20 | 2012-12-01 | Hon Hai Prec Ind Co Ltd | Controller IC adapter tool |
CN102955732A (zh) * | 2011-08-29 | 2013-03-06 | 鸿富锦精密工业(深圳)有限公司 | Cpu测试系统及其测试治具 |
US9129237B2 (en) * | 2011-12-28 | 2015-09-08 | Elitetech Technology Co., Ltd. | Integrated interfacing system and method for intelligent defect yield solutions |
FR3005745B1 (fr) * | 2013-05-16 | 2016-10-14 | Thales Sa | Banc de test d'equipements electroniques |
CN104570990B (zh) * | 2013-10-29 | 2018-10-16 | 恩智浦美国有限公司 | 智能操作装置资源分配系统 |
JP6512052B2 (ja) * | 2015-09-29 | 2019-05-15 | 新東工業株式会社 | テストシステム |
CN109087686A (zh) * | 2018-08-30 | 2018-12-25 | 武汉精鸿电子技术有限公司 | 一种半导体存储器老化测试系统及方法 |
CN109346119B (zh) * | 2018-08-30 | 2021-07-23 | 武汉精鸿电子技术有限公司 | 一种半导体存储器老化测试核心板 |
KR102319160B1 (ko) * | 2020-07-14 | 2021-11-01 | 주식회사 엑시콘 | 반도체 디바이스 테스트 시스템 |
KR102440440B1 (ko) * | 2020-12-16 | 2022-09-06 | 와이아이케이 주식회사 | 반도체 소자 검사 장치 |
CN112527690B (zh) * | 2021-02-10 | 2021-05-18 | 武汉精鸿电子技术有限公司 | 一种针对半导体存储器老化测试的离线调试方法及装置 |
CN114355167A (zh) * | 2022-01-11 | 2022-04-15 | 长鑫存储技术有限公司 | 电路的测试方法、装置、设备及存储介质 |
US20240310436A1 (en) * | 2023-03-17 | 2024-09-19 | Silicon Motion, Inc. | Mechanism capable of performing on-chip test and verification |
CN116699375B (zh) * | 2023-07-28 | 2024-01-19 | 中科亿海微电子科技(苏州)有限公司 | 一种fpga芯片高温测试方法及装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4763066A (en) * | 1986-09-23 | 1988-08-09 | Huntron Instruments, Inc. | Automatic test equipment for integrated circuits |
US4965516A (en) * | 1988-05-27 | 1990-10-23 | Huntron Instruments, Inc. | System for digitizing and displaying analog signatures of integrated circuits |
JP2577495B2 (ja) * | 1990-08-21 | 1997-01-29 | 株式会社東芝 | 半導体評価回路 |
US5216361A (en) * | 1991-07-10 | 1993-06-01 | Schlumberger Technologies, Inc. | Modular board test system having wireless receiver |
US5262716A (en) * | 1992-04-21 | 1993-11-16 | Hewlett-Packard Company | Tester calibration procedure which includes fixturing |
US5638383A (en) * | 1992-07-24 | 1997-06-10 | Trw Inc. | Advanced integrated avionics testing system |
JP2671817B2 (ja) * | 1994-08-26 | 1997-11-05 | 日本電気株式会社 | 半導体集積回路の検査方法 |
KR100214308B1 (ko) * | 1996-05-11 | 1999-08-02 | 윤종용 | 하드디스크 드라이브의 테스트장치 |
US5659312A (en) * | 1996-06-14 | 1997-08-19 | Logicvision, Inc. | Method and apparatus for testing digital to analog and analog to digital converters |
WO1998015976A1 (es) * | 1996-10-10 | 1998-04-16 | Semiconductores Investigación Y Diseno, S.A. - (Sidsa) | Metodo para el prototipado de aplicaciones de senales mixtas y sistema programable en campo sobre un chip para la aplicacion de dicho metodo |
JPH10332790A (ja) * | 1997-06-05 | 1998-12-18 | Mitsubishi Electric Corp | 集積回路装置及びその検査方法 |
KR100246768B1 (ko) * | 1997-06-30 | 2000-03-15 | 김영환 | 포맷가변형 데이터 전송 장치 및 방법 |
-
2000
- 2000-04-12 US US09/547,753 patent/US6331770B1/en not_active Expired - Fee Related
-
2001
- 2001-04-09 JP JP2001109864A patent/JP4115101B2/ja not_active Expired - Fee Related
- 2001-04-09 TW TW090108385A patent/TW508449B/zh not_active IP Right Cessation
- 2001-04-11 DE DE10118206A patent/DE10118206A1/de not_active Withdrawn
- 2001-04-11 KR KR10-2001-0019272A patent/KR100502127B1/ko not_active IP Right Cessation
- 2001-04-12 CN CNB011166118A patent/CN1228643C/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015102531A1 (de) | 2015-02-23 | 2016-08-25 | Göpel electronic GmbH | Gbit-Schnittstellenadapter zum Adaptieren von Gbit-Schnittstellen während eines Leitungstests eines Hochgeschwindigkeitsbusses eines Prüfobjekts an eine Prüfeinrichtung |
EP3067707A1 (de) | 2015-02-23 | 2016-09-14 | Göpel electronic GmbH | Gbit-schnittstellenadapter zum adaptieren von gbit-schnittstellen während eines leitungstests eines hochgeschwindigkeitsbusses eines prüfobjekts an eine prüfeinrichtung |
CN106526459A (zh) * | 2016-12-28 | 2017-03-22 | 深圳市华宇半导体有限公司 | 高性能射频遥控自动化测试系统及其方法 |
CN106526459B (zh) * | 2016-12-28 | 2024-01-16 | 深圳市华力宇电子科技有限公司 | 高性能射频遥控自动化测试系统及其方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100502127B1 (ko) | 2005-07-19 |
KR20010098515A (ko) | 2001-11-08 |
JP4115101B2 (ja) | 2008-07-09 |
US6331770B1 (en) | 2001-12-18 |
CN1228643C (zh) | 2005-11-23 |
TW508449B (en) | 2002-11-01 |
JP2001349927A (ja) | 2001-12-21 |
CN1323990A (zh) | 2001-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10118206A1 (de) | Anwendungsspezifisches, ereignisgestütztes Halbleiterprüfsystem | |
DE10053878A1 (de) | Halbleiterprüfsystem | |
DE10055456A1 (de) | Halbleiterprüfsystem zur Prüfung von Mischsignalbauteilen | |
DE10118141A1 (de) | Anwendungsspezifisches ereignisgestütztes Halbleiter-Speicherprüfsystem | |
DE60128014T2 (de) | Intelligenter Prüfadapter | |
DE60221836T2 (de) | Verfahren und vorrichtung zur optimierten parallelen prüfung und zum zugriff auf elektronische schaltung | |
DE60001254T2 (de) | Testgerät für integrierte Schaltungen mit Multiportprüffunktionalität | |
DE10392667T5 (de) | Ereignisbasiertes IC-Testsystem | |
DE68922695T2 (de) | Diagnostika einer Leiterplatte mit einer Mehrzahl elektronischer Hybridbauelemente. | |
DE19937232B4 (de) | Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen | |
DE69019402T2 (de) | Prüfverfahren und -gerät für integrierte Schaltungen. | |
DE3750597T2 (de) | Geeichtes automatisches Prüfsystem. | |
DE10297319T5 (de) | Anwendungsspezifisches ereignisbasiertes Halbleiterspeicher-Testsystem | |
DE10056160A1 (de) | Halbleiterprüfsystem | |
DE10145152A1 (de) | Tester für integrierte Halbleiterschaltungen und Verfahren zum Testen integrierter Halbleiterschaltungen | |
DE19855488A1 (de) | Testmustergenerator mit verbesserter Testsequenzverdichtung | |
DE4404445C2 (de) | Integrierte Halbleiterschaltung und Verfahren zum Testen derselben | |
DE2729053A1 (de) | Verfahren zur stufenempfindlichen pruefung einer einseitig verzoegerungsabhaengigen logischen einheit | |
DE19853069A1 (de) | Halbleiterprüfungsgerät | |
DE10339940A1 (de) | System und Verfahren zum heterogenen Mehrstellentesten | |
DE10142293A1 (de) | Systeme und Verfahren zum Ermöglichen einer automatisierten Testausrüstungsfunktionalität innerhalb integrierter Schaltungen | |
DE10150056A1 (de) | Externe Prüfhilfsvorrichtung zur Verwendung zum Testen einer Halbleitereinrichtung und Verfahren zum Testen einer Halbleitereinrichtung unter Verwendung der Vorrichtung | |
DE112008001350B4 (de) | Kalibrieren von Phasenschwankungen | |
DE10150404A1 (de) | Apparat und Verfahren zum Testen einer integrierten Halbleiterschaltung | |
DE10150058A1 (de) | Vorrichtung und Verfahren zum Testen einer integrierten Halbleiterschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8139 | Disposal/non-payment of the annual fee |