CN1228643C - 基于特定应用事件的半导体测试系统 - Google Patents

基于特定应用事件的半导体测试系统 Download PDF

Info

Publication number
CN1228643C
CN1228643C CNB011166118A CN01116611A CN1228643C CN 1228643 C CN1228643 C CN 1228643C CN B011166118 A CNB011166118 A CN B011166118A CN 01116611 A CN01116611 A CN 01116611A CN 1228643 C CN1228643 C CN 1228643C
Authority
CN
China
Prior art keywords
test
tester
module
semiconductor
event
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011166118A
Other languages
English (en)
Other versions
CN1323990A (zh
Inventor
菅森茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN1323990A publication Critical patent/CN1323990A/zh
Application granted granted Critical
Publication of CN1228643C publication Critical patent/CN1228643C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G01R31/31921—Storing and outputting test patterns using compression techniques, e.g. patterns sequencer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

用于测试半导体设备的半导体测试系统，尤其是具有在主机架内的多个不同类型的测试器模块和在测试固定装置内对于被测器件是唯一的测量模块的半导体测试系统，是一种低费用、应用特定的系统。该测试系统包括两个或更多其性能彼此不同的测试器模块，用于容纳两个或更多测试器组合的主机架，设置在机架上电气连接测试器和被测器件的测试固定装置以及在测试固定装置内用于转换被测器件与测试器间信号的测量设备以及一个控制系统整体运行的主机。

Description

基于特定应用事件的半导体测试系统
技术领域
本发明涉及一种测试半导体集成电路如大规模集成电路(LISC)的半导体测试系统，尤其是涉及一种低费用的、仅用于特定应用的半导体测试系统，并具有基于事件的测试器结构。本发明的基于事件的半导体测试系统是通过自由地组合多个具有相同或不同的性能的测试器模块和专用于特定应用的测量模块形成的，在特定的应用中每个模块都是彼此独立地运行，由此建立一个低费用的测试系统，该测量模块可以安装在该测试系统的测试固定装置上。
背景技术
图1是表示一个半导体测试系统的一个例子的示意性方框图，也称作IC测试器，在常规技术中用于测试间半导体集成电路(在此也可以记为‘被测器件’，‘DUT’)。
在图1的例子中，测试处理器11是设置在该半导体测试系统内的专用处理器，用于通过一个测试总线控制测试系统的运行。根据来自处理器11的模式(pattern)数据，一个状态发生器12分别向一个时序发生器13波形格式化器14和提供时序数据和波形数据。波形格式化器14利用来自状态产生器12的波形数据以及来自时序发生器13的时序数据产生一测试状态，该测试状态通过驱动器15提供给被测器件(DUT)19。
响应该测试状态，产生来自DUT 19的响应输出信号，通过一个模拟比较器16参照一预定的阈值电压值该输出信号被转换成一个逻辑信号，通过一个逻辑(模式)比较器17，该逻辑信号与来自模式发生器12的期望值数据进行比较，逻辑比较的结果存储在对应于DUT19的地址的失效存储器18中，驱动器15、模拟比较器16和用于改变被测器件的引线的开关(未示出)设置在该引线电子装置20内。
上面提到的电路配置被提供给该半导体测试系统的每一个引线，因此，由于大规模的集成电路具有大量的测试引线，如从256到1048测试引线，在图1所示的相同数的每一个电路配置都要结合，因此实际的半导体测试系统变得非常大，图2给出这样一种半导体测试系统的外观，该半导体测试系统基本是由主机架22、测试头24和工作站26形成。
该工作站26是设置有例如起到该测试系统与用户之间接口作用的图形用户接口(GUI)。测试系统的操作、测试程序的生成以及测试程序的执行通过该工作站26来进行。主机架22包括大量的测试引线，每个引线具有测试处理器11、模式发生器12、时序发生器13、波形格式器14和比较器17，如图1所示。
该测试头24包括大量的印刷电路板，每个板具有引线电子器件20，如图1所示。该测试头24具有例如，柱面形状，在该柱面形状内形成该引线电子器件的印刷电路板按径向对齐。在该测试头24的上表面，一个被测器件19插入在操作板28的中心附近的测试槽中。
在引线电子电路和操作板28之间，提供一个引线(测试)固定件27，它是一个接触件，用于通信电子信号。该引线固定件27包括大量的接触器如用于电气地连接该引线电子电路和操作板的pogo引线。被测器件19从该引线电子器件接收一个测试模式信息并产生一个响应输出信号。
在传统的半导体测试系统中，为了产生要施加给被测器件的测试模式，已经使用了一种称作基于循环格式的测试数据。在该基于循环的格式中，在测试模式中的每一个变量都相对于半导体测试系统的每一个测试循环(测试器速率)进行定义。尤其是，在测试数据中的测试循环(测试器速率)、波形(波形种类、边缘时序)描述、向量描述规定了特定测试循环中的测试模式。
在被测器件的设计阶段，在计算机辅助设计(CAD)环境下，利用一个逻辑仿真过程通过一个测试评估对所得到的设计数据进行评估。但是，通过该测试评估获得的设计评估数据在一个基于事件的格式进行描述，在基于事件的格式中，在特定测试模式中的每个变化点(事件)，如从‘0’到‘1’或从‘1’到‘0’都参照一个时间通道进行了描述，该时间通道可以表述为例如从一个预定的参考点的绝对时间长度或介于两个相信事件的相对时间长度。
本发明的发明者在美国专利申请09/340,371中已公开在利用基于循环格式中的测试数据的测试模式形成与利用基于事件的格式中的测试数据的测试模式形成之间的对比。该发明者也提出了一种基于事件的系统作为一个新思想测试系统的半导体测试系统。该基于事件的测试系统的结构及操作在美国专利申请09/4.6,300(由本发明的同一受让人拥有)中给出。
如前面所述的，在半导体测试系统中设置了大量的印刷电路板或等于或大于测试引线数量的类似板，导致整体上非常大的系统。在传统的半导体测试系统，印刷电路板与类似板是彼此相同的。
例如，在高速和高分辨率的测试系统如测试速率为500MHz和时序精度为80皮秒，该印刷电路板对所有的测试引线都具有同样高的性能，每个都能满足测试速率和时序精度。因此传统的半导体系统不可避免地变得造价高昂，而且，在每个测试引线都使用同样的电路结构，该测试系统仅能用于有限的测试类型。
要进行测试的设备的一个例子包括半导体设备类型，其具有模拟功能和数字功能，一个典型的例子是声音IC或通信设备IC，包括模数(AD)转换器，数模(DA)转换器和数字信号处理电路。还有一种类型的半导体设备，具有测试其内部电路本身的功能，即内置自测试(BIST)。
在传统的半导体测试系统中，系统构造成在一个时间只能进行一种功能类型测试。因此为了测试上面提到的混合信号集成电路，必须以顺序方式单独地对每个功能模块进行测试，如首先测试AD转换器，然后是DA转换器，并在这些完成后测试数字信号处理电路。而且，在测试具有BIST功能的设备时，用于评估BIST功能的测试与其它类型的测试分开进行。
即使是测试由逻辑电路单独构成的设备，通常，不是该被测器件的所有引线都要求高性能的半导体测试系统。例如，对于具有几百个引线的要进行测试的典型逻辑LSI设备，仅有几个引线实际地以高速率运行并要求高速的测试信号，而其它几百个引线则以较低的速率运行并要求较低速的测试信号。
由于传统的半导体测试系统不能在同一时间并行地进行不同类型的测试，其缺点在于：为了完成混合信号设备的测试或具有BIST功能的设备测试，要求很长的测试时间。而且，在所有的测试引线中配备了实际上只有较少数量的等测设备的引线所需的高性能。
传统的半导体测试电路在所有的引线中安装了同样的电路配置、其结果是不能通过具有不同的电路配置同时进行两个或更多的不同的测试的原因是该测试系统被配置成通过使用基于循环的测试数据产生该测试模式。在利用该基于循环的思想产生该测试模式时，软件和硬件都变得更复杂，因此在测试系统中，实际上不可能包含不同的电路配置和相关的软件，否则会使系统更复杂。
为了更清晰了解释上面提到的原因，参照图3中所示的波形，在利用基于循环格式的测试数据的测试模式形成与利用基于事件格式的测试数据的测试模式形成之间进行对比。在上面提到的、由本发明的同一受让人拥有的美国专利申请中公开了更详细了对比。
图3的例子表示这样一种情形，该测试模式是基于由在大规模集成(LSI)的设计阶段进行的逻辑仿真得出的数据生成的，所得出的数据存储在转储文件37中。转储文件37的输出利用基于事件格式的数据进行配置，表示该设计的LSI设备的输入与输出上的变化并具有在图3的右下角给出的说明38，用于表述如波形31。
在本例子中，假定例如由波形31表示的测试模式是使用该说明形成的，该波形31说明分别要在引线Sa和Sb(测试器的引线或测试通道)产生的测试模式。描述该波形的事件数据是由设置的边沿San、Sbn、及其时序(例如从参考点开始的时间长度)、设置的边沿Ran、Rbn及其时序构成的。
为了产生一个在基于循环思想的传统半导体测试系统中使用的测试模式，该测试数据必须被分成测试周期(测试器速率)、波形(波形类型和它们的边缘时序)以及向量。这种说明的一个例子表示在图3的中间与左侧。在基于循环的测试模式中，如图3的左侧的波形所示的，该测试模式被分成每个测试循环(TS1，TS2和TS3)以便为每个测试循环限定其波形和时序(延迟次数)。
对于这种波形、时序和测试循环的数据说明的一个例子在时序数据(测试计划)36中表示。波形的逻辑‘1’、‘0’、‘z’的例子表示在向量数据(模式数据)35中。例如在时序数据36中，测试周期用‘速率’来描述以限定测试循环间的间隔，并且波形用RZ(返回到零)、NRZ(不返回到零)和XOR(异或)来描述。而且，每个波形的时序用从相应测试循环的一个预定边缘开始的一个延迟时间进行定义。
如前面所述的，因这传统的半导体测试系统是在基于循环程序下产生一个测试模式，因此在模式发生器、时序发生器和波形格式化器中的硬件结构趋向于复杂，因此在这样的硬件中的使用软件也变得复杂，而且  由于所有的测试引线(在上例中的Sa和Sb)都用共同的测试循环来限定，因此不可能同时在测试引线中产生不同循环的测试模式。
因此，在传统的半导体测试系统中，在所有的测试引线中使用的同样的电路配置，并且也不可能在其中结合不同电路结构的印刷电路板。结果，不可能以并行方式同时执行不同测试如模拟模块测试和数字模块测试，而且，高速类型测试系统也需要包含低速的硬件配置(如高电压和大振幅产生电路以及驱动器抑制电路等)，因此，因此在这样的测试系统中不能完全地改善高速性能。
相对比，为了通过使用基于事件的方法产生测试模式，仅需要读取存储在事件存储器中的设置/复位数据和相关的时序数据，只要求非常简单的硬件和软件结构。而且，每个引线针对是否有事件而不是针对测试循环和各种类型的相关数据独立运行，因此可以同时产生不同功能和频率范围的测试模式。
如上面所提到的，本发明者已提出该基于事件的半导体测试系统，在该基于事件的半导体测试系统中，由于所涉及的硬件和软件在其结构与内容方面都非常地简单，就有可能形成在其中的测试引线上具有不同的硬件和软件的整个测试系统。而且，由于每个测试引线都可以彼此独立地运行，可以同时以并行方式进行功能和频率范围上不同的两个或两个以上的测试。而且，可以很容易地建立特定应用和低费用的基于事件的测试系统。
发明内容
因此本发明的一个目标是提供一种半导体测试系统，该系统通过具有对应于测试引线的不同性能的测试器模块和在一个测试固定装置中要用于特定应用的测量模块而专用于特定应用。
本发明的另一个目标是提供一种低费用的半导体测试系统，该测试系统通过结合对应于测试引线的不同性能的测试器模块和在测试固定装置中的测量模块、以同时并行方式测试其模拟和数字功能而能测试具有模拟和数字功能的半导体设备。
本发明的另一个目标是提供一种低费用的半导体测试系统，该测试系统通过结合对应于测试引线的不同性能的测试器模块和在测试固定装置中的BIST测量模块、以同时并行方式测试其BIST(内建自测试)功能和逻辑功能而能测试具有BIST功能和逻辑功能的半导体设备。
本发明的另一个目标是提供一种半导体测试系统，该测试系统具有对应于测试引线的不同性能的测试器模块，其中在该测试系统主机架与该测试器模块之间的接口规范被标准化以便可自由地满足具有不同引线数量的测试器模块和主机架执行。
本发明的另一个目标是提供一种可以自由地满足具有不同性能的多个测试器式模块的半导体测试系统，由此可以对多个不同种类的设备或功能模块同时进行测试。
本发明的另一个目标是提供一种可以以低费用对待测量半导体设备进行测试的半导体测试系统，并且可以根据进一步的需要而增强其性能。
按照本发明的一个方面，提供一种半导体测试系统，包括：两个或多个其性能彼此相同或不同的测试器模块，每个测试器模块利用以基于事件格式描述的测试数据运行，在这种格式中，一个事件是由其定时所定义的测试模式中的变换点；用于容纳其中的任意组合的测试器模块的测试系统主机架；操作板，具有一个用于将待测设备安装于其上的测试槽；设置在该测试系统主机架上且用多个弹性连接器形成的测试固定装置，用于电气地连接该测试器模块和所述操作板；设置在该测试固定装置内的测量模块，用于转换被测器件与所述多个测试器模块之间的信号、或在被测器件与所述多个测试器模块之间提供接口；以及主机计算机，通过一个测试器总线与该测试系统内的测试器模块进行通信来用于控制该测试系统的整体运行。
本发明的半导体测试系统包括：两个或多个其性能彼此不同的测试器模块；用于在其中安装两个或多个测试器模块的测试系统主机架；设置在该测试系统主机架上的测试固定装置，用于将该测试器模块与被测器件进行电气连接；设置在该测试固定装置内的测量模块，用于根据该待测试设备的期望功能转换该测试器模块与被测器件之间的信号；以及一个用于通过一个测试器总线与该测试器式模块进行通信而控制整个测试系统的运行的主机计算机。
在本明的半导体测试系统中，对于一个测试应用来说是唯一的测量模块设置在该测试固定装置中，它在该测试器模块与该被测器件之间建立电气连接。根据测试目标，可以替换该测试固定装置。每个测试器模块包括多个事件测试器板。在主机计算机的控制下，每个测试器板向被测器件的一个相应引线提供一个测试模式并评估从该被测器件输出的结果信号。
在本发明的基于事件的测试系统中，用于特定测试目的的测量模块被安装在该测试固定装置(引线测试固定装置)中，由此可以简化安装在该测试系统中的测量模块的结构。因此，根据要测量的设备类型或测试项目的类型，通过替换准备用于特定应用的测试固定装置，就可以以低费用和简单的结构而获得一个特定应用的半导体测试系统。
在本发明的半导体测试系统中，由于一个测试引线的操作是独立于其它测试引线的，因此不同的设备或设备中不同的模块可被一组测试引线或其它组的测试引线所测量。因此，通过使用该特定应用的测试固定装置，可以同时以并行方式测量一个被测器件中的模拟电路和数字电路。类似地，利用具有其作用是BIST接口的模块的测试固定装置也可以很容易地测量具有BIST功能的被测器件。
如上面所述的，在本发明的半导体测试系统中，测试器模块(测试器板)是按照基于事件的体系配置的，由此执行测试的所有信息是按照基于事件的格式进行准备的。因为没有必要包含速率信号或模式发生器，在基于事件的测试系统中的每个测试引线都是独立于其它引线运行的。因此，可同时执行不同类型的测试如模拟电路测试与数字电路测试。
另外，由于本发明的测试系统是利用模块化基础进行配置的，可以根据测试设备的类型和测试目的建立一个简单和低费用的测试系统。而且，因为采用基于事件的体系，基于事件的测试系统的硬件可以动态地减少，而用于控制该测试器模块的软件可以动态地简化。相应地，该基于事件测试系统的整体尺寸也可以减少，由此可以进一步降低费用、存放空间和相关费用。
附图说明
图1是表示传统技术的半导体测试系统(LSI测试器)的基础配置的框图；
图2是表示一个示例的传统技术的半导体测试系统的外观的示意性图；
图3是用于比较传统的半导体测试系统中用于产生一个基于循环的测试模式的说明与本发明的半导体测试系统中用于产生一个基于事件测试模式的说明的例子的框图；
图4是表示通过本发明的特定应用测试系统，用于测试混合信号IC(混合信号集成电路)的测试系统配置的一个示例的方框图；
图5是表示按照本发明设置在结合在一个测试器模块内的事件测试器板内事件测试器内的电路配置的一个示例的方框图。
图6是用于建立具有通过结合本发明的测试器模块而具有分组成不同性能的测试引线的半导体测试系统的示意性框图；
图7A是表示配置成测试一个混合信号设备的半导体测试系统的一个示例的方框图，图7B是表示配置成测试一个BIST功能设备的半导体测试系统的方框图；
图8是表示混合有一个模拟功能和一个数字功能的混合信号IC的内部结构及由本发明半导体测试系统以并行方式测试该混合信号被测器件内的不同功能的思想的的示意性框图；
图9A是表示由传统半导体设备系统测量该混合信号设备的测试过程的示意性框图，图9B是表示由本发明的半导体设备系统测量该混合信号设备的测试过程的示意性框图。
图10是表示本发明的半导体测试系统的外观的一个示例的示意性框图。
具体实施方式
下面参照图4-10解释本发明的实施例。图4是表示用于测试一个模拟/数字混合集成电路(‘混合信号IC’或混合信号设备)的本发明半导体测试系统的基础结构的方框图。用于测试BIST功能设备的半导体测试系统的基础结构基本上与图4所示的相同，其例外是使用了服务于BIST测试的测量模块。
在本发明的半导体测试系统中，一个测试头(测试器主机架)被配置成一个或多个模块化测试器(在此‘测试器模块’)被有选择地安装在其中。根据所希望的测试器引线数量可以安装多个同样的测试器模块或不同测试器模块如高速模块HSM和低速模块LSM的组合。
如下面参照图6和7将要进行解释的，每个测试器模块都设置有多个事件测试器板43，例如8个(8)板。而且，每个事件测试器板包括多个对应于多个测试引线的事件测试器66，如用于32个测试引线的32个事件测试器。因此，在图4的例子中，一个事件测试器板431处理该被测器件的模拟部分，而其它的事件测试器板43则用于被测器件的逻辑部分。
在图4的测试系统中，由一个测试器控制器41通过一个系统总线64控制多个事件测试器板43，该控制器是该测试系统的主机系统。例如，可以在一个测试器模块内安装8个事件测试器板43。尽管在图4中没有示出，一般地，本发明的测试系统由两个或更多的这样的测试器模块组成，如图6所示。
在图4中，该事件测试器板43将一个测试模式(测试信号)施加给一个被测器件(DUT)9，并且检测来自该被测器件的、由该测试模式造成的响应信号。为了测试被测器件19的模拟功能，可在该测试系统内安装一个模拟测量(测试)模块48。这种模拟测量模块48包括例如一个DA转换器、一个AD转换器和一个滤波器。如后面所描述的，该模拟测量模块48安装在该测试系统的测试固定装置(引线测试固定装置)中。
每个事件测试器板43对于例如32个信道，包括事件测试器661-6632，接口53、处理器67和存储器68。每个事件测试器66对应于一个测试器引线，并且与同一测试器板内的其它测试器具有同样的内部结构。在本例中，该事件测试器66包括一个事件存储器60、一个事件执行单元47、一个驱动器/比较器61和一个测试结果存储器57。
该事件存储器60存储用于产生一个测试模式的事件数据，该事件执行单元47根据来自事件存储器60的事件数据产生该测试模式，通过该驱动器/比较器61，该测试模式被提供给被测器件19。在被测器件19的输入引线是模拟输入的情况下，上面提到的模拟测量模块48通过一个DA转换器将该测试模式转换成模拟信号，如此就把模拟测试信号施加给该被测器件19。通过驱动器/比较器61比较被测器件19的输出信号与一个期望信号，比较的结果存储在测试结果存储器57中。在来自被测器件19的输出信号是模拟信号的情况下，如果有必要的话，可以在模拟测量模块48内由AD转换器把模拟信号转换成数字信号。
图5是更详细地表示事件测试器板43内事件测试器66内的配置的一个示例的方框图，有关该基于事件测试系统的更详细的描述在美国专利申请09/406,300以及09/259,401(此两个申请由本发明的同一受让人拥有)中给出。在图5中，与图4中相同的模块用同一参考号来指示。
接口53和处理器67通过系统总线64连接到该测试器控制器或主机计算机41(图4)，接口53用于例如将来自测试器控制器41的数据传送到该事件测试器板内的一个寄存器(未示出)，以便把该事件测试器分配给该被测器件的输入/输出引线。例如，当主机计算机41把一个组分配地址发送给系统总线64时，接口53就会解释该组分配地址并允许来自主机计算机的数据存储在所规定的事件测试器板内的寄存器内。
例如，在每个事件测试器板43内设置处理器67，该处理器控制事件测试器板43内的操作，包括产生事件(测试模式)、评估来自被测器件的输出信号以及识别失效数据。该处理器67也可以设置在每个测试器板上，或者设置在每几个测试器板内。而且，该处理器67并不总是需要设置在该事件测试器板43内，可以直接由该测试器控制器41对这些事件测试器板取得同样的控制功能。
例如在大多数的简单情况下，一个地址控制器58是一个程序计数器。该地址控制器58控制提供给失效数据存储器57和事件存储器60的地址，事件时序数据作为一个测试程序被从该主机计算机传送给事件存储器60，并存储在那里。
事件存储器60存储上面提到的事件时序数据，这些数据定义了每个事件的时序(变换从‘1’到‘0’和从‘0’到‘1’的点)。例如，该事件时序数据作为两种类型的数据存储，一个表示参考时钟周期的整数倍，而另一个表示参考时钟周期的分数。最好，该事件时序数据在存储在事件存储器60前进行压缩。
在图5的例子中，图4的事件执行单元47配置有一个解压缩单元62、一个时序计数/调整逻辑63和一个事件产生器64。该解压缩单元62解压缩(再现)来自事件存储器60的压缩时序数据，该时序计数/调整逻辑63通过加总或修改事件时序数据产生每个事件的时间长度数据。该时间长度数据以从一个预定参考点开始的时间长度表示每个事件的时序。
事件产生器64根据时间长度数据产生一个测试模式并通过该驱动器/比较器61把测试模式提供给被测器件，这样，通过评估从被测器件19的一个特定引线的输出响应就可以对该引线进行测试。该驱动器/比较器61主要是用一个驱动器和一个比较器来形成的，其中该驱动器驱动要被施加到特定设备引线的测试模式，而比较器确定由该测试模式导致的该设备输出引线的输出信号的电压值，并将输出信号与期望的逻辑数据进行比较。
在上面加总的事件测试器内，施加给被测器件的输入信号和与被测器件的输出信号进行比较的期望信号是由基于事件格式的数据产生的。在基于事件的格式中，有关输入信号与期望信号的变换点信息是由作用信息(设置和/或复位)和时间信息(从一规定点开始的时间长度)形成的。
如上面所述的，在传统的半导体测试系统中，已经使用基于循环的测试方法，其所需的存储器容量要小于基于事件体系所要求的。在基于循环的测试系统中，输入信号与期望信号的时间信息是由循环信息(速率信号)和延迟时间信息形成的，输入信号与期望信号的作用信息是由波形数据和模式数据形成的。在这种配置中，延迟数据可以仅由有限的数据量来限定，而且，为了产生具的灵活性的模式数据，该测试程序可以包含多个循环、跳转和/或子进程。因此，传统的测试系统要求复杂的结构和操作过程。
在基于事件的测试系统中，传统的基于循环测试系统的这种复杂结构和操作过程是不必要的，由此可以在同一测试系统中很容易地增加测试引线数量和/或结构不同性能的测试引线。虽然基于事件的测试系统要求大容量的存储器，但这种存储器容量的增加不是大问题，因为存储密度的增加以及存储器费用的降低是很快速并且连续地获得。
如前面所述的，在基于事件的测试系统中，每一个测试引线或每一组测试引线都可以独立地执行测试操作。因此在执行多个不同的测试操作的情况下，如在测试包含模拟信号和数字信号的混合信号被测器件时，可以以并行方式同时进行不同种类的测试，而且起动和终止这种不同种类的时序也可以独立地建立。
图6表示通过结合本发明的多个测试器模块、用于建立具有分组成不同性能的测试引线的半导体测试系统的示意框图。
测试头124设置有多个测试器模块，这取决于例如连接到该测试头的测试固定装置127的引线数、被测器件类型以及要测量的设备的引线数。如后面所描述的，在测试固定装置127与测试模块之间的一个接口(连接)规范被标准化以便任意测试器模块都可以安装在该测试器头(系统主机架)内任意位置处。
测试固定装置127包括大量的弹性连接器，如电气地和机械地连接该测试器模块和操作板128的pogo引线。待测测设备19插入操作板128上的测试槽内，由此建立与该半导体测试系统的电气通信。尽管没有在图6示出，但在图7A和7B中示出，在本发明中专用于测试的测量模块(如模拟测量模块48)被安装在测试固定装置127内，因此，本发明的测试固定装置127被设计成对于特定的测试应用是唯一的。
操作板128设置在测试固定装置127内，被测器件(DUT)19被插入例如操作板128上的一个测试槽内，由此建立与该半导体测试系统的电气连接。如上面所述的，如图4所示的模拟测量模块48被安装在该测试固定装置内，但是它也可以与被测器件类似的方式安装在该操作板上。
每个测试器模块125都具有一预定数量的引线组，例如一个高速模块HSM安装了对应于128个测试引线(测试信道)的印刷电路板，一个低速模块HSM安装了对应于256个测试引线的印刷电路板，这些数量仅是用于说明的目的，使用其它数量的测试引线也是可行的。
如上面所述的，在测试器模块内的每个印刷电路板具有产生测试模式并通过该操作板128把所产生的测试模式施加给被测器件19的相应引线的事件测试器，响应该测试模式的被测器件19的输出信号通过该操作板128被发送给在测试器模块内的事件测试器板，在此与期望的信号进行对比以确定该被测器件的通过/失效。
每个测试器模块都设置有一个接口(连接器)126，该连接器126布置成符合该测试固定装置127的标准规范。例如，在测试固定装置127的标准规范中，连接器引线的结构、引线的阻抗、引线间距离(引线间距)以及引线的相对位置都对期望的测试头进行规定。通过使用匹配所有测试器模块上的标准规范的接口(连接器)126，可以自由地建立这些测试器模块的各种组合的测试系统。
由于本发明的这种配置，可以建立匹配被测器件的、具有优化费用/性能的测试系统，而且可以通过替换一个或多个测试模块来获得性能的改进。而且本发明的测试系统可以容纳许多性能彼此不同的测试模块，由此可以通过相应的测试模块直接获得所期望性能的测试系统，测试系统的性能很容易地、很直接地改进。
图7A是表示配置成测试一个混合信号设备的半导体测试系统的一个示例的方框图，图7B是表示配置成测试一个BIST功能设备的半导体测试系统的方框图。为了简化说明，在这里没有示出图6中的接口126，而且测试器模块125简单地由TM表示，当然根据测试的目的，每一个测试器模块可以彼此相同或不同。
图7A的半导体测试系统如此配置以便它专用于具有模拟电路的被测器件。因此，模拟测量(测试)模块132和133设置在该测试固定装置127内。例如，当被测器件19的特定输入引线是模拟信号引线时，来自测试器模块125的测试信号通过一个具有DA转换器的模拟测量(测试)模块133转换成一个模拟信号，随后把模拟测试信号施加给该被测器件19的特定输入引线。而且，当被测器件19的特定输出引线是模拟信号引线时，来自该输出引线的输出信号通过具有AD转换器的模拟测量(测试)模块132转换成数字信号，随后该数字信号被发送给该测试器模块125。
如前面所描述的，在本发明的测试系统中应用测试固定装置限制于特定的测试对象，相应地，该测试器模块125可以完全地与该模拟功能分离开并被设计成仅处理数字信号，因此整个测试系统的费用大大地降低，而且在测试器模块与测试固定装置间的接口简化。
模拟测量模块的其它例子包括音频信号源，音频数字化器，视频信号源、视频数字化器以及相关的电路如滤波器。而且可以在测试固定装置127内安装一个卡接口如IC卡(智能卡)。在这种配置中，待测的IC卡可以连接到该卡接口并且可以不需要操作板128就可进行测试。
图7B的半导体测试系统被配置成专用于具有BIST(内建自测试)功能的被测器件，一个具有BIST功能的IC设备包括一个BIST控制器，该BIST控制器在测试期间在该系统与该设备的内部电路间提供接口。如IEEE标准1149.1‘Standard Test Access Port andBoundary-Scan Architecture’(标准测试访问端口和边界扫描结构)中所定义的，该BIST控制器与该测试系统通过由五个引线形成的接口即接口引线组彼此进行通信。
该接口引线组需要具有高速操作性能。在图7B的例子中，具有接口引线组的BIST模块134设置在该测试固定装置127内，通过这种配置，可以测试具有该BIST功能的IC设备的特定应用测试系统可以以较低的成本建立。
图8表示由本发明的半导体测试系统对具有模拟功能和数字功能的混合信号设备19以并行方式进行不同类型的测试的基本思想的方框图。在本例中，混合信号设备19包括一个AD转换器电路、一个逻辑电路和一个DA转换器电路。本发明的半导体测试系统可以对每一组规定数量的测试器引线进行测试，而这种测试是独立于其它组的测试器引线。因此，通过把测试引线组分配给混合信号设备中的这些电路，这些电路就可以并行方式同时进行测试。
图9A是表示由传统半导体设备系统测量该混合信号设备的测试过程的示意性框图，图9B是表示由本发明的半导体设备系统测量该混合信号设备的测试过程的示意性框图。当由传统的半导体测试系统测试具有如图8所示的模拟和数字电路的混合信号IC时，该测试必须以串行方式进行以便完成一个测试和移到下一个测试，因此完成该测试所需的全部时间是如图9A所示的所有测试的时间之和。
相对比，当由本发明的半导体测试系统测试如图8所示的混合信号IC时，可以如图9B所示并行地同时地测试AD转换器、逻辑电路和DA转换器，这样本发明可以动态减少地整个测试时间。由于通常要以预定的公式对AD转换器电路或DA转换器电路的结果进行评估，在图9A和9B中给出了在测试完每个AD和DA电路的计算时间。
在图10的示意性图中给出了本发明的半导体测试系统的外观示例。在本发明中，主机计算机(主系统计算机)是例如一个具有图形用户接口(GUI)的工作站，该主机计算机起到用户接口以及控制测试系统的全部运行的控制器的作用，该主机计算机41和该测试系统内部硬件通过系统总线64(图4和5)连接。
本发明的基于事件的测试系统不需要在按照基于循环思想配置的传统半导体测试系统中使用的模式发生器和时序发生器，因此通过把所有的模块化事件测试器安装在测试头(或测试器主机架)124内而降低整个测试系统的物理尺寸。
如前面所提出的，在本发明的基于事件的测试系统中，该测试固定装置(引线测试固定装置)安装设计用于特定应用的测量(测试)模块，由此简化要安装进该测试系统内的测试器模块。因此，根据特定应用替换所准备的测试固定装置，就很容易建立简单和低费用的半导体测试系统。
在上面所提出的本发明的基于事件半导体测试系统中，每个测试引线可以独立于其它引线运行，因此通过把测试引线组分配给待测的不同的设备或模块，就可以同时测试两个或更多的不同的设备。因此，根据本发明的基于事件的半导体测试系统，可以并行地同时测量混合信号设备中的模拟电路和数字电路，而且本发明的测试系统通过使用具有作为BIST接口的BIST模块的测试固定装置可以评估具有BIST功能的IC设备。
如上面所指出的，在本发明的半导体测试系统中，该测试器模块(测试器板)由基于事件的体系进行配置，同时用于执行该测试所需的所有信息是以基于事件的格式进行准备的，因此可以同时执行不同类型的测试如模拟电路测试和数字电路测试。
由于本发明的半导体测试系统具有模块化结构，可以根据要测的设备种类和测试目的自由地形成期望的测试系统，而且基于事件测试系统的硬件可以动态地减少，同时用于测试系统的软件可以动态地简化。因此，不同性能的测试器模块可以一起安装在同一测试系统内，而且，如图6所示，基于事件测试系统的整个物理尺寸可以大大地降低，可以进一步地降低费用、存放空间和相关的费用节省。

Claims (12)

1、一种半导体测试系统，包括：
两个或多个其性能彼此相同或不同的测试器模块，每个测试器模块利用以基于事件格式描述的测试数据运行，在这种格式中，一个事件是由其定时所定义的测试模式中的变换点；
用于容纳其中的任意组合的测试器模块的测试系统主机架；
操作板，具有一个用于将待测设备安装于其上的测试槽；
设置在该测试系统主机架上且用多个弹性连接器形成的测试固定装置，用于电气地连接该测试器模块和所述操作板；
设置在该测试固定装置内的测量模块，用于转换被测器件与所述多个测试器模块之间的信号、或在被测器件与所述多个测试器模块之间提供接口；以及
主机计算机，通过一个测试器总线与该测试系统内的测试器模块进行通信来用于控制该测试系统的整体运行。
2、如权利要求1所述半导体测试系统，其中准备了多个测试固定装置，这些测试固定装置根据要测量设备的种类安装不同类型的测量模块，而且根据被测器件的种类所选择的测试固定装置在测试期间安装在该测试系统内。
3、如权利要求1所述半导体测试系统，其中当被测器件是模拟和数字混合信号集成电路时，该测量模块具有用于将模拟信号转换为数字信号的功能以及将数字信号转换为模拟信号的功能。
4、如权利要求1所述半导体测试系统，其中当被测器件具有内建自测试功能时，该测量模块具有与被测器件内的内建自测试控制器进行接口的功能。
5、如权利要求1所述半导体测试系统，其中用于连接该测试固定装置与所述多个测试器模块的规范是标准化的。
6、如权利要求1所述半导体测试系统，其中在该测试固定装置上的弹性连接器是设置在操作板与测试器模块之间的pogo引线。
7、如权利要求1所述半导体测试系统，其中该半导体测试系统包括多个测试引线，用于与被测器件的输入与输出引线电气连接，并且其中多个测试引线是可变地分配给所述多个测试器模块。
8、如权利要求1所述半导体测试系统，其中半导体测试系统包括多个测试引线，用于与被测器件的输入与输出引线电气连接，其中该多个测试引线是可变地分配给所述多个测试器模块，而这种测试引线分配及其修改是由来自该主机计算机的地址数据进行调整的。
9、如权利要求1所述半导体测试系统，其中每个测试器模块包括多个事件测试器板，每个事件测试器板被分配给一个预定数量的测试引线。
10、如权利要求1所述半导体测试系统，其中每个测试器模块包括一个处理器，该处理器响应来自该主机计算机的指令控制产生该相应测试器模块的测试模式并评估该被测器件的输出信号。
11、如权利要求1所述半导体测试系统，其中每个测试器模块包括多个事件测试器板，而每个事件测试器板包括一个处理器，该处理器响应来自该主机计算机的指令控制产生该相应测试器模块的测试模式并评估该被测器件的输出信号。
12、如权利要求1所述半导体测试系统，其中每个测试器模块包括多个事件测试器板，而每个事件测试器板被分配给一个测试引线，其中每个事件测试器板是由以下组成：
处理器，响应来自主机计算机的指令，控制产生该相应测试器模块的测试模式并评估该被测器件的输出信号；
事件存储器，为每个事件存储时序数据；
地址控制器，在该控制器控制下用于提供地址数据给事件存储器；
用于根据来自事件存储器的时序数据产生一个测试模式的装置；
驱动器/比较器，用于传送该测试模式给被测器件的一个相应引线并接收来自该被测器件的响应输出信号。
CNB011166118A 2000-04-12 2001-04-12 基于特定应用事件的半导体测试系统 Expired - Fee Related CN1228643C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/547,753 2000-04-12
US09/547,753 US6331770B1 (en) 2000-04-12 2000-04-12 Application specific event based semiconductor test system

Publications (2)

Publication Number Publication Date
CN1323990A CN1323990A (zh) 2001-11-28
CN1228643C true CN1228643C (zh) 2005-11-23

Family

ID=24185985

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011166118A Expired - Fee Related CN1228643C (zh) 2000-04-12 2001-04-12 基于特定应用事件的半导体测试系统

Country Status (6)

Country Link
US (1) US6331770B1 (zh)
JP (1) JP4115101B2 (zh)
KR (1) KR100502127B1 (zh)
CN (1) CN1228643C (zh)
DE (1) DE10118206A1 (zh)
TW (1) TW508449B (zh)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6678643B1 (en) * 1999-06-28 2004-01-13 Advantest Corp. Event based semiconductor test system
US6629282B1 (en) * 1999-11-05 2003-09-30 Advantest Corp. Module based flexible semiconductor test system
US6536006B1 (en) * 1999-11-12 2003-03-18 Advantest Corp. Event tester architecture for mixed signal testing
US20040181731A1 (en) * 2000-04-12 2004-09-16 Advantest Corporation Semiconductor test system storing pin calibration data, commands and other data in non-volatile memory
US20030110427A1 (en) * 2000-04-12 2003-06-12 Advantest Corporation Semiconductor test system storing pin calibration data in non-volatile memory
US6512988B1 (en) * 2000-05-25 2003-01-28 Agilent Technologies, Inc. Fast test application switching method and system
JP2002022808A (ja) * 2000-07-12 2002-01-23 Mitsubishi Electric Corp Ｌｓｉ試験装置及び試験方法
WO2002014883A2 (en) 2000-08-10 2002-02-21 Xilinx, Inc. Analog signal testing circuit and -method
FR2812958B1 (fr) * 2000-08-11 2002-11-08 Thomson Csf Systeme de maintenance pour un ensemble d'equipements
JP2002131392A (ja) * 2000-10-24 2002-05-09 Ando Electric Co Ltd アナログ・ディジタル特性試験回路
US6868513B1 (en) * 2000-10-26 2005-03-15 International Business Machines Corporation Automated multi-device test process and system
JP2002236153A (ja) * 2001-02-08 2002-08-23 Mitsubishi Electric Corp 半導体試験装置および半導体装置の試験方法
JP2002236151A (ja) * 2001-02-08 2002-08-23 Mitsubishi Electric Corp 外部試験補助装置および半導体装置の試験方法
US7035755B2 (en) * 2001-08-17 2006-04-25 Credence Systems Corporation Circuit testing with ring-connected test instrument modules
US7032151B2 (en) * 2001-11-13 2006-04-18 Georgia Tech Research Corporation Systems and methods for testing integrated circuits
US7089135B2 (en) * 2002-05-20 2006-08-08 Advantest Corp. Event based IC test system
US7222261B2 (en) * 2002-06-19 2007-05-22 Teradyne, Inc. Automatic test equipment for design-for-test (DFT) and built-in-self-test circuitry
KR100487535B1 (ko) * 2002-08-14 2005-05-03 삼성전자주식회사 다른 종류의 반도체 장치들을 동시에 테스트하는 시스템
US6842022B2 (en) * 2002-09-20 2005-01-11 Agilent Technologies, Inc. System and method for heterogeneous multi-site testing
US6791316B2 (en) * 2002-09-24 2004-09-14 Advantest Corp. High speed semiconductor test system using radially arranged pin cards
KR100505661B1 (ko) 2002-12-20 2005-08-03 삼성전자주식회사 반도체 테스트 장치 및 그 구동방법
DE602004013744D1 (de) * 2003-03-14 2008-06-26 Advantest Corp Testvorrichtung, programm für eine testvorrichtung und verfahren zur steuerung einer testvorrichtung
KR100717480B1 (ko) 2003-03-27 2007-05-14 주식회사 아도반테스토 시험 장치
US7194668B2 (en) * 2003-04-11 2007-03-20 Advantest Corp. Event based test method for debugging timing related failures in integrated circuits
KR20060019552A (ko) * 2003-05-22 2006-03-03 테세다 코포레이션 반도체 집적회로 테스트용 테스터 구조
US7587642B2 (en) * 2003-07-08 2009-09-08 Texas Instruments Incorporated System and method for performing concurrent mixed signal testing on a single processor
US7376917B1 (en) 2003-08-25 2008-05-20 Xilinx, Inc. Client-server semiconductor verification system
US7599299B2 (en) * 2004-04-30 2009-10-06 Xilinx, Inc. Dynamic reconfiguration of a system monitor (DRPORT)
US7102555B2 (en) * 2004-04-30 2006-09-05 Xilinx, Inc. Boundary-scan circuit used for analog and digital testing of an integrated circuit
US7248036B2 (en) * 2004-05-27 2007-07-24 Intel Corporation Method and apparatus to probe bus signals using repeaters
KR100548199B1 (ko) * 2004-07-15 2006-02-02 삼성전자주식회사 아날로그/디지털 혼합 신호 반도체 디바이스 테스트 장치
US8082541B2 (en) * 2004-12-09 2011-12-20 Advantest Corporation Method and system for performing installation and configuration management of tester instrument modules
US7373622B2 (en) * 2005-05-13 2008-05-13 Lsi Logic Corporation Relocatable built-in self test (BIST) elements for relocatable mixed-signal elements
US7307440B2 (en) * 2005-10-25 2007-12-11 Credence Systems Corporation Semiconductor integrated circuit tester with interchangeable tester module
JP4522352B2 (ja) * 2005-11-09 2010-08-11 シャープ株式会社 回路検査方法及び回路検査システム
JP4352053B2 (ja) * 2006-01-19 2009-10-28 パナソニック株式会社 半導体装置
ATE492885T1 (de) * 2006-05-18 2011-01-15 Dialog Semiconductor Gmbh Testvorrichtung für speicher
US7737715B2 (en) * 2006-07-31 2010-06-15 Marvell Israel (M.I.S.L) Ltd. Compensation for voltage drop in automatic test equipment
CN101119224B (zh) * 2006-08-01 2010-08-18 上海未来宽带技术及应用工程研究中心有限公司 基于atca机架的fru调试和测试装置
US7734976B2 (en) * 2006-11-30 2010-06-08 Electro Scientific Industries, Inc. Synchronizing control of test instruments
US7764079B1 (en) * 2007-01-31 2010-07-27 SemiProbe LLC Modular probe system
US20080238461A1 (en) * 2007-04-02 2008-10-02 Ken Skala Multi-type test interface system and method
JP4941253B2 (ja) * 2007-11-28 2012-05-30 横河電機株式会社 Ｉｃテスタ
KR100916762B1 (ko) * 2007-12-10 2009-09-14 주식회사 아이티엔티 반도체 디바이스 테스트 시스템
US9146277B2 (en) * 2008-11-07 2015-09-29 Infineon Technologies Ag Test board and test system
WO2011028248A2 (en) * 2009-08-24 2011-03-10 California Institute Of Technology Electronic self-healing methods for radio-frequency receivers
TW201249029A (en) * 2011-05-20 2012-12-01 Hon Hai Prec Ind Co Ltd Controller IC adapter tool
CN102955732A (zh) * 2011-08-29 2013-03-06 鸿富锦精密工业（深圳）有限公司 Cpu测试系统及其测试治具
US9129237B2 (en) * 2011-12-28 2015-09-08 Elitetech Technology Co., Ltd. Integrated interfacing system and method for intelligent defect yield solutions
FR3005745B1 (fr) * 2013-05-16 2016-10-14 Thales Sa Banc de test d'equipements electroniques
CN104570990B (zh) * 2013-10-29 2018-10-16 恩智浦美国有限公司 智能操作装置资源分配系统
DE102015102531A1 (de) 2015-02-23 2016-08-25 Göpel electronic GmbH Gbit-Schnittstellenadapter zum Adaptieren von Gbit-Schnittstellen während eines Leitungstests eines Hochgeschwindigkeitsbusses eines Prüfobjekts an eine Prüfeinrichtung
JP6512052B2 (ja) * 2015-09-29 2019-05-15 新東工業株式会社 テストシステム
CN106526459B (zh) * 2016-12-28 2024-01-16 深圳市华力宇电子科技有限公司 高性能射频遥控自动化测试系统及其方法
CN109346119B (zh) * 2018-08-30 2021-07-23 武汉精鸿电子技术有限公司 一种半导体存储器老化测试核心板
CN109087686A (zh) * 2018-08-30 2018-12-25 武汉精鸿电子技术有限公司 一种半导体存储器老化测试系统及方法
KR102319160B1 (ko) * 2020-07-14 2021-11-01 주식회사 엑시콘 반도체 디바이스 테스트 시스템
KR102440440B1 (ko) * 2020-12-16 2022-09-06 와이아이케이 주식회사 반도체 소자 검사 장치
CN112527690B (zh) * 2021-02-10 2021-05-18 武汉精鸿电子技术有限公司 一种针对半导体存储器老化测试的离线调试方法及装置
CN114355167A (zh) * 2022-01-11 2022-04-15 长鑫存储技术有限公司 电路的测试方法、装置、设备及存储介质
US20240310436A1 (en) * 2023-03-17 2024-09-19 Silicon Motion, Inc. Mechanism capable of performing on-chip test and verification
CN116699375B (zh) * 2023-07-28 2024-01-19 中科亿海微电子科技（苏州）有限公司 一种fpga芯片高温测试方法及装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763066A (en) * 1986-09-23 1988-08-09 Huntron Instruments, Inc. Automatic test equipment for integrated circuits
US4965516A (en) * 1988-05-27 1990-10-23 Huntron Instruments, Inc. System for digitizing and displaying analog signatures of integrated circuits
JP2577495B2 (ja) * 1990-08-21 1997-01-29 株式会社東芝 半導体評価回路
US5216361A (en) * 1991-07-10 1993-06-01 Schlumberger Technologies, Inc. Modular board test system having wireless receiver
US5262716A (en) * 1992-04-21 1993-11-16 Hewlett-Packard Company Tester calibration procedure which includes fixturing
US5638383A (en) * 1992-07-24 1997-06-10 Trw Inc. Advanced integrated avionics testing system
JP2671817B2 (ja) * 1994-08-26 1997-11-05 日本電気株式会社 半導体集積回路の検査方法
KR100214308B1 (ko) * 1996-05-11 1999-08-02 윤종용 하드디스크 드라이브의 테스트장치
US5659312A (en) * 1996-06-14 1997-08-19 Logicvision, Inc. Method and apparatus for testing digital to analog and analog to digital converters
CA2239186A1 (en) * 1996-10-10 1998-04-16 Semiconductores Investigacion Y Diseno, S.A. - (Sidsa) Process for the prototyping of mixed signal applications and field programmable system on a chip for applying said process
JPH10332790A (ja) * 1997-06-05 1998-12-18 Mitsubishi Electric Corp 集積回路装置及びその検査方法
KR100246768B1 (ko) * 1997-06-30 2000-03-15 김영환 포맷가변형 데이터 전송 장치 및 방법

Also Published As

Publication number Publication date
JP2001349927A (ja) 2001-12-21
KR100502127B1 (ko) 2005-07-19
DE10118206A1 (de) 2001-10-25
JP4115101B2 (ja) 2008-07-09
CN1323990A (zh) 2001-11-28
TW508449B (en) 2002-11-01
US6331770B1 (en) 2001-12-18
KR20010098515A (ko) 2001-11-08

Similar Documents

Publication Publication Date Title
CN1228643C (zh) 基于特定应用事件的半导体测试系统
TW495617B (en) Module based flexible semiconductor test system
CN1200281C (zh) 特定用途的基于事件的半导体存储器测试系统
TW569025B (en) Event tester architecture for mixed signal testing
US6631340B2 (en) Application specific event based semiconductor memory test system
EP1092983B1 (en) Integrated circuit tester with multi-port testing functionality
US6557128B1 (en) Semiconductor test system supporting multiple virtual logic testers
CN1828325A (zh) 用于半导体的测试设备
US20030217345A1 (en) Event based IC test system
US7548828B2 (en) Automatic test equipment platform architecture using parallel user computers
CN101029918A (zh) 一种基于可编程器件的可控集成电路测试系统及方法
JP2006003361A (ja) 複数の半導体素子を同時にテストする半導体テスト装置
TW409337B (en) Scalable tester architecture with i-cached SIMD technology
CN102088384B (zh) 一种标准化的多功能lxi设备
CN1462979A (zh) 一种flash芯片的加载方法和jtag控制器
CN1848092A (zh) 测试装置及方法
CN1293387C (zh) 支持多虚拟逻辑测试仪的半导体测试系统
CN1385710A (zh) 用于混合信号测试的事件测试器结构
CN1384366A (zh) 基于模块的灵活的半导体测试系统
CN1336553A (zh) 用于半导体测试系统的模式发生器
CN117761508A (zh) 一种基于in system test pattern的芯片加速老化测试系统
CN2595094Y (zh) 可扩充式通用串接总线测试器
CN1387120A (zh) 测试机台的测试程序自动产生的软件及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051123

Termination date: 20110412