JP4704211B2

JP4704211B2 - 試験装置、試験装置のプログラム、試験パターン記録媒体、及び試験装置の制御方法

Info

Publication number: JP4704211B2
Application number: JP2005503597A
Authority: JP
Inventors: 徳雄熊木
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2003-03-14
Filing date: 2004-03-12
Publication date: 2011-06-15
Anticipated expiration: 2024-03-12
Also published as: EP1605271A1; US20040221215A1; TW200421080A; DE602004013744D1; JPWO2004081593A1; US7454679B2; KR20050106524A; EP1605271A4; WO2004081593A1; EP1605271B1; CN1781029A

Description

文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の記載の一部とする。
特願２００３−０６９８３３出願日平成１５年３月１４日

本発明は、試験装置、試験装置のプログラム、試験パターン記録媒体、及び試験装置の制御方法に関する。特に本発明は、被試験デバイスの試験に用いる試験パターンを、被試験デバイスの試験を行なう試験パターン発生器に効率良く供給する試験装置、試験装置のプログラム、試験パターン記録媒体、及び試験装置の制御方法に関する。

従来、被試験デバイスを試験する試験装置においては、被試験デバイスの試験に用いる試験パターンファイルを、試験装置の制御プロセッサが取得し試験パターン発生器に供給する方式を採るのが一般的であった。

近年、半導体デバイスの集積度が向上するのに伴い、試験パターンファイルが大容量化している。そして、試験パターンファイルの大容量化に伴って、制御プロセッサが試験パターンファイルを取得し試験パターン発生器に供給するのに要する時間が増加し、半導体デバイスの試験を高速化する妨げとなっている。

そこで本発明は、このような問題を解決することを目的とする。

なお、本出願に対応する外国の特許出願においては下記の文献が発見または提出されている。
国際公開第９８／４３３５９号パンフレット特開平９−２９８５５９号公報特開平１０−６８７６０号公報特開平４−１６１８６９号公報特開昭５９−９２３６７号公報特開昭６１−２７４２８０号公報特開平９−４６６２９号公報

このような目的を達成するために、本発明の第１の形態によると、被試験デバイスを試験する試験装置であって、前記被試験デバイスの試験に用いる試験パターンファイルは、前記被試験デバイスを試験する試験パターンを分割した複数の分割パターンを記録する複数の分割パターン記録領域を備え、当該試験装置は、それぞれが互いに異なる前記分割パターン記録領域に記録された前記分割パターンを、互いに並行して変換する複数の変換処理部と、前記複数の変換処理部により変換された前記試験パターンを前記被試験デバイスに供給する試験パターン発生器とを備えることを特徴とする試験装置を提供する。

前記複数の分割パターン記憶領域は、前記複数の分割パターンを圧縮して記録し、前記複数の変換処理部は、それぞれが互いに異なる前記分割パターン記録領域に記録された、圧縮された前記分割パターンを、互いに並行して復元することにより変換してもよい。

復元された前記複数の分割パターンのそれぞれは、前記試験パターン発生器に供給すべき試験パターンデータと、前記試験パターンデータを格納すべき前記試験パターン発生器内のアドレスを示す試験パターンアドレスとを含み、前記複数の変換処理部により復元された前記分割パターンに含まれる前記試験パターンデータを、前記試験パターン発生器における、当該試験パターンデータに対応する前記試験パターンアドレスで示される位置に格納する分割パターン供給部を更に備えてもよい。

当該試験装置は、複数の前記試験パターン発生器を備え、復元された前記複数の分割パターンのそれぞれは、前記試験パターンデータを格納すべき一の前記試験パターン発生器を指定する試験パターン発生器識別情報を更に含み、前記分割パターン供給部は、前記複数の変換処理部により復元された前記分割パターンに含まれる前記試験パターンデータを、当該試験パターンデータに対応する前記試験パターン発生器識別情報により指定される一の前記試験パターン発生器における前記試験パターンアドレスで示される位置に格納してもよい。

前記試験パターンファイルを記憶する記憶装置と前記複数の変換処理部との間の通信を中継する中継部を更に備え、前記中継部と前記複数の変換処理部との間にそれぞれ設けられた複数の通信路のそれぞれは、前記記憶装置と前記中継部との間の通信路と比較し通信スループットがより低くてもよい。

前記試験パターンファイルは、前記試験パターンファイルにおける前記複数の分割パターンのそれぞれの格納位置を記録する格納位置記録領域を更に備え、一の前記変換処理部は、前記格納位置記録領域に基づき、他の前記変換処理部が復元すべき前記分割パターンの格納位置を選択する格納位置選択部を有し、前記他の変換処理部は、前記試験パターンファイルにおける、前記格納位置選択部により選択された格納位置に記録された前記分割パターンを復元してもよい。

本発明の第２の形態によると、被試験デバイスの試験に用いる試験パターンを記録した試験パターン記録媒体であって、前記被試験デバイスを試験する試験パターンを分割した複数の分割パターンを、圧縮して記録する複数の圧縮パターン記録領域と、前記試験パターンファイルにおける前記複数の分割パターンのそれぞれの格納位置を記録する格納位置記録領域とを備えることを特徴とする試験パターン記録媒体を提供する。

前記複数の分割パターンのそれぞれは、前記試験パターン発生器に供給すべき試験パターンデータと、前記試験パターンデータを格納すべき前記試験パターン発生器内のアドレスを示す試験パターンアドレスとを含んでもよい。

本発明の第３の形態によると、被試験デバイスを試験する試験装置用のプログラムであって、前記被試験デバイスの試験に用いる試験パターンファイルは、前記被試験デバイスを試験する試験パターンを分割した複数の分割パターンを記録する複数の分割パターン記憶領域と、前記複数の分割パターンのそれぞれの記録位置を記録する格納位置記録領域とを備え、当該プログラムは、前記試験装置を、格納位置記録領域に基づき、それぞれが互いに異なる前記分割パターン記録領域に記録された前記分割パターンの格納位置を複数選択する格納位置選択部と、それぞれが前記試験パターンファイルにおける、前記格納位置選択部により選択された格納位置に記録された前記分割パターンを、互いに並行して変換する複数の変換処理部として機能させてもよい。

本発明の第４の形態によると、被試験デバイスを試験する試験装置を制御する制御方法であって、前記被試験デバイスの試験に用いる試験パターンファイルは、前記被試験デバイスを試験する試験パターンを分割した複数の分割パターンを記録する複数の分割パターン記録領域を備え、互いに異なる前記分割パターン記録領域に記録された前記分割パターンを、並行して変換する変換段階と、変換された前記試験パターンを前記被試験デバイスに供給する試験パターン発生段階とを備えてもよい。

なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。

図１は、本発明の実施形態に係る試験装置１０の構成を示す。図２は、本発明の実施形態に係る試験パターンファイル５０のファイル構成を示す。図３は、本発明の実施形態に係る圧縮パターン記録領域２００のデータ構成を示す。図４は、本発明の実施形態に係る試験装置１０の処理フローを示す。図５は、本発明の実施形態に係る復元処理部１１０のハードウェア構成の一例を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係る試験装置１０の構成を示す。試験装置１０は、被試験デバイス２０及びファイルサーバ３０に接続され、ファイルサーバ３０に接続された試験パターンファイル格納部４０に格納された試験パターンファイル５０を用いて、１又は複数の被試験デバイス２０の試験を行う。試験装置１０は、試験パターンファイル５０を分割して並行に変換することにより、大容量の試験パターンファイル５０を用いて効率良く試験することを目的とする。本実施形態に係る試験装置１０は、「変換」の一例として、圧縮された試験パターンファイル５０を分割して並行に「復元」することにより変換する。

被試験デバイス２０は、試験装置１０の試験対象となる半導体デバイスである。ファイルサーバ３０は、通信ネットワークに接続され、試験装置１０に試験パターンファイル５０を供給する。試験パターンファイル格納部４０は、ファイルサーバ３０に接続され、試験パターンファイル５０を格納する。本実施形態に係る試験パターンファイル格納部４０は、試験パターン記録媒体の一例である。試験パターンファイル５０は、被試験デバイス２０の試験に用いられるファイルである。試験パターンファイル５０は、被試験デバイス２０を試験する試験パターンを分割した複数の分割パターンをそれぞれ独立に圧縮して記録する複数の圧縮パターン記録領域と、試験パターンファイル５０における複数の分割パターンのそれぞれの格納位置を記録する格納位置記録領域とを備える。複数の圧縮パターン記憶領域は、複数の分割パターンを記録する、本発明に係る複数の分割パターン記憶領域の一例である。

試験パターンファイル５０は、外部の記録媒体に格納されてもよく、これに代えて通信ネットワークやインターネットに接続されたサーバシステム等に設けたハードディスク又はＲＡＭ等の記憶装置を記録媒体として使用し、通信ネットワークから試験パターンファイル５０を試験パターンファイル格納部４０に提供してもよい。

試験装置１０は、中継部１００、複数の復元処理部１１０ａ〜ｂ、分割パターン供給部１２０、１又は複数の試験パターン発生器１３０を備える。中継部１００は、試験パターンファイルを記憶する記憶装置である試験パターンファイル格納部４０と復元処理部１１０ａ〜ｂとの間の通信を中継する。複数の復元処理部１１０は、それぞれが互いに異なる圧縮パターン記録領域に記録された、圧縮された分割パターンを、互いに並行して復元する。複数の復元処理部１１０は、それぞれが互いに異なる分割パターン記録領域に記録された分割パターンを、互いに並行して変換する、本発明に係る複数の変換処理部の一例である。

複数の復元処理部１１０は、復元処理全体の制御及び分割パターンの復元処理を行う一の復元処理部１１０ａと、復元処理部１１０ａによる指示に基づき分割パターンの復元処理を行う復元処理部１１０ｂとを有する。復元処理部１１０ａは、格納位置記憶領域に基づいて、復元処理部１１０ａ自身及び／又は復元処理部１１０ｂのそれぞれに対し、当該復元処理部１１０が復元すべき分割パターンの格納位置を選択する格納位置選択部１４０と、格納位置選択部１４０により選択された格納位置に記録された分割パターンを復元する復元部１５０とを含む。本実施形態に係る復元処理部１１０ａ〜ｂのそれぞれは、専用の復元プロセッサを用いてもよく、これに代えて汎用のプロセッサにより実現してもよい。

分割パターン供給部１２０は、複数の復元処理部１１０により復元された分割パターンを、対応する試験パターン発生器１３０に供給する。試験パターン発生器１３０は、複数の復元処理部１１０により復元され、分割パターン供給部１２０を介して供給された試験パターンを被試験デバイス２０に供給する。試験装置１０に試験パターン発生器１３０が複数設けられている場合、複数の試験パターン発生器１３０は、それぞれが被試験デバイス２０の端子の一部ずつに対応する試験パターンを供給してもよく、これに代えてそれぞれが異なる被試験デバイス２０に対する試験パターンを供給してもよい。本実施形態に係る試験パターン発生器１３０は、復元処理部１１０により指定されるアドレスのそれぞれに対応して、試験パターンの一部を構成する試験パターンデータを格納する記憶領域を有する。

以上において、復元処理部１１０ａ〜ｂは、試験パターンファイル５０を分割した一部ずつをそれぞれ復元する。このため、それぞれの復元処理部１１０が、当該復元処理部１１０に接続された内部通信路１７０を介して取得する分割パターンのデータ量は、試験パターンファイル５０全体のデータ量と比較し小さくなる。従って、中継部１００と複数の復元処理部１１０との間にそれぞれ設けられた複数の内部通信路１７０のそれぞれは、試験パターンファイル５０を記憶するファイルサーバ３０と中継部１００との間の外部通信路１６０と比較し通信スループットがより低くてもよい。すなわち例えば、復元処理部１１０を８個設けた場合、内部通信路１７０のそれぞれを１００Ｍイーサネット（登録商標）とし、外部通信路１６０を１Ｇイーサネット（登録商標）とする構成を採ってもよい。

図２は、本実施形態に係る試験パターンファイル５０のファイル構成を示す。試験パターンファイル５０は、複数の圧縮パターン記録領域２００と、格納位置記録領域２１０とを備える。複数の圧縮パターン記録領域２００のそれぞれは、本発明に係る分割パターン記録領域の一例であり、被試験デバイス２０を試験する試験パターンを分割した分割パターンを圧縮して記録する。格納位置記録領域２１０は、試験パターンファイル５０における複数の分割パターンのそれぞれの格納位置を示す情報の一例である複数の分割パターンポインタ２２０を記録する。

以上において、複数の圧縮パターン記録領域２００にそれぞれ格納される複数の分割パターンは、それぞれが他の分割パターンと独立して例えばＡＬＤＣやＤＣＬＺ等の圧縮アルゴリズムを用いて圧縮されてよい。これにより、それぞれの復元処理部１１０は、分割パターンポインタ２２０により指定される圧縮パターン記録領域２００に記録された分割パターンを試験パターンファイル５０から取得することにより、他の分割パターンを取得することなく独立して当該分割パターンを復元することができる。

図３は、本実施形態に係る圧縮パターン記録領域２００のデータ構成を示す。圧縮パターン記録領域２００は、試験パターンデータ３１０、試験パターンアドレス３２０、及び試験パターン発生器ＩＤ３３０を含む試験パターン要素３００を複数有する。試験パターンデータ３１０は、試験パターン発生器１３０に供給すべき試験パターンの一部分を構成するデータである。試験パターンアドレス３２０は、対応する試験パターンデータ３１０を格納すべき試験パターン発生器１３０内のアドレスを示す。試験パターン発生器ＩＤ３３０は、対応する試験パターンデータ３１０を格納すべき一の試験パターン発生器１３０を指定する。

図４は、本実施形態に係る試験装置１０の処理フローを示す。まず、複数の復元処理部１１０のうち、復元処理全体を制御する復元処理部１１０ａは、試験パターンファイル５０における格納位置記録領域２１０の読み出しをファイルサーバ３０に対して要求する（Ｓ４００）。ファイルサーバ３０は、復元処理部１１０ａの要求を受けて、試験パターンファイル５０における格納位置記録領域２１０を試験パターンファイル格納部４０から読み出し、中継部１００を介して復元処理部１１０ａへ転送する（Ｓ４１０）。この結果、復元処理部１１０ａは、試験パターンファイル５０における格納位置記録領域２１０を取得する。

次に、復元処理部１１０ａ内の格納位置選択部１４０は、格納位置記録領域２１０における複数の分割パターンポインタ２２０に記録された各分割パターンの格納位置に基づいて、復元処理部１１０ａ及び他の復元処理部である復元処理部１１０ｂのそれぞれが復元すべき分割パターンの格納位置を選択し、選択した格納位置を当該復元処理部１１０へ配布する（Ｓ４２０）。ここで、格納位置選択部１４０は、例えば格納位置記録領域２１０内の複数の分割パターンポインタ２２０に対応する複数の分割パターンを、予め定められたアルゴリズムに基づいていずれの復元処理部１１０に復元させるかを選択してよい。より具体的には、例えば第１番目の分割パターンポインタ２２０（Ｐ０）に対応する分割パターン０を復元処理部１１０ａに、第２番目の分割パターンポインタ２２０（Ｐ１）に対応する分割パターン１を第１の復元処理部１１０ｂに、以下同様にして、第ｎ番目の分割パターンポインタ２２０に対応する分割パターンｎを第ｎ−１番目の復元処理部１１０ｂに復元させ、第ｎ＋１番目の分割パターンポインタ２２０に対応する分割パターンｎ＋１を復元処理部１１０ａに復元させるように定めてよい。これに代えて、格納位置選択部１４０は、指定された分割パターンの復元処理を終えた復元処理部１１０に対して、次に復元すべき分割パターンを動的に指定してもよい。

次に、複数の復元処理部１１０のそれぞれは、試験パターンファイル５０における、格納位置選択部１４０により選択された格納位置で指定される圧縮パターン記録領域２００に記録された分割パターンを、ファイルサーバ３０及び中継部１００を介して取得する（Ｓ４３０）。Ｓ４３０に対応して、ファイルサーバ３０は、複数の復元処理部１１０のそれぞれから格納位置を受信し、当該格納位置に対応する圧縮パターン記録領域２００を試験パターンファイル格納部４０内の試験パターンファイル５０から読み出して、格納位置を送信した復元処理部１１０へ転送する（Ｓ４４０）。

次に、複数の復元処理部１１０のそれぞれは、Ｓ４３０において取得した分割パターンを、他の復元処理部１１０と並行して復元する（Ｓ４５０）。次に、複数の復元処理部１１０のそれぞれは、復元した分割パターンを分割パターン供給部１２０に供給する。すなわち例えば、複数の復元処理部１１０のそれぞれは、分割パターンに含まれる試験パターン要素３００のそれぞれについて、試験パターン発生器ＩＤ３３０で指定される試験パターン発生器１３０内の、試験パターンアドレス３２０で指定されるアドレス位置に試験パターンデータ３１０を書き込む指示を分割パターン供給部１２０へ送信する。

次に、分割パターン供給部１２０は、複数の復元処理部１１０により復元された分割パターンに含まれる試験パターンデータ３１０を、試験パターンデータ３１０に対応する試験パターン発生器ＩＤ３３０により指定される一の試験パターン発生器１３０における、試験パターンアドレス３２０で示されるアドレス位置に格納する（Ｓ４６０）。試験パターン発生器ＩＤ３３０により指定された試験パターン発生器１３０は、分割パターン供給部１２０から供給された試験パターンデータ３１０を、対応する試験パターンアドレス３２０で示されるアドレス位置に格納することにより、試験パターンにおける当該試験パターン発生器１３０が処理すべき部分を設定する（Ｓ４７０）。

複数の復元処理部１１０のそれぞれは、当該復元処理部１１０が復元した分割パターンを試験パターン発生器１３０に供給し終えると、復元処理部１１０ａ内の格納位置選択部１４０に分割パターンの供給完了を通知する（Ｓ４８０）。全ての復元処理部１１０から分割パターンの供給完了通知を受けると、格納位置選択部１４０は、分割パターン供給部１２０を介して１又は複数の試験パターン発生器１３０に試験開始を指示する（Ｓ４９０）。試験開始の指示を受けると、１又は複数の試験パターン発生器１３０は、Ｓ４５０において複数の復元処理部１１０により復元され、Ｓ４６０及びＳ４７０において設定された試験パターンを１又は複数の被試験デバイス２０に供給し、被試験デバイス２０の試験を行う（Ｓ４９５）。

以上のＳ４６０において、分割パターン供給部１２０は、試験パターンに含まれる複数の試験パターンデータ３１０のそれぞれを、対応する試験パターン発生器ＩＤ３３０で指定される試験パターン発生器１３０における試験パターンアドレス３２０で指定されるアドレス位置に格納する。ここで、分割パターン供給部１２０は、試験の開始時点において全ての試験パターンデータ３１０を指定された試験パターン発生器１３０に格納を済ませていればよく、試験パターンデータ３１０の格納を試験パターンファイル５０におけるシーケンシャルな順序で行なう必要はない。このため、分割パターン供給部１２０は複数の復元処理部１１０により復元された分割パターンを、試験パターンファイル５０におけるシーケンシャルな順序に並べ替えて試験パターン発生器１３０に供給する必要がなく、効率良く試験パターンを試験パターン発生器１３０に供給することができる。

図５は、本実施形態に係る復元処理部１１０のハードウェア構成の一例を示す。本実施形態に係る復元処理部１１０は、ＣＰＵ５００、ＲＯＭ５１０、ＲＡＭ５２０、通信インターフェイス５３０、分割パターン供給インターフェイス５３５、ハードディスクドライブ５４０、フレキシブルディスクドライブ５５０、及びＣＤ−ＲＯＭドライブ５６０を備える計算機６０により実現される。

ＣＰＵ５００は、ＲＯＭ５１０及びＲＡＭ５２０に格納されたプログラムに基づいて動作し、各部の制御を行う。ＲＯＭ５１０は、被試験デバイス２０の起動時にＣＰＵ５００が実行するブートプログラムや、被試験デバイス２０のハードウェアに依存するプログラム等を格納する。ＲＡＭ５２０は、ＣＰＵ５００が実行するプログラム及びＣＰＵ５００が使用するデータ等を格納する。通信インターフェイス５３０は、内部通信路１７０を介して中継部１００と通信する。分割パターン供給インターフェイス５３５は、分割パターン供給部１２０に接続され、分割パターン供給部１２０との間のデータ転送を中継する。ハードディスクドライブ５４０は、計算機６０が使用するプログラム及びデータを格納し、ＲＡＭ５２０を介してＣＰＵ５００に供給する。フレキシブルディスクドライブ５５０は、フレキシブルディスク５９０からプログラム又はデータを読み取り、ＲＡＭ５２０に提供する。ＣＤ−ＲＯＭドライブ５６０は、ＣＤ−ＲＯＭ５９５からプログラム又はデータを読み取り、ＲＡＭ５２０に提供する。

ＲＡＭ５２０を介してＣＰＵ５００に提供されるプログラムは、フレキシブルディスク５９０、ＣＤ−ＲＯＭ５９５、又はＩＣカード等の記録媒体に格納されて利用者によって提供される。プログラムは、記録媒体から読み出され、ＲＡＭ５２０を介して計算機６０にインストールされ、計算機６０において実行される。

計算機６０にインストールされて実行されるプログラムは、格納位置選択モジュールと、復元モジュールとを含む。これらのプログラム又はモジュールは、計算機６０を、格納位置選択部１４０、及び復元部１５０としてそれぞれ機能させる。

以上に示したプログラム又はモジュールは、外部の記憶媒体に格納されてもよい。記憶媒体としては、フレキシブルディスク５９０、ＣＤ−ＲＯＭ５９５の他に、ＤＶＤやＣＤ等の光学記録媒体、ＭＯディスク等の光磁気記録媒体、テープ媒体、ＩＣカード等の半導体メモリ等を用いることができる。また、専用通信ネットワークやインターネットに接続されたサーバシステムに設けたハードディスク又はＲＡＭ等の記憶装置を記録媒体として使用し、中継部１００を介して外部のネットワークからプログラムを計算機６０に提供してもよい。

以上発明の実施の形態を説明したが、本出願に係る発明の技術的範囲は上記の実施の形態に限定されるものではない。上記実施の形態に種々の変更を加えて、請求の範囲に記載の発明を実施することができる。そのような発明が本出願に係る発明の技術的範囲に属することもまた、請求の範囲の記載から明らかである。

以上の説明から明らかなように、本発明によれば、試験パターンを試験パターン発生器に効率良く供給することにより、半導体デバイスの試験を高速化することができる。

Claims

被試験デバイスを試験する試験装置であって、
前記被試験デバイスの試験に用いる試験パターンファイルは、前記被試験デバイスを試験する試験パターンを分割した複数の分割パターンを記録する複数の分割パターン記録領域を備え、
前記複数の分割パターンのそれぞれは、前記試験パターンを前記被試験デバイスに供給する試験パターン発生器に供給すべき試験パターンデータと、前記試験パターンデータを格納すべき前記試験パターン発生器内のアドレスを示す試験パターンアドレスとを含み、
当該試験装置は、
それぞれが互いに異なる前記分割パターン記録領域に記録された前記分割パターンを、互いに並行して変換する複数の変換処理部と、
前記複数の変換処理部により復元された前記分割パターンに含まれる前記試験パターンデータを、前記試験パターン発生器における、当該試験パターンデータに対応する前記試験パターンアドレスで示される位置に格納する分割パターン供給部と、
前記複数の変換処理部により変換されて前記分割パターン供給部により格納された前記試験パターンを前記被試験デバイスに供給する試験パターン発生器と、
を備えることを特徴とする試験装置。
前記複数の分割パターン記録領域は、前記複数の分割パターンを圧縮して記録し、
前記複数の変換処理部は、それぞれが互いに異なる前記分割パターン記録領域に記録された、圧縮された前記分割パターンを、互いに並行して復元することにより変換する
ことを特徴とする請求項１記載の試験装置。
当該試験装置は、複数の前記試験パターン発生器を備え、
復元された前記複数の分割パターンのそれぞれは、前記試験パターンデータを格納すべき一の前記試験パターン発生器を指定する試験パターン発生器識別情報を更に含み、
前記分割パターン供給部は、前記複数の変換処理部により復元された前記分割パターンに含まれる前記試験パターンデータを、当該試験パターンデータに対応する前記試験パターン発生器識別情報により指定される一の前記試験パターン発生器における前記試験パターンアドレスで示される位置に格納する
ことを特徴とする請求項１または２に記載の試験装置。
前記試験パターンファイルを記憶する記憶装置と前記複数の変換処理部との間の通信を中継する中継部を更に備え、
前記中継部と前記複数の変換処理部との間にそれぞれ設けられた複数の通信路のそれぞれは、前記記憶装置と前記中継部との間の通信路と比較し通信スループットがより低い
ことを特徴とする請求項１から３のいずれかに記載の試験装置。
前記試験パターンファイルは、前記試験パターンファイルにおける前記複数の分割パターンのそれぞれの格納位置を記録する格納位置記録領域を更に備え、
一の前記変換処理部は、前記格納位置記録領域に基づき、他の前記変換処理部が復元すべき前記分割パターンの格納位置を選択する格納位置選択部を有し、
前記他の変換処理部は、前記試験パターンファイルにおける、前記格納位置選択部により選択された格納位置に記録された前記分割パターンを復元する
ことを特徴とする請求項１から４のいずれかに記載の試験装置。
被試験デバイスの試験に用いる試験パターンファイルを記録した試験パターン記録媒体であって、
前記被試験デバイスを試験する試験パターンを分割した複数の分割パターンを、圧縮して記録する複数の圧縮パターン記録領域と、
前記試験パターンファイルにおける前記複数の分割パターンのそれぞれの格納位置を記録する格納位置記録領域と
を備え、
前記複数の分割パターンのそれぞれは、前記試験パターンを前記被試験デバイスに供給する試験パターン発生器に供給すべき試験パターンデータと、前記試験パターンデータを格納すべき前記試験パターン発生器内のアドレスを示す試験パターンアドレスとを含む
ことを特徴とする試験パターン記録媒体。
前記被試験デバイスを試験する試験装置は、複数の前記試験パターン発生器を備え、
前記複数の分割パターンのそれぞれは、前記試験パターンデータを格納すべき一の前記試験パターン発生器を指定する試験パターン発生器識別情報を更に含む、
請求項６に記載の試験パターン記録媒体。
前記試験パターンファイルにおける前記複数の分割パターンのそれぞれの格納位置を記録する格納位置記録領域を更に備える請求項６または７に記載の試験パターン記録媒体。
被試験デバイスを試験する試験装置用のプログラムであって、
前記被試験デバイスの試験に用いる試験パターンファイルは、
前記被試験デバイスを試験する試験パターンを分割した複数の分割パターンを記録する複数の分割パターン記録領域と、
前記複数の分割パターンのそれぞれの記録位置を記録する格納位置記録領域と
を備え、
前記複数の分割パターンのそれぞれは、前記試験パターンを前記被試験デバイスに供給する試験パターン発生器に供給すべき試験パターンデータと、前記試験パターンデータを格納すべき前記試験パターン発生器内のアドレスを示す試験パターンアドレスとを含み、
当該プログラムは、前記試験装置を、
格納位置記録領域に基づき、それぞれが互いに異なる前記分割パターン記録領域に記録された前記分割パターンの格納位置を複数選択する格納位置選択部と、
それぞれが前記試験パターンファイルにおける、前記格納位置選択部により選択された格納位置に記録された前記分割パターンを、互いに並行して変換する複数の変換処理部と、
前記複数の変換処理部により復元された前記分割パターンに含まれる前記試験パターンデータを、前記試験パターン発生器における、当該試験パターンデータに対応する前記試験パターンアドレスで示される位置に格納する分割パターン供給部と、
して機能させることを特徴とするプログラム。
被試験デバイスを試験する試験装置を制御する制御方法であって、
前記被試験デバイスの試験に用いる試験パターンファイルは、前記被試験デバイスを試験する試験パターンを分割した複数の分割パターンを記録する複数の分割パターン記録領域を備え、
前記複数の分割パターンのそれぞれは、前記試験パターンを前記被試験デバイスに供給する試験パターン発生器に供給すべき試験パターンデータと、前記試験パターンデータを格納すべき前記試験パターン発生器内のアドレスを示す試験パターンアドレスとを含み、
互いに異なる前記分割パターン記録領域に記録された前記分割パターンを、並行して変換する変換段階と、
前記変換段階により復元された前記分割パターンに含まれる前記試験パターンデータを、前記試験パターン発生器における、当該試験パターンデータに対応する前記試験パターンアドレスで示される位置に格納する分割パターン供給段階と、
変換されて前記分割パターン供給段階により格納された前記試験パターンを前記試験パターン発生器により前記被試験デバイスに供給する試験パターン発生段階と
を備えることを特徴とする制御方法。