KR20050106524A - 시험 장치, 시험 장치의 프로그램, 시험 패턴 기록 매체,및 시험 장치의 제어 방법 - Google Patents

시험 장치, 시험 장치의 프로그램, 시험 패턴 기록 매체,및 시험 장치의 제어 방법 Download PDF

Info

Publication number
KR20050106524A
KR20050106524A KR1020057017252A KR20057017252A KR20050106524A KR 20050106524 A KR20050106524 A KR 20050106524A KR 1020057017252 A KR1020057017252 A KR 1020057017252A KR 20057017252 A KR20057017252 A KR 20057017252A KR 20050106524 A KR20050106524 A KR 20050106524A
Authority
KR
South Korea
Prior art keywords
test
test pattern
pattern
divided
recording
Prior art date
Application number
KR1020057017252A
Other languages
English (en)
Inventor
노리오 쿠마키
Original Assignee
주식회사 아도반테스토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아도반테스토 filed Critical 주식회사 아도반테스토
Publication of KR20050106524A publication Critical patent/KR20050106524A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31928—Formatter
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G01R31/31921—Storing and outputting test patterns using compression techniques, e.g. patterns sequencer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Debugging And Monitoring (AREA)

Abstract

피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스의 시험에 이용되는 시험 패턴 파일은, 피시험 디바이스를 시험하는 시험 패턴을 분할한 복수의 분할 패턴을 기록하는 복수의 분할 패턴 기록 영역을 포함하고, 이 시험 장치는, 각각이 서로 다른 상기 분할 패턴 기록 영역에 기록된 상기 분할 패턴을, 서로 병행해서 변환하는 복수의 변환 처리부와, 상기 복수의 변환 처리부에 의해 변환된 상기 시험 패턴을 상기 피시험 디바이스에 공급하는 시험 패턴 발생기를 포함한다.

Description

시험 장치, 시험 장치의 프로그램, 시험 패턴 기록 매체, 및 시험 장치의 제어 방법{TESTING APPARATUS, PROGRAM FOR TESTING APPARATUS, TEST PATTERN RECORDING MEDIUM, AND METHOD OF CONTROLLING TESTING APPARATUS}
문헌의 참조에 의한 편입이 인정되는 지정국에 관하여는, 다음의 출원에 기재된 내용을 참조에 의하여 본 출원에 편입, 본 출원의 기재의 일부로 한다.
일본 특허 출원 2003-069833 출원일 2003년 3월 14일
본 발명은, 시험 장치, 시험 장치의 프로그램, 시험 패턴 기록 매체, 및 시험 장치의 제어 방법에 관한 것이다. 특히 본 발명은, 피시험 디바이스의 시험에 사용되는 시험 패턴을 피시험 디바이스의 시험을 수행하는 시험 패턴 발생기에 효율 좋게 공급하는 시험 장치, 시험 장치의 프로그램, 시험 패턴 기록 매체, 및 시험 장치의 제어 방법에 관한 것이다.
종래, 피시험 디바이스를 시험하는 시험 장치에 있어서는, 피시험 디바이스의 시험에 사용되는 시험 패턴 파일을, 시험 장치의 제어 프로세서가 취득하고 시험 패턴 발생기에 공급하는 방식을 채용하는 것이 일반적이었다.
최근, 반도체 디바이스의 집적도가 향상함에 동반하여, 시험 패턴 파일이 대용량화하고 있다. 그리고, 시험 패턴 파일의 대용량화에 따라, 제어 프로세서가 시험 패턴 파일을 취득하고 시험 패턴 발생기에 공급하는 데에 필요한 시간이 증가하며, 반도체 디바이스의 시험을 고속화하는 데에 방해가 되고 있다.
여기서 본 발명은, 이러한 문제를 해결하는 것을 목적으로 한다.
도 1은, 본 발명의 실시 형태에 관한 시험 장치 10의 구성을 도시한다.
도 2는, 본 발명의 실시 형태에 관한 시험 패턴 파일 50의 파일 구성을 도시한다.
도 3은, 본 발명의 실시 형태에 관한 압축 패턴 기록 영역 200의 데이터 구성을 도시한다.
도 4는, 본 발명의 실시 형태에 관한 시험 장치 10의 처리 흐름을 도시한다.
도 5는, 본 발명의 실시 형태에 관한 복원 처리부 110의 하드웨어 구성의 일예를 도시한다.
이러한 목적을 달성하기 위하여, 본 발명의 제1의 형태에 의하면, 피시험 디바이스를 시험하는 시험 장치에 있어서, 상기 피시험 디바이스의 시험에 이용되는 시험 패턴 파일은, 상기 피시험 디바이스를 시험하는 시험 패턴을 분할한 복수의 분할 패턴을 기록하는 복수의 분할 패턴 기록 영역을 포함하고, 상기 시험 장치는, 각각이 서로 다른 상기 분할 패턴 기록 영역에 기록된 상기 분할 패턴을, 서로 병행해서 변환하는 복수의 변환 처리부와, 상기 복수의 변환 처리부에 의해 변환된 상기 시험 패턴을 상기 피시험 디바이스에 공급하는 시험 패턴 발생기를 포함하는 시험 장치를 제공한다.
상기 복수의 분할 패턴 기억 영역은, 상기 복수의 분할 패턴을 압축해서 기록하고, 상기 복수의 변환 처리부는, 각각이 서로 다른 상기 분할 패턴 기록 영역에 기록된 압축된 상기 분할 패턴을, 서로 병행해서 복원함으로써 변환해도 좋다.
복원된 상기 복수의 분할 패턴의 각각은, 상기 시험 패턴 발생기에 공급해야 하는 시험 패턴 데이터와, 상기 시험 패턴 데이터를 격납해야 하는 상기 시험 패턴 발생기 내의 어드레스를 지시하는 시험 패턴 어드레스를 포함하고, 상기 복수의 변환처리부에 의해 복원된 상기 분할 패턴에 포함된 상기 시험 패턴 데이터를, 상기 시험 패턴 발생기에 있어서, 해당 시험 패턴 데이터에 대응하는 상기 시험 패턴 어드레스가 지시하는 위치에 격납하는 분할 패턴 공급부를 더 포함해도 좋다.
상기 시험 장치는 복수의 상기 시험 패턴 발생기를 포함하고, 복원된 상기 복수의 분할 패턴의 각각은, 상기 시험 패턴 데이터를 격납해야 하는 하나의 상기 시험 패턴 발생기를 지정하는 시험 패턴 발생기 식별 정보를 더 포함하고, 상기 분할 패턴 공급부는, 상기 복수의 변환 처리부에 의해 복원된 상기 분할 패턴에 포함되는 상기 시험 패턴 데이터를, 해당 시험 패턴 데이터에 대응하는 상기 시험 패턴 발생기 식별 정보에 의해 지정되는 하나의 상기 시험 패턴 발생기에 있어서 상기 시험 패턴 어드레스가 지시하는 위치에 격납해도 좋다.
상기 시험 패턴 파일을 기억하는 기억 장치와 상기 복수의 변환 처리부 사이의 통신을 중계하는 중계부를 더 포함하고, 상기 중계부와 상기 복수의 변환 처리부 사이에 각각 설치된 복수의 통신로의 각각은, 상기 기억 장치와 상기 중계부 사이의 통신로와 비교해 통신 스루풋(throughput)이 보다 낮아도 좋다.
상기 시험 패턴 파일은, 상기 시험 패턴 파일에 있어서 상기 복수의 분할 패턴의 각각의 격납 위치를 기록하는 격납 위치 기록 영역을 더 포함하고, 하나의 상기 변환 처리부는, 상기 격납 위치 기록 영역을 기초로, 다른 상기 변환 처리부가 복원해야하는 상기 분할 패턴의 격납 위치를 선택하는 격납 위치 선택부를 포함하고, 상기 다른 변환 처리부는, 상기 시험 패턴 파일에 있어서, 상기 격납 위치 선택부에 의해 선택된 격납 위치에 기록된 상기 분할 패턴을 복원해도 좋다.
본 발명의 제2 형태에 의하면, 피시험 디바이스의 시험에 이용하는 시험 패턴을 기록한 시험 패턴 기록 매체에 있어서, 상기 피시험 디바이스를 시험하는 시험 패턴을 분할한 복수의 분할 패턴을 압축해서 기록하는 복수의 압축 패턴 기록 영역과, 상기 시험 패턴 파일에 있어서 상기 복수의 분할 패턴의 각각의 격납 위치를 기록하는 격납 위치 기록 영역을 포함하는 시험 패턴 기록 매체를 제공한다.
상기 복수의 분할 패턴의 각각은, 상기 시험 패턴 발생기에 공급해야 하는 시험 패턴 데이터와, 상기 시험 패턴 데이터를 격납해야 하는 상기 시험 패턴 발생기 내의 어드레스를 지시하는 시험 패턴 어드레스를 포함해도 좋다.
본 발명의 제3 형태에 의하면, 피시험 디바이스를 시험하는 시험 장치용 프로그램에 있어서, 상기 피시험 디바이스의 시험에 이용되는 시험 패턴 파일은, 상기 피시험 디바이스를 시험하는 시험 패턴을 분할한 복수의 분할 패턴을 기록하는 복수의 분할 패턴 기억 영역과, 상기 복수의 분할 패턴의 각각의 기록 위치를 기록하는 격납 위치 기록 영역을 포함하고, 상기 프로그램은 상기 시험 장치를, 격납 위치 기록 영역을 기초로, 각각이 서로 다른 상기 분할 패턴 기록 영역에 기록된 상기 분할 패턴의 격납 위치를 복수 선택하는 격납 위치 선택부와, 각각이 상기 시험 패턴 파일에 있어서, 상기 격납 위치 선택부에 의해 선택된 격납 위치에 기록된 상기 분할 패턴을, 서로 병행해서 변환하는 복수의 변환 처리부로서 기능시켜도 좋다.
본 발명의 제4 형태에 의하면, 피시험 디바이스를 시험하는 시험 장치를 제어하는 방법에 있어서, 상기 피시험 디바이스의 시험에 이용되는 시험 패턴 파일은, 상기 피시험 디바이스를 시험하는 시험 패턴을 분할한 복수의 분할 패턴을 기록하는 복수의 분할 패턴 기록 영역을 포함하고, 서로 다른 상기 분할 패턴 기록 영역에 기록된 상기 분할 패턴을, 병행해서 변환하는 변환 단계와, 변환된 상기 시험 패턴을 상기 피시험 디바이스에 공급하는 시험 패턴 발생 단계를 포함해도 좋다.
또한, 상기의 발명의 개요는 본 발명의 필요한 특징의 전부를 열거한 것은 아니며, 이들의 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
이하, 발명의 실시 형태를 통하여 본 발명을 설명하는 바, 이하의 실시 형태는 특허청구범위에 관련된 발명을 한정하는 것이 아니며, 또한 실시 형태 중에서 설명되어 있는 특징의 조합의 전부가 발명의 해결 수단에 필수적인 것으로 한정되지는 않는다.
도 1은, 본 실시 형태에 관한 시험 장치 10의 구성을 도시한다. 시험 장치 10은, 피시험 디바이스 20 및 파일 서버 30에 접속되며, 파일 서버 30에 접속된 시험 패턴 파일 격납부 40에 격납된 시험 패턴 파일 50을 이용하여, 1 또는 복수의 피시험 디바이스 20의 시험을 수행한다. 시험 장치 10은, 시험 패턴 파일 50을 분할하여 병행하여 변환함으로써, 대용량의 시험 패턴 파일 50을 이용하여 효율 좋게 시험하는 것을 목적으로 한다. 본 실시 형태에 관한 시험 장치 10은, "변환"의 일예로서, 압축된 시험 패턴 파일 50을 분할하여 병행하여 "복원"함으로써 변환한다.
피시험 디바이스 20은, 시험 장치 10의 시험 대상이 되는 반도체 디바이스이다. 파일 서버 30은, 통신 네트워크에 접속되며, 피시험 장치 10에 시험 패턴 파일 50을 공급한다. 시험 패턴 파일 격납부 40은, 파일 서버 30에 접속되며, 시험 패턴 파일 50을 격납한다. 본 실시 형태에 관한 시험 패턴 파일 격납부 40은, 시험 패턴 기록 매체의 일예이다. 시험 패턴 파일 50은, 피시험 디바이스 20의 시험에 사용되는 파일이다. 시험 패턴 파일 50은, 피시험 디바이스 20을 시험하는 시험 패턴을 분할한 복수의 분할 패턴을 각각 독립적으로 압축하여 기록하는 복수의 압축 패턴 기록 영역과, 시험 패턴 파일 50에 있어서의 복수의 분할 패턴의 각각의 격납 위치를 기록하는 격납 위치 기록 영역을 포함한다. 복수의 압축 패턴 기록 영역은, 복수의 분할 패턴을 기록하는, 본 발명에 관한 복수의 분할 패턴 기억 영역의 일예이다.
시험 패턴 파일 50은, 외부의 기록 매체에 격납되어도 좋으며, 이 대신에 통신 네트워크나 인터넷에 접속된 서버 싯템 등에 설치된 하드 디스크 또는 RAM 등의 기억 장치를 기록 매체로서 사용하고, 통신 네트워크로부터 시험 패턴 파일 50을 시험 패턴 파일 격납부 40에 제공하여도 좋다.
시험 장치 10은, 중계부 100, 복수의 복원 처리부 110a~b, 분할 패턴 공급부 120, 1 또는 복수의 시험 패턴 발생부 130을 포함한다. 중계부 100은, 시험 패턴 파일을 기억하는 기억 장치인 시험 패턴 파일 격납부 40과 복원 처리부 110a~b의 사이의 통신을 중계한다. 복수의 복원 처리부 110은, 각각이 서로 다른 압축 패턴 기록 영역에 기록된, 압축된 분할 패턴을 상호 병행하여 복원한다. 복수의 복원 처리부 110은, 각각이 상호 서로 다른 분할 패턴 기록 영역에 기록된 분할 패턴을, 서로 병행하여 변환하는, 본 발명에 관한 복수의 변환 처리부의 일예이다.
복수의 복원 처리부 110은, 복원 처리 전체의 제어 및 분할 패턴의 복원 처리를 수행하는 하나의 복원 처리부 110a와, 복원 처리부 110a에 의한 지시에 기초하여 분할 패턴의 복원 처리를 수행하는 복원 처리부 110b를 포함한다. 복원 처리부 110a는, 격납 위치 기억 영역에 기초하여, 복원 처리부 110a 자신 및/또는 복원 처리부 110b의 각각에 대하여, 당해 복원 처리부 110이 복원하여야 할 분할 패턴의 격납 위치를 선택하는 격납 위치 선택부 140과, 격납 위치 선택부 140에 의하여 선택된 격납 위치에 기록된 분할 패턴을 복원하는 복원부 150을 포함한다. 본 실시 형테에 관한 복원 처리부 110a~b의 각각은, 전용의 복원 프로세서를 사용하여도 좋으며, 이 대신에 범용의 프로세서에 의하여 실현되어도 좋다.
분할 패턴 공급부 120은, 복수의 복원 처리부 110에 의하여 복원된 분할 패턴을, 대응하는 시험 패턴 발생기 130에 공급한다. 시험 패턴 발생기 130은, 복수의 복원 처리부 110에 의하여 복원되며, 분할 패턴 공급부 120을 거쳐 공급된 시험 패턴을 피시험 디바이스 20에 공급한다. 시험 장치 10에 시험 패턴 발생기 130이 복수 설치되어 있는 경우, 복수의 시험 패턴 발생기 130은, 각각이 피시험 디바이스 20의 단자의 일부씩에 대등하는 시험 패턴을 공급하여도 좋으며, 이 대신에, 각각이 서로 다른 피시험 디바이스 20에 대한 시험 패턴을 공급하여도 좋다. 본 실시 형태에 관한 시험 패턴 발생기 130은, 복원 처리부 110에 의하여 지정되는 어드레스의 각각에 대응하여, 시험 패턴의 일부를 구성하는 시험 패턴 데이터를 격납하는 기억 영역을 갖는다.
이상에 있어서, 복원 처리부 110a~b는, 시험 패턴 파일 50을 분할한 일부씩을 각각 복원한다. 이 때문에, 각각의 복원 처리부 110이, 당해 복원 처리부 110에 접속된 내부 통신로 170을 거쳐 취득한 분할 패턴의 데이터 양은, 시험 패턴 파일 50 전체의 데이터 양과 비교하여 적어진다. 따라서, 중계부 110과 복수의 복원 처리부 110과의 사이에 각각 설치된 복수의 내부 통신로 170의 각각은, 시험 패턴 파일 50을 기억하는 파일 서버 30과 중계부 100의 사이의 외부 통신로 160과 비교하여 통신 스루풋이 보다 낮아도 좋다. 즉, 예를 들어, 복원 처리부 110을 8개 설치한 경우, 내부 통신로 170의 각각을 100M 이더넷(등록 상표)으로 하고, 외부 통신로 160을 1G 이더넷(등록 상표)으로 하는 구성을 채용하여도 좋다.
도 2는, 본 실시 형태에 관한 시험 패턴 파일 50의 파일 구성을 도시한다. 시험 패턴 파일 50은, 복수의 압축 패턴 기록 영역 200과, 격납 위치 기록 영역 210을 포함한다. 복수의 압축 패턴 기록 영역 200의 각각은, 본 발명에 관한 분할 패턴 기록 영역의 일예이며, 피시험 디바이스 20을 시험하는 시험 패턴을 분할한 분할 패턴을 압축하여 기록한다. 격납 위치 기록 영역 210은, 시험 패턴 파일 50에 있어서의 복수의 분할 패턴의 각각의 격납 위치를 지시하는 정보의 일예인 복수의 분할 패턴 포인터 220을 기록한다.
이상에 있어서, 복수의 압축 패턴 기록 영역 200에 각각 격납된 복수의 분할 패턴은, 각각이 다른 분할 패턴과 독립하여, 예를 들면 ALDC나 DCLZ 등의 압축 알고리즘을 이용하여 압축되어도 좋다. 이에 의하여, 각각의 복원 처리부 110은, 분할 패턴 포인터 220에 의하여 지정된 압축 패턴 기록 영역 200에 기록된 분할 패턴을 시험 패턴 파일 50으로부터 취득함으로써, 다른 분할 패턴을 취득하지 않고 독립하여 당해 분할 패턴을 복원할 수 있다.
도 3은, 본 실시 형태에 관한 압축 패턴 기록 영역 200의 데이터 구성을 도시한다. 압축 패턴 기록 영역 200은, 시험 패턴 데이터 310, 시험 패턴 어드레스 320, 및 시험 패턴 발생기 ID 330을 포함하는 시험 패턴 요소 300을 복수 포함한다. 시험 패턴 데이터 310은, 시험 패턴 발생기 130에 공급되어야 할 시험 패턴의 일부를 구성하는 데이터이다. 시험 패턴 어드레스 320은, 대응하는 시험 패턴 데이터 310을 격납하여야 할 시험 패턴 발생기 130 내의 어드레스를 지시한다. 시험 패턴 발생기 ID 330은, 대응하는 시험 패턴 데이터 310을 격납하여야 할 하나의 시험 패턴 발생기 130을 지정한다.
도 4는, 본 실시 형태에 관한 시험 장치 10의 처리 흐름을 도시한다. 먼저, 복수의 복원 처리부 110 중에서, 복원 처리 전체를 제어하는 복원 처리부 110a는, 시험 패턴 파일 50에 있어서의 격납 위치 기록 영역 210의 독출을 파일 서버 30에 대하여 요구한다(S400). 파일 서버 30은, 복원 처리부 110a의 요구을 받아, 시험 패턴 파일 50에 있어서의 격납 위치 기록 영역 210을 시험 패턴 파일 격납부 40으로부터 독출하고, 중계부 100을 거쳐 복원 처리부 110a에 전송한다(S410). 이 결과, 복원 처리부 110a는, 시험 패턴 파일 50에 있어서의 격납 위치 기록 영역 210을 취득한다.
다음으로, 복원 처리부 110a 내의 격납 위치 선택부 140은, 격납 위치 기록 영역 210에 있어서의 복수의 분할 패턴 포인터 220에 기록된 각 분할 패턴의 격납 위치에 기초하여, 복원 처리부 110a 및 다른 복원 처리부인 복원 처리부 110b의 각각이 복원되어야 할 분할 패턴의 격납 위치를 선택하고, 선택된 격납 위치를 당해 복원 처리부 110에 배포한다(S420). 여기서, 격납 위치 선택부 140은, 예를 들어 격납 위치 기록 영역 210 내의 복수의 분할 패턴 포인터 220에 대응하는 복수의 분할 패턴을, 미리 정해진 알고리즘에 기초하여 어느 복원 처리부 110에서 복원시킬 것인가를 선택하여도 좋다. 보다 구체적으로는, 예를 들어, 제1번째의 분할 패턴 포인터 220(P0)에 대응하는 분할 패턴 0을 복원 처리부 110a에서, 제2번째의 분할 패턴 포인터 220(P1)에 대응하는 분할 패턴 1을 복원 처리부 110b에서, 이하 동일하게, 제n번째의 분할 패턴 포인터 220에 대응하는 분할 패턴 n을 제n-1번째의 복원 처리부 110a에서 복원시키고, 제n+1번째의 분할 패턴 포인터 220에 대응하는 분할 패턴 n+1을 복원 처리부 110a에서 복원시키도록 정하여도 좋다. 이 대신에, 격납 위치 선택부 140은, 지정된 분할 패턴의 복원 처리를 끝낸 복원 처리부 110에 대하여, 다음으로 복원하여야 할 분할 패턴을 동적으로 지정하여도 좋다.
다음으로, 복수의 복원 처리부 110의 각각은, 시험 패턴 파일 50에 있어서의 , 격납 위치 선택부 140에 의하여 선택된 격납 위치에서 지정된 압축 패턴 기록 영역 200에 기록된 분할 패턴을 파일 서버 30 및 중계부 100을 거쳐 취득한다(S430). S430에 대응하여, 파일 서버 30은, 복수의 복원 처리부 110의 각각으로부터 격납 위치를 수신하고, 당해 격납 위치에 대응하는 압출 패턴 기록 영역 200을 시험 패턴 파일 격납부 40내의 시험 패턴 파일 50으로부터 독출하여, 격납 위치를 송신한 복원 처리부 110으로 전송한다(S440).
다음으로, 복수의 복원 처리부 110의 각각은, S430에 있어서 취득한 분할 패턴을, 다른 복원 처리부 110과 병행하여 복원한다(S450). 다음으로, 복수의 복원 처리부 110의 각각은, 복원한 분할 패턴을 분할 패턴 공급부 120에 공급하다. 즉, 예를 들어, 복수의 복원 처리부 110의 각각은, 분할 패턴에 포함된 시험 패턴 요소 300의 각각에 있어서, 시험 패턴 발생기 ID 330으로 지정된 시험 패턴 발생기 130 내의, 시험 패턴 어드레스 320으로 지정된 어드레스 위치에 시험 패턴 데이터 310을 기입하는 지시를 분할 패턴 공급부 120으로 송신한다.
다음으로, 분할 패턴 공급부 120은, 복수의 복원 처리부 110에 의하여 복원된 분할 패턴에 포함된 시험 패턴 데이터 310을, 시험 패턴 데이터 310에 대응하는 시험 패턴 발생기 ID 330에 의하여 지정된 하나의 시험 패턴 발생기 130에 있어서의 시험 패턴 어드레스 320으로 지시된 어드레스 위치에 격납한다(S460). 시험 패턴 발생기 ID 330에 의하여 지정된 시험 패턴 발생기 130은, 분할 패턴 공급부 120으로부터 공급된 시험 패턴 데이터 310을, 대응하는 시험 패턴 어드레스 320으로 지시된 어드레스 위치에 격납함으로써, 시험 패턴에 있어서의 당해 시험 패턴 발생기 130이 처리하여야 할 부분을 설정한다(S470).
복수의 복원 처리부 110의 각각은, 당해 복원 처리부 110이 복원한 분할 패턴을 시험 패턴 발생기 130으로 공급하여 종료하면, 복원 처리부 110a 내의 격납 위치 선택부 140에 분할 패천의 공급 완료를 통지한다(S480). 전체의 복원 처리부 110으로부터 분할 패턴의 공급 완료 통지를 받으면, 격납 위치 선택부 140은, 분할 패턴 공급부 120을 거쳐 1 또는 복수의 시험 패턴 발생기 130에 시험 개시를 지시한다(S490). 시험 개시의 지시를 받으면, 1 또는 복수의 시험 패턴 발생기 130은, S450에 있어서 복수의 복원 처리부 110에 의하여 복원되며, S460 및S470에 있어서 설정된 시험 패턴을 1 또는 복수의 피시험 디바이스 20에 공급하고, 피시험 디바이스 20의 시험을 수행한다(S495).
이상의 S460에 있어서, 분할 패턴 공급부 120은, 시험 패턴에 포함된 복수의 시험 패턴 데이터 310의 각각을, 대응하는 시험 패턴 발생기 ID 330으로 지정된 시험 패턴 발생기 130에 있어서의 시험 패턴 어드레스 320으로 지정된 어드레스 위치에 격납한다. 여기서, 분할 패턴 공급부 120은, 시험의 개시 시점에 있어서, 전체의 시험 패턴 데이터 310을 지정된 시험 패턴 발생기 130에 격납을 끝마치고 있으면 좋으며, 시험 패턴 데이터 310의 격납을 시험 패턴 파일 50에 있어서의 순차적인 순서로 수행할 필요는 없다. 이 때문에, 분할 패턴 공급부 120은 복수의 복원 처리부 110에 의하여 복원된 분할 패턴을, 시험 패턴 파일 50에 있어서의 순차적인 순서로 늘어 놓아 바꾸어 시험 패턴 발생기 130에 공급할 필요가 없고, 효율 좋게 시험 패턴을 시험 패턴 발생기 130에 공급할 수 있다.
도 5는 본 실시 형태에 관한 복원 처리부 110의 하드웨어 구성의 일예를 도시한다. 본 실시 형테에 관한 복원 처리부 110은, CPU 500, ROM 510, RAM 520, 통신 인터페이스 530, 분할 패턴 공급 인터페이스 535, 하드 디스크 드라이브 540, 플렉시블 디스크 드라이브 550, 및 CD-ROM 드라이브 560을 포함하는 계산기 60에 의하여 실현될 수 있다.
CPU 500은, ROM 510 및 RAM 520에 격납된 프로그램에 기초하여 동작하며, 각부의 제어를 수행한다. ROM 510은, 피시험 디바이스 20의 기동시에 CPU 500이 실행하는 부팅 프로그램과, 피시험 디바이스 20의 하드웨어에 의존하는 프로그램 등을 격납한다. RAM 520은, CPU 500이 실행하는 프로그램 및 CPU 500이사용하는 데이터 등을 격납한다. 통신 인터페이스 530은, 내부 통신로 170을 거쳐 중계부 100과 통신한다. 분할 패턴 공급 인터페이스 535는, 분할 패턴 공급부 120에 접속되며, 분할 패턴 공급부 120과의 사이의 데이터 전송을 중계한다. 하드 디스크 드라이브 540은, 계산기 60이 사용하는 프로그램 및 데이터를 격납하고, RAM 520을 거쳐 CPU 500에 공급한다. 플렉시블 디스크 드라이브 550은, 플렉시블 디스크 590으로부터 프로그램 또는 데이터를 독취하고, RAM 520에 제공한다. CD-ROM 드라이브 560은, CD-ROM 595로부터 프로그램 또는 데이터를 독출하고, RAM 520에 제공한다.
RAM 520을 거쳐 CPU 500에 제공된 프로그램은, 플렉시블 디스크 590, CD-ROM 595 또는 IC 카드 등의 기록 매체에 격납되어 이용자에 의하여 제공된다. 프로그램은, 기록 매체로부터 독출되어, RAM 520을 거쳐 계산기 60에 인스톨되고, 계산기 60에 있어서 실행된다.
계산기 60에 인스톨되어 실행되는 프로그램은, 격납 위치 선택 모듈과, 복원 모듈을 포함한다. 이들의 프로그램 또는 모듈은, 계산기 60을, 격납 위치 선택부 140 및 복원부 150으로서 각각 기능시킨다.
이상 개시된 프로그램 또는 모듈은, 외부의 기억 매체에 격납되어도 좋다. 기억 매체로서는, 플렉시블 디스크 590, CD-ROM 595 이외에, DVD나 CD 등의 광학 기록 매체, MO 디스크 등의 광자기 기록 매체, 테이브 매체, IC 카드 등의 반도체 메모리 등을 이용할 수 있다. 또한, 전용 통신 네트워크나 인터넷에 접속된 서버 시스템에 설치된 하드 디스크 또는 RAM 등의 기억 장치를 기록 매체로서 사용하고, 중계부 100을 거쳐 외부의 네트워크로부터 프로그램을 계산기 60에 제공하여도 좋다.
이상, 발명의 실시 형태를 설명하였으나, 본 출원에 관한 발명의 기술적 범위는 상기의 실시 형태에 한정되는 것은 아니다. 상기 실시 형태에 여러 가지의 변경을 가하여 청구의 범위에 기재된 발명을 실시할 수 있다. 그러한 발명이 본 출원에 관한 발명의 기술적 범위에 속한다는 것도 또한 청구의 범위의 기재로부터 명백하다.
이상의 설명으로부터 명백한 바와 같이, 본 발명에 의하면, 시험 패턴을 시험 패턴 발생기에 효율 좋게 공급함으로써, 반도체 디바이스의 시험을 고속화할 수 있다.

Claims (10)

  1. 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스의 시험에 이용되는 시험 패턴 파일은, 상기 피시험 디바이스를 시험하는 시험 패턴을 분할한 복수의 분할 패턴을 기록하는 복수의 분할 패턴 기록 영역을 포함하고,
    상기 시험 장치는,
    각각이 서로 다른 상기 분할 패턴 기록 영역에 기록된 상기 분할 패턴을, 서로 병행해서 변환하는 복수의 변환 처리부와,
    상기 복수의 변환 처리부에 의해 변환된 상기 시험 패턴을 상기 피시험 디바이스에 공급하는 시험 패턴 발생기를 포함하는 시험 장치.
  2. 제1항에 있어서,
    상기 복수의 분할 패턴 기억 영역은, 상기 복수의 분할 패턴을 압축해서 기록하고,
    상기 복수의 변환 처리부는, 각각이 서로 다른 상기 분할 패턴 기록 영역에 기록된 압축된 상기 분할 패턴을, 서로 병행해서 복원함으로써 변환하는 시험 장치.
  3. 제2항에 있어서,
    복원된 상기 복수의 분할 패턴의 각각은, 상기 시험 패턴 발생기에 공급해야 하는 시험 패턴 데이터와, 상기 시험 패턴 데이터를 격납해야 하는 상기 시험 패턴 발생기 내의 어드레스를 지시하는 시험 패턴 어드레스를 포함하고,
    상기 복수의 변환처리부에 의해 복원된 상기 분할 패턴에 포함된 상기 시험 패턴 데이터를, 상기 시험 패턴 발생기에 있어서, 해당 시험 패턴 데이터에 대응하는 상기 시험 패턴 어드레스가 지시하는 위치에 격납하는 분할 패턴 공급부를 더 포함하는 시험 장치.
  4. 제3항에 있어서,
    상기 시험 장치는 복수의 상기 시험 패턴 발생기를 포함하고,
    복원된 상기 복수의 분할 패턴의 각각은, 상기 시험 패턴 데이터를 격납해야 하는 하나의 상기 시험 패턴 발생기를 지정하는 시험 패턴 발생기 식별 정보를 더 포함하고,
    상기 분할 패턴 공급부는, 상기 복수의 변환 처리부에 의해 복원된 상기 분할 패턴에 포함되는 상기 시험 패턴 데이터를, 해당 시험 패턴 데이터에 대응하는 상기 시험 패턴 발생기 식별 정보에 의해 지정되는 하나의 상기 시험 패턴 발생기에 있어서 상기 시험 패턴 어드레스가 지시하는 위치에 격납하는 시험 장치.
  5. 제2항에 있어서,
    상기 시험 패턴 파일을 기억하는 기억 장치와 상기 복수의 변환 처리부 사이의 통신을 중계하는 중계부를 더 포함하고,
    상기 중계부와 상기 복수의 변환 처리부 사이에 각각 설치된 복수의 통신로의 각각은, 상기 기억 장치와 상기 중계부 사이의 통신로와 비교해 통신 스루풋(throughput)이 보다 낮은 시험 장치.
  6. 제2항에 있어서,
    상기 시험 패턴 파일은, 상기 시험 패턴 파일에 있어서 상기 복수의 분할 패턴의 각각의 격납 위치를 기록하는 격납 위치 기록 영역을 더 포함하고,
    하나의 상기 변환 처리부는, 상기 격납 위치 기록 영역을 기초로, 다른 상기 변환 처리부가 복원해야하는 상기 분할 패턴의 격납 위치를 선택하는 격납 위치 선택부를 포함하고,
    상기 다른 변환 처리부는, 상기 시험 패턴 파일에 있어서, 상기 격납 위치 선택부에 의해 선택된 격납 위치에 기록된 상기 분할 패턴을 복원하는 시험 장치.
  7. 피시험 디바이스의 시험에 이용하는 시험 패턴을 기록한 시험 패턴 기록 매체에 있어서,
    상기 피시험 디바이스를 시험하는 시험 패턴을 분할한 복수의 분할 패턴을 압축해서 기록하는 복수의 압축 패턴 기록 영역과,
    상기 시험 패턴 파일에 있어서 상기 복수의 분할 패턴의 각각의 격납 위치를 기록하는 격납 위치 기록 영역을 포함하는 시험 패턴 기록 매체.
  8. 제7항에 있어서,
    상기 복수의 분할 패턴의 각각은, 상기 시험 패턴 발생기에 공급해야 하는 시험 패턴 데이터와, 상기 시험 패턴 데이터를 격납해야 하는 상기 시험 패턴 발생기 내의 어드레스를 지시하는 시험 패턴 어드레스를 포함하는 시험 패턴 기록 매체.
  9. 피시험 디바이스를 시험하는 시험 장치용 프로그램에 있어서,
    상기 피시험 디바이스의 시험에 이용되는 시험 패턴 파일은,
    상기 피시험 디바이스를 시험하는 시험 패턴을 분할한 복수의 분할 패턴을 기록하는 복수의 분할 패턴 기억 영역과,
    상기 복수의 분할 패턴의 각각의 기록 위치를 기록하는 격납 위치 기록 영역을 포함하고,
    상기 프로그램은 상기 시험 장치를,
    격납 위치 기록 영역을 기초로, 각각이 서로 다른 상기 분할 패턴 기록 영역에 기록된 상기 분할 패턴의 격납 위치를 복수 선택하는 격납 위치 선택부와,
    각각이 상기 시험 패턴 파일에 있어서, 상기 격납 위치 선택부에 의해 선택된 격납 위치에 기록된 상기 분할 패턴을, 서로 병행해서 변환하는 복수의 변환 처리부로서 기능시키는 프로그램.
  10. 피시험 디바이스를 시험하는 시험 장치를 제어하는 방법에 있어서,
    상기 피시험 디바이스의 시험에 이용되는 시험 패턴 파일은, 상기 피시험 디바이스를 시험하는 시험 패턴을 분할한 복수의 분할 패턴을 기록하는 복수의 분할 패턴 기록 영역을 포함하고,
    서로 다른 상기 분할 패턴 기록 영역에 기록된 상기 분할 패턴을, 병행해서 변환하는 변환 단계와,
    변환된 상기 시험 패턴을 상기 피시험 디바이스에 공급하는 시험 패턴 발생 단계를 포함하는 제어 방법.
KR1020057017252A 2003-03-14 2004-03-12 시험 장치, 시험 장치의 프로그램, 시험 패턴 기록 매체,및 시험 장치의 제어 방법 KR20050106524A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00069833 2003-03-14
JP2003069833 2003-03-14

Publications (1)

Publication Number Publication Date
KR20050106524A true KR20050106524A (ko) 2005-11-09

Family

ID=32984635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057017252A KR20050106524A (ko) 2003-03-14 2004-03-12 시험 장치, 시험 장치의 프로그램, 시험 패턴 기록 매체,및 시험 장치의 제어 방법

Country Status (8)

Country Link
US (1) US7454679B2 (ko)
EP (1) EP1605271B1 (ko)
JP (1) JP4704211B2 (ko)
KR (1) KR20050106524A (ko)
CN (1) CN1781029A (ko)
DE (1) DE602004013744D1 (ko)
TW (1) TW200421080A (ko)
WO (1) WO2004081593A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137536B1 (ko) * 2008-06-02 2012-04-23 가부시키가이샤 어드밴티스트 시험 장치 및 시험 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1781029A (zh) 2003-03-14 2006-05-31 爱德万测试株式会社 测试装置、测试装置的程式、测试图案记录媒体以及测试装置的控制方法
JP4910517B2 (ja) * 2006-07-05 2012-04-04 富士通株式会社 無線接続装置及び無線通信装置
US7984353B2 (en) * 2008-08-29 2011-07-19 Advantest Corporation Test apparatus, test vector generate unit, test method, program, and recording medium
US8832512B2 (en) * 2010-03-16 2014-09-09 Mentor Graphics Corporation Low power compression of incompatible test cubes
US9443614B2 (en) * 2013-12-30 2016-09-13 Qualcomm Incorporated Data pattern generation for I/O testing

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4493045A (en) 1981-10-19 1985-01-08 Fairchild Camera & Instrument Corp. Test vector indexing method and apparatus
JPS5992367A (ja) * 1982-11-19 1984-05-28 Toshiba Corp Ｌｓｉ試験装置のテストパタ−ン発生回路
JPS61274280A (ja) * 1985-05-30 1986-12-04 Hitachi Electronics Eng Co Ltd パタ−ン発生装置
US4875210A (en) * 1988-01-06 1989-10-17 Teradyne, Inc. Automatic circuit tester control system
JPH04161869A (ja) * 1990-10-25 1992-06-05 Hitachi Electron Eng Co Ltd テストパターン発生プログラム変換方式
JPH0946629A (ja) * 1995-07-28 1997-02-14 Nippon Telegr & Teleph Corp <Ntt> 映像伝送装置
US5991907A (en) * 1996-02-02 1999-11-23 Lucent Technologies Inc. Method for testing field programmable gate arrays
JP3291451B2 (ja) * 1996-03-04 2002-06-10 株式会社日立国際電気 データ処理システム及び処理方法
JP3693765B2 (ja) * 1996-08-27 2005-09-07 株式会社ルネサステクノロジ テストプログラム作成装置
IL127063A0 (en) * 1997-03-24 1999-09-22 Advantest Corp Method of compressing and expanding data pattern and data pattern compressing and expanding apparatus
JPH1131219A (ja) * 1997-07-11 1999-02-02 Mitsubishi Electric Corp 図形データ作成処理装置
US6661839B1 (en) * 1998-03-24 2003-12-09 Advantest Corporation Method and device for compressing and expanding data pattern
US20010054131A1 (en) * 1999-01-29 2001-12-20 Alvarez Manuel J. System and method for perfoming scalable embedded parallel data compression
US6885319B2 (en) * 1999-01-29 2005-04-26 Quickshift, Inc. System and method for generating optimally compressed data from a plurality of data compression/decompression engines implementing different data compression algorithms
US6226765B1 (en) * 1999-02-26 2001-05-01 Advantest Corp. Event based test system data memory compression
US6684358B1 (en) * 1999-11-23 2004-01-27 Janusz Rajski Decompressor/PRPG for applying pseudo-random and deterministic test patterns
US6331770B1 (en) 2000-04-12 2001-12-18 Advantest Corp. Application specific event based semiconductor test system
US7089391B2 (en) * 2000-04-14 2006-08-08 Quickshift, Inc. Managing a codec engine for memory compression/decompression operations using a data movement engine
JP3937034B2 (ja) * 2000-12-13 2007-06-27 株式会社日立製作所 半導体集積回路のテスト方法及びテストパターン発生回路
KR100408395B1 (ko) * 2001-01-26 2003-12-06 삼성전자주식회사 다 핀의 반도체 장치를 효율적으로 테스트할 수 있는반도체 테스트 시스템 및 테스트 방법
US7032158B2 (en) * 2001-04-23 2006-04-18 Quickshift, Inc. System and method for recognizing and configuring devices embedded on memory modules
US6754868B2 (en) * 2001-06-29 2004-06-22 Nextest Systems Corporation Semiconductor test system having double data rate pin scrambling
US6560756B1 (en) * 2001-07-02 2003-05-06 Ltx Corporation Method and apparatus for distributed test pattern decompression
US20030025519A1 (en) * 2001-08-06 2003-02-06 Cheng-Ju Hsieh Inspection apparatus and method for test ambient and test mode circuit on integrated circuit chip
US7225376B2 (en) * 2002-07-30 2007-05-29 International Business Machines Corporation Method and system for coding test pattern for scan design
CN1781029A (zh) 2003-03-14 2006-05-31 爱德万测试株式会社 测试装置、测试装置的程式、测试图案记录媒体以及测试装置的控制方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137536B1 (ko) * 2008-06-02 2012-04-23 가부시키가이샤 어드밴티스트 시험 장치 및 시험 방법

Also Published As

Publication number Publication date
DE602004013744D1 (de) 2008-06-26
CN1781029A (zh) 2006-05-31
EP1605271A4 (en) 2006-04-19
EP1605271B1 (en) 2008-05-14
WO2004081593A1 (ja) 2004-09-23
EP1605271A1 (en) 2005-12-14
TW200421080A (en) 2004-10-16
JP4704211B2 (ja) 2011-06-15
JPWO2004081593A1 (ja) 2006-06-15
US20040221215A1 (en) 2004-11-04
US7454679B2 (en) 2008-11-18

Similar Documents

Publication Publication Date Title
US5129036A (en) Broadcast digital sound processing system
CN103595790B (zh) 设备远程访问的方法、瘦客户端和虚拟机
KR20050106524A (ko) 시험 장치, 시험 장치의 프로그램, 시험 패턴 기록 매체,및 시험 장치의 제어 방법
US20240045763A1 (en) A data reconstruction method based on erasure coding, an apparatus, a device and a storage medium
CN113051102A (zh) 文件备份方法、装置、系统、存储介质和计算机设备
JP2003150415A (ja) 外部記憶装置、外部記憶装置制御方法、プログラム、及び記録媒体
US7062603B2 (en) External storage device for selectively storing data between first and second recording media
US20060041709A1 (en) Memory card and reproducing apparatus
JP2001266082A (ja) ディジタルデータプレーヤーの相対アドレス割り当て装置及びその割り当て方法
JP2001351365A (ja) データ記録再生装置およびデータ記録再生方法
US7016598B2 (en) Data recording/reproduction apparatus and data recording/reproduction method
CN115629901A (zh) 日志回放方法及装置、数据恢复方法及装置、电子设备
JP2007109123A (ja) 記録装置
JPH11191900A (ja) オーディオデータ処理装置
JPS61224057A (ja) 計算機システム
CN112596948B (zh) 一种数据库集群数据备份方法、装置、设备及存储介质
JP2001211412A (ja) 高速ａｖ情報サーバー及びその磁気ディスク装置増設方法
US8549221B2 (en) RAID management apparatus, RAID management method, and computer product
JPS5979406A (ja) 磁気デイスク制御装置
US20030226119A1 (en) Integrated circuit design of a standard access interface for playing compressed music
JP2006065505A (ja) メモリーカード及び再生装置
KR0124967B1 (ko) 자성 저장 매체를 이용한 디지탈 노래 반주 시스템
JP4187345B2 (ja) 圧縮データ復元装置、それを備えた半導体検査装置、及び、データ圧縮復元方法
JPH08212707A (ja) データ管理方法およびデータ記録装置
JPH0756785A (ja) ディジタル信号記録再生用メモリ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid