JP4187345B2 - 圧縮データ復元装置、それを備えた半導体検査装置、及び、データ圧縮復元方法 - Google Patents
圧縮データ復元装置、それを備えた半導体検査装置、及び、データ圧縮復元方法 Download PDFInfo
- Publication number
- JP4187345B2 JP4187345B2 JP08716199A JP8716199A JP4187345B2 JP 4187345 B2 JP4187345 B2 JP 4187345B2 JP 08716199 A JP08716199 A JP 08716199A JP 8716199 A JP8716199 A JP 8716199A JP 4187345 B2 JP4187345 B2 JP 4187345B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- control data
- unit
- compressed data
- compressed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体検査装置において、転送されてきテストパターンデータの圧縮データを連続的に高速で復元するための、圧縮データ復元処理の技術に関する。
【０００２】
【従来の技術】
従来、データ転送等のためにデータをいったん圧縮した後、その圧縮データを再び復元することが広く行われている。このような圧縮データの復元には、一般に、復元プロセッサ（通常、圧縮復元プロセッサ）が用いられる。
【０００３】
ここで、図８を参照して、本発明の理解を容易にするため、従来の圧縮データ復元技術の一例について説明する。図８は、従来の圧縮データ復元方法を説明するためのブロック図である。
【０００４】
一般に、復元プロセッサ１６により圧縮データ列２８０を復元して復元データ列３４０を生成する場合、この復元プロセッサ１６に対して復元プロセッサ制御データ８４をプログラミングする必要がある。このような復元プロセッサ制御データ８４としては、例えば、圧縮データ列のデータ量や圧縮前の原始データ列のデータ量が挙げられる。そして、そのプログラミングは、制御用プロセッサ８０上で動作する制御用ソフトウエア８２により行われる。
【０００５】
そして、復元プロセッサ制御データ８４をプログラミングした復元プロセッサ１６に、圧縮データ列２８０を入力すると、復元データ列３４０が生成される。圧縮データ列２８０の復元処理終了後、復元プロセッサ１６は、制御用プロセッサ８０へ復元終了通知８６を出力する。さらに、この復元終了通知８６を待って、制御用ソフトウエア８２が、復元プロセッサ１６に次の圧縮データ列の復元処理をさせるためのプログラミングを開始する。
【０００６】
ここで、復元プロセッサに制御データをプログラミングするたびに制御用ソフトウエアがいちいち必要となる理由を説明する。
圧縮データ列を転送元の記憶装置に逐次書き込むにあたり、圧縮処理の段階では未だ制御データは得られていない。また、この圧縮データ列を復元プロセッサにより復元するには、圧縮データ列の入力以前に、復元プロセッサにプログラミングしておく制御データが必要である。その結果、圧縮データ列を復元する際には、その圧縮データ列に対応する制御データをそのたびに検索して復元プロセッサへ入力してプログラミングしなければならい。このため、この検索等の処理を実行するために制御用ソフトウエアが必要となる。
【０００７】
【発明が解決しようとする課題】
上述したように、従来、圧縮データ列の復元にあたっては、圧縮データ列ごとに、制御用ソフトウエアにより復元プロセッサ制御データをいちいちプログラミングする必要があった。このため、圧縮データ列の数が多くなるほど、制御用ソフトウエアが介入する回数も増加する。そして、制御用ソフトウエアが介入するとプログラミングに一定の時間を要するため、その分だけ復元処理速度が低下する。その結果、大量の圧縮データ列を連続して復元する場合、復元処理に膨大な時間がかかってしまうという問題があった。
【０００８】
特に、このように連続して復元される複数の圧縮データ列として、半導体検査装置で用いるテストパターンデータが挙げられる。半導体検査装置に、検査対象の半導体集積回路専用のテストパターンデータが圧縮されて転送されて来る場合、半導体検査装置において、復元処理により生成したテストパターンデータを用いて半導体検査を行っている。
【０００９】
ところが、テストパターンデータが膨大な量である場合には、圧縮データの復元に要する時間が、半導体検査に要する時間よりも遥かに長くなってしまうことがある。その上、復元処理中は、この半導体検査装置を稼動させることができない。このため、高価な半導体検査装置を有効に活用するため、復元処理の高速化による短時間化が望まれていた。
【００１０】
本発明は、上記の問題を解決すべくなされたものであり、複数の圧縮データ列を連続して高速で復元することにより、復元に要する時間を短縮する技術の提供を目的とする。
【００１１】
【課題を解決するための手段】
この目的の達成を図るため、本発明の請求項１に係る圧縮データ復元装置によれば、複数の原始データ列を圧縮して生成された複数の圧縮データ列を復元して複数の復元データ列を生成する圧縮データ復元装置において、圧縮データ列と当該圧縮データ列の復元時に必要となる制御データとをそれぞれ含む、圧縮データ列ごとのユニットファイルより構成された主ファイルであって、当該制御データのうち当該圧縮データ列の生成後に判明する動的制御データの代わりに仮データを含む主ファイルを格納するための第１記憶部と、圧縮データ列の制御データのうち当該圧縮データ列生成後に判明した動的制御データを含む副ファイルを格納するための第２記憶部と、圧縮データ列を復元して復元データ列を生成する際に、第１記憶部からユニットファイルを読み出すとともに、第２記憶部から動的制御データを読出し、当該ユニットファイルごとに、制御データのうちの仮データを副ファイルの動的制御データと置換して置換済制御データを生成する置換済制御データ生成部と、制御データ生成部からユニットファイルごとに圧縮データ列と置換済制御データとが入力され、当該置換済制御データを用いて当該圧縮データ列を復元して復元データ列を生成する復元プロセッサとにより構成してある。
【００１２】
このように、本発明の圧縮データ復元装置によれば、主ファイルに、圧縮データ列とその制御データとを一組としたユニットファイルを作成しておき、このユニットファイルごとに圧縮データ列を復元する。このため、圧縮データ列を復元する際には、既に圧縮データ列とその制御データとが対応づけられている。その結果、従来のように制御用ソフトウエアを用いて圧縮データ列に対応する制御データをわざわざ検索しなくとも、対応する制御データを復元プロセッサへプログラミングすることができる。
【００１３】
ところで、制御データには、圧縮データ生成後に判明する動的制御データが含まれる。この動的制御データは、主ファイルの各ユニットファイルを作成する段階ではまだ不明である。このため、本発明では、ユニットファイルにおいて、動的制御データの代わりに仮データを格納しておき、その一方で、各圧縮データ列に対応する各動的制御データを含む副ファイルを作成する。そして、圧縮データを復元する際に、仮データを動的制御データに置換して置換済制御データを生成する。
【００１４】
したがって、本発明によれば、各圧縮データ列に対応している置換済制御データを復元プロセッサにプログラミングすることにより、圧縮データを復元することができる。その結果、圧縮データ列ごとにいちいち制御用ソフトウエアを介入させる必要がないので、復元処理に要する時間を短縮することができる。
【００１５】
また、請求項２記載の発明によれば、主ファイルにおいて、ユニットファイルの各々は、制御データ及び圧縮データ列それぞれのヘッダとして、当該制御データ及び当該圧縮データ列それぞれの復元プロセッサにおける格納先を示す位置情報を含む構成としてある。
【００１６】
このように、各ユニットファイルに、各データの復元プロセッサにおける格納先を示す位置情報を含めれば、制御用ソフトウエアを用いなくとも、この位置情報に基づいて制御データや圧縮データ列を容易に復元プロセッサに入力することができる。
【００１７】
また、請求項３記載の発明によれば、置換済制御データ生成部は、第１記憶部から読み出されたユニットファイルを、圧縮データ列と制御データとに分離し、当該圧縮データ列を復元プロセッサへ出力する分離部と、第２記憶部から一括して読み出した各前記動的制御データの出力順序を、当該動的制御データと置換される仮データが分離部から出力される順序に一致させる配列部と、分離部から出力された仮データを、配列部から順次に出力される動的制御データと置換して置換済制御データを生成し、当該置換済制御データを復元プロセッサへ出力する置換部とを備えた構成としてある。
【００１８】
このように、配列部において、動的制御データの順序を仮データの順序を一致させれば、置換部において、動的制御データを機械的に順次に読み出すだけで、対応する仮データと容易に置換させることができる。このため、圧縮データ列ごとにいちいち制御用ソフトウエアを用いることなく、容易に復元処理を行うことができる。
【００１９】
また、請求項４記載の発明によれば、ユニットファイルが位置情報を含む場合に、分離部は、ユニットファイルの制御データ及び圧縮データ列それぞれの位置情報に基づいて、当該データが制御データか圧縮データ列かを判断する構成としてある。
このように、分離部において位置情報に基づいて、各ユニットファイルの制御データと圧縮データ列との別を判断すれば、制御データと圧縮データ列とを容易に分離することができる。
【００２０】
また、請求項５記載の発明によれば、置換部は、ユニットファイルが位置情報を含む場合に、制御データの位置情報に基づいて当該制御データが仮データか否かを判断し、当該制御データが仮データである場合に置換指示信号を出力するデコーダと、置換指示信号により、仮データを動的制御データに置換するマルチプレクサとを備えた構成としてある。
【００２１】
このように、デコーダにおいて、位置情報に基づいて仮データを検出すれば、制御情報のうちの仮データを容易に検出することができる。そして、デコーダからの置換指示信号により、マルチプレクサにおいてその仮データを動的制御データを確実に置換することができる。
【００２２】
また、請求項６記載の発明によれば、配列部は、第２記憶部から読み出された動的制御データをいったん格納し、格納された順序で当該動的制御データを出力する一時記憶部を備えた構成としてある。
このように、先書込み先読出し（ＦＩＦＯ）の一時記憶部を設ければ、一時記憶部に格納した順序で、動的制御データを仮データと容易に置換することができる。
【００２３】
また、請求項７記載の発明によれば、主ファイルにおけるユニットファイルの配列順序と、副ファイルにおける当該ユニットファイルに対応する動的制御データの配列順序とを一致させた構成としてある。
このような構成とすれば、ユニットファイルの仮データの順序と、それに対応する動的制御データの順序とを容易に一致させることができる。その結果、仮データを対応する動的制御データと容易に置換することができる。
【００２４】
また、請求項８記載の発明によれば、配列部は、一時記憶部へ入力する動的制御データの順序を制御する並替部を備えた構成としてある。
このような構成とすれば、副ファイルにおける動的制御データの順序を所望の順序に並べ替えて、置換を行うことができる。その結果、副ファイルにおける動的制御データの順序と、ユニットファイルの復元順序とが異なる場合においても、容易に仮データを対応する動的制御データと置換することができる。
【００２５】
また、請求項９記載の発明によれば、制御データは、原始データ列のデータ量と圧縮データ列のデータ量とを含み、動的制御データは、圧縮データ列のデータ量を含む構成としてある。
なお、本発明では、制御データ及び動的制御データは、これに限定されず、任意好適なものとすることができる。
【００２６】
また、請求項１０記載の発明によれば、置換済制御データ生成部は、第１記憶部から、主ファイルのうち一部分のユニットファイルを選択して読み出すとともに、第２記憶部から、副ファイルのうちの、当該ユニットファイルに対応する動的制御データを選択して読み出す構成としてある。
このような構成とすれば、主ファイルの全てのユニットファイルを復元するだけではなく、一部分のユニットファイルのみを選択して復元する場合にも、本発明を適用することができる。
【００２７】
また、請求項１１記載の発明によれば、原始データ列を半導体集積回路検査用のテストパターンデータとした構成としてある。
半導体集積回路検査用のテストパターンデータは膨大な量であり、かつ多くの圧縮データ列に分けられて転送されるので、本発明を適用すれば、復元時間の大幅な短縮を図ることができ、好適である。
【００２８】
また、この発明の請求項１２記載の半導体検査装置によれば、転送されてきた複数の圧縮データ列を復元して半導体集積回路検査用のテストパターンデータを生成する圧縮データ復元装置を備えた半導体検査装置であって、
圧縮データ復元装置は、圧縮データ列と当該圧縮データ列の復元時に必要となる制御データとをそれぞれ含む、圧縮データ列ごとのユニットファイルより構成された主ファイルであって、当該制御データのうち当該圧縮データ列の生成後に判明する動的制御データの代わりに仮データを含む主ファイルを格納するための第１記憶部と、圧縮データ列の制御データのうち当該圧縮データ列生成後に判明した動的制御データを含む副ファイルを格納するための第２記憶部と、圧縮データ列を復元して復元データ列を生成する際に、第１記憶部からユニットファイルを読み出すとともに、第２記憶部から動的制御データを読出し、当該ユニットファイルごとに、制御データのうちの仮データを副ファイルの動的制御データと置換して置換済制御データを生成する置換済制御データ生成部と、制御データ生成部からユニットファイルごとに圧縮データ列と置換済制御データとが入力され、当該置換済制御データを用いて当該圧縮データ列を復元して復元データ列を生成する復元プロセッサとにより構成してある。
【００２９】
これにより、本発明によれば、複数の圧縮データ列を連続して高速で復元することにより、復元に要する時間を短縮することができるので、その分、半導体検査装置の実動時間をより長く確保することができる。
【００３０】
また、請求項１３記載の半導体検査装置によれば、主ファイルにおいて、ユニットファイルの各々は、制御データ及び圧縮データ列それぞれのヘッダとして、当該制御データ及び当該圧縮データ列それぞれの復元プロセッサにおける格納先を示す位置情報を含む構成としてある。
【００３１】
このように、各ユニットファイルに、各データの復元プロセッサにおける格納先を示す位置情報を含めれば、半導体検査装置の圧縮データ復元装置において、制御用ソフトウエアを用いなくとも、この位置情報に基づいて制御データや圧縮データ列を容易に復元プロセッサに入力することができる。
【００３２】
また、請求項１４記載の発明によれば、置換済制御データ生成部は、第１記憶部から読み出されたユニットファイルを、圧縮データ列と制御データとに分離し、当該圧縮データ列を復元プロセッサへ出力する分離部と、第２記憶部から一括して読み出した各動的制御データの出力順序を、当該動的制御データと置換される仮データが分離部から出力される順序に一致させる配列部と、分離部から出力された仮データを、配列部から順次に出力される動的制御データと置換して置換済制御データを生成し、当該置換済制御データを復元プロセッサへ出力する置換部とを備えた構成としてある。
【００３３】
このように、配列部において、動的制御データの順序を仮データの順序を一致させれば、置換部において、動的制御データを機械的に順次に読み出すだけで、対応する仮データと容易に置換させることができる。このため、半導体検査装置の圧縮データ復元装置において、圧縮データ列ごとにいちいち制御用ソフトウエアを用いることなく、容易に復元処理を行うことができる。
【００３４】
また、請求項１５記載の発明によれば、ユニットファイルが位置情報を含む場合に、分離部は、ユニットファイルの前記制御データ及び前記圧縮データ列それぞれの位置情報に基づいて、当該データが制御データか圧縮データ列かを判断する構成としてある。
【００３５】
このように、分離部において位置情報に基づいて、各ユニットファイルの制御データと圧縮データ列との別を判断すれば、半導体検査装置の圧縮データ復元装置において、制御データと圧縮データ列とを容易に分離することができる。
【００３６】
また、請求項１６記載の発明によれば、ユニットファイルが位置情報を含む場合に、置換部は、制御データの位置情報に基づいて当該制御データが前記仮データか否かを判断し、当該制御データが前記仮データである場合に置換指示信号を出力するデコーダと、置換指示信号により、仮データを前記動的制御データに置換するマルチプレクサとを備えた構成としてある。
【００３７】
このように、デコーダにおいて、位置情報に基づいて仮データを検出すれば、制御情報のうちの仮データを容易に検出することができる。そして、デコーダからの置換指示信号により、マルチプレクサにおいてその仮データを動的制御データを確実に置換することができる。
【００３８】
また、本発明の請求項１７記載のデータ圧縮復元方法によれば、複数の原始データ列を圧縮して生成された複数の圧縮データ列を復元して複数の復元データ列を生成する圧縮データ復元方法において、圧縮データ列と当該圧縮データ列の復元時に必要となる制御データとをそれぞれ含む、圧縮データ列ごとのユニットファイルより構成された主ファイルであって、当該制御データのうち当該圧縮データ列の生成後に判明する動的制御データの代わりに仮データを含む主ファイルを第１記憶部に格納し、圧縮データ列の復元時に必要となる制御データのうち当該圧縮データ列の生成後に判明した動的制御データを含む副ファイルを第２記憶部に格納し、圧縮データ列を復元して復元データ列を生成する際に、第１記憶部からユニットファイルを読み出すとともに、第２記憶部から動的制御データを読出し、当該ユニットファイルごとに、制御データのうちの仮データを副ファイルの動的制御データと置換して置換済制御データを生成し、かつ、ユニットファイルごとに圧縮データ列と置換済制御データとを入力して、当該置換済制御データを用いて当該圧縮データ列を復元して復元データ列を生成する方法としてある。
【００３９】
このように、発明のデータ圧縮復元方法によれば、主ファイルに圧縮データともに、動的制御データを仮データとした制御データを格納しておき、復元の際に、その仮データを副ファイルの動的制御データと置換する。このため、制御用ソフトウエアを用いることなく、制御データを復元プロセッサにプログラミングすることができる。その結果、圧縮データごとに制御用ソフトウエアの介入がないので、複数の圧縮データ列を連続して高速で復元することにより、復元に要する時間を短縮することができる。
【００４０】
また、請求項１８記載の発明によれば、置換済制御データを生成するにあたり、圧縮データ列の復元順序と、当該圧縮データ列に対応する動的制御データの置換直前の配列順序とを一致させる方法としてある。
このように、圧縮データの復元順序と動的制御データの配列順序とを一致させておいてから置換すれば、動的制御データを機械的に順次に読み出すだけで、対応する仮データと容易に置換させることができる。このため、圧縮データ列ごとにいちいち制御用ソフトウエアを用いることなく、容易に復元処理を行うことができる。
【００４１】
【発明の実施の形態】
以下、図面を参照し、本発明の実施形態について説明する。
まず、図１を参照して、実施形態の圧縮データ復元装置について説明する。図１は、実施形態の圧縮データ復元装置の構成を説明するためのブロック図である。
【００４２】
図１に示すように、この実施形態の圧縮データ復元装置１００は、複数の原始データ列を圧縮して生成された複数の圧縮データ列を復元して複数の復元データ列を生成する装置であって、第１記憶部１０、第２記憶部１２、置換済制御データ生成部１４及び復元プロセッサ１６を備えている。
【００４３】
この第１記憶部１０は、ディスク記憶装置からなり、主ファイル２０を格納するためのものである。また、第２記憶部１２もディスク記憶装置からなり、副ファイル２２を格納するためのものである。
【００４４】
１．（主ファイルについて）
ここで、図２を参照して、この主ファイル２０のデータ構成について説明する。
図２は、主ファイル２０の一部分のデータ構成図である。図２に示すように、この主ファイル２０は、圧縮データ列２８ごとのユニットファイル２４より構成されている。
【００４５】
なお、図２では、主ファイル２０を構成するユニットファイル２４のうち、第一及び第二ユニットファイル２４ａ及び２４ｂを代表して示し、第三ユニットファイル以降のユニットファイルの図示を省略する。
【００４６】
そして、各ユニットファイルには、圧縮データ列２８とその圧縮データ列２８の復元時に必要となる制御データ２６とをそれぞれ含んでいる。したがって、この主ファイル２０においては、予め、各圧縮データ列２８と制御データ２６とが組となって格納されていることになる。
【００４７】
具体的には、図２に示すように、第一ユニットファイル２４ａには、第一圧縮データ列２８ａと第一制御データ２６ａとが含まれている。また、第二ユニットファイル２４ｂには、第二圧縮データ列２８ｂ及び第二制御データ２６ｂとが含まれている。
なお、各制御データ２６は、各圧縮データ列２８の先頭にそれぞれ格納されている。
【００４８】
さらに、この実施形態では、主ファイル２０は、制御データ２６として、「原始データ列のデータ量(Ｎ)」と「圧縮データ列のデータ量(Ｍ)」とをそれぞれ格納している。
【００４９】
すなわち、図２に示すように、第一ユニットファイル２４ａは、第一制御データ２６ａとして、「第一原始データ列のデータ量(ＮＡ)」及び「第一圧縮データ列のデータ量(ＭＡ)」を含んでいる。また、第二ユニットファイル２４ｂは、第二制御データ２６ｂとして、「第二原始データ列のデータ量(ＮＢ)」及び「第二圧縮データ列のデータＭＢ」を含んでいる。
【００５０】
ただし、この主ファイル２０には、制御データ２６のうち、圧縮データ列２８の生成後に判明する動的制御データである「圧縮データ列のデータ量(Ｍ)」の代わりに、仮データ２６ｘが格納されている。
【００５１】
すなわち、図２に示すように、第一ユニットファイル２４ａの第一制御データ２６ａにおいては、第一圧縮データ列のデータ量の代わりに、仮データ２６ａｘが格納されている。また、第二ユニットファイル２４ｂの第二制御データ２６ｂにおいては、第二圧縮データ列のデータ量の代わりに、仮データ２６ｂｘが格納されている。
【００５２】
また、この主ファイル２０では、各ユニットファイル２４は、各圧縮データ列２８及び制御データ２６それぞれのヘッダとして、当該制御データ２６及び当該圧縮データ列２８それぞれの、復元プロセッサ１６における格納先を示す位置情報を含んでいる。
【００５３】
すなわち、第一ユニットファイル２４ａにおいては、第一制御データ２６ａのうち、「第一原始データ列のデータ量(ＮＡ)」ブロックの先頭に、このデータ量(ＮＡ)の復元プロセッサ１６におけるプログラミング先のレジスタのアドレスａ(ＮＡ)が格納されている。
【００５４】
また、第一制御データ２６ａのうち、仮データ２６ａｘが格納されている「第一圧縮データ列のデータ量」のブロックの先頭には、この第一圧縮データ列のサイズを定義するためにこのデータ量がプログラミングされるレジスタのアドレスａ(ＭＡ)が格納されている。
【００５５】
さらに、第一圧縮データ列２８ａのブロックの先頭には、この第一圧縮データ列２８ａの復元プロセッサ１６における書込み先のレジスタのアドレスａ(Ａ)が格納されている。
【００５６】
また、第二ユニットファイル２４ｂにおいても、第一ユニットファイル２４ａと同様に、第二制御データ２６ｂのうち、「第二原始データ列のデータ量(ＮＢ)」ブロックの先頭に、このデータ量(ＮＢ)の復元プロセッサ１６におけるプログラミング先のレジスタのアドレスａ(ＮＢ)が格納されている。
【００５７】
また、第二制御データ２６ｂのうち、仮データ２６ｂｘが格納されている「第二圧縮データ列のデータ量」のブロックの先頭には、この第二圧縮データ列のサイズを定義するためにこのデータ量がプログラミングされるレジスタのアドレスａ(ＭＢ)が格納されている。
【００５８】
さらに、第二圧縮データ列２８ｂのブロックの先頭には、この第二圧縮データ列２８ｂの復元プロセッサ１６における書込み先のレジスタのアドレスａ(Ｂ)が格納されている。
【００５９】
なお、この実施形態においては、各ユニットファイル２４が、位置情報としてアドレスを直接有する例について説明したが、この発明では、位置情報はこれに限定されない。例えば、復元プロセッサにおける各アドレスの記憶領域を示すポインタを位置情報として有していても良い。
【００６０】
２．（副ファイルについて）
次に、図３を参照して、副ファイル２２のデータ構成について説明する。
図３は、副ファイル２２の一部分のデータ構成図である。図３に示すように、この副ファイル２２には、各圧縮データ列の制御データのうち、圧縮データ列を主ファイルとして第１記憶部に書き込んだ後に判明した各動的制御データ３０が格納されている。
【００６１】
この実施形態においては、各動的制御データ３０は、主ファイル２０におけるユニットファイル２４の配列順序と対応する順序に配列して副ファイル２２に格納されている。
【００６２】
すなわち、図２に示した主ファイル２０における第一及び第二ユニットファイル２４ａ及び２４ｂ以下の順序に配列された各ユニットファイルにそれぞれ対応する動的制御データ３０を、図３に示すように、「第一圧縮データのデータ量(ＭＡ)」３０ａ、「第二圧縮データのデータ量(ＭＢ)」３０ｂ、「第三圧縮データのデータ量(ＭＣ)」３０ｃ以下の順序で配列している。
【００６３】
３．（置換済制御データ生成部について）
次に、置換済制御データ生成部１４について説明する。
圧縮データ列２８を復元して復元データ列３４を生成するにあたり、置換済制御データ生成部１４は、第１記憶部１０から各ユニットファイル２４を順次に読み出すとともに、第２記憶部１２から各動的制御データ３０を一括して読出す。すなわち、各ユニットファイル２４は、復元する順番に一つずつ読み出されるのに対して、動的制御データ３０は、例えば全て一括して読み出される。
【００６４】
そして、置換済制御データ生成部１４は、ユニットファイル２４ごとに、制御データ２６のうちの仮データ２６ｘを動的制御データ３０と置換して置換済制御データ３２を生成する
【００６５】
なお、復元処理にあたっては、主ファイル２０中の全てのユニットファイル２４を順次に読み出しても良いし、一部分のユニットファイル２４を選択して読出しても良い。また、ユニットファイル２４の読出し順序は、主ファイル２０中の配列順序と同じでも良いし、異なっていても良い。
この実施形態では、説明の簡単のため、主ファイル２０中の全てのユニットファイル２４を、主ファイル２０中の配列順序に従って先頭から順次に読み出す例について説明する。
【００６６】
ここで、図４を参照して、置換済制御データ生成部１４について詳細に説明する。
図４は、この実施形態の置換制御データ生成部１４の構成を説明するための機能ブロック図である。図４に示すように、この置換済制御データ生成部１４は、分離部４０、配列部３６及び置換部３８により構成されている。
【００６７】
３．１（分離部について）
第１記憶部１０から読み出されたユニットファイル２４は、この分離部４０に入力される。そして、この分離部４０により、ユニットファイル２４は、圧縮データ列２８と制御データ２６とに分離される。
【００６８】
例えば、図２に示した第一ユニットファイル２４ａが分離部４０に入力された場合、分離部４０は、各データの先頭のアドレスによって、そのデータが圧縮データ列２８か制御データ２６かを判断する。すなわち、アドレスが、「第一圧縮データ列を書き込むレジスタのアドレスａ(Ａ)」ならば、分離部４０は、そのデータを圧縮データ列２８と判断する。一方、アドレスが、例えば「第一原始データ列のデータ量をプログラミングするレジスタのアドレスａ(ＮＡ)」又は「第一圧縮データ列のサイズを定義するレジスタのアドレスａ(ＭＡ)」ならば、分離部４０は、そのデータを制御データ２６と判断する。
なお、第二ユニットファイル２４ｂ以降の他のユニットファイルについても、分離部４０は、同様にして判断して、圧縮データ列２８と制御データ２６とを分離する。
【００６９】
そして、ユニットファイル２４ごとに、まず、分離後の制御データ２６が、置換部３８へ出力される。続いて、分離後の圧縮データ列２８が、復元プロセッサ１６へ出力される。
【００７０】
この実施形態では、上述したように、主ファイル２０におけるユニットファイル２４の配列順序（図２参照。）に従って先頭から順次にユニットファイル２４を読み出す。その結果、分離部４０から置換部３８へ入力される制御データ２６の順序は、ユニットファイル２４の配置順序と一致する。したがって、制御データ２６のうちの仮データ２６ｘは、ユニットファイル２４の配置順序と同じ順序で置換部へ入力されることになる。
【００７１】
３．２（配列部について）
一方、第２記憶部１２から副ファイル２２全体として一括して読み出された各動的制御データ３０は、配列部３６に入力される。そして、配列部３６は、各動的制御データ３０の置換部３８への出力順序を、当該動的制御データ３０と置換される仮データ２６ｘが置換部３８へ入力される順序に一致させる。
【００７２】
ここで、図５の（Ａ）を参照して、配列部３６の構成例について説明する。
図５の（Ａ）には、配列部３６の一時記憶装置を先入れ先出し（First-In First-Out）メモリ（以下、「ＦＩＦＯ」とも表記する。）４２で構成した例を示す。
【００７３】
この実施形態では、上述したように、副ファイル２２においては、主ファイル２０における対応するユニットファイル２４の配列順序と一致するように格納されている（図３参照）。すなわち、副ファイル２２には、動的制御データ３０が、「第一圧縮データ列のデータ量(ＭＡ)」３０ａ、「第二圧縮データ列のデータ量(ＭＢ)」３０ｂ、「第三圧縮データ列のデータ量(ＭＣ)」３０ｃ、・・の順序で格納されている。そして、この実施形態では、これらの各動的制御データ３０を一度に先頭からＦＩＦＯに読込む。
【００７４】
その結果、この実施形態では、副ファイル２２における配列順序と同じ順序で、ＦＩＦＯから動的制御データ３０が順次に置換部３８へ出力される。したがって、置換部３８へ分離部４０から入力される制御データ２６の仮データ２６ｘの順序と、配列部３６から入力される動的制御データ３０の順序とが一致する。
【００７５】
ところで、この発明では、配列部３６において、動的制御データ３０を所望の出力順序に並び替えることもできる。出力順序を並び替えれば、副ファイルにおける動的制御データの順序と、ユニットファイルの復元順序とが異なる場合においても、容易に仮データを対応する動的制御データと置換することができる。
【００７６】
ここで、図５の（Ｂ）を参照して、配列部３６の変形例について説明する。
図５の（Ｂ）は、変形例の配列部３６の構成を示す機能ブロック図である。図５の（Ｂ）に示すように、この変形例の配列部３６には、ＦＩＦＯ４２に加えて、並替部４４及び参照テーブル４６を設けてある。
【００７７】
この参照テーブル４６においては、各動的制御データ３０とその配列部３６からの出力順序とが対応づけられている。例えば、図３に示した「第一圧縮データ列のデータ量(ＭＡ)」３０ａ、「第二圧縮データ量(ＭＢ)」３０ｂ及び「第三圧縮データ量(ＭＣ)」３０ｃを、「ＭＢ」３０ｂ、「ＭＣ」３０ｃ及び「ＭＡ」３０ａの順序に並び替える場合には、参照テーブル４６において、「ＭＡ→３」、「ＭＢ→１」及び「ＭＣ→２」のように対応づけると良い。
なお、１〜３の各番号は、出力順序を示す。
【００７８】
そして、この並替部４４は、この参照テーブル４６を参照し、この参照テーブル４６に示す読出し順序で動的制御データ３０をＦＩＦＯ４２へ入力する。例えば、各動的制御データ３０を「ＭＢ」３０ｂ、「ＭＣ」３０ｃ及び「ＭＡ」３０ａの順序に並び替えて、ＦＩＦＯ４２へ入力する。そして、ＦＩＦＯ４２は、この並べ替えられた順序で、各動的制御データ３０を順次に置換部３８へ出力する。
【００７９】
なお、参照テーブル４６を用いずに、例えばソフトウエアの指示によって、動的制御データ３０を並べ替えることもできる。この場合、復元処理にソフトウエアが介入することになるが、この介入は、第２記憶部１２から各動的制御データ３０を一括して読み出す際の一度限りである。したがって、この場合にも、各圧縮データ列の復元ごとにいちいちソフトウエアが介入する従来の場合に比べて、復元処理時間を十分に短縮することができる。
【００８０】
３．３（置換部について）
また、置換部３８は、分離部４０で分離された制御データ２６のうちの仮データ２６ｘを、配列部３６から順次に出力される動的制御データ３０と順次に置換して置換済制御データ３２を生成し、プロセッサにプログラミングする。
【００８１】
ここで、図６を参照して、この置換部３８の構成例について説明する。
図６は、置換部３８の構成を説明するための機能ブロック図である。図６に示すように、この構成例では、置換部３８は、デコーダ５０及びマルチプレクサ５２により構成されている。
【００８２】
このデコーダ５０は、制御データ２６の位置情報に基づいて、その制御データ２６が仮データ２６ｘか否かを判断する。例えば、図２に示した第一ユニットファイル２４ａの分離後の第一制御データ２６ａがデコーダ５０に入力された場合、デコーダ５０は、各制御データ２６ａの先頭のアドレスによって、その制御データ２６ａが非動的制御データか仮データ２６ａｘかを判断する。
【００８３】
すなわち、アドレスが、例えば「第一原始データ列のデータ量をプログラミングするレジスタのアドレスａ(ＮＡ)」ならば、デコーダ５０は、その制御データ２６を非仮データと判断する。一方、アドレスが、例えば「第一圧縮データ列のサイズを定義するレジスタのアドレスａ(ＭＡ)」ならば、デコーダ５０は、その制御データ２６を仮データ２６ｘと判断する。
なお、第二制御データ２６ｂ以降の他の制御データについても、デコーダ５０は、アドレスに基づいて、同様にして判断する。
【００８４】
そして、デコーダ５０は、当該制御データ２６が仮データ２６ｘである場合に、置換指示信号（検出信号）５４をマルチプレクサ５２へ出力する。
【００８５】
マルチプレクサ５２には、デコーダ５０に入力された制御データ２６と同一の制御データが同時に入力されている。そして、置換信号５４を受けない場合には、マルチプレクサ５２は、入力された非仮データの制御データ２６をそのまま復元プロセッサ１６へ出力し、プログラミングする。これに対して、置換指示信号５４を受けると、マルチプレクサ５２は、その時点でマルチプレクサに入力されている仮データ２６ｘを動的制御データ３０と置換する。
【００８６】
この置換にあたっては、上述したように、配列部３６により、動的制御データ３０の出力順序を仮データ２６ｘの置換部３８への入力順序と一致させてあるので、マルチプレクサ５２が、動的制御データ３０を機械的に順次に読み出すだけで、対応する仮データ２６ｘと自動的に一致させることができる。したがって、いちいちソフトウエアを介入させることなく、各仮データ２６を対応する動的制御データ３０に容易に置換することができる。
そして、マルチプレクサ５２は、置換した制御データ２６を置換済制御データ３２として、復元プロセッサ１６をプログラミングする。
【００８７】
４．（復元プロセッサについて）
この実施形態で用いる復元プロセッサ１６は、従来周知の復元プロセッサである。そして、この復元プロセッサ１６には、置換済制御データ生成部１４の置換部３８から置換済制御データ３２が入力されるとともに、分離部４０から圧縮データ列２８が入力される。
【００８８】
各制御データ２６は、各制御データ２６の先頭のアドレスの示す位置に入力されてプログラミングされる。したがって、従来のように制御用ソフトウエアを用いて圧縮データ列に対応する制御データをわざわざ検索しなくとも、対応する制御データを復元プロセッサ１６へ容易にプログラミングすることができる。
【００８９】
例えば、図２に示した第一ユニットファイル２４ａｎの第一制御データ２６ａが置換済制御データ３２となって入力された場合、「第一原始データ列のデータ量(ＮＡ)」は、その先頭の「第一原始データ列のデータ量をプログラミングするレジスタのアドレスａ(ＮＡ)」の示すアドレスに書き込まれる。また、仮データ２６ａｘと置換された動的制御データである「第一圧縮データ列のデータ量(ＭＡ)」３０ａは、その先頭の「第一圧縮データ列のサイズを定義するレジスタのアドレスａ(ＭＡ)」の示すアドレスに書き込まれる。
【００９０】
そして、復元プロセッサ１６は、プログラミングされた置換済制御データ３２を用いて圧縮データ列２８を復元して復元データ列３４を生成する。例えば、第一圧縮データ列２８ａは、その先頭の「第一圧縮データ列を書き込むレジスタのアドレスａ(Ａ)」の示すアドレスに書き込まれる。そして、復元プロセッサ１６は、プログラミングされている置換済制御データ３２を用いて第一圧縮データ列２８ａを復元し、復元データ列３４を生成する。
【００９１】
さらに、この実施形態では、第一圧縮データ列２８ａの復元が終了すると、復元プロセッサ１６は、置換済制御データ生成部１４へ、終了通知を出力する。終了通知を受けた置換制御データ生成部１４は、第１記憶部１０から第二ユニットファイル２４ｂを読み出し、第一ユニットファイル２４ａの場合と同様にして、第二圧縮データ列２８ｂに対応する置換済制御データ３２を生成する。そして、復元プロセッサ１６は、第一圧縮データ列２８ａの復元と同様にして、第二圧縮データ列２８ｂを復元する。
以下、第三圧縮データ列以降の他の圧縮データ列についても、同様にして、順次に復元する。
【００９２】
このように、この圧縮データ復元装置１００によれば、復元プロセッサ１６に圧縮データ列２８に対応した置換済制御データ３２をプログラミングすることができる。このため、圧縮データ列２８ごとにいちいち制御用ソフトウエアを介入させずに圧縮データ２８を復元することができる。その結果、復元処理に要する時間を短縮することができる。
【００９３】
５．（半導体検査装置）
次に、図７を参照して、上述の圧縮データ復元装置１００を備えた半導体検査装置（以下、「ＬＳＩテスタ」とも表記する。）７０の例について説明する。
なお、このＬＳＩテスタ７０の、圧縮データ復元装置１００以外の部分の構成は、従来周知のＬＳＩテスタの構成と同様であるので、その詳細な説明を省略する。
【００９４】
半導体集積回路検査用のテストパターンデータは、検査対象の半導体集積回路（ＬＳＩ）に応じてテストパターンデータ作成部６０で作成される。このテストパターンデータ作成部６０は、コンピュータ６２によって制御されている。そして、このコンピュータ６２の制御の下、シミュレータ６４において、検査対象のＬＳＩに応じた膨大な量のテストパターンデータが作成される。
【００９５】
テストパターンデータは、通常、その管理上等の理由から、例えば機能別に分けられている。そして、一つのデータ列のデータ量は、例えば、１ＭＢ〜１０ＭＢ程度となる。そして、一種類の半導体集積回路を検査するためには、例えば、数千個程度のデータ列からなるテストパターンデータが作成される。
【００９６】
作成されたテストパターンデータは、汎用ネットワーク回線６８を介して、ＬＳＩテスタに転送される。この転送データ量を低減するため、テストパターンデータは圧縮される。特にテストパターンデータは、繰り返しデータが多いため、圧縮することによって、データ量を大幅に減らすことができる。一方、圧縮データ列の数そのものは、圧縮前と同じであるので、数千個程度のままである。
【００９７】
テストパターンデータを圧縮するにあたっては、図２に示したメモリ構造を有する主ファイル２０と、図３に示したメモリ構造を有する副ファイル２２を生成する。そして、この主ファイル２０及び副ファイル２２は、テストパターンデータ装置６０の記憶部６６にいったん格納される。
【００９８】
そして、テストパターンデータ作成部６０からＬＳＩテスタ７０へテストパターンデータとして転送された主ファイル２０及び副ファイル２２は、圧縮データ復元装置１００の第１及び第２記憶部１０及び１２（図１参照。）へそれぞれ格納される。
【００９９】
このＬＳＩテスタ７０は、コンピュータ７２によって制御されている。そして、このコンピュータ７２の制御の下、圧縮データ復元装置１００は、上述したようにして、復元処理を行ってテストパターンデータを生成する。この復元処理にあたっては、数千個の圧縮データファイルを順次に復元するが、従来のように制御ソフトウエアをいちいち介入させる必要がない。このため、復元時間の大幅な短縮を図ることができる。その結果、半導体検査装置の実動時間をより長く確保することができる。
そして、復元されたテストパターンデータは、パターン発生器７４へ書き込まれ、半導体集積回路の検査に用いられる。
【０１００】
上述した実施の形態においては、本発明を特定の条件で構成した例について説明したが、本発明は、種々の変更を行うことができる。例えば、上述した実施の形態においては、制御データを原始データ列のデータ量及び圧縮データ列のデータ量の二つとした例について説明したが、本発明では、制御データ列の数及び種類はこれらに限定されない。さらに、動的制御データも、圧縮データ列のデータ量だけに限定されない。例えば、各ユニットファイルに、一つの圧縮データ列につき、複数の動的制御データを含めても良い。
【０１０１】
また、例えば、上述した実施形態においては、主ファイル２０に含まれる全てのユニットファイル２４を順次に読み出して復元処理を行う例について説明したが、この発明では、全てのユニットファイルを復元する場合に限定する必要はない。例えば、第１記憶部から主ファイルのうち一部分のユニットファイルを選択して読み出しても良い。その場合、第２記憶部から、副ファイルのうちの、当該ユニットファイルに対応する動的制御データを選択して読み出すことが望ましい。
【０１０２】
【発明の効果】
以上、詳細に説明したように、本発明によれば、主ファイルに、圧縮データ列とその制御データとを一組としたユニットファイルを作成しておく。このユニットファイルにおいて、動的制御データの代わりに仮データを格納しておき、その一方で、各圧縮データ列に対応する各動的制御データを含む副ファイルを作成しておく。そして、圧縮データを復元する際に、仮データを動的制御データに置換して置換済制御データを生成する。
【０１０３】
このため、圧縮データ列を復元する際には、既に圧縮データ列とその制御データとが対応づけられている。その結果、従来のように制御用ソフトウエアを用いて圧縮データ列に対応する制御データをわざわざ検索しなくとも、対応する制御データを復元プロセッサへプログラミングすることができる。その結果、圧縮データ列ごとにいちいち制御用ソフトウエアを介入させずに圧縮データを復元することができるので、復元処理に要する時間を短縮することができる。
【図面の簡単な説明】
【図１】実施形態に係る圧縮データ復元装置の概略構成を説明するためのブロック図である。
【図２】実施形態に係る主ファイルのデータ構成の説明図である。
【図３】実施形態に係る副ファイルのデータ構成の説明図である。
【図４】実施形態に係る置換済制御データ生成部の構成を説明するための機能ブロック図である。
【図５】（Ａ）及び（Ｂ）は、実施形態に係る配列部の構成を説明するための機能ブロック図である。
【図６】実施形態に係る置換部の構成を説明するための機能ブロック図である。
【図７】実施形態に係るＬＳＩテスタの構成を説明するためのブロック図である。
【図８】従来の圧縮データ復元方法を説明するためのブロック図である。
【符号の説明】
１０ 第１記憶部
１２ 第２記憶部
１４ 置換済制御データ生成部
１６ 復元プロセッサ
２０ 主ファイル
２２ 副ファイル
２４、２４ａ、２４ｂ ユニットファイル
２６、２６ａ、２６ｂ 制御データ
２６ｘ、２６ａｘ、２６ｂｘ 仮データ
２８、２８ａ、２８ｂ 圧縮データ列
３０、３０ａ、３０ｂ、３０ｃ 動的制御データ
３２ 置換済制御データ
３４ 復元データ列
３６ 配列部
３８ 置換部
４０ 分離部
４２ ＦＩＦＯ
４４ 並替部
４６ 参照テーブル
５０ デコーダ
５２ マルチプレクサ
６０ テストパターンデータ作成部
６２ コンピュータ
６４ シミュレータ
６６ 記憶部
６８ 汎用ネットワーク回線
７０ ＬＳＩテスタ
７２ コンピュータ
７４ パターン発生器
８０ 制御用プロセッサ
８２ 制御用ソフトウエア
８４ 復元プロセッサ制御データ
８６ 復元終了通知
２８０ 圧縮データ列
３４０ 復元データ列
【発明の属する技術分野】
本発明は、半導体検査装置において、転送されてきテストパターンデータの圧縮データを連続的に高速で復元するための、圧縮データ復元処理の技術に関する。
【０００２】
【従来の技術】
従来、データ転送等のためにデータをいったん圧縮した後、その圧縮データを再び復元することが広く行われている。このような圧縮データの復元には、一般に、復元プロセッサ（通常、圧縮復元プロセッサ）が用いられる。
【０００３】
ここで、図８を参照して、本発明の理解を容易にするため、従来の圧縮データ復元技術の一例について説明する。図８は、従来の圧縮データ復元方法を説明するためのブロック図である。
【０００４】
一般に、復元プロセッサ１６により圧縮データ列２８０を復元して復元データ列３４０を生成する場合、この復元プロセッサ１６に対して復元プロセッサ制御データ８４をプログラミングする必要がある。このような復元プロセッサ制御データ８４としては、例えば、圧縮データ列のデータ量や圧縮前の原始データ列のデータ量が挙げられる。そして、そのプログラミングは、制御用プロセッサ８０上で動作する制御用ソフトウエア８２により行われる。
【０００５】
そして、復元プロセッサ制御データ８４をプログラミングした復元プロセッサ１６に、圧縮データ列２８０を入力すると、復元データ列３４０が生成される。圧縮データ列２８０の復元処理終了後、復元プロセッサ１６は、制御用プロセッサ８０へ復元終了通知８６を出力する。さらに、この復元終了通知８６を待って、制御用ソフトウエア８２が、復元プロセッサ１６に次の圧縮データ列の復元処理をさせるためのプログラミングを開始する。
【０００６】
ここで、復元プロセッサに制御データをプログラミングするたびに制御用ソフトウエアがいちいち必要となる理由を説明する。
圧縮データ列を転送元の記憶装置に逐次書き込むにあたり、圧縮処理の段階では未だ制御データは得られていない。また、この圧縮データ列を復元プロセッサにより復元するには、圧縮データ列の入力以前に、復元プロセッサにプログラミングしておく制御データが必要である。その結果、圧縮データ列を復元する際には、その圧縮データ列に対応する制御データをそのたびに検索して復元プロセッサへ入力してプログラミングしなければならい。このため、この検索等の処理を実行するために制御用ソフトウエアが必要となる。
【０００７】
【発明が解決しようとする課題】
上述したように、従来、圧縮データ列の復元にあたっては、圧縮データ列ごとに、制御用ソフトウエアにより復元プロセッサ制御データをいちいちプログラミングする必要があった。このため、圧縮データ列の数が多くなるほど、制御用ソフトウエアが介入する回数も増加する。そして、制御用ソフトウエアが介入するとプログラミングに一定の時間を要するため、その分だけ復元処理速度が低下する。その結果、大量の圧縮データ列を連続して復元する場合、復元処理に膨大な時間がかかってしまうという問題があった。
【０００８】
特に、このように連続して復元される複数の圧縮データ列として、半導体検査装置で用いるテストパターンデータが挙げられる。半導体検査装置に、検査対象の半導体集積回路専用のテストパターンデータが圧縮されて転送されて来る場合、半導体検査装置において、復元処理により生成したテストパターンデータを用いて半導体検査を行っている。
【０００９】
ところが、テストパターンデータが膨大な量である場合には、圧縮データの復元に要する時間が、半導体検査に要する時間よりも遥かに長くなってしまうことがある。その上、復元処理中は、この半導体検査装置を稼動させることができない。このため、高価な半導体検査装置を有効に活用するため、復元処理の高速化による短時間化が望まれていた。
【００１０】
本発明は、上記の問題を解決すべくなされたものであり、複数の圧縮データ列を連続して高速で復元することにより、復元に要する時間を短縮する技術の提供を目的とする。
【００１１】
【課題を解決するための手段】
この目的の達成を図るため、本発明の請求項１に係る圧縮データ復元装置によれば、複数の原始データ列を圧縮して生成された複数の圧縮データ列を復元して複数の復元データ列を生成する圧縮データ復元装置において、圧縮データ列と当該圧縮データ列の復元時に必要となる制御データとをそれぞれ含む、圧縮データ列ごとのユニットファイルより構成された主ファイルであって、当該制御データのうち当該圧縮データ列の生成後に判明する動的制御データの代わりに仮データを含む主ファイルを格納するための第１記憶部と、圧縮データ列の制御データのうち当該圧縮データ列生成後に判明した動的制御データを含む副ファイルを格納するための第２記憶部と、圧縮データ列を復元して復元データ列を生成する際に、第１記憶部からユニットファイルを読み出すとともに、第２記憶部から動的制御データを読出し、当該ユニットファイルごとに、制御データのうちの仮データを副ファイルの動的制御データと置換して置換済制御データを生成する置換済制御データ生成部と、制御データ生成部からユニットファイルごとに圧縮データ列と置換済制御データとが入力され、当該置換済制御データを用いて当該圧縮データ列を復元して復元データ列を生成する復元プロセッサとにより構成してある。
【００１２】
このように、本発明の圧縮データ復元装置によれば、主ファイルに、圧縮データ列とその制御データとを一組としたユニットファイルを作成しておき、このユニットファイルごとに圧縮データ列を復元する。このため、圧縮データ列を復元する際には、既に圧縮データ列とその制御データとが対応づけられている。その結果、従来のように制御用ソフトウエアを用いて圧縮データ列に対応する制御データをわざわざ検索しなくとも、対応する制御データを復元プロセッサへプログラミングすることができる。
【００１３】
ところで、制御データには、圧縮データ生成後に判明する動的制御データが含まれる。この動的制御データは、主ファイルの各ユニットファイルを作成する段階ではまだ不明である。このため、本発明では、ユニットファイルにおいて、動的制御データの代わりに仮データを格納しておき、その一方で、各圧縮データ列に対応する各動的制御データを含む副ファイルを作成する。そして、圧縮データを復元する際に、仮データを動的制御データに置換して置換済制御データを生成する。
【００１４】
したがって、本発明によれば、各圧縮データ列に対応している置換済制御データを復元プロセッサにプログラミングすることにより、圧縮データを復元することができる。その結果、圧縮データ列ごとにいちいち制御用ソフトウエアを介入させる必要がないので、復元処理に要する時間を短縮することができる。
【００１５】
また、請求項２記載の発明によれば、主ファイルにおいて、ユニットファイルの各々は、制御データ及び圧縮データ列それぞれのヘッダとして、当該制御データ及び当該圧縮データ列それぞれの復元プロセッサにおける格納先を示す位置情報を含む構成としてある。
【００１６】
このように、各ユニットファイルに、各データの復元プロセッサにおける格納先を示す位置情報を含めれば、制御用ソフトウエアを用いなくとも、この位置情報に基づいて制御データや圧縮データ列を容易に復元プロセッサに入力することができる。
【００１７】
また、請求項３記載の発明によれば、置換済制御データ生成部は、第１記憶部から読み出されたユニットファイルを、圧縮データ列と制御データとに分離し、当該圧縮データ列を復元プロセッサへ出力する分離部と、第２記憶部から一括して読み出した各前記動的制御データの出力順序を、当該動的制御データと置換される仮データが分離部から出力される順序に一致させる配列部と、分離部から出力された仮データを、配列部から順次に出力される動的制御データと置換して置換済制御データを生成し、当該置換済制御データを復元プロセッサへ出力する置換部とを備えた構成としてある。
【００１８】
このように、配列部において、動的制御データの順序を仮データの順序を一致させれば、置換部において、動的制御データを機械的に順次に読み出すだけで、対応する仮データと容易に置換させることができる。このため、圧縮データ列ごとにいちいち制御用ソフトウエアを用いることなく、容易に復元処理を行うことができる。
【００１９】
また、請求項４記載の発明によれば、ユニットファイルが位置情報を含む場合に、分離部は、ユニットファイルの制御データ及び圧縮データ列それぞれの位置情報に基づいて、当該データが制御データか圧縮データ列かを判断する構成としてある。
このように、分離部において位置情報に基づいて、各ユニットファイルの制御データと圧縮データ列との別を判断すれば、制御データと圧縮データ列とを容易に分離することができる。
【００２０】
また、請求項５記載の発明によれば、置換部は、ユニットファイルが位置情報を含む場合に、制御データの位置情報に基づいて当該制御データが仮データか否かを判断し、当該制御データが仮データである場合に置換指示信号を出力するデコーダと、置換指示信号により、仮データを動的制御データに置換するマルチプレクサとを備えた構成としてある。
【００２１】
このように、デコーダにおいて、位置情報に基づいて仮データを検出すれば、制御情報のうちの仮データを容易に検出することができる。そして、デコーダからの置換指示信号により、マルチプレクサにおいてその仮データを動的制御データを確実に置換することができる。
【００２２】
また、請求項６記載の発明によれば、配列部は、第２記憶部から読み出された動的制御データをいったん格納し、格納された順序で当該動的制御データを出力する一時記憶部を備えた構成としてある。
このように、先書込み先読出し（ＦＩＦＯ）の一時記憶部を設ければ、一時記憶部に格納した順序で、動的制御データを仮データと容易に置換することができる。
【００２３】
また、請求項７記載の発明によれば、主ファイルにおけるユニットファイルの配列順序と、副ファイルにおける当該ユニットファイルに対応する動的制御データの配列順序とを一致させた構成としてある。
このような構成とすれば、ユニットファイルの仮データの順序と、それに対応する動的制御データの順序とを容易に一致させることができる。その結果、仮データを対応する動的制御データと容易に置換することができる。
【００２４】
また、請求項８記載の発明によれば、配列部は、一時記憶部へ入力する動的制御データの順序を制御する並替部を備えた構成としてある。
このような構成とすれば、副ファイルにおける動的制御データの順序を所望の順序に並べ替えて、置換を行うことができる。その結果、副ファイルにおける動的制御データの順序と、ユニットファイルの復元順序とが異なる場合においても、容易に仮データを対応する動的制御データと置換することができる。
【００２５】
また、請求項９記載の発明によれば、制御データは、原始データ列のデータ量と圧縮データ列のデータ量とを含み、動的制御データは、圧縮データ列のデータ量を含む構成としてある。
なお、本発明では、制御データ及び動的制御データは、これに限定されず、任意好適なものとすることができる。
【００２６】
また、請求項１０記載の発明によれば、置換済制御データ生成部は、第１記憶部から、主ファイルのうち一部分のユニットファイルを選択して読み出すとともに、第２記憶部から、副ファイルのうちの、当該ユニットファイルに対応する動的制御データを選択して読み出す構成としてある。
このような構成とすれば、主ファイルの全てのユニットファイルを復元するだけではなく、一部分のユニットファイルのみを選択して復元する場合にも、本発明を適用することができる。
【００２７】
また、請求項１１記載の発明によれば、原始データ列を半導体集積回路検査用のテストパターンデータとした構成としてある。
半導体集積回路検査用のテストパターンデータは膨大な量であり、かつ多くの圧縮データ列に分けられて転送されるので、本発明を適用すれば、復元時間の大幅な短縮を図ることができ、好適である。
【００２８】
また、この発明の請求項１２記載の半導体検査装置によれば、転送されてきた複数の圧縮データ列を復元して半導体集積回路検査用のテストパターンデータを生成する圧縮データ復元装置を備えた半導体検査装置であって、
圧縮データ復元装置は、圧縮データ列と当該圧縮データ列の復元時に必要となる制御データとをそれぞれ含む、圧縮データ列ごとのユニットファイルより構成された主ファイルであって、当該制御データのうち当該圧縮データ列の生成後に判明する動的制御データの代わりに仮データを含む主ファイルを格納するための第１記憶部と、圧縮データ列の制御データのうち当該圧縮データ列生成後に判明した動的制御データを含む副ファイルを格納するための第２記憶部と、圧縮データ列を復元して復元データ列を生成する際に、第１記憶部からユニットファイルを読み出すとともに、第２記憶部から動的制御データを読出し、当該ユニットファイルごとに、制御データのうちの仮データを副ファイルの動的制御データと置換して置換済制御データを生成する置換済制御データ生成部と、制御データ生成部からユニットファイルごとに圧縮データ列と置換済制御データとが入力され、当該置換済制御データを用いて当該圧縮データ列を復元して復元データ列を生成する復元プロセッサとにより構成してある。
【００２９】
これにより、本発明によれば、複数の圧縮データ列を連続して高速で復元することにより、復元に要する時間を短縮することができるので、その分、半導体検査装置の実動時間をより長く確保することができる。
【００３０】
また、請求項１３記載の半導体検査装置によれば、主ファイルにおいて、ユニットファイルの各々は、制御データ及び圧縮データ列それぞれのヘッダとして、当該制御データ及び当該圧縮データ列それぞれの復元プロセッサにおける格納先を示す位置情報を含む構成としてある。
【００３１】
このように、各ユニットファイルに、各データの復元プロセッサにおける格納先を示す位置情報を含めれば、半導体検査装置の圧縮データ復元装置において、制御用ソフトウエアを用いなくとも、この位置情報に基づいて制御データや圧縮データ列を容易に復元プロセッサに入力することができる。
【００３２】
また、請求項１４記載の発明によれば、置換済制御データ生成部は、第１記憶部から読み出されたユニットファイルを、圧縮データ列と制御データとに分離し、当該圧縮データ列を復元プロセッサへ出力する分離部と、第２記憶部から一括して読み出した各動的制御データの出力順序を、当該動的制御データと置換される仮データが分離部から出力される順序に一致させる配列部と、分離部から出力された仮データを、配列部から順次に出力される動的制御データと置換して置換済制御データを生成し、当該置換済制御データを復元プロセッサへ出力する置換部とを備えた構成としてある。
【００３３】
このように、配列部において、動的制御データの順序を仮データの順序を一致させれば、置換部において、動的制御データを機械的に順次に読み出すだけで、対応する仮データと容易に置換させることができる。このため、半導体検査装置の圧縮データ復元装置において、圧縮データ列ごとにいちいち制御用ソフトウエアを用いることなく、容易に復元処理を行うことができる。
【００３４】
また、請求項１５記載の発明によれば、ユニットファイルが位置情報を含む場合に、分離部は、ユニットファイルの前記制御データ及び前記圧縮データ列それぞれの位置情報に基づいて、当該データが制御データか圧縮データ列かを判断する構成としてある。
【００３５】
このように、分離部において位置情報に基づいて、各ユニットファイルの制御データと圧縮データ列との別を判断すれば、半導体検査装置の圧縮データ復元装置において、制御データと圧縮データ列とを容易に分離することができる。
【００３６】
また、請求項１６記載の発明によれば、ユニットファイルが位置情報を含む場合に、置換部は、制御データの位置情報に基づいて当該制御データが前記仮データか否かを判断し、当該制御データが前記仮データである場合に置換指示信号を出力するデコーダと、置換指示信号により、仮データを前記動的制御データに置換するマルチプレクサとを備えた構成としてある。
【００３７】
このように、デコーダにおいて、位置情報に基づいて仮データを検出すれば、制御情報のうちの仮データを容易に検出することができる。そして、デコーダからの置換指示信号により、マルチプレクサにおいてその仮データを動的制御データを確実に置換することができる。
【００３８】
また、本発明の請求項１７記載のデータ圧縮復元方法によれば、複数の原始データ列を圧縮して生成された複数の圧縮データ列を復元して複数の復元データ列を生成する圧縮データ復元方法において、圧縮データ列と当該圧縮データ列の復元時に必要となる制御データとをそれぞれ含む、圧縮データ列ごとのユニットファイルより構成された主ファイルであって、当該制御データのうち当該圧縮データ列の生成後に判明する動的制御データの代わりに仮データを含む主ファイルを第１記憶部に格納し、圧縮データ列の復元時に必要となる制御データのうち当該圧縮データ列の生成後に判明した動的制御データを含む副ファイルを第２記憶部に格納し、圧縮データ列を復元して復元データ列を生成する際に、第１記憶部からユニットファイルを読み出すとともに、第２記憶部から動的制御データを読出し、当該ユニットファイルごとに、制御データのうちの仮データを副ファイルの動的制御データと置換して置換済制御データを生成し、かつ、ユニットファイルごとに圧縮データ列と置換済制御データとを入力して、当該置換済制御データを用いて当該圧縮データ列を復元して復元データ列を生成する方法としてある。
【００３９】
このように、発明のデータ圧縮復元方法によれば、主ファイルに圧縮データともに、動的制御データを仮データとした制御データを格納しておき、復元の際に、その仮データを副ファイルの動的制御データと置換する。このため、制御用ソフトウエアを用いることなく、制御データを復元プロセッサにプログラミングすることができる。その結果、圧縮データごとに制御用ソフトウエアの介入がないので、複数の圧縮データ列を連続して高速で復元することにより、復元に要する時間を短縮することができる。
【００４０】
また、請求項１８記載の発明によれば、置換済制御データを生成するにあたり、圧縮データ列の復元順序と、当該圧縮データ列に対応する動的制御データの置換直前の配列順序とを一致させる方法としてある。
このように、圧縮データの復元順序と動的制御データの配列順序とを一致させておいてから置換すれば、動的制御データを機械的に順次に読み出すだけで、対応する仮データと容易に置換させることができる。このため、圧縮データ列ごとにいちいち制御用ソフトウエアを用いることなく、容易に復元処理を行うことができる。
【００４１】
【発明の実施の形態】
以下、図面を参照し、本発明の実施形態について説明する。
まず、図１を参照して、実施形態の圧縮データ復元装置について説明する。図１は、実施形態の圧縮データ復元装置の構成を説明するためのブロック図である。
【００４２】
図１に示すように、この実施形態の圧縮データ復元装置１００は、複数の原始データ列を圧縮して生成された複数の圧縮データ列を復元して複数の復元データ列を生成する装置であって、第１記憶部１０、第２記憶部１２、置換済制御データ生成部１４及び復元プロセッサ１６を備えている。
【００４３】
この第１記憶部１０は、ディスク記憶装置からなり、主ファイル２０を格納するためのものである。また、第２記憶部１２もディスク記憶装置からなり、副ファイル２２を格納するためのものである。
【００４４】
１．（主ファイルについて）
ここで、図２を参照して、この主ファイル２０のデータ構成について説明する。
図２は、主ファイル２０の一部分のデータ構成図である。図２に示すように、この主ファイル２０は、圧縮データ列２８ごとのユニットファイル２４より構成されている。
【００４５】
なお、図２では、主ファイル２０を構成するユニットファイル２４のうち、第一及び第二ユニットファイル２４ａ及び２４ｂを代表して示し、第三ユニットファイル以降のユニットファイルの図示を省略する。
【００４６】
そして、各ユニットファイルには、圧縮データ列２８とその圧縮データ列２８の復元時に必要となる制御データ２６とをそれぞれ含んでいる。したがって、この主ファイル２０においては、予め、各圧縮データ列２８と制御データ２６とが組となって格納されていることになる。
【００４７】
具体的には、図２に示すように、第一ユニットファイル２４ａには、第一圧縮データ列２８ａと第一制御データ２６ａとが含まれている。また、第二ユニットファイル２４ｂには、第二圧縮データ列２８ｂ及び第二制御データ２６ｂとが含まれている。
なお、各制御データ２６は、各圧縮データ列２８の先頭にそれぞれ格納されている。
【００４８】
さらに、この実施形態では、主ファイル２０は、制御データ２６として、「原始データ列のデータ量(Ｎ)」と「圧縮データ列のデータ量(Ｍ)」とをそれぞれ格納している。
【００４９】
すなわち、図２に示すように、第一ユニットファイル２４ａは、第一制御データ２６ａとして、「第一原始データ列のデータ量(ＮＡ)」及び「第一圧縮データ列のデータ量(ＭＡ)」を含んでいる。また、第二ユニットファイル２４ｂは、第二制御データ２６ｂとして、「第二原始データ列のデータ量(ＮＢ)」及び「第二圧縮データ列のデータＭＢ」を含んでいる。
【００５０】
ただし、この主ファイル２０には、制御データ２６のうち、圧縮データ列２８の生成後に判明する動的制御データである「圧縮データ列のデータ量(Ｍ)」の代わりに、仮データ２６ｘが格納されている。
【００５１】
すなわち、図２に示すように、第一ユニットファイル２４ａの第一制御データ２６ａにおいては、第一圧縮データ列のデータ量の代わりに、仮データ２６ａｘが格納されている。また、第二ユニットファイル２４ｂの第二制御データ２６ｂにおいては、第二圧縮データ列のデータ量の代わりに、仮データ２６ｂｘが格納されている。
【００５２】
また、この主ファイル２０では、各ユニットファイル２４は、各圧縮データ列２８及び制御データ２６それぞれのヘッダとして、当該制御データ２６及び当該圧縮データ列２８それぞれの、復元プロセッサ１６における格納先を示す位置情報を含んでいる。
【００５３】
すなわち、第一ユニットファイル２４ａにおいては、第一制御データ２６ａのうち、「第一原始データ列のデータ量(ＮＡ)」ブロックの先頭に、このデータ量(ＮＡ)の復元プロセッサ１６におけるプログラミング先のレジスタのアドレスａ(ＮＡ)が格納されている。
【００５４】
また、第一制御データ２６ａのうち、仮データ２６ａｘが格納されている「第一圧縮データ列のデータ量」のブロックの先頭には、この第一圧縮データ列のサイズを定義するためにこのデータ量がプログラミングされるレジスタのアドレスａ(ＭＡ)が格納されている。
【００５５】
さらに、第一圧縮データ列２８ａのブロックの先頭には、この第一圧縮データ列２８ａの復元プロセッサ１６における書込み先のレジスタのアドレスａ(Ａ)が格納されている。
【００５６】
また、第二ユニットファイル２４ｂにおいても、第一ユニットファイル２４ａと同様に、第二制御データ２６ｂのうち、「第二原始データ列のデータ量(ＮＢ)」ブロックの先頭に、このデータ量(ＮＢ)の復元プロセッサ１６におけるプログラミング先のレジスタのアドレスａ(ＮＢ)が格納されている。
【００５７】
また、第二制御データ２６ｂのうち、仮データ２６ｂｘが格納されている「第二圧縮データ列のデータ量」のブロックの先頭には、この第二圧縮データ列のサイズを定義するためにこのデータ量がプログラミングされるレジスタのアドレスａ(ＭＢ)が格納されている。
【００５８】
さらに、第二圧縮データ列２８ｂのブロックの先頭には、この第二圧縮データ列２８ｂの復元プロセッサ１６における書込み先のレジスタのアドレスａ(Ｂ)が格納されている。
【００５９】
なお、この実施形態においては、各ユニットファイル２４が、位置情報としてアドレスを直接有する例について説明したが、この発明では、位置情報はこれに限定されない。例えば、復元プロセッサにおける各アドレスの記憶領域を示すポインタを位置情報として有していても良い。
【００６０】
２．（副ファイルについて）
次に、図３を参照して、副ファイル２２のデータ構成について説明する。
図３は、副ファイル２２の一部分のデータ構成図である。図３に示すように、この副ファイル２２には、各圧縮データ列の制御データのうち、圧縮データ列を主ファイルとして第１記憶部に書き込んだ後に判明した各動的制御データ３０が格納されている。
【００６１】
この実施形態においては、各動的制御データ３０は、主ファイル２０におけるユニットファイル２４の配列順序と対応する順序に配列して副ファイル２２に格納されている。
【００６２】
すなわち、図２に示した主ファイル２０における第一及び第二ユニットファイル２４ａ及び２４ｂ以下の順序に配列された各ユニットファイルにそれぞれ対応する動的制御データ３０を、図３に示すように、「第一圧縮データのデータ量(ＭＡ)」３０ａ、「第二圧縮データのデータ量(ＭＢ)」３０ｂ、「第三圧縮データのデータ量(ＭＣ)」３０ｃ以下の順序で配列している。
【００６３】
３．（置換済制御データ生成部について）
次に、置換済制御データ生成部１４について説明する。
圧縮データ列２８を復元して復元データ列３４を生成するにあたり、置換済制御データ生成部１４は、第１記憶部１０から各ユニットファイル２４を順次に読み出すとともに、第２記憶部１２から各動的制御データ３０を一括して読出す。すなわち、各ユニットファイル２４は、復元する順番に一つずつ読み出されるのに対して、動的制御データ３０は、例えば全て一括して読み出される。
【００６４】
そして、置換済制御データ生成部１４は、ユニットファイル２４ごとに、制御データ２６のうちの仮データ２６ｘを動的制御データ３０と置換して置換済制御データ３２を生成する
【００６５】
なお、復元処理にあたっては、主ファイル２０中の全てのユニットファイル２４を順次に読み出しても良いし、一部分のユニットファイル２４を選択して読出しても良い。また、ユニットファイル２４の読出し順序は、主ファイル２０中の配列順序と同じでも良いし、異なっていても良い。
この実施形態では、説明の簡単のため、主ファイル２０中の全てのユニットファイル２４を、主ファイル２０中の配列順序に従って先頭から順次に読み出す例について説明する。
【００６６】
ここで、図４を参照して、置換済制御データ生成部１４について詳細に説明する。
図４は、この実施形態の置換制御データ生成部１４の構成を説明するための機能ブロック図である。図４に示すように、この置換済制御データ生成部１４は、分離部４０、配列部３６及び置換部３８により構成されている。
【００６７】
３．１（分離部について）
第１記憶部１０から読み出されたユニットファイル２４は、この分離部４０に入力される。そして、この分離部４０により、ユニットファイル２４は、圧縮データ列２８と制御データ２６とに分離される。
【００６８】
例えば、図２に示した第一ユニットファイル２４ａが分離部４０に入力された場合、分離部４０は、各データの先頭のアドレスによって、そのデータが圧縮データ列２８か制御データ２６かを判断する。すなわち、アドレスが、「第一圧縮データ列を書き込むレジスタのアドレスａ(Ａ)」ならば、分離部４０は、そのデータを圧縮データ列２８と判断する。一方、アドレスが、例えば「第一原始データ列のデータ量をプログラミングするレジスタのアドレスａ(ＮＡ)」又は「第一圧縮データ列のサイズを定義するレジスタのアドレスａ(ＭＡ)」ならば、分離部４０は、そのデータを制御データ２６と判断する。
なお、第二ユニットファイル２４ｂ以降の他のユニットファイルについても、分離部４０は、同様にして判断して、圧縮データ列２８と制御データ２６とを分離する。
【００６９】
そして、ユニットファイル２４ごとに、まず、分離後の制御データ２６が、置換部３８へ出力される。続いて、分離後の圧縮データ列２８が、復元プロセッサ１６へ出力される。
【００７０】
この実施形態では、上述したように、主ファイル２０におけるユニットファイル２４の配列順序（図２参照。）に従って先頭から順次にユニットファイル２４を読み出す。その結果、分離部４０から置換部３８へ入力される制御データ２６の順序は、ユニットファイル２４の配置順序と一致する。したがって、制御データ２６のうちの仮データ２６ｘは、ユニットファイル２４の配置順序と同じ順序で置換部へ入力されることになる。
【００７１】
３．２（配列部について）
一方、第２記憶部１２から副ファイル２２全体として一括して読み出された各動的制御データ３０は、配列部３６に入力される。そして、配列部３６は、各動的制御データ３０の置換部３８への出力順序を、当該動的制御データ３０と置換される仮データ２６ｘが置換部３８へ入力される順序に一致させる。
【００７２】
ここで、図５の（Ａ）を参照して、配列部３６の構成例について説明する。
図５の（Ａ）には、配列部３６の一時記憶装置を先入れ先出し（First-In First-Out）メモリ（以下、「ＦＩＦＯ」とも表記する。）４２で構成した例を示す。
【００７３】
この実施形態では、上述したように、副ファイル２２においては、主ファイル２０における対応するユニットファイル２４の配列順序と一致するように格納されている（図３参照）。すなわち、副ファイル２２には、動的制御データ３０が、「第一圧縮データ列のデータ量(ＭＡ)」３０ａ、「第二圧縮データ列のデータ量(ＭＢ)」３０ｂ、「第三圧縮データ列のデータ量(ＭＣ)」３０ｃ、・・の順序で格納されている。そして、この実施形態では、これらの各動的制御データ３０を一度に先頭からＦＩＦＯに読込む。
【００７４】
その結果、この実施形態では、副ファイル２２における配列順序と同じ順序で、ＦＩＦＯから動的制御データ３０が順次に置換部３８へ出力される。したがって、置換部３８へ分離部４０から入力される制御データ２６の仮データ２６ｘの順序と、配列部３６から入力される動的制御データ３０の順序とが一致する。
【００７５】
ところで、この発明では、配列部３６において、動的制御データ３０を所望の出力順序に並び替えることもできる。出力順序を並び替えれば、副ファイルにおける動的制御データの順序と、ユニットファイルの復元順序とが異なる場合においても、容易に仮データを対応する動的制御データと置換することができる。
【００７６】
ここで、図５の（Ｂ）を参照して、配列部３６の変形例について説明する。
図５の（Ｂ）は、変形例の配列部３６の構成を示す機能ブロック図である。図５の（Ｂ）に示すように、この変形例の配列部３６には、ＦＩＦＯ４２に加えて、並替部４４及び参照テーブル４６を設けてある。
【００７７】
この参照テーブル４６においては、各動的制御データ３０とその配列部３６からの出力順序とが対応づけられている。例えば、図３に示した「第一圧縮データ列のデータ量(ＭＡ)」３０ａ、「第二圧縮データ量(ＭＢ)」３０ｂ及び「第三圧縮データ量(ＭＣ)」３０ｃを、「ＭＢ」３０ｂ、「ＭＣ」３０ｃ及び「ＭＡ」３０ａの順序に並び替える場合には、参照テーブル４６において、「ＭＡ→３」、「ＭＢ→１」及び「ＭＣ→２」のように対応づけると良い。
なお、１〜３の各番号は、出力順序を示す。
【００７８】
そして、この並替部４４は、この参照テーブル４６を参照し、この参照テーブル４６に示す読出し順序で動的制御データ３０をＦＩＦＯ４２へ入力する。例えば、各動的制御データ３０を「ＭＢ」３０ｂ、「ＭＣ」３０ｃ及び「ＭＡ」３０ａの順序に並び替えて、ＦＩＦＯ４２へ入力する。そして、ＦＩＦＯ４２は、この並べ替えられた順序で、各動的制御データ３０を順次に置換部３８へ出力する。
【００７９】
なお、参照テーブル４６を用いずに、例えばソフトウエアの指示によって、動的制御データ３０を並べ替えることもできる。この場合、復元処理にソフトウエアが介入することになるが、この介入は、第２記憶部１２から各動的制御データ３０を一括して読み出す際の一度限りである。したがって、この場合にも、各圧縮データ列の復元ごとにいちいちソフトウエアが介入する従来の場合に比べて、復元処理時間を十分に短縮することができる。
【００８０】
３．３（置換部について）
また、置換部３８は、分離部４０で分離された制御データ２６のうちの仮データ２６ｘを、配列部３６から順次に出力される動的制御データ３０と順次に置換して置換済制御データ３２を生成し、プロセッサにプログラミングする。
【００８１】
ここで、図６を参照して、この置換部３８の構成例について説明する。
図６は、置換部３８の構成を説明するための機能ブロック図である。図６に示すように、この構成例では、置換部３８は、デコーダ５０及びマルチプレクサ５２により構成されている。
【００８２】
このデコーダ５０は、制御データ２６の位置情報に基づいて、その制御データ２６が仮データ２６ｘか否かを判断する。例えば、図２に示した第一ユニットファイル２４ａの分離後の第一制御データ２６ａがデコーダ５０に入力された場合、デコーダ５０は、各制御データ２６ａの先頭のアドレスによって、その制御データ２６ａが非動的制御データか仮データ２６ａｘかを判断する。
【００８３】
すなわち、アドレスが、例えば「第一原始データ列のデータ量をプログラミングするレジスタのアドレスａ(ＮＡ)」ならば、デコーダ５０は、その制御データ２６を非仮データと判断する。一方、アドレスが、例えば「第一圧縮データ列のサイズを定義するレジスタのアドレスａ(ＭＡ)」ならば、デコーダ５０は、その制御データ２６を仮データ２６ｘと判断する。
なお、第二制御データ２６ｂ以降の他の制御データについても、デコーダ５０は、アドレスに基づいて、同様にして判断する。
【００８４】
そして、デコーダ５０は、当該制御データ２６が仮データ２６ｘである場合に、置換指示信号（検出信号）５４をマルチプレクサ５２へ出力する。
【００８５】
マルチプレクサ５２には、デコーダ５０に入力された制御データ２６と同一の制御データが同時に入力されている。そして、置換信号５４を受けない場合には、マルチプレクサ５２は、入力された非仮データの制御データ２６をそのまま復元プロセッサ１６へ出力し、プログラミングする。これに対して、置換指示信号５４を受けると、マルチプレクサ５２は、その時点でマルチプレクサに入力されている仮データ２６ｘを動的制御データ３０と置換する。
【００８６】
この置換にあたっては、上述したように、配列部３６により、動的制御データ３０の出力順序を仮データ２６ｘの置換部３８への入力順序と一致させてあるので、マルチプレクサ５２が、動的制御データ３０を機械的に順次に読み出すだけで、対応する仮データ２６ｘと自動的に一致させることができる。したがって、いちいちソフトウエアを介入させることなく、各仮データ２６を対応する動的制御データ３０に容易に置換することができる。
そして、マルチプレクサ５２は、置換した制御データ２６を置換済制御データ３２として、復元プロセッサ１６をプログラミングする。
【００８７】
４．（復元プロセッサについて）
この実施形態で用いる復元プロセッサ１６は、従来周知の復元プロセッサである。そして、この復元プロセッサ１６には、置換済制御データ生成部１４の置換部３８から置換済制御データ３２が入力されるとともに、分離部４０から圧縮データ列２８が入力される。
【００８８】
各制御データ２６は、各制御データ２６の先頭のアドレスの示す位置に入力されてプログラミングされる。したがって、従来のように制御用ソフトウエアを用いて圧縮データ列に対応する制御データをわざわざ検索しなくとも、対応する制御データを復元プロセッサ１６へ容易にプログラミングすることができる。
【００８９】
例えば、図２に示した第一ユニットファイル２４ａｎの第一制御データ２６ａが置換済制御データ３２となって入力された場合、「第一原始データ列のデータ量(ＮＡ)」は、その先頭の「第一原始データ列のデータ量をプログラミングするレジスタのアドレスａ(ＮＡ)」の示すアドレスに書き込まれる。また、仮データ２６ａｘと置換された動的制御データである「第一圧縮データ列のデータ量(ＭＡ)」３０ａは、その先頭の「第一圧縮データ列のサイズを定義するレジスタのアドレスａ(ＭＡ)」の示すアドレスに書き込まれる。
【００９０】
そして、復元プロセッサ１６は、プログラミングされた置換済制御データ３２を用いて圧縮データ列２８を復元して復元データ列３４を生成する。例えば、第一圧縮データ列２８ａは、その先頭の「第一圧縮データ列を書き込むレジスタのアドレスａ(Ａ)」の示すアドレスに書き込まれる。そして、復元プロセッサ１６は、プログラミングされている置換済制御データ３２を用いて第一圧縮データ列２８ａを復元し、復元データ列３４を生成する。
【００９１】
さらに、この実施形態では、第一圧縮データ列２８ａの復元が終了すると、復元プロセッサ１６は、置換済制御データ生成部１４へ、終了通知を出力する。終了通知を受けた置換制御データ生成部１４は、第１記憶部１０から第二ユニットファイル２４ｂを読み出し、第一ユニットファイル２４ａの場合と同様にして、第二圧縮データ列２８ｂに対応する置換済制御データ３２を生成する。そして、復元プロセッサ１６は、第一圧縮データ列２８ａの復元と同様にして、第二圧縮データ列２８ｂを復元する。
以下、第三圧縮データ列以降の他の圧縮データ列についても、同様にして、順次に復元する。
【００９２】
このように、この圧縮データ復元装置１００によれば、復元プロセッサ１６に圧縮データ列２８に対応した置換済制御データ３２をプログラミングすることができる。このため、圧縮データ列２８ごとにいちいち制御用ソフトウエアを介入させずに圧縮データ２８を復元することができる。その結果、復元処理に要する時間を短縮することができる。
【００９３】
５．（半導体検査装置）
次に、図７を参照して、上述の圧縮データ復元装置１００を備えた半導体検査装置（以下、「ＬＳＩテスタ」とも表記する。）７０の例について説明する。
なお、このＬＳＩテスタ７０の、圧縮データ復元装置１００以外の部分の構成は、従来周知のＬＳＩテスタの構成と同様であるので、その詳細な説明を省略する。
【００９４】
半導体集積回路検査用のテストパターンデータは、検査対象の半導体集積回路（ＬＳＩ）に応じてテストパターンデータ作成部６０で作成される。このテストパターンデータ作成部６０は、コンピュータ６２によって制御されている。そして、このコンピュータ６２の制御の下、シミュレータ６４において、検査対象のＬＳＩに応じた膨大な量のテストパターンデータが作成される。
【００９５】
テストパターンデータは、通常、その管理上等の理由から、例えば機能別に分けられている。そして、一つのデータ列のデータ量は、例えば、１ＭＢ〜１０ＭＢ程度となる。そして、一種類の半導体集積回路を検査するためには、例えば、数千個程度のデータ列からなるテストパターンデータが作成される。
【００９６】
作成されたテストパターンデータは、汎用ネットワーク回線６８を介して、ＬＳＩテスタに転送される。この転送データ量を低減するため、テストパターンデータは圧縮される。特にテストパターンデータは、繰り返しデータが多いため、圧縮することによって、データ量を大幅に減らすことができる。一方、圧縮データ列の数そのものは、圧縮前と同じであるので、数千個程度のままである。
【００９７】
テストパターンデータを圧縮するにあたっては、図２に示したメモリ構造を有する主ファイル２０と、図３に示したメモリ構造を有する副ファイル２２を生成する。そして、この主ファイル２０及び副ファイル２２は、テストパターンデータ装置６０の記憶部６６にいったん格納される。
【００９８】
そして、テストパターンデータ作成部６０からＬＳＩテスタ７０へテストパターンデータとして転送された主ファイル２０及び副ファイル２２は、圧縮データ復元装置１００の第１及び第２記憶部１０及び１２（図１参照。）へそれぞれ格納される。
【００９９】
このＬＳＩテスタ７０は、コンピュータ７２によって制御されている。そして、このコンピュータ７２の制御の下、圧縮データ復元装置１００は、上述したようにして、復元処理を行ってテストパターンデータを生成する。この復元処理にあたっては、数千個の圧縮データファイルを順次に復元するが、従来のように制御ソフトウエアをいちいち介入させる必要がない。このため、復元時間の大幅な短縮を図ることができる。その結果、半導体検査装置の実動時間をより長く確保することができる。
そして、復元されたテストパターンデータは、パターン発生器７４へ書き込まれ、半導体集積回路の検査に用いられる。
【０１００】
上述した実施の形態においては、本発明を特定の条件で構成した例について説明したが、本発明は、種々の変更を行うことができる。例えば、上述した実施の形態においては、制御データを原始データ列のデータ量及び圧縮データ列のデータ量の二つとした例について説明したが、本発明では、制御データ列の数及び種類はこれらに限定されない。さらに、動的制御データも、圧縮データ列のデータ量だけに限定されない。例えば、各ユニットファイルに、一つの圧縮データ列につき、複数の動的制御データを含めても良い。
【０１０１】
また、例えば、上述した実施形態においては、主ファイル２０に含まれる全てのユニットファイル２４を順次に読み出して復元処理を行う例について説明したが、この発明では、全てのユニットファイルを復元する場合に限定する必要はない。例えば、第１記憶部から主ファイルのうち一部分のユニットファイルを選択して読み出しても良い。その場合、第２記憶部から、副ファイルのうちの、当該ユニットファイルに対応する動的制御データを選択して読み出すことが望ましい。
【０１０２】
【発明の効果】
以上、詳細に説明したように、本発明によれば、主ファイルに、圧縮データ列とその制御データとを一組としたユニットファイルを作成しておく。このユニットファイルにおいて、動的制御データの代わりに仮データを格納しておき、その一方で、各圧縮データ列に対応する各動的制御データを含む副ファイルを作成しておく。そして、圧縮データを復元する際に、仮データを動的制御データに置換して置換済制御データを生成する。
【０１０３】
このため、圧縮データ列を復元する際には、既に圧縮データ列とその制御データとが対応づけられている。その結果、従来のように制御用ソフトウエアを用いて圧縮データ列に対応する制御データをわざわざ検索しなくとも、対応する制御データを復元プロセッサへプログラミングすることができる。その結果、圧縮データ列ごとにいちいち制御用ソフトウエアを介入させずに圧縮データを復元することができるので、復元処理に要する時間を短縮することができる。
【図面の簡単な説明】
【図１】実施形態に係る圧縮データ復元装置の概略構成を説明するためのブロック図である。
【図２】実施形態に係る主ファイルのデータ構成の説明図である。
【図３】実施形態に係る副ファイルのデータ構成の説明図である。
【図４】実施形態に係る置換済制御データ生成部の構成を説明するための機能ブロック図である。
【図５】（Ａ）及び（Ｂ）は、実施形態に係る配列部の構成を説明するための機能ブロック図である。
【図６】実施形態に係る置換部の構成を説明するための機能ブロック図である。
【図７】実施形態に係るＬＳＩテスタの構成を説明するためのブロック図である。
【図８】従来の圧縮データ復元方法を説明するためのブロック図である。
【符号の説明】
１０ 第１記憶部
１２ 第２記憶部
１４ 置換済制御データ生成部
１６ 復元プロセッサ
２０ 主ファイル
２２ 副ファイル
２４、２４ａ、２４ｂ ユニットファイル
２６、２６ａ、２６ｂ 制御データ
２６ｘ、２６ａｘ、２６ｂｘ 仮データ
２８、２８ａ、２８ｂ 圧縮データ列
３０、３０ａ、３０ｂ、３０ｃ 動的制御データ
３２ 置換済制御データ
３４ 復元データ列
３６ 配列部
３８ 置換部
４０ 分離部
４２ ＦＩＦＯ
４４ 並替部
４６ 参照テーブル
５０ デコーダ
５２ マルチプレクサ
６０ テストパターンデータ作成部
６２ コンピュータ
６４ シミュレータ
６６ 記憶部
６８ 汎用ネットワーク回線
７０ ＬＳＩテスタ
７２ コンピュータ
７４ パターン発生器
８０ 制御用プロセッサ
８２ 制御用ソフトウエア
８４ 復元プロセッサ制御データ
８６ 復元終了通知
２８０ 圧縮データ列
３４０ 復元データ列
Claims (18)
- 複数の原始データ列を圧縮して生成された複数の圧縮データ列を復元して複数の復元データ列を生成する圧縮データ復元装置において、
前記圧縮データ列と当該圧縮データ列の復元時に必要となる制御データとをそれぞれ含む、前記圧縮データ列ごとのユニットファイルより構成された主ファイルであって、当該制御データのうち当該圧縮データ列の生成後に判明する動的制御データの代わりに仮データを含む主ファイルを格納するための第１記憶部と、
前記圧縮データ列の制御データのうち当該圧縮データ列生成後に判明した動的制御データを含む副ファイルを格納するための第２記憶部と、
前記圧縮データ列を復元して復元データ列を生成する際に、前記第１記憶部から前記ユニットファイルを読み出すとともに、前記第２記憶部から前記動的制御データを読出し、当該ユニットファイルごとに、前記制御データのうちの前記仮データを前記副ファイルの動的制御データと置換して置換済制御データを生成する置換済制御データ生成部と、
前記制御データ生成部から前記ユニットファイルごとに前記圧縮データ列と置換済制御データとが入力され、当該置換済制御データを用いて当該圧縮データ列を復元して復元データ列を生成する復元プロセッサと
を備えてなることを特徴とする圧縮データ復元装置。 - 前記主ファイルにおいて、
前記ユニットファイルの各々は、前記制御データ及び前記圧縮データ列それぞれのヘッダとして、当該制御データ及び当該圧縮データ列それぞれの前記復元プロセッサにおける格納先を示す位置情報を含む
ことを特徴とする請求項１記載の圧縮データ復元装置。 - 前記置換済制御データ生成部は、
前記第１記憶部から読み出された前記ユニットファイルを、前記圧縮データ列と前記制御データとに分離し、当該圧縮データ列を前記復元プロセッサへ出力する分離部と、
前記第２記憶部から一括して読み出した各前記動的制御データの出力順序を、当該動的制御データと置換される前記仮データが前記分離部から出力される順序に一致させる配列部と、
前記分離部から出力された前記仮データを、前記配列部から順次に出力される前記動的制御データと置換して置換済制御データを生成し、当該置換済制御データを前記復元プロセッサへ出力する置換部と
を備えてなることを特徴とする請求項１又は２記載の圧縮データ復元装置。 - 前記ユニットファイルが前記位置情報を含む場合に、前記分離部は、
前記ユニットファイルの前記制御データ及び前記圧縮データ列それぞれの位置情報に基づいて、当該データが制御データか圧縮データ列かを判断する
ことを特徴とする請求項３記載の圧縮データ復元装置。 - 前記ユニットファイルが前記位置情報を含む場合に、前記置換部は、
前記制御データの前記位置情報に基づいて当該制御データが前記仮データか否かを判断し、当該制御データが前記仮データである場合に置換指示信号を出力するデコーダと、
前記置換指示信号により、前記仮データを前記動的制御データに置換するマルチプレクサと
を備えてなることを特徴とする請求項３又は４記載の圧縮データ復元装置。 - 前記配列部は、前記第２記憶部から読み出された前記動的制御データをいったん格納し、格納された順序で当該動的制御データを出力する一時記憶部を備えてなる
ことを特徴とする請求項３、４又は５記載の圧縮データ復元装置。 - 前記主ファイルにおける前記ユニットファイルの配列順序と、前記副ファイルにおける当該ユニットファイルに対応する前記動的制御データの配列順序とを一致させた
ことを特徴とする請求項６記載の圧縮データ復元装置。 - 前記配列部は、前記一時記憶部へ入力する前記動的制御データの順序を制御する並替部を備えてなる
ことを特徴とする請求項６記載の圧縮データ復元装置。 - 前記制御データは、前記原始データ列のデータ量と前記圧縮データ列のデータ量とを含み、
前記動的制御データは、前記圧縮データ列のデータ量を含む
ことを特徴とする請求項１〜８のいずれかに記載の圧縮データ復元装置。 - 前記置換済制御データ生成部は、前記第１記憶部から、前記主ファイルのうち一部分の前記ユニットファイルを選択して読み出すとともに、前記第２記憶部から、前記副ファイルのうちの、当該ユニットファイルに対応する前記動的制御データを選択して読み出す
ことを特徴とする請求項１〜９のいずれかに記載の圧縮データ復元装置。 - 前記原始データ列を半導体集積回路検査用のテストパターンデータとした
ことを特徴とする請求項１〜１０のいずれかに記載の圧縮データ復元装置。 - 転送されてきた複数の圧縮データ列を復元して、半導体集積回路検査用のテストパターンデータを生成する圧縮データ復元装置を備えた半導体検査装置であって、
前記圧縮データ復元装置は、
前記圧縮データ列と当該圧縮データ列の復元時に必要となる制御データとをそれぞれ含む、前記圧縮データ列ごとのユニットファイルより構成された主ファイルであって、当該制御データのうち当該圧縮データ列の生成後に判明する動的制御データの代わりに仮データを含む主ファイルを格納するための第１記憶部と、前記圧縮データ列の制御データのうち当該圧縮データ列生成後に判明した動的制御データを含む副ファイルを格納するための第２記憶部と、
前記圧縮データ列を復元して復元データ列を生成する際に、前記第１記憶部から前記ユニットファイルを読み出すとともに、前記第２記憶部から前記動的制御データを読出し、当該ユニットファイルごとに、前記制御データのうちの前記仮データを前記副ファイルの動的制御データと置換して置換済制御データを生成する置換済制御データ生成部と、
前記制御データ生成部から前記ユニットファイルごとに前記圧縮データ列と置換済制御データとが入力され、当該置換済制御データを用いて当該圧縮データ列を復元して復元データ列を生成する復元プロセッサと
により構成されてなることを特徴とする半導体検査装置。 - 前記主ファイルにおいて、
前記ユニットファイルの各々は、前記制御データ及び前記圧縮データ列それぞれのヘッダとして、当該制御データ及び当該圧縮データ列それぞれの前記復元プロセッサにおける格納先を示す位置情報を含む
ことを特徴とする請求項１２記載の半導体検査装置。 - 前記置換済制御データ生成部は、
前記第１記憶部から読み出された前記ユニットファイルを、前記圧縮データ列と前記制御データとに分離し、当該圧縮データ列を前記復元プロセッサへ出力する分離部と、
前記第２記憶部から一括して読み出した各前記動的制御データの出力順序を、当該動的制御データと置換される前記仮データが前記分離部から出力される順序に一致させる配列部と、
前記分離部から出力された前記仮データを、前記配列部から順次に出力される前記動的制御データと置換して置換済制御データを生成し、当該置換済制御データを前記復元プロセッサへ出力する置換部と
を備えてなることを特徴とする請求項１２又は１３記載の半導体検査装置。 - 前記ユニットファイルが前記位置情報を含む場合に、前記分離部は、
前記ユニットファイルの前記制御データ及び前記圧縮データ列それぞれの位置情報に基づいて、当該データが制御データか圧縮データ列かを判断する
ことを特徴とする請求項１４記載の半導体検査装置。 - 前記ユニットファイルが前記位置情報を含む場合に、前記置換部は、
前記制御データの前記位置情報に基づいて当該制御データが前記仮データか否かを判断し、当該制御データが前記仮データである場合に置換指示信号を出力するデコーダと、
前記置換指示信号により、前記仮データを前記動的制御データに置換するマルチプレクサと
を備えてなることを特徴とする請求項１４又は１５記載の半導体検査装置。 - 複数の原始データ列を圧縮して生成された複数の圧縮データ列を復元して複数の復元データ列を生成する圧縮データ復元方法において、
前記圧縮データ列と当該圧縮データ列の復元時に必要となる制御データとをそれぞれ含む、前記圧縮データ列ごとのユニットファイルより構成された主ファイルであって、当該制御データのうち当該圧縮データ列の生成後に判明する動的制御データの代わりに仮データを含む主ファイルを第１記憶部に格納し、
前記圧縮データ列の復元時に必要となる制御データのうち当該圧縮データ列の生成後に判明した動的制御データを含む副ファイルを第２記憶部に格納し、
前記圧縮データ列を復元して復元データ列を生成する際に、前記第１記憶部から前記ユニットファイルを読み出すとともに、前記第２記憶部から前記動的制御データを読出し、当該ユニットファイルごとに、前記制御データのうちの前記仮データを前記副ファイルの動的制御データと置換して置換済制御データを生成し、
かつ、前記ユニットファイルごとに前記圧縮データ列と置換済制御データとを入力して、当該置換済制御データを用いて当該圧縮データ列を復元して復元データ列を生成する
ことを特徴とするデータ圧縮復元方法。 - 前記置換済制御データを生成するにあたり、
前記圧縮データ列の復元順序と、当該圧縮データ列に対応する前記動的制御データの置換直前の配列順序とを一致させる
ことを特徴とする請求項１７記載のデータ圧縮復元方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08716199A JP4187345B2 (ja) | 1999-03-29 | 1999-03-29 | 圧縮データ復元装置、それを備えた半導体検査装置、及び、データ圧縮復元方法 |
| US09/536,337 US6629278B1 (en) | 1999-03-29 | 2000-03-25 | Compressed data restoration apparatus, semiconductor tester equipped with same, and data compression/restoration method |
| DE10015743A DE10015743B4 (de) | 1999-03-29 | 2000-03-29 | Vorrichtung zur Wiederherstellung komprimierter Daten, mit einer derartigen Vorrichtung ausgestattete Halbleiterprüfvorrichtung sowie Verfahren zur Komprimierung und Wiederherstellung von Daten |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08716199A JP4187345B2 (ja) | 1999-03-29 | 1999-03-29 | 圧縮データ復元装置、それを備えた半導体検査装置、及び、データ圧縮復元方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000286714A JP2000286714A (ja) | 2000-10-13 |
| JP4187345B2 true JP4187345B2 (ja) | 2008-11-26 |
Family
ID=13907272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08716199A Expired - Fee Related JP4187345B2 (ja) | 1999-03-29 | 1999-03-29 | 圧縮データ復元装置、それを備えた半導体検査装置、及び、データ圧縮復元方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6629278B1 (ja) |
| JP (1) | JP4187345B2 (ja) |
| DE (1) | DE10015743B4 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0815262B2 (ja) * | 1986-12-12 | 1996-02-14 | 株式会社日立製作所 | データ圧縮復元処理装置 |
| JPH0457570A (ja) * | 1990-06-27 | 1992-02-25 | Dainippon Screen Mfg Co Ltd | 画像処理装置 |
| JPH05126915A (ja) * | 1991-11-01 | 1993-05-25 | Mitsubishi Electric Corp | 半導体試験装置 |
| JP2932950B2 (ja) * | 1994-09-29 | 1999-08-09 | 日本ビクター株式会社 | データの圧縮・記録方法、データの圧縮・記録装置及び圧縮データの復号・再生方法、圧縮データの復号・再生装置 |
| US5983381A (en) * | 1997-12-31 | 1999-11-09 | Nec Usa Inc. | Partitioning and reordering methods for static test sequence compaction of sequential circuits |
-
1999
- 1999-03-29 JP JP08716199A patent/JP4187345B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-25 US US09/536,337 patent/US6629278B1/en not_active Expired - Lifetime
- 2000-03-29 DE DE10015743A patent/DE10015743B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE10015743A1 (de) | 2000-10-12 |
| JP2000286714A (ja) | 2000-10-13 |
| DE10015743B4 (de) | 2010-01-14 |
| US6629278B1 (en) | 2003-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5694402A (en) | System and method for structurally testing integrated circuit devices | |
| US7290186B1 (en) | Method and apparatus for a command based bist for testing memories | |
| US6499120B1 (en) | Usage of redundancy data for displaying failure bit maps for semiconductor devices | |
| KR20000053363A (ko) | 데이터 압축에 대한 메모리 테스터 | |
| EP0560940A1 (en) | DEVICE FOR AN IN-CIRCUIT TEST WITH A MINIMUM MEMORY. | |
| US5905986A (en) | Highly compressible representation of test pattern data | |
| JP4194785B2 (ja) | テストベクトルの圧縮方法 | |
| US7404109B2 (en) | Systems and methods for adaptively compressing test data | |
| JP4187345B2 (ja) | 圧縮データ復元装置、それを備えた半導体検査装置、及び、データ圧縮復元方法 | |
| US6532573B1 (en) | LSI verification method, LSI verification apparatus, and recording medium | |
| JP2005276317A (ja) | 試験装置及び試験方法 | |
| JP6715198B2 (ja) | メモリ検査装置 | |
| JP2878264B1 (ja) | トレーサ装置、トレースデータ圧縮方法および圧縮トレースデータ読み出し方法 | |
| JP4486383B2 (ja) | パターン発生器、及び試験装置 | |
| JPH102934A (ja) | 半導体検査プログラム作成方法 | |
| JP4952160B2 (ja) | 半導体試験装置 | |
| JP2006170873A (ja) | 情報処理装置、情報処理装置のテストパターンデータ圧縮方法及びプログラム | |
| JP2843071B2 (ja) | 論理回路の試験装置及びその試験方法 | |
| JP2940207B2 (ja) | 圧縮パターン生成方式 | |
| JP2009043299A (ja) | 半導体試験装置 | |
| JPH05100907A (ja) | フアームウエアの網羅率測定方式 | |
| JPH09319604A (ja) | 試験システム | |
| JPH10106295A (ja) | シュムデータ比較方法及び装置 | |
| JP2009015917A (ja) | 半導体試験装置 | |
| JPS59114650A (ja) | プログラムトレ−ス方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080909 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |