JP2006170873A - 情報処理装置、情報処理装置のテストパターンデータ圧縮方法及びプログラム - Google Patents
情報処理装置、情報処理装置のテストパターンデータ圧縮方法及びプログラム Download PDFInfo
- Publication number
- JP2006170873A JP2006170873A JP2004365583A JP2004365583A JP2006170873A JP 2006170873 A JP2006170873 A JP 2006170873A JP 2004365583 A JP2004365583 A JP 2004365583A JP 2004365583 A JP2004365583 A JP 2004365583A JP 2006170873 A JP2006170873 A JP 2006170873A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- test pattern
- pattern
- vector value
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】テストパターンデータのファイルサイズが大きくなると、ファイル格納のために、大容量の記憶装置(ディスク等)を必要とする。また、ネットワークによるファイルとなるため、ファイルサイズの削減が望まれているが実現は困難である。
【解決手段】テストパターンデータ作成部16により作成されたテストパターンデータに対し、データ圧縮部17は、1パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定すると共に、ある信号がテストパターンの時間又は周期方向に同一のパターンベクタ値が連続する場合に、ある信号が前の周期でベクタ値と同一の場合に同じベクタ値を継続するという無変更ベクタの指定を行い、その無変更ベクタの指定とその複写数の指定を併用することでデータ圧縮を行う。
【選択図】 図1
【解決手段】テストパターンデータ作成部16により作成されたテストパターンデータに対し、データ圧縮部17は、1パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定すると共に、ある信号がテストパターンの時間又は周期方向に同一のパターンベクタ値が連続する場合に、ある信号が前の周期でベクタ値と同一の場合に同じベクタ値を継続するという無変更ベクタの指定を行い、その無変更ベクタの指定とその複写数の指定を併用することでデータ圧縮を行う。
【選択図】 図1
Description
本発明は、LSIを含む大規模集積回路やプリント配線板等の論理回路の動作を試験するための信号変化を説明するテストパターンデータを作成し、そのテストパターンデータの記述方法及び言語仕様等を改善してテストパターンデータの圧縮を行う情報処理装置、情報処理装置のテストパターンデータ圧縮方法及びプログラムに関するものである。
§1:従来例1の説明
図11はLSI設計拠点及びLSI製造拠点を含むシステムの説明図である。図12は従来のテストパターン記述例、図13は従来のテストパターンベクタの説明図であり、A図は信号とパターンベクタとの対応、B図はパターンベクタ記述例を表現したタイムチャートである。図14は従来のテストパターン出力処理フローチャートである。以下、図11乃至図14に基づいて、従来例1を説明する。
(1) :LSI設計拠点及びLSI製造拠点を含むシステムの説明
(a) :図11において、VDTは、設計者が設計作業のために情報を入出力するディスプレイ端末である。WSは、CAD装置、LSI試験機を制御するコンピュータ、すなわち、ワークステーションである。HDは、コンピュータのプログラム、設計データ、試験データを格納するハードディスク装置である。計測器は、LSI試験に使用する計測器、試験ユニットなどである。
(a) :図11において、VDTは、設計者が設計作業のために情報を入出力するディスプレイ端末である。WSは、CAD装置、LSI試験機を制御するコンピュータ、すなわち、ワークステーションである。HDは、コンピュータのプログラム、設計データ、試験データを格納するハードディスク装置である。計測器は、LSI試験に使用する計測器、試験ユニットなどである。
(b) :LSI製造工場では製造したLSIを試験している。試験の目的は製造したLSIが機能性能を満たしていることを保証して出荷するためであり、不良原因を究明し、不良が発生する要因を取り除き製造プロセスを改善していくためである。試験は製品の品質保証、信頼性向上のために必須となっている。試験を行うためには、LSI試験機と被試験体となるLSIの品種ごとに作成されているテストパターンデータを必要とする。
(c) :テストパターンデータは、LSIへの入力信号パターンとLSIが正常に動作した場合の出力信号パターン(期待パターン)が記述されている。LSI試験機では入力信号に変換してLSIに入力し、LSIが動作して出力した電気信号から出力パターンを読み取り、期待パターンと照合することでLSIの良否を確認する。テストパターンデータの品質が試験の品質そのものであり最も重要なデータと言える。
(d) :LSI設計拠点ではCAD装置でコンピュータによるLSI設計を行っている。LSIの回路設計においては設計した回路が正常に機能し目的とする動作を行うかコンピュータによる検証を行う。検証作業はシミュレーションにより行われており、その過程でテストパターンデータが生成される。CAD装置で作成された設計情報はLSI製造のための情報として、テストパターンデータは試験のための情報としてLSI製造工場に送られて使用される。
(e) :LSIの設計拠点となる事業所とLSIの製造拠点となる工場は国内外に分散している場合が多く、ネットワークによる転送手段を使用して情報を送っている。LSIの回路規模が大きくなり、回路の動作を説明するテストパターンも比例して増加しており、そのファイルサイズは数ギガバイト、数十ギガバイトとなってきている。
(2) :テストパターンの説明
(a) :テストパターンデータの記述例
テストパターンデータはテキスト形式で作成される。1文字は1バイトとなるためファイルサイズはファイルに記述した文字数に比例して大きくなる。図12が従来のテストパターンの記述例である。
(a) :テストパターンデータの記述例
テストパターンデータはテキスト形式で作成される。1文字は1バイトとなるためファイルサイズはファイルに記述した文字数に比例して大きくなる。図12が従来のテストパターンの記述例である。
テストパターンは、図12の「SIGNAL」のキーワードで始まり、文の終了を示すセミコロン「;」までの間にテスト対象の信号リストを示し、図12の「VECTOR」のキーワードで始まり「ENDVECT」までの間に信号の動作を示すパターンベクタを記述する。
(b) :信号とパターンベクタとの対応
パターンベクタは、1信号/1文字で表し、信号数分のパターンベクタが文字列として記述され、1周期毎に区切られる。信号とパターンベクタとの対応を図13のA図に示す。信号数の増加と時間(周期)が多くなるほど比例して記述する文字が増え、ファイルサイズが大きくなることがわかる。
パターンベクタは、1信号/1文字で表し、信号数分のパターンベクタが文字列として記述され、1周期毎に区切られる。信号とパターンベクタとの対応を図13のA図に示す。信号数の増加と時間(周期)が多くなるほど比例して記述する文字が増え、ファイルサイズが大きくなることがわかる。
(c) :文字の意味
図12、図13のA図に示したパターンベクタに使用した文字の意味は次の通りである。
D:Low信号レベル入力(テスタから試験対象回路にLow信号レベルを印加)
U:High信号レベル入力(テスタから試験対象回路にHigh信号レベルを印加) L:Low信号レベル出力(試験対象回路がLow信号レベルを出力することをテスタで確認)
H:Low信号レベル出力(試験対象回路がHigh信号レベルを出力することをテスタで確認)
X:出力信号不定(試験対象回路が出力する信号レベルが不明(テストしない))
P:パルス信号入力(テスタから試験対象回路にパルス信号(Low→High→Lowにレベル変化)を印加)。
U:High信号レベル入力(テスタから試験対象回路にHigh信号レベルを印加) L:Low信号レベル出力(試験対象回路がLow信号レベルを出力することをテスタで確認)
H:Low信号レベル出力(試験対象回路がHigh信号レベルを出力することをテスタで確認)
X:出力信号不定(試験対象回路が出力する信号レベルが不明(テストしない))
P:パルス信号入力(テスタから試験対象回路にパルス信号(Low→High→Lowにレベル変化)を印加)。
(d) :タイムチャート表現
図13のA図に示したパターンベクタをタイムチャートで表すと、図13のB図のようになる。
図13のA図に示したパターンベクタをタイムチャートで表すと、図13のB図のようになる。
(3) :ファイル出力処理のフローの説明
図14は、従来方法でのテストパターンデータ出力処理フローチャートである。以下、図14に基づいて、従来方法でのテストパターンデータ出力処理を説明する。なお、図14において、S1〜S7は各処理ステップを示す。また、図14の中では説明していないが、ファイルのオープン処理やクローズ処理を別途行うものとする。また、ファイルデータ出力では、改行コードの挿入も適宜行うものとする。
図14は、従来方法でのテストパターンデータ出力処理フローチャートである。以下、図14に基づいて、従来方法でのテストパターンデータ出力処理を説明する。なお、図14において、S1〜S7は各処理ステップを示す。また、図14の中では説明していないが、ファイルのオープン処理やクローズ処理を別途行うものとする。また、ファイルデータ出力では、改行コードの挿入も適宜行うものとする。
(a) :プログラム領域の説明
VECT[i]:ベクタ(文字)を格納する領域、信号数分の領域を確保する。
VECT[i]:ベクタ(文字)を格納する領域、信号数分の領域を確保する。
i:信号をカウントする領域
(b) :処理の説明
処理を開始すると、先ず、テストパターンデータの生成終了か否かを判断し(S1)、生成終了であればこの処理を終了するが、生成終了でなければ、1周期分のテストパターンベクタVECT[信号数]を生成する(S2)。そして、信号カウンタのパラメータiをi=1とする(S3)。
(b) :処理の説明
処理を開始すると、先ず、テストパターンデータの生成終了か否かを判断し(S1)、生成終了であればこの処理を終了するが、生成終了でなければ、1周期分のテストパターンベクタVECT[信号数]を生成する(S2)。そして、信号カウンタのパラメータiをi=1とする(S3)。
次に、信号終了か否かを判断し(S4)、信号終了でなければ(i≦信号数)、パターンベクタVECT[i]をファイルに出力する(S5)。そして、信号カウンタi=i+1とし(S6)、S4の処理へ移行する。また、S4の処理において、信号終了ならば(i>信号数)であれば、ベクタ終了コード“;”をファイルへ出力し(S7)、S1の処理へ移行する。
§2:従来例2の説明
図15は他の従来例の説明図である。以下、図15を参照しながら、特許文献1を従来例2として説明する。
図15は他の従来例の説明図である。以下、図15を参照しながら、特許文献1を従来例2として説明する。
従来例2は、テストパターンのパターンメモリへの格納に要する時間を短縮して試験時間を低減し、テストパターンのデータ量の増大に対応できる半導体試験装置を提供するものである。図15中、1は大部分がテストパターン以外のテストプログラムを保持している磁気ディスクからなる外部ディスク、2は半導体試験装置本体、12は試験対象の半導体デバイスからなる被試験デバイスである。
半導体試験装置本体2は、その動作を制御する制御部3を有しており、制御部3は、CPU14とテストパターンを格納するパターンメモリ5とから構成されている。半導体試験装置本体2は、制御部3に加えて、波形発生器6、波形検出器7、直流測定器8、電源装置9、信号発生回路10も備えている。波形発生器6、信号発生回路10は、CPU14の制御によりテストパターンに従って試験用の所定の波形信号を発生する。
従来例2では、テストパターンを圧縮されたフォーマットで半導体メモリからなる外付パターンメモリ13に保持し、外付パターンメモリ13から読み出したテストパターンを、CPU14にてそのフォーマットをパターンメモリ5のフォーマットに変換した後、パターンメモリ5に転送する。
特開平5−126915号公報
(1) :前記従来例1で説明したように、LSI(大規模集積回路)、プリント配線板等の論理回路の動作を試験するためのテストパターンデータのファイルサイズが大きくなると、ファイル格納のために、LSI設計拠点(事業所)側にも、LSI製造拠点(工場)側にも大容量の記憶装置(例えば、磁気ディスク装置)を必要とする。また、ネットワークによるファイルとなるため、ファイルサイズの削減が望まれているが実現は困難である。
(2) :前記従来例2は、本発明の参考程度の内容であり、本発明の必須構成要件は含んでいない。
本発明は、前記の課題を解決するため、論理回路の動作を試験するための信号変化を説明するテストパターンデータを圧縮することで、転送するファイルサイズを小さくし、ファイル格納のためにLSI設計拠点(事業所)側でも、LSI製造拠点(工場)側でも記憶装置の記憶容量を削減できるようにすることを目的とする。
本発明は前記の目的を達成するため、次のように構成した。
(1) :論理回路の動作を試験するための信号変化を説明するテストパターンデータを作成して記憶装置へ出力する情報処理装置(例えば、CAD装置)において、前記テストパターンデータに対し、1パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定することでデータ圧縮を行うデータ圧縮手段(プログラム)を備えていることを特徴とする。
(2) :論理回路の動作を試験するための信号変化を説明するテストパターンデータを作成して記憶装置へ出力する情報処理装置(例えば、CAD装置)において、前記テストパターンデータに対し、1パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数の指定を行い、ある信号がテストパターンの時間又は周期方向に同一のパターンベクタ値が連続する場合に、ある信号が前の周期でベクタ値と同一の場合に同じベクタ値を継続するという無変更ベクタの指定を行うと共に、前記無変更ベクタの指定と前記複写数の指定を併用することでデータ圧縮を行うデータ圧縮手段(プログラム)を備えていることを特徴とする。
(3) :論理回路の動作を試験するための信号変化を説明するテストパターンデータを作成して記憶装置へ出力する情報処理装置(例えば、CAD装置)のテストパターンデータ圧縮方法において、前記テストパターンデータに対し、1パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定することでデータ圧縮を行うことを特徴とする。
(4) :論理回路の動作を試験するための信号変化を説明するテストパターンデータを作成して記憶装置へ出力する情報処理装置(例えば、CAD装置)のテストパターンデータ圧縮方法において、前記テストパターンデータに対し、1パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定する第1の手順と、ある信号がテストパターンの時間又は周期方向に同一のパターンベクタ値が連続する場合に、ある信号が前の周期でベクタ値と同一の場合に同じベクタ値を継続するという無変更ベクタの指定を行う第2の手順とを有し、前記第1の手順の複写数の指定と、前記第2の手順の無変更ベクタの指定とを併用することでデータ圧縮を行うことを特徴とする。
(作用)
図1は本発明の原理説明図である。以下、図1を参照しながら本発明の作用を説明する。
図1は本発明の原理説明図である。以下、図1を参照しながら本発明の作用を説明する。
(a) :図1において、情報処理装置のWS1では、図示しない入力装置から入力されたオペレータ等の指示に基づき、CPU11の指示によりテストパターンデータ作成部16がテストパターンデータを作成し記憶手段12に格納する。その後、CPU11の指示によりデータ圧縮部17が記憶手段12のテストパターンデータを取り出してデータ圧縮を行い、一旦、記憶手段12に格納する。
このようにしてデータ圧縮されたテストパターンデータは、CPU11の制御により、記憶手段12から読み出されて外部記憶装置(例えば、ハードディスク装置)3Aに出力される。この場合、前記(1) 乃至(4) では次のようにしてデータ圧縮処理を行う。
(b) :前記(1) では、情報処理装置のデータ圧縮手段(プログラム)は、前記テストパターンデータに対し、1パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定することでデータ圧縮を行う。
(c) :前記(2) では、情報処理装置のデータ圧縮手段(プログラム)は、前記テストパターンデータに対し、1パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数の指定を行い、ある信号がテストパターンの時間又は周期方向に同一のパターンベクタ値が連続する場合に、ある信号が前の周期でベクタ値と同一の場合に同じベクタ値を継続するという無変更ベクタの指定を行うと共に、前記無変更ベクタの指定と前記複写数の指定を併用することでデータ圧縮を行う。
(d) :前記(3) では、前記テストパターンデータに対し、1パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定することでデータ圧縮を行う。(プログラムによる処理)
(e) :前記(4) では、前記テストパターンデータに対し、1パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定する第1の手順と、ある信号がテストパターンの時間又は周期方向に同一のパターンベクタ値が連続する場合に、ある信号が前の周期でベクタ値と同一の場合に同じベクタ値を継続するという無変更ベクタの指定を行う第2の手順とを有し、前記第1の手順の複写数の指定と、前記第2の手順の無変更ベクタの指定とを併用することでデータ圧縮を行う。(プログラムによる処理)
(f) :前記(b) 乃至(e) では、それぞれ、論理回路の動作を試験するための信号変化を説明するテストパターンデータを圧縮することで、転送するファイルサイズを小さくし、ファイル格納のためにLSI設計拠点(事業所)側でも、LSI製造拠点(工場)側でも記憶装置の記憶容量を削減できる。
(e) :前記(4) では、前記テストパターンデータに対し、1パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定する第1の手順と、ある信号がテストパターンの時間又は周期方向に同一のパターンベクタ値が連続する場合に、ある信号が前の周期でベクタ値と同一の場合に同じベクタ値を継続するという無変更ベクタの指定を行う第2の手順とを有し、前記第1の手順の複写数の指定と、前記第2の手順の無変更ベクタの指定とを併用することでデータ圧縮を行う。(プログラムによる処理)
(f) :前記(b) 乃至(e) では、それぞれ、論理回路の動作を試験するための信号変化を説明するテストパターンデータを圧縮することで、転送するファイルサイズを小さくし、ファイル格納のためにLSI設計拠点(事業所)側でも、LSI製造拠点(工場)側でも記憶装置の記憶容量を削減できる。
(1) :ファイルサイズが小さくなるため、試験機システムで装備する記憶装置の使用効率がアップできる。
(2) :ファイルサイズが小さくなるため、記憶装置に多数のテストパターンデータの格納保存が可能となるため、テストパターンデータの入れ替え回数を少なくすることができる。
(3) :ファイルサイズが小さくなるため、今まで格納できなかったテストパターンデータが格納可能となるため、記憶装置の増設が必要なくなる。
(4) :ネットワークでのデータ転送量の削減が可能になる。
(5) :論理回路の動作を試験するための信号変化を説明するテストパターンデータを圧縮することで、転送するファイルサイズを小さくし、ファイル格納のためにLSI設計拠点(事業所)側でも、LSI製造拠点(工場)側でも記憶装置の記憶容量を削減できる。
(6) :転送時間の短縮による記憶装置の使用効率アップ、回線の増設、高速化などの設備コストアップの低減が可能になる。
以下、情報処理装置をCAD装置に適用した例について説明する。なお、図11に示したLSI設計拠点及びLSI製造拠点を含むシステムの説明図は本発明でも同じである。
§1:装置の構成の説明
図2はCAD装置の構成図であり、図11のLSI設計拠点となる1つの事業所のCAD装置を詳細に示してある。但し、図2のプログラム記憶装置13内のプログラム自体は図11とは異なっている。
図2はCAD装置の構成図であり、図11のLSI設計拠点となる1つの事業所のCAD装置を詳細に示してある。但し、図2のプログラム記憶装置13内のプログラム自体は図11とは異なっている。
図2に示したように、CAD装置には、ワークステーション(以下「WS」とも記す)1と、該WS1に接続されたディスプレイ端末2と、ハードディスク装置(以下「HD」とも記す)3等で構成されている。また、WS1には、WS1内の各種制御や処理を行うCPU11と、記憶手段(例えば、半導体メモリ)12と、テストパターンデータ作成プログラム、データ圧縮プログラムを含む各種処理を行うためのプログラムを格納したプログラム記憶装置13と、外部の装置と通信を行う際の通信制御を行う通信制御部14と、外部のI/O機器とのインターフェース制御等を行うI/O制御部15等が設けてある。
記憶手段12はCPU11が作業用として使用するものであり、作成途中や作成済のテストパターンデータを格納したり、或いはデータ圧縮する途中や圧縮済みのテストパターンデータを格納したりするものである。ハードディスク装置(HD)3は、記憶手段12に格納されている圧縮済みのテストパターンデータを出力して格納するものである。
このようなCAD装置では、CPU11がプログラム記憶装置13から必要なプログラムを取り出して実行することにより、各種処理、(例えば、テストパターンデータ作成処理、テストパターンデータ圧縮処理、記憶手段12やハードディスク装置3へのデータ格納処理等)を行う。
そして、前記テストパターンデータ圧縮処理で圧縮されたデータは、一旦記憶手段12に格納された後、該記憶手段12からハードディスク装置3へ出力される。そして、ハードディスク装置3に格納された圧縮済みのテストパターンデータは、CPU11と通信制御部14の制御により、通信回線を介してLSI製造拠点の工場等へ送信され、ハードディスク装置(HD)に格納された後、該LSI製造拠点の工場等で論理回路の動作試験等が行われる。
§2:テストパターンデータ圧縮・復元処理の説明
以下、図3乃至図8に基づいてテストパターンデータ圧縮・復元処理を説明する。
以下、図3乃至図8に基づいてテストパターンデータ圧縮・復元処理を説明する。
(1) :テストパターンデータ圧縮処理の概要
(a) :前記CAD装置では、CPU11がプログラム記憶装置13から必要なプログラム(テストパターンデータ作成用のプログラム)を読み出して実行することにより、LSIやプリント基板等に使用されている論理回路の動作を試験するための信号変化を説明するテストパターンデータを作成した後、そのデータを記憶手段12に格納する。
(a) :前記CAD装置では、CPU11がプログラム記憶装置13から必要なプログラム(テストパターンデータ作成用のプログラム)を読み出して実行することにより、LSIやプリント基板等に使用されている論理回路の動作を試験するための信号変化を説明するテストパターンデータを作成した後、そのデータを記憶手段12に格納する。
その後、CPU11は、プログラム記憶装置13から必要なプログラム(テストパターンデータ圧縮用のプログラム)を読み出して実行することにより、記憶手段12から前記テストパターンデータを読み出し、データ圧縮処理を行う。
この場合、前記作成したテストパターンデータに対し、前周期と同じベクタ(変更無し)を意味するベクタを新たに導入し、更に同じベクタが連続する場合の複写数の指定を可能にする。そして、圧縮したデータも記憶手段12に格納しておく。
(b) :前記のようにしてデータ圧縮処理を行なった場合のデータ圧縮処理例は次の通りである。
データ圧縮処理例1:テストパターンデータに対し、1パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定することでデータ圧縮を行う。
データ圧縮処理例2:テストパターンデータに対し、1パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定すると共に、ある信号がテストパターンの時間又は周期方向に同一のパターンベクタ値が連続する場合に、ある信号が前の周期でベクタ値と同一の場合に同じベクタ値を継続するという無変更ベクタの指定を行い、その無変更ベクタの指定とその複写数の指定を併用することでデータ圧縮を行う。
(2) :パターンベクタ記述方法の説明
(a) :前記のように、前周期と同じベクタ(変更なし)を意味するベクタを新たに導入し、さらに同じベクタが連続する場合の複写数の指定を可能とする。パターンベクタ記述形式を図3のA図に示す。この例では、ベクタ[複写数]ベクタ[複写数]・・・;となる。この場合、[]は説明上使用したものでかっこ内の複写数の記述を省略できることを意味する。また、セミコロン(;)は1周期分のパターンベクタ値の終わりを意味する。
(a) :前記のように、前周期と同じベクタ(変更なし)を意味するベクタを新たに導入し、さらに同じベクタが連続する場合の複写数の指定を可能とする。パターンベクタ記述形式を図3のA図に示す。この例では、ベクタ[複写数]ベクタ[複写数]・・・;となる。この場合、[]は説明上使用したものでかっこ内の複写数の記述を省略できることを意味する。また、セミコロン(;)は1周期分のパターンベクタ値の終わりを意味する。
(b) :ベクタは数字以外の文字を使用して表す。本来のベクタの他に前周期と同じベクタ(変更なし)を意味するベクタを指定できるようにする。以下はその例である。
D:Low信号レベル入力(テスタから試験対象回路にLow信号レベルを印加)
U:High信号レベル入力(テスタから試験対象回路にHigh信号レベルを印加) L:Low信号レベル出力(試験対象回路がLow信号レベルを出力することをテスタで確認)
H:Low信号レベル出力(試験対象回路がHigh信号レベルを出力することをテスタで確認)
X:出力信号不定(試験対象回路が出力する信号レベルが不明(テストしない))
P:パルス信号入力(テスタから試験対象回路にパルス信号(Low→High→Lowにレベル変化)を印加)。
U:High信号レベル入力(テスタから試験対象回路にHigh信号レベルを印加) L:Low信号レベル出力(試験対象回路がLow信号レベルを出力することをテスタで確認)
H:Low信号レベル出力(試験対象回路がHigh信号レベルを出力することをテスタで確認)
X:出力信号不定(試験対象回路が出力する信号レベルが不明(テストしない))
P:パルス信号入力(テスタから試験対象回路にパルス信号(Low→High→Lowにレベル変化)を印加)。
.:前の周期と同じベクタ(変更なし)
複写数は10進数で指定する。同じベクタが連続しない(複写数=1)の場合は省略とする。
複写数は10進数で指定する。同じベクタが連続しない(複写数=1)の場合は省略とする。
図3のB図が従来例で説明した図13のA図の記述例を改善し直した結果(本発明による記述)である。
(3) :改善(本発明)による特徴の説明
(a) :図4のA図が従来方法によるパターンベクタの記述例である。図4のB図は、図4のA図のパターンベクタの記述を連続数の指定を行う方法の記述に変更(従来例から本発明の記述方法に変更)した結果である。使用文字数が図4のA図の場合よりも少なくできる(サイズ削減効果がある。)
(b) :図5のA図(例1)は、図4のA図のパターンベクタの記述に対して無変化ベクタを使用した場合の記述である。図5のB(例2)は、ベクタ無変化指定を行った図5のA図(例1)の記述方法と連続数の指定を行って記述した結果である。ベクタ無変化指定を行わない図4のB図に対して連続数の指定を行った結果の図5のB図の場合の方がより文字数の削減効果がより高いことが分かる。
(a) :図4のA図が従来方法によるパターンベクタの記述例である。図4のB図は、図4のA図のパターンベクタの記述を連続数の指定を行う方法の記述に変更(従来例から本発明の記述方法に変更)した結果である。使用文字数が図4のA図の場合よりも少なくできる(サイズ削減効果がある。)
(b) :図5のA図(例1)は、図4のA図のパターンベクタの記述に対して無変化ベクタを使用した場合の記述である。図5のB(例2)は、ベクタ無変化指定を行った図5のA図(例1)の記述方法と連続数の指定を行って記述した結果である。ベクタ無変化指定を行わない図4のB図に対して連続数の指定を行った結果の図5のB図の場合の方がより文字数の削減効果がより高いことが分かる。
図5のC図(例3)は変化点だけを重視すればよいのでパターン後部が無変更の場合には無変更を指定したとみなし、その記述を省略した結果である。この記述方法が本発明の最終形で圧縮効果が最も大きい。
(4) :パターン圧縮・復元方法の説明
以下、本発明の記述方法によるパターン圧縮・復元方法を詳細に説明する。
以下、本発明の記述方法によるパターン圧縮・復元方法を詳細に説明する。
(a) :パターン圧縮方法
以下、図6、図7に基づいてパターン圧縮方法を説明する。
以下、図6、図7に基づいてパターン圧縮方法を説明する。
図6において、圧縮ステップ1ではベクタ無変化指定を行うもので、圧縮しようとするパターンを前パターン(前の周期)と比較して同一ベクタの場合は、無変更を意味するピリオド“.”に置き換える。1パターン目(最初の周期)はその前の情報がないためパターン1のベクタ列をそのままパターン3とする。
パターン2は、2番目と17番目の信号のみベクタが“U”から“D”に変更があったため新しいベクタ“D”を指定し、変更のなかった他の信号ピンは全て無変更のベクタを表すピリオド“.”に置き換えパターン4とする。
圧縮ステップ2では、複写数を指定することでパターン圧縮を行う。先ず、圧縮しようとするパターン列を調べ、信号の並びで同じベクタが連続する場合にそのベクタと並ぶ個数(複写数)を指定する記述に書き換える。パターン3からパターン5への圧縮を図解すると、図7のA図(例1)のようになる。パターン4からパターン6への圧縮を図解すると、図7のB図(例2)のようになる。この場合、ベクタ列の最後部にある無変更ベクタは省略する。
(b) :パターン復元方法
以下、図8に基づいて、パターン復元方法を説明する。
以下、図8に基づいて、パターン復元方法を説明する。
図8において、復元ステップ1では、指定されたベクタを複写数の指定が無い場合はそのまま、複写数の指定がある場合には、複写数分展開する。パターン5からパターン3への復元を図解すると図8のA図(例1)のようになる。
無変更ベクタを含めパターンベクタを複写数の指定に従って展開する。指定されなかった信号は無変更を示す“.”とする。パターン6からパターン4への復元を図解すると図8のB図(例2)のようになる。
復元ステップ2では、無変更を示す“.”を本来指定されていたベクタに戻す処理を行う。パターン3は無変更が無く、そのままパターン1とする。パターン4の無変更のところを前周期のパターン1のベクタに置き換えることでパターン2に復元する。パターン4からパターン2への復元を図解すると図8のC図(例3)のようになる。
§3:フローチャートによる処理の説明
(1) :例1のテストパターンデータ出力処理
図9は、例1のテストパターンデータ出力処理フローチャートである。以下、図9に基づいて、例1のテストパターンデータ出力処理(作成済みテストパターンデータの圧縮から圧縮済みデータのハードディスク装置3への出力処理)を説明する。なお、図9において、S11〜S25は各処理ステップを示す。
(1) :例1のテストパターンデータ出力処理
図9は、例1のテストパターンデータ出力処理フローチャートである。以下、図9に基づいて、例1のテストパターンデータ出力処理(作成済みテストパターンデータの圧縮から圧縮済みデータのハードディスク装置3への出力処理)を説明する。なお、図9において、S11〜S25は各処理ステップを示す。
(a) :プログラム領域の説明
VECT[i]:ベクタ(文字)を格納する領域、信号数分の領域を確保する。
VECT[i]:ベクタ(文字)を格納する領域、信号数分の領域を確保する。
VC[i]:最新のベクタ(文字)を格納する領域、信号数分の領域を確保する。処理開始時には最新のベクタは不明なので、バイナリ0の“NULL”を設定する。
i:信号をカウントする領域
N:複写数をカウントする領域
(b) :処理の説明
処理を開始すると、先ず、テストパターンベクタの生成終了か否かを判断し(S11)、生成終了ならばこの処理を終了するが、生成終了でなければ、1周期分のテストパターンベクタVECT[信号数]を生成する(S12)。そして、信号カウンタにi=1を設定し(S13)、信号終了か否かを判定する(S14)。
N:複写数をカウントする領域
(b) :処理の説明
処理を開始すると、先ず、テストパターンベクタの生成終了か否かを判断し(S11)、生成終了ならばこの処理を終了するが、生成終了でなければ、1周期分のテストパターンベクタVECT[信号数]を生成する(S12)。そして、信号カウンタにi=1を設定し(S13)、信号終了か否かを判定する(S14)。
その結果、信号終了でなければ(i≦信号数)、先頭信号か否かを判断し(S15)、その結果、先頭信号でなければ(i>1)、前信号と同じベクタか否かを判断する(S16)。そして、前信号と同じベクタでなければ、複写数Nを判断する(S17)。そして、複写数Nが1より大きい(N>1)場合は、複写数Nを10進数に変換してファイル出力する(S18)。
次に、パターンベクタVECT[i]をファイル出力し(S19)、複写数NをN=1とし(S20)、信号カウンタi=i+1(iをインクリメント)として(S21)、S14の処理へ移行する。
一方、S14の処理において、信号終了(i>信号数)であれば、複写数Nを判断し(S23)、複写数N>2であれば、複写数Nを10進数に変換してファイル出力し(S24)、ベクタ終了コード“;”をファイル出力して(S25)S11の処理へ移行する。また、S23の処理において、複写数N=1であれば、S25の処理へ移行する。
また、S15の処理において、先頭信号がi=1の場合、及びS17の処理において、複写数N=1の場合には、S19の処理へ移行する。また、S16の処理において、前信号と同じベクタ(VECT[i]=VECT[i−1])の場合には、複写数カウントアップ(N=N+1)(S22)としてS21の処理へ移行する。
(2) :例2のテストパターンデータ出力処理
以下、図10に基づいて、例2のテストパターンデータ出力処理(作成済みテストパターンデータの圧縮から圧縮済みデータのハードディスク装置3への出力処理)を説明する。なお、図10において、S31〜S49は各処理ステップを示す。
以下、図10に基づいて、例2のテストパターンデータ出力処理(作成済みテストパターンデータの圧縮から圧縮済みデータのハードディスク装置3への出力処理)を説明する。なお、図10において、S31〜S49は各処理ステップを示す。
(a) :プログラム領域の説明
VECT[i]:ベクタ(文字)を格納する領域、信号数分の領域を確保する。
VECT[i]:ベクタ(文字)を格納する領域、信号数分の領域を確保する。
VC[i]:最新のベクタ(文字)を格納する領域、信号数分の領域を確保する。処理開始時には最新のベクタは不明なので、バイナリ0の“NULL”を設定する。
i:信号をカウントする領域
N:複写数をカウントする領域
(b) :処理の説明
処理を開始すると、先ず、最新ベクタ領域クリアVC[信号数]=NULLとして(S31)、生成終了かを判断する(S32)。そして、テストパターンベクタの生成終了であればこの処理を終了するが、生成終了でなければ、テストパターンベクタVECT[信号数]を生成し(S33)、信号カウンタi=1とする(S34)。
N:複写数をカウントする領域
(b) :処理の説明
処理を開始すると、先ず、最新ベクタ領域クリアVC[信号数]=NULLとして(S31)、生成終了かを判断する(S32)。そして、テストパターンベクタの生成終了であればこの処理を終了するが、生成終了でなければ、テストパターンベクタVECT[信号数]を生成し(S33)、信号カウンタi=1とする(S34)。
次に、信号終了か否かを判断し(S35)、信号終了でなければ(VECT[i]=VC[i])、ベクタ変更か否かを判断する(S36)。そして、ベクタ変更ありの場合には、最新ベクタ値保存(VC[i]=VECT[i])を行う(S37)。
次に、先頭信号か否かを判断し(S39)、先頭信号でなければ(i>1)、前信号と同じベクタか否かを判断する(S40)。そして、前信号と同じベクタでなければ、複写数Nを判断する(S41)。そして、複写数Nが1より大きい(N>1)場合は、複写数Nを10進数に変換してファイル出力する(S42)。
次に、パターンベクタVECT[i]をファイル出力する(S43)。そして、複写数NをN=1とし(S44)、信号カウンタi=i+1(iをインクリメント)として(S45)、S35の処理へ移行する。また、S40の処理において、前信号と同じベクタであれば(VECT[i]=VECT[i−1])、複写数Nをカウントアップ(N=N+1)(S46)してS45の処理へ移行する。
また、S39の処理において、先頭信号(i=1)の場合、及びS41の処理において、複写数N=1の場合には、S43の処理へ移行する。また、S36の処理において、ベクタ変更なし(VECT[i]=VC[i])の場合には、ベクタを無変更に置き換えVECT[i]=“.”としてS39の処理へ移行する。
一方、S35の処理において、信号終了(i>信号数)であれば、複写数Nを判断し(S47)、複写数NがN>2であれば、複写数Nを10進数に変換してファイル出力する(S48)。そして、ベクタ終了コード“;”をファイル出力して(S49)S32の処理へ移行する。また、S47の処理において、複写数N=1であれば、S49の処理へ移行する。
1 ワークステーション(WS)
2 ディスプレイ端末
3 ハードディスク装置(HD)
3A 外部記憶装置
11 CPU(中央演算処理装置)
12 記憶手段
13 プログラム記憶装置
14 通信制御部
15 I/O制御部
16 テストパタテーンデータ作成部
17 データ圧縮部
Claims (5)
- 論理回路の動作を試験するための信号変化を説明するテストパターンデータを作成して記憶装置へ出力する情報処理装置において、
前記テストパターンデータに対し、1パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定することでデータ圧縮を行うデータ圧縮手段を備えていることを特徴とする情報処理装置。 - 論理回路の動作を試験するための信号変化を説明するテストパターンデータを作成して記憶装置へ出力する情報処理装置において、
前記テストパターンデータに対し、1パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数の指定を行い、
ある信号がテストパターンの時間又は周期方向に同一のパターンベクタ値が連続する場合に、ある信号が前の周期でベクタ値と同一の場合に同じベクタ値を継続するという無変更ベクタの指定を行うと共に、
前記無変更ベクタの指定と前記複写数の指定を併用することでデータ圧縮を行うデータ圧縮手段を備えていることを特徴とする情報処理装置。 - 論理回路の動作を試験するための信号変化を説明するテストパターンデータを作成して記憶装置へ出力する情報処理装置のテストパターンデータ圧縮方法において、
前記テストパターンデータに対し、1パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定することでデータ圧縮を行うことを特徴とする情報処理装置のテストパターンデータ圧縮方法。 - 論理回路の動作を試験するための信号変化を説明するテストパターンデータを作成して記憶装置へ出力する情報処理装置のテストパターンデータ圧縮方法において、
前記テストパターンデータに対し、1パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定する第1の手順と、
ある信号がテストパターンの時間又は周期方向に同一のパターンベクタ値が連続する場合に、ある信号が前の周期でベクタ値と同一の場合に同じベクタ値を継続するという無変更ベクタの指定を行う第2の手順とを有し、
前記第1の手順の複写数の指定と、前記第2の手順の無変更ベクタの指定とを併用することでデータ圧縮を行うことを特徴とする情報処理装置のテストパターンデータ圧縮方法。 - テストパターンデータに対し、1パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定する第1の手順と、
ある信号がテストパターンの時間又は周期方向に同一のパターンベクタ値が連続する場合に、ある信号が前の周期でベクタ値と同一の場合に同じベクタ値を継続するという無変更ベクタの指定を行う第2の手順とを有し、
前記第1の手順の複写数の指定と、前記第2の手順の無変更ベクタの指定とを併用することでデータ圧縮を行う手順をコンピュータに実現させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004365583A JP2006170873A (ja) | 2004-12-17 | 2004-12-17 | 情報処理装置、情報処理装置のテストパターンデータ圧縮方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004365583A JP2006170873A (ja) | 2004-12-17 | 2004-12-17 | 情報処理装置、情報処理装置のテストパターンデータ圧縮方法及びプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006170873A true JP2006170873A (ja) | 2006-06-29 |
Family
ID=36671789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004365583A Pending JP2006170873A (ja) | 2004-12-17 | 2004-12-17 | 情報処理装置、情報処理装置のテストパターンデータ圧縮方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006170873A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008107254A (ja) * | 2006-10-27 | 2008-05-08 | Yokogawa Electric Corp | デバイス試験システム、サーバ、デバイステスタ、およびパターンデータ設定方法 |
WO2010035450A1 (ja) * | 2008-09-26 | 2010-04-01 | 株式会社アドバンテスト | 試験モジュール、試験装置および試験方法 |
WO2010035447A1 (ja) * | 2008-09-26 | 2010-04-01 | 株式会社アドバンテスト | 試験モジュール、試験装置および試験方法 |
JP2014178735A (ja) * | 2013-03-13 | 2014-09-25 | Nec Commun Syst Ltd | 情報処理装置、情報処理システム及び情報処理方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6028374A (ja) * | 1983-07-27 | 1985-02-13 | Nec Corp | 符号化および復号化装置 |
JPS6467075A (en) * | 1987-09-07 | 1989-03-13 | Fujitsu Ltd | Picture data compressing system |
JPH01296288A (ja) * | 1988-05-25 | 1989-11-29 | Canon Inc | パターン読取装置 |
JPH0213864A (ja) * | 1988-07-01 | 1990-01-18 | Advantest Corp | Ic試験用パターン圧縮方法及びこれを用いたic試験用パターン発生装置 |
JPH1114712A (ja) * | 1997-06-25 | 1999-01-22 | Nec Ic Microcomput Syst Ltd | 論理回路のテストパタン生成装置および生成方法 |
-
2004
- 2004-12-17 JP JP2004365583A patent/JP2006170873A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6028374A (ja) * | 1983-07-27 | 1985-02-13 | Nec Corp | 符号化および復号化装置 |
JPS6467075A (en) * | 1987-09-07 | 1989-03-13 | Fujitsu Ltd | Picture data compressing system |
JPH01296288A (ja) * | 1988-05-25 | 1989-11-29 | Canon Inc | パターン読取装置 |
JPH0213864A (ja) * | 1988-07-01 | 1990-01-18 | Advantest Corp | Ic試験用パターン圧縮方法及びこれを用いたic試験用パターン発生装置 |
JPH1114712A (ja) * | 1997-06-25 | 1999-01-22 | Nec Ic Microcomput Syst Ltd | 論理回路のテストパタン生成装置および生成方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008107254A (ja) * | 2006-10-27 | 2008-05-08 | Yokogawa Electric Corp | デバイス試験システム、サーバ、デバイステスタ、およびパターンデータ設定方法 |
WO2010035450A1 (ja) * | 2008-09-26 | 2010-04-01 | 株式会社アドバンテスト | 試験モジュール、試験装置および試験方法 |
WO2010035447A1 (ja) * | 2008-09-26 | 2010-04-01 | 株式会社アドバンテスト | 試験モジュール、試験装置および試験方法 |
CN102165327A (zh) * | 2008-09-26 | 2011-08-24 | 爱德万测试株式会社 | 测试模块、测试装置及测试方法 |
CN102165326A (zh) * | 2008-09-26 | 2011-08-24 | 爱德万测试株式会社 | 测试模块、测试装置及测试方法 |
JPWO2010035450A1 (ja) * | 2008-09-26 | 2012-02-16 | 株式会社アドバンテスト | 試験モジュール、試験装置および試験方法 |
JPWO2010035447A1 (ja) * | 2008-09-26 | 2012-02-16 | 株式会社アドバンテスト | 試験モジュール、試験装置および試験方法 |
JP2014178735A (ja) * | 2013-03-13 | 2014-09-25 | Nec Commun Syst Ltd | 情報処理装置、情報処理システム及び情報処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100483876B1 (ko) | 반도체 집적 회로 설계 및 검증 시스템 | |
JP2002535684A (ja) | 集積回路のリアルバージョンテストとシミュレートバージョンテストを行うシステム | |
JPH11153655A (ja) | 圧縮されたディジタルテストデータを用いたicチップ検査装置及び該検査装置を用いたicチップ検査方法 | |
JP2005141624A (ja) | 検証装置、検証方法およびプログラム | |
JPH09318713A (ja) | 半導体試験装置 | |
JP2003141206A (ja) | Lsiテスト・データのタイミング検証方法およびlsiテスト・データのタイミング検証プログラム | |
JP2002311111A (ja) | テストベクトルの圧縮方法 | |
CN114691371A (zh) | 多线程同时转换Pattern的方法及装置 | |
TW446867B (en) | High speed test pattern evaluation apparatus | |
JPH10283394A (ja) | 故障シミュレーション方法 | |
JP2006170873A (ja) | 情報処理装置、情報処理装置のテストパターンデータ圧縮方法及びプログラム | |
JP2001357095A (ja) | 半導体装置設計支援装置 | |
US6536020B2 (en) | Efficient generation of optimum test data | |
JP4370335B2 (ja) | Lsi解析プログラム、該プログラムを記録した記録媒体、lsi解析装置、およびlsi解析方法 | |
US20070266361A1 (en) | Logic verification method, logic verification apparatus and recording medium | |
JP2002365346A (ja) | テスト刺激コンパクション装置および方法 | |
JPH1048300A (ja) | 個別テストプログラム作成方式 | |
JP2006322931A (ja) | 集積回路検査装置 | |
US6035112A (en) | Cell library generating method and apparatus | |
JP4255270B2 (ja) | シミュレーション装置の実行方法、およびシミュレーション装置 | |
JP3267258B2 (ja) | テストグループ作成装置及びその作成方法 | |
US6961887B1 (en) | Streamlined LASAR-to-L200 post-processing for CASS | |
JP2843071B2 (ja) | 論理回路の試験装置及びその試験方法 | |
JP3602224B2 (ja) | テストパターン圧縮装置 | |
JP6193674B2 (ja) | 変換回路設計装置、変換回路設計プログラムおよび変換回路設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100330 |