JP6193674B2 - 変換回路設計装置、変換回路設計プログラムおよび変換回路設計方法 - Google Patents
変換回路設計装置、変換回路設計プログラムおよび変換回路設計方法 Download PDFInfo
- Publication number
- JP6193674B2 JP6193674B2 JP2013164520A JP2013164520A JP6193674B2 JP 6193674 B2 JP6193674 B2 JP 6193674B2 JP 2013164520 A JP2013164520 A JP 2013164520A JP 2013164520 A JP2013164520 A JP 2013164520A JP 6193674 B2 JP6193674 B2 JP 6193674B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- replacement
- relationship
- conversion circuit
- signal pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
LSIはLarge Scale Integrationの略称であり、FPGAはField Programmable Gate Arrayの略称である。
高機能回路および高機能回路の設計ファイルは「IP(Intellectual Property)」と呼ばれる。
しかし、高機能回路の入出力信号の数が多い場合、入出力信号の波形情報を適宜に変更するためには多くの時間および労力を要する。
置き換え前の電子回路の入出力信号を表す置き換え前の信号パターンと、前記置き換え前の電子回路の代わりに新たに用いられる置き換え後の電子回路の入出力信号を表す置き換え後の信号パターンと、を記憶する信号パターン記憶部と、
前記信号パターン記憶部に記憶される前記置き換え前の信号パターンと前記信号パターン記憶部に記憶される前記置き換え後の信号パターンとを比較し、比較結果に基づいて前記置き換え前の信号パターンと前記置き換え後の信号パターンとの信号パターンの関係を判定する信号関係判定部と、
前記信号関係判定部によって判定された前記信号パターンの関係に基づいて、前記置き換え前の信号パターンで表される信号を前記置き換え後の信号パターンで表される信号に変換し、または、前記置き換え後の信号パターンで表される信号を前記置き換え前の信号パターンで表される信号に変換する変換回路に関する設計ファイルを生成する変換回路設計部とを備える。
置き換え前の電子回路用の入出力信号と置き換え後の電子回路用の入出力信号とを相互に変換するインタフェース変換回路を容易に設計する形態について説明する。
実施の形態1におけるインタフェース変換回路設計装置100の機能構成について、図1に基づいて説明する。
IF変換回路は、集積回路を構成する一部の高機能回路(電子回路の一例)を別のものに置き換える際に、置き換え前の高機能回路のインタフェースと置き換え後の高機能回路のインタフェースとの互換性を確保するために用いられる。
例えば、IF変換回路は、置き換え後の高機能回路からの出力信号を置き換え前の高機能回路の出力形式に変換する。また、IF変換回路は、置き換え前の高機能回路に対する入力信号を置き換え後の高機能回路の入力形式に変換する。
高機能回路は置き換える電子回路の一例であり、IF変換回路は一般の電子回路の入出力信号を変換するものであっても構わない。
実施の形態1におけるIPの置き換え例について、図2および図3に基づいて説明する。
この場合、IPb211の出力信号をIPa210の出力信号の形式に変換するIF変換回路230が用いられる。
この場合、IPa210に対する入力信号をIPb211の入力信号の形式に変換するIF変換回路230が用いられる。
インタフェース変換回路設計装置100は、IPデータ入力部110と、信号データ生成部120と、信号関係判定部130と、信号関係編集部140と、IF変換回路設計部150と、装置記憶部190(信号パターン記憶部の一例)とを備える。
起動・終了信号データ(101、102)は起動信号データおよび終了信号データを意味する。起動信号データはIPを起動するための信号(起動信号または起点信号ともいう)の波形パターンを示し、終了信号データはIPの一連の動作(シーケンスともいう)が終了したことを意味する信号(終了信号または終点信号ともいう)の波形パターンを示す。
IP設計ファイル(103、104)は、IPの設計情報(例えば、回路構成)を示す。例えば、IP設計ファイルはHDL(Hardware Description Language)で記述される。
信号データ生成部120は、置き換え後のIPの起動・終了信号データ102およびIP設計ファイル104を用いて、置き換え後のIPの信号ファイル192を生成する。
信号ファイル(191、192)は、起動信号、終了信号または状態信号などの入出力信号のデータを含む。状態信号データは、IPの内部状態を表す状態信号の波形パターンを示す。
信号ファイルを生成する方法は、従来のフォーマル検証ツールによる生成方法と同様である。
また、信号関係編集部140は、信号関係図ファイル194を表示し、ユーザの指示に従って信号関係ファイル193および信号関係図ファイル194を編集する。
IF変換回路設計ファイル199は、IF変換回路の設計情報(例えば、回路構成)を示す。例えば、IF変換回路設計ファイル199はHDLで記述される。
例えば、装置記憶部190は、起動・終了信号データ(101、102)、IP設計ファイル(103、104)、信号ファイル(191、192)、信号関係ファイル193、信号関係図ファイル194およびIF変換回路設計ファイル199を記憶する。
実施の形態1におけるインタフェース変換回路設計方法について、図4に基づいて説明する。
このとき、インタフェース変換回路設計装置100のIPデータ入力部110は、置き換え前のIPの起動・終了信号データ101およびIP設計ファイル103を入力する。また、IPデータ入力部110は、置き換え後のIPの起動・終了信号データ102およびIP設計ファイル104を入力する。
S110の後、処理はS120に進む。
さらに、信号データ生成部120は、S110で入力された置き換え後のIPの起動・終了信号データ102およびIP設計ファイル104を用いて、置き換え後のIPの信号ファイル192を生成する(図5の(2)参照)。
信号ファイル(191、192)を生成する方法は、従来のフォーマル検証ツールによる生成方法と同様である。
従来のフォーマル検証ツールによる生成方法は、IP設計ファイルに基づいてIPをシミュレーションし、起動・終了信号データを用いてシミュレーションのIPを動作させる。これにより、IPの信号ファイルが生成される。
不要な信号データが指定された場合、信号データ生成部120は不要な信号データを除外して信号ファイル(191、192)を生成する(図6参照)。
これにより、生成する必要がある信号データの数が減少するため、信号データ生成部120の処理時間を短縮させることができる。
S120の後、処理はS130に進む。
実施の形態1における信号ファイル191・192の一例について、図5および図6に基づいて説明する。
図5の(2)は置き換え後のIPの信号ファイル192の一例を示している。この置き換え後のIPの信号ファイル192は、起動信号「signal_ba」およびその他の信号の波形パターンを示している。各波形パターンは9つの信号値から構成されている。つまり、置き換え後のIPの各信号は9サイクルの信号長を有している。
図6の(2)は不要な信号データ「signal_bx」が指定された場合に生成される置き換え後のIPの信号ファイル192の一例を示している。この置き換え後のIPの信号ファイル192は不要な信号データ「signal_bx」を含んでいない。
S130において、信号関係判定部130は、置き換え前のIPの信号ファイル191に含まれる信号データと置き換え後のIPの信号ファイル192に含まれる信号データとのそれぞれの波形パターンをパターンマッチング等のアルゴリズムによって比較する。
そして、信号関係判定部130は、比較結果(信号関係データの一例)を示す信号関係ファイル193を生成する。つまり、信号関係判定部130は、置き換え前のIPの信号データと置き換え後のIPの信号データとの波形パターンの関係性を示す信号関係ファイル193を生成する(図7参照)。
また、信号関係判定部130は、置き換え前のIPの信号データと置き換え後のIPの信号データとを分類せずに総当たりで比較しても構わない。
比較の対象外にする信号データが指定された場合、信号関係判定部130は、指定された信号データを除外して信号データの比較を行い、信号関係ファイル193を生成する(図8参照)。
これにより、比較する必要がある信号データの数が減少するため、信号関係判定部130の処理時間を短縮することができる。
S130の後、処理はS140に進む。
実施の形態1における信号関係ファイル193の一例について、図7および図8に基づいて説明する。
例えば、置き換え前のIPの起動信号「signal_aa」(図6参照)の1サイクル目の信号値は「1(High)」であり、残りのサイクルの信号値は「0(Low)」である。一方、置き換え後のIPの起動信号「signal_ba」(図6参照)の1サイクル目の信号値は「0」であり、残りのサイクルの信号値は「1」である。つまり、サイクル数(信号長)を考慮しなければ、置き換え前のIPの起動信号「signal_aa」の信号値を反転させると、置き換え後のIPの起動信号「signal_ba」が得られる。したがって、置き換え前のIPの起動信号「signal_aa」と置き換え後のIPの起動信号「signal_ba」とは「反転」の関係にある(図7参照)。
同様に、置き換え前のIPの終了信号「signal_ab」と置き換え後のIPの終了信号「signal_bb」とは「反転」の関係にある(図6、図7参照)。
また、置き換え前のIPの状態信号「signal_ac」「signal_ay」は置き換え後のIPのいずれの状態信号とも特定の関係性が見出されない。このため、置き換え前のIPの状態信号「signal_ac」「signal_ay」に対応する置き換え後のIPの状態信号は無い(図6、図7参照)。
実施の形態1における信号関係判定部130の処理の具体例について、図9に基づいて説明する。
以下、信号ファイル191から選択された置き換え前のIPの信号データを信号ファイル192に含まれる置き換え後のIPの各信号データと比較する場合について説明する。
なお、信号ファイル192から選択された置き換え後のIPの信号データを信号ファイル191に含まれる置き換え前のIPの各信号データと比較する場合、置き換え前のIPの信号データと置き換え後のIPの信号データとを入れ替えて以下の処理を行えばよい。
但し、波形パターンのサイクル数(信号長)については無視しても構わない。つまり、置き換え前の信号データのサイクル数と置き換え後の信号データのサイクル数とが一致しなくても構わない。以降の処理においても波形パターンのサイクル数については無視しても構わない。
置き換え前のIPの信号データと「一致」の関係を有する置き換え後のIPの信号データが有る場合(YES)、その置き換え前のIPの信号データに関する信号関係判定処理は終了する。
置き換え前のIPの信号データと「一致」の関係を有する置き換え後のIPの信号データが無い場合(NO)、処理はS132に進む。
置き換え前のIPの信号データと「反転」の関係を有する置き換え後のIPの信号データが有る場合(YES)、その置き換え前のIPの信号データに関する信号関係判定処理は終了する。
置き換え前のIPの信号データと「反転」の関係を有する置き換え後の信号データが無い場合(NO)、処理はS133に進む。
置き換え前のIPの信号データと「デコード」の関係を有する置き換え後のIPの信号データが有る場合(YES)、その置き換え前のIPの信号データに関する信号関係判定処理は終了する。
置き換え前のIPの信号データと「デコード」の関係を有する置き換え後のIPの信号データが無い場合(NO)、処理はS134に進む。
置き換え前のIPの信号データと「複数信号のAND」という関係を有する置き換え後のIPの複数の信号データが有る場合(YES)、その置き換え前のIPの信号データに関する信号関係判定処理は終了する。
置き換え前のIPの信号データと「複数信号のAND」という関係を有する置き換え後のIPの複数の信号データが無い場合(NO)、処理はS135に進む。
置き換え前のIPの信号データと「複数信号のOR」という関係を有する置き換え後のIPの複数の信号データが有る場合(YES)、その置き換え前のIPの信号データに関する信号関係判定処理は終了する。
置き換え前のIPの信号データと「複数信号のOR」という関係を有する置き換え後のIPの複数の信号データが無い場合(NO)、その置き換え前のIPの信号データと関係性を有する置き換え後のIPの信号データが存在せず、信号関係判定処理は終了する。
信号関係判定部130は、上記の一つまたは複数の関係性について判定を省略してもよいし、他の関係性について判定を行ってもよい。
S140において、信号関係編集部140は、S130で生成された信号関係ファイル193をディスプレイに表示する。
そして、ユーザは、表示された信号関係ファイル193を参照し、必要に応じて信号関係ファイル193を編集するための編集命令をインタフェース変換回路設計装置100に入力する。
編集命令が入力された場合、信号関係編集部140は、編集命令に従って信号関係ファイル193を編集する。
この場合、信号関係編集部140は、生成した信号関係図ファイル194を用いて信号関係図を表示し、編集命令に従って信号関係図ファイル194を編集する。
例えば、信号関係図はMIL記号を用いた図である。但し、信号関係図は、MIL記号以外の論理記号または論理記号以外の表記を用いた図であっても構わない。
S140の後、処理はS150に進む。
図10に示す信号関係図ファイル194は、図8に示した信号関係ファイル193の内容をMIL記号で表している。
例えば、信号関係図ファイル194は、置き換え前のIPの信号「signal_aa」を反転させると置き換え後のIPの信号「signal_ba」が得られ、置き換え前の「signal_ab」を反転させると置き換え後のIPの信号「signal_bb」が得られることを示している。
また、置き換え前のIPの信号「signal_ac」に対応する置き換え後のIPの信号が無いため、信号関係図ファイル194は置き換え前のIPの信号「signal_ac」を変換するためのブラックボックスモジュール「signal_acコンポーネント」を示している。ブラックボックスモジュールは任意の機能を有する回路を表す。
実施の形態1における信号関係ファイル193および信号関係図ファイル194の編集の一例について、図11および図12に基づいて説明する。
図11の(2)に示す信号関係図ファイル194は、図10に示した信号関係図ファイル194から置き換え前のIPの信号「signal_ac」に関するMIL記号(信号関係データ)を削除したものである。
図12の(2)に示す信号関係図ファイル194は、図10に示した信号関係図ファイル194に含まれる置き換え前のIPの信号名「signal_ac」が付されたMIL記号に関連付けて置き換え後のIPの信号名「signal_bc」を追記したものである。
例えば、信号名の代わりに、接続先が無いことを意味する「OPEN」が追記されても構わない。
S150において、IF変換回路設計部150は、S140で編集された信号関係ファイル193または信号関係図ファイル194に基づいて、IF変換回路設計ファイル199を生成する。例えば、IF変換回路設計ファイル199はHDLを用いて記述される。
IF変換回路設計ファイル199はIF変換回路の設計情報(例えば、回路構成)を示すデータである。このIF変換回路は、置き換え後のIPの入出力信号に対して、信号関係ファイル193および信号関係図ファイル194が示す信号関係に相当する変換処理を行う。
S150の後、インタフェース変換回路設計方法の処理は終了する。
インタフェース変換回路設計装置100は、パターン生成用のエンジンおよび等価性チェック用のエンジンなど、従来のフォーマル検証ツールが有する機能を利用することができる。
実施の形態1におけるインタフェース変換回路設計装置100のハードウェア構成の一例について、図13に基づいて説明する。
演算装置901、補助記憶装置902、主記憶装置903、通信装置904および入出力装置905はバス909に接続している。
補助記憶装置902は、例えば、ROM(Read Only Memory)、フラッシュメモリまたはハードディスク装置である。
主記憶装置903は、例えば、RAM(Random Access Memory)である。
通信装置904は、有線または無線でインターネット、LAN(ローカルエリアネットワーク)、電話回線網またはその他のネットワークを介して通信を行う。
入出力装置905は、例えば、マウス、キーボード、ディスプレイ装置である。
例えば、オペレーティングシステム(OS)が補助記憶装置902に記憶される。また、「〜部」として説明している機能を実現するプログラム(インタフェース変換回路設計プログラムの一例)が補助記憶装置902に記憶される。そして、OSおよび「〜部」として説明している機能を実現するプログラムは主記憶装置903にロードされ、演算装置901によって実行される。
なお、実施の形態1に係る方法(インタフェース変換回路設計装置100の一例)は、フローチャート等を用いて説明している手順、または、それとは一部異なる手順によって実現することができる。
Claims (9)
- 置き換え前の電子回路の入出力信号を表す置き換え前の信号パターンと、前記置き換え前の電子回路の代わりに新たに用いられる置き換え後の電子回路の入出力信号を表す置き換え後の信号パターンと、を記憶する信号パターン記憶部と、
前記信号パターン記憶部に記憶される前記置き換え前の信号パターンと前記信号パターン記憶部に記憶される前記置き換え後の信号パターンとを比較し、比較結果に基づいて前記置き換え前の信号パターンと前記置き換え後の信号パターンとの信号パターンの関係を判定する信号関係判定部と、
前記信号関係判定部によって判定された前記信号パターンの関係に基づいて、前記置き換え前の信号パターンで表される信号を前記置き換え後の信号パターンで表される信号に変換し、または、前記置き換え後の信号パターンで表される信号を前記置き換え前の信号パターンで表される信号に変換する変換回路に関する設計ファイルを生成する変換回路設計部と
を備えることを特徴とする変換回路設計装置。 - 前記信号パターン記憶部は、複数の置き換え前の信号パターンと複数の置き換え後の信号パターンとを記憶し、
前記信号関係判定部は、前記複数の置き換え前の信号パターンと前記複数の置き換え後の信号パターンとのうちから指定される信号パターンを除いて、前記複数の置き換え前の信号パターンと前記複数の置き換え後の信号パターンとの信号パターンの関係を判定することを特徴とする請求項1記載の変換回路設計装置。 - 前記信号関係判定部は、前記置き換え前の信号パターンと前記置き換え後の信号パターンとの間に、一方の信号パターンのビット値を反転させると両方の信号パターンが一致する信号関係を意味する反転関係があるか否かを判定し、
前記変換回路設計部は、前記信号関係判定部によって前記置き換え前の信号パターンと前記置き換え後の信号パターンとの間に反転関係があると判定された場合、信号パターンのビット値を反転する設計データを含めて前記設計ファイルを生成する
ことを特徴とする請求項1または請求項2記載の変換回路設計装置。 - 前記信号関係判定部は、前記置き換え前の信号パターンと二つ以上の置き換え後の信号パターンとの間に、前記二つ以上の置き換え後の信号パターンを論理演算することによって得られる信号パターンが前記置き換え前の信号パターンと一致する信号関係を意味する論理演算関係があるか否かを判定し、
前記変換回路設計部は、前記信号関係判定部によって前記置き換え前の信号パターンと前記二つ以上の置き換え後の信号パターンとの間に論理演算関係があると判定された場合、二つ以上の信号パターンを論理演算することによって一つの信号パターンを生成する設計データを含めて前記設計ファイルを生成する
ことを特徴とする請求項1から請求項3のいずれかに記載の変換回路設計装置。 - 前記変換回路設計装置は信号関係編集部を備え、
前記信号関係判定部は、前記信号パターンの関係を表す信号関係データを生成し、
前記信号関係編集部は、前記信号関係データの編集を命令する編集命令に従って前記信号関係データを編集し、
前記変換回路設計部は、前記信号関係編集部によって編集された前記信号関係データに基づいて前記設計ファイルを生成する
ことを特徴とする請求項1から請求項4のいずれかに記載の変換回路設計装置。 - 前記信号関係編集部は、前記信号関係データに基づいて前記信号パターンの関係を表す信号関係図を表示し、表示した前記信号関係図に対する前記編集命令に従って前記信号関係データを編集する
ことを特徴とする請求項5記載の変換回路設計装置。 - 前記信号パターン記憶部は、複数の置き換え前の信号パターンと複数の置き換え後の信号パターンとを記憶し、
前記変換回路設計部は、前記複数の置き換え前の信号パターンのうち前記複数の置き換え後の信号パターンのいずれの信号パターンとも特定の関係を有さない信号パターンで表される信号を処理するためのブラックボックスを含めて前記設計ファイルを生成する
ことを特徴とする請求項1から請求項6のいずれかに記載の変換回路設計装置。 - 請求項1から請求項7のいずれかに記載の変換回路設計装置としてコンピュータを機能させるための変換回路設計プログラム。
- 信号パターン記憶部と、信号関係判定部と、変換回路設計部とを備える変換回路設計装置を用いる変換回路設計方法であって、
前記信号パターン記憶部は、置き換え前の電子回路の入出力信号を表す置き換え前の信号パターンと、前記置き換え前の電子回路の代わりに新たに用いられる置き換え後の電子回路の入出力信号を表す置き換え後の信号パターンと、を記憶する記憶部であり、
前記信号関係判定部が、前記信号パターン記憶部に記憶される前記置き換え前の信号パターンと前記信号パターン記憶部に記憶される前記置き換え後の信号パターンとを比較し、比較結果に基づいて前記置き換え前の信号パターンと前記置き換え後の信号パターンとの信号パターンの関係を判定し、
前記変換回路設計部が、前記信号関係判定部によって判定された前記信号パターンの関係に基づいて、前記置き換え前の信号パターンで表される信号を前記置き換え後の信号パターンで表される信号に変換し、または、前記置き換え後の信号パターンで表される信号を前記置き換え前の信号パターンで表される信号に変換する変換回路に関する設計ファイルを生成する
ことを特徴とする変換回路設計方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013164520A JP6193674B2 (ja) | 2013-08-07 | 2013-08-07 | 変換回路設計装置、変換回路設計プログラムおよび変換回路設計方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013164520A JP6193674B2 (ja) | 2013-08-07 | 2013-08-07 | 変換回路設計装置、変換回路設計プログラムおよび変換回路設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015035025A JP2015035025A (ja) | 2015-02-19 |
JP6193674B2 true JP6193674B2 (ja) | 2017-09-06 |
Family
ID=52543536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013164520A Expired - Fee Related JP6193674B2 (ja) | 2013-08-07 | 2013-08-07 | 変換回路設計装置、変換回路設計プログラムおよび変換回路設計方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6193674B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001142923A (ja) * | 1999-11-15 | 2001-05-25 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の設計方法 |
-
2013
- 2013-08-07 JP JP2013164520A patent/JP6193674B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015035025A (ja) | 2015-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10678973B2 (en) | Machine-learning design enablement platform | |
JP2006190209A (ja) | 検証支援プログラム、記録媒体、検証支援装置、および検証支援方法 | |
JP6331756B2 (ja) | テストケース生成プログラム、テストケース生成方法、及びテストケース生成装置 | |
JP2017054380A (ja) | プログラム情報生成システム、方法、及びプログラム | |
US8510693B2 (en) | Changing abstraction level of portion of circuit design during verification | |
US20120290992A1 (en) | Logical circuit netlist reduction and model simplification using simulation results containing symbolic values | |
JP6193674B2 (ja) | 変換回路設計装置、変換回路設計プログラムおよび変換回路設計方法 | |
JPH1063537A (ja) | プロパティ検証方法および装置 | |
CN115293076A (zh) | 生成电路的方法、电子设备及存储介质 | |
JP2015056140A (ja) | クローン検出方法及びクローン共通関数化方法 | |
JP6788249B2 (ja) | 生成装置、生成方法及びプログラム | |
JP6802109B2 (ja) | ソフトウェア仕様分析装置、及びソフトウェア仕様分析方法 | |
JP2016153930A (ja) | 設定情報管理装置、設定情報管理方法、及び、設定情報管理プログラム | |
JP2016099726A (ja) | 仕様生成方法、仕様生成装置、及びプログラム | |
JP2015022356A (ja) | テストシナリオバリエーション生成装置及び方法及びプログラム | |
JP6547345B2 (ja) | テストケース生成プログラム、テストケース生成方法およびテストケース生成装置 | |
JP6854994B1 (ja) | 動作確認支援装置、動作確認支援方法及び動作確認支援プログラム | |
JP7233611B2 (ja) | 製造システム設計検証装置 | |
CN115470737B (zh) | 生成数据流图的方法、电子设备及存储介质 | |
JP2008187010A (ja) | 電流密度制限チェック方法及び電流密度制限チェック装置 | |
US9069762B2 (en) | Equivalence classes over parameter state space | |
JP2006331212A (ja) | 論理シミュレーション方法及びその装置 | |
US8782579B2 (en) | Connection verification method, recording medium thereof, and connection verification apparatus | |
JP6266183B2 (ja) | 回路設計支援装置および回路設計支援プログラム | |
JP2014134851A (ja) | プログラマブル回路、演算処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170810 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6193674 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |