JP4370335B2 - Lsi解析プログラム、該プログラムを記録した記録媒体、lsi解析装置、およびlsi解析方法 - Google Patents
Lsi解析プログラム、該プログラムを記録した記録媒体、lsi解析装置、およびlsi解析方法 Download PDFInfo
- Publication number
- JP4370335B2 JP4370335B2 JP2007031868A JP2007031868A JP4370335B2 JP 4370335 B2 JP4370335 B2 JP 4370335B2 JP 2007031868 A JP2007031868 A JP 2007031868A JP 2007031868 A JP2007031868 A JP 2007031868A JP 4370335 B2 JP4370335 B2 JP 4370335B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- cell group
- cell
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
Description
まず、この発明の実施の形態にかかるLSI解析装置のハードウェア構成について説明する。図1は、この発明の実施の形態にかかるLSI解析装置のハードウェア構成を示すブロック図である。
つぎに、この発明の実施の形態にかかるLSI解析装置100の機能的構成について説明する。図3は、この発明の実施の形態にかかるLSI解析装置100の機能的構成を示すブロック図である。図3において、LSI解析装置100は、抽出部301と、展開部302と、出力部303と、検出部304と、第1の特定部305と、第2の特定部306と、削除部307と、算出部308と、から構成されている。
つぎに、この発明の実施の形態にかかるLSI解析処理手順(その1)について説明する。図10は、この発明の実施の形態にかかるLSI解析処理手順(その1)を示すフローチャートである。このLSI解析処理手順(その1)は、図3に示した抽出部301、展開部302および出力部303を用いて、図4または図5に示した入力制約表現回路を生成する処理手順である。
次に、上述したステップS1103およびステップS1104における逆追跡処理手順について説明する。図12は、ステップS1103およびステップS1104における逆追跡処理手順を示すフローチャートである。
前記セル群と同一構成となる前段のセル群から、前記抽出工程によって得られた組み合わせ回路を複数サイクル直列につなげて、前記セル群と同一構成となる後段のセル群まで接続させる展開工程と、
前記展開工程によって得られた、前記解析対象回路への入力制約を表現する入力制約表現回路を出力させる出力工程と、
をコンピュータに実行させることを特徴とするLSI解析プログラム。
さらに、前記複数サイクル展開された組み合わせ回路群のうち連結しあう前段の組み合わせ回路と後段の組み合わせ回路との間に、前記入力制約表現回路に入力される入力パターンに基づいて、前記前段の組み合わせ回路から前記後段の組み合わせ回路への入力を前記解析対象回路内の順序回路の初期値の入力と前記前段の組み合わせ回路からの出力とに切り替えるためのセレクタを挿入させることを特徴とする付記1に記載のLSI解析プログラム。
前記検出工程によって検出されたクロック制御回路から前記解析対象回路のセル群まで逆追跡することにより、前記クロック制御回路に信号を供給するセルを前記解析対象回路のセル群の中から特定させる第1の特定工程と、
前記後段のセル群のうち前記第1の特定工程によって特定されたセルと同一のセル(以下、「後段の特定セル」という)から前記前段のセル群まで前記入力制約表現回路を逆追跡することにより、前記後段の特定セルに信号を供給するセルを前記前段のセル群の中から特定させる第2の特定工程と、
前記第2の特定工程によって特定されたセルから前記後段の特定セルまでの信号伝搬経路以外の信号伝搬経路を、前記入力制約表現回路から削除させる削除工程と、
を前記コンピュータに実行させることを特徴とする付記1または2に記載のLSI解析プログラム。
前記セル群と同一構成となる前段のセル群から、前記抽出手段によって得られた組み合わせ回路を複数サイクル直列につなげて、前記セル群と同一構成となる後段のセル群まで接続する展開手段と、
前記展開手段によって得られた、前記解析対象回路への入力制約を表現する入力制約表現回路を出力する出力手段と、
を備えることを特徴とするLSI解析装置。
さらに、前記複数サイクル展開された組み合わせ回路群のうち連結しあう前段の組み合わせ回路と後段の組み合わせ回路との間に、前記入力制約表現回路に入力される入力パターンに基づいて、前記前段の組み合わせ回路から前記後段の組み合わせ回路への入力を前記解析対象回路内の順序回路の初期値の入力と前記前段の組み合わせ回路からの出力とに切り替えるためのセレクタを挿入することを特徴とする付記6に記載のLSI解析装置。
前記検出手段によって検出されたクロック制御回路から前記解析対象回路のセル群まで逆追跡することにより、前記クロック制御回路に信号を供給するセルを前記解析対象回路のセル群の中から特定する第1の特定手段と、
前記後段のセル群のうち前記第1の特定手段によって特定されたセルと同一のセル(以下、「後段の特定セル」という)から前記前段のセル群まで前記入力制約表現回路を逆追跡することにより、前記後段の特定セルに信号を供給するセルを前記前段のセル群の中から特定する第2の特定手段と、
前記第2の特定手段によって特定されたセルから前記後段の特定セルまでの信号伝搬経路以外の信号伝搬経路を、前記入力制約表現回路から削除する削除手段と、
を備えることを特徴とする付記6または7に記載のLSI解析装置。
前記抽出手段により、組み合わせ回路と当該組み合わせ回路との入出力の値を保持するセル群とを有する解析対象回路の中から、前記組み合わせ回路を抽出する抽出工程と、
前記展開手段により、前記セル群と同一構成となる前段のセル群から、前記抽出工程によって得られた組み合わせ回路を複数サイクル直列につなげて、前記セル群と同一構成となる後段のセル群まで接続する展開工程と、
前記出力手段により、前記展開工程によって得られた、前記解析対象回路への入力制約を表現する入力制約表現回路を出力する出力工程と、
を含んだことを特徴とするLSI解析方法。
さらに、前記複数サイクル展開された組み合わせ回路群のうち連結しあう前段の組み合わせ回路と後段の組み合わせ回路との間に、前記入力制約表現回路に入力される入力パターンに基づいて、前記前段の組み合わせ回路から前記後段の組み合わせ回路への入力を前記解析対象回路内の順序回路の初期値の入力と前記前段の組み合わせ回路からの出力とに切り替えるためのセレクタを挿入することを特徴とする付記10に記載のLSI解析方法。
前記検出工程によって検出されたクロック制御回路から前記解析対象回路のセル群まで逆追跡することにより、前記クロック制御回路に信号を供給するセルを前記解析対象回路のセル群の中から特定する第1の特定工程と、
前記後段のセル群のうち前記第1の特定工程によって特定されたセルと同一のセル(以下、「後段の特定セル」という)から前記前段のセル群まで前記入力制約表現回路を逆追跡することにより、前記後段の特定セルに信号を供給するセルを前記前段のセル群の中から特定する第2の特定工程と、
前記第2の特定工程によって特定されたセルから前記後段の特定セルまでの信号伝搬経路以外の信号伝搬経路を、前記入力制約表現回路から削除する削除工程と、
を含んだことを特徴とする付記10または11に記載のLSI解析方法。
200 解析対象回路
201 セル群
202 組み合わせ回路
301 抽出部
302 展開部
303 出力部
304 検出部
305 第1の特定部
306 第2の特定部
307 削除部
308 算出部
400,500,901 入力制約表現回路
Claims (7)
- 組み合わせ回路と当該組み合わせ回路との入出力の値を保持するセル群とを有する解析対象回路の中から、前記組み合わせ回路を抽出させる抽出工程と、
前記セル群と同一構成となる前段のセル群から、前記抽出工程によって得られた組み合わせ回路を複数サイクル直列につなげて、前記セル群と同一構成となる後段のセル群まで接続させる展開工程と、
前記展開工程によって得られた、前記解析対象回路への入力制約を表現する入力制約表現回路を出力させる出力工程と、
をコンピュータに実行させることを特徴とするLSI解析プログラム。 - 前記展開工程は、
さらに、前記複数サイクル展開された組み合わせ回路群のうち連結しあう前段の組み合わせ回路と後段の組み合わせ回路との間に、前記入力制約表現回路に入力される入力パターンに基づいて、前記前段の組み合わせ回路から前記後段の組み合わせ回路への入力を前記解析対象回路内の順序回路の初期値の入力と前記前段の組み合わせ回路からの出力とに切り替えるためのセレクタを挿入させることを特徴とする請求項1に記載のLSI解析プログラム。 - 前記解析対象回路内の組み合わせ回路の中からクロック制御回路を検出させる検出工程と、
前記検出工程によって検出されたクロック制御回路から前記解析対象回路のセル群まで逆追跡することにより、前記クロック制御回路に信号を供給するセルを前記解析対象回路のセル群の中から特定させる第1の特定工程と、
前記後段のセル群のうち前記第1の特定工程によって特定されたセルと同一のセル(以下、「後段の特定セル」という)から前記前段のセル群まで前記入力制約表現回路を逆追跡することにより、前記後段の特定セルに信号を供給するセルを前記前段のセル群の中から特定させる第2の特定工程と、
前記第2の特定工程によって特定されたセルから前記後段の特定セルまでの信号伝搬経路以外の信号伝搬経路を、前記入力制約表現回路から削除させる削除工程と、
を前記コンピュータに実行させることを特徴とする請求項1または2に記載のLSI解析プログラム。 - 前記入力制約表現回路のシミュレーション結果を前記解析対象回路に対して制約された入力パターンとして与えることにより、前記解析対象回路の最大消費電力を算出させる算出工程を前記コンピュータに実行させることを特徴とする請求項1〜3のいずれか一つに記載のLSI解析プログラム。
- 請求項1〜4に記載のLSI解析プログラムを記録した前記コンピュータに読み取り可能な記録媒体。
- 組み合わせ回路と当該組み合わせ回路との入出力の値を保持するセル群とを有する解析対象回路の中から、前記組み合わせ回路を抽出する抽出手段と、
前記セル群と同一構成となる前段のセル群から、前記抽出手段によって得られた組み合わせ回路を複数サイクル直列につなげて、前記セル群と同一構成となる後段のセル群まで接続する展開手段と、
前記展開手段によって得られた、前記解析対象回路への入力制約を表現する入力制約表現回路を出力する出力手段と、
を備えることを特徴とするLSI解析装置。 - 抽出手段と展開手段と出力手段とを備えるコンピュータが、
前記抽出手段により、組み合わせ回路と当該組み合わせ回路との入出力の値を保持するセル群とを有する解析対象回路の中から、前記組み合わせ回路を抽出する抽出工程と、
前記展開手段により、前記セル群と同一構成となる前段のセル群から、前記抽出工程によって得られた組み合わせ回路を複数サイクル直列につなげて、前記セル群と同一構成となる後段のセル群まで接続する展開工程と、
前記出力手段により、前記展開工程によって得られた、前記解析対象回路への入力制約を表現する入力制約表現回路を出力する出力工程と、
を実行することを特徴とするLSI解析方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007031868A JP4370335B2 (ja) | 2007-02-13 | 2007-02-13 | Lsi解析プログラム、該プログラムを記録した記録媒体、lsi解析装置、およびlsi解析方法 |
US12/004,703 US8024684B2 (en) | 2007-02-13 | 2007-12-21 | Apparatus, method, and computer product for estimating power consumption of LSI |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007031868A JP4370335B2 (ja) | 2007-02-13 | 2007-02-13 | Lsi解析プログラム、該プログラムを記録した記録媒体、lsi解析装置、およびlsi解析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008197883A JP2008197883A (ja) | 2008-08-28 |
JP4370335B2 true JP4370335B2 (ja) | 2009-11-25 |
Family
ID=39686942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007031868A Expired - Fee Related JP4370335B2 (ja) | 2007-02-13 | 2007-02-13 | Lsi解析プログラム、該プログラムを記録した記録媒体、lsi解析装置、およびlsi解析方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8024684B2 (ja) |
JP (1) | JP4370335B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8074195B2 (en) * | 2008-06-27 | 2011-12-06 | Freescale Semiconductor, Inc. | System and method for evaluating a dynamic power consumption of a block |
KR101139603B1 (ko) * | 2010-08-24 | 2012-04-27 | 광운대학교 산학협력단 | 클럭 게이팅 집적 회로 장치의 소비 전력 예측 방법 |
JP5939060B2 (ja) * | 2012-07-02 | 2016-06-22 | 富士通株式会社 | 回路設計支援プログラム、回路設計支援装置、及び回路設計支援方法 |
KR20210045544A (ko) | 2019-10-16 | 2021-04-27 | 삼성전자주식회사 | 클럭 사이클에 기반하여 전력을 모니터링하는 동적 전력 모니터, 프로세서, 및 시스템 온 칩 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6195776B1 (en) * | 1998-11-02 | 2001-02-27 | Synopsys, Inc. | Method and system for transforming scan-based sequential circuits with multiple skewed capture events into combinational circuits for more efficient automatic test pattern generation |
JP4428489B2 (ja) * | 1999-08-23 | 2010-03-10 | パナソニック株式会社 | 集積回路装置及びそのテスト方法 |
US6925590B2 (en) * | 2002-04-22 | 2005-08-02 | Broadcom Corporation | Scan interface |
JP4649356B2 (ja) * | 2006-03-30 | 2011-03-09 | 富士通株式会社 | 消費電力算出プログラム、記録媒体、消費電力算出方法、および消費電力算出装置 |
US7693676B1 (en) * | 2006-09-08 | 2010-04-06 | Cadence Design Systems, Inc. | Low power scan test for integrated circuits |
US20080072112A1 (en) * | 2006-09-14 | 2008-03-20 | Texas Instruments Incorporated | Sequential Scan Technique Providing Reliable Testing of an Integrated Circuit |
-
2007
- 2007-02-13 JP JP2007031868A patent/JP4370335B2/ja not_active Expired - Fee Related
- 2007-12-21 US US12/004,703 patent/US8024684B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8024684B2 (en) | 2011-09-20 |
US20080195985A1 (en) | 2008-08-14 |
JP2008197883A (ja) | 2008-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7162706B2 (en) | Method for analyzing and validating clock integration properties in circuit systems | |
US8627249B1 (en) | Method and system for generating design constraints | |
JP4994393B2 (ja) | 単一のマスターモデルから異なる抽象化レベルの複数のモデルを生成するシステムと方法 | |
US20030208730A1 (en) | Method for verifying properties of a circuit model | |
JP4393450B2 (ja) | 論理回路モデル変換装置及び論理回路モデル変換プログラム | |
US7958473B2 (en) | Method and computer program for configuring an integrated circuit design for static timing analysis | |
JPH10187789A (ja) | ハードウェア/ソフトウェア協調シミュレーション装置、ハードウェア/ソフトウェア協調シミュレーション方法及びハードウェア/ソフトウェア協調シミュレーションプログラムを記録した機械読み取り可能な記録媒体 | |
JPH11328251A (ja) | モデル検査のための動作環境を自動的に生成する方法 | |
JP4370335B2 (ja) | Lsi解析プログラム、該プログラムを記録した記録媒体、lsi解析装置、およびlsi解析方法 | |
US6964027B2 (en) | System and method for optimizing exceptions | |
US8418119B2 (en) | Logical circuit netlist reduction and model simplification using simulation results containing symbolic values | |
JP5040758B2 (ja) | シミュレーション装置、シミュレーション方法及びプログラム | |
JP4200465B2 (ja) | 半導体集積回路の設計方法及び設計システム | |
US10192013B1 (en) | Test logic at register transfer level in an integrated circuit design | |
US10095822B1 (en) | Memory built-in self-test logic in an integrated circuit design | |
JP2003330983A (ja) | テスト容易化設計システム、テスト容易化設計方法、プログラムおよび記録媒体 | |
JP4275636B2 (ja) | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 | |
JP2007272288A (ja) | 消費電力算出プログラム、記録媒体、消費電力算出方法、および消費電力算出装置 | |
JP4139236B2 (ja) | タイミング解析プログラム | |
JP4747036B2 (ja) | Lsi解析プログラム、該プログラムを記録した記録媒体、lsi解析装置、およびlsi解析方法 | |
JP4448048B2 (ja) | 構造解析プログラム | |
JP2010257003A (ja) | 論理等価性検証システム、論理等価性検証方法、半導体集積回路の製造方法、制御プログラムおよび可読記憶媒体 | |
JP2010211550A (ja) | 回路設計プログラム、回路設計方法および回路設計装置 | |
JP4307169B2 (ja) | 遅延検証装置 | |
JP4332680B2 (ja) | テスト容易化設計システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090825 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090831 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |