JP2002311111A - テストベクトルの圧縮方法 - Google Patents
テストベクトルの圧縮方法Info
- Publication number
- JP2002311111A JP2002311111A JP2002063298A JP2002063298A JP2002311111A JP 2002311111 A JP2002311111 A JP 2002311111A JP 2002063298 A JP2002063298 A JP 2002063298A JP 2002063298 A JP2002063298 A JP 2002063298A JP 2002311111 A JP2002311111 A JP 2002311111A
- Authority
- JP
- Japan
- Prior art keywords
- test vector
- test
- random sequence
- segment
- ate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318335—Test pattern compression or decompression
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
高効率で圧縮する方法を提供する。 【解決手段】 本発明の方法は、テストベクトルと少な
くとも同じ数の要素を有するランダムシーケンスを生成
するステップ(104)と;テストベクトルを複数のテス
トベクトル要素セグメントへと順次区分し、テストベク
トル要素の少なくとも1つがドントケア値を有するステ
ップ(106)と;ランダムシーケンスをテストベクトル
セグメントに対応する複数のランダムシーケンス要素セ
グメントへ区分するステップ(106)と;テストベクト
ルセグメントの各々をランダムシーケンスの対応するセ
グメントと順次比較し、テストベクトルセグメントとラ
ンダムシーケンスセグメントの対応する対が一致してい
るかどうかを判定するステップ(108)と;一致する対
応セグメント対と一致しない対応セグメント対に対し
て、異なるフラグ値を挿入することによりテストベクト
ルを圧縮するステップ(100a)と;異なるフラグ値に基
づいて圧縮されたテストベクトルを完全指定テストベク
トルへと圧縮解除するステップ(100b)とを含む。
Description
積回路を試験する為の自動試験装置に関する。より詳細
には、本発明は、自動試験装置で利用されるテストベク
トルの生成及び記憶に関する。
成する集積回路(IC)すなわち半導体装置は弛まなく
進歩し、その複雑化は益々進んでいる。このような複雑
化はこれまでにも実際に経験されたことであり、また、
将来的にも一層進行することが予想される為、これらの
システム及びそれらを構成する回路を試験する為の自動
試験装置(ATE)の利用も広範囲に広がっている。実
際、システムの複雑化が進み、手動による精密なかつ完
全な試験が現実的ではなく、又は不可能でさえある程度
にまで達している場合もある。ATEを利用した自動試
験は、システムが複雑である場合に、精密なかつ相対的
に完成された試験を実施できることに加え、システム及
び/又はその構成部品の製造コストを大幅に削減するこ
とが可能である。近年では、単純なシステムやICの試
験においてでさえATEの利用が広がる傾向にある。現
在、主要なシステム及びICの製造ラインのほとんど
が、何らかの形態のATEを利用していると言える。
なATE 10は中央処理装置(CPU)14、メモリ12、
入出力(I/O)ハードウエア16、そして通常は何らか
の形態のオペレータインタフェース18を含んでいる。C
PU 14は、メモリ12に記憶されたテストベクトルを利
用してATE 10が実施する操作を制御する。多くの場
合外部ソース20により生成されたテストベクトルが、I
/Oハードウエア16を利用してATEへと送られ、メモ
リ12へとロードされる。自動試験が実施される間、CP
U 14はテストベクトルをメモリから読み出し、I/O
ハードウエア16を制御して被験装置(DUT)30の試験
を管理する。オペレータはオペレータインタフェース18
を介してATEと対話する。説明の便宜上、試験が行わ
れているシステム又はICを、以下DUTと称する。
る自動試験においてはテストベクトルが使用される。テ
ストベクトルとは、実行されるべき試験操作及び/又は
試験されているシステム又はICに対してATEによっ
て印加されるべき試験値のシーケンスである。最新型A
TEにおいて、テストベクトルは、デジタル演算機能及
びATE内のメモリを膨大に使用すること、並びに複雑
なシステムが主にデジタル形であることから、バイナリ
シーケンスである。ATEが利用する各テストベクトル
は、通常、試験されるシステム又はICのデザインデー
タベース又は機能を記述した仕様を最初に照会すること
によって生成される。所定のDUTに対するテストベク
トルは、所望のDUT機能試験をATEの機能試験能力
へと「マッピング」すること、すなわち変換することに
よって生成される。その後このテストベクトルは、通常
はATEへと送られ、ATEのメモリ内に記憶される。
このテストベクトルは後にATEによるDUTの試験を
制御する。
自動試験を実施する従来方法における手順を示すフロー
チャートである。この自動試験方法は、設計仕様を照会
するステップ40を含む。設計仕様はDUTの性能を画定
し、自動試験中に実施されるべき試験の決定を容易にす
る。自動試験方法は更に、テストベクトルを生成するス
テップ42を含む。テストベクトルを生成するステップで
は、通常、設計仕様からの情報を利用してDUTを適正
に試験するテストベクトルを生成する為の自動テストパ
ターン発生器(ATPG)と呼ばれる装置又はコンピュ
ータプログラムが使用される。従来の自動試験方法にお
いては、テストベクトルを生成するステップ42に続い
て、完全指定テストベクトルを作成するステップ44が実
行される。テストベクトルを生成するステップ42によっ
て生成されるテストベクトルは、一般的に、所謂「ドン
トケア」状態を複数(多数含む場合が多い)有する。完
全指定テストベクトルを作成するステップ44は、そのテ
ストベクトル中の「ドントケア」状態に対して明確な数
値を割り当てる。この割り当て処理は、ランダムシーケ
ンスを生成するステップ43において生成されたランダム
シーケンスを利用して実施されることが多い。
テストベクトルを作成するステップ44に続き、随意選択
ステップとして、テストベクトルのサイズを小さくする
為の完全指定テストベクトルを圧縮するステップ46が実
施される場合がある。自動試験方法は更に、完全指定テ
ストベクトル及び場合によっては圧縮完全指定テストベ
クトルをATE 10のメモリ12へと伝送し、記憶するス
テップ48を含む。試験するステップ52において、ATE
10が、記憶された完全指定テストベクトルを利用し
て、自動試験処理手順は終了する。完全指定テストベク
トルが圧縮されている場合には、圧縮解除するステップ
50において完全指定テストベクトルを圧縮解除しなけれ
ばならない。圧縮及び圧縮解除する随意選択ステップ46
及び50は、図1Bにおいて点線で表す箱により示した。
リシーケンスである。以下の説明においては、殆どの場
合、一般論としてデジタル装置をバイナリテストベクト
ルで試験することを想定している。当事者であれば、以
下に説明する概念を容易にデジタル試験状況へと拡張す
ることができる。ATEの試験機能は、通常、所定のD
UTに対して要求される機能試験を超える。更に、操作
状況の検証及び/又は不具合の個所の特定を行う為に、
一般的なDUTにおいて入出力の可能な組み合わせ全て
を試験しなければならないわけではない。従って、テス
トベクトルは指定状態(すなわち明確に指定された数値
を持つもの)に加え、指定されていない、すなわち「ド
ントケア」状態を例外なく多数含んでいる。多くの場
合、所定のテストベクトルには指定状態よりも多数の
「ドントケア」状態が含まれている。
T試験機能をATE試験機能へとマッピングした結果、
特定値が割り当てられたテストベクトル要素を指す。ま
た、「ドントケア」状態とは、DUTとATEの間の機
能マッピングにより指定されなかったテストベクトル要
素であり、つまりテストベクトル要素に課せられた制約
範囲にある限りいずれの値であっても良い。例えば、バ
イナリテストベクトルの場合、指定状態とはマッピング
により指定された「1」又は「0」のいずれかである。
「ドントケア状態」はマッピングにより指定されない
「1」又は「0」のいずれかである。
クトルは通常、ATPGとして知られる装置又はコンピ
ュータプログラムを利用して構築、すなわち生成され
る。デジタルの場合、ATPGは一般的に、{1、0、
X}から成る3値論理を用いてDUT試験スペックに基
づきテストベクトルを生成するが、この場合Xは「ドン
トケア」状態を示す「ドントケア」値である。従ってテ
ストベクトルは、最初は「1」、「0」及び「X」のシ
ーケンスで満たされている。ATPGがどのようにテス
トベクトルを決定し、構築するかは本願の範囲外にあ
る。しかしながら、概して、ATPGは一般的に全ての
潜在的不具合を発見する確率を最大化しつつ、同時に所
定DUTの試験に要する時間を最短化するテストベクト
ルを構築しようとするものである。
記憶される場合、テストベクトルは明確な値を持ってい
なければならない。従ってATPGは全ての「ドントケ
ア」状態に対して決定的な値を割り当てなければならな
い。一般的にATPGによる「ドントケア」状態への値
の割り当ては、ランダムシーケンス発生器を利用して実
施される。ランダムシーケンス発生器は、テストベクト
ルの「ドントケア」状態をランダム値で「満たす」。例
えばバイナリテストベクトルの場合、まず指定状態に
「1」又は「0」の適切な値が割り当てられ、その後ラ
ンダムバイナリストリングを生成するランダムシーケン
ス発生器が照会され、「ドントケア」状態が満たされ
る。
なテストベクトルの一例と、従来の完全指定テストベク
トルを生成する為にランダムシーケンスを利用して「ド
ントケア」状態を満たす処理を説明する。図2の最上行
81には、ATPGにより生成された「ドントケア」状態
を含むシーケンスが示されている。次の行82には、ラン
ダムシーケンス発生器により生成され得るランダムバイ
ナリシーケンスが示される。そして図2の最終行83に
は、「ドントケア」状態がランダムシーケンス中の対応
ビットで置き換えられた、完全指定テストベクトルが示
されている。従来方法においては、図2の最終行83の最
終シーケンスがATEのメモリへと送られ、ATEのメ
モリに記憶される。本願においては、「ドントケア」状
態を含むテストベクトルから区別する為に、この満たさ
れたテストベクトルを「完全指定」テストベクトルと呼
ぶ。
メモリへと送られ、ATEのメモリに記憶される。テス
トベクトルのサイズが非常に大きく、ATEのメモリの
殆どの領域を占有してしまうことがある。ATE中にテ
ストベクトルを記憶しておく為に必要なメモリのコスト
がATE全体のコストの50%にまで及ぶ場合も多い。更
に、ATEのメモリのコストを問わない場合であって
も、テストベクトルをATEのメモリへ伝送する時間が
重要視されることがある。更に装置によっては、テスト
ベクトルを記憶する為に所定のATEの持つ容量よりも
大量のメモリ容量を必要とする場合もある。従って、テ
ストベクトルを圧縮し、所定のテストベクトルに要する
メモリ容量を最少化する為の手法を考案することは、有
益である。
(i)テストベクトルを符号化する何らかの方式を利用
する方法、及び(ii)1つのテストベクトルを、一方が
データビット、他方が制御プログラムを含む一対のベク
トルへと分割する方法が含まれる。この2つの手法のう
ち、前者はディスクドライブやデジタル通信等の技術分
野で利用されている従来の圧縮技術を借りた手法であ
る。完全指定テストベクトルに対して圧縮アルゴリズム
が適用される。圧縮アルゴリズムは、符号化技術を通常
利用して冗長を排除することにより、完全指定テストベ
クトルのサイズを縮小する。圧縮テストベクトルはAT
Eのメモリへ送られ、ATEのメモリに記憶される。A
TEによる試験の実施中、圧縮テストベクトルは、圧縮
に利用された圧縮アルゴリズムを逆にしたものを使用し
て圧縮解除される。この手法によれば、50%に達するバ
イナリテストベクトルの圧縮を達成することができる。
当業者であれば、完全指定テストベクトルの圧縮に適用
可能な複数の圧縮アルゴリズムを容易にあげることがで
きる。
PGにより生成された完全指定テストベクトルを2つ以
上のより小さなベクトル(これらを併せても元の完全指
定テストベクトルよりも小さくなる)へと分離する為の
アルゴリズムを使用する。これら2つの小さなベクトル
は、一般に、「データ」を含むベクトル、及び「命令」
を含むベクトルとして区別される。データベクトルと命
令ベクトルを共に使用することにより、ATPGにより
作成された元の完全指定テストベクトルに相当する完全
指定テストベクトルを再構成することができる。勿論、
この手法を完全指定テストベクトルの圧縮に使用するに
は、ATEに「命令実行」能力がなければならない。A
TEに命令実行能力を付与することは、第一の圧縮手法
に要した圧縮解除アルゴリズムを実行することと、基本
的には相違しない。G.Lesmeisterによる米国特許第5,69
6,772号には、この形式の圧縮方法の一例が記載されて
いる。
プログラムをATEの中央処理装置(CPU)中で実行
する能力を備える。従って、上述した圧縮手段によりA
TEに課せられた圧縮解除に対する要件はたいした制約
とはならない。上述したいずれのテストベクトル圧縮方
式においても、ATPGにより生成され、圧縮アルゴリ
ズムによって処理されるテストベクトルは、完全指定テ
ストベクトルである。
て使用されるテストベクトルを生成し、記憶する為の方
法として、これらのパターンを記憶する為に要するメモ
リ容量を大幅に縮小することができる方法が望まれてい
る。更に、このような方法は、テストベクトルの圧縮を
容易にする為に、一般的にテストベクトルの完全指定処
理を行う前に存在する「ドントケア」状態を利用するも
のであることが望ましい。このような方法によれば、平
均圧縮効率は大幅に改善し、これによりATE試験の分
野において長い間望まれていたテストベクトルメモリの
縮小化を図ることができる。
クトル圧縮方法を提供するものである。本テストベクト
ル圧縮方法は、自動試験装置(ATE)と共働して使用
するための圧縮テストベクトルを生成するものである。
ルを圧縮する方法が提供される。本圧縮方法は、要素の
シーケンスを有するテストベクトルを生成するステップ
と、このテストベクトルと少なくとも同じ数の要素を有
するランダムシーケンスを生成するステップとを含む。
テストベクトル要素のうち少なくとも1つの要素は「ド
ントケア」状態を示す「ドントケア」値である。本圧縮
方法は更に、テストベクトルをテストベクトル要素の複
数のセグメントへと順次区分して行くステップと、同様
にランダムシーケンスをランダムシーケンス要素の対応
する複数のセグメントへと区分するステップとを含む。
テストベクトルの各セグメントはランダムシーケンスの
対応するセグメントと比較され、これらの対応するセグ
メントが一致するかしないかが判定される。一致が見つ
かると、第1シーケンスに第1フラグ値が逐次挿入され
る。不一致が見つかると、第1シーケンスに、第2フラ
グ値が逐次挿入されるとともに、不一致となったテスト
ベクトルセグメントの要素が逐次挿入されて行く。圧縮
テストベクトルは、全セグメントの比較が終了した後に
第1シーケンスから生成される。
ベクトルは、ATEのメモリへ伝送し、ATEのメモリ
に記憶することができる。更に、本発明に基づく圧縮方
法は、圧縮するステップの前に実施される「ドントケ
ア」状態を指定する処理を排除することができる。本発
明の方法により生成された圧縮テストベクトルに要する
記憶容量は、ATEに従来利用されている完全指定テス
トベクトルに要するものよりも大幅に小さい。
方法は更に、圧縮テストベクトルを圧縮解除し、ATE
で従来利用されている完全指定テストベクトルと同一で
ある圧縮解除テストベクトルを生成するステップを含
む。ATEは、本発明の方法に基づいて圧縮解除に対し
て適合させることができる。圧縮解除は、圧縮テストベ
クトルが第1フラグ値であるか、第2フラグ値であるか
を順次調べるステップを含む。第1フラグ値が見つかっ
た場合、対応するランダムシーケンス要素が第2シーケ
ンスへと挿入される。第2フラグ値が見つかった場合、
その第2フラグ値の後に続く圧縮テストベクトル要素が
第2シーケンスへと挿入される。圧縮解除テストベクト
ルは、圧縮テストベクトル全体が調べられた後に、第2
シーケンスから生成される。圧縮解除テストベクトル
は、ATEに従来利用されているものと同様の完全指定
テストベクトルである。
ンスを有するテストベクトルの圧縮及び圧縮解除方法が
提供される。この方法は、少なくともテストベクトルと
同じ数の要素を有するランダムシーケンス要素を生成す
るステップを含む。この方法は更に、テストベクトルを
テストベクトル要素の複数のセグメントへと順次区分す
るステップ(ここではテストベクトルの少なくとも1つ
の要素が「ドントケア」値を含む)と、同様にランダム
シーケンスをランダムシーケンス要素の対応する複数の
セグメントへと区分するステップを含む。この方法は更
に、ランダムシーケンスの対応するセグメントにテスト
ベクトルの各セグメントを比較して、対応するこれらの
セグメントが一致するかどうかを判定するステップを含
む。一致する対応するセグメントにはあるフラグ値を挿
入し、一致しない対応するセグメントには他の異なるフ
ラグ値を挿入することによりテストベクトルが圧縮され
る。その後圧縮テストベクトルは、これらの異なるフラ
グ値に基づいて完全指定テストベクトルへと圧縮解除さ
れる。
方法の一実施例において、圧縮するステップは、対応す
るランダムシーケンスセグメントに一致する各テストベ
クトルセグメントについて、第1フラグ値を第1シーケ
ンスへと順次挿入するステップを含む。圧縮処理は更
に、対応するランダムシーケンスセグメントに一致しな
い各テストベクトルセグメントについて、第2フラグ値
を第1シーケンスへと順次挿入し、これに続いて不一致
であるテストベクトルセグメントの要素を第1シーケン
スへと挿入するステップを含む。圧縮テストベクトル
は、全てのセグメントが検討された後に、第1シーケン
スから生成される。
方法の他の実施例において、圧縮解除するステップは、
ランダムシーケンスを生成するステップで生成されたラ
ンダムシーケンスと同様の要素の他のランダムシーケン
スを生成するステップと、一致を示す各フラグ値につい
て、該他のランダムシーケンスの対応する要素を第2シ
ーケンスへと順次挿入するステップと、不一致を示す各
フラグ値に続く圧縮テストベクトル要素を第2シーケン
スへと順次挿入するステップとを含む。圧縮解除テスト
ベクトルは、圧縮テストベクトル全体が検討された後に
第2シーケンスから生成される。この圧縮解除テストベ
クトルは完全指定テストベクトルである。
ト中の各要素が、これに対応するランダムシーケンスセ
グメント中の対応要素にそれぞれ一致していれば、対応
するセグメントは一致している。更に、テストベクトル
セグメントのある要素とランダムシーケンスセグメント
の対応する要素が同じ値を持っている場合、又はテスト
ベクトルセグメント要素が「ドントケア」値を有する場
合、このテストベクトルセグメント要素は対応するラン
ダムシーケンスセグメント要素に一致している。圧縮テ
ストベクトルはATEのメモリへと送られ、ATEのメ
モリに記憶される。ATPGが生成したテストベクトル
に一般的に含まれる「ドントケア」状態の数を理由の1
つとして、この圧縮テストベクトルは、従来方法を利用
してテストベクトルから生成された完全指定テストベク
トルと比べると、メモリ内で大幅に小さな記憶空間しか
必要としないことが利点として挙げられる。ATEが本
発明の圧縮解除するステップに対応するように変更され
れば、従来のATEにより圧縮解除するステップを実施
することができる。
参照しつつ以下の詳細な説明を読むことにより明らかと
なる。図において、同様の構成要素は同様の符号で示し
た。
E)と共に使用されるテストベクトルを圧縮及び圧縮解
除する為の新規の方法である。本発明の方法は、自動テ
ストパターン発生器(ATPG)により生成されたテス
トベクトルから圧縮テストベクトルを生成する。本発明
の方法により生成された圧縮テストベクトルは、ATE
のメモリへと送られ、ATEのメモリに記憶可能であ
る。この圧縮テストベクトルの利点は、その記憶に要す
る容量が、ATEに従来利用されている完全指定テスト
ベクトルの記憶に要する容量よりも大幅に小さいことで
ある。更に本発明によれば、ATEの作動中において、
ATEは圧縮テストベクトルを圧縮解除し、自動試験に
利用される完全指定テストベクトルを生成することがで
きる。
用されるテストベクトルを圧縮し及び圧縮解除する為の
本発明に基づく方法100を説明するフローチャートであ
る。本発明の圧縮及び圧縮解除方法100は、圧縮方法100
aと圧縮解除方法100bを含む。圧縮方法100aは圧縮テス
トベクトルを生成し、圧縮解除方法100bは圧縮テストベ
クトルを圧縮解除して完全指定テストベクトルを生成す
る。
ターン発生器(ATPG)により、又は好適な他の手段
により、指定状態及び「ドントケア」状態を含むテスト
ベクトルを生成するステップ102を含む。この生成する
ステップ102は、ATE用のテストベクトルを生成する
従来方法のいずれを採用したものであっても良い。従っ
て、例えばバイナリテストベクトルを生成するステップ
102においては、{0、1、X}の要素の組から構成さ
れるテストベクトル(Xは「ドントケア」状態又は値を
示す)が結果として生じる。このようなテストベクトル
が、一例として、図4のコラム1の第1行121に示され
る。「ドントケア」状態を含むテストベクトルを生成す
るためのいずれの従来方法も、本発明の範囲に含まれ
る。更に本発明の方法100は、DUTに印加する少なく
とも1つの、好ましくは全てのテストベクトルに適用す
ることができる。
ンダムシーケンス発生器を利用してランダムシーケンス
を生成するステップ104を含む。図4を参照すると、コ
ラム1の第2行122はランダムシーケンスを生成するス
テップ104から結果生じるランダムシーケンスの一例を
示す。ランダムシーケンスは、ランダムシーケンスを生
成するための周知のアルゴリズムのうちのいずれによっ
ても生成することができる。唯一の条件は、このように
生成されるランダムシーケンスには再現性がなければな
らないということである。所定の「シード」値、すなわ
ち初期値が特有のランダムシーケンスを生成すること
は、ディジタルコンピューターに利用されるランダムシ
ーケンス発生器の共通の特性である。同じシード値は、
同じランダムシーケンス、より正確には疑似ランダムシ
ーケンスを常に生成する。当業者は、相当以上の実験を
することなく、好適なランダムシーケンス発生器を容易
に特定することができる。全てのこのようなランダムシ
ーケンス発生器又はアルゴリズムは本発明の範囲内に入
るものである。
ストベクトル及びランダムシーケンスを複数のテストベ
クトルセグメント及び複数のランダムシーケンスセグメ
ントへと区分するステップ106を含む。これらのセグメ
ントの長さは固定長又は可変長のいずれであっても良
い。例えばセグメント長を4とした場合、区分するステ
ップ106は、テストベクトル及びランダムシーケンスの
各々から、それぞれに4個の要素群を順次選択し、これ
らの要素を順次テストベクトルセグメント及びランダム
シーケンスセグメントに割り当てるステップ106aを含
む。図4に示す例を再度参照すると、区分するステップ
106から得られた結果がコラム2の第1行131及び第2行
132に示されている。図4に示す例において、セグメン
トサイズは4に固定されている。セグメントサイズを固
定長の4としたのは、単に便宜上のことであり、本発明
の範囲を限定する意図はない。コラム2の第1行131は
区分化されたテストベクトルに相当し、コラム2の第2
行132は区分化されたランダムシーケンスに相当する。
分されたテストベクトルのセグメントを対応する区分さ
れたランダムシーケンスのセグメントと比較するステッ
プ108を含む。この比較するステップ108において、区分
されたテストベクトルの各セグメント中の要素が、区分
されたランダムシーケンスの対応するセグメント中の対
応する要素と比較される。所定のテストベクトルセグメ
ントの全ての要素が対応するランダムシーケンスセグメ
ントの対応要素に一致している場合、これらのセグメン
トは一致しているものとみなされる。この比較処理は、
各セグメントに対して「一致」又は「不一致」のいずれ
かの判定結果を出すものである。
とランダムシーケンスセグメントからの要素の一対が互
いに「合致」している場合、この一対の要素は一致して
いるものとみなされる。例えば、テストベクトルセグメ
ントの所定位置に「0」があり、ランダムシーケンスセ
グメントの対応位置に「0」があるという状態である。
表1はこの概念を延長したもので、テストベクトルセグ
メント及びランダムシーケンスセグメントの要素の全て
の可能な状態について一致又は不一致を定義するもので
ある。「テストベクトルビット」の項目はテストベクト
ルセグメントからの要素に対応し、「ランダムシーケン
スビット」の項目はランダムシーケンスセグメントから
の要素に対応する。表1に示した例は、{0、1、X}
の組のいずれかの値を持つ要素から構成される3値論理
を想定したものであり、ここでXは「ドントケア」状態
を表す。従って、テストベクトルセグメントにおける
「1」はランダムシーケンスセグメントにおける「1」
と、そして「0」は「0」と一致し、「X」は「1」又
は「0」のいずれかに一致する。
テストベクトルを作成するステップ110を含んでいる
が、この処理は、一致した各セグメントについて第1シ
ーケンス、すなわち圧縮シーケンスに「1」を順次挿入
し、及び/又は一致しなかった各セグメントについて圧
縮シーケンスに「0」と、この後に続けてテストベクト
ルセグメントの要素を順次挿入することにより実施され
る。これが終了した時、圧縮シーケンスは圧縮テストベ
クトルとなる。圧縮テストベクトルを作成するステップ
110は、セグメントの対を検討するステップ110aと、そ
してこのセグメント対が比較するステップ108において
一致したか否かに応じて「1」又は「0」及び対象セグ
メントの要素を挿入するステップ110bとを含む。これに
ついて以下に詳細を説明する。
セグメント対を検討するステップ110aから開始される。
第1セグメント対が比較するステップ108において一致
又は合致すると判定された場合、第1シーケンス、すな
わち圧縮シーケンスの第1要素として「1」が挿入され
る(110b)。第1セグメント対が不一致であった場合、
圧縮シーケンスの第1要素として「0」が挿入され(11
0b)、そしてテストベクトルの第1セグメントからコピ
ーされた要素が次のS個の要素として圧縮シーケンスへ
と挿入される(110b)。ここでSはセグメントサイズで
あり、すなわちセグメントの要素数である。その後、次
のセグメント対が検討され(110a)、次のセグメント対
が一致していれば、圧縮シーケンスの次の要素として
「1」が挿入される(110b)。また、このセグメント対
が不一致であった場合、先に述べたように、圧縮シーケ
ンスの次の要素は「0」となり、これに続いてテストベ
クトルセグメントの要素が挿入される。あるセグメント
対が不一致であり、そのテストベクトルセグメントが1
つ以上の「ドントケア」要素を含む場合、「ドントケ
ア」要素に対して、圧縮シーケンスにはランダムベクト
ルセグメントの対応する要素がコピーされる。検討する
ステップ110aと挿入するステップ110bを含む作成ステッ
プ110は、テストベクトルの全てのセグメントの処理が
終了するまで、連続するセグメント対の各々に対して順
次繰り返される。
2の第3行133は、本発明の方法100、100aの比較するス
テップ108及び作成するステップ110を経た第1シーケン
スから得られる圧縮テストベクトルである。図4に示さ
れている例から理解されるように、第1セグメント対
は、セグメントの最後の要素の下に引かれた縦線に記さ
れた×印からわかるように、不一致である。従って、圧
縮テストベクトルの最初の要素は「0」となる。第1セ
グメントの要素は全て指定されている為、圧縮テストベ
クトルの次の4つの要素(S=4)は圧縮テストベクト
ルへテストベクトルからコピーされる。この例の次のセ
グメント対は、そのテストベクトルセグメントが「ドン
トケア」、すなわち「X」の要素しか含んでいない為、
一致と判定される。従って、行133における圧縮テスト
ベクトルの次の要素(行133の左端から数えて6個目の
要素)は「1」となる。同様に、第3、第4、第5及び
第6セグメント対も全て一致している為、これらのセグ
メント対のそれぞれに対して行133の圧縮テストベクト
ル中(行133の7〜10番目の要素)に「1」が挿入され
る(110b)。第7セグメント対は、最後のセグメントの
最初の要素の下の縦線に記された×印からわかるよう
に、不一致と判定される。更に、テストベクトルの第7
セグメントにおいて、最後の2つの要素が「ドントケ
ア」状態を表す「X」となっている。この場合も、不一
致である第1セグメント対の場合と同様に、これらの2
つの区分間の不一致を示す「0」が「フラグ値」として
圧縮テストベクトルへと挿入される。その後、テストベ
クトルの指定されている要素、すなわち「1」又は
「0」の値のいずれかを持つ要素がコピーされ、圧縮テ
ストベクトルの対応する要素位置へ挿入される。更に、
テストベクトルにおいて「ドントケア」状態を有する要
素の値として、ランダムベクトルセグメントの対応位置
から値がコピーされ、これらが行133の圧縮テストベク
トルへ挿入される。
ストベクトルは、一連の「フラグ」、すなわち指示値か
ら構成されているが、一方のフラグはセグメント対間の
一致を示し、他方のフラグは不一致を示している。圧縮
テストベクトルで不一致を示すフラグの後には、このフ
ラグに付随する元のテストベクトルセグメントの指定要
素と、そのセグメントのドントケア状態に対するランダ
ムシーケンスからの要素が続いている。上述した{0、
1、X}の値の組を利用する3値論理は説明目的で使用
したに過ぎない。ここに説明した方法100aを、mが3よ
りも大きな、m値論理又はm個の記号へと拡張すること
は、当業者が容易になし得ることである。更に、一致を
「1」及び/又は不一致を「0」とするフラグに対する
値についても、方法100aによる圧縮処理の基本的性質を
変えることなく、他の値をこれらに代えて使用し得るこ
とは、当業者が容易に認識し得るものである。このよう
なm個の記号及び他のフラグ値は全て本発明の範囲に入
るものである。
送られ、ATEのメモリに記憶される。この圧縮テスト
ベクトルの利点は、従来方法を利用してテストベクトル
から生成された完全指定テストベクトルと比較すると、
メモリ中に占める記憶空間が大幅に小さいというところ
にあり、その理由の1つは一般的にATPG内の生成さ
れたテストベクトルが含む「ドントケア」状態の数にあ
る。本発明の方法100aにより生成されたバイナリ圧縮テ
ストベクトルを記憶する為に必要とされるビット数は、
以下の式(1)から得ることができる。
の指定ビット(すなわち値「1」又は「0」のいずれ
か)を有するテストベクトル内のセグメントの数、pは
あるセグメント中の指定ビットが対応するランダムセグ
メントの対応ビットと一致する確率であり、以下の式
(2)が成り立つ。
れるセグメントサイズSを変えることにより圧縮処理の
効果を最適化することができる。
される自動試験中に、圧縮解除されて完全指定テストベ
クトルを生成する。圧縮テストベクトルの圧縮解除処理
を容易にする為に、圧縮方法100aのステップ104で生成
されたランダムシーケンスと同一のものを生成するラン
ダムシーケンス発生器が必要である。圧縮解除において
使用されるランダムシーケンス発生器は、ランダムシー
ケンスを生成するステップ104において使用されるもの
と同じもので良い。しかし同一のランダムシーケンスを
生成する他のランダムシーケンス発生器が、圧縮解除処
理用に設けられることが好ましい。先に説明した3値論
理の例における圧縮テストベクトルのフラグ値「1」
は、「一致」を示すものであった。圧縮テストベクトル
の圧縮解除処理においては、フラグ値「1」は「ランダ
ムシーケンスからの対応値を使用する」ということを示
す。同様に、フラグ値「0」は「圧縮テストベクトルの
その後に続くS個の値を完全指定テストベクトルとして
使用する」ということを示す。従って、本発明によれ
ば、圧縮及び圧縮解除処理において同じランダムシーケ
ンスが必要とされる。
ベクトルを処理して、ATEによって利用される完全指
定テストベクトルに相当する圧縮解除テストベクトルを
生成する。圧縮解除方法100bは、圧縮テストベクトルの
フラグ値を調べるステップ112と、圧縮解除テストベク
トルへと値を挿入するステップ114とを含むが、以下に
その詳細を説明する。
の第1要素を調べるステップ112から開始される。圧縮
テストベクトルの第1要素は、その定義から第1フラグ
値である。第1フラグ値が不一致を示す場合、例えば先
に説明した3値論理の例においては「0」である場合、
圧縮テストベクトルの次のS個の要素が第2シーケン
ス、すなわち圧縮解除シーケンス中の最初のS個の位置
に挿入される(114)。圧縮テストベクトルにおける次
の要素となる次のフラグ値は、コピーされたS個の要素
の直後に位置する。不一致を示すフラグ値が見つかった
場合、ランダムシーケンスの次のS個の要素は破棄され
る。
に説明した3値論理の例においては「1」である場合、
生成するステップ116においてランダムシーケンス発生
器により生成されたランダムシーケンスの最初のS個の
要素が圧縮解除シーケンスへ挿入される(114)。一致
を示すフラグ値が見つかった場合、次のフラグ値はこの
圧縮テストベクトルの次の要素である。本発明の方法10
0bによれば、調べるステップ112及び挿入するステップ1
14が圧縮テストベクトルのフラグ値に相当する要素の各
々に対して繰り返される。
説明する為に、再度図4を参照する。図4に示す例にお
いて、圧縮テストベクトルは二進値から成り、フラグ値
は一致を示す「1」、又は不一致を示す「0」のいずれ
かであり、セグメントサイズSは4であった。図5は、
図4に示す例において生成された圧縮テストベクトルを
圧縮解除する例を描いたものである。
行133に示す圧縮テストベクトルに一致する。第2行142
は生成するステップ116からのランダムシーケンスに一
致する。このランダムシーケンスは、圧縮方法100aの生
成するステップ104において生成された、図4の行122及
び132に示されるランダムシーケンスと同一のものであ
ることに注意されたい。
初の要素は不一致を示す「0」である為、圧縮テストベ
クトルの次の4個の要素が図5の第3行143に示されて
いるように、最初の4個の要素として圧縮解除シーケン
スにコピー、すなわち挿入される(144)。図5の行142
に示されるランダムシーケンスの最初の4個の要素は破
棄される。圧縮テストベクトル141における次のフラグ
値は6番目の位置(行141の左から数えて6番目)にあ
り、圧縮処理において一致すると判定されたことを示す
「1」である。この結果、行142のランダムシーケンス
の次の4個の要素、5番目、6番目、7番目、8番目の
要素が、行143の圧縮解除シーケンスの5番目、6番
目、7番目、8番目の要素位置にコピーされる。この処
理は、第2シーケンス、すなわち圧縮解除シーケンスか
ら圧縮解除テストベクトルが完全に生成されるまで、各
フラグ値に対して繰り返される。図5の行143の圧縮解
除テストベクトルと図4の行121のテストベクトルを比
較すると、圧縮解除テストベクトル143が、「ドントケ
ア」状態(「X」)を有するテストベクトル121をラン
ダムシーケンスの対応する値により置き換えたものであ
ることがわかる。
0bの利点は、従来方法を利用して生成され、ATEのメ
モリへと伝送され、ATEのメモリに記憶される完全指
定テストベクトルと全く同じ圧縮解除テストベクトルを
生成することができるという点にある。従って、ATE
は本発明の圧縮解除テストベクトルを従来の完全指定テ
ストベクトルと同様に利用することができるが、この圧
縮テストベクトルを記憶するためにより小さなメモリし
か必要としない点で有利である。本発明に基づくテスト
ベクトル圧縮、圧縮解除方法100を実施する為に既存の
ATEに加えなければならない変更は、同じ、又は同一
のランダムシーケンスを生成する能力(104、116)と、
方法100bの圧縮解除ステップを実施する能力だけであ
る。
てハードウエア又はソフトウエアにおいて実現すること
ができる。ハードウエアを使用する場合、圧縮解除する
方法100bはチップ上の超小型電子回路として実現するこ
とができる。ソフトウエアを使用する場合、圧縮解除す
るステップを実行するソフトウエアをATEの中央処理
装置(CPU)に組み込むことができる。他の従来の圧
縮方式においてと同様に、本発明に基づく圧縮解除方法
100bにおいてATEに課せられる要件は、本発明の適用
性を著しく制約することは無い。
法100の更なる利点は、これを従来の圧縮方式と共働し
て利用することにより、更に大きな圧縮率を得ることが
できるという点にある。例えば、従来の圧縮アルゴリズ
ムを本発明の方法100aにより生成された圧縮テストベク
トルに適用することができる。ATEにおいて、圧縮解
除方法100bを開始する前に、従来の圧縮アルゴリズムを
逆にしたものを適用し、元の圧縮テストベクトルが生成
される。方法100aにより生成される圧縮テストベクトル
には長い「1」のシーケンスが含まれる可能性が高い
為、ランレングス符号化アルゴリズムのような単純なも
のを付加しただけであっても方法100により得られる圧
縮率よりも更に高い圧縮率を得ることが可能である。
(100a)及び圧縮解除(100b)する新規の方法100につ
いて説明してきた。これまでに記載した実施例は、本発
明の原理を利用する多数の特定の実施例の一部を説明し
たものにしか過ぎないことが理解されなければならな
い。本発明の範囲から逸脱することなく、当業者が様々
な他の構成を考案することは容易なことであることは明
らかである。
の組み合わせからなる例示的な実施態様を示す。 1.一連の要素を有するテストベクトルを圧縮し、圧縮
解除する方法であって;前記テストベクトルと少なくと
も同じ数の要素を有するランダムシーケンスを生成する
ステップ(104)と;前記テストベクトルを複数のテス
トベクトル要素セグメントへと順次区分し、前記テスト
ベクトル要素の少なくとも1つがドントケア値を有する
ステップ(106)と;同様に、前記ランダムシーケンス
を前記テストベクトルセグメントに対応する複数のラン
ダムシーケンス要素セグメントへ区分するステップ(10
6)と;前記テストベクトルセグメントの各々を前記ラ
ンダムシーケンスの対応するセグメントと順次比較し、
テストベクトルセグメントとランダムシーケンスセグメ
ントの対応する対が一致しているかどうかを判定するス
テップ(108)と;一致する対応セグメント対と一致し
ない対応セグメント対に対して、異なるフラグ値を挿入
することにより前記テストベクトルを圧縮するステップ
(100a)と;そして前記異なるフラグ値に基づいて前記
圧縮されたテストベクトルを完全指定テストベクトルへ
と圧縮解除するステップ(100b)とを含む方法(10
0)。
記ランダムシーケンスの対応するセグメントに一致した
テストベクトルセグメントの各々に対して、第1フラグ
値を第1シーケンスへと順次挿入するステップ(110b)
と;そして、前記ランダムシーケンスの対応するセグメ
ントに一致しないテストベクトルセグメントの各々に対
して、第2フラグ値を前記第1シーケンスへ、及びこれ
に続いて当該一致しないテストベクトルセグメントの要
素を前記第1シーケンスへと順次挿入し、前記第1シー
ケンスから圧縮テストベクトルを生成するステップ(11
0b)を含む1項に記載のテストベクトルの方法。
が;前記生成するステップ(104)において生成された
ランダムシーケンスと同一の、もう1つのランダムシー
ケンスを生成するステップ(116)と;一致を示すフラ
グ値の各々に対して、前記もう1つのランダムシーケン
スの対応する要素を第2シーケンスへ順次挿入するステ
ップ(114)と;そして、不一致を示すフラグ値の各々
の後に続く前記圧縮テストベクトルの要素を前記第2シ
ーケンスへ順次挿入し、前記第2シーケンスから前記完
全指定テストベクトルを生成するステップ(114)を含
む1項又は2項に記載のテストベクトルの方法。
て、前記テストベクトルセグメントの各要素が前記対の
対応するランダムシーケンスセグメントの対応する要素
に一致している場合、対応するセグメントが一致する1
〜3項のいずれか1項に記載の方法。
て、前記テストベクトルセグメントの1要素がランダム
シーケンスセグメントの対応する要素と同じ値、又はド
ントケア値を有する場合、前記テストセグメントの前記
1要素がこの対の前記ランダムシーケンスセグメントの
対応する要素と一致する1〜4項のいずれか1項に記載
の方法。
様に前記ランダムシーケンスを順次区分するステップ
(106)において、テストベクトル及びランダムシーケ
ンスセグメント対応する各対の要素の数が同じである1
〜5項のいずれか1項に記載の方法。
様に前記ランダムシーケンスを順次区分するステップ
(106)において、テストベクトルセグメントとランダ
ムシーケンスセグメントの少なくとも1つの対応する一
対の要素数が、セグメントの他の対応する対の要素数と
異なる1〜6項のいずれか1項に記載の方法。
てのテストベクトルに適用される1〜7項のいずれか1
項に記載の方法。
が、自動試験装置においてハードウエア及び/又はソフ
トウエアにより実現される1〜8項1のいずれか1項に
記載の方法。
あり、前記ソフトウエアが前記自動試験装置の中央処理
装置に組み込まれている9項に記載の方法。
働して利用される圧縮テストベクトルを生成するテスト
ベクトルを圧縮する方法100aに関する。本方法100aは、
要素のシーケンスを有するテストベクトルを生成するス
テップ102を含み、少なくとも1つの要素は「ドントケ
ア」値を含む。また要素のランダムシーケンスはステッ
プ104で生成される。テストベクトル及びランダムシー
ケンスはステップ106で区分される。テストベクトルの
各セグメントはステップ108でランダムシーケンスの対
応するセグメントと比較され、対応するセグメントが一
致するかどうか判定される。対応するセグメントが一致
する場合(110a)、第1フラグ値が圧縮テストベクトル
へ順次挿入される(110b)。対応するセグメントが不一
致である場合(110a)、第2フラグ値が圧縮ベクトルに
順次挿入されるとともに、一致しないテストベクトルセ
グメントの要素が圧縮ベクトルに挿入される(110b)。
本発明100によれば、圧縮テストベクトルは、フラグ値
を利用して完全指定テストベクトルに直接圧縮解除され
る。
TPGを含む代表的なATEシステムのブロック図であ
り、図1Bは、図1AのATEにおいてテストベクトル
を生成し、使用する為の主なステップを説明するフロー
チャートである。
する完全指定テストベクトルの例を示す図である。
ベクトルを圧縮する為の本発明に基づく方法を説明する
フローチャートである。
して圧縮テストベクトルを生成する例を示す説明図であ
る。
ベクトルを圧縮解除する例を示す説明図である。
Claims (1)
- 【請求項1】一連の要素を有するテストベクトルを圧縮
し、圧縮解除する方法であって;前記テストベクトルと
少なくとも同じ数の要素を有するランダムシーケンスを
生成するステップ(104)と;前記テストベクトルを複
数のテストベクトル要素セグメントへと順次区分し、前
記テストベクトル要素の少なくとも1つがドントケア値
を有するステップ(106)と;同様に、前記ランダムシ
ーケンスを前記テストベクトルセグメントに対応する複
数のランダムシーケンス要素セグメントへ区分するステ
ップ(106)と;前記テストベクトルセグメントの各々
を前記ランダムシーケンスの対応するセグメントと順次
比較し、テストベクトルセグメントとランダムシーケン
スセグメントの対応する対が一致しているかどうかを判
定するステップ(108)と;一致する対応セグメント対
と一致しない対応セグメント対に対して、異なるフラグ
値を挿入することにより前記テストベクトルを圧縮する
ステップ(100a)と;そして前記異なるフラグ値に基づ
いて前記圧縮されたテストベクトルを完全指定テストベ
クトルへと圧縮解除するステップ(100b)とを含む方
法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/802,440 US6732312B2 (en) | 2001-03-09 | 2001-03-09 | Test vector compression method |
US09/802440 | 2001-03-09 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002311111A true JP2002311111A (ja) | 2002-10-23 |
JP2002311111A5 JP2002311111A5 (ja) | 2005-09-02 |
JP4194785B2 JP4194785B2 (ja) | 2008-12-10 |
Family
ID=25183718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002063298A Expired - Lifetime JP4194785B2 (ja) | 2001-03-09 | 2002-03-08 | テストベクトルの圧縮方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6732312B2 (ja) |
JP (1) | JP4194785B2 (ja) |
DE (1) | DE10210264B4 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007155339A (ja) * | 2005-11-30 | 2007-06-21 | Japan Science & Technology Agency | 変換装置、変換方法、変換方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7131046B2 (en) * | 2002-12-03 | 2006-10-31 | Verigy Ipco | System and method for testing circuitry using an externally generated signature |
EP1475644A1 (en) * | 2003-04-29 | 2004-11-10 | Koninklijke Philips Electronics N.V. | Data compression |
US7404109B2 (en) * | 2003-06-12 | 2008-07-22 | Verigy (Singapore) Pte. Ltd. | Systems and methods for adaptively compressing test data |
US8769361B2 (en) * | 2003-10-07 | 2014-07-01 | Advantest (Singapore) Pte Ltd | Cost estimation for device testing |
US7386777B2 (en) * | 2004-04-05 | 2008-06-10 | Verigy (Singapore) Pte. Ltd. | Systems and methods for processing automatically generated test patterns |
US7555690B1 (en) * | 2004-12-23 | 2009-06-30 | Xilinx, Inc. | Device for and method of coupling test signals to a device under test |
US7692686B1 (en) * | 2006-02-21 | 2010-04-06 | Xfrm Incorporated | Method and apparatus for coding format autodetection testing |
TWI403746B (zh) * | 2008-10-22 | 2013-08-01 | 國立臺灣大學 | 測試圖案最佳化的方法 |
US20110022907A1 (en) * | 2009-06-23 | 2011-01-27 | StarDFX Technologies, Inc. | FPGA Test Configuration Minimization |
US8718998B2 (en) * | 2011-03-17 | 2014-05-06 | Apple Inc. | Identifying initial don't care memory elements for simulation |
US9689922B2 (en) * | 2013-12-20 | 2017-06-27 | Advantest Corporation | Online design validation for electronic devices |
CN107562554A (zh) * | 2017-08-25 | 2018-01-09 | 郑州云海信息技术有限公司 | 一种存储可靠性测试方法及服务器 |
CN113203938B (zh) * | 2021-04-15 | 2022-08-19 | 杭州加速科技有限公司 | 测试向量的存储方法、压缩方法及设备、测试方法及设备 |
WO2024065693A1 (zh) * | 2022-09-30 | 2024-04-04 | 华为技术有限公司 | 一种生成压缩测试向量的方法和装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5243603A (en) * | 1991-03-26 | 1993-09-07 | Hewlett-Packard Company | Method for online modification of compressed digital test vectors |
US5696772A (en) * | 1994-05-06 | 1997-12-09 | Credence Systems Corporation | Test vector compression/decompression system for parallel processing integrated circuit tester |
US5668745A (en) | 1995-10-20 | 1997-09-16 | Lsi Logic Corporation | Method and apparatus for testing of semiconductor devices |
US5991898A (en) * | 1997-03-10 | 1999-11-23 | Mentor Graphics Corporation | Arithmetic built-in self test of multiple scan-based integrated circuits |
US5883906A (en) * | 1997-08-15 | 1999-03-16 | Advantest Corp. | Pattern data compression and decompression for semiconductor test system |
US6067651A (en) * | 1998-02-20 | 2000-05-23 | Hewlett-Packard Company | Test pattern generator having improved test sequence compaction |
US6223316B1 (en) * | 1998-05-27 | 2001-04-24 | Nec Usa, Inc. | Vector restoration using accelerated validation and refinement |
US6327687B1 (en) * | 1999-11-23 | 2001-12-04 | Janusz Rajski | Test pattern compression for an integrated circuit test environment |
US6421794B1 (en) * | 2000-03-09 | 2002-07-16 | John T. Chen | Method and apparatus for diagnosing memory using self-testing circuits |
US6615377B1 (en) * | 2000-05-08 | 2003-09-02 | Hewlett-Packard Development Company, L.P. | Integrated circuit with signal-vector queue for normal and test modes of operation |
-
2001
- 2001-03-09 US US09/802,440 patent/US6732312B2/en not_active Expired - Lifetime
-
2002
- 2002-03-08 DE DE10210264A patent/DE10210264B4/de not_active Expired - Fee Related
- 2002-03-08 JP JP2002063298A patent/JP4194785B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007155339A (ja) * | 2005-11-30 | 2007-06-21 | Japan Science & Technology Agency | 変換装置、変換方法、変換方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 |
Also Published As
Publication number | Publication date |
---|---|
US20020162066A1 (en) | 2002-10-31 |
JP4194785B2 (ja) | 2008-12-10 |
US6732312B2 (en) | 2004-05-04 |
DE10210264A1 (de) | 2002-10-10 |
DE10210264B4 (de) | 2007-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7610539B2 (en) | Method and apparatus for testing logic circuit designs | |
US7386777B2 (en) | Systems and methods for processing automatically generated test patterns | |
JP2002311111A (ja) | テストベクトルの圧縮方法 | |
US6782501B2 (en) | System for reducing test data volume in the testing of logic products | |
US5461573A (en) | VLSI circuits designed for testability and methods for producing them | |
EP0690395A2 (en) | Method and apparatus for generating conformance test data sequences | |
JPH11153655A (ja) | 圧縮されたディジタルテストデータを用いたicチップ検査装置及び該検査装置を用いたicチップ検査方法 | |
EP1236111A1 (en) | Test pattern compression for an integrated circuit test environment | |
Bayraktaroglu et al. | Concurrent application of compaction and compression for test time and data volume reduction in scan designs | |
CN112666451B (zh) | 一种集成电路扫描测试向量生成方法 | |
US7673204B2 (en) | Method using non-linear compression to generate a set of test vectors for use in scan testing an integrated circuit | |
Kajihara et al. | Test data compression using don't-care identification and statistical encoding [logic testing] | |
Wohl et al. | Increasing PRPG-based compression by delayed justification | |
Pomeranz | Zoom-in feature for storage-based logic built-in self-test | |
US7231619B1 (en) | Extended model checking hardware verification | |
Kalligeros et al. | Reseeding-based test set embedding with reduced test sequences | |
Gopalsamy et al. | Fully deterministic storage based logic built-in self-test | |
US11280831B2 (en) | Semiconductor integrated circuit with self testing and method of testing | |
Pomeranz et al. | LFSR-based test generation for reduced fail data volume | |
Yang et al. | State-sensitive X-filling scheme for scan capture power reduction | |
CN112649723B (zh) | 转换延迟故障测试压缩环境下测试精简方法和装置 | |
Pomeranz | POSTT: Path-oriented static test compaction for transition faults in scan circuits | |
Singh et al. | ATPG for Incomplete Testing of SOC Considering Bridging Faults | |
JP2006322931A (ja) | 集積回路検査装置 | |
JP3602224B2 (ja) | テストパターン圧縮装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050303 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050303 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071025 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080512 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080826 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080924 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4194785 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |