JP3602224B2 - テストパターン圧縮装置 - Google Patents
テストパターン圧縮装置 Download PDFInfo
- Publication number
- JP3602224B2 JP3602224B2 JP28159695A JP28159695A JP3602224B2 JP 3602224 B2 JP3602224 B2 JP 3602224B2 JP 28159695 A JP28159695 A JP 28159695A JP 28159695 A JP28159695 A JP 28159695A JP 3602224 B2 JP3602224 B2 JP 3602224B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- test pattern
- logic simulation
- test
- expression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、LSIのテストに使用するテストパターンを圧縮するための装置に関する。
【0002】
【従来の技術】
近年、LSIの大規模化に伴い、LSIのテストパターンの規模も、指数関数的に増大している。このため、通常の1、0のパターンでは、そのデータ量も多くなり、LSIのテスト装置のメモリ容量を越えてしまうため、テストパターンを圧縮してパターン数を削減するという手法がこれまで用いられてきた。
【0003】
この従来技術の圧縮方法は、特開平6−75019号に見られるように、同一パターンあるいは同一パターン列を繰返し記述に置き換えるものがほとんどであった。
【0004】
【発明が解決しようとする課題】
ところが、LSIの大規模化の傾向は、著しく、テストパターンの規模はさらに大規模化し、従来の圧縮方法では対処できない事態も生じている。従来の繰返し記述への変換による圧縮のみでは、データが十分に圧縮されず、LSIテスト装置のメモリ容量を越える場合もしばしば起こってきた。
【0005】
一方、あるパターン列をサブルーチンとしてまとめて、記述の置き換えを行うことにより圧縮を行うというサブルーチン記述による圧縮方法も存在する。
【0006】
図5は、繰返し記述のほかに、サブルーチン変換記述による圧縮を併用する従来技術の圧縮装置の構成を示す。この圧縮装置の主要部であるテストパターン圧縮部50は、繰返し記述への変換を行う繰返し記述変換部51とサブルーチン記述への変換を行うサブルーチン変換部52とから構成される。繰返し記述とサブルーチン記述の両方を使用することにより、圧縮率を高めている。しかし、サブルーチン変換においては、サブルーチンとしてまとめる参照パターンの指定が行えず、圧縮装置が内部で自動的に任意のパターン列をサブルーチン化するため、必ずしも最適な圧縮が行えず、圧縮変換の実行時間が長くなるという問題があった。
【0007】
また、テストパターン作成時間の短縮のために論理シミュレーション実行時の出力結果よりテストパターンを抽出する方法がある。LSIの論理シミュレーションはLSIと外部メモリを組み合わせて行う場合があり、テストパターンは、論理シミュレーション中にLSIと外部メモリ間の接続ピンを流れるシミュレーション結果の信号に基づき抽出される。図6は、論理シミュレーションの終了と同時にLSIテスト装置のテストパターンを出力する従来のテストパターン出力機能を有する論理シミュレーション装置の構成図を示す。この従来の論理シミュレーション装置は、論理シミュレーション結果をテスト装置制限記述を参照して、テストパターンに変換するテストパターン変換部61を含む論理シミュレーション部60からなる。このような従来の論理シミュレーション装置では、圧縮してテストパターンを出力する機能はなく、近年のLSIの大規模化に伴い生成されるテストパターンも大規模化するという問題があった。
【0008】
そこで、本発明は、テストパターンの圧縮をより短時間で行い、より高い圧縮率を得ることができる圧縮装置、および論理シミュレーションと同時に圧縮されたテストパターンを出力する論理シミュレーション装置を提供することを目的とする。
【0010】
本発明に係るテストパターン圧縮装置は、LSIのテストパターンを読み込み、読み込んだテストパターンを圧縮するテストパターン圧縮装置であって、参照演算式を指定するための指定手段と、読み込んだ前記テストパターンの中から前記参照演算式に適合するパターンを検索し、前記参照演算式に適合するパターンと同一のパターンを演算形式記述に変換する演算式変換手段とを備える。
【0012】
本発明に係る論理シミュレーション装置は、論理シミュレーションの実行と同時にテストパターンを発生する手段を持つ論理シミュレーション装置であって、参照演算式を指定する指定手段と、シミュレーション結果より変換したテストパターンの中から参照演算式に適合するパターンを検索し、前記参照演算式に適合するパターンと同一のパターンを演算形式記述に変換する演算式変換手段とを備える。
【0014】
好ましくは、前記論理シミュレーション装置は、さらに、テストパターンの中から繰返しパターンを検索し、前記繰返しパターンと同一のパターンを繰返し記述に変換する繰返し記述変換手段を備える。
【0015】
好ましくは、前記テストパターン圧縮装置または前記論理シミュレーション装置において、前記指定手段は、使用者が参照パターンまたは参照演算式を入力するための入力操作手段と、入力された参照パターンまたは参照演算式を記憶する記憶手段とを有する。
【0016】
【発明の実施の形態】
以下に添付の図面を用いて、本発明の実施の形態の詳細な説明を行う。
<実施の形態1>.
図1は、本発明の実施の形態1のテストパターン圧縮装置の構成図である。
本実施形態のテストパターン圧縮装置は、指定された参照パターンを読込み記憶する参照パターン指定部12と圧縮装置の主要部であるテストパターン圧縮部10とから構成され、該テストパターン圧縮部10は、テストパターンの中から繰返しパターンを検索して繰返し記述に変換する繰返し記述変換部11と、参照パターン指定部12により読込まれた参照パターンと同一のパターンをテストパターンの中から検索し、サブルーチン記述に変換するサブルーチン比較/変換部13とからなる。
【0017】
図7は事前に指定された参照パターン列の例を示す。図8は圧縮前のテストパターンの例を示し、破線で囲まれた部分はそれぞれ、図7の参照パターンと一致するパターン列を表す。図9は、本発明の実施の形態1により、図8のテストパターンを図7の参照パターンを用いて圧縮した後のパターン列を示す。図8のテストパターン中での図7の参照パターンに一致する部分(破線で囲まれた部分)がサブルーチン記述に変換されることにより、図9の圧縮されたテストパターンが得られる。
【0018】
以下に図13のフローチャートを用いて、実施の形態1のテストパターン圧縮装置の動作を説明する。
本実施形態のテストパターン圧縮装置は、参照パターン指定部12が、使用者が事前に入力した参照パターンを格納する参照パターン格納部15から図7に示すような参照パターンを読み込む(S101)。次にテストパターン格納部14よりテストパターンを読み込み(S102)、繰返し記述変換部11で、テストパターン中から繰返しパターンを検索し、見つかれば繰返し記述に変換する(S103)。次にサブルーチン比較/変換部13で、繰返し記述変換後のテストパターン中から参照パターンと同じパターンを検索する(S104)。前記テストパターン中に参照パターンに一致するものがあれば(S105)、サブルーチン比較/変換部13でサブルーチン記述に変換する(S106)。一致するものがないときはS107のステップに進む。ここで繰返し記述変換後のパターンが図8に示すようなパターンであるとすると、図7の参照パターンA、参照パターンBで表されるパターンがテストパターン中に検索されるので、サブルーチン記述変換により図9に示されるような圧縮後のテストパターンが得られる。テストパターンが終了したかどうか判断し(S107)、テストパターンが終了するまで前記の検索および変換手順を繰り返す。これにより、図9に示すような圧縮されたテストパターンが得られる。尚、最終的な圧縮後のテストパターンはテストパターン格納部14に出力される。本実施形態において、指定された参照パターンを用いて、サブルーチン記述変換によりテストパターンを圧縮するため、より短時間で圧縮されたテストパターンが得られる。また、サブルーチン記述変換と繰返し記述変換とを組合わせることにより、より高い圧縮率でテストパターンの圧縮ができる。
【0019】
<実施の形態2>.
図2は、本発明の実施の形態2のテストパターン圧縮装置の構成図である。
本実施形態のテストパターン圧縮装置は、指定された参照演算式を読込み記憶する参照演算式指定部22と圧縮装置の主要部であるテストパターン圧縮部20とから構成され、該テストパターン圧縮部20は、繰返し記述に変換する繰返し記述変換部21と、参照演算式指定部22により指定された参照演算式で表されるパターン列と同じパターンをテストパターンの中から検索し、演算式記述に変換する演算式比較/変換部23とからなる。
【0020】
図10は事前に指定された参照演算式の例を示す。ここで、参照演算式とは、参照パターンを演算式等を使用して表したものであり、パターンによっては、上記参照パターンのような0、1の並びによる記述よりもより広い範囲のパターンを表現することができる。例えば、図10においては、C言語を用いて表現されている。ここで、x、yは信号の現在値を5ビットで表し、関数pattern_writeは、(x,y,1,1)の値を記述する。すなわち、参照演算式Aは、x、yを1ずつ増加させながら、(x,y,1,1)のパターンを32回繰返し記述したときに得られるパターンを表す。実際には、図11の破線で囲まれたパターン(A)となる。同様に参照演算式Bは、図11の破線で囲まれたパターン(B)となる。ここで、図11に示したパターン全体をテストパターンとし、本発明の実施の形態2の圧縮装置により、このテストパターンを図10の参照演算式を用いて圧縮すると、図12に示すような演算式記述が得られる。この演算式記述は、LSIテスト装置を動作させるためのアルゴリズム言語で図11のテストパターンを記述したものである。ここで、図12の(A)で示されるステップは、参照演算式Aの演算式記述を表し、(B)で示されるステップは、参照演算式Bの演算式記述を表す。図12において、図11の圧縮前のテストパターンの参照演算式で表されるパターンに一致する部分(破線で囲まれた部分)が演算式記述に変換されることにより、図11のテストパターンが圧縮される。
【0021】
以下に図14のフローチャートを用いて、実施の形態2のテストパターン圧縮装置の動作を説明する。
本実施形態のテストパターン圧縮装置は、まず参照演算式指定部22により、使用者が事前に入力した参照演算式を格納する参照演算式格納部25より図10に示されるような参照演算式を読み込む(S201)。次にテストパターン格納部24よりテストパターンを読み込み(S202)、繰返し記述変換部21で、テストパターン中から繰返しパターンを検索し、見つかれば繰返し記述に変換する(S203)。次に演算式比較/変換部23で繰返し記述変換後のテストパターン中の参照演算式で表されるパターンを検索(S204)する。前記テストパターン中に参照演算式で表されるパターンに一致するものがあれば(S205)、演算式比較/変換部23により演算式記述に変換する(S206)。一致するものがなければS207のステップに進む。ステップS207では、テストパターンが終了したかどうか判断し、テストパターンが終了するまで前記の検索および変換手順を繰り返す。ここで、繰返し記述変換後のパターンが図11に示すようなパターンであるとすると、図10の参照演算式A、参照演算式Bで表されるパターンがテストパターン中に検索されるので、図12に示されるような圧縮後のテストパターンが得られる。また、最終的な圧縮後のテストパターンはテストパターン格納部24に出力される。
【0022】
参照演算式による圧縮は、演算式で表現できるパターンの範囲が広いため、パターンの形式によっては、参照パターンの場合と比較して、より高い圧縮率で圧縮が実現できる。また、繰返し記述変換と組合わせることにより、さらにより高い圧縮率でテストパターンの圧縮ができる。
【0023】
<実施の形態3>.
図3は、実施の形態1のテストパターン圧縮装置を内蔵した、テストパターン出力機能を有する論理シミュレーション装置を示す。論理シミュレーション装置は、圧縮するときに参照される参照パターンを指定する参照パターン指定部32と論理シミュレーション装置の主要部である論理シミュレーション部30とから構成され、該論理シミュレーション部30は、論理シミュレーション結果をテストパターンに変換するテストパターン変換部31と、参照パターン指定部32により読み込まれた参照パターンと同一のパターンをテストパターンの中から検索し、サブルーチン記述に変換するサブルーチン比較/変換部33と、テストパターンの中から繰返しパターンを検索し、繰返し記述に変換する繰返し記述変換部34とからなる。以下、図15を用いて、実施の形態3の論理シミュレーション装置の動作の説明を行う。
【0024】
前記論理シミュレーション装置は、最初に、参照パターン指定部32が、指定された参照パターンを読込む(S301)。次に、論理シミュレーション結果をテスト装置に見合ったテストパターンに変換するための制限情報であるテスト装置制限記述を読込んだ(S302)後、シミュレーション入力パターンを読込む(S303)。読込んだシミュレーション入力パターンにより、論理シミュレーションの実行を開始する(S304)。次に、論理シミュレーションをステップ毎に実行する(S305)。前記シミュレーション装置は、論理シミュレーションの各ステップを実行する度毎にシミュレーション結果を出力するため、テストパターン変換部31でシミュレーション結果が出力される度に、このシミュレーション結果をテストパターンに変換する(S306)。繰返し記述変換部34で、前記テストパターン中から繰返しパターンを検索し、一致するパターンがあれば、繰返し記述に変換する(307)。次に、サブルーチン比較/変換部33で、テストパターン中から参照パターンを検索し、一致するパターンがあればサブルーチン記述に変換する(S308)。論理シミュレーションの全ステップを実行したかどうか判断し(S309)、全ステップを実行するまで、上記のテストパターンへの変換、繰返し記述変換およびサブルーチン記述変換を行う。
【0025】
このようにして、論理シミュレーション結果から得られるテストパターンを繰返し記述および参照パターンを用いて圧縮することにより、高圧縮率で短時間で圧縮されたテストパターンを、論理シミュレーション実行終了と同時に得られる。
【0026】
<実施の形態4>.
図4は、実施の形態2のテストパターン圧縮装置を内蔵した、テストパターン出力機能を有する論理シミュレーション装置を示す。該論理シミュレーション装置は、圧縮するときに参照される参照演算式を指定する参照演算式指定部42と論理シミュレーション装置の主要部である論理シミュレーション部40とから構成され、該論理シミュレーション部40は、論理シミュレーション結果をテストパターンに変換するテストパターン変換部41と、参照演算式指定部42により読み込まれた参照演算式と適合するパターンをテストパターンの中から検索し、演算式記述に変換する演算式比較/変換部43と、テストパターンの中から繰返しパターンを検索し、繰返し記述に変換する繰返し記述変換部44とからなる。以下、図16を用いて、実施の形態4の動作の説明を行う。
【0027】
上記論理シミュレーション装置は、最初に、参照演算子指定部42が、指定された参照演算式を読込む(S401)。次に論理シミュレーション結果をテスト装置に見合ったテストパターンに変換するための制限情報であるテスト装置制限記述を読込み(S402)、シミュレーション入力パターンを読込む(S403)。読込んだシミュレーション入力パターンにより、論理シミュレーション実行を開始する(S404)。次に、論理シミュレーションをステップ毎に実行する(S405)。前記シミュレーション装置は、論理シミュレーションの各ステップを実行する度毎にシミュレーション結果を出力するため、テストパターン変換部41でシミュレーション結果が出力される度にシミュレーション結果をテストパターンに変換する(S406)。繰返し記述変換部44は、このテストパターン中から繰返しパターンを検索し、同一のパターンがあれば繰返し記述に変換する(S407)。次に、演算式比較/変換部43で、テストパターン中から参照演算式で表されるパターンを検索し、テストパターン中に参照演算式で表されるパターンと同一のパターンがあれば演算式記述に変換する(S408)。論理シミュレーションの全ステップを実行したかどうか判断し(S409)、全ステップを実行するまで、上記のテストパターンへの変換、テストパターンの繰返し変換および参照演算式変換を繰返し行う。
【0028】
このようにして、論理シミュレーション結果から得られるテストパターンを繰返し記述および参照演算式を用いて圧縮することにより、高圧縮率で圧縮されたテストパターンを、論理シミュレーション実行終了と同時に得られる。
【0029】
【発明の効果】
本発明により、下記のような効果が得られる。
【0031】
本発明のテストパターン圧縮装置は、指定された参照演算式を使用して演算式記述に変換する。参照演算式は、広範囲のパターンを表現できるため、テストパターンが高い圧縮率で圧縮される。
【0033】
本発明の論理シミュレーション装置は、論理シミュレーション結果から得られるテストパターンを参照演算式を用いて圧縮することにより、論理シミュレーション実行終了と同時に、圧縮されたテストパターンを得ることができる。
【0035】
上記論理シミュレーション装置は、参照演算式に加えさらに、繰返しパターンを使用してテストパターンの圧縮を行うため、より高い圧縮率で圧縮されたテストパターンをシミュレーション実行終了と同時に得ることができる。
【0036】
上記テストパターン圧縮装置または論理シミュレーション装置において、使用者が参照パターンまたは参照演算式を指定するための入力操作手段および記憶手段を設けることにより、最適な参照パターンまたは参照演算式の指定ができ、それにより圧縮時間が短縮される。
【図面の簡単な説明】
【図1】実施の形態1のテストパターン圧縮装置の構成を示すブロック図。
【図2】実施の形態2のテストパターン圧縮装置の構成を示すブロック図。
【図3】実施の形態3のテストパターン出力機能を有する論理シミュレーション装置装置の構成を示すブロック図。
【図4】実施の形態4のテストパターン出力機能を有する論理シミュレーション装置装置の構成を示すブロック図。
【図5】従来技術のテストパターン圧縮装置の構成を示すブロック図。
【図6】従来技術のテストパターン出力機能を有する論理シミュレーション装置の構成を示すブロック図。
【図7】参照パターンの例を示す図。
【図8】圧縮前のテストパターンの例を示す図。
【図9】参照パターンを用いてサブルーチン変換記述により圧縮されたテストパターンを示す図。
【図10】参照演算式の例を示す図。
【図11】圧縮前のテストパターンの例を示す図。
【図12】参照演算式を用いて演算式記述変換により圧縮されたテストパターンを示す図。
【図13】実施の形態1のテストパターン圧縮装置の動作を表すフローチャート。
【図14】実施の形態2のテストパターン圧縮装置の動作を表すフローチャート。
【図15】実施の形態3の論理シミュレーション装置の動作を表すフローチャート。
【図16】実施の形態4の論理シミュレーション装置の動作を表すフローチャート。
【符号の説明】
10,20,50 テストパターン圧縮部、11,21,34,44,51 繰返し記述変換部、12,32 参照パターン指定部、13,33 サブルーチン比較/変換部、14,24,37,47,53,64 テストパターン格納部、15,38 参照パターン格納部、22,42 参照演算式指定部、23,43演算式比較/変換部、25,48 参照演算式格納部、30,40,60 論理シミュレーション部、31,41,61 テストパターン変換部、35,45,62 シミュレーション入力パターン格納部、36,46,63 テスト装置制限記述格納部、39,49,65 シミュレーション結果格納部、52 サブルーチン変換部。
Claims (5)
- 集積回路のテストパターンを読み込み、読み込んだテストパターンを圧縮するテストパターン圧縮装置において、
参照演算式を指定するための指定手段と、
読み込んだ前記テストパターンの中から前記参照演算式に適合するパターンを検索し、前記参照演算式に適合するパターンと同一のパターンを演算形式記述に変換する演算式変換手段と
を備えることを特徴とするテストパターン圧縮装置。 - 請求項1に記載のテストパターン圧縮装置において、
前記指定手段は、使用者が参照演算式を入力するための入力操作手段と、入力された参照演算式を記憶する記憶手段とを有することを特徴とするテストパターン圧縮装置。 - 論理シミュレーションの実行と同時にテストパターンを発生する手段を持つ論理シミュレーション装置において、
参照演算式を指定するための指定手段と、
前記テストパターンの中から参照演算式に適合するパターンを検索し、前記参照演算式に適合するパターンと同一のパターンを演算形式記述に変換する演算式変換手段と
を備えることを特徴とする論理シミュレーション装置。 - 請求項3に記載の論理シミュレーション装置において、
前記テストパターンの中から繰返しパターンを検索し、前記繰返しパターンと同一のパターンを繰返し記述に変換する繰返し記述変換手段を、さらに備えたことを特徴とする論理シミュレーション装置。 - 請求項3に記載の論理シミュレーション装置において、
前記指定手段は、使用者が参照演算式を入力するための入力操作手段と、入力された参照演算式を記憶する記憶手段とを有することを特徴とする論理シミュレーション装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28159695A JP3602224B2 (ja) | 1995-10-30 | 1995-10-30 | テストパターン圧縮装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28159695A JP3602224B2 (ja) | 1995-10-30 | 1995-10-30 | テストパターン圧縮装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09127211A JPH09127211A (ja) | 1997-05-16 |
JP3602224B2 true JP3602224B2 (ja) | 2004-12-15 |
Family
ID=17641358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28159695A Expired - Fee Related JP3602224B2 (ja) | 1995-10-30 | 1995-10-30 | テストパターン圧縮装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3602224B2 (ja) |
-
1995
- 1995-10-30 JP JP28159695A patent/JP3602224B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09127211A (ja) | 1997-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7610539B2 (en) | Method and apparatus for testing logic circuit designs | |
JPH0830553A (ja) | 規格合致試験データシーケンスを生成するための方法と装置 | |
US5258932A (en) | PLA simulation method | |
JP4194785B2 (ja) | テストベクトルの圧縮方法 | |
US7548844B2 (en) | Sequential tester for longest prefix search engines | |
JP3770919B2 (ja) | ファイル処理方法、データ処理装置及び記憶媒体 | |
JP3602224B2 (ja) | テストパターン圧縮装置 | |
JP2741973B2 (ja) | 画像処理システム | |
Kalligeros et al. | Reseeding-based test set embedding with reduced test sequences | |
JPS5820072B2 (ja) | 情報検索装置 | |
US7516381B2 (en) | Integrated circuit test system | |
JP2006170873A (ja) | 情報処理装置、情報処理装置のテストパターンデータ圧縮方法及びプログラム | |
JP2006322931A (ja) | 集積回路検査装置 | |
JP4294139B2 (ja) | 半導体試験装置用パターンデータのコンプレッション・デコンプレッション方法及びテストパターン圧縮・伸張装置 | |
JP2956636B2 (ja) | 波形処埋装置 | |
KR20070051973A (ko) | 선택적 테스트 벡터 압축 방법 및 장치 | |
JPH01295345A (ja) | 文字列データの圧縮・拡張装置 | |
JP4187345B2 (ja) | 圧縮データ復元装置、それを備えた半導体検査装置、及び、データ圧縮復元方法 | |
JP2835082B2 (ja) | 論理回路合成装置 | |
JP6193674B2 (ja) | 変換回路設計装置、変換回路設計プログラムおよび変換回路設計方法 | |
JP2001202391A (ja) | 論理回路のシミュレーション方法 | |
JPH11287847A (ja) | テストパターン作成装置及び方法並びにテストパターン作成プログラムを記録した記録媒体 | |
JPH10320374A (ja) | ルックアップテーブル設定装置 | |
JPH11352200A (ja) | 半導体集積回路の故障解析方法 | |
JPH0635613A (ja) | 圧縮・伸長データ試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040922 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |