JP4194785B2 - テストベクトルの圧縮方法 - Google Patents
テストベクトルの圧縮方法 Download PDFInfo
- Publication number
- JP4194785B2 JP4194785B2 JP2002063298A JP2002063298A JP4194785B2 JP 4194785 B2 JP4194785 B2 JP 4194785B2 JP 2002063298 A JP2002063298 A JP 2002063298A JP 2002063298 A JP2002063298 A JP 2002063298A JP 4194785 B2 JP4194785 B2 JP 4194785B2
- Authority
- JP
- Japan
- Prior art keywords
- test vector
- segment
- sequence
- random sequence
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318335—Test pattern compression or decompression
Description
【発明の属する技術分野】
本発明は複雑なシステムや集積回路を試験する為の自動試験装置に関する。より詳細には、本発明は、自動試験装置で利用されるテストベクトルの生成及び記憶に関する。
【0002】
【従来の技術】
システム及び、システムを一定不変に構成する集積回路(IC)すなわち半導体装置は弛まなく進歩し、その複雑化は益々進んでいる。このような複雑化はこれまでにも実際に経験されたことであり、また、将来的にも一層進行することが予想される為、これらのシステム及びそれらを構成する回路を試験する為の自動試験装置(ATE)の利用も広範囲に広がっている。実際、システムの複雑化が進み、手動による精密なかつ完全な試験が現実的ではなく、又は不可能でさえある程度にまで達している場合もある。ATEを利用した自動試験は、システムが複雑である場合に、精密なかつ相対的に完成された試験を実施できることに加え、システム及び/又はその構成部品の製造コストを大幅に削減することが可能である。近年では、単純なシステムやICの試験においてでさえATEの利用が広がる傾向にある。現在、主要なシステム及びICの製造ラインのほとんどが、何らかの形態のATEを利用していると言える。
【0003】
図1Aのブロック図に示すように、代表的なATE 10は中央処理装置(CPU)14、メモリ12、入出力(I/O)ハードウエア16、そして通常は何らかの形態のオペレータインタフェース18を含んでいる。CPU 14は、メモリ12に記憶されたテストベクトルを利用してATE 10が実施する操作を制御する。多くの場合外部ソース20により生成されたテストベクトルが、I/Oハードウエア16を利用してATEへと送られ、メモリ12へとロードされる。自動試験が実施される間、CPU 14はテストベクトルをメモリから読み出し、I/Oハードウエア16を制御して被験装置(DUT)30の試験を管理する。オペレータはオペレータインタフェース18を介してATEと対話する。説明の便宜上、試験が行われているシステム又はICを、以下DUTと称する。
【0004】
先にも述べたように、代表的なATEによる自動試験においてはテストベクトルが使用される。テストベクトルとは、実行されるべき試験操作及び/又は試験されているシステム又はICに対してATEによって印加されるべき試験値のシーケンスである。最新型ATEにおいて、テストベクトルは、デジタル演算機能及びATE内のメモリを膨大に使用すること、並びに複雑なシステムが主にデジタル形であることから、バイナリシーケンスである。ATEが利用する各テストベクトルは、通常、試験されるシステム又はICのデザインデータベース又は機能を記述した仕様を最初に照会することによって生成される。所定のDUTに対するテストベクトルは、所望のDUT機能試験をATEの機能試験能力へと「マッピング」すること、すなわち変換することによって生成される。その後このテストベクトルは、通常はATEへと送られ、ATEのメモリ内に記憶される。このテストベクトルは後にATEによるDUTの試験を制御する。
【0005】
図1Bは、ATE 10を利用したDUTの自動試験を実施する従来方法における手順を示すフローチャートである。この自動試験方法は、設計仕様を照会するステップ40を含む。設計仕様はDUTの性能を画定し、自動試験中に実施されるべき試験の決定を容易にする。自動試験方法は更に、テストベクトルを生成するステップ42を含む。テストベクトルを生成するステップでは、通常、設計仕様からの情報を利用してDUTを適正に試験するテストベクトルを生成する為の自動テストパターン発生器(ATPG)と呼ばれる装置又はコンピュータプログラムが使用される。従来の自動試験方法においては、テストベクトルを生成するステップ42に続いて、完全指定テストベクトルを作成するステップ44が実行される。テストベクトルを生成するステップ42によって生成されるテストベクトルは、一般的に、所謂「ドントケア」状態を複数(多数含む場合が多い)有する。完全指定テストベクトルを作成するステップ44は、そのテストベクトル中の「ドントケア」状態に対して明確な数値を割り当てる。この割り当て処理は、ランダムシーケンスを生成するステップ43において生成されたランダムシーケンスを利用して実施されることが多い。
【0006】
従来の自動試験方法においては、完全指定テストベクトルを作成するステップ44に続き、随意選択ステップとして、テストベクトルのサイズを小さくする為の完全指定テストベクトルを圧縮するステップ46が実施される場合がある。自動試験方法は更に、完全指定テストベクトル及び場合によっては圧縮完全指定テストベクトルをATE 10のメモリ12へと伝送し、記憶するステップ48を含む。試験するステップ52において、ATE 10が、記憶された完全指定テストベクトルを利用して、自動試験処理手順は終了する。完全指定テストベクトルが圧縮されている場合には、圧縮解除するステップ50において完全指定テストベクトルを圧縮解除しなければならない。圧縮及び圧縮解除する随意選択ステップ46及び50は、図1Bにおいて点線で表す箱により示した。
【0007】
上述したように、テストベクトルはバイナリシーケンスである。以下の説明においては、殆どの場合、一般論としてデジタル装置をバイナリテストベクトルで試験することを想定している。当事者であれば、以下に説明する概念を容易にデジタル試験状況へと拡張することができる。ATEの試験機能は、通常、所定のDUTに対して要求される機能試験を超える。更に、操作状況の検証及び/又は不具合の個所の特定を行う為に、一般的なDUTにおいて入出力の可能な組み合わせ全てを試験しなければならないわけではない。従って、テストベクトルは指定状態(すなわち明確に指定された数値を持つもの)に加え、指定されていない、すなわち「ドントケア」状態を例外なく多数含んでいる。多くの場合、所定のテストベクトルには指定状態よりも多数の「ドントケア」状態が含まれている。
【0008】
本願においては、「指定状態」とは、DUT試験機能をATE試験機能へとマッピングした結果、特定値が割り当てられたテストベクトル要素を指す。また、「ドントケア」状態とは、DUTとATEの間の機能マッピングにより指定されなかったテストベクトル要素であり、つまりテストベクトル要素に課せられた制約範囲にある限りいずれの値であっても良い。例えば、バイナリテストベクトルの場合、指定状態とはマッピングにより指定された「1」又は「0」のいずれかである。「ドントケア状態」はマッピングにより指定されない「1」又は「0」のいずれかである。
【0009】
ここまでの説明で述べたように、テストベクトルは通常、ATPGとして知られる装置又はコンピュータプログラムを利用して構築、すなわち生成される。デジタルの場合、ATPGは一般的に、{1、0、X}から成る3値論理を用いてDUT試験スペックに基づきテストベクトルを生成するが、この場合Xは「ドントケア」状態を示す「ドントケア」値である。従ってテストベクトルは、最初は「1」、「0」及び「X」のシーケンスで満たされている。ATPGがどのようにテストベクトルを決定し、構築するかは本願の範囲外にある。しかしながら、概して、ATPGは一般的に全ての潜在的不具合を発見する確率を最大化しつつ、同時に所定DUTの試験に要する時間を最短化するテストベクトルを構築しようとするものである。
【0010】
ATEメモリへと送られ、ATEメモリに記憶される場合、テストベクトルは明確な値を持っていなければならない。従ってATPGは全ての「ドントケア」状態に対して決定的な値を割り当てなければならない。一般的にATPGによる「ドントケア」状態への値の割り当ては、ランダムシーケンス発生器を利用して実施される。ランダムシーケンス発生器は、テストベクトルの「ドントケア」状態をランダム値で「満たす」。例えばバイナリテストベクトルの場合、まず指定状態に「1」又は「0」の適切な値が割り当てられ、その後ランダムバイナリストリングを生成するランダムシーケンス発生器が照会され、「ドントケア」状態が満たされる。
【0011】
図2は、ATPGにより生成された代表的なテストベクトルの一例と、従来の完全指定テストベクトルを生成する為にランダムシーケンスを利用して「ドントケア」状態を満たす処理を説明する。図2の最上行81には、ATPGにより生成された「ドントケア」状態を含むシーケンスが示されている。次の行82には、ランダムシーケンス発生器により生成され得るランダムバイナリシーケンスが示される。そして図2の最終行83には、「ドントケア」状態がランダムシーケンス中の対応ビットで置き換えられた、完全指定テストベクトルが示されている。従来方法においては、図2の最終行83の最終シーケンスがATEのメモリへと送られ、ATEのメモリに記憶される。本願においては、「ドントケア」状態を含むテストベクトルから区別する為に、この満たされたテストベクトルを「完全指定」テストベクトルと呼ぶ。
【0012】
従来、完全指定テストベクトルはATEのメモリへと送られ、ATEのメモリに記憶される。テストベクトルのサイズが非常に大きく、ATEのメモリの殆どの領域を占有してしまうことがある。ATE中にテストベクトルを記憶しておく為に必要なメモリのコストがATE全体のコストの50%にまで及ぶ場合も多い。更に、ATEのメモリのコストを問わない場合であっても、テストベクトルをATEのメモリへ伝送する時間が重要視されることがある。更に装置によっては、テストベクトルを記憶する為に所定のATEの持つ容量よりも大量のメモリ容量を必要とする場合もある。従って、テストベクトルを圧縮し、所定のテストベクトルに要するメモリ容量を最少化する為の手法を考案することは、有益である。
【0013】
従来のテストベクトル圧縮手法には、(i)テストベクトルを符号化する何らかの方式を利用する方法、及び(ii)1つのテストベクトルを、一方がデータビット、他方が制御プログラムを含む一対のベクトルへと分割する方法が含まれる。この2つの手法のうち、前者はディスクドライブやデジタル通信等の技術分野で利用されている従来の圧縮技術を借りた手法である。完全指定テストベクトルに対して圧縮アルゴリズムが適用される。圧縮アルゴリズムは、符号化技術を通常利用して冗長を排除することにより、完全指定テストベクトルのサイズを縮小する。圧縮テストベクトルはATEのメモリへ送られ、ATEのメモリに記憶される。ATEによる試験の実施中、圧縮テストベクトルは、圧縮に利用された圧縮アルゴリズムを逆にしたものを使用して圧縮解除される。この手法によれば、50%に達するバイナリテストベクトルの圧縮を達成することができる。当業者であれば、完全指定テストベクトルの圧縮に適用可能な複数の圧縮アルゴリズムを容易にあげることができる。
【0014】
テストベクトル圧縮の第二の手法は、ATPGにより生成された完全指定テストベクトルを2つ以上のより小さなベクトル(これらを併せても元の完全指定テストベクトルよりも小さくなる)へと分離する為のアルゴリズムを使用する。これら2つの小さなベクトルは、一般に、「データ」を含むベクトル、及び「命令」を含むベクトルとして区別される。データベクトルと命令ベクトルを共に使用することにより、ATPGにより作成された元の完全指定テストベクトルに相当する完全指定テストベクトルを再構成することができる。勿論、この手法を完全指定テストベクトルの圧縮に使用するには、ATEに「命令実行」能力がなければならない。ATEに命令実行能力を付与することは、第一の圧縮手法に要した圧縮解除アルゴリズムを実行することと、基本的には相違しない。G.Lesmeisterによる米国特許第5,696,772号には、この形式の圧縮方法の一例が記載されている。
【0015】
通常、ATEはごく一般的なソフトウエアプログラムをATEの中央処理装置(CPU)中で実行する能力を備える。従って、上述した圧縮手段によりATEに課せられた圧縮解除に対する要件はたいした制約とはならない。上述したいずれのテストベクトル圧縮方式においても、ATPGにより生成され、圧縮アルゴリズムによって処理されるテストベクトルは、完全指定テストベクトルである。
【0016】
【発明が解決しようとする課題】
従って、ATEにおいて使用されるテストベクトルを生成し、記憶する為の方法として、これらのパターンを記憶する為に要するメモリ容量を大幅に縮小することができる方法が望まれている。更に、このような方法は、テストベクトルの圧縮を容易にする為に、一般的にテストベクトルの完全指定処理を行う前に存在する「ドントケア」状態を利用するものであることが望ましい。このような方法によれば、平均圧縮効率は大幅に改善し、これによりATE試験の分野において長い間望まれていたテストベクトルメモリの縮小化を図ることができる。
【0017】
【課題を解決するための手段】
本発明は新規のテストベクトル圧縮方法を提供するものである。本テストベクトル圧縮方法は、自動試験装置(ATE)と共働して使用するための圧縮テストベクトルを生成するものである。
【0018】
本発明の一態様においては、テストベクトルを圧縮する方法が提供される。本圧縮方法は、要素のシーケンスを有するテストベクトルを生成するステップと、このテストベクトルと少なくとも同じ数の要素を有するランダムシーケンスを生成するステップとを含む。テストベクトル要素のうち少なくとも1つの要素は「ドントケア」状態を示す「ドントケア」値である。本圧縮方法は更に、テストベクトルをテストベクトル要素の複数のセグメントへと順次区分して行くステップと、同様にランダムシーケンスをランダムシーケンス要素の対応する複数のセグメントへと区分するステップとを含む。テストベクトルの各セグメントはランダムシーケンスの対応するセグメントと比較され、これらの対応するセグメントが一致するかしないかが判定される。一致が見つかると、第1シーケンスに第1フラグ値が逐次挿入される。不一致が見つかると、第1シーケンスに、第2フラグ値が逐次挿入されるとともに、不一致となったテストベクトルセグメントの要素が逐次挿入されて行く。圧縮テストベクトルは、全セグメントの比較が終了した後に第1シーケンスから生成される。
【0019】
本発明の方法により生成された圧縮テストベクトルは、ATEのメモリへ伝送し、ATEのメモリに記憶することができる。更に、本発明に基づく圧縮方法は、圧縮するステップの前に実施される「ドントケア」状態を指定する処理を排除することができる。本発明の方法により生成された圧縮テストベクトルに要する記憶容量は、ATEに従来利用されている完全指定テストベクトルに要するものよりも大幅に小さい。
【0020】
一実施例において、テストベクトルの圧縮方法は更に、圧縮テストベクトルを圧縮解除し、ATEで従来利用されている完全指定テストベクトルと同一である圧縮解除テストベクトルを生成するステップを含む。ATEは、本発明の方法に基づいて圧縮解除に対して適合させることができる。圧縮解除は、圧縮テストベクトルが第1フラグ値であるか、第2フラグ値であるかを順次調べるステップを含む。第1フラグ値が見つかった場合、対応するランダムシーケンス要素が第2シーケンスへと挿入される。第2フラグ値が見つかった場合、その第2フラグ値の後に続く圧縮テストベクトル要素が第2シーケンスへと挿入される。圧縮解除テストベクトルは、圧縮テストベクトル全体が調べられた後に、第2シーケンスから生成される。圧縮解除テストベクトルは、ATEに従来利用されているものと同様の完全指定テストベクトルである。
【0021】
本発明の他の態様において、要素のシーケンスを有するテストベクトルの圧縮及び圧縮解除方法が提供される。この方法は、少なくともテストベクトルと同じ数の要素を有するランダムシーケンス要素を生成するステップを含む。この方法は更に、テストベクトルをテストベクトル要素の複数のセグメントへと順次区分するステップ(ここではテストベクトルの少なくとも1つの要素が「ドントケア」値を含む)と、同様にランダムシーケンスをランダムシーケンス要素の対応する複数のセグメントへと区分するステップを含む。この方法は更に、ランダムシーケンスの対応するセグメントにテストベクトルの各セグメントを比較して、対応するこれらのセグメントが一致するかどうかを判定するステップを含む。一致する対応するセグメントにはあるフラグ値を挿入し、一致しない対応するセグメントには他の異なるフラグ値を挿入することによりテストベクトルが圧縮される。その後圧縮テストベクトルは、これらの異なるフラグ値に基づいて完全指定テストベクトルへと圧縮解除される。
【0022】
テストベクトルを圧縮し及び圧縮解除する方法の一実施例において、圧縮するステップは、対応するランダムシーケンスセグメントに一致する各テストベクトルセグメントについて、第1フラグ値を第1シーケンスへと順次挿入するステップを含む。圧縮処理は更に、対応するランダムシーケンスセグメントに一致しない各テストベクトルセグメントについて、第2フラグ値を第1シーケンスへと順次挿入し、これに続いて不一致であるテストベクトルセグメントの要素を第1シーケンスへと挿入するステップを含む。圧縮テストベクトルは、全てのセグメントが検討された後に、第1シーケンスから生成される。
【0023】
テストベクトルを圧縮し及び圧縮解除する方法の他の実施例において、圧縮解除するステップは、ランダムシーケンスを生成するステップで生成されたランダムシーケンスと同様の要素の他のランダムシーケンスを生成するステップと、一致を示す各フラグ値について、該他のランダムシーケンスの対応する要素を第2シーケンスへと順次挿入するステップと、不一致を示す各フラグ値に続く圧縮テストベクトル要素を第2シーケンスへと順次挿入するステップとを含む。圧縮解除テストベクトルは、圧縮テストベクトル全体が検討された後に第2シーケンスから生成される。この圧縮解除テストベクトルは完全指定テストベクトルである。
【0024】
本発明によれば、テストベクトルセグメント中の各要素が、これに対応するランダムシーケンスセグメント中の対応要素にそれぞれ一致していれば、対応するセグメントは一致している。更に、テストベクトルセグメントのある要素とランダムシーケンスセグメントの対応する要素が同じ値を持っている場合、又はテストベクトルセグメント要素が「ドントケア」値を有する場合、このテストベクトルセグメント要素は対応するランダムシーケンスセグメント要素に一致している。圧縮テストベクトルはATEのメモリへと送られ、ATEのメモリに記憶される。ATPGが生成したテストベクトルに一般的に含まれる「ドントケア」状態の数を理由の1つとして、この圧縮テストベクトルは、従来方法を利用してテストベクトルから生成された完全指定テストベクトルと比べると、メモリ内で大幅に小さな記憶空間しか必要としないことが利点として挙げられる。ATEが本発明の圧縮解除するステップに対応するように変更されれば、従来のATEにより圧縮解除するステップを実施することができる。
【0025】
本発明の様々な特徴及び利点は、添付図を参照しつつ以下の詳細な説明を読むことにより明らかとなる。図において、同様の構成要素は同様の符号で示した。
【0026】
【発明の実施の形態】
本発明は、自動試験装置(ATE)と共に使用されるテストベクトルを圧縮及び圧縮解除する為の新規の方法である。本発明の方法は、自動テストパターン発生器(ATPG)により生成されたテストベクトルから圧縮テストベクトルを生成する。本発明の方法により生成された圧縮テストベクトルは、ATEのメモリへと送られ、ATEのメモリに記憶可能である。この圧縮テストベクトルの利点は、その記憶に要する容量が、ATEに従来利用されている完全指定テストベクトルの記憶に要する容量よりも大幅に小さいことである。更に本発明によれば、ATEの作動中において、ATEは圧縮テストベクトルを圧縮解除し、自動試験に利用される完全指定テストベクトルを生成することができる。
【0027】
図3は、自動試験装置(ATE)と共に利用されるテストベクトルを圧縮し及び圧縮解除する為の本発明に基づく方法100を説明するフローチャートである。本発明の圧縮及び圧縮解除方法100は、圧縮方法100aと圧縮解除方法100bを含む。圧縮方法100aは圧縮テストベクトルを生成し、圧縮解除方法100bは圧縮テストベクトルを圧縮解除して完全指定テストベクトルを生成する。
【0028】
圧縮方法100aは、好ましくは自動テストパターン発生器(ATPG)により、又は好適な他の手段により、指定状態及び「ドントケア」状態を含むテストベクトルを生成するステップ102を含む。この生成するステップ102は、ATE用のテストベクトルを生成する従来方法のいずれを採用したものであっても良い。従って、例えばバイナリテストベクトルを生成するステップ102においては、{0、1、X}の要素の組から構成されるテストベクトル(Xは「ドントケア」状態又は値を示す)が結果として生じる。このようなテストベクトルが、一例として、図4のコラム1の第1行121に示される。「ドントケア」状態を含むテストベクトルを生成するためのいずれの従来方法も、本発明の範囲に含まれる。更に本発明の方法100は、DUTに印加する少なくとも1つの、好ましくは全てのテストベクトルに適用することができる。
【0029】
図3に示したように、方法100aは更に、ランダムシーケンス発生器を利用してランダムシーケンスを生成するステップ104を含む。図4を参照すると、コラム1の第2行122はランダムシーケンスを生成するステップ104から結果生じるランダムシーケンスの一例を示す。ランダムシーケンスは、ランダムシーケンスを生成するための周知のアルゴリズムのうちのいずれによっても生成することができる。唯一の条件は、このように生成されるランダムシーケンスには再現性がなければならないということである。所定の「シード」値、すなわち初期値が特有のランダムシーケンスを生成することは、ディジタルコンピューターに利用されるランダムシーケンス発生器の共通の特性である。同じシード値は、同じランダムシーケンス、より正確には疑似ランダムシーケンスを常に生成する。当業者は、相当以上の実験をすることなく、好適なランダムシーケンス発生器を容易に特定することができる。全てのこのようなランダムシーケンス発生器又はアルゴリズムは本発明の範囲内に入るものである。
【0030】
再度図3を参照して、方法100aは更に、テストベクトル及びランダムシーケンスを複数のテストベクトルセグメント及び複数のランダムシーケンスセグメントへと区分するステップ106を含む。これらのセグメントの長さは固定長又は可変長のいずれであっても良い。例えばセグメント長を4とした場合、区分するステップ106は、テストベクトル及びランダムシーケンスの各々から、それぞれに4個の要素群を順次選択し、これらの要素を順次テストベクトルセグメント及びランダムシーケンスセグメントに割り当てるステップ106aを含む。図4に示す例を再度参照すると、区分するステップ106から得られた結果がコラム2の第1行131及び第2行132に示されている。図4に示す例において、セグメントサイズは4に固定されている。セグメントサイズを固定長の4としたのは、単に便宜上のことであり、本発明の範囲を限定する意図はない。コラム2の第1行131は区分化されたテストベクトルに相当し、コラム2の第2行132は区分化されたランダムシーケンスに相当する。
【0031】
方法100aは更に、図3に示されるように区分されたテストベクトルのセグメントを対応する区分されたランダムシーケンスのセグメントと比較するステップ108を含む。この比較するステップ108において、区分されたテストベクトルの各セグメント中の要素が、区分されたランダムシーケンスの対応するセグメント中の対応する要素と比較される。所定のテストベクトルセグメントの全ての要素が対応するランダムシーケンスセグメントの対応要素に一致している場合、これらのセグメントは一致しているものとみなされる。この比較処理は、各セグメントに対して「一致」又は「不一致」のいずれかの判定結果を出すものである。
【0032】
テストベクトルセグメントからのある要素とランダムシーケンスセグメントからの要素の一対が互いに「合致」している場合、この一対の要素は一致しているものとみなされる。例えば、テストベクトルセグメントの所定位置に「0」があり、ランダムシーケンスセグメントの対応位置に「0」があるという状態である。表1はこの概念を延長したもので、テストベクトルセグメント及びランダムシーケンスセグメントの要素の全ての可能な状態について一致又は不一致を定義するものである。「テストベクトルビット」の項目はテストベクトルセグメントからの要素に対応し、「ランダムシーケンスビット」の項目はランダムシーケンスセグメントからの要素に対応する。表1に示した例は、{0、1、X}の組のいずれかの値を持つ要素から構成される3値論理を想定したものであり、ここでXは「ドントケア」状態を表す。従って、テストベクトルセグメントにおける「1」はランダムシーケンスセグメントにおける「1」と、そして「0」は「0」と一致し、「X」は「1」又は「0」のいずれかに一致する。
【0033】
【表1】
【0034】
図3の説明に戻ると、方法100aは更に圧縮テストベクトルを作成するステップ110を含んでいるが、この処理は、一致した各セグメントについて第1シーケンス、すなわち圧縮シーケンスに「1」を順次挿入し、及び/又は一致しなかった各セグメントについて圧縮シーケンスに「0」と、この後に続けてテストベクトルセグメントの要素を順次挿入することにより実施される。これが終了した時、圧縮シーケンスは圧縮テストベクトルとなる。圧縮テストベクトルを作成するステップ110は、セグメントの対を検討するステップ110aと、そしてこのセグメント対が比較するステップ108において一致したか否かに応じて「1」又は「0」及び対象セグメントの要素を挿入するステップ110bとを含む。これについて以下に詳細を説明する。
【0035】
基本的に、作成するステップ110は、第1セグメント対を検討するステップ110aから開始される。第1セグメント対が比較するステップ108において一致又は合致すると判定された場合、第1シーケンス、すなわち圧縮シーケンスの第1要素として「1」が挿入される(110b)。第1セグメント対が不一致であった場合、圧縮シーケンスの第1要素として「0」が挿入され(110b)、そしてテストベクトルの第1セグメントからコピーされた要素が次のS個の要素として圧縮シーケンスへと挿入される(110b)。ここでSはセグメントサイズであり、すなわちセグメントの要素数である。その後、次のセグメント対が検討され(110a)、次のセグメント対が一致していれば、圧縮シーケンスの次の要素として「1」が挿入される(110b)。また、このセグメント対が不一致であった場合、先に述べたように、圧縮シーケンスの次の要素は「0」となり、これに続いてテストベクトルセグメントの要素が挿入される。あるセグメント対が不一致であり、そのテストベクトルセグメントが1つ以上の「ドントケア」要素を含む場合、「ドントケア」要素に対して、圧縮シーケンスにはランダムベクトルセグメントの対応する要素がコピーされる。検討するステップ110aと挿入するステップ110bを含む作成ステップ110は、テストベクトルの全てのセグメントの処理が終了するまで、連続するセグメント対の各々に対して順次繰り返される。
【0036】
図4に示される例を再度参照して、コラム2の第3行133は、本発明の方法100、100aの比較するステップ108及び作成するステップ110を経た第1シーケンスから得られる圧縮テストベクトルである。図4に示されている例から理解されるように、第1セグメント対は、セグメントの最後の要素の下に引かれた縦線に記された×印からわかるように、不一致である。従って、圧縮テストベクトルの最初の要素は「0」となる。第1セグメントの要素は全て指定されている為、圧縮テストベクトルの次の4つの要素(S=4)は圧縮テストベクトルへテストベクトルからコピーされる。この例の次のセグメント対は、そのテストベクトルセグメントが「ドントケア」、すなわち「X」の要素しか含んでいない為、一致と判定される。従って、行133における圧縮テストベクトルの次の要素(行133の左端から数えて6個目の要素)は「1」となる。同様に、第3、第4、第5及び第6セグメント対も全て一致している為、これらのセグメント対のそれぞれに対して行133の圧縮テストベクトル中(行133の7〜10番目の要素)に「1」が挿入される(110b)。第7セグメント対は、最後のセグメントの最初の要素の下の縦線に記された×印からわかるように、不一致と判定される。更に、テストベクトルの第7セグメントにおいて、最後の2つの要素が「ドントケア」状態を表す「X」となっている。この場合も、不一致である第1セグメント対の場合と同様に、これらの2つの区分間の不一致を示す「0」が「フラグ値」として圧縮テストベクトルへと挿入される。その後、テストベクトルの指定されている要素、すなわち「1」又は「0」の値のいずれかを持つ要素がコピーされ、圧縮テストベクトルの対応する要素位置へ挿入される。更に、テストベクトルにおいて「ドントケア」状態を有する要素の値として、ランダムベクトルセグメントの対応位置から値がコピーされ、これらが行133の圧縮テストベクトルへ挿入される。
【0037】
本発明の方法100aにより生成された圧縮テストベクトルは、一連の「フラグ」、すなわち指示値から構成されているが、一方のフラグはセグメント対間の一致を示し、他方のフラグは不一致を示している。圧縮テストベクトルで不一致を示すフラグの後には、このフラグに付随する元のテストベクトルセグメントの指定要素と、そのセグメントのドントケア状態に対するランダムシーケンスからの要素が続いている。上述した{0、1、X}の値の組を利用する3値論理は説明目的で使用したに過ぎない。ここに説明した方法100aを、mが3よりも大きな、m値論理又はm個の記号へと拡張することは、当業者が容易になし得ることである。更に、一致を「1」及び/又は不一致を「0」とするフラグに対する値についても、方法100aによる圧縮処理の基本的性質を変えることなく、他の値をこれらに代えて使用し得ることは、当業者が容易に認識し得るものである。このようなm個の記号及び他のフラグ値は全て本発明の範囲に入るものである。
【0038】
圧縮テストベクトルはATEのメモリへと送られ、ATEのメモリに記憶される。この圧縮テストベクトルの利点は、従来方法を利用してテストベクトルから生成された完全指定テストベクトルと比較すると、メモリ中に占める記憶空間が大幅に小さいというところにあり、その理由の1つは一般的にATPG内の生成されたテストベクトルが含む「ドントケア」状態の数にある。本発明の方法100aにより生成されたバイナリ圧縮テストベクトルを記憶する為に必要とされるビット数は、以下の式(1)から得ることができる。
【0039】
【数1】
【0040】
ここでSはセグメントサイズ、Njはj個の指定ビット(すなわち値「1」又は「0」のいずれか)を有するテストベクトル内のセグメントの数、pはあるセグメント中の指定ビットが対応するランダムセグメントの対応ビットと一致する確率であり、以下の式(2)が成り立つ。
【0041】
【数2】
【0042】
更に、本発明の方法100aと共働して利用されるセグメントサイズSを変えることにより圧縮処理の効果を最適化することができる。
【0043】
圧縮テストベクトルは、ATEにより実施される自動試験中に、圧縮解除されて完全指定テストベクトルを生成する。圧縮テストベクトルの圧縮解除処理を容易にする為に、圧縮方法100aのステップ104で生成されたランダムシーケンスと同一のものを生成するランダムシーケンス発生器が必要である。圧縮解除において使用されるランダムシーケンス発生器は、ランダムシーケンスを生成するステップ104において使用されるものと同じもので良い。しかし同一のランダムシーケンスを生成する他のランダムシーケンス発生器が、圧縮解除処理用に設けられることが好ましい。先に説明した3値論理の例における圧縮テストベクトルのフラグ値「1」は、「一致」を示すものであった。圧縮テストベクトルの圧縮解除処理においては、フラグ値「1」は「ランダムシーケンスからの対応値を使用する」ということを示す。同様に、フラグ値「0」は「圧縮テストベクトルのその後に続くS個の値を完全指定テストベクトルとして使用する」ということを示す。従って、本発明によれば、圧縮及び圧縮解除処理において同じランダムシーケンスが必要とされる。
【0044】
本発明の圧縮解除方法100bは、圧縮テストベクトルを処理して、ATEによって利用される完全指定テストベクトルに相当する圧縮解除テストベクトルを生成する。圧縮解除方法100bは、圧縮テストベクトルのフラグ値を調べるステップ112と、圧縮解除テストベクトルへと値を挿入するステップ114とを含むが、以下にその詳細を説明する。
【0045】
圧縮解除方法100bは、圧縮テストベクトルの第1要素を調べるステップ112から開始される。圧縮テストベクトルの第1要素は、その定義から第1フラグ値である。第1フラグ値が不一致を示す場合、例えば先に説明した3値論理の例においては「0」である場合、圧縮テストベクトルの次のS個の要素が第2シーケンス、すなわち圧縮解除シーケンス中の最初のS個の位置に挿入される(114)。圧縮テストベクトルにおける次の要素となる次のフラグ値は、コピーされたS個の要素の直後に位置する。不一致を示すフラグ値が見つかった場合、ランダムシーケンスの次のS個の要素は破棄される。
【0046】
第1フラグ値が一致を示す場合、例えば先に説明した3値論理の例においては「1」である場合、生成するステップ116においてランダムシーケンス発生器により生成されたランダムシーケンスの最初のS個の要素が圧縮解除シーケンスへ挿入される(114)。一致を示すフラグ値が見つかった場合、次のフラグ値はこの圧縮テストベクトルの次の要素である。本発明の方法100bによれば、調べるステップ112及び挿入するステップ114が圧縮テストベクトルのフラグ値に相当する要素の各々に対して繰り返される。
【0047】
圧縮解除方法100bについてよりわかり易く説明する為に、再度図4を参照する。図4に示す例において、圧縮テストベクトルは二進値から成り、フラグ値は一致を示す「1」、又は不一致を示す「0」のいずれかであり、セグメントサイズSは4であった。図5は、図4に示す例において生成された圧縮テストベクトルを圧縮解除する例を描いたものである。
【0048】
図5を参照すると、第1行141は、図4の行133に示す圧縮テストベクトルに一致する。第2行142は生成するステップ116からのランダムシーケンスに一致する。このランダムシーケンスは、圧縮方法100aの生成するステップ104において生成された、図4の行122及び132に示されるランダムシーケンスと同一のものであることに注意されたい。
【0049】
図5を参照して、圧縮テストベクトルの最初の要素は不一致を示す「0」である為、圧縮テストベクトルの次の4個の要素が図5の第3行143に示されているように、最初の4個の要素として圧縮解除シーケンスにコピー、すなわち挿入される(144)。図5の行142に示されるランダムシーケンスの最初の4個の要素は破棄される。圧縮テストベクトル141における次のフラグ値は6番目の位置(行141の左から数えて6番目)にあり、圧縮処理において一致すると判定されたことを示す「1」である。この結果、行142のランダムシーケンスの次の4個の要素、5番目、6番目、7番目、8番目の要素が、行143の圧縮解除シーケンスの5番目、6番目、7番目、8番目の要素位置にコピーされる。この処理は、第2シーケンス、すなわち圧縮解除シーケンスから圧縮解除テストベクトルが完全に生成されるまで、各フラグ値に対して繰り返される。図5の行143の圧縮解除テストベクトルと図4の行121のテストベクトルを比較すると、圧縮解除テストベクトル143が、「ドントケア」状態(「X」)を有するテストベクトル121をランダムシーケンスの対応する値により置き換えたものであることがわかる。
【0050】
圧縮テストベクトルを圧縮解除する方法100bの利点は、従来方法を利用して生成され、ATEのメモリへと伝送され、ATEのメモリに記憶される完全指定テストベクトルと全く同じ圧縮解除テストベクトルを生成することができるという点にある。従って、ATEは本発明の圧縮解除テストベクトルを従来の完全指定テストベクトルと同様に利用することができるが、この圧縮テストベクトルを記憶するためにより小さなメモリしか必要としない点で有利である。本発明に基づくテストベクトル圧縮、圧縮解除方法100を実施する為に既存のATEに加えなければならない変更は、同じ、又は同一のランダムシーケンスを生成する能力(104、116)と、方法100bの圧縮解除ステップを実施する能力だけである。
【0051】
圧縮解除する方法100bは、本発明に基づいてハードウエア又はソフトウエアにおいて実現することができる。ハードウエアを使用する場合、圧縮解除する方法100bはチップ上の超小型電子回路として実現することができる。ソフトウエアを使用する場合、圧縮解除するステップを実行するソフトウエアをATEの中央処理装置(CPU)に組み込むことができる。他の従来の圧縮方式においてと同様に、本発明に基づく圧縮解除方法100bにおいてATEに課せられる要件は、本発明の適用性を著しく制約することは無い。
【0052】
本発明のテストベクトル圧縮、圧縮解除方法100の更なる利点は、これを従来の圧縮方式と共働して利用することにより、更に大きな圧縮率を得ることができるという点にある。例えば、従来の圧縮アルゴリズムを本発明の方法100aにより生成された圧縮テストベクトルに適用することができる。ATEにおいて、圧縮解除方法100bを開始する前に、従来の圧縮アルゴリズムを逆にしたものを適用し、元の圧縮テストベクトルが生成される。方法100aにより生成される圧縮テストベクトルには長い「1」のシーケンスが含まれる可能性が高い為、ランレングス符号化アルゴリズムのような単純なものを付加しただけであっても方法100により得られる圧縮率よりも更に高い圧縮率を得ることが可能である。
【0053】
以上、ATE用途のテストベクトルを圧縮(100a)及び圧縮解除(100b)する新規の方法100について説明してきた。これまでに記載した実施例は、本発明の原理を利用する多数の特定の実施例の一部を説明したものにしか過ぎないことが理解されなければならない。本発明の範囲から逸脱することなく、当業者が様々な他の構成を考案することは容易なことであることは明らかである。
【0054】
以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。
1.一連の要素を有するテストベクトルを圧縮し、圧縮解除する方法であって;
前記テストベクトルと少なくとも同じ数の要素を有するランダムシーケンスを生成するステップ(104)と;
前記テストベクトルを複数のテストベクトル要素セグメントへと順次区分し、前記テストベクトル要素の少なくとも1つがドントケア値を有するステップ(106)と;
同様に、前記ランダムシーケンスを前記テストベクトルセグメントに対応する複数のランダムシーケンス要素セグメントへ区分するステップ(106)と;
前記テストベクトルセグメントの各々を前記ランダムシーケンスの対応するセグメントと順次比較し、テストベクトルセグメントとランダムシーケンスセグメントの対応する対が一致しているかどうかを判定するステップ(108)と;
一致する対応セグメント対と一致しない対応セグメント対に対して、異なるフラグ値を挿入することにより前記テストベクトルを圧縮するステップ(100a)と;そして
前記異なるフラグ値に基づいて前記圧縮されたテストベクトルを完全指定テストベクトルへと圧縮解除するステップ(100b)とを含む方法(100)。
【0055】
2.前記圧縮するステップ(100a)が;
前記ランダムシーケンスの対応するセグメントに一致したテストベクトルセグメントの各々に対して、第1フラグ値を第1シーケンスへと順次挿入するステップ(110b)と;そして、
前記ランダムシーケンスの対応するセグメントに一致しないテストベクトルセグメントの各々に対して、第2フラグ値を前記第1シーケンスへ、及びこれに続いて当該一致しないテストベクトルセグメントの要素を前記第1シーケンスへと順次挿入し、前記第1シーケンスから圧縮テストベクトルを生成するステップ(110b)を含む1項に記載のテストベクトルの方法。
【0056】
3.前記圧縮解除するステップ(100b)が;
前記生成するステップ(104)において生成されたランダムシーケンスと同一の、もう1つのランダムシーケンスを生成するステップ(116)と;
一致を示すフラグ値の各々に対して、前記もう1つのランダムシーケンスの対応する要素を第2シーケンスへ順次挿入するステップ(114)と;そして、
不一致を示すフラグ値の各々の後に続く前記圧縮テストベクトルの要素を前記第2シーケンスへ順次挿入し、前記第2シーケンスから前記完全指定テストベクトルを生成するステップ(114)を含む1項又は2項に記載のテストベクトルの方法。
【0057】
4.前記圧縮するステップ(100a)において、前記テストベクトルセグメントの各要素が前記対の対応するランダムシーケンスセグメントの対応する要素に一致している場合、対応するセグメントが一致する1〜3項のいずれか1項に記載の方法。
【0058】
5.前記圧縮するステップ(100a)において、前記テストベクトルセグメントの1要素がランダムシーケンスセグメントの対応する要素と同じ値、又はドントケア値を有する場合、前記テストセグメントの前記1要素がこの対の前記ランダムシーケンスセグメントの対応する要素と一致する1〜4項のいずれか1項に記載の方法。
【0059】
6.前記テストベクトルを順次区分し、同様に前記ランダムシーケンスを順次区分するステップ(106)において、テストベクトル及びランダムシーケンスセグメント対応する各対の要素の数が同じである1〜5項のいずれか1項に記載の方法。
【0060】
7.前記テストベクトルを順次区分し、同様に前記ランダムシーケンスを順次区分するステップ(106)において、テストベクトルセグメントとランダムシーケンスセグメントの少なくとも1つの対応する一対の要素数が、セグメントの他の対応する対の要素数と異なる1〜6項のいずれか1項に記載の方法。
【0061】
8.自動試験装置を利用して被験装置の全てのテストベクトルに適用される1〜7項のいずれか1項に記載の方法。
【0062】
9.前記圧縮解除するステップ(100b)が、自動試験装置においてハードウエア及び/又はソフトウエアにより実現される1〜8項1のいずれか1項に記載の方法。
【0063】
10.前記ハードウエアが超小型チップであり、前記ソフトウエアが前記自動試験装置の中央処理装置に組み込まれている9項に記載の方法。
【0064】
【発明の効果】
本発明は、自動試験装置(ATE)と共働して利用される圧縮テストベクトルを生成するテストベクトルを圧縮する方法100aに関する。本方法100aは、要素のシーケンスを有するテストベクトルを生成するステップ102を含み、少なくとも1つの要素は「ドントケア」値を含む。また要素のランダムシーケンスはステップ104で生成される。テストベクトル及びランダムシーケンスはステップ106で区分される。テストベクトルの各セグメントはステップ108でランダムシーケンスの対応するセグメントと比較され、対応するセグメントが一致するかどうか判定される。対応するセグメントが一致する場合(110a)、第1フラグ値が圧縮テストベクトルへ順次挿入される(110b)。対応するセグメントが不一致である場合(110a)、第2フラグ値が圧縮ベクトルに順次挿入されるとともに、一致しないテストベクトルセグメントの要素が圧縮ベクトルに挿入される(110b)。本発明100によれば、圧縮テストベクトルは、フラグ値を利用して完全指定テストベクトルに直接圧縮解除される。
【図面の簡単な説明】
【図1】図1Aは、テストベクトルを生成するためのATPGを含む代表的なATEシステムのブロック図であり、図1Bは、図1AのATEにおいてテストベクトルを生成し、使用する為の主なステップを説明するフローチャートである。
【図2】テストベクトル、ランダムシーケンス及び対応する完全指定テストベクトルの例を示す図である。
【図3】自動試験装置(ATE)と共に使用するテストベクトルを圧縮する為の本発明に基づく方法を説明するフローチャートである。
【図4】本発明のテストベクトルを圧縮する方法を利用して圧縮テストベクトルを生成する例を示す説明図である。
【図5】本発明の方法に基づき、図4の例の圧縮テストベクトルを圧縮解除する例を示す説明図である。
【符号の説明】
121 テストベクトル
122 ランダムシーケンス
131 テストベクトル
132 ランダムシーケンス
133 圧縮テストベクトル
141 圧縮テストベクトル
142 ランダムシーケンス
143 圧縮解除テストベクトル
Claims (9)
- テストベクトルを圧縮する方法であって、
少なくとも1つの要素がドントケア状態を示すドントケア値を含む要素シーケンスを有するテストベクトルを生成するステップと、
前記テストベクトルと同数の要素を有する、要素のランダムシーケンスを生成するステップと、
前記テストベクトルの要素を複数のテストベクトルセグメントに順次区分するステップと、
同様に前記ランダムシーケンスの要素を前記テストベクトルセグメントに対応する複数のランダムシーケンスセグメントに区分するステップと、
前記テストベクトルセグメントのそれぞれを対応するランダムシーケンスセグメントと比較するステップと、
前記比較に基づいて圧縮テストベクトルを作成するステップと、
からなり、
前記圧縮テストベクトルを作成するステップが、
(a)前記対応するセグメントが一致するか否かを検討するステップと、
(b)一致する場合に、第1フラグ値を第1シーケンスへと順次挿入するステップと、
(c)一致しない場合に、第2フラグ値を前記第1シーケンスに順次挿入し、当該第2フラグ値に続いて、当該一致しないテストベクトルセグメントの要素を前記第1シーケンスに挿入するステップを含む方法。 - 前記テストベクトルセグメントの全てが検討されるまで、前記検討するステップ(a)及び前記順次挿入するステップ(b)、(c)を繰り返すステップをさらに含み、それによって、前記第1シーケンスから前記圧縮テストベクトルが作成される請求項1に記載の方法。
- 前記検討するステップ(a)において、前記テストベクトルセグメントの各要素が、前記対応するランダムシーケンスセグメントの対応する要素と一致している場合に、対応するセグメントが一致する請求項1に記載の方法。
- 前記検討するステップ(a)の間、それぞれの要素が同じ値を有する場合、又は前記テストベクトルセグメントの要素がドントケア値を有する場合に、前記テストベクトルセグメントの要素が前記ランダムシーケンスセグメントの対応する要素と一致する請求項3に記載の方法。
- 前記圧縮テストベクトルを圧縮解除して圧縮解除テストベクトルを生成するステップをさらに含む請求項1に記載の方法。
- 前記圧縮解除するステップが、
(d)前記第1フラグ値及び前記第2フラグ値に関して、前記圧縮テストベクトルを順次調べるステップと、
(e)前記第1フラグ値が見つかった場合、前記ランダムシーケンスの対応する要素を第2シーケンスに順次挿入するステップと、
(f)前記第2フラグ値が見つかった場合、前記第2フラグ値に続く前記圧縮テストベクトルの要素を前記第2シーケンスに順次挿入するステップを含む請求項5に記載の方法。 - 前記圧縮解除するステップが、前記圧縮テストベクトルの全ての要素が調べられるまで、前記調べるステップ(d)及び前記順次挿入するステップ(e)、(f)を繰り返すステップをさらに含み、それによって、前記第2シーケンスから圧縮解除されたテストベク トルが生成される請求項6に記載の方法。
- 前記圧縮解除されたテストベクトルが完全指定テストベクトルである請求項7に記載の方法。
- 前記対応する要素を順次挿入するステップ(e)の前に、前記圧縮解除するステップが、
前記ランダムシーケンスを生成するステップにおいて生成される前記ランダムシーケンスと同様の、要素の他のランダムシーケンスを生成するステップと、
前記順次挿入するステップ(e)において、前記他のランダムシーケンスからの対応する要素を利用するステップをさらに含む請求項6に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/802,440 US6732312B2 (en) | 2001-03-09 | 2001-03-09 | Test vector compression method |
US09/802440 | 2001-03-09 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002311111A JP2002311111A (ja) | 2002-10-23 |
JP2002311111A5 JP2002311111A5 (ja) | 2005-09-02 |
JP4194785B2 true JP4194785B2 (ja) | 2008-12-10 |
Family
ID=25183718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002063298A Expired - Lifetime JP4194785B2 (ja) | 2001-03-09 | 2002-03-08 | テストベクトルの圧縮方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6732312B2 (ja) |
JP (1) | JP4194785B2 (ja) |
DE (1) | DE10210264B4 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7131046B2 (en) * | 2002-12-03 | 2006-10-31 | Verigy Ipco | System and method for testing circuitry using an externally generated signature |
EP1475644A1 (en) * | 2003-04-29 | 2004-11-10 | Koninklijke Philips Electronics N.V. | Data compression |
US7404109B2 (en) * | 2003-06-12 | 2008-07-22 | Verigy (Singapore) Pte. Ltd. | Systems and methods for adaptively compressing test data |
US8769361B2 (en) * | 2003-10-07 | 2014-07-01 | Advantest (Singapore) Pte Ltd | Cost estimation for device testing |
US7386777B2 (en) * | 2004-04-05 | 2008-06-10 | Verigy (Singapore) Pte. Ltd. | Systems and methods for processing automatically generated test patterns |
US7555690B1 (en) * | 2004-12-23 | 2009-06-30 | Xilinx, Inc. | Device for and method of coupling test signals to a device under test |
JP5017603B2 (ja) * | 2005-11-30 | 2012-09-05 | 国立大学法人九州工業大学 | 変換装置、変換方法、変換方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 |
US7692686B1 (en) * | 2006-02-21 | 2010-04-06 | Xfrm Incorporated | Method and apparatus for coding format autodetection testing |
TWI403746B (zh) * | 2008-10-22 | 2013-08-01 | 國立臺灣大學 | 測試圖案最佳化的方法 |
US20110022907A1 (en) * | 2009-06-23 | 2011-01-27 | StarDFX Technologies, Inc. | FPGA Test Configuration Minimization |
US8718998B2 (en) * | 2011-03-17 | 2014-05-06 | Apple Inc. | Identifying initial don't care memory elements for simulation |
US9689922B2 (en) * | 2013-12-20 | 2017-06-27 | Advantest Corporation | Online design validation for electronic devices |
CN107562554A (zh) * | 2017-08-25 | 2018-01-09 | 郑州云海信息技术有限公司 | 一种存储可靠性测试方法及服务器 |
CN113203938B (zh) * | 2021-04-15 | 2022-08-19 | 杭州加速科技有限公司 | 测试向量的存储方法、压缩方法及设备、测试方法及设备 |
WO2024065693A1 (zh) * | 2022-09-30 | 2024-04-04 | 华为技术有限公司 | 一种生成压缩测试向量的方法和装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5243603A (en) * | 1991-03-26 | 1993-09-07 | Hewlett-Packard Company | Method for online modification of compressed digital test vectors |
US5696772A (en) * | 1994-05-06 | 1997-12-09 | Credence Systems Corporation | Test vector compression/decompression system for parallel processing integrated circuit tester |
US5668745A (en) | 1995-10-20 | 1997-09-16 | Lsi Logic Corporation | Method and apparatus for testing of semiconductor devices |
US5991898A (en) * | 1997-03-10 | 1999-11-23 | Mentor Graphics Corporation | Arithmetic built-in self test of multiple scan-based integrated circuits |
US5883906A (en) * | 1997-08-15 | 1999-03-16 | Advantest Corp. | Pattern data compression and decompression for semiconductor test system |
US6067651A (en) * | 1998-02-20 | 2000-05-23 | Hewlett-Packard Company | Test pattern generator having improved test sequence compaction |
US6223316B1 (en) * | 1998-05-27 | 2001-04-24 | Nec Usa, Inc. | Vector restoration using accelerated validation and refinement |
US6327687B1 (en) * | 1999-11-23 | 2001-12-04 | Janusz Rajski | Test pattern compression for an integrated circuit test environment |
US6421794B1 (en) * | 2000-03-09 | 2002-07-16 | John T. Chen | Method and apparatus for diagnosing memory using self-testing circuits |
US6615377B1 (en) * | 2000-05-08 | 2003-09-02 | Hewlett-Packard Development Company, L.P. | Integrated circuit with signal-vector queue for normal and test modes of operation |
-
2001
- 2001-03-09 US US09/802,440 patent/US6732312B2/en not_active Expired - Lifetime
-
2002
- 2002-03-08 JP JP2002063298A patent/JP4194785B2/ja not_active Expired - Lifetime
- 2002-03-08 DE DE10210264A patent/DE10210264B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE10210264B4 (de) | 2007-05-10 |
US20020162066A1 (en) | 2002-10-31 |
US6732312B2 (en) | 2004-05-04 |
JP2002311111A (ja) | 2002-10-23 |
DE10210264A1 (de) | 2002-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4194785B2 (ja) | テストベクトルの圧縮方法 | |
US7610539B2 (en) | Method and apparatus for testing logic circuit designs | |
US6782501B2 (en) | System for reducing test data volume in the testing of logic products | |
EP1584937B1 (en) | Systems and methods for processing automatically generated test patterns | |
US6327687B1 (en) | Test pattern compression for an integrated circuit test environment | |
US9088522B2 (en) | Test scheduling with pattern-independent test access mechanism | |
JP2693913B2 (ja) | Vlsi回路の構成方法および設計方法 | |
JP5963316B2 (ja) | 生成装置、生成方法、及び、プログラム | |
JPH11153655A (ja) | 圧縮されたディジタルテストデータを用いたicチップ検査装置及び該検査装置を用いたicチップ検査方法 | |
CN112666451B (zh) | 一种集成电路扫描测试向量生成方法 | |
CN113391859B (zh) | 一种提升Pattern文件加载性能的加载方法、加载系统及测试机 | |
JP2001509297A (ja) | 欠陥圧縮を用いたメモリ試験システム | |
JP2006525507A (ja) | データの圧縮 | |
Hwang et al. | Hypergeometric and generalized hypergeometric group testing | |
Kalligeros et al. | Reseeding-based test set embedding with reduced test sequences | |
Pomeranz | Zoom-in feature for storage-based logic built-in self-test | |
US7516381B2 (en) | Integrated circuit test system | |
JP4187345B2 (ja) | 圧縮データ復元装置、それを備えた半導体検査装置、及び、データ圧縮復元方法 | |
JP2006170873A (ja) | 情報処理装置、情報処理装置のテストパターンデータ圧縮方法及びプログラム | |
JP3602224B2 (ja) | テストパターン圧縮装置 | |
Higami et al. | Reduction of Fault Dictionary Size by Optimizing the Order of Test Patterns Application | |
EP1475643A1 (en) | Test pattern compression for an integrated circuit test environment | |
Balakrishnan | Efficient scan-based BIST using multiple LFSRs and dictionary coding | |
Biswas et al. | Test vector compression technique in system-on-chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050303 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050303 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071025 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080512 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080826 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080924 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4194785 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |