WO2004081593A1 - 試験装置、試験装置のプログラム、試験パターン記録媒体、及び試験装置の制御方法 - Google Patents

試験装置、試験装置のプログラム、試験パターン記録媒体、及び試験装置の制御方法 Download PDF

Info

Publication number
WO2004081593A1
WO2004081593A1 PCT/JP2004/003282 JP2004003282W WO2004081593A1 WO 2004081593 A1 WO2004081593 A1 WO 2004081593A1 JP 2004003282 W JP2004003282 W JP 2004003282W WO 2004081593 A1 WO2004081593 A1 WO 2004081593A1
Authority
WO
WIPO (PCT)
Prior art keywords
test pattern
test
pattern
divided
recording
Prior art date
Application number
PCT/JP2004/003282
Other languages
English (en)
French (fr)
Inventor
Norio Kumaki
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corporation filed Critical Advantest Corporation
Priority to DE602004013744T priority Critical patent/DE602004013744D1/de
Priority to EP04720141A priority patent/EP1605271B1/en
Priority to JP2005503597A priority patent/JP4704211B2/ja
Priority to US10/858,463 priority patent/US7454679B2/en
Publication of WO2004081593A1 publication Critical patent/WO2004081593A1/ja

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31928—Formatter
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G01R31/31921—Storing and outputting test patterns using compression techniques, e.g. patterns sequencer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Definitions

  • test device test device program, test pattern recording medium, and control method of test device
  • test device program test pattern recording medium
  • control method of test device For designated countries that are permitted to incorporate by referring to the literature, apply for And incorporated as a part of the description of the present application.
  • the present invention relates to a test apparatus, a program for the test apparatus, a test pattern recording medium, and a control method for the test apparatus.
  • the present invention relates to a test apparatus, a test apparatus program, a test pattern recording medium, and a test apparatus for efficiently supplying a test pattern used for testing a device under test to a test pattern generator for testing a device under test.
  • the present invention relates to a method for controlling a device. Background art
  • a test apparatus for testing a device under test has generally adopted a method in which a control processor of the test apparatus acquires a test pattern file used for testing the device under test and supplies it to a test pattern generator. .
  • test pattern files has increased.
  • the time required for the control processor to acquire the test pattern file and supply it to the test pattern generator increases, thereby accelerating the testing of semiconductor devices. Hindered.
  • an object of the present invention is to solve such a problem. Disclosure of the invention
  • a test apparatus for testing a device under test, wherein a test pattern used for testing the device under test is provided.
  • the file includes a plurality of divided pattern recording areas for recording a plurality of divided patterns obtained by dividing a test pattern for testing the device under test, and the test apparatus is configured to record the divided patterns in different divided pattern recording areas.
  • a plurality of conversion processing units that convert the divided patterns in parallel with each other, and a test pattern generator that supplies the test pattern converted by the plurality of conversion processing units to the device under test.
  • the plurality of divided pattern storage areas compress and record the plurality of divided patterns, and the plurality of conversion processing sections record the compressed divided pattern recording areas different from each other.
  • the divided patterns can be converted by restoring each other in parallel.
  • Each of the restored divided patterns includes a test pattern data to be supplied to the test pattern generator, and a test pattern address indicating an address in the test pattern generator to store the test pattern data.
  • the test pattern data included in the divided pattern restored by the plurality of conversion processing units is indicated by the test pattern address corresponding to the test pattern data in the test pattern generator.
  • the apparatus may further include a divided pattern supply unit that stores the divided pattern at the position.
  • the test apparatus includes a plurality of the test pattern generators, and each of the restored divided patterns includes a test pattern generator that designates one of the test pattern generators to store the test pattern data.
  • the divided pattern supply unit further includes identification information, and the test pattern data corresponding to the test pattern data corresponding to the test pattern data included in the divided pattern restored by the plurality of conversion processing units. The information may be stored in a position indicated by the test pattern address in one of the test pattern generators specified by identification information.
  • a relay unit that relays communication between the storage device that stores the test pattern file and the plurality of conversion processing units, each of which is provided between the relay unit and the plurality of conversion processing units;
  • Each of the plurality of communication paths may have a lower communication throughput than a communication path between the storage device and the relay unit.
  • the test pattern file further includes a storage position recording area for recording a storage position of each of the plurality of divided patterns in the test pattern file.
  • the conversion processing unit includes a storage position selection unit that selects a storage position of the divided pattern to be restored by another conversion processing unit based on the storage position recording area, and the other conversion processing unit The divided pattern recorded at the storage position selected by the storage position selection unit in the test pattern file may be restored.
  • a test pattern recording medium for recording a test pattern used for testing a device under test, wherein the test pattern for testing the device under test is divided.
  • a plurality of compression pattern recording areas for compressing and recording a plurality of division patterns, and a storage position recording area for recording storage positions of the plurality of division patterns in the test pattern file.
  • a test pattern recording medium to be provided.
  • Each of the plurality of divided patterns may include test pattern data to be supplied to the test pattern generator, and a test pattern address indicating an address in the test pattern generator to store the test pattern data. Good.
  • a program for a test apparatus for testing a device under test wherein a test pattern file used for testing the device under test divides a test pattern for testing the device under test.
  • the program stores the test apparatus in a storage position
  • a storage position selection unit that selects a plurality of storage positions of the division patterns recorded in the division pattern recording regions different from each other based on a recording region; and A plurality of conversion processes for converting the divided patterns recorded in the stored storage positions in parallel with each other. It may function as a part.
  • a control method for controlling a test apparatus for testing a device under test wherein the test pattern file used for testing the device under test includes a test for testing the device under test.
  • FIG. 1 shows a configuration of a test apparatus 10 according to an embodiment of the present invention.
  • FIG. 2 shows a file configuration of the test pattern file 50 according to the embodiment of the present invention.
  • FIG. 3 shows a data configuration of the compressed pattern recording area 200 according to the embodiment of the present invention. .
  • FIG. 4 shows a processing flow of the test apparatus 10 according to the embodiment of the present invention.
  • FIG. 5 shows an example of a hardware configuration of the restoration processing unit 110 according to the embodiment of the present invention.
  • FIG. 1 shows a configuration of a test apparatus 10 according to the present embodiment.
  • the test apparatus 10 is connected to the device under test 20 and the file server 30 and uses the test pattern file 50 stored in the test pattern file storage unit 40 connected to the file server 30 to perform 1 or A plurality of devices under test 20 are tested.
  • the test apparatus 10 aims to efficiently test using a large-capacity test pattern file 50 by dividing the test pattern file 50 and converting it in parallel.
  • the test apparatus 10 according to the present embodiment as an example of “conversion”, performs conversion by dividing the compressed test pattern file 50 and “decompressing” it in parallel.
  • the device under test 20 is a semiconductor device to be tested by the test apparatus 10.
  • the file server 30 is connected to the communication network, and supplies the test pattern 10 to the test apparatus 10.
  • the test pattern file storage unit 40 is connected to the file server 30 and stores the test pattern file 50.
  • the test pattern file storage unit 40 according to the present embodiment is an example of a test pattern recording medium.
  • the test pattern file 50 is a file used for testing the device under test 20.
  • the test pattern file 50 includes a plurality of compression pattern recording areas for independently compressing and recording a plurality of divided patterns obtained by dividing the test pattern for testing the device under test 20, and a plurality of the compressed pattern recording areas in the test pattern file 50. And a storage position recording area for recording the storage position of each of the divided patterns.
  • the plurality of compressed pattern storage areas are an example of the plurality of divided pattern storage areas according to the present invention, in which the plurality of divided patterns are recorded.
  • the test pattern file 50 may be stored in an external recording medium.
  • a storage device such as a hard disk or a RAM provided in a server system or the like connected to a communication network or the Internet may be used as a recording medium.
  • good c test device 1 0 can offer a communication network or al test pattern file 5 0 to the test pattern file storage 4 0, the relay unit 1 0 0, a plurality of the restoration processing unit 1 1 0 a to b
  • the relay unit 100 relays communication between the test pattern file storage unit 40, which is a storage device for storing the test pattern file, and the restoration processing units 110a to 110b.
  • the plurality of decompression processing units 110 decompress, in parallel with each other, the compressed divided patterns that are recorded in different compression pattern recording areas.
  • the plurality of restoration processing units 110 are examples of the plurality of conversion processing units according to the present invention, which convert the divided patterns recorded in the different divided pattern recording areas in parallel with each other.
  • the plurality of restoration processing units 110 include one restoration processing unit 110a for controlling the entire restoration process and restoring the divided pattern, and a divided pattern based on an instruction from the restoration processing unit 110a. And a restoration processing unit 110b for performing restoration processing.
  • the restoration processor 110a restores the restoration processor 110a itself and Z or the restoration processor 110b based on the storage location storage area.
  • a storage position selection unit 140 for selecting the storage position of the division pattern to be stored, and a restoration unit 150 for restoring the division pattern recorded at the storage position selected by the storage position selection unit 140 are included.
  • Each of the restoration processing sections 110a and 110b may use a dedicated restoration processor, or may be realized by a general-purpose processor instead.
  • the divided pattern supply unit 120 supplies the divided pattern restored by the plurality of restoration processing units 110 to the corresponding test pattern generator 130.
  • the test pattern generator 130 supplies the test pattern restored by the plurality of restoration processing sections 110 and supplied through the divided pattern supply section 120 to the device under test 20.
  • the plurality of test pattern generators 130 correspond to test patterns each corresponding to a part of the terminal of the device under test 20. May be supplied. Alternatively, test patterns for different devices under test 20 may be supplied.
  • the test pattern generator 130 according to the present embodiment stores test pattern data constituting a part of a test pattern corresponding to each of the addresses specified by the restoration processing unit 110. With regions.
  • each of the plurality of internal communication paths 170 provided between the relay unit 100 and the plurality of restoration processing units 110 is a file server that stores the test pattern file 50.
  • the communication throughput may be lower than that of the external communication path 160 between the relay unit 100 and the relay unit 100.
  • FIG. 2 shows a file configuration of the test pattern file 50 according to the present embodiment.
  • the test pattern file 50 includes a plurality of compressed pattern recording areas 200 and a storage position recording area 210.
  • Each of the plurality of compressed pattern recording areas 200 is an example of a divided pattern recording area according to the present invention, and compresses and records a divided pattern obtained by dividing a test pattern for testing the device under test 20.
  • the storage position recording area 210 indicates the storage position of each of the plurality of divided patterns in the test pattern file 50.
  • a plurality of divided pattern pointers 220 which are an example of information, are recorded.
  • each of the plurality of divided patterns stored in the plurality of compressed pattern recording areas 200 may be compressed using a compression algorithm such as ALDC or DCLZ independently of the other divided patterns.
  • each of the restoration processing units 110 obtains the divided pattern recorded in the compression pattern recording area 200 specified by the divided pattern pointer 220 from the test pattern file 50.
  • the divided pattern can be restored independently without acquiring another divided pattern.
  • FIG. 3 shows a data configuration of a compressed pattern recording area 200 according to the present embodiment.
  • the compression pattern recording area 200 has a plurality of test pattern elements 300 including a test pattern data 310, a test pattern address 320, and a test pattern generator ID330.
  • the test pattern data 310 is data constituting a part of a test pattern to be supplied to the test pattern generator 130.
  • the test pattern address 320 indicates an address in the test pattern generator 130 where the corresponding test pattern data 310 should be stored.
  • the test pattern generator ID 330 specifies one test pattern generator 130 in which the corresponding test pattern data 310 is to be stored.
  • FIG. 4 shows a processing flow of the test apparatus 10 according to the present embodiment. First, of the plurality of restoration processing units 110, the restoration processing unit 110a that controls the entire restoration processing reads out the storage position recording area 210 in the test pattern file 50 to the file server 30. Request (S400).
  • the file server 30 Upon receiving the request from the restoration processing unit 110a, the file server 30 reads the storage location recording area 210 in the test pattern file 50 from the test pattern file storage unit 40, and transmits the read data via the relay unit 100. Then, the data is transferred to the restoration processing unit 110a (S410). As a result, the restoration processing unit 110a obtains the storage position recording area 210 in the test pattern file 50.
  • the storage position selection unit 140 in the restoration processing unit 110a is based on the storage position of each divided pattern recorded in the plurality of divided pattern pointers 220 in the storage position recording area 210.
  • the restoration processing unit 110 which is the restoration processing unit 110a and other restoration processing units.
  • the storage position of the divided pattern to be restored by each of b is selected, and the selected storage position is distributed to the restoration processing unit 110 (S420).
  • the storage position selection unit 140 restores a plurality of divided patterns corresponding to the plurality of divided pattern pointers 220 in the storage position recording area 210 based on a predetermined algorithm, for example. You may select whether to restore to the processing unit 110.
  • the divided pattern 0 corresponding to the first divided pattern pointer 2 20 (P 0) is supplied to the restoration processing unit 110a, and the second divided pattern pointer 2 2 0 (P 1 ) To the first restoration processing unit 1 1 O b, and in the same manner, the division pattern n corresponding to the n-th division pattern pointer 220 to the n-l-th restoration processing
  • the division unit 110b may be restored so that the division pattern n + 1 corresponding to the (n + 1) th division pattern pointer 220 is restored by the restoration processing unit 110a.
  • the storage position selection unit 140 may dynamically specify the next divided pattern to be restored for the restoration processing unit 110 that has completed the restoration processing of the designated divided pattern. Good.
  • each of the plurality of restoration processing sections 110 is provided with a compression pattern recording area 20 designated by the storage position selected by the storage position selection section 140 in the test pattern file 50.
  • the division pattern recorded in 0 is obtained via the file server 30 and the relay unit 100 (S430).
  • the file server 30 receives the storage position from each of the plurality of restoration processing units 110, and stores the compression pattern recording area 200 corresponding to the storage position in the test pattern file.
  • the data is read from the test pattern file 50 in the storage unit 40 and transferred to the restoration processing unit 110 that transmitted the storage position (S440).
  • each of the plurality of restoration processing units 110 restores the divided pattern acquired in S430 in parallel with the other restoration processing units 110 (S450).
  • each of the plurality of restoration processing units 110 supplies the restored division pattern to the division pattern supply unit 120. That is, for example, each of the plurality of restoration processing sections 110 is configured to determine the test pattern generators 330 specified by the test pattern generator ID 330 for each of the test pattern elements 300 included in the divided pattern.
  • the instruction to write the test pattern data 310 at the address position designated by the test pattern address 320 is transmitted to the divided pattern supply unit 120.
  • the divided pattern supply unit 120 converts the test pattern data 310 included in the divided pattern restored by the plurality of restoration processing units 110 into a test pattern generator corresponding to the test pattern data 310.
  • test pattern generator 130 It is stored in the address position indicated by the test pattern address 320 in one test pattern generator 130 specified by ID 330 (S460).
  • the test pattern generator 130 specified by the test pattern generator ID 330 indicates the test pattern data 310 supplied from the divided pattern supply section 120 by the corresponding test pattern address 320.
  • the portion to be processed by the test pattern generator 130 in the test pattern is set by storing it in the address position to be processed (S470).
  • the storage in the restoration processing unit 110a is performed.
  • the completion of the supply of the division pattern is notified to the position selection unit 140 (S480).
  • the storage position selection section 140 Upon receiving the division pattern supply completion notification from all restoration processing sections 110, the storage position selection section 140 sends one or more test pattern generators 130 via the division pattern supply section 120.
  • the start of the test is instructed (S490).
  • one or more test pattern generators 130 are restored by the plurality of restoration processing sections 110 in S450, and are restored in S460 and S470.
  • the set test pattern is supplied to one or a plurality of devices under test 20 to test the device under test 20 (S495).
  • the divided pattern supply unit 120 specifies each of the plurality of test pattern data 310 included in the test pattern by the corresponding test pattern generator ID 330. It is stored in the address position specified by the test pattern address 320 in the test pattern generator 130.
  • the divided pattern supply unit 120 only needs to store all the test pattern data 310 in the specified test pattern generator 130 at the start of the test. It is not necessary to store 10 in the test pattern file 50 in sequential order. For this reason, the divided pattern supply unit 120 arranges the divided patterns restored by the plurality of restoration processing units 110 into a sequential order in the test pattern file 50 and sends them to the test pattern generator 130. There is no need to supply the test pattern, and the test pattern can be efficiently supplied to the test pattern generator 130.
  • the restoration processing unit 110 includes a CPU 500, a ROM 510, a RAM 520, a communication interface 530, a divided pattern supply interface 535, a hard disk drive 540, a flexi disk drive 550, and a CD. -Realized by the computer 60 having the ROM drive 560.
  • the CPU 500 operates based on programs stored in the ROM 510 and the RAM 520, and controls each unit.
  • the ROM 510 stores a boot program II executed by the CPU 500 when the device under test 20 is started, a program depending on the hardware of the device under test 20, and the like.
  • the RAM 520 stores programs executed by the CPU 500, data used by the CPU 500, and the like.
  • the division pattern supply interface 535 is connected to the division pattern supply unit 120, and relays data transfer with the division pattern supply unit 120.
  • the hard disk drive 540 stores programs and data used by the computer 60 and supplies the programs and data to the CPU 500 via the RAM 520.
  • the flexible disk drive 550 reads a program or data from the flexible disk 590 and sends it to the RAM 520.
  • the CD-ROM drive 560 reads a program or data from the CD-ROM 595 and provides it to the RAM 520.
  • the program provided to the CPU 500 via the RAM 520 is stored in a recording medium such as a flexible disk 590, a CD-ROM 595, or an IC card and provided by a user.
  • the program is read from the recording medium, installed in the computer 60 via the RAM 520, and executed by the computer 60.
  • the programs installed and executed on the computer 60 include a storage location selection module and a restoration module. These programs or modules are
  • the programs or modules described above may be stored in an external storage medium.
  • storage media besides flexible disk 590 and CD-ROM595, optical recording media such as DVD and CD, magneto-optical recording media such as MO disk, tape media, A semiconductor memory such as a c card can be used.
  • a storage device such as a hard disk or a RAM provided in a server system connected to a dedicated communication network or the Internet is used as a recording medium, and a program is sent to the computer 60 from an external network via the relay unit 100. May be provided.
  • a test of a semiconductor device can be sped up by efficiently supplying a test pattern to a test pattern generator.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Debugging And Monitoring (AREA)

Abstract

　被試験デバイスを試験する試験装置は、被試験デバイスの試験に用いる試験パターンファイルは、被試験デバイスを試験する試験パターンを分割した複数の分割パターンを記録する複数の分割パターン記録領域を備え、当該試験装置は、それぞれが互いに異なる分割パターン記録領域に記録された分割パターンを、互いに並行して変換する複数の変換処理部と、複数の変換処理部により変換された試験パターンを被試験デバイスに供給する試験パターン発生器とを備える。

Description

明 細 書 試験装置、 試験装置のプログラム、 試験パターン記録媒体、 及び試験装置の制御方 法 文献の参照による組み込みが認められる指定国については、 下記の出願に記載さ れた内容を参照により本出願に組み込み、 本出願の記載の一部とする。
特願 2 0 0 3— 0 6 9 8 3 3 出願日 平成 1 5年 3月 1 4日 技術分野
本発明は、 試験装置、 試験装置のプログラム、 試験パターン記録媒体、 及び試験 装置の制御方法に関する。 特に本発明は、 被試験デバイスの試験に用いる試験パタ ーンを、 被試験デパイスの試験を行なう試験パターン発生器に効率良く供給する試 験装置、 試験装置のプログラム、 試験パターン記録媒体、 及び試験装置の制御方法 に関する。 背景技術
従来、 被試験デバイスを試験する試験装置においては、 被試験デバイスの試験に 用いる試験パターンフアイルを、 試験装置の制御プロセッサが取得し試験パターン 発生器に供給する方式を採るのが一般的であった。
近年、 半導体デパイスの集積度が向上するのに伴い、 試験パターンファイルが大 容量化している。 そして、 試験パターンファイルの大容量化に伴って、 制御プロセ ッサが試験パターンフアイルを取得し試験パタ一ン発生器に供給するのに要する時 間が増加し、 半導体デバイスの試験を高速化する妨げとなっている。
そこで本発明は、 このような問題を解決することを目的とする。 発明の開示
このような目的を達成するために、 本発明の第 1の形態によると、 被試験デバイ スを試験する試験装置であって、 前記被試験デバィスの試験に用いる試験パターン フアイルは、 前記被試験デバィスを試験する試験パターンを分割した複数の分割パ ターンを記録する複数の分割パターン記録領域を備え、 当該試験装置は、 それぞれ が互いに異なる前記分割パターン記録領域に記録された前記分割パターンを、 互い に並行して変換する複数の変換処理部と、 前記複数の変換処理部により変換された 前記試験パタ一ンを前記被試験デバィスに供給する試験パターン発生器とを備える ことを特徴とする試験装置を提供する。
前記複数の分割パタ一ン記憶領域は、前記複数の分割パターンを圧縮して記録し、 前記複数の変換処理部は、 それぞれが互いに異なる前記分割パターン記録領域に記 録された、 圧縮された前記分割パターンを、 互いに.並行して復元することにより変 換してもよレ、。
復元された前記複数の分割パターンのそれぞれは、 前記試験パターン発生器に供 給すべき試験パターンデータと、 前記試験パターンデータを格納すべき前記試験パ ターン発生器内のァドレスを示す試験パターンァドレスとを含み、 前記複数の変換 処理部により復元された前記分割パターンに含まれる前記試験パターンデータを、 前記試験パタ一ン発生器における、 当該試験パタ一ンデータに対応する前記試験パ ターンァドレスで示される位置に格納する分割パターン供給部を更に備えてもよい。 当該試験装置は、 複数の前記試験パターン発生器を備え、 復元された前記複数の 分割パターンのそれぞれは、 前記試験パターンデータを格納すべき一の前記試験パ ターン発生器を指定する試験パターン発生器識別情報を更に含み、 前記分割パター ン供給部は、 前記複数の変換処理部により復元された前記分割パターンに含まれる 前記試験パタ一ンデータを、 当該試験パタ一ンデータに対応する前記試験パターン 発生器識別情報により指定される一の前記試験パターン発生器における前記試験パ ターンァドレスで示される位置に格納してもよい。
前記試験パターンフアイルを記憶する記憶装置と前記複数の変換処理部との間の 通信を中継する中継部を更に備え、 前記中継部と前記複数の変換処理部との間にそ れぞれ設けられた複数の通信路のそれぞれは、 前記記憶装置と前記中継部との間の 通信路と比較し通信スループットがより低くてもよい。
前記試験パターンフアイルは、 前記試験パターンファイルにおける前記複数の分 割パターンのそれぞれの格納位置を記録する格納位置記録領域を更に備え、 一の前 記変換処理部は、 前記格納位置記録領域に基づき、 他の前記変換処理部が復元すベ き前記分割パターンの格納位置を選択する格納位置選択部を有し、 前記他の変換処 理部は、 前記試験パターンファイルにおける、 前記格納位置選択部により選択され た格納位置に記録された前記分割パターンを復元してもよい。
本発明の第 2の形態によると、 被試験デバィスの試験に用レ、る試験パターンを記 録した試験パタ一ン記録媒体であって、 前記被試験デバィスを試験する試験パタ一 ンを分割した複数の分割パターンを、 圧縮して記録する複数の圧縮パターン記録領 域と、 前記試験パターンフアイルにおける前記複数の分割パターンのそれぞれの格 納位置を記録する格納位置記録領域とを備えることを特徴とする試験パターン記録 媒体を提供する。
前記複数の分割パターンのそれぞれは、 前記試験パターン発生器に供給すべき試 験パターンデータと、 前記試験パタ一ンデータを格納すべき前記試験パターン発生 器内のァドレスを示す試験パターンァドレスとを含んでもよい。
本発明の第 3の形態によると、 被試験デパイスを試験する試験装置用のプロダラ ムであって、 前記被試験デバイスの試験に用いる試験パターンファイルは、 前記被 試験デバィスを試験する試験パターンを分割した複数の分割パターンを記録する複 数の分割パターン記憶領域と、 前記複数の分割パターンのそれぞれの記録位置を記 録する格納位置記録領域とを備え、 当該プログラムは、 前記試験装置を、 格納位置 記録領域に基づき、 それぞれが互いに異なる前記分割パターン記録領域に記録され た前記分割パターンの格納位置を複数選択する格納位置選択部と、 それぞれが前記 試験パターンファイルにおける、 前記格納位置選択部により選択された格納位置に 記録された前記分割パターンを、 互いに並行して変換する複数の変換処理部として 機能させてもよい。
本発明の第 4の形態によると、 被試験デバィスを試験する試験装置を制御する制 御方法であって、 前記被試験デバイスの試験に用いる試験パターンファイルは、 前 記被試験デバィスを試験する試験パタ一ンを分割した複数の分割パターンを記録す る複数の分割パターン記録領域を備え、 互いに異なる前記分割パターン記録領域に 記録された前記分割パターンを、 並行して変換する変換段階と、 変換された前記試 験パターンを前記被試験デバィスに供給する試験パタ一ン発生段階とを備えてもよ い。 なお上記の発明の概要は、 本発明の必要な特徴の全てを列挙したものではなく、 これらの特徴群のサブコンビネーションも又発明となりうる。 図面の簡単な説明
図 1は、 本発明の実施形態に係る試験装置 1 0の構成を示す。
図 2は、 本発明の実施形態に係る試験パターンファイル 5 0のフアイル構成を示 す。
図 3は、 本発明の実施形態に係る圧縮パタ一ン記録領域 2 0 0のデータ構成を示 す。 .
図 4は、 本発明の実施形態に係る試験装置 1 0の処理フローを示す。
図 5は、 本発明の実施形態に係る復元処理部 1 1 0のハードウ: ァ構成の一例を 示す。 発明を実施するための最良の形態
以下、 発明の実施の形態を通じて本発明を説明するが、 以下の実施形態は請求の 範囲にかかる発明を限定するものではなく、 又実施形態の中で説明されている特徴 の組み合わせの全てが発明の解決手段に必須であるとは限らない。 図 1は、 本実施形態に係る試験装置 1 0の構成を示す。 試験装置 1 0は、 被試験 デバイス 2 0及びファイルサーバ 3 0に接続され、 ファイルサーバ 3 0に接続され た試験パターンフアイル格納部 4 0に格納された試験パターンファイル 5 0を用い て、 1又は複数の被試験デバィス 2 0の試験を行う。 試験装置 1 0は、 試験パター ンファイル 5 0を分割して並行に変換することにより、 大容量の試験パターンファ ィル 5 0を用いて効率良く試験することを目的とする。 本実施形態に係る試験装置 1 0は、 「変換」の一例として、圧縮された試験パターンファイル 5 0を分割して並 行に 「復元」 することにより変換する。
被試験デパイス 2 0は、 試験装置 1 0の試験対象となる半導体デバイスである。 ファイルサーバ 3 0は、 通信ネットワークに接続され、 試験装置 1 0に試験パター ンフアイノレ 5 0を供給する。 試験パターンファイル格納部 4 0は、 ファイルサーバ 3 0に接続され、 試験パターンファイル 5 0を格納する。 本実施形態に係る試験パ ターンファイル格納部 4 0は、 試験パターン記録媒体の一例である。 試験パターン ファイル 5 0は、 被試験デバイス 2 0の試験に用いられるファイルである。 試験パ ターンファイル 5 0は、 被試験デパイス 2 0を試験する試験パターンを分割した複 数の分割パターンをそれぞれ独立に圧縮して記録する複数の圧縮パターン記録領域 と、 試験パターンファイル 5 0における複数の分割パターンのそれぞれの格納位置 を記録する格納位置記録領域とを備える。 複数の圧縮パターン記憶領域は、 複数の 分割パタ一ンを記録する、本発明に係る複数の分割パタ一ン記憶領域の一例である。 試験パターンファイル 5 0は、 外部の記録媒体に格納されてもよく、 これに代え て通信ネットワークやインターネットに接続されたサーバシステム等に設けたハー ドディスク又は R AM等の記憶装置を記録媒体として使用し、 通信ネットワークか ら試験パターンファイル 5 0を試験パターンフアイル格納部 4 0に提供してもよい c 試験装置 1 0は、 中継部 1 0 0、 複数の復元処理部 1 1 0 a〜 b、 分割パターン 供給部 1 2 0 , 1又は複数の試験パターン発生器 1 3 0を備える。中継部 1 0 0は、 試験パターンフアイルを記憶する記憶装置である試験パターンフアイル格納部 4 0 と復元処理部 1 1 0 a〜 bとの間の通信を中継する。 複数の復元処理部 1 1 0は、 それぞれが互レ、に異なる圧縮パタ一ン記録領域に記録された、 圧縮された分割パタ ーンを、 互いに並行して復元する。 複数の復元処理部 1 1 0は、 それぞれが互いに 異なる分割パタ一ン記録領域に記録された分割パターンを、 互いに並行して変換す る、 本発明に係る複数の変換処理部の一例である。
複数の復元処理部 1 1 0は、 復元処理全体の制御及び分割パターンの復元処理を 行う一の復元処理部 1 1 0 aと、 復元処理部 1 1 0 aによる指示に基づき分割パタ ーンの復元処理を行う復元処理部 1 1 0 bとを有する。 復元処理部 1 1 0 aは、 格 納位置記憶領域に基づいて、 復元処理部 1 1 0 a自身及び Z又は復元処理部 1 1 0 bのそれぞれに対し、 当該復元処理部 1 1 0が復元すべき分割パターンの格納位置 を選択する格納位置選択部 1 4 0と、 格納位置選択部 1 4 0により選択された格納 位置に記録された分割パターンを復元する復元部 1 5 0とを含む。 本実施形態に係 る復元処理部 1 1 0 a〜bのそれぞれは、 専用の復元プロセッサを用いてもよく、 これに代えて汎用のプロセッサにより実現してもよい。
分割パターン供給部 1 2 0は、 複数の復元処理部 1 1 0により復元された分割パ ターンを、 対応する試験パターン発生器 1 3 0に供給する。 試験パターン発生器 1 3 0は、 複数の復元処理部 1 1 0により復元され、 分割パターン供給部 1 2 0を介 して供給された試験パターンを被試験デバィス 2 0に供給する。 試験装置 1 0に試 験パターン発生器 1 3 0が複数設けられている場合、 複数の試験パターン発生器 1 3 0は、 それぞれが被試験デパイス 2 0の端子の一部ずつに対応する試験パターン を供給してもよく、 これに代えてそれぞれが異なる被試験デバイス 2 0に対する試 験パターンを供給してもよい。 本実施形態に係る試験パタ一ン発生器 1 3 0は、 復 元処理部 1 1 0により指定されるアドレスのそれぞれに対応して、 試験パターンの 一部を構成する試験パターンデータを格納する記憶領域を有する。
以上において、 復元処理部 1 1 0 a〜 bは、 試験パターンファイル 5 0を分割し た一部ずつをそれぞれ復元する。 このため、 それぞれの復元処理部 1 1 0が、 当該 復元処理部 1 1 0に接続された内部通信路 1 7 0を介して取得する分割パターンの データ量は、 試験パターンファイル 5 0全体のデータ量と比較し小さくなる。 従つ て、 中継部 1 0 0と複数の復元処理部 1 1 0との間にそれぞれ設けられた複数の内 部通信路 1 7 0のそれぞれは、 試験パターンファイル 5 0を記憶するファイルサー バ 3 0と中継部 1 0 0との間の外部通信路 1 6 0と比較し通信スループットがより 低くてもよい。 すなわち例えば、 復元処理部 1 1 0を 8個設けた場合、 内部通信路 1 7 0のそれぞれを 1 0 0 Mィーサネット （登録商標） とし、 外部通信路 1 6 0を 1 Gイーサネット （登録商標） とする構成を採ってもよい。 図 2は、 本実施形態に係る試験パターンファイル 5 0のファイル構成を示す。 試 験パターンファイル 5 0は、 複数の圧縮パタ一ン記録領域 2 0 0と、 格納位置記録 領域 2 1 0とを備える。 複数の圧縮パターン記録領域 2 0 0のそれぞれは、 本発明 に係る分割パターン記録領域の一例であり、 被試験デバィス 2 0を試験する試験パ ターンを分割した分割パターンを圧縮して記録する。 格納位置記録領域 2 1 0は、 試験パターンファイル 5 0における複数の分割パターンのそれぞれの格納位置を示 す情報の一例である複数の分割パターンボインタ 2 2 0を記録する。
以上において、 複数の圧縮パターン記録領域 2 0 0にそれぞれ格納される複数の 分割パターンは、 それぞれが他の分割パターンと独立して例えば A L D Cや D C L Z等の圧縮アルゴリズムを用いて圧縮されてよい。 これにより、 それぞれの復元処 理部 1 1 0は、 分割パターンボインタ 2 2 0により指定される圧縮パターン記録領 域 2 0 0に記録された分割パターンを試験パターンファイル 5 0から取得すること により、 他の分割パターンを取得することなく独立して当該分割パターンを復元す ることができる。 図 3は、 本実施形態に係る圧縮パタ一ン記録領域 2 0 0のデータ構成を示す。 圧 縮パターン記録領域 2 0 0は、 試験パターンデータ 3 1 0、 試験パターンァドレス 3 2 0、 及び試験パターン発生器 I D 3 3 0を含む試験パターン要素 3 0 0を複数 有する。 試験パターンデータ 3 1 0は、 試験パターン発生器 1 3 0に供給すべき試 験パターンの一部分を構成するデータである。 試験パターンァドレス 3 2 0は、 対 応する試験パターンデータ 3 1 0を格納すべき試験パターン発生器 1 3 0内のァド レスを示す。 試験パターン発生器 I D 3 3 0は、 対応する試験パターンデータ 3 1 0を格納すべき一の試験パターン発生器 1 3 0を指定する。 図 4は、 本実施形態に係る試験装置 1 0の処理フローを示す。 まず、 複数の復元 処理部 1 1 0のうち、 復元処理全体を制御する復元処理部 1 1 0 aは、 試験パター ンファイル 5 0における格納位置記録領域 2 1 0の読み出しをファイルサーバ 3 0 に対して要求する （ S 4 0 0 )。 フアイルサーバ 3 0は、復元処理部 1 1 0 aの要求 を受けて、 試験パターンファイル 5 0における格納位置記録領域 2 1 0を試験パタ ーンファイル格納部 4 0から読み出し、 中継部 1 0 0を介して復元処理部 1 1 0 a へ転送する （S 4 1 0 )。 この結果、復元処理部 1 1 0 aは、試験パターンファイル 5 0における格納位置記録領域 2 1 0を取得する。
次に、 復元処理部 1 1 0 a内の格納位置選択部 1 4 0は、 格納位置記録領域 2 1 0における複数の分割パターンボインタ 2 2 0に記録された各分割パターンの格納 位置に基づいて、 復元処理部 1 1 0 a及ぴ他の復元処理部である復元処理部 1 1 0 bのそれぞれが復元すべき分割パターンの格納位置を選択し、 選択した格納位置を 当該復元処理部 1 1 0へ配布する （S 4 2 0 )。 ここで、 格納位置選択部 1 4 0は、 例えば格納位置記録領域 2 1 0内の複数の分割パターンポインタ 2 2 0に対応する 複数の分割パターンを、 予め定められたアルゴリズムに基づいていずれの復元処理 部 1 1 0に復元させるかを選択してよい。 より具体的には、 例えば第 1番目の分割 パターンポインタ 2 2 0 ( P 0 ) に対応する分割パターン 0を復元処理部 1 1 0 a に、 第 2番目の分割パターンポインタ 2 2 0 ( P 1 ) に対応する分割パターン 1を 第 1の復元処理部 1 1 O bに、 以下同様にして、 第 n番目の分割パターンポインタ 2 2 0に対応する分割パターン nを第 n _ l番目の復元処理部 1 1 0 bに復元させ、 第 n + 1番目の分割パターンポインタ 2 2 0に対応する分割パターン n + 1を復元 処理部 1 1 0 aに復元させるように定めてよい。 これに代えて、 格納位置選択部 1 4 0は、 指定された分割パターンの復元処理を終えた復元処理部 1 1 0に対して、 次に復元すべき分割パターンを動的に指定してもよい。
次に、 複数の復元処理部 1 1 0のそれぞれは、 試験パターンファイル 5 0におけ る、 格納位置選択部 1 4 0により選択された格納位置で指定される圧縮パタ一ン記 録領域 2 0 0に記録された分割パターンを、 ファイルサーバ 3 0及び中継部 1 0 0 を介して取得する ( S 4 3 0 )。 S 4 3 0に対応して、 フアイルサーバ 3 0は、複数 の復元処理部 1 1 0のそれぞれから格納位置を受信し、 当該格納位置に対応する圧 縮パターン記録領域 2 0 0を試験パターンファイル格納部 4 0内の試験パターンフ アイル 5 0から読み出して、 格納位置を送信した復元処理部 1 1 0へ転送する （S 4 4 0 )。
次に、 複数の復元処理部 1 1 0のそれぞれは、 S 4 3 0において取得した分割パ ターンを、 他の復元処理部 1 1 0と並行して復元する （S 4 5 0 )。 次に、複数の復 元処理部 1 1 0のそれぞれは、 復元した分割パターンを分割パターン供給部 1 2 0 に供給する。 すなわち例えば、 複数の復元処理部 1 1 0のそれぞれは、 分割パター ンに含まれる試験パターン要素 3 0 0のそれぞれについて、 試験パターン発生器 I D 3 3 0で指定される試験パターン発生器 1 3 0内の、 試験パターンアドレス 3 2 0で指定されるアドレス位置に試験パターンデータ 3 1 0を書き込む指示を分割パ ターン供給部 1 2 0へ送信する。 次に、 分割パターン供給部 1 2 0は、 複数の復元処理部 1 1 0により復元された 分割パターンに含まれる試験パターンデータ 3 1 0を、 試験パターンデータ 3 1 0 に対応する試験パターン発生器 I D 3 3 0により指定される一の試験パターン発生 器 1 3 0における、 試験パターンァドレス 3 2 0で示されるァドレス位置に格納す る （S 4 6 0 )。試験パターン発生器 I D 3 3 0により指定された試験パターン発生 器 1 3 0は、 分割パターン供給部 1 2 0から供給された試験パターンデータ 3 1 0 を、 対応する試験パターンァドレス 3 2 0で示されるァドレス位置に格納すること により、 試験パターンにおける当該試験パターン発生器 1 3 0が処理すべき部分を 設定する （S 4 7 0 )。
複数の復元処理部 1 1 0のそれぞれは、 当該復元処理部 1 1 0が復元した分割パ ターンを試験パターン発生器 1 3 0に供給し終えると、 復元処理部 1 1 0 a内の格 納位置選択部 1 4 0に分割パターンの供給完了を通知する （S 4 8 0 )。全ての復元 処理部 1 1 0から分割パターンの供給完了通知を受けると、 格納位置選択部 1 4 0 は、 分割パターン供給部 1 2 0を介して 1又は複数の試験パターン発生器 1 3 0に 試験開始を指示する （ S 4 9 0 )。試験開始の指示を受けると、 1又は複数の試験パ ターン発生器 1 3 0は、 S 4 5 0において複数の復元処理部 1 1 0により復元され、 S 4 6 0及ぴ S 4 7 0において設定された試験パターンを 1又は複数の被試験デバ イス 2 0に供給し、 被試験デバィス 2 0の試験を行う （ S 4 9 5 )。
以上の S 4 6 0において、 分割パターン供給部 1 2 0は、 試験パタ一ンに含まれ る複数の試験パターンデータ 3 1 0のそれぞれを、 対応する試験パターン発生器 I D 3 3 0で指定される試験パターン発生器 1 3 0における試験パターンァドレス 3 2 0で指定されるァドレス位置に格納する。ここで、分割パターン供給部 1 2 0は、 試験の開始時点において全ての試験パターンデータ 3 1 0を指定された試験パター ン発生器 1 3 0に格納を済ませていればよく、 試験パターンデータ 3 1 0の格納を 試験パターンファイル 5 0におけるシーケンシャルな順序で行なう必要はない。 こ のため、 分割パターン供給部 1 2 0は複数の復元処理部 1 1 0により復元された分 割パターンを、 試験パターンファイル 5 0におけるシーケンシャルな順序に並べ替 えて試験パターン発生器 1 3 0に供給する必要がなく、 効率良く試験パターンを試 験パターン発生器 1 3 0に供給することができる。 図 5は、 本実施形態に係る復元処理部 1 10のハードウェア構成の一例を示す。 本実施形態に係る復元処理部 1 10は、 CPU500、 R OM 510、 R AM 52 0、 通信インターフェイス 530、 分割パターン供給インターフェイス 535、 ハ 一ドディスクドライブ 540、 フレキシプノレディスクドライブ 550、 及ぴ C D― ROMドライブ 560を備える計算機 60により実現される。
CPU 500は、 ROM510及ぴ RAM520に格納されたプログラムに基づ いて動作し、 各部の制御を行う。 ROM510は、 被試験デバイス 20の起動時に CPU 500が実行するブートプロダラムゃ、 被試験デパイス 20のハードウエア に依存するプログラム等を格納する。 RAM520は、 CPU 500が実行するプ ログラム及び CPU 500が使用するデータ等を格納する。 通信インターフェイス
530は、 内部通信路 1 70を介して中継部 100と通信する。 分割パターン供給 インターフェイス 535は、 分割パターン供給部 120に接続され、 分割パターン 供給部 120との間のデータ転送を中継する。 ハ—ドディスクドライブ 540は、 計算機 60が使用するプログラム及びデータを格納し、 RAM 520を介して CP U 500に供給する。 フレキシブルディスクドライブ 550は、 フレキシブルディ スク 590からプログラム又はデータを読み取り、 RAM 520に提'洪する。 CD 一 ROMドライブ 560は、 CD-ROM 595からプログラム又はデータを読み 取り、 RAM520に提供する。
RAM 520を介して CPU 500に提供されるプログラムは、 フレキシブルデ イスク 590、 CD-ROM595、 又は I Cカード等の記録媒体に格納されて利 用者によって提供される。 プログラムは、 記録媒体から読み出され、 RAM520 を介して計算機 60にインストールされ、 計算機 60において実行される。
計算機 60にインストールされて実行されるプログラムは、 格納位置選択モジュ 一ノレと、 復元モジュールとを含む。 これらのプログラム又はモジュールは、 計算機
60を、 格納位置選択部 140、 及び復元部 1 50としてそれぞれ機能させる。 以上に示したプログラム又はモジュールは、外部の記憶媒体に格納されてもよい。 記憶媒体としては、 フレキシブルディスク 590、 CD— ROM595の他に、 D VDや CD等の光学記録媒体、 MOディスク等の光磁気記録媒体、 テープ媒体、 I cカード等の半導体メモリ等を用いることができる。 また、 専用通信ネットワーク やインターネットに接続されたサーバシステムに設けたハードディスク又は RAM 等の記憶装置を記録媒体として使用し、 中継部 1 0 0を介して外部のネットワーク からプロ'グラムを計算機 6 0に提供してもよい。 以上発明の実施の形態を説明したが、 本出願に係る発明の技術的範囲は上記の実 施の形態に限定されるものではない。 上記実施の形態に種々の変更を加えて、 請求 の範囲に記載の発明を実施することができる。 そのような発明が本出願に係る発明 の技術的範囲に属することもまた、 請求の範囲の記載から明らかである。 産業上の利用可能性
以上の説明から明らかなように、 本発明によれば、 試験パターンを試験パターン 発生器に効率良く供給することにより、 半導体デバイスの試験を高速化することが できる。

Claims

請 求 の 範 囲
1 . 被試験デパイスを試験する試験装置であって、
前記被試験デバイスの試験に用いる試験パターンファイルは、 前記被試験デバィ スを試験する試験パターンを分割した複数の分割パターンを記録する複数の分割パ ターン記録領域を備え、
当該試験装置は、
それぞれが互いに異なる前記分割パターン記録領域に記録された前記分割パター ンを、 互いに並行して変換する複数の変換処理部と、
前記複数の変換処理部により変換された前記試験パターンを前記被試験デバイス に供給する試験パタ一ン発生器と
を備えることを特徴とする試験装置。
2 . 前記複数の分割パターン記憶領域は、 前記複数の分割パターンを圧縮して記録 し、
前記複数の変換処理部は、 それぞれが互いに異なる前記分割パターン記録領域に 記録された、 圧縮された前記分割パターンを、 互いに並行して復元することにより 変換する
ことを特徴とする請求項 1記載の試験装置。
3 . 復元された前記複数の分割パターンのそれぞれは、 前記試験パターン発生器に 供給すべき試験パターンデータと、 前霄己試験パターンデータを格納すべき前記試験 パターン発生器内のァドレスを示す試験パターンァドレスとを含み、
前記複数の変換処理部により復元された前記分割パターンに含まれる前記試験パ ターンデータを、 前記試験パターン発生器における、 当該試験パターンデータに対 応する前記試験パターンアドレスで示される位置に格納する分割パターン供給部 を更に備えることを特徴とする請求項 2記載の試験装置。
4 . 当該試験装置は、 複数の前記試験パターン発生器を備え、
復元された前記複数の分割パターンのそれぞれは、 前記試験パターンデータを格 納すべき一の前記試験パターン発生器を指定する試験パターン発生器識別情報を更 に含み、 前記分割パターン供給部は、 前記複数の変換処理部により復元された前記分割パ ターンに含まれる前記試験パターンデータを、 当該試験パターンデータに対応する 前記試験パターン発生器識別情報により指定される一の前記試験パターン発生器に おける前記試験パターンアドレスで示される位置に格納する
ことを特徴とする請求項 3記載の試験装置。
5 . 前記試験パターンファイルを記憶する記憶装置と前記複数の変換処理部との間 の通信を中継する中継部を更に備え、
前記中継部と前記複数の変換処理部との間にそれぞれ設けられた複数の通信路の それぞれは、 前記記憶装置と前記中継部との間の通信路と比較し通信スループット がより低い
ことを特徴とする請求項 2記載の試験装置。
6 . 前記試験パターンファイルは、 前記試験パターンファイルにおける前記複数の 分割パターンのそれぞれの格納位置を記録する格納位置記録領域を更に備え、 一の前記変換処理部は、 前記格納位置記録領域に基づき、 他の前記変換処理部が 復元すベき前記分割パタ一ンの格納位置を選択する格納位置選択部を有し、 前記他の変換処理部は、 前記試験パターンファイルにおける、 前記格納位置選択 部により選択された格納位置に記録された前記分割パターンを復元する
ことを特徴とする請求項 2記載の試験装置。
7 . 被試験デバィスの試験に用いる試験パターンを記録した試験パタ一ン記録媒体 であって、
前記被試験デパイスを試験する試験パターンを分割した複数の分割パターンを、 圧縮して記録する複数の圧縮パタ一ン記録領域と、
前記試験パターンフアイルにおける前記複数の分割パターンのそれぞれの格納位 置を記録する格納位置記録領域と
を備えることを特徴とする試験パターン記録媒体。
8 . 前記複数の分割パターンのそれぞれは、 前記試験パターン発生器に供給すべき 試験パタ一ンデータと、 前記試験パタ一ンデータを格納すべき前記試験パタ一ン発 生器内のァドレスを示す試験パターンァドレスとを含むことを特徴とする請求項 7 記載の試験パタ一ン記録媒体。
9 . 被試験デパイスを試験する試験装置用のプログラムであって、 前記被試験デバィスの試験に用レ、る試験パターンファイルは、
前記被試験デバィスを試験する試験パターンを分割した複数の分割パターンを記 録する複数の分割パターン記憶領域と、
前記複数の分割パターンのそれぞれの記録位置を記録する格納位置記録領域と を備え、
当該プログラムは、 前記試験装置を、
格納位置記録領域に基づき、 それぞれが互いに異なる前記分割パターン記録領域 に記録された前記分割パ'タ ンの格納位置を複数選択する格納位置選択部と、 それぞれが前記試験パターンファイルにおける、 前記格納位置選択部により選択 された格納位置に記録された前記分割パターンを、 互いに並行して変換する複数の 変換処理部と
して機能させることを特徴とするプログラム。
1 0 . 被試験デバイスを試験する試験装置を制御する制御方法であって、
前記被試験デバイスの試験に用いる試験パターンファイルは、 前記被試験デバィ スを試験する試験パターンを分割した複数の分割パターンを記録する複数の分割パ ターン記録領域を備え、
互いに異なる前記分割パタ一ン記録領域に記録された前記分割パターンを、 並行 して変換する変換段階と、
変換された前記試験パタ一ンを前記被試験デバィスに供給する試験パタ一ン発生 段階と
を備えることを特徴とする制御方法。
PCT/JP2004/003282 2003-03-14 2004-03-12 試験装置、試験装置のプログラム、試験パターン記録媒体、及び試験装置の制御方法 WO2004081593A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE602004013744T DE602004013744D1 (de) 2003-03-14 2004-03-12 Testvorrichtung, programm für eine testvorrichtung und verfahren zur steuerung einer testvorrichtung
EP04720141A EP1605271B1 (en) 2003-03-14 2004-03-12 Testing apparatus, program for testing apparatus, and method of controlling testing appratus
JP2005503597A JP4704211B2 (ja) 2003-03-14 2004-03-12 試験装置、試験装置のプログラム、試験パターン記録媒体、及び試験装置の制御方法
US10/858,463 US7454679B2 (en) 2003-03-14 2004-06-01 Test apparatus, computer readable program for test apparatus, test pattern recording medium, and method for controlling test apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003069833 2003-03-14
JP2003-069833 2003-03-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/858,463 Continuation US7454679B2 (en) 2003-03-14 2004-06-01 Test apparatus, computer readable program for test apparatus, test pattern recording medium, and method for controlling test apparatus

Publications (1)

Publication Number Publication Date
WO2004081593A1 true WO2004081593A1 (ja) 2004-09-23

Family

ID=32984635

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/003282 WO2004081593A1 (ja) 2003-03-14 2004-03-12 試験装置、試験装置のプログラム、試験パターン記録媒体、及び試験装置の制御方法

Country Status (8)

Country Link
US (1) US7454679B2 (ja)
EP (1) EP1605271B1 (ja)
JP (1) JP4704211B2 (ja)
KR (1) KR20050106524A (ja)
CN (1) CN1781029A (ja)
DE (1) DE602004013744D1 (ja)
TW (1) TW200421080A (ja)
WO (1) WO2004081593A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7454679B2 (en) 2003-03-14 2008-11-18 Advantest Corporation Test apparatus, computer readable program for test apparatus, test pattern recording medium, and method for controlling test apparatus

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4910517B2 (ja) * 2006-07-05 2012-04-04 富士通株式会社 無線接続装置及び無線通信装置
KR101137536B1 (ko) * 2008-06-02 2012-04-23 가부시키가이샤 어드밴티스트 시험 장치 및 시험 방법
US7984353B2 (en) * 2008-08-29 2011-07-19 Advantest Corporation Test apparatus, test vector generate unit, test method, program, and recording medium
US8832512B2 (en) * 2010-03-16 2014-09-09 Mentor Graphics Corporation Low power compression of incompatible test cubes
US9443614B2 (en) * 2013-12-30 2016-09-13 Qualcomm Incorporated Data pattern generation for I/O testing

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5992367A (ja) * 1982-11-19 1984-05-28 Toshiba Corp Ｌｓｉ試験装置のテストパタ−ン発生回路
JPS61274280A (ja) * 1985-05-30 1986-12-04 Hitachi Electronics Eng Co Ltd パタ−ン発生装置
JPH04161869A (ja) * 1990-10-25 1992-06-05 Hitachi Electron Eng Co Ltd テストパターン発生プログラム変換方式
JPH0946629A (ja) * 1995-07-28 1997-02-14 Nippon Telegr & Teleph Corp <Ntt> 映像伝送装置
JPH09298559A (ja) * 1996-03-04 1997-11-18 Kokusai Electric Co Ltd データ処理システム及び処理方法
JPH1068760A (ja) * 1996-08-27 1998-03-10 Mitsubishi Electric Corp テストプログラム作成装置
WO1998043359A1 (fr) * 1997-03-24 1998-10-01 Advantest Corporation Procede et dispositif de compression et de decompression de configuration binaire

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4493045A (en) * 1981-10-19 1985-01-08 Fairchild Camera & Instrument Corp. Test vector indexing method and apparatus
US4875210A (en) * 1988-01-06 1989-10-17 Teradyne, Inc. Automatic circuit tester control system
US5991907A (en) * 1996-02-02 1999-11-23 Lucent Technologies Inc. Method for testing field programmable gate arrays
JPH1131219A (ja) * 1997-07-11 1999-02-02 Mitsubishi Electric Corp 図形データ作成処理装置
US6661839B1 (en) * 1998-03-24 2003-12-09 Advantest Corporation Method and device for compressing and expanding data pattern
US6885319B2 (en) * 1999-01-29 2005-04-26 Quickshift, Inc. System and method for generating optimally compressed data from a plurality of data compression/decompression engines implementing different data compression algorithms
US20010054131A1 (en) * 1999-01-29 2001-12-20 Alvarez Manuel J. System and method for perfoming scalable embedded parallel data compression
US6226765B1 (en) * 1999-02-26 2001-05-01 Advantest Corp. Event based test system data memory compression
US6684358B1 (en) * 1999-11-23 2004-01-27 Janusz Rajski Decompressor/PRPG for applying pseudo-random and deterministic test patterns
US6331770B1 (en) * 2000-04-12 2001-12-18 Advantest Corp. Application specific event based semiconductor test system
US7089391B2 (en) * 2000-04-14 2006-08-08 Quickshift, Inc. Managing a codec engine for memory compression/decompression operations using a data movement engine
JP3937034B2 (ja) * 2000-12-13 2007-06-27 株式会社日立製作所 半導体集積回路のテスト方法及びテストパターン発生回路
KR100408395B1 (ko) * 2001-01-26 2003-12-06 삼성전자주식회사 다 핀의 반도체 장치를 효율적으로 테스트할 수 있는반도체 테스트 시스템 및 테스트 방법
US7032158B2 (en) * 2001-04-23 2006-04-18 Quickshift, Inc. System and method for recognizing and configuring devices embedded on memory modules
US6754868B2 (en) * 2001-06-29 2004-06-22 Nextest Systems Corporation Semiconductor test system having double data rate pin scrambling
US6560756B1 (en) * 2001-07-02 2003-05-06 Ltx Corporation Method and apparatus for distributed test pattern decompression
US20030025519A1 (en) * 2001-08-06 2003-02-06 Cheng-Ju Hsieh Inspection apparatus and method for test ambient and test mode circuit on integrated circuit chip
US7225376B2 (en) * 2002-07-30 2007-05-29 International Business Machines Corporation Method and system for coding test pattern for scan design
WO2004081593A1 (ja) 2003-03-14 2004-09-23 Advantest Corporation 試験装置、試験装置のプログラム、試験パターン記録媒体、及び試験装置の制御方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5992367A (ja) * 1982-11-19 1984-05-28 Toshiba Corp Ｌｓｉ試験装置のテストパタ−ン発生回路
JPS61274280A (ja) * 1985-05-30 1986-12-04 Hitachi Electronics Eng Co Ltd パタ−ン発生装置
JPH04161869A (ja) * 1990-10-25 1992-06-05 Hitachi Electron Eng Co Ltd テストパターン発生プログラム変換方式
JPH0946629A (ja) * 1995-07-28 1997-02-14 Nippon Telegr & Teleph Corp <Ntt> 映像伝送装置
JPH09298559A (ja) * 1996-03-04 1997-11-18 Kokusai Electric Co Ltd データ処理システム及び処理方法
JPH1068760A (ja) * 1996-08-27 1998-03-10 Mitsubishi Electric Corp テストプログラム作成装置
WO1998043359A1 (fr) * 1997-03-24 1998-10-01 Advantest Corporation Procede et dispositif de compression et de decompression de configuration binaire

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1605271A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7454679B2 (en) 2003-03-14 2008-11-18 Advantest Corporation Test apparatus, computer readable program for test apparatus, test pattern recording medium, and method for controlling test apparatus

Also Published As

Publication number Publication date
US20040221215A1 (en) 2004-11-04
TW200421080A (en) 2004-10-16
DE602004013744D1 (de) 2008-06-26
JP4704211B2 (ja) 2011-06-15
CN1781029A (zh) 2006-05-31
EP1605271A1 (en) 2005-12-14
EP1605271B1 (en) 2008-05-14
EP1605271A4 (en) 2006-04-19
KR20050106524A (ko) 2005-11-09
JPWO2004081593A1 (ja) 2006-06-15
US7454679B2 (en) 2008-11-18

Similar Documents

Publication Publication Date Title
US7085957B2 (en) Upgrading of firmware with tolerance to failures
JP2003150428A (ja) 欠陥ファイルの修復を可能とするファイルシステム
WO2004081593A1 (ja) 試験装置、試験装置のプログラム、試験パターン記録媒体、及び試験装置の制御方法
JPWO2010113674A1 (ja) 情報処理システム、情報圧縮装置、情報復元装置、情報処理方法及びそのプログラム
CN101681661A (zh) 编辑装置和编辑方法
CN100508586C (zh) 再现设备、数据处理系统和再现方法
JP4130811B2 (ja) 試験装置及び試験方法
JP2000013237A (ja) 携帯型データ再生装置及び半導体メモリ
JP2002297478A (ja) マルチメディアデータ中継システム、マルチメディアデータ中継装置及びマルチメディアデータ中継方法
CN116126592A (zh) 扫描崩溃的环境还原方法、装置、设备及存储介质
JPH1021106A (ja) 半導体集積回路
US20050190659A1 (en) Audio reproducing apparatus
JP2830697B2 (ja) データ処理装置
US20020013885A1 (en) Digital recording and reproducing apparatus
JP4265438B2 (ja) 変換装置、変換補助方法、およびプログラム
US20030226119A1 (en) Integrated circuit design of a standard access interface for playing compressed music
JP2003099308A (ja) バックアップ装置およびデータバックアップ方法
JP2007080368A (ja) データ記録方法、データ記録装置及びデータ記録プログラム
JP2001159991A (ja) ファイル管理装置、ファイル管理方法およびファイル管理プログラムを記録した記録媒体
JP4187345B2 (ja) 圧縮データ復元装置、それを備えた半導体検査装置、及び、データ圧縮復元方法
JP4294139B2 (ja) 半導体試験装置用パターンデータのコンプレッション・デコンプレッション方法及びテストパターン圧縮・伸張装置
JP2004021754A (ja) ファイル圧縮装置
CN116258781A (zh) 图像数据dna存储方法、系统、电子设备及存储介质
JPH07168671A (ja) 入出力制御装置
JP2001243704A (ja) 音声データの記録装置および記録方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 10858463

Country of ref document: US

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004720141

Country of ref document: EP

Ref document number: 2005503597

Country of ref document: JP

Ref document number: 1020057017252

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20048114789

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057017252

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004720141

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 2004720141

Country of ref document: EP