CN1781029A - 测试装置、测试装置的程式、测试图案记录媒体以及测试装置的控制方法 - Google Patents

测试装置、测试装置的程式、测试图案记录媒体以及测试装置的控制方法 Download PDF

Info

Publication number
CN1781029A
CN1781029A CNA2004800114789A CN200480011478A CN1781029A CN 1781029 A CN1781029 A CN 1781029A CN A2004800114789 A CNA2004800114789 A CN A2004800114789A CN 200480011478 A CN200480011478 A CN 200480011478A CN 1781029 A CN1781029 A CN 1781029A
Authority
CN
China
Prior art keywords
pattern
test pattern
cut apart
test
those
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800114789A
Other languages
English (en)
Inventor
熊木德雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN1781029A publication Critical patent/CN1781029A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31928—Formatter
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G01R31/31921—Storing and outputting test patterns using compression techniques, e.g. patterns sequencer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明是有关于一种测试装置、测试装置的程式、测试图案记录媒体以及测试装置的控制方法。该测试装置用以测试被测试元件，其中使用于被测试元件的测试的测试图案档案是包括多数个分割图案记录区域，以记录多数个分割图案，该些分割图案是分割用来测试该被测试元件的测试图案。前述测试装置具备多数个变换处理部，彼此并行地变换在互相不同的该些分割图案记录区域所记录的该些分割图案；以及测试图案产生器，用以供应被该些变换处理部所变换的该测试图案给被测试元件。

Description

测试装置、测试装置的程式、测试图案记录媒体以及测试装置的控制方法
技术领域
本发明涉及一种测试装置、测试装置的程式、测试图案记录媒体以及测试装置的控制方法。
在文献参考可被接受的国家，下述申请案的记载内容也一并列入本申请案的参考内容，做为本申请案的一部分。
日本专利特愿2003-069833    申请日平成15年3月14日
背景技术
习知以来，在测试被测试元件的测试装置中，一般所采用的方式是测试装置的控制处理器取得使用于被测试元件的测试图案档案，再提供给测试图案产生器。
近年来，随着半导体元件积集度的提高，测试图案档案也大容量化。接着，随着测试图案档案的大容量化，控制处理器取得使用于被测试元件的测试图案档案后再提供给测试图案产生器的时间也增加，这会妨碍到半导体元件的测试的高速化。
此即本发明所要解决的问题。
发明内容
因此，为了达成上数目的，依据本发明的第一型态，提出一种测试装置，用以测试被测试元件，其中使用于被测试元件的测试的测试图案档案是包括多数个分割图案记录区域，以记录多数个分割图案，该些分割图案是分割用来测试被测试元件的测试图案。测试装置包括：多数个变换处理部，彼此并行地变换在互相不同的该些分割图案记录区域所记录的该些分割图案；以及测试图案产生器，用以供应被该些变换处理部所变换的该测试图案给该被测试元件。
前述该些分割图案记录区域是压缩再记录该些分割图案，该些变换处理部是藉由彼此并行还原互相不同的该些分割图案记录区域所记录、压缩的该些分割图案来进行变换。
此外，被还原的各该些分割图案包括应提供给该测试图案产生器的一测试资料(资料即为数据，以下均称为资料)，以及应储存该测试图案资料的显示该测试图案产生器内的一位址(位址即为地址，以下均称为位址)的一测试图案位址；该测试装置更包括一分割图案供应部，用以将被该些变换处理部还原的该些分割图案所包括的该测试图案资料，储存到该测试图案产生器中的对应该测试图案资料的该测试图案位址。
上述测试装置包括多数个该测试图案产生器，被还原的各该些分割图案更包括测试图案产生器识别资讯，以指定应储存该测试图案资料的其中之一该测试图案产生器，其中分割图案供应部是将被该些变换处理部还原的该些分割图案所包括的该测试图案资料，储存到对应该测试图案资料的该测试图案产生器识别资讯所指定的其中之一该测试图案产生器中的该测试图案位址所指示的位置。
本发明的测试装置可以更包括中继部，用以中继记忆该测试图案档案的一记忆装置与该些变换处理部之间的通讯，其中该中继部与该些变换处理部之间分别所设置的多数个通讯路的每一个，是低于该记忆装置与该中继部之间的通讯路的通讯量。
前述测试装置中，测试图案档案可以更包括储存位置记录区域，用以记录在该测试图案档案中的各该些分割图案的一储存位置。其中之一该变换处理部包括一储存位置选择部，其依据该储存位置，选择其他该些变换处理部应还原的该些分割图案的该些储存位置。其他各该些变换处理部是还原在该测试图案档案中的该储存位置选择部所选择的该储存位置所记录的该分割图案。
此外，依据本发明的第二型态，本发明提出一种测试图案记录媒体，记录测试图案，测试图案使用于被测试元件的测试。该记录媒体包括：多数个压缩图案记录区域，用以压缩、记录将测试该被测试元件的一测试图案加以分割的多数个分割图案；以及储存位置记录区域，用以记录在该测试图案档案中的各该些分割图案的一储存位置。
前述测试图案记录媒体中的各该些分割图案可以包括应提供给一测试图案产生器的一测试资料，以及应储存该测试图案资料的显示该测试图案产生器内的位址的测试图案位址。
此外，依据本发明的第三型态，本发明提出一种测试装置用程式，用以测试被测试元件，其中使用于被测试元件的测试的测试图案档案包括多数个分割图案记录区域，以记录多数个分割图案，该些分割图案是分割用来测试该被测试元件的测试图案，以及储存位置记录区域，用以记录各该些分割图案的储存位置。该测试装置用程式是使该测试装置包括功能：储存位置选择部，依据该储存位置记录区域，多数地选择彼此互异的该些分割图案记录区域所记录的各该些分割图案的一储存位置；以及多数个变换处理部，分别彼此并行地变换在该测试图案档案中的被该储存位置选择部所选择的该储存位置所记录的该分割图案。
此外，依据本发明的第四型态，本发明提出一种控制方法，以控制用于测试被测试元件的测试装置。使用于该被测试元件的测试的测试图案档案是包括多数个分割图案记录区域，以记录多数个分割图案，该些分割图案是分割用来测试该被测试元件的测试图案。该控制方法包括：一变换步骤，并行地变换在互相不同的该些分割图案记录区域所记录的该些分割图案；以及测试图案产生步骤，用以供应被变换的该测试图案给该被测试元件。
经由上述可知，本发明是有关于一种测试装置、测试装置的程式、测试图案记录媒体以及测试装置的控制方法。该测试装置用以测试被测试元件，其中使用于被测试元件的测试的测试图案档案是包括多数个分割图案记录区域，以记录多数个分割图案，该些分割图案是分割用来测试该被测试元件的测试图案。前述测试装置具备多数个变换处理部，彼此并行地变换在互相不同的该些分割图案记录区域所记录的该些分割图案；以及测试图案产生器，用以供应被该些变换处理部所变换的该测试图案给被测试元件。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并非列举本发明的所有必要特征，从此些特征群的次组合也为本发明的范围。并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1绘示本发明的实施例的测试装置10。
图2绘示本实施例的测试图案档案50的档案结构。
图3绘示本实施例的压缩图案记录区域200的资料结构。
图4绘示本实施例的测试装置的处理流程。
图5绘示本发明实施例的还原处理部110的硬件架构的例子。
10：测试装置                 20：被测试元件
30：档案伺服器               40：测试图案储存部
50：测试图案                 60：计算机
100：中继部                  110a～b：还原处理部
120：分割图案供应部          130：测试图案产生器
140：储存位置选择部          150：还原部
160：外部通讯路              170：内部通讯路
200：压缩图案记录区域        210：储存位置记录区域
220：分割图案指标            300：测试图案元件
310：测试图案资料            320：测试图案位址
330：测试图案产生器ID       500：CPU
510：ROM                    520：RAM
530：通讯介面               535：分割图案供应介面
540：硬碟机                 550：软碟机
560：CD-ROM光碟机           590：软碟
595：CD-ROM光碟片
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的测试装置、测试装置的程式、测试图案记录媒体以及测试装置的控制方法其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。
接着，以发明的实施例来说明本发明，但是以下的实施型态并非用来限制本发明的申请专利范围，实施例中所说明的特征的全部组合并非限定为本发明的必须解决手段。
图1绘示本发明的实施例的测试装置10。测试装置10连接到被测试元件20以及档案伺服器30，并使用连接到档案伺服器30的测试图案储存部40内所储存的测试图案50，对一或多数个测试元件20进行测试。测试装置10的目的是藉由分割且并列地变换测试图案档案50，来使用大容量的测试图案档案50，来更有效率地进行测试。做为本实施例测试装置10的“变换”的例子，分割压缩的测试图案档案50且并列地进行“复原”来进行变换。
被测试元件20为做为测试装置10的测试对象的半导体元件。档案伺服器30连接到通讯网路(网路即为网络，以下均称为网络)，并提供测试图案档案50给测试装置10。测试图案储存部40连接到档案伺服器30，并储存测试图案档案50。本实施例的测试图案储存部40为测试图案记录媒体的一个例子。测试图案档案50为使用于被测试元件20的测试的档案。测试图案档案50包括多数个压缩图案记录区域与储存位置记录区域，其中该些压缩图案记录区域是分别独立地压缩且记录着将用来测试被测试元件20的测试图案加以分割的多数个分割图案；储存位置记录区域是用来记录在测试图案档案50中的该些分割图案的各个储存位置。该些压缩图案记录区域为本发明中用来记录多数个分割图案的多数个分割图案记忆区域的一个例子。
测试图案档案50也可以储存在外部的记录媒体，除此之外，也可以下列方式来替代：亦即，使用连接至通讯网路或网际网路上的伺服器系统等中所设置的硬碟或RAM等的记忆装置，做为记录媒体，从通讯网路将测试图案档案50提供给测试图案档案储存部40。
测试装置10包括中继部100，多数个还原处理部110a～b，分割图案供应部120以及一或多数个测试图案产生器130。中继部100为中继记忆储存测试图案档案的记忆装置的测试图案档案储存部40以及还原处理部110a～b之间的通讯。多数个还原处理部110是将在各个互不相同的压缩图案记录区域中被记录、压缩的分割图案，互相地并列还原。多数个还原处理部110是在本发明中，将在各个互不相同的压缩图案记录区域中被记录、压缩的分割图案，互相地并列还原的多数个变换处理部的一个例子。
多数个还原处理部110包括用来进行还原处理整体的控制与分割图案的还原处理的还原处理部110a，以及依据还原处理部110a进行分割图案的还原处理的还原处理部110b。还原处理部110a包括储存位置选择部140与还原部150，其中储存位置选择部140是依据储存位置记忆区域，对各还原处理部110a本身及/或还原处理部110b，还原处理部110选择应还原的分割图案的储存位置；还原部150是将记录于储存位置选择部140所选择的储存位置中的分割图案，进行还原。本实施例的还原处理部110a～b分别可以使用专用的还原处理器，除此外也可以泛用的处理器来取代实施。
分割图案供应部120是将多数个还原处理部110所还原的分割图案，提供给对应的测试图案产生器130。测试图案产生器130是将被多数个还原处理部110所还原、经由分割图案供应部120所提供的测试图案提供给被测试元件。当在测试装置10中设置多数个测试图案产生器130时，多数个测试图案产生器130可以提供分别对应于被测试元件20的端子的每一部份的测试图案，另外也可以提供分别给不同的被测试元件20的测试图案。
本实施例的测试图案产生器130包括记忆区域，用以储存测试资料，其对应到各个被还原处理部110所指定的位址，以构成测试图案的一部份。
在上述叙述中，还原处理部110a～b是把分割测试图案档案50的每一部分分别还原。因此，各个还原处理部110经由与该还原处理部110连接的内部通讯路170所取得的分割图案的资料量，会小于测试图案档案50整体的资料量。因此，相较于储存测试图案档案50的档案伺服器30与中继部100之间的外部通讯路160，中继部100与多数个还原处理部110间所分别设置的多数个内部通讯路170的每一个的通讯量会变低。亦即如设置8个还原处理部100的话，可以采用各个内部通讯路170为100M的乙太网路(登录商标)，而外部通讯路160采用1G的乙太网路(登录商标)的结构。
图2绘示本实施例的测试图案档案50的档案结构。测试图案档案50包括多数个压缩图案记录区域200与储存位置记录区域210。多数个压缩图案记录区域200分别为本发明的分割图案记录区域的一个例子，用以将测试被测试元件20的测试图案加以分割的分割图案进行压缩、记录。储存位置记录区域210是用来显示测试图案档案50的多数个分割图案的各个储存位置资讯的例子，其记录多数个分割图案指标220。
如上所述，分别储存在多数个压缩图案记录区域200的多数个分割图案是分别独立与其他分割图案，例如可以使用ALDC或DCLA等压缩演算法来压缩。藉此，各个还原处理部110从测试图案档案50取得被分割图案指标220所指定的压缩图案记录区域200中所记录的分割图案，藉以可以不用取得其他分割图案，独立地还原该分割图案。
图3是绘示本实施例的压缩图案记录区域200的资料结构。压缩图案记录区域200具有多数个测试图案元件300，各测试图案元件300包括测试图案资料310、测试图案位址320以及测试图案产生器ID330。测试图案资料310是构成应提供给测试图案产生器130的一部分测试图案的资料。测试图案位址320显示测试图案产生器130内的位址，其应该储存对应到的测试图案资料310。测试图案产生器ID330是用来指定一测试图案产生器130，其应该储存对应的测试图案资料310。
图4绘示本实施例的测试装置的处理流程。首先，多数个还原处理部100中，控制整体还原处理部的还原处理部110a对档案伺服器30要求读取测在测试图案档案50的储存位置记录区域210(S400)。档案伺服器30接受还原处理部110a的要求，从测试图案档案储存部40读出在测试图案档案50的储存位置记录区域210，经过中继部100传送到还原处理部110a(S410)。结果，还原处理部110a取得在在测试图案档案50的储存位置记录区域210。
接着，还原处理部110a内的储存位置选择部140依据在储存位置记录区域210的多数个分割指标220所记录的各分割图案的储存位置，选择还原处理部110a及其他还原处理部110b的各个应该还原的分割图案的储存位置，并将选择的储存位置分配到该还原处理部110(S420)。在此，储存位置选择部140是可以例如依据预定的演算法，选择使任何一个还原处理部110还原对应到储存位置记录区域210内的多数个分割图案指标220的多数个分割图案。更具体的来说，例如对应第一个分割图案指标220(P0)的分割图案0被还原处理部110a复原，第二个分割图案指标220(P1)的分割图案1被第一还原处理部110b复原，以相同的方式使对应第n个分割图案指标220的分割图案n被第n-1还原处理部110a复原，对应第n+1个分割图案指标220的分割图案n+1被还原处理部110a复原。或者是，储存位置选择部140可以对指定的分割图案的还原处理已结束的还原处理部110，动态地指定下一个应还原的分割图案。
接着，各该些还原处理部110经由档案伺服器30与中继部100，取达在测试图案档案50中，由储存位置选择部140选择的储存位置所指定的压缩图案记录区域200中所记录的分割图案(S430)。对应S430，档案伺服器30从各该些还原处理部110接收储存位置，并从测试图案档案储存部40内的测试图案档案50，读出对应该储存位置的压缩图案记录区域200，再转送到传送该储存位置的还原处理部110(S440)。
接着，各该些还原处理部110与其他还原处理部110并行还原在S430取得的分割图案(S450)。接着，各该些还原处理部110提供复原的分割图案给分割图案供应部120。亦即例如各该些还原处理部将测试图案资料310写入到在分割图案所包括的各测试图案元件300中，测试图案产生器ID所指定的测试图案产生器130内的测试图案位址320所指定的位址位置的指令，传送到分割图案供应部120。
接着，分割图案供应部120是将被该些还原处理部110还原的分割图案所包括的测试图案资料310，储存到对应测试图案资料310的测试图案产生器ID330所指定的一个测试图案产生器中，以测试图案位址320所指示的位址位置上(S460)。被测试图案产生器ID330所指定的测试图案产生器130令用将从分割图案供应部120供应的测试图案资料310，储存到对应的测试图案位址320所指示的位址位址，来设定在测试图案中的该测试图案产生器130应该处理的部分(S470)。
各该些还原处理部110结束将该还原处理部110还原的分割图案供给到测试图案产生器130后，对还原处理部110a内的储存位置选择部140通知分割图案供应结束(S480)。当从所有的还原处理部110接收到分割图案供应结束时，储存位置选择部140经由分割图案供应部120，对一或多数个测试图案产生器130指示测试开始(S490)。在接收到测试开始的指示后，一或多数个测试图案产生器130将在S450被该些还原处理部110还原、在S460与S470所设定的测试图案，供应给一或多数个被测试元件20(S495)。
在前述S460中，分割图案供应部120将测试图案所包括的各该些测试资料310，储存到对应测试图案产生器ID330所指定的测试图案产生器130中的测试图案位址320所指定的位址位置。在此，分割图案供应部120也可以在测试开始的时间点，将所有测试图案资料310完成储存到被指定的测测试图案产生器130，而不需要以在测试图案档案50中的循序顺序，来进行测试资料310的储存。因此，分割图案供应部120不需要将被该些还原处理部110还原的分割图案以测试图案档案50中的循序顺序重新排列后再供应给测试图案产生器130，故而可以更有效率地将测试图案供应给测试图案产生器130。
图5绘示本发明实施例的还原处理部110的硬件架构的例子。本实施例的还原处理部110可藉由计算机60来实施，其包括CPU 500，ROM 510，RAM520，通讯介面530，分割图案供应介面535，硬碟机540，软碟机550以及CD-ROM光碟机560。
CPU 500依据储存在ROM 510与RAM 520中的程式来动作，以进行各部分的控制。ROM 510是储存在被测试元件20起动时，CPU 500所执行的起动程式以及与被测试元件20的硬件相关的程式。RAM 520储存CPU 500所执行的程式以及CPU 500使用的资料等。通讯介面530经由内部通讯路170来与中继部100通讯。分割图案供应介面535连接到分割图案供应部120，以中继与分割图案供应部120之间的资料传送。硬碟机540储存计算机60使用的程式与资料，并透过RAM 520供给给CPU 500。软碟机550从软碟590读取程式或资料，以提供给RAM 520。CD-ROM光碟机560从光碟CD-ROM595读取程式或资料，以提供给RAM 520。
经由RAM 520提供给CPU 500的程式是储存在软碟590、CD-ROM光碟595或IC卡等的记录媒体，并且由使用者提供。程式从记录媒体被读取出，经由RAM 520被安装到计算机60，再由计算机60执行。
安装到计算机60而执行的程式包括储存位置选择模组与还原模组。此等程式或模组是使计算机60分别做为储存位置选择模部140与还原部150的功能。
上所述的程式或模组也可以储存在外部的记忆媒体。记忆媒体除了软碟590与CD-ROM光碟595外，也可以使用DVD或CD等光学记录媒体、MO碟片等光磁性记录媒体、磁带媒体、IC卡等半导体记忆体等。此外，也可以使用连接到专用通讯网路或网际网路的伺服器系统所设置的硬碟或RAM等来做为记录媒体，经由中继部100从外部的网路提供程式给计算机60。
产业利用性
如以上的说明，根据本发明的话，藉由更有效率地提供测试图案给测试图案产生器，半导体元件的测试可以更高速化。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1、一种测试装置，用以测试被测试元件，其中使用于该被测试元件的测试的测试图案档案是包括多数个分割图案记录区域，以记录多数个分割图案，该些分割图案是分割用来测试该被测试元件的测试图案，其特征在于该测试装置包括：
多数个变换处理部，彼此并行地变换在互相不同的该些分割图案记录区域所记录的该些分割图案；以及
测试图案产生器，用以供应被该些变换处理部所变换的该测试图案给该被测试元件。
2、根据权利要求1所述的测试装置，其特征在于其中所述的该些分割图案记录区域是压缩再记录该些分割图案，该些变换处理部是藉由彼此并行还原互相不同的该些分割图案记录区域所记录、压缩的该些分割图案来进行变换。
3、根据权利要求2所述的测试装置，其特征在于其中被还原的各该些分割图案包括应提供给该测试图案产生器的测试资料，以及应储存该测试图案资料的显示该测试图案产生器内的位址的测试图案位址；该测试装置更包括分割图案供应部，用以将被该些变换处理部还原的该些分割图案所包括的该测试图案资料，储存到该测试图案产生器中的对应该测试图案资料的该测试图案位址。
4、根据权利要求3所述的测试装置，其特征在于其中所述的测试装置包括多数个该测试图案产生器，被还原的各该些分割图案更包括测试图案产生器识别资讯，以指定应储存该测试图案资料的其中之一该测试图案产生器，其中分割图案供应部是将被该些变换处理部还原的该些分割图案所包括的该测试图案资料，储存到对应该测试图案资料的该测试图案产生器识别资讯所指定的其中之一该测试图案产生器中的该测试图案位址所指示的位置。
5、根据权利要求2所述的测试装置，其特征在于更包括中继部，用以中继记忆该测试图案档案的记忆装置与该些变换处理部之间的通讯，其中该中继部与该些变换处理部之间分别所设置的多数个通讯路的每一个，是低于该记忆装置与该中继部之间的通讯路的通讯量。
6、根据权利要求2所述的测试装置，其特征在于其中所述的测试图案档案更包括储存位置记录区域，用以记录在该测试图案档案中的各该些分割图案的储存位置；其中之一该变换处理部包括储存位置选择部，其依据该储存位置，选择其他该些变换处理部应还原的该些分割图案的该些储存位置；其他各该些变换处理部是还原在该测试图案档案中的该储存位置选择部所选择的该储存位置所记录的该分割图案。
7、一种测试图案记录媒体，记录测试图案，该测试图案使用于被测试元件的测试，其特征在于该记录媒体包括：
多数个压缩图案记录区域，用以压缩、记录将测试该被测试元件的测试图案加以分割的多数个分割图案；以及
储存位置记录区域，用以记录在该测试图案档案中的各该些分割图案的储存位置。
8、根据权利要求7所述的测试图案记录媒体，其特征在于其中各该些分割图案包括应提供给测试图案产生器的测试资料，以及应储存该测试图案资料的显示该测试图案产生器内的位址的测试图案位址。
9、一种测试装置用程式，用以测试被测试元件，其中使用于该被测试元件的测试的测试图案档案包括多数个分割图案记录区域，以记录多数个分割图案，该些分割图案是分割用来测试该被测试元件的测试图案，以及储存位置记录区域，用以记录各该些分割图案的储存位置，其特征在于该测试装置用程式是使该测试装置包括以下功能：
储存位置选择部，依据该储存位置记录区域，多数地选择彼此互异的该些分割图案记录区域所记录的各该些分割图案的储存位置；以及
多数个变换处理部，分别彼此并行地变换在该测试图案档案中的被该储存位置选择部所选择的该储存位置所记录的该分割图案。
10、一种控制方法，控制用于测试被测试元件的测试装置，其中使用于该被测试元件的测试的测试图案档案是包括多数个分割图案记录区域，以记录多数个分割图案，该些分割图案是分割用来测试该被测试元件的测试图案，其特征在于该控制方法包括以下步骤：
变换步骤，并行地变换在互相不同的该些分割图案记录区域所记录的该些分割图案；以及
测试图案产生步骤，用以供应被变换的该测试图案给该被测试元件。
CNA2004800114789A 2003-03-14 2004-03-12 测试装置、测试装置的程式、测试图案记录媒体以及测试装置的控制方法 Pending CN1781029A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP069833/2003 2003-03-14
JP2003069833 2003-03-14

Publications (1)

Publication Number Publication Date
CN1781029A true CN1781029A (zh) 2006-05-31

Family

ID=32984635

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800114789A Pending CN1781029A (zh) 2003-03-14 2004-03-12 测试装置、测试装置的程式、测试图案记录媒体以及测试装置的控制方法

Country Status (8)

Country Link
US (1) US7454679B2 (zh)
EP (1) EP1605271B1 (zh)
JP (1) JP4704211B2 (zh)
KR (1) KR20050106524A (zh)
CN (1) CN1781029A (zh)
DE (1) DE602004013744D1 (zh)
TW (1) TW200421080A (zh)
WO (1) WO2004081593A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602004013744D1 (de) 2003-03-14 2008-06-26 Advantest Corp Testvorrichtung, programm für eine testvorrichtung und verfahren zur steuerung einer testvorrichtung
JP4910517B2 (ja) * 2006-07-05 2012-04-04 富士通株式会社 無線接続装置及び無線通信装置
WO2009147786A1 (ja) * 2008-06-02 2009-12-10 株式会社アドバンテスト 試験装置および試験方法
US7984353B2 (en) * 2008-08-29 2011-07-19 Advantest Corporation Test apparatus, test vector generate unit, test method, program, and recording medium
US8832512B2 (en) * 2010-03-16 2014-09-09 Mentor Graphics Corporation Low power compression of incompatible test cubes
US9443614B2 (en) * 2013-12-30 2016-09-13 Qualcomm Incorporated Data pattern generation for I/O testing

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4493045A (en) 1981-10-19 1985-01-08 Fairchild Camera & Instrument Corp. Test vector indexing method and apparatus
JPS5992367A (ja) * 1982-11-19 1984-05-28 Toshiba Corp Ｌｓｉ試験装置のテストパタ−ン発生回路
JPS61274280A (ja) * 1985-05-30 1986-12-04 Hitachi Electronics Eng Co Ltd パタ−ン発生装置
US4875210A (en) * 1988-01-06 1989-10-17 Teradyne, Inc. Automatic circuit tester control system
JPH04161869A (ja) * 1990-10-25 1992-06-05 Hitachi Electron Eng Co Ltd テストパターン発生プログラム変換方式
JPH0946629A (ja) * 1995-07-28 1997-02-14 Nippon Telegr & Teleph Corp <Ntt> 映像伝送装置
US5991907A (en) * 1996-02-02 1999-11-23 Lucent Technologies Inc. Method for testing field programmable gate arrays
JP3291451B2 (ja) * 1996-03-04 2002-06-10 株式会社日立国際電気 データ処理システム及び処理方法
JP3693765B2 (ja) * 1996-08-27 2005-09-07 株式会社ルネサステクノロジ テストプログラム作成装置
IL127063A0 (en) * 1997-03-24 1999-09-22 Advantest Corp Method of compressing and expanding data pattern and data pattern compressing and expanding apparatus
JPH1131219A (ja) * 1997-07-11 1999-02-02 Mitsubishi Electric Corp 図形データ作成処理装置
US6661839B1 (en) * 1998-03-24 2003-12-09 Advantest Corporation Method and device for compressing and expanding data pattern
US6885319B2 (en) * 1999-01-29 2005-04-26 Quickshift, Inc. System and method for generating optimally compressed data from a plurality of data compression/decompression engines implementing different data compression algorithms
US20010054131A1 (en) * 1999-01-29 2001-12-20 Alvarez Manuel J. System and method for perfoming scalable embedded parallel data compression
US6226765B1 (en) * 1999-02-26 2001-05-01 Advantest Corp. Event based test system data memory compression
US6684358B1 (en) * 1999-11-23 2004-01-27 Janusz Rajski Decompressor/PRPG for applying pseudo-random and deterministic test patterns
US6331770B1 (en) 2000-04-12 2001-12-18 Advantest Corp. Application specific event based semiconductor test system
US7089391B2 (en) * 2000-04-14 2006-08-08 Quickshift, Inc. Managing a codec engine for memory compression/decompression operations using a data movement engine
JP3937034B2 (ja) * 2000-12-13 2007-06-27 株式会社日立製作所 半導体集積回路のテスト方法及びテストパターン発生回路
KR100408395B1 (ko) * 2001-01-26 2003-12-06 삼성전자주식회사 다 핀의 반도체 장치를 효율적으로 테스트할 수 있는반도체 테스트 시스템 및 테스트 방법
US7032158B2 (en) * 2001-04-23 2006-04-18 Quickshift, Inc. System and method for recognizing and configuring devices embedded on memory modules
US6754868B2 (en) * 2001-06-29 2004-06-22 Nextest Systems Corporation Semiconductor test system having double data rate pin scrambling
US6560756B1 (en) * 2001-07-02 2003-05-06 Ltx Corporation Method and apparatus for distributed test pattern decompression
US20030025519A1 (en) * 2001-08-06 2003-02-06 Cheng-Ju Hsieh Inspection apparatus and method for test ambient and test mode circuit on integrated circuit chip
US7225376B2 (en) * 2002-07-30 2007-05-29 International Business Machines Corporation Method and system for coding test pattern for scan design
DE602004013744D1 (de) 2003-03-14 2008-06-26 Advantest Corp Testvorrichtung, programm für eine testvorrichtung und verfahren zur steuerung einer testvorrichtung

Also Published As

Publication number Publication date
WO2004081593A1 (ja) 2004-09-23
TW200421080A (en) 2004-10-16
US7454679B2 (en) 2008-11-18
EP1605271A4 (en) 2006-04-19
EP1605271B1 (en) 2008-05-14
US20040221215A1 (en) 2004-11-04
JPWO2004081593A1 (ja) 2006-06-15
DE602004013744D1 (de) 2008-06-26
KR20050106524A (ko) 2005-11-09
JP4704211B2 (ja) 2011-06-15
EP1605271A1 (en) 2005-12-14

Similar Documents

Publication Publication Date Title
CN1276427C (zh) 信息再现设备、数据管理信息获得方法
WO1996008772B1 (en) Method of pre-caching data utilizing thread lists and multimedia editing system using such pre-caching
CN1426557A (zh) 对快速存储器的数据记录装置和数据写入方法
CN1542799A (zh) 信息记录的方法和装置
CN1890644A (zh) 文件管理装置、文件管理方法、文件管理方法程序以及记录该文件管理方法程序的记录介质
CN1904858A (zh) 数据存储设备、数据存储方法以及记录/再现系统
CN1679107A (zh) 带有用于存储数据的非易失性存储器的存储系统
CN1150541C (zh) 对盘片记录媒体的数据复制方法、数据编辑方法及盘片记录装置
CN1732535A (zh) 记录方法和记录装置
CN1551196A (zh) 数据记录、数据再现、数据记录/再现设备与方法
CN1717661A (zh) 数据记录装置
CN1808608A (zh) 向/从记录介质中记录和再生样品数据的方法和装置
CN1868210A (zh) 文件再现装置、文件再现方法、文件再现方法程序和用于记录文件再现方法程序的记录介质
CN1190779A (zh) 信息文件记录方法与装置
CN100339902C (zh) 用于记录装置的文件管理装置和文件管理方法
CN1321310A (zh) 记录再生装置
CN1801744A (zh) 信息记录控制装置和文件记录控制方法
CN1848280A (zh) 记录装置
CN1781029A (zh) 测试装置、测试装置的程式、测试图案记录媒体以及测试装置的控制方法
CN1841522A (zh) 记录和再现装置
CN1325532A (zh) 在记录媒体上记录多媒体信息文件用的多媒体信息记录装置和方法
CN1110754C (zh) 计算机硬盘数据复制方法及系统
CN1241139C (zh) 文件配送方法以及文件配送装置
CN1272207A (zh) 在/从盘形记录载体上记录/再现和/或编辑实时信息
CN100341065C (zh) 具有时移功能的数字记录/再现装置及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication