CN2893919Y - 半导体器件及用于其的引线键合芯片尺寸封装 - Google Patents

半导体器件及用于其的引线键合芯片尺寸封装 Download PDF

Info

Publication number
CN2893919Y
CN2893919Y CNU2005201053337U CN200520105333U CN2893919Y CN 2893919 Y CN2893919 Y CN 2893919Y CN U2005201053337 U CNU2005201053337 U CN U2005201053337U CN 200520105333 U CN200520105333 U CN 200520105333U CN 2893919 Y CN2893919 Y CN 2893919Y
Authority
CN
China
Prior art keywords
pattern
reroutes
semiconductor device
pad
reroute
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNU2005201053337U
Other languages
English (en)
Inventor
大仓喜洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Application granted granted Critical
Publication of CN2893919Y publication Critical patent/CN2893919Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本实用新型公开了一种结合引线键合芯片尺寸封装(WBCSP)中的半导体器件，设计其使得在半导体衬底的表面上形成多个焊盘，且焊盘通过导电柱连接到外部端子，其中第一和第二重布线图案分别连接到这些焊盘。所有元件用绝缘层密封，使得外部端子部分地暴露于所述表面上，其中导线的最上部位于所述重布线图案的上方且还位于所述外部端子的下端之下。这实现了焊盘和外部端子之间的短布线距离；因此，可以减小线路电阻和线路延时；可以增大布线的自由度而不导致短路故障；且能够容易地在短的时间周期内改变布线。

Description

半导体器件及用于其的引线键合芯片尺寸封装
技术领域
本实用新型涉及一种半导体器件及用于其的引线键合芯片尺寸封装(wire-banding chip size package，WBCSP)。
背景技术
近来，在诸如带有数码相机的笔记本个人电脑和移动电话(手机)的电子设备方面取得了很大的技术进步，因此实现了尺寸的下降、厚度的下降和重量的下降。为此，通常所知的双列直插封装已经为结合了半导体器件(或半导体元件)的芯片尺寸封装所取代。
作为芯片尺寸半导体器件的一种典型示例，日本未审查专利公开No.2000-68405公开了一种芯片尺寸封装(CSP)，其中，半导体元件通过金属凸点连接到承载衬底，金属凸点形成于承载衬底的下表面上，以便实现与印刷线路板的封装。
图10为横截面图，示出了常规所知的芯片尺寸封装的横截面。亦即，图10的芯片尺寸封装1如此设计，使得在半导体芯片2的上表面2a上以预定图案形成多个电极焊盘，通过粘合层4将尺寸与半导体芯片2基本相同的基底衬底5黏附并固定到电极焊盘上，其中信号线6、电源线7和地线8布置在基底衬底5的上表面5a上并分别附带有连接盘(land)6a、7a和8a，连接盘又附带有球形凸点9作为外部端子(用于与外部器件建立连接)。垂直通过基底衬底5的通孔10形成在对应着电极焊盘3的预定位置。电极焊盘3和导线6到8分别通过焊线11连接到一起。此外，除了对应球形凸点9的预定区域之外，基底衬底5的上表面5a被具有绝缘能力的保护膜覆盖。
日本未审查专利公开No.H11-284020中公开了一种引线键合芯片尺寸封装(WBCSP)的一个示例，其中用于和外部器件建立直接连接的金属焊盘形成于其上形成有电子电路的半导体衬底的表面。
图11为示出常规已知引线键合芯片尺寸封装的截面结构的横截面图。亦即，如此设计WBCSP 21，使得在半导体芯片22的上表面22a的中心区域上沿着长度方向布置两行电极23，其中绝缘膜24形成于电极23的两侧，而在半导体芯片22的长度方向上于每个绝缘膜24上形成两行导电焊盘25。
导电焊盘25和电极23通过焊线26连接到一起，其中，考虑到焊线26的方向性和它们与导电焊盘25的连接点，以如下方式适当布置它们，使得它们彼此不相接触，从而不会短路。凸点电极27被固定到导电焊盘25上。除了包括凸点电极27的顶部在内的预定区域之外，所有组件，例如电极23、绝缘膜24、导电焊盘25和焊线26都被具有绝缘能力的保护膜28所覆盖，凸点电极27的顶部部分地突出到整个上表面之上。
在图10所示的CSP 1中，电极焊盘3和导线6到8通过焊线11连接到一起，导线11布置在通孔10中，具有非常纤细的尺寸。这造成了一个问题：因为通孔10使得布线的自由度必然受到限制。当在同一平面内建立线路时，整个的线路长度必然更长，这可能造成另一个问题：线路延时增加了。
非常纤细的焊线11具有较大的线路电阻，这又增大了其发热数值，对CSP 1的特性带来不良影响。
在WBCSP 21中，导电焊盘25和电极23通过焊线26连接到一起，由此有一个问题：由于焊线26的短路易于发生短路故障。
此外，所有导电焊盘25和电极23都使用焊线26连接；因此，很难减小导电焊盘25和电极之间的总距离。这可能会在进一步减小WBSCP 21的过程中造成困难。
实用新型内容
本实用新型的一个目的是提供一种半导体器件及用于其的引线键合芯片尺寸封装(WBCSP)，其中不容易发生短路故障，布线的自由度可以容易地增大，且布线能够在短时间内改变。
在本实用新型的第一方面中，半导体器件由如下形成：半导体衬底，该半导体衬底具有一表面，在该表面上形成有电子电路和多个焊盘；保护膜，其形成来覆盖除了对应于多个焊盘的预定区域的半导体衬底的表面，该多个焊盘通过导电柱分别连接到多个外部端子；第一重布线图案，其形成于保护膜上，且直接连接到焊盘之一；第二重布线图案，其形成于保护膜上，且通过导线连接到焊盘中的另一个；绝缘层，其形成来密封第一和第二重布线图案、导线和导电柱，使得外部端子部分地暴露于绝缘层的表面上；其中导线的最上部位于第一和第二重布线图案上方，且还位于外部端子的下端的下方。
在上述方面中，导线可以布置跨过第一或第二重布线图案交叉，从而在平面视图中水平地与第一或第二重布线图案相交叉。此外，第二重布线图案与导线连接，且还通过导电柱连接到外部端子。这里，第二重布线图案用于电源、配电和高频传输之一。此外，第一重布线图案通过导电柱直接连接到外部端子。这里，第一重布线图案用于信号传输。
上述结构使得制造者能够为重布线图案、导电柱和导线酌情选择尺寸，这样实现了焊盘和外部端子之间最短的线路；因此，可以显著地减小线路电阻和线路延时。由于导线的最上部的位置位于重布线图案的上方且还位于外部端子的下端的下方，因此能够可靠地避免在导线和重布线图案之间发生短路故障。此外，可以容易地增大与布线相关的自由度，从而能够在短的时间周期内容易地改变线路。
在本实用新型的第二方面中，提供了一种引线键合芯片尺寸封装以结合前述半导体器件，其中第二重布线图案通过焊线连接到另一焊盘，焊线例如由金或铝构成。
在上述方面中，第一和第二重布线图案每个均由内嵌层和铜重布线层构成，其中内嵌层具有例如由铬、镍和钛构成的叠层结构或具有由铬和铜构成的叠层结构。
附图说明
本实用新型的这些和其他目的、方面和实施例将参照附图进行更详细的描述，在附图中：
图1为平面图，示出了根据本实用新型第一实施例的引线键合芯片尺寸封装(WBSCP)的线路布局；
图2为取自图1的线A-A的截面图；
图3为部分平面图，示出了根据第一实施例的WBSCP的线路布局的改进；
图4为示出根据第一实施例的WBCSP的线路结构的截面图；
图5为示出根据本实用新型第二实施例的WBCSP的截面结构的截面图；
图6为示出根据本实用新型第三实施例的WBCSP的截面结构的截面图；
图7为示出根据本实用新型第四实施例的WBCSP的截面结构的截面图；
图8为示出根据本实用新型第五实施例的WBCSP的截面结构的截面图；
图9为示出根据本实用新型第六实施例的WBCSP的截面结构的截面图；
图10为示出常规已知的芯片尺寸封装的截面结构的截面图；以及
图11为示出常规已知的引线键合芯片尺寸封装的截面结构的截面图。
具体实施方式
将参照附图以举例的方式更详细地描述本实用新型。
1.第一实施例
图1为示出根据本实用新型第一实施例的引线键合芯片尺寸封装(WBSCP)的线路布图的平面图；而图2为取自图1中线A-A的截面图。
在图1和图2中，附图标记31表示在平面视图中形成集成电路(或电子电路，未示出)的基本为矩形形状的硅衬底(或半导体衬底)；附图标记32表示布置在硅衬底31的主表面周边部分中的线路焊盘；附图标记33表示沿长度方向和横向设置在硅衬底31的表面上的凸点焊盘；附图标记35表示由导电金属构成的柱，它们分别形成在凸点焊盘33上；附图标记36表示凸点电极(作为外部端子，用于和外部器件建立连接)，分别形成在柱35上；附图标记37表示布设在硅衬底31上的铜重布线层；而附图标记39表示由绝缘树脂构成的绝缘层，其密封铜重布线层37及其中的焊线38。
当所设置的焊线38与铜重布线层37交叉时，焊线38延伸跨过铜重布线层37，且在平面图中焊线38与铜重布线层37交叉，其中焊线38的最上部位于铜重布线层37上方且还位于凸点电极36的下端的下方。
图3示出了WBCSP的线路布局的改进，其中铜重布线层37和焊线38连接到单个凸点电极36，而单个焊盘32通过焊线38连接两个凸点电极36。
WBCSP的截面结构将参照图4加以描述。
在硅衬底31的表面上形成由氧化硅构成的绝缘层41。在绝缘层41上的预定区域中形成线路焊盘32和凸点焊盘33。形成由氧化硅构成的保护层42，覆盖除形成线路焊盘32和凸点焊盘33的预定区域之外的绝缘层41。在保护层42上形成由氮化硅构成的绝缘层43。此外，形成开口44a和45a以暴露凸点焊盘33的中心部分；形成开口44b和45b以暴露线路焊盘32的中心部分。
经由下阻挡金属构成的内嵌层46a在凸点焊盘33的上方形成铜重布线层37a，下阻挡金属对应于一种具有包括铬(Cr)、镍(Ni)和钛(Ti)的叠层结构，或包括铬(Cr)和铜(Cu)的叠层结构的导电金属。在该叠层结构中，例如，Ti或Cr具有1800的厚度，Cu具有6000的厚度。单个重布线图案47a由内嵌层46a和铜重布线层37a构成。
此外，例如，厚度在4μm到5μm范围内的铜重布线层37b经内嵌层46b形成于绝缘层43上。这样，与重布线图案47a不同的重布线图案47b由内嵌层46b和铜重布线层37b构成。
在重布线图案47a上方形成由铜构成的导电柱35a。在导电柱35a上形成凸点电极36a(作为外部端子，用于和外部器件建立连接)。
类似地，在重布线图案47b上方形成由铜构成的导电柱35b。在导电柱35b上形成凸点电极36b(作为外部端子，用于和外部器件建立连接)。
重布线图案47b和线路焊盘32通过焊线(例如，导线)38连接到一起。重布线图案47a和47b、导电柱35a和35b、线路焊盘32和焊线38全都被绝缘层39密封，绝缘层39由诸如环氧树脂和聚酰亚胺树脂的绝缘树脂构成。凸点电极36a和36b突出到绝缘层39的表面上方。
也就是说，焊线38的最上部位于重布线图案47a和47b的上方，且还位于凸点电极36a和36b的下端之下。
接着将描述WBCSP的制造方法。
首先，通过氧化工艺在硅衬底31的表面上形成绝缘层41。通过光刻在绝缘层41上形成线路焊盘32和凸点焊盘33。通过化学气相淀积(CVD)在绝缘层41以及线路焊盘32和凸点焊盘33上形成由氧化硅构成的保护层42。此外，执行光刻分别为凸点焊盘33的中心部分和线路焊盘32的中心部分形成开口44a和44b。
接着，通过CVD在保护层42上形成由氧化硅或氮化硅构成的绝缘层43。进行光刻形成开口45a和45b，以分别暴露凸点焊盘33的中心部分和线路焊盘32的中心部分。
接着，进行真空淀积或溅射，在绝缘层43上和凸点焊盘33的上方空间中依次形成内嵌层和铜重布线层，其中内嵌层由具有叠层结构的导电金属构成，该叠层结构包括铬(Cr)、镍(Ni)和钛(Ti)，或包括铬(Cr)和铜(Cu)。利用预定线路图案对内嵌层和铜重布线层构图，由此形成重布线图案47a和47b。
接着，通过焊线38将重布线图案47b和线路焊盘32连接到一起，焊线38例如由金(Au)或铝(Al)构成，其厚度在20μm到25μm的范围内。
在上文中，如此调节焊线38的高度和长度，使得其最上部H位于凸点电极36a和36b的下方，而凸点电极36a和36b将在后处理中形成。
结果，焊线38的最上部H位于重布线图案47a和47b的上方，且还位于凸点电极36a和36b的下端下方。
接着，在重布线图案47a和47b上方分别形成导电柱35a和35b。然后，在导电柱35a和35b上分别形成凸点电极36a和36b。
接着，为了将重布线图案47a和47b、导电柱35a和35b、线路焊盘32和焊线38全部密封在树脂内，执行旋涂方法涂布诸如环氧树脂和聚酰亚胺树脂的绝缘树脂，将绝缘树脂加热并然后利用紫外辐射硬化，这样形成绝缘层39。
结果，凸点电极36a和36b从绝缘层39的表面向上突出。
如上所述，可以根据本实用新型的第一实施例完全地制造WBCSP。
如上所述，如此设计和制造第一实施例的WBCSP，使得由内嵌层46a和铜重布线层37a构成的重布线图案47a形成于凸点焊盘33上方；由内嵌层46b和铜重布线层37b构成的重布线图案47b形成于绝缘层43上；重布线图案47b和线路焊盘32通过焊线38连接到一起；并且，重布线图案47a和47b，以及焊线38全部用树脂密封在绝缘层39之内，使得凸点电极36a和36b从绝缘层39的表面向上突出。因此，制造者可以就重布线图案47a和47b、导电柱35a和35b、以及焊线38适当地选择尺寸，由此实现了焊盘32和33以及凸点电极36a和36b之间短距离的布线。这显著地减小了总的线路电阻和总的线路延时。
本实施例的特征在于，焊线38的最上部H位于重布线图案47a和47b的上方，且还位于凸点电极36a和36b的下端的下方。这可靠地避免了在焊线38和重布线图案47a和47b之间短路事件的发生。
根据本实用新型的WBCSP，可以很容易地增大布线方面的自由度而不引起短路故障，而且制造者可以容易地在短时间内酌情改变线路。
顺便提及，上述制造方法需要在形成绝缘层39之前通过焊线38将重布线图案和线路焊盘32连接到一起。因此，例如，它们可以在形成导电柱35a和35b之前连接到一起。
在本实施例中，绝缘层39由诸如环氧树脂和聚酰亚胺树脂的绝缘树脂构成。这里，可以将诸如氧化硅的填料混合到绝缘树脂中。
此外，可以令绝缘层39具有两层结构，由保护层(由氧化硅、氮化硅或聚酰亚胺树脂构成)和绝缘层(由诸如环氧树脂和聚酰亚胺树脂的绝缘树脂构成)构成。
2.第二实施例
图5为截面图，示出了根据本实用新型第二实施例的WBCSP的结构，其中与图4所示的相同的部分由相同的附图标记指示。第二实施例的WBCSP和第一实施例的WBCSP不同之处在于，在第一实施例的WBCSP中，重布线图案47b通过焊线38连接到线路焊盘32，而在第二实施例的WBCSP中，重布线图案47b通过焊线38连接到另一重布线图案47c，重布线图案47c由形成于线路焊盘32上方的内嵌层46c(由导电金属构成)和铜重布线层37c构成。
第二实施例的WBCSP能够表现出类似于第一实施例的WBCSP的预定效果和操作。
3.第三实施例
图6为截面图，示出了根据本实用新型第三实施例的WBCSP的结构，其中和图4所示的相同的部分由相同的附图标记指示。第三实施例的WBCSP和第一实施例的WBCSP不同之处在于，在第一实施例的WBCSP中，导电柱35和凸点电极36b形成于重布线图案47b上方，重布线图案47b由形成于绝缘层43上的内嵌层46b和铜重布线层37b构成且通过焊线38连接到线路焊盘32，而在第三实施例的WBCSP中，在绝缘层41上形成线路/凸点焊盘51；在保护层42和绝缘层43中形成开口44c和45c以及44d和45d，以便暴露焊盘51的预定区域；由内嵌层46d和铜重布线层37d构成的重布线图案47d形成于焊盘51上方；且焊盘32和51通过焊线38连接到一起。
第三实施例的WBCSP能够表现出类似于第一实施例的WBCSP的预定效果和操作。
特别地，第三实施例具有特定技术特征，即，由于在焊盘32和51之间通过焊线38连接，焊线38的最上部H的高度可以根据需要降低。
4.第四实施例
图7为截面图，示出了根据本实用新型第四实施例的WBCSP的结构，其中和图6所示相同的部分由相同的附图标记指示。第四实施例的WBCSP和第三实施例的WBCSP不同之处在于，在第三实施例的WBCSP中，在绝缘层41上形成线路/凸点焊盘51；形成开口44c和45c以及开口44d和45d以暴露焊盘51的预定区域；且形成由内嵌层46d和铜重布线层37d构成的重布线图案47d；而在第四实施例的WBCSP中，在保护层42和绝缘层43中形成用于暴露焊盘51的开口44e和45e；且在绝缘层43上形成重布线图案47e，重布线图案47e由内嵌层46e和铜重布线层37e构成，内嵌层46e和铜重布线层37e在焊盘51以及开口44e和45e附近实现台阶状开口区域。
第四实施例的WBCSP可以表现出类似于第一实施例的WBCSP的预定效果和操作。
特别地，第四实施例具有特定技术特征，即，只需要一组开口44e和45e来暴露焊盘51；因此，有可能容易地制造第四实施例的WBCSP。
5.第五实施例
图8为截面图，示出了根据本实用新型第五实施例的WBCSP的结构，其中和图6所示相同的部分由相同的附图标记指示。第五实施例的WBCSP和第三实施例的WBCSP不同之处在于，在第三实施例的WBCSP中，在绝缘层41上形成线路/凸点焊盘51；在焊盘51的上方和开口45d的内部形成由内嵌层46d和铜重布线层37d构成的重布线图案47d；且通过焊线38将焊盘32和51直接连接到一起；而在第五实施例的WBCSP中，在线路焊盘32上方形成由内嵌层46f(其中心部分是空的)和铜重布线层37f构成的重布线图案47f；在焊盘51上方形成由内嵌层46g(具有对应于焊盘51的空洞)和铜重布线层37g构成的重布线图案47g；重布线图案47f和47g通过焊线38连接到一起；且在导电柱35b上形成凸点电极36b，导电柱35b形成于重布线图案47g上方。
第五实施例的WBCSP能够表现出类似于第三实施例的WBCSP的预定效果和操作。
特别地，第五实施例具有特定技术特征，即，焊线38的两端被焊接到重布线图案47f和47g的焊接部分的高度能够减小；因此，可以减小导电柱35b和绝缘层39的高度。
6.第六实施例
图9为截面图，示出了根据本实用新型第六实施例的WBCSP的结构，其中与图8所示相同的部分由相同的附图标记指示。第六实施例的WBCSP和第五实施例的WBCSP不同之处在于，如图9所示，焊盘32所占据的面积变大了；在线路焊盘32上方形成由内嵌层46h(其中心空洞被扩大)和铜重布线层37h构成的重布线图案47h；重布线图案47h的周边区域嵌入绝缘层43之内；且焊线38连接到重布线图案47h的中心部分。
第六实施例的WBCSP能够表现出类似于第五实施例的预定效果和操作。
如上所述，本实用新型基本上如此设计，使得重布线图案47a形成于凸点焊盘33的上方；重布线图案47b形成于绝缘层43的上方；重布线图案47b和线路焊盘32通过焊线38连接到一起；焊线38的最上部H位于重布线图案47a和47b的上方；且最上部H还位于凸点电极36a和36b的下端的下方。
因为上述精巧的结构，本实用新型能够应用到结合了半导体芯片的任何类型的WBCSP以及其他类型的CSP；因此，可以为生产半导体器件和封装的制造商们带来良好的工业效果。
最后，本实用新型可以以几种形式实施而不背离其实质技术特征；因此，本实用新型未必局限于前述实施例，它们只是说明性的而非限制性的。

Claims (16)

1.一种半导体器件，包括：
半导体衬底，其具有一表面，在所述表面上形成有电子电路和多个焊盘；
保护膜，其形成来覆盖所述半导体衬底的除对应于所述多个焊盘的预定区域之外的表面，所述多个焊盘通过导电柱分别连接到多个外部端子；
第一重布线图案，形成于所述保护膜之上并直接连接到焊盘之一；
第二重布线图案，形成于所述保护膜之上并通过导线直接连接到焊盘中的另一个；以及
绝缘层，其形成来密封所述第一和第二重布线图案、导线和导电柱，使得所述外部端子在所述绝缘层的表面上部分地暴露，
其特征在于，所述导线的最上部位于所述第一和第二重布线图案上方，且还位于所述外部端子的下端之下。
2.根据权利要求1所述的半导体器件，其特征在于，所述导线跨过所述第一或第二重布线图案，从而在平面视图中水平地与所述第一或第二重布线图案相交叉。
3.根据权利要求1所述的半导体器件，其特征在于，所述第二重布线图案与所述导线连接，且还通过所述导电柱连接到所述外部端子。
4.根据权利要求3所述的半导体器件，其特征在于，所述第二重布线图案是电源布线、配电布线和高频传输布线之一。
5.根据权利要求1所述的半导体器件，其特征在于，所述第一重布线图案通过所述导电柱连接到所述外部端子。
6.根据权利要求5所述的半导体器件，其特征在于，所述第一重布线图案是信号传输布线。
7.根据权利要求1所述的半导体器件，其特征在于，所述第一和第二重布线图案的每一个均由内嵌层和铜重布线层构成。
8.根据权利要求7所述的半导体器件，其特征在于，所述内嵌层具有由铬、镍和钛构成的叠层结构。
9.根据权利要求7所述的半导体器件，其特征在于，所述内嵌层具有由铬和铜构成的叠层结构。
10.根据权利要求1所述的半导体器件，其特征在于，所述导线由金或铝构成。
11.一种结合了半导体器件的引线键合芯片尺寸封装，所述半导体器件包括半导体衬底，所述半导体衬底具有一表面，在所述表面上形成有电子电路和多个焊盘；
保护膜，其形成来覆盖所述半导体衬底的除对应于所述多个焊盘的预定区域之外的表面，所述多个焊盘通过导电柱分别连接到多个外部端子；
第一重布线图案，形成于所述保护膜之上并直接连接到焊盘之一；
第二重布线图案，形成于所述保护膜之上并通过焊线直接连接到焊盘中的另一个；以及
绝缘层，其形成来密封所述第一和第二重布线图案、焊线和导电柱，使得所述外部端子在所述绝缘层的表面上部分地暴露，
其特征在于，所述导线的最上部位于所述第一和第二重布线图案上方，且还位于所述外部端子的下端之下。
12.根据权利要求11所述的引线键合芯片尺寸封装，其特征在于，所述焊线跨过所述第一和第二重布线图案，从而在平面视图中水平地与所述第一或第二重布线图案相交叉。
13.根据权利要求11所述的引线键合芯片尺寸封装，其特征在于，所述第一和第二重布线图案的每一个均由内嵌层和铜重布线层构成。
14.根据权利要求13所述的引线键合芯片尺寸封装，其特征在于，所述内嵌层具有由铬、镍和钛构成的叠层结构。
15.根据权利要求13所述的引线键合芯片尺寸封装，其特征在于，所述内嵌层具有由铬和铜构成的叠层结构。
16.根据权利要求11所述的引线键合芯片尺寸封装，其特征在于，所述焊线由金或铝构成。
CNU2005201053337U 2004-09-03 2005-09-05 半导体器件及用于其的引线键合芯片尺寸封装 Expired - Lifetime CN2893919Y (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP256860/04 2004-09-03
JP2004256860A JP3918842B2 (ja) 2004-09-03 2004-09-03 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ

Publications (1)

Publication Number Publication Date
CN2893919Y true CN2893919Y (zh) 2007-04-25

Family

ID=35995369

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2005100990360A Expired - Fee Related CN100479141C (zh) 2004-09-03 2005-09-05 半导体器件及用于其的引线键合芯片尺寸封装
CNU2005201053337U Expired - Lifetime CN2893919Y (zh) 2004-09-03 2005-09-05 半导体器件及用于其的引线键合芯片尺寸封装

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2005100990360A Expired - Fee Related CN100479141C (zh) 2004-09-03 2005-09-05 半导体器件及用于其的引线键合芯片尺寸封装

Country Status (3)

Country Link
US (1) US7230326B2 (zh)
JP (1) JP3918842B2 (zh)
CN (2) CN100479141C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109560061A (zh) * 2017-09-26 2019-04-02 台湾积体电路制造股份有限公司 集成扇出型封装体

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070085224A1 (en) * 2005-09-22 2007-04-19 Casio Computer Co., Ltd. Semiconductor device having strong adhesion between wiring and protective film, and manufacturing method therefor
US7714450B2 (en) * 2006-03-27 2010-05-11 Marvell International Technology Ltd. On-die bond wires system and method for enhancing routability of a redistribution layer
KR100713931B1 (ko) * 2006-03-29 2007-05-07 주식회사 하이닉스반도체 고속 및 고성능의 반도체 패키지
JP2008028109A (ja) * 2006-07-20 2008-02-07 Sony Corp 半導体装置及び半導体装置の製造方法
JP4955488B2 (ja) * 2007-09-05 2012-06-20 新光電気工業株式会社 半導体装置及びその製造方法
US8039960B2 (en) * 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
KR101016014B1 (ko) * 2008-10-20 2011-02-23 (주)신스지오피직스 라플라스 영역 파형 역산에 적합한 탄성파 자료를 획득하는다중채널 해상탄성파탐사장치
US9030019B2 (en) 2010-12-14 2015-05-12 Infineon Technologies Ag Semiconductor device and method of manufacture thereof
JP2013026481A (ja) * 2011-07-22 2013-02-04 Teramikros Inc 半導体装置及び半導体装置の実装構造
US8906743B2 (en) * 2013-01-11 2014-12-09 Micron Technology, Inc. Semiconductor device with molded casing and package interconnect extending therethrough, and associated systems, devices, and methods
WO2015124353A2 (en) * 2014-02-19 2015-08-27 Tetra Laval Holdings & Finance S.A. Power supply unit
US10236265B2 (en) 2014-07-28 2019-03-19 Infineon Technologies Ag Semiconductor chip and method for forming a chip pad
US10128207B2 (en) * 2015-03-31 2018-11-13 Stmicroelectronics Pte Ltd Semiconductor packages with pillar and bump structures
US10037957B2 (en) 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
CN111199933A (zh) * 2018-11-20 2020-05-26 长鑫存储技术有限公司 半导体结构、重布线层结构及其制造方法
CN110186017A (zh) * 2019-05-06 2019-08-30 江苏稳润光电科技有限公司 一种带连接端子的指示灯

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3057130B2 (ja) 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
JPH11284020A (ja) 1998-03-27 1999-10-15 Hitachi Ltd 半導体装置およびその製造方法
JP3132478B2 (ja) 1998-08-20 2001-02-05 日本電気株式会社 半導体装置およびその製造方法
JP2001085609A (ja) 1999-09-17 2001-03-30 Hitachi Ltd 半導体装置およびその製造方法
JP4068838B2 (ja) 2001-12-07 2008-03-26 株式会社日立製作所 半導体装置の製造方法
JP3734453B2 (ja) 2002-03-15 2006-01-11 株式会社リコー 半導体装置の製造方法
JP4030363B2 (ja) 2002-06-25 2008-01-09 株式会社ルネサステクノロジ 半導体装置
JP3983205B2 (ja) * 2003-07-08 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109560061A (zh) * 2017-09-26 2019-04-02 台湾积体电路制造股份有限公司 集成扇出型封装体
CN109560061B (zh) * 2017-09-26 2022-11-29 台湾积体电路制造股份有限公司 集成扇出型封装体及其制造方法

Also Published As

Publication number Publication date
US7230326B2 (en) 2007-06-12
US20060049507A1 (en) 2006-03-09
CN100479141C (zh) 2009-04-15
JP2006073862A (ja) 2006-03-16
JP3918842B2 (ja) 2007-05-23
CN1744309A (zh) 2006-03-08

Similar Documents

Publication Publication Date Title
CN2893919Y (zh) 半导体器件及用于其的引线键合芯片尺寸封装
US5969424A (en) Semiconductor device with pad structure
CN100426495C (zh) 电子装置及其制造方法
US6337510B1 (en) Stackable QFN semiconductor package
CN101436559A (zh) 半导体元件的制造方法
CN103811428B (zh) 用于具有保护环的倒装芯片衬底的方法和装置
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
CN106129041A (zh) 具有面阵单元连接体的可堆叠模塑微电子封装
KR20120089150A (ko) 패키지 온 패키지
KR100606295B1 (ko) 회로 모듈
CN103715165A (zh) 半导体封装件及其制法
GB2310954A (en) A semiconductor package
CN102543898A (zh) 一种柱状凸点封装结构
JP4165460B2 (ja) 半導体装置
JP3695458B2 (ja) 半導体装置、回路基板並びに電子機器
CN202473869U (zh) 一种柱状凸点封装结构
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법
CN215731690U (zh) 半导体器件及引线框架
JPS61150253A (ja) 半導体リ−ドフレ−ム
CN105118817B (zh) 一种低成本的硅基模块的封装结构及其封装方法
JP2007081431A (ja) 半導体素子とその製造方法及びそれを備えたワイヤボンディング・チップサイズ・パッケージ
CN217740522U (zh) 芯片封装结构、半导体器件及电子设备
JP2006032871A (ja) 半導体装置
JP2003209218A (ja) 半導体装置及び半導体装置の製造方法
CN101150105A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned

Effective date of abandoning: 20090415

AV01 Patent right actively abandoned

Effective date of abandoning: 20090415

C25 Abandonment of patent right or utility model to avoid double patenting