CN1983448B - 闪存装置及其字线使能方法 - Google Patents

闪存装置及其字线使能方法 Download PDF

Info

Publication number
CN1983448B
CN1983448B CN200610064142XA CN200610064142A CN1983448B CN 1983448 B CN1983448 B CN 1983448B CN 200610064142X A CN200610064142X A CN 200610064142XA CN 200610064142 A CN200610064142 A CN 200610064142A CN 1983448 B CN1983448 B CN 1983448B
Authority
CN
China
Prior art keywords
voltage
word line
cycle
signal wire
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200610064142XA
Other languages
English (en)
Other versions
CN1983448A (zh
Inventor
金镇国
李真烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1983448A publication Critical patent/CN1983448A/zh
Application granted granted Critical
Publication of CN1983448B publication Critical patent/CN1983448B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

在一个方面，闪存装置中的字线使能方法包括用字线电压驱动对应于所选字线的信号线，并且在编程执行周期期间，逐步地增加连接在所选字线和信号线之间的开关晶体管的栅极电压。

Description

闪存装置及其字线使能方法
技术领域
本发明通常涉及半导体存储器装置，更特别地，本发明涉及编程闪存装置的方法和使能闪存装置的字线的方法。
背景技术
闪存装置，作为快闪EEPROM(电可擦除可编程只读存储器)而被人们所熟知，典型地包括由浮置栅晶体管组成的存储器单元阵列。在NAND型闪存装置中，所述阵列包括串联所述浮置栅晶体管的串(或者“NAND串”)，且每个NAND串在串选择晶体管和接地选择晶体管之间被串联连接。多数字线与所述NAND串相交并且被连接到相应的浮置栅晶体管的控制栅。
在初始被擦除状态中，浮置栅晶体管，例如，存储器单元具有较低的阈值电压(例如，-3V)。为了编程给定的存储器单元，高压(例如，20V)在预定的时间周期被施加到所选存储器单元的字线上，以使所选存储器单元具有更高的阈值电压。同时，未选存储器单元的阈值电压并未改变。
当编程所选存储器单元时，出现了潜在的问题。就是当编程电压被施加到所选存储器单元的字线时，相同的电压也被施加到被连接在同一字线的未选存储器单元，因此，被连接到所述字线的未选存储器单元，尤其，邻近所选存储器单元的存储器单元或者多个单元可能被非有意地编程。如此对一个或多个未选存储器单元的非故意编程被称作“编程干扰”。
在阻止编程干扰问题的尝试中使用的常规方法被认为是使用自升压(self-boosting)机制的编程禁止方法。所述使用自升压机制的编程禁止方法在标题为“ Method ofProgramming Flash EEPROM integrated Circuit Memory Devices ToPrevent inadvertent program
在使用自升压机制的编程禁止方法中，通过施加0V到接地选择晶体管的栅极来阻塞接地路径。0V被施加到所选位线，而3.3V或者5V的电源电压Vcc作为编程禁止电压被施加到未选位线，同时，在通过将电源电压施加到所述串选择晶体管的栅极，将串选择晶体管的源极充电到Vcc-Vth(Vth：串选择晶体管的阈值电压)之后，所述串选择晶体管实质上被阻塞。通过将编程电压Vpgm施加到所选字线和将通过电压Vpass施加到未选字线，所述编程禁止单元晶体管的沟道电压接着被升压。因此，Fowler-Nordheim(F-N)隧道效应在所述浮置栅和所述沟道之间不能产生，从而将所述编程禁止单元晶体管保持在初始的被擦除状态。
在利用自升压机制的常规编程禁止方法中，当闪存装置的密度增加时，出现了一个问题。那就是，随着增加集成密度，减小邻近信号线之间的间隔，因而增加了所述邻近信号线之间耦合的可能性。
结果，例如，当邻近于串选择晶体管的存储器单元被编程时，在所述串选择线上的电压(例如，电源电压)可以被升压为所述编程电压被施加到所选字线时电容耦合所述字线的结果。所述串选择线的提升电压可以引起所述串选择晶体管导通，其随后可以引起在所述编程禁止单元晶体管的沟道中的电荷通过所述串选择晶体管溢出到所述未选位线。由于所述编程禁止单元晶体管的沟道电压的减小，可以导致所述编程禁止单元晶体管的软编程。
并且，当通过电压作为高压被施加到邻近所述串选择线的字线时，由于与字线的电容耦合，在串选择线上的电压(例如，电源提供电压)可以被升压。所述串选择线的结果提升电压可以导通所述串选择晶体管，其可以引起在所述编程禁止单元晶体管的沟道中进行的电荷通过所述串选择晶体管溢出到所述未选位线。重复地，由于编程禁止单元晶体管的沟道电压的减小，可以导致所述编程禁止单元晶体管的软编程。
进一步地，当所述编程电压被施加到所选字线时，由于所选字线的编程电压而使未选字线的通过电压升压。这也能导致未选字线的存储器单元的软编程。
发明内容
根据本发明的一个方面，提供一种闪存装置中的字线使能方法，其包括用字线电压驱动对应于所选字线的信号线，并在编程执行周期期间，逐步地增加被连接在所选字线和所述信号线之间的开关晶体管的栅极电压。
根据本发明的另一个方面，提供一种闪存装置中的字线使能方法，其包括产生高于字线电压的高压；用字线电压驱动对应于所选字线的信号线；在编程执行周期期间、响应高压而产生逐步增加的块字线电压(block word line)；并且响应逐步增加的块字线电压、用所述信号线的字线电压驱动所选字线。
根据本发明的又一个方面，提供一种闪存装置，其包括：含有被连接到字线和位线的存储器单元的存储块；用于用字线电压驱动对应于各个字线的信号线的第一解码和驱动块；用于接收高压和产生在编程执行周期期间逐步增加的块字线电压的块字线电压发生电路；用于用块字线电压驱动块字线的第二解码和驱动块；以及用于响应所述块字线电压而将所述信号线连接到所述各个字线的通过门电路。
附图说明
本发明的上述和其他方面以及特征将通过随后参考附图的详细描述而变得更加明显，其中：
图1是示出根据本发明实施例的闪存装置的方块图；
图2是示出根据本发明实施例的图1所说明的存储器单元阵列和通过门电路的电路图；
图3是示出根据本发明实施例的图1所说明的块字线电压发生发生器电路的电路图；
图4是用于描述根据本发明实施例的闪存装置的编程操作的时序图；和
图5是示出根据本发明实施例的闪存装置的字线使能方法的所选字线电压的变化的图。
具体实施方式
现在将参考附图在下文中更全面地描述本发明，在所述附图中示出了本发明的优选实施例。然而，这个发明可以以许多不同的形式被体现并且不应当被构建为限制在此所提出的实施例。更确切地，提供这些实施例，以便这个披露将是彻底和完全的，并将充分地传达本发明的范围给那些本领域的技术人员。在所述附图中，同样的附图标记始终指示同样的部件。
图1是示出根据本发明的示范性、但非限制的实施例的闪存装置的方块图。
参考图1，闪存装置1000包括：用于存储数据的存储器单元阵列1100，即，1位数据或者N位数据(N是2或更大的整数)；页缓冲器1200；列栅极(gate)和数据输入/输出电路1300；字线电压发生器块1400；高压发生器块1500；控制逻辑1600；通过门电路1700；块字线电压发生器电路1800；第一解码和驱动块1900和第二解码和驱动块2000。
通常地，存储器单元阵列1100包括多个存储器块，但是为了简便，图1所说明的存储器单元阵列1100对应于一个存储器块。
参考图2的示例，存储器单元阵列1100被配置由多个NAND串1101配置而成。每个NAND串1101包括串选择晶体管SST、接地选择晶体管GST和多个存储器单元(浮置栅晶体管)Mn-1到M0，其被串联连接在串选择晶体管SST的源极和接地选择晶体管GST的漏极之间。在每个NAND串1101中，串选择晶体管SST的漏极被电连接到对应位线BL0到BLm-1，并且接地选择晶体管GST的源极被连接到公共源极线(或者公共信号线)CSL。(位线BL0到BLm-1被电连接到图1说明的页缓冲器电路1200)。并且，在每个NAND串1101中，串选择晶体管SST的栅极通常被连接到串选择线SSL，并且接地选择晶体管GST的栅极通常被连接到接地选择线GSL。进一步地，每个NAND串1101中的浮置栅晶体管Mn-1到M0的控制栅被分别连接到对应字线WLn-1到WL0。
仍旧参考图2，字线WLn-1到WL0、串选择线SSL和接地选择线GSL被连接到通过门电路1700。特别地，通过门电路1700被配置为响应于块字线BLKWL的激活来连接对应于信号线SS、GS和Sn-1到S0的串选择线SSL和接地选择线GSL以及字线WLn-1到WL0。在图2的示例中，通过门电路1700包括多个开关晶体管ST、WTn-1到WT0和GT。开关晶体管ST的栅极、WTn-1到WT0和GT通常被连接到块字线BLKWL。当块字线BLKWL被激活时，串选择线SSL和接地选择线GSL以及字线WLn-1到WL0经由对应的开关晶体管ST、GT和WTn-1到WT0被连接到信号线SS、GS和Sn-1到S0。开关晶体管ST、GT和WTn-1到WT0可以被实现为能耐高压VPP的高压晶体管。
返回到图1，页缓冲器电路1200根据操作模式作为读出放大器和写驱动器来进行操作。例如，页缓冲器电路1200在读操作期间作为读出放大器进行操作并且在编程操作期间作为写驱动器进行操作。在所述读操作中，页缓冲器电路1200从所选字线的存储器单元中读出数据位并且通过列栅极(column gate)和数据输入/输出电路1300、以预定的数据单元(例如，×8、×16、×32等)外部地输出所读出的数据位。在所述编程操作中，页缓冲器电路1200存储经由列栅极和数据输入/输出电路1300传输的编程数据并基于所存储的编程数据、用位线偏置电压(例如，电源电压和接地电压)驱动位线BL0到BLm-1。尽管在附图中没有说明，在一条字线组成一页的情况下，页缓冲器电路1200可以包括每个都相应于位线的页缓冲器。在一条字线组成多个页的情况下，页缓冲器电路1200可以包括每个都相应于一页的位线的页缓冲器。
仍旧参考图1，字线电压发生器块1400包括多个电压发生器并且被控制逻辑1600所控制，以及根据操作模式产生被提供到字线WLn-1到WL0的字线电压。例如，字线电压发生器块1400包括串选择线电压发生器1401(“VaGEN”)、编程电压发生器1402(“Vpgm GEN”)、通过电压(pass voltage)发生器1403(“Vpass GEN”)、以及读电压发生器1404(“Vread GEN”)。串选择线电压发生器1401被控制逻辑1600所控制，并且产生被提供给串选择线SSL的串选择线电压Va。编程电压发生器1402被控制逻辑1600所控制，并产生在编程操作期间被提供给所选字线的编程电压Vpgm。通过电压发生器1403被控制逻辑1600所控制，并产生在编程操作期间被提供给未选字线的通过电压Vpass。读电压发生器1404被控制逻辑1600所控制，并产生在编程校验操作期间作为校验电压被提供给所选字线以及在读操作期间作为电压被提供给未选字线的读电压Vread。在闪存装置采用增量步进脉冲编程(incrementalstep pulse programming，ISPP)方案的情况下，编程电压Vpgm可以根据编程循环的叠代\以预定的增量而被增加。另一方面，当重复编程循环时，剩余电压Va\Vread和Vpass可以被保持而不变化。
高压发生器电路1500(“VPP GEN”)被控制逻辑1600所控制，并且产生比编程电压Vpgm(例如，15V到20V)更高的高压VPP(例如，23V)。
正如在本领域所公知的，编程循环包括位线建立/转储(dump)周期、编程周期(或编程执行周期)、放电周期、校验周期和列扫描周期。所述编程周期被划分为通过电压使能周期Vpass_EN和编程电压使能周期Vpgm_EN。在所述位线建立/转储周期期间，使用电源提电压预充电位线，并且接着根据页缓冲器电路1200中的编程数据选择性地接地。在所述编程执行周期期间，用通过电压Vpass在预定时间期间(或者，在通过电压使能周期期间)驱动字线，并且用编程电压Vpgm在给定时间期间(或者，在所述编程电压使能周期期间)驱动所述字线中的一条被选字线。在放电所述字线的电压后，在所述校验周期期间，页缓冲器电路1200从所选字线的存储器单元中读出数据位。所读出的数据位可以经由列栅极电路1300被传输到控制逻辑1600，以判断编程通过/失败。控制逻辑1600基于输入数据位判断编程通过/失败，并且根据所述判断结果控制编程循环。尽管在附图中没有说明，控制逻辑1600可以包括用于判断所述编程通过/失败的电路(被称作编程通过/失败检查电路)。
块字线电压发生器电路1800(“VBLKWL GEN.”)被控制逻辑1600所控制，并根据来自高压发生器电路1500的高压VPP和来自字线电压发生器电路1400的电压(例如，Vread和Vpass)在编程操作期间产生块字线电压VBLKWL。块字线电压发生器电路1800产生块字线电压VBLKWL，以便通过电压Vpass在通过电压使能周期Vpass_EN中被逐渐地传输到字线。类似地，块字线电压发生器电路1800产生块字线电压VBLKWL，以便编程电压Vpgm在编程电压使能周期Vpgm_EN中被逐步地传输到所选字线。这点将在下面被更充分地描述。所述块字线BLKWL的电压在通过和编程电压使能周期Vpass_EN和Vpgm_EN的每个周期中都被逐步地增加。换言之，所述通过/编程电压以逐渐增加的转换斜率(transition slope)被提供给字线，而不是以急剧的或者垂直的转换斜率。正如随后解释的，这减少了邻接字线之间以及串选择线SSL和字线(例如，WLn-1)之间的容性耦合。
第一解码和驱动块1900被控制逻辑1600所控制，并且包括第一驱动器1901(“SS_DRV”)，第二驱动器1902(“WL_DRV”)，和第三驱动器1903(“GS_DRV”)。第一驱动器1901被提供串选择线电压Va并且在编程操作期间用输入电压Va驱动信号线SS。第三驱动器1903在所述编程操作期间用接地电压驱动信号线GS。第一和第三驱动器1901和1903也可以在校验读操作期间用读电压Vread驱动信号线SS和GS。第二驱动器1902解码页地址PA并基于所述解码结果选择信号线S0到Sn-1之一。第二驱动器1902用编程电压Vpgm驱动所选信号线(例如，S0)并且用通过电压Vpass驱动未选信号线(例如，S1到Sn-1)。特别地，第二驱动器1902用通过电压Vpass在通过电压使能周期Vpass_EN期间驱动所有信号线并用编程电压Vpgm在编程电压使能周期Vpgm_EN期间驱动所选信号线。
第二解码和驱动块2000解码块地址BA并且用块字线电压VBLKWL驱动块字线BLKWL。如上所述，所述块字线电压在编程周期内最好被逐步增加以模仿固定斜率。这使字线WL0到WLn-1能经由通过门电路1700被通过/编程电压Vpass/Vpgm逐步地驱动。
如上面所提出的，为了减少或者抑制信号线之间(例如，串选择线和字线之间或者字线之间)的容性耦合，所述通过/编程电压的斜率通过控制块字线电压VBLKWL而被调整，而不是通过控制编程电压Vpgm和通过电压Vpass。
图3是示出根据本发明实施例的图1说明的块字线电压发生器电路1800的电路图。
参考图3，向块字线电压发生器电路1800提供高压VPP、通过电压Vpass和读电压Vread，并且响应于控制信号DIS和RAMPER_EN1到RAMPER_EN6产生块字线电压VBLKWL，这些控制信号由图1所说明的控制逻辑1600所提供。
这个示例的块字线电压发生器电路1800包括多个高压开关(“HV_SW”)1801到1806，各个的控制信号RAMPER_EN1到RAMPER_EN6被施加到所述高压开关，以使能它们的终端。高压开关1801到1806从图1所说明的高压发生器电路1500接收高压VPP。当对应的控制信号RAMPER_EN1到RAMPER_EN6被激活时，每个高压开关1801到1806输出具有高压VPP的开关使能信号SW_EN1到SW_EN6。就是说，当控制信号RAMPER_EN1被激活时，高压开关1801输出开关使能信号SW_EN1，当控制信号RAMPER_EN2被激活时，高压开关1802输出开关使能信号SW_EN2，等等。
如图3所说明的，这个示例的块字线电压发生器电路1800进一步包括多个NMOS晶体管DT1到DT7和SWT1到SWT5。NMOS晶体管DT1和SWT1被串联连接在用于输出块字线电压VBLKWL的输出终端1811和读电压Vread之间，NMOS晶体管DT1的栅极被连接以接收读电压Vread，并且NMOS晶体管SWT1的栅极被连接以接收高压开关1801的输出信号，也就是，开关使能信号SW_EN1。NMOS晶体管DT2和SWT2被串联连接在输出终端1811和通过电压Vpass之间。NMOS晶体管DT2的栅极被连接以接收通过电压Vpass，并且NMOS晶体管SWT2的栅极被连接以接收高压开关1802的输出信号，也就是，开关使能信号SW_EN2。二极管连接的晶体管DT1组成用于降低读电压Vread并产生降低的电压(例如，V1)的电路，并且所述二极管连接的晶体管DT2组成用于降低通过电压Vpass并产生降低的电压(例如，V2)的电路。
NMOS晶体管DT3、DT4、DT5、DT6和DT7被串联连接在高压VPP和NMOS晶体管SWT3之间。NMOS晶体管DT3到DT7的栅极被连接以作为二极管进行操作。二极管接法晶体管DT3到DT7组成用于降低高压VPP和产生多个降低的电压(例如，V3、V4、和V5)的电路。NMOS晶体管SWT3被连接在NMOS晶体管DT7的源极和输出终端1811之间，并被来自高压开关1803的开关使能信号SW_EN3所控制。NMOS晶体管SWT4被连接在NMOS晶体管DT6的源极和输出终端1811之间，并被来自高压开关1804的开关使能信号SW_EN4所控制。NMOS晶体管SWT5被连接在NMOS晶体管DT4的源极和输出终端1811之间，并被来自高压开关1805的开关使能信号SW_EN5所控制。
这个示例的块字线电压发生器电路1800进一步包括被连接到输出终端1811的放电部分1810。放电部分1810响应于控制信号DIS将输出终端1811放电到电源电压。放电部分1810包括PMOS晶体管M0、M1和M2，NMOS晶体管M3、M4和M5，以及反相器(inverter)10，其如图3所说明的那样连接。
在图3中，晶体管DT1到DT7、SWT1到SWT5、M4和M5可以通过能够耐高压VPP的高压晶体管来实现。
图4是描述根据本发明实施例的闪存装置的编程操作的时序图。以下，根据本发明的闪存装置的编程操作将参考附图被更加充分地描述。
在这个实施例的示例中，编程操作在被编程数据被加载到页缓冲器电路1200之后，通过编程循环的叠代而被执行。当被编程数据被加载时，控制逻辑1600控制高压发生器电路1500以准备高压VPP。同时，控制逻辑1600控制字线电压发生器电路1400以准备通过电压Vpass、编程电压Vpgm、读电压Vread、以及串选择线电压Va。一旦所述被编程数据被加载到页缓冲器电路1200，位线根据被加载的数据而被设置到电源电压或者接地电压以作为位线偏置电压，其在此被称作“位线建立/转储周期”。在所述位线建立/转储周期期间，如图4所说明的，第一解码和驱动块1900的第二驱动器1902用来自通过电压发生器1403的通过电压Vpass驱动信号线S0到Sn-1。此时，第一驱动器1901用串选择线电压Va驱动信号线SS，而第三驱动器1903用接地电压驱动信号线GS。由于块字线BLKWL被保持在低电平，所以通过门电路1700中的NMOS晶体管ST、GT和WT0到WTn-1被截止。就是说，信号线S0到Sn-1不被电连接到选择线SSL和GSL以及字线WL0到WLn-1。如果位线被设置为所需电压，这用编程电压Vpgm驱动所选字线并且用通过电压Vpass驱动未选字线，下面将更加充分地对其进行描述。
当位线建立/转储周期结束时，控制逻辑1600使控制信号DIS取消激活到低电平并且激活控制信号RAMPER_EN1到高电平。当控制信号RAMPER_EN1被激活到高电平时，块字线电压发生器电路1800的高压开关1801输出具有高压VPP的开关使能信号SW_EN1。这引起(Vread-Vth)(Vth:DT1的阈值电压)的电压V1(例如，3.4V)经由NMOS晶体管SWT1被输出到输出终端1811。就是说，块字线电压VBLKWL具有(Vread-Vth)的电压V1。第二解码和驱动块2000响应于块地址BA用电压V1驱动块字线BLKWL。在给定时间(例如，大约1微秒)后，如图4所说明的，控制逻辑1600激活控制信号RAMPER_EN2到高电平。当控制信号RAMPER_EN2被激活为高电平时，块字线电压发生器电路1800的高压开关1802输出具有高压VPP的开关使能信号SW_EN2。这引起(Vpass-Vth)的电压V2(例如，6.5V)经由NMOS晶体管SWT2被输出到输出终端1811。所以，块字线BLKWL利用被设置在(Vpass-Vth)的电压V2的块字线电压VBLKWL所驱动。在给定时间(例如，大约1微秒)之后，如图4所说明的，控制逻辑1600激活控制信号RAMPER_EN3到高电平。当控制信号RAMPER_EN3被激活到高电平时，块字线电压发生器电路1800的高压开关1803输出具有高压VPP的开关使能信号SW_EN3。这引起(VPP-5Vth)(Vth:DT3到DT7的阈值电压)的电压V3(例如，13V)经由NMOS晶体管SWT3被输出到输出终端1811。所以，块字线BLKWL利用被设置在(VPP-5Vth)的电压V3的块字线电压VBLKWL所驱动。
如上所述，当在通过电压使能周期Vpass_EN期间顺序地激活控制信号RAMPER_EN1到RAMPER_EN3时，块字线电压VBLKWL被逐渐地增加到电压V3(VPP-5Vth)，使得信号线S0到Sn-1上的通过电压Vpass经由通过门电路1700的NMOS晶体管WT0到WTn-1被提供到字线WL0到WLn-1而没有电压降。在此，电压V3(例如，大约13V)高于通过电压Vpass(例如，大约10V)。当字线WL0到WLn-1利用通过电压Vpass被驱动并且串选择线SSL利用电压Va(例如，1.3V)被驱动时，被连接到具有电源电压的位线的NAND串的沟道被充电到(Va-Vth)(Vth：SST的阈值电压)的电压。此时，串选择晶体管SST被截止。就是说，NAND串的沟道被浮置。另一方面，被连接到具有接地电压的位线的NAND串的沟道被充电到接地电压。
由于恰好邻接到串选择线SSL的字线WLn-1被逐步增加的通过电压Vpass所驱动，串选择线SSL和字线WLn-1之间的容性耦合被减少。由此，当提供通过电压Vpass时，对由容性耦合的结果引起的串选择线SSL的电压增加进行抑制是可能的。
在字线WL0到WLn-1利用通过电压Vpass被驱动之后，第一解码和驱动块1900的第二驱动器1902利用来自编程电压发生器1402的编程电压Vpgm驱动对应于页地址PA的字线(例如，WLn-1)。此时，利用来自块字线电压发生器电路1800的(VPP-5Vth)的电压V3驱动块字线BLKWL。在给定时间(例如，大约1微秒)之后，控制逻辑1600激活控制信号RAMPER_EN4到高电平。当控制信号RAMPER_EN4被激活时，块字线电压发生器电路1800的高压开关1804输出具有高压VPP的开关使能信号SW_EN4。这使得(VPP-4Vth)的电压V4(例如，15V)经由NMOS晶体管SWT4被输出到输出终端1811。也就是，块字线BLKWL利用被设置在(VPP-4Vth)的电压V4的块字线电压VBLKWL所驱动。控制逻辑1600以与前面描述的相同的方式顺序激活控制信号RAMPER_EN5和RAMPER_EN6。最终，当控制信号RAMPER_EN6被激活时，高压开关1806输出高压VPP到输出终端1811。就是说，块字线电压VBLKWL变为高压VPP。当利用作为块字线电压VBLKWL的高压VPP驱动块字线BLKWL时，所选字线(例如，WLn-1)经由第二驱动器1902用编程电压Vpgm被充分地驱动。对于这种偏置状况，所选字线WLn-1的存储器单元的编程启动。
由于用逐渐增加的编程电压Vpgm驱动邻接到串选择线SSL的所选字线WLn-1，所以可以减少在串选择线SSL和字线WLn-1之间的容性耦合。这意味着当提供编程电压Vpgm时抑制串选择线SSL的电压增加是可能的，所述增加是由容性(capacitive)所引起的。进一步地，当用逐步增加的编程电压Vpgm驱动所选字线WLn-1时，邻接到所选字线的一条或者两条字线的电压增加被抑制。结果，未选字线的存储器单元的软编程可以被避免。
一旦编程电压使能周期Vpgm_EN被终止，被施加到字线WL0到WLn-1的编程电压Vpgm和通过电压Vpass被放电。然后，校验读操作被执行以读出所选字线WLn-1的存储器单元的数据位，并接着执行列扫描操作以判断所读出的数据位是否是编程通过数据。如果至少一个所读出的数据位是编程失败数据，这编程循环可以在给定的范围之内、以与上面描述的相同方式重复。所述编程循环包括位线建立/转储周期、通过电压使能周期、编程电压使能周期、放电周期、校验读周期以及列扫描周期。
如前所述，通过逐步控制施加到块字线BLKWL的电压的斜率来抑制字线之间以及串选择线SSL和字线(例如，WLn-1)之间的容性耦合现象是可能的。利用这种字线使能方法，通过控制所述块字线电压的斜率，抑制编程禁止失败现象和软编程现象是可能的。
图5是示出在通过电压使能周期Vpass_EN和编程电压使能周期Vpgm_EN期间所选字线WL(sel)的电压的图。
参考图5，在编程电压使能周期Vpgm_EN，编程电压Vpgm被施加到所选字线。编程电压Vpgm(被用于设置所选存储器单元的控制栅电压)的上升时间根据从第一解码和驱动块1900到所选存储器单元的距离而不同。例如，参考图2，位线BLm-1的存储器单元与第一解码和驱动块1900的距离比位线BL0的存储器单元的更远。图5的相对快速上升时间“圆圈-A”被放置在相对靠近第一解码和驱动块1900的存储器单元(例如，位线BL0的存储器单元)所利用，反之，图5的相对更长的上升时间“圆圈-B”被放置在更远离第一解码和驱动块1900的存储器单元(例如，位线BLm-1的存储器单元)所利用。这是因为放置在远离第一解码和驱动块1900的存储器单元的控制栅负载(loading)大于放置在靠近第一解码和驱动块1900的存储器单元的控制栅负载。
在被放置在相对远离第一解码和驱动块1900的单元中，所述编程电压被施加的时间与被放置在更接近第一解码和驱动块1900的单元比较相对更短。这个编程电压施加时间之间的增值(delta)意味着阈值电压分配可以变得比所需阈值电压分配更宽。为了补偿，增加全部编程时间以最小化编程电压在阈值分配上的不同上升时间的相对影响。然而，以这种方式增加编程时间会增加施加到被放置在靠近第一解码和驱动块1900的存储器单元的压力。
然而，根据本发明的字线使能方法，减少编程电压Vpgm的上升时间(增加斜率)是可能的。这是因为所述通过/编程电压的斜率通过控制块字线电压VBLKWL而被调整，而不是通过控制编程电压Vpgm和通过电压Vpass的常规技术而被调整。结果，参考图5，对于放置在靠近第一解码和驱动块1900的存储器单元来讲，上升时间可以依据Δt1而减少(所述斜率可以被增加)，反之，对于被放置在远离第一解码和驱动块1900的存储器单元来讲，上升时间可以依据Δt2而减少(所述斜率可以被增加)。这里，Δt1大于Δt2，并且因此，减小了对于接近的和远离的存储器单元的上升时间差。因此，可以更小程度地加大全部编程时间的增加，其随后能够减小施加到被放置在接近第一解码和驱动块1900的存储器单元的压力。
尽管已经涉及附图中说明的本发明的实施例对本发明进行了描述，但是并不限于此。对本领域的技术人员来说很明显的是对此的不同的代替，修改和改变将不会离开本发明的范围和精神。

Claims (24)

1.一种闪存装置中的字线使能方法，包括：
用字线电压驱动对应于所选字线的信号线；并且
在将信号线驱动到字线电压之后，在编程执行周期期间，逐步地增加连接在所选字线和所述信号线之间的开关晶体管的栅极电压。
2.如权利要求1所述的字线使能方法，其中，所述字线电压包括通过电压和编程电压之一。
3.如权利要求1所述的字线使能方法，其中，所述开关晶体管是块选择晶体管。
4.如权利要求1所述的字线使能方法，其中，所述编程执行周期包括通过电压使能周期和编程电压使能周期。
5.如权利要求4所述的字线使能方法，其中，逐步地增加所述栅极电压包括：
逐步地增加所述开关晶体管的栅极电压直到第一电压，从而在所述通过电压使能周期期间，通过电压作为所述字线电压被传送到所选字线；以及
逐步地增加所述开关晶体管的栅极电压直到高于第一电压的第二电压，从而在所述编程电压使能周期期间，编程电压作为所述字线电压被传送到所选字线。
6.如权利要求5所述的字线使能方法，其中，所述第一电压高于所述通过电压，而所述第二电压高于所述编程电压。
7.如权利要求1所述的字线使能方法，其中，所述栅极电压是块字线电压。
8.一种闪存装置中的字线使能方法，包括：
产生高于字线电压的高压；
用所述字线电压驱动对应于所选字线的信号线；
在将信号线驱动到字线电压之后，在编程执行周期期间，响应于所述高压而产生逐步增加的块字线电压；以及
响应于逐步增加的块字线电压，用所述信号线的字线电压驱动所选字线。
9.如权利要求8所述的字线使能方法，进一步包括：
用所述字线电压驱动对应于各个未选字线的信号线。
10.如权利要求9所述的字线使能方法，其中，所述字线电压是通过电压。
11.如权利要求8所述的字线使能方法，其中，所述编程执行周期包括通过电压使能周期和编程电压使能周期。
12.如权利要求11所述的字线使能方法，其中，在所述通过电压使能周期期间，用作为所述字线电压的通过电压驱动对应于所选字线和未选字线的信号线。
13.如权利要求12所述的字线使能方法，其中，在所述通过电压使能周期期间，所述块字线电压被逐步地增加直到高于所述通过电压的电压，从而所述通过电压被传送到所选和未选字线。
14.如权利要求11所述的字线使能方法，其中，在所述编程电压使能周期期间，用作为所述字线电压的编程电压驱动对应于所选字线的信号线。
15.如权利要求14所述的字线使能方法，其中，在编程电压使能周期期间，所述块字线电压被逐步地增加直到高于所述编程电压的电压，从而所述编程电压被传送到所选字线。
16.如权利要求8所述的字线使能方法，其中，在位线建立/转储周期期间，用所述字线电压驱动对应于所选字线的信号线。
17.一种闪存装置，包括：
存储器块，包括连接到字线和位线的存储器单元；
第一解码和驱动块，用于用字线电压驱动对应于所述各个字线的信号线；
块字线电压发生器电路，用于在将信号线驱动到字线电压之后，在编程执行周期期间，接收高压并产生逐步增加的块字线电压；
第二解码和驱动块，用于用所述块字线电压驱动块字线；以及
通过门电路，用于响应于所述块字线电压，将所述信号线连接到所述各个的字线。
18.如权利要求17所述的闪存装置，其中，所述编程执行周期包括通过电压使能周期和编程电压使能周期。
19.如权利要求18所述的闪存装置，其中，在所述通过电压使能周期期间，所述块字线电压发生器电路产生所述块字线电压，使得逐步地增加直到高于通过电压的电压。
20.如权利要求18所述的闪存装置，其中，在所述编程电压使能周期期间，所述块字线电压发生器电路产生所述块字线电压，使得逐步地增加直到高于编程电压的电压。
21.如权利要求18所述的闪存装置，其中，所述第一解码和驱动块在位线建立/转储周期期间，用通过电压驱动所述信号线。
22.如权利要求18所述的闪存装置，其中，所述第一解码和驱动块在所述编程电压使能周期期间，用编程电压驱动由页地址选择的信号线。
23.如权利要求17所述的闪存装置，其中，所述字线电压包括编程电压和通过电压。
24.如权利要求17所述的闪存装置，其中，所述块字线电压发生器电路接收高压、通过电压和读电压，并且产生逐步增加的块字线电压。
CN200610064142XA 2005-11-17 2006-11-17 闪存装置及其字线使能方法 Active CN1983448B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR109999/05 2005-11-17
KR1020050109999A KR100655430B1 (ko) 2005-11-17 2005-11-17 플래시 메모리 장치 및 그것의 워드 라인 인에이블 방법

Publications (2)

Publication Number Publication Date
CN1983448A CN1983448A (zh) 2007-06-20
CN1983448B true CN1983448B (zh) 2011-10-05

Family

ID=37605496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610064142XA Active CN1983448B (zh) 2005-11-17 2006-11-17 闪存装置及其字线使能方法

Country Status (6)

Country Link
US (1) US7545680B2 (zh)
JP (1) JP5021279B2 (zh)
KR (1) KR100655430B1 (zh)
CN (1) CN1983448B (zh)
DE (1) DE102006054965B4 (zh)
GB (1) GB2432444B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850510B1 (ko) * 2007-01-17 2008-08-05 삼성전자주식회사 분리된 스트링 선택 라인 구조를 갖는 플래시 메모리 장치
US20080273389A1 (en) * 2007-03-21 2008-11-06 Micron Technology, Inc. Flash memory cells, NAND cell units, methods of forming NAND cell units, and methods of programming NAND cell unit strings
US8351262B2 (en) * 2007-04-23 2013-01-08 Samsung Electronics Co., Ltd. Flash memory device and program method thereof
KR100890017B1 (ko) * 2007-04-23 2009-03-25 삼성전자주식회사 프로그램 디스터브를 감소시킬 수 있는 플래시 메모리 장치및 그것의 프로그램 방법
WO2008136826A1 (en) 2007-05-04 2008-11-13 Micron Technology, Inc. Word line voltage boost system and method for non-volatile memory devices and memory devices and processor-based system using same
KR100884234B1 (ko) * 2007-05-25 2009-02-18 삼성전자주식회사 프로그램 성능을 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
KR101354608B1 (ko) * 2007-09-21 2014-01-22 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
JP5178167B2 (ja) 2007-12-04 2013-04-10 株式会社東芝 半導体記憶装置及びそのデータ書き込み方法
JP5305751B2 (ja) * 2008-06-19 2013-10-02 株式会社東芝 半導体記憶装置
JP2010080007A (ja) * 2008-09-26 2010-04-08 Toshiba Corp 不揮発性半導体記憶装置
KR101005165B1 (ko) * 2009-05-29 2011-01-04 주식회사 하이닉스반도체 전압 발생 회로 및 이를 이용한 불휘발성 메모리 장치
US7995394B2 (en) * 2009-07-30 2011-08-09 Sandisk Technologies Inc. Program voltage compensation with word line bias change to suppress charge trapping in memory
KR20110104294A (ko) * 2010-03-16 2011-09-22 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR101134240B1 (ko) * 2010-04-29 2012-04-09 주식회사 하이닉스반도체 반도체 메모리 장치의 동작 방법
US8274831B2 (en) 2010-05-24 2012-09-25 Sandisk Technologies Inc. Programming non-volatile storage with synchronized coupling
KR101139107B1 (ko) * 2010-06-04 2012-04-30 에스케이하이닉스 주식회사 반도체 메모리 장치의 프로그램 방법
KR101666942B1 (ko) * 2010-08-18 2016-10-18 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법과, 상기 방법을 수행할 수 있는 장치들
KR20120088451A (ko) * 2011-01-31 2012-08-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 데이터 소거 방법
US8537593B2 (en) 2011-04-28 2013-09-17 Sandisk Technologies Inc. Variable resistance switch suitable for supplying high voltage to drive load
KR101716713B1 (ko) * 2011-05-23 2017-03-15 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR101733620B1 (ko) * 2011-05-25 2017-05-11 삼성전자주식회사 기판에 적층된 복수의 메모리 셀들을 포함하는 불휘발성 메모리
US8395434B1 (en) 2011-10-05 2013-03-12 Sandisk Technologies Inc. Level shifter with negative voltage capability
KR20130044693A (ko) * 2011-10-24 2013-05-03 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US9236102B2 (en) 2012-10-12 2016-01-12 Micron Technology, Inc. Apparatuses, circuits, and methods for biasing signal lines
US9672875B2 (en) 2014-01-27 2017-06-06 Micron Technology, Inc. Methods and apparatuses for providing a program voltage responsive to a voltage determination
US9330776B2 (en) 2014-08-14 2016-05-03 Sandisk Technologies Inc. High voltage step down regulator with breakdown protection
KR102290448B1 (ko) * 2014-09-04 2021-08-19 삼성전자주식회사 불휘발성 메모리 및 불휘발성 메모리의 동작 방법
US9286987B1 (en) * 2014-09-09 2016-03-15 Sandisk Technologies Inc. Controlling pass voltages to minimize program disturb in charge-trapping memory
KR102293078B1 (ko) * 2015-07-06 2021-08-26 삼성전자주식회사 불휘발성 메모리 장치
KR102320861B1 (ko) * 2015-10-06 2021-11-03 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
JP2017212546A (ja) * 2016-05-24 2017-11-30 東芝メモリ株式会社 レベルシフタ
CN107481748B (zh) * 2016-06-07 2020-06-05 中芯国际集成电路制造(上海)有限公司 一种字线电压生成电路、半导体器件及电子装置
KR102509328B1 (ko) * 2016-08-29 2023-03-15 에스케이하이닉스 주식회사 전압 스위치 장치 및 이를 구비하는 반도체 메모리 장치
CN106601292A (zh) * 2016-12-20 2017-04-26 武汉新芯集成电路制造有限公司 非易失性存储器件及其编程方法
US10388382B2 (en) * 2017-08-31 2019-08-20 Micron Technology, Inc. Methods and apparatus for programming memory
US10665301B1 (en) * 2019-01-11 2020-05-26 Sandisk Technologies Llc Memory device with compensation for program speed variations due to block oxide thinning
US10885967B2 (en) * 2019-01-14 2021-01-05 Micron Technology, Inc. Systems and methods for improving power efficiency in refreshing memory banks
CN111785308B (zh) * 2020-06-10 2021-09-10 芯天下技术股份有限公司 减少非型闪存编程泵面积的方法、系统、储存介质和终端
CN112435704B (zh) * 2020-12-07 2021-08-27 长江存储科技有限责任公司 非易失性存储器及其读取方法
KR20230009508A (ko) 2020-12-07 2023-01-17 양쯔 메모리 테크놀로지스 씨오., 엘티디. 비-휘발성 메모리 및 그 동작 방법
KR20230064783A (ko) 2021-11-04 2023-05-11 삼성전자주식회사 비휘발성 메모리 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172441B1 (ko) * 1995-09-19 1999-03-30 김광호 불휘발성 반도체 메모리의 프로그램 방법
TW338165B (en) 1996-09-09 1998-08-11 Sony Co Ltd Semiconductor nand type flash memory with incremental step pulse programming
US5991202A (en) * 1998-09-24 1999-11-23 Advanced Micro Devices, Inc. Method for reducing program disturb during self-boosting in a NAND flash memory
JP2000123592A (ja) 1998-10-19 2000-04-28 Mitsubishi Electric Corp 半導体装置
KR100301597B1 (ko) 1998-10-28 2001-09-06 박종섭 플래쉬메모리장치의다단계펄스발생회로
JP3822410B2 (ja) * 1999-01-29 2006-09-20 株式会社東芝 半導体集積回路
KR100574568B1 (ko) 1999-06-08 2006-04-28 지홍 주 밀폐 링 및 이를 구비한 피스톤
KR100385226B1 (ko) 2000-11-22 2003-05-27 삼성전자주식회사 프로그램 디스터브를 방지할 수 있는 플래시 메모리 장치및 그것을 프로그램하는 방법
KR100453854B1 (ko) 2001-09-07 2004-10-20 삼성전자주식회사 향상된 프로그램 방지 특성을 갖는 불휘발성 반도체메모리 장치 및 그것의 프로그램 방법
JP3702229B2 (ja) * 2002-01-16 2005-10-05 株式会社東芝 半導体記憶装置
KR100502412B1 (ko) * 2002-10-23 2005-07-19 삼성전자주식회사 불 휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
KR100562506B1 (ko) * 2003-12-01 2006-03-21 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR100645055B1 (ko) * 2004-10-28 2006-11-10 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법

Also Published As

Publication number Publication date
DE102006054965B4 (de) 2010-09-16
US7545680B2 (en) 2009-06-09
DE102006054965A1 (de) 2007-07-19
KR100655430B1 (ko) 2006-12-08
JP2007141435A (ja) 2007-06-07
US20070109862A1 (en) 2007-05-17
CN1983448A (zh) 2007-06-20
GB0622982D0 (en) 2006-12-27
GB2432444B (en) 2008-02-20
JP5021279B2 (ja) 2012-09-05
GB2432444A (en) 2007-05-23

Similar Documents

Publication Publication Date Title
CN1983448B (zh) 闪存装置及其字线使能方法
JP4544075B2 (ja) Ｎａｎｄ型フラッシュメモリのロウデコーダ回路およびこれを用いた動作電圧供給方法
KR100645055B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
JP4199497B2 (ja) 不揮発性半導体メモリ装置及びそれのプログラム方法。
KR100965072B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
US7376017B2 (en) Flash memory device and program method thereof
KR100559714B1 (ko) 낸드 플래시 메모리 소자 및 이의 프로그램 방법
US7502263B2 (en) Non-volatile memory devices and methods of programming the same
KR100805839B1 (ko) 고전압 발생기를 공유하는 플래시 메모리 장치
KR101270500B1 (ko) 비휘발성 반도체 메모리 디바이스 및 비휘발성 반도체 메모리 디바이스로부터 데이터를 판독하는 방법
US6560162B2 (en) Memory cell decoder not including a charge pump
JP2008140488A (ja) 半導体記憶装置
US8085600B2 (en) Program and verify method of nonvolatile memory device
CN112102866A (zh) 快闪存储器及其控制方法
KR100805838B1 (ko) 엑스아이피 플래시 메모리 장치 및 그 프로그램 방법
KR100407580B1 (ko) 낸드형 플래쉬 메모리 장치의 디코딩 회로
KR100600302B1 (ko) 플래쉬 메모리 소자의 멀티 프로그램 회로
US8102719B2 (en) Semiconductor memory device capable of compensating variation with time of program voltage

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant