KR100301597B1 - 플래쉬메모리장치의다단계펄스발생회로 - Google Patents

플래쉬메모리장치의다단계펄스발생회로 Download PDF

Info

Publication number
KR100301597B1
KR100301597B1 KR1019980045512A KR19980045512A KR100301597B1 KR 100301597 B1 KR100301597 B1 KR 100301597B1 KR 1019980045512 A KR1019980045512 A KR 1019980045512A KR 19980045512 A KR19980045512 A KR 19980045512A KR 100301597 B1 KR100301597 B1 KR 100301597B1
Authority
KR
South Korea
Prior art keywords
high voltage
circuit
voltage
charge pump
flash memory
Prior art date
Application number
KR1019980045512A
Other languages
English (en)
Other versions
KR20000027560A (ko
Inventor
이승필
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980045512A priority Critical patent/KR100301597B1/ko
Publication of KR20000027560A publication Critical patent/KR20000027560A/ko
Application granted granted Critical
Publication of KR100301597B1 publication Critical patent/KR100301597B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속하는 기술 분야
본 발명은 플래쉬 메모리 장치의 다단계 펄스 발생 회로에 관한 것이다.
2. 발명이 해결하고자 하는 기술적 과제
종래 플래쉬 메모리 장치의 다단계 펄스 회로는 다수의 비교기 및 필요한 단계의 수만큼의 고전압 스위치가 필요하여 소자의 면적이 증가하고 각 스위치를 구성하는 트랜지스터들간에 발생하는 기생 캐패시터의 커플링에 의해 회로가 오동작하게 되는 문제점이 있다.
3. 발명의 해결 방법의 요지
일정한 고전위를 발생시키기 위한 포지티브 차지펌프 회로, 포지티브 차지펌프 회로로부터 발생된 고전압을 강하시키기 위한 다이오드 체인, 다이오드 체인에 의해 강하된 전위를 패스 또는 차단하기 위한 스위칭 수단, 포지티브 차지펌프 회로로부터 발생된 고전압 및 외부로부터 공급되는 스위칭 제어신호에 따라 상기 스위칭 수단을 제어하기 위한 고전압 랫치 수단, 다이오드 체인에 의해 분할되어 공급된 전압을 차지하기 위한 로드 캐패시터를 포함하여 구성되는 플래쉬 메모리 장치의 다단계 펄스 발생 회로를 제시한다.

Description

플래쉬 메모리 장치의 다단계 펄스 발생 회로{Multi-step pulse generation circuit for flash memory device}
본 발명은 플래쉬 메모리 장치의 다단계 펄스(Multi-Step Pulse) 발생 회로에 관한 것으로, 특히 복잡한 소자를 사용하지 않고 간단한 소자만으로 다단계 펄스를 발생하므로써 소자의 면적을 줄이고 응답 속도를 향상시킬 수 있는 플래쉬 메모리 장치의 다단계 펄스 발생 회로에 관한 것이다.
플래쉬 메모리 장치의 소거 또는 프로그램시 셀의 문턱전압 레벨을 개선시키기 위해 다단계 펄스를 발생하여 계단형의 전압을 공급한다. 이 경우 셀의 문턱전압 레벨은 개선할 수 있지만 소자의 면적이 증가하게 된다.
도 1은 종래 플래쉬 메모리 장치의 다단계 펄스 발생 회로를 설명하기 위해 도시한 회로도이다.
인에이블 신호(EN)에 따라 제 1 비교기(COM11)는 기준전압(VREF)과 제 1 비교기(COM11)의 출력전압(fb)을 재입력받아 비교한 후 출력한다. 이때, 제 1 비교기(COM11)가 동작하기 위해서는 제 1 비교기(COM11)의 입력값인 VREF와 fb가 동일한 고정전위를 가져야 한다. 제 1 비교기(COM11)의 출력값은 제 1 내지 제 3 저항(R1 내지 R3)을 통해 일정 전위만큼 강하된 후 제 2 비교기(COM12)로 입력된다.
한편, 포지티브 차지펌프(positive charge pump) 회로(10)로부터 발생된 입력전압(VPPI)은 고전압(High Voltage) 랫치 수단(11)에 따라 작동하는 스위치 회로(12)에 의해 구동되는 다이오드 체인(13)이 갖는 저항값에 따라 일정 전위로 강하되어 제 2 비교기(COM12)로 입력된다. 제 2 비교기(COM12)는 기준전압(VREF)에 따라 결정된 전압(VREFINT: 제 1 입력전압)과 입력전압(VPPI)에 따라 결정된 전압(VREFLEVEL: 제 2 입력전압)을 비교하여, VREFLEVEL가 VREFINT보다 높은 경우에는 고전위를 출력하여 제 1 NMOS 트랜지스터(M11)를 턴온시키므로써 출력전압(OUT)을 낮춘다. VREFLEVEL이 VREFINT보다 낮은 경우, 제 2 비교기(COM12)는 저전위를 출력하여 제 1 NMOS 트랜지스터(M11)를 턴오프시키므로써 입력 전압(VPPI)이 다시 높아질 수 있도록 한다. 이러한 제 2 비교기(COM12)의 제 2 입력전압(VREFLEVEL)의 전위는 다이오드 체인(13)에 의해 결정된다. 다이오드 체인(13)을 구성하는 각 PMOS 다이오드(D11 내지 D1n)는 스위칭 수단(12) 내의 각 스위치(S11 내지 S1n)에 의해 제어된다. 또한, 스위칭 수단(12)은 고전압 랫치 수단(11)에 의해 제어된다. 고전압 랫치 수단(11)의 각 고전압 랫치기(HV 랫치 #1 내지 HV 랫치 #n)는 레벨 쉬프터로 동작하여, 포지티브 차지펌프 회로(10)로부터 발생된 입력전압(VPPI)를 랫치하고 있다가 각각의 제어신호(c1 내지 cn)에 의해 저전위를 출력하는 회로이다. 만약, 제어신호(c3)에 의해 고전압 랫치기(HV 랫치 #3)로부터 로우(low) 레벨의 전압이 출력되면, 스위치(S13)가 온(on)되어 다이오드(D13)는 동작하지 않게 된다. 이에 따라 입력전압(VPPI)은 다이오드(D13)뿐만 아니라 다이오드(D11 및 D12)를 거치지 않고 스위치(S13)를 지나 곧바로 제 1 노드(K11)로 입력된다. 결국 포지티브 차지펌프 회로(10)의 출력전압(VPPI)은 이후의 다이오드(D14 내지 D1n)가 갖는 문턱전압에 해당하는 만큼 전압강하된 후 제 2 노드(K12)로 입력된다. 한편, 인에이블 신호(EN)에 의해 제 2 NMOS 트랜지스터(N10)가 턴온되는 반면 제 3 NMOS 트랜지스터(N11)는 턴오프되므로 제 2 노드(K12)에 인가된 전압은 제 2 비교기(COM12)로 입력된다.
이와 같은 다단계 펄스 발생 회로는 제 2 비교기의 제 2 입력신호(VREFLEVEL)의 전위를 결정해주는 다이오드 체인(13)을 구성하는 다이오드(D11 내지 D1n)의 개수를 각 경우마다 다르게 하면, 다이오드 개수에 해당하는 다이오드의 문턱전압만큼 강하된 전위를 갖는 제 2 비교기의 제 2 입력 전위(VREFLEVEL)가 변화하게 되어 원하는 VPPI 전위를 얻을 수 있게 된다. 이를 위해서는 다이오드 체인(13)의 각 다이오드(D11 내지 D1n)를 온/오프시켜 주는 스위치인 PMOS 트랜지스터(S11 내지 S1n)의 게이드 제어회로인 고전압 래치기(HV 랫치 #1 내지 HV 랫치 #n)가 원하는 단계의 수만큼 필요하게 된다. 그리고, 각 스위치(S11 내지 S1n)를 구동시키는 과정에서 스위치를 구성하는 각 트랜지스터의 크기가 적절하지 않으면 각 트랜지스터(S11 내지 S1n)의 접합과 n-웰이 공통으로 연결되어 있고, 이 트랜지스터(S11 내지 S1n)들의 접합과 각 다이오드(D11 내지 D1n) 게이트의 접합이 공통으로 연결되어 있으므로 기생 캐패시터들의 커플링이 일어나서 회로가 오동작을 일으킬 우려가 있다. 또한, 포지티브 차지펌프 회로(10)의 출력전위(VPPI)가 다이오드 체인을 거쳐 제 2 비교기(COM12)에서 비교된 후 디스차지되는 일련의 피드백 구조를 가지게 되므로써 발생하는 필연적인 지연이 존재하게 되는 문제점이 있다.
따라서, 본 발명은 비교 기준 전압을 발생하기 위한 비교기 및 비교 기준 전압과 차지 펌프 회로의 출력 전압을 비교하는 비교기를 없애므로써 소자의 크기를 감소시키고 피드백 구조를 제거하므로써 회로의 응답 속도를 향상시킬 수 있는 플래쉬 메모리 장치의 다단계 펄스 발생 회로를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리 장치의 다단계 펄스 발생 회로는 일정한 고전위를 발생시키기 위한 포지티브 차지펌프 회로와, 상기 포지티브 차지펌프 회로로부터 발생된 고전압을 강하시키기 위한 다이오드 체인과, 상기 다이오드 체인에 의해 강하된 전위를 패스 또는 차단하기 위한 스위칭 수단과, 상기 포지티브 차지펌프 회로로부터 발생된 고전압 및 외부로부터 공급되는 스위칭 제어신호에 따라 상기 스위칭 수단을 제어하기 위한 고전압 랫치 수단과, 상기 다이오드 체인에 의해 분할되어 공급된 전압을 차지하기 위한 로드 캐패시터를 포함하여 구성되는 것을 특징으로 한다.
도 1은 종래 플래쉬 메모리 장치의 다단계 펄스 발생 회로를 설명하기 위해 도시한 회로도.
도 2는 본 발명에 따른 플래쉬 메모리 장치의 다단계 펄스 발생 회로를 설명하기 위해 도시한 회로도.
도 3은 본 발명의 일 실시예를 설명하기 위한 각 스위칭 신호의 파형을 나타낸 그래프.
도 4는 본 발명의 시뮬레이션 결과를 나타낸 그래프.
<도면의 주요 부분에 대한 부호 설명>
20 : 포지티브 차지펌프 회로 21 : 다이오드 체인
22 : 고전압 랫치 수단 23 : 스위칭 수단
C : 캐패시터
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 플래쉬 메모리 장치의 다단계 펄스 발생 회로를 설명하기 위해 도시한 회로도로서, 다이오드 체인을 구성하는 다이오드의 개수가 8개인 경우의 예이다.
본 발명에 따른 다단계 펄스 발생 회로는 일정한 고전위를 발생시키는 포지티브 차지펌프 회로(20), 포지티브 차지펌프 회로(20)로부터 발생된 고전압(VPPI)을 분할하기 위한 다이오드 체인(21), 다이오드 체인(21)의 각 다이오드(D21 내지 D28)에 의해 분할된 전위들을 패스하기 위한 스위칭 수단(23), 스위칭 수단을 제어하기 위한 고전압 랫치 수단(22) 및 각 다이오드(D21 내지 D28)에 의해 분할되어 공급된 전압을 차지하기 위한 로드 캐패시터(CL)로 구성된다.
회로의 동작을 설명하면 다음과 같다.
포지티브 차지펌프 회로(20)로부터 펌핑되어 출력되는 고전압(VPPI)은 다이오드 체인(21)에 의한 전압 강하에 의해 결정되어 진다. 제 1 내지 제 8 노드(K21 내지 K28)의 전위는 그라운드 레벨로부터 N×Vtd만큼 높은 상대적인 전위를 갖게 된다. 여기에서, N은 다이오드의 개수이고, 다이오드의 문턱전압 Vtd는 모든 다이오드에서 일정하다고 가정한다. 이에 의해 각 노드(K21 내지 K28)의 전위를 식으로 표현하면, VK21= 8×Vtd, VK22= 7×Vtd, VK23= 6×Vtd, VK24= 5×Vtd, VK25= 4×Vtd, VK26= 3×Vtd, VK27= 2×Vtd, VK28= 1×Vtd과 같다. 제 1 내지 제 8노드(K21 내지 K28)는 스위칭 수단(23)을 구성하는 각 NMOS 스위치(N21 내지 N28)에 접속되어져서 각 NMOS 스위치(N21 내지 N28)를 제어하는 고전압 랫치 회로(22)에 의해 필요한 만큼의 전위를 로드 캐패시터(CL)에 전달해준다. 이때, 각 고전압 랫치기(HV 랫치 #1 내지 HV 랫치 #8)는 포지티브 차지펌프 회로(20)의 출력전압(VPPI)에 의해 제어되므로 각 NMOS 스위치(N21 내지 N28)의 게이트를 완전히 턴온시켜주어 제 1 내지 제 8 노드(K21 내지 K28)의 전위를 전압 손실 없이 로드 캐패시터(CL)로 전달하는 역할을 한다.
이러한 회로에 대하여 외부로부터 스위칭 신호(S<1:8>)를 입력하므로써 VPPI를 순차적으로 상승시키거나 하강시킬 수 있게 된다.
도 3은 본 발명의 일 실시예를 설명하기 위한 각 스위칭 신호의 파형을 나타낸 그래프이고, 도 4는 본 발명의 시뮬레이션 결과를 나타낸 그래프이다.
스위칭 제어신호(S<1:7>)에 의해 고전압 랫치기(HV 랫치 #1 내지 HV 랫치 #7)로부터는 저전위의 전압이 출력되도록 하고, 스위칭 제어신호(S<8>)에 의해 고전압 랫치기(HV 랫치 #8)로부터 고전위의 전압이 출력되도록 하면(시점 t1), 제 8 NMOS 스위치(N28)만이 온(on)되고, 로드 캐패시터(CL)로는 제 8 노드(K28)에 인가된 전압만이 전달된다. 스위칭 제어신호(S<1:6, 8>)에 의해 고전압 랫치기(HV 랫치 #1 내지 HV 랫치 #6, HV 랫치 #8)로부터는 저전위의 전압이 출력되도록 하고, 스위칭 제어신호(S<7>)에 의해 고전압 랫치기(HV 랫치 #7)로부터 고전위의 전압이 출력되도록 하면(시점 t2), 제 7 NMOS 스위치(N27)만이 온(on)되고, 로드 캐패시터(CL)로는 제 7 노드(K27)에 인가된 전압만이 전달된다. 이와 같은 방법으로, 스위칭 제어신호(S<1:8>)를 도 3의 시점(t1 내지 t8)과 같이 제어하면 점차 상승된 출력 전압(OUT)을 얻을 수 있다. 시점 t8 이후의 출력 전압 하강도 마찬가지 방법으로 설명될 수 있으며, 각 시점에서 고전압 랫치기(HV 랫치 #1 내지 HV 랫치 #8)의 출력전위(S11 내지 S18) 및 출력 전압(OUT)의 파형은 도 4에 나타낸 바와 같다.
상술한 바와 같이 본 발명에 따르면, 보다 적은 회로 면적으로 다단계 펄스 발생 회로를 구현할 수 있고, 피드백에 의한 지연을 제거하므로써 전체 회로의 동작 속도를 향상시킬 수 있는 효과가 있다.

Claims (3)

  1. 일정한 고전위를 발생시키기 위한 포지티브 차지펌프 회로와,
    상기 포지티브 차지펌프 회로로부터 발생된 고전압을 강하시키기 위한 다이아오드 체인과,
    상기 다이오드 체인에 의해 강하된 전위를 패스 또는 차단하기 위한 스위칭 수단과,
    상기 포지티브 차지펌프 회로로부터 발생된 고전압 및 외부로부터 공급되는 스위칭 제어신호에 따라 상기 스위칭 수단을 제어하기 위한 고전압 랫치 수단과,
    상기 다이오드 체인에 의해 분할되어 공급된 전압을 차지하기 위한 로드 캐패시터를 포함하여 구성되는 것을 특징으로 하는 플래쉬 메모리 장치의 다단계 펄스 발생회로.
  2. 제 1 항에 있어서,
    상기 스위칭 수단은 NMOS 트랜지스터를 이용하여 구성되는 것을 특징으로 하는 플래쉬 메모리 장치의 다단계 펄스 발생 회로.
  3. 제 1 항에 있어서,
    상기 고전압 랫치 수단은 레벨 쉬프터를 이용하여 구성하는 것을 특징으로 하는 플래쉬 메모리 장치의 다단계 펄스 발생 회로.
KR1019980045512A 1998-10-28 1998-10-28 플래쉬메모리장치의다단계펄스발생회로 KR100301597B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045512A KR100301597B1 (ko) 1998-10-28 1998-10-28 플래쉬메모리장치의다단계펄스발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045512A KR100301597B1 (ko) 1998-10-28 1998-10-28 플래쉬메모리장치의다단계펄스발생회로

Publications (2)

Publication Number Publication Date
KR20000027560A KR20000027560A (ko) 2000-05-15
KR100301597B1 true KR100301597B1 (ko) 2001-09-06

Family

ID=19555894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045512A KR100301597B1 (ko) 1998-10-28 1998-10-28 플래쉬메모리장치의다단계펄스발생회로

Country Status (1)

Country Link
KR (1) KR100301597B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100427536B1 (ko) * 2001-12-26 2004-04-28 주식회사 하이닉스반도체 프로텍션 회로
KR100655430B1 (ko) 2005-11-17 2006-12-08 삼성전자주식회사 플래시 메모리 장치 및 그것의 워드 라인 인에이블 방법
KR20120061574A (ko) 2010-12-03 2012-06-13 에스케이하이닉스 주식회사 펌프회로 및 이를 구비한 반도체 메모리 장치

Also Published As

Publication number Publication date
KR20000027560A (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
US6188590B1 (en) Regulator system for charge pump circuits
US6927441B2 (en) Variable stage charge pump
US7880446B2 (en) Adaptive frequency compensation for DC-to-DC converter
US7579902B2 (en) Charge pump for generation of multiple output-voltage levels
KR100725380B1 (ko) 반도체 메모리 장치의 전압 발생 회로, 이를 포함하는반도체 메모리 장치 및 반도체 메모리 장치의 전압 발생방법
US20070211502A1 (en) Voltage step-up circuit and electric appliance therewith
KR20020048264A (ko) 펌핑 전압 레귤레이션 회로
US7855591B2 (en) Method and system for providing a charge pump very low voltage applications
US6229385B1 (en) Control feature for IC without using a dedicated pin
US10536076B2 (en) Charge pump control circuit
US7479811B2 (en) Sample/hold circuit module
US20160241218A1 (en) Semiconductor device
KR100520682B1 (ko) 반도체 소자의 고전압 스위치 회로
KR100290481B1 (ko) 플래쉬 메모리 장치용 다단계 펄스 발생 회로
KR100301597B1 (ko) 플래쉬메모리장치의다단계펄스발생회로
US6175221B1 (en) Frequency sensing NMOS voltage regulator
KR20060067772A (ko) 레벨 쉬프터 및 레벨 쉬프팅 방법
US20240039402A1 (en) Power converter control
KR20230020797A (ko) 차지 펌프 회로를 포함하는 반도체 장치
US7847617B2 (en) Charge pump and method for operating the same
US7315194B2 (en) Booster circuit
US5883505A (en) Driver circuit for MOS transistor switches in switching regulators and related methods
KR0137437B1 (ko) 챠지 펌프회로의 출력전압 조절회로
KR100418719B1 (ko) 플래쉬 메모리 장치의 펌핑 회로
CN114189151B (zh) Dc-dc升压变换器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee