CN107481748B - 一种字线电压生成电路、半导体器件及电子装置 - Google Patents

一种字线电压生成电路、半导体器件及电子装置 Download PDF

Info

Publication number
CN107481748B
CN107481748B CN201610398818.2A CN201610398818A CN107481748B CN 107481748 B CN107481748 B CN 107481748B CN 201610398818 A CN201610398818 A CN 201610398818A CN 107481748 B CN107481748 B CN 107481748B
Authority
CN
China
Prior art keywords
signal
word line
line voltage
switching element
high level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610398818.2A
Other languages
English (en)
Other versions
CN107481748A (zh
Inventor
权彝振
倪昊
赵子鉴
程昱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610398818.2A priority Critical patent/CN107481748B/zh
Priority to US15/473,226 priority patent/US9990963B2/en
Priority to EP17173735.6A priority patent/EP3255636A1/en
Publication of CN107481748A publication Critical patent/CN107481748A/zh
Application granted granted Critical
Publication of CN107481748B publication Critical patent/CN107481748B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供一种字线电压生成电路、半导体器件及电子装置。该字线电压生成电路包括开关电路，配置为基于输入信号与高电平信号或低电平信号导通，以输出高电平信号或低电平信号作为所述字线电压；驱动信号控制电路，所述驱动信号控制电路配置为基于所述输入信号控制施加在所述开关电路上的驱动信号，其中，所述开关电路在所述驱动信号作用下与所述高电平信号或低电平信号导通，并且所述开关电路在与所述高电平导通时，基于所述驱动信号控制所述字线电压的上升速度。

Description

一种字线电压生成电路、半导体器件及电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种字线电压生成电路、半导体器件及电子装置。
背景技术
多次可编程存储器((Multi-Time Program Memory，MTP)，相比于单次可编程存储器(one time program Memory，OTP)来说，具有可多次进行数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，已逐渐成为个人电脑、电子设备、移动存储等领域所广泛采用的一种存储器器件。
PMOS类型的MTP存储器需要专门的字线升压速度或升压台阶来达到目标电压，例如为1V/1us，太慢或太快的字线升压速度都不能实现良好的编程。目前的字线电压生成电路利用长沟道PMOS晶体管作为限流器来控制升压速度，其需要通过高压开关来控制每个限流器，从而控制升压速度。例如使用5个长沟道PMOS晶体管作为限流器，并通过开关来选择PMOS晶体管的数量进而实现不同的升压速度。这种方法需要固定长度的沟道尺寸，并且为每个限流器设置开关，使得升压速度的控制变得复杂。并且这种方法不能实现均匀的升压速度，并且高压电源不同也会影响升压速度控制。这种方法在开始阶段升压较快，最后阶段升压较慢，不能均匀地稳定在1V/1us，因而不能实现良好的编程。
因此，有必要提出一种的新的字线电压生成电路，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明一方面提供一种字线电压生成电路，用于生成字线编程偏压，该字线电压生成电路包括：开关电路，配置为基于输入信号与高电平信号或低电平信号导通，以输出高电平信号或低电平信号作为所述字线电压；驱动信号控制电路，所述驱动信号控制电路配置为基于所述输入信号控制施加在所述开关电路上的驱动信号，其中，所述开关电路在所述驱动信号作用下与所述高电平信号或低电平信号导通，并且所述开关电路在与所述高电平导通时，基于所述驱动信号控制所述字线电压的上升速度。
进一步地，所述开关电路包括串联连接在所述高电平信号和低电平信号之间的第一开关元件和第二开关元件，在所述第一开关元件和第二开关元件之间设置有字线电压输出节点，所述第一开关元件设置在所述高电平信号和所述字线电压输出节点之间，所述第二开关元件设置在所述低电平信号和所述字线电压输出节点之间。
进一步地，所述驱动信号控制电路配置为基于所述输入信号控制施加在所述第一开关元件上的第一驱动信号和施加在所述第二开关元件上的第二驱动信号，以使所述第一开关元件和第二开关元件其中之一导通，其中另一断开。
进一步地，所述驱动信号控制电路配置为在所述输入信号为高电平时使所述第一驱动信号为所述第一开关元件的导通电压；
所述驱动信号控制电路配置为在所述输入信号为低电平时使所述第二驱动信号为所述第二开关元件的导通电压。
进一步地，所述第一开关元件为PMOS晶体管，所述第二开关元件为NMOS晶体管。
进一步地，在所述输入信号为高电平时所述第一驱动信号为0.3～0.8V。
进一步地，在所述第一开关元件导通时，所述字线电压输出节点的电压上升速度与所述第一驱动信号的大小相关。
进一步地，还包括偏压信号生成电路，所述偏压信号生成电路配置为生成偏压信号，所述第一驱动信号配置为在所述输入信号为高电平时基于所述偏压信号生成。
进一步地，所述偏压信号生成电路包括：内部偏压信号生成电路，所述内部偏压信号生成电路配置为生成内部偏压信号；外部偏压信号生成电路，所述外部偏压信号生成电路配置为生成外部偏压信号；偏压信号选择电路，偏压信号选择电路配置为选择所述内部偏压信号和外部偏压信号其中之一作为所述偏压信号。
进一步地，所述偏压信号为0.3～1.0V。
本发明提出的字线电压生成电路，通过驱动信号的大小开控制字线电压的上升速度，从而不仅可以实现良好的编程性能，而且无需再固定晶体管的尺寸。
本发明另一方面提供一种半导体器件，该半导体器件包括字线电压生成电路以及所述字线电压生成电路连接的存储单元，其中所述字线电压生成电路包括开关电路，配置为基于输入信号与高电平信号或低电平信号导通，以输出高电平信号或低电平信号作为所述字线电压；驱动信号控制电路，所述驱动信号控制电路配置为基于所述输入信号控制施加在所述开关电路上的驱动信号，其中，所述开关电路在所述驱动信号作用下与所述高电平信号或低电平信号导通，并且所述开关电路在与所述高电平导通时，基于所述驱动信号控制所述字线电压的上升速度。
本发明提出的半导体器件由于线电压生成电路通过驱动信号的大小开控制字线电压的上升速度，因而可以实现良好的编程性能。
本发明再一方面提供一种电子装置，其包括半导体器件以及与所述半导体器件相连接的电子组件，所述半导体器件包括字线电压生成电路以及所述字线电压生成电路连接的存储单元，其中所述字线电压生成电路包括开关电路，配置为基于输入信号与高电平信号或低电平信号导通，以输出高电平信号或低电平信号作为所述字线电压；驱动信号控制电路，所述驱动信号控制电路配置为基于所述输入信号控制施加在所述开关电路上的驱动信号，其中，所述开关电路在所述驱动信号作用下与所述高电平信号或低电平信号导通，并且所述开关电路在与所述高电平导通时，基于所述驱动信号控制所述字线电压的上升速度。
本发明提出的电子装置，由于其具有的半导体器件可以实现良好的编程性能，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了目前一种字线电压生成电路的电路示意图；
图2示出了根据本发明一实施方式的字线电压生成电路的结构框图；
图3示出了根据本发明一实施方式的字线电压生成电路的电路示意图；
图4示出了根据本发明一实施方式的内部偏压生成电路的电路示意图；
图5示出图1和图3所示的字线电压生成电路的仿真结果示意图；
图6示出了根据本发明一实施方式的电子装置的结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
图1示出目前一种字线电压生成电路。如图1所示，该字线电压生成电路包括串联在高压工作电源VPP(例如提供7V左右的电压)和地端VSS之间的五个PMOS晶体管P1、P2、P3、P4、P5和一个NMOS晶体管N1，高压开关SW0的第一输入端与高压工作电源VPP连接，第二输入端与输入信号INPUT连接，第一输出端与P1、P2、P3、P4、P5、N1的栅端连接，当输入信号为高电平时，SW0的第一输出端为低电平，P1、P2、P3、P4、P5导通，N1关断，VWL(字线电平)输出VPP。其中PMOS晶体管P1、P2、P3、P4、P5为长沟道晶体管，用作限流器(current limiter)，通过开关SW1～SW4选择PMOS晶体管的数量进而实现不同的升压速度。这种方法P1～P5需要固定长度的沟道尺寸，并且为每个限流器设置开关，使得升压速度的控制变得复杂。并且如图5仿真结果所示，这种方法不能实现均匀的升压速度，其在开始阶段升压较快，最后阶段升压较慢，不能均匀地稳定在1V/1us。此外，高压电源(VPP)的电平发生变换，升压速度也会受到影响且不能良好控制。因而这种方法不能实现良好的编程。
本发明针对如诸如图1所示的字线电压生成电路存在的问题，进行了改进，如图2所示，本发明提出的字线电压生成电路包括开关电路100、驱动信号控制电路200和偏压信号生成电路300。
其中，开关电路100为基于输入信号与高电平信号或低电平信号导通，以输出高电平信号VPP或低电平信号VSS作为所述字线电压。具体地，开关电路100包括串联连接在高电平信号VPP和低电平信号VSS之间的第一开关元件101和第二开关元件102，在第一开关元件101和第二开关元件102之间设置有字线电压输出节点VWL，第一开关元件101设置在所述高电平VPP和字线电压输出节点VWL之间，第二开关元件102设置在低电平VSS和字线电压输出节点VWL之间。
驱动信号控制电路102为基于所述输入信号Input控制施加在所述开关电路100上的驱动信号，以使开关电路100在所述驱动信号作用下与所述高电平信号VPP或低电平信号VSS导通，并且所述开关电路在与所述高电平信号VPP导通时，基于所述驱动信号控制所述字线电压的上升速度。具体地，驱动信号控制电路200配置为基于所述输入信号Input控制施加在第一开关元件101上的第一驱动信号和施加在第二开关元件102上的第二驱动信号，以使第一开关元件101和第二开关元件102其中之一导通，其中另一断开。
进一步地，驱动信号控制电路200配置为在所述输入信号Input为高电平时使所述第一驱动信号为所述第一开关元件的导通电压，以使第一开关元件101导通；驱动信号控制电路200配置为在输入信号Input为低电平时使第二驱动信号为所述第二开关元件的导通电压，以使所述第二开关元件102导通。并且，在第一开关元件101导通时，所述字线电压输出节点VWL的电压上升速度与所述第一驱动信号的大小相关。
此外，本发明的字线电压生成电路还包括偏压信号生成电路300用于生成偏压信号，所述第一驱动信号配置为在所述输入信号为高电平时基于所述偏压信号生成。
具体地，偏压信号生成电路300包括内部偏压信号生成电路301，所述内部偏压信号301生成电路配置为生成内部偏压信号；外部偏压信号生成电路302，所述外部偏压信号生成电路302配置为生成外部偏压信号；偏压信号选择电路303，偏压信号选择电路303配置为选择所述内部偏压信号和外部偏压信号其中之一作为所述偏压信号。
本发明提出的字线电压生成电路，通过驱动信号的大小开控制字线电压的上升速度，从而不仅可以实现良好的编程性能，而且无需再固定晶体管的尺寸。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
图3示出了根据本发明一实施方式的字线电压生成电路的电路示意图；图4示出了本发明一实施方式的内部偏压信号生成电路的电路示意图。下面结合图3和图4来详细说明本发明的字线电压生成电路。
如图3所示，本实施例提出的字线电压生成电路包括开关电路100、驱动信号控制电路200和偏压信号生成电路300。
其中开关电路包括第一开关晶体管P1和第二开关晶体管N1，其中P1为MOS晶体管，其源端与高压工作电源VPP(例如为6～7V)连接，漏端字线电压输出节点VWL连接，栅端与第一驱动信号连接。N1为NMOS晶体管，其漏端与字线电压输出节点VWL连接。源端与低电平信号VSS(例如地端GND)连接，栅端与第二驱动信号连接。第一开关晶体管P1和第二开关晶体管N1在第一驱动信号和第二驱动信号作用下，其中一个导通，另一个关断。在本实施例中，当输入信号Input为高电平时，第一开关晶体管P1导通，字线电压输出节点VWL输出VPP，当输入信号Input为低电平时，第二开关晶体管N1导通，字线电压输出节点VWL输出低电平，例如为0V。
驱动信号控制电路200用于控制所述第一驱动信号和第二驱动信号，从而控制所述第一开关晶体管P1和第二开关晶体管N1的导通和关断，并且通过控制所述第一驱动信号的大小，来控制所述第一开关晶体管P1的导通速度，实现对所述字线电压上升速度的控制。
如图3所示，在本实施例中，驱动信号控制电路200包括PMOS晶体管P2、P3、NMOS晶体管N2、N3、N4、N5以及高压开关SW0、反相器INV1。其中，反相器INV1的输入端与输入信号Input连接，输出端与N3、P3的栅端俩接，用于控制N3、P3的导通。P3的源端与偏压信号生成电路连接，漏端与N3、N4的漏端俩接，N3、N4、N5的源端接地，N4的栅端与漏端短接，并且与N5的栅端连接。N5的漏端与N2的源端连接。N2的栅端与工作电源VDD连接，漏端与P2的漏端连接。P2源端与高压工作电源VPP连接，栅端与漏端短接用于输出第一驱动信号。高压开关SW0的第一输入端与高压工作电源VPP连接，第二端与输入信号Input连接，输出端一个空载，一个用于输出第二驱动信号。
在本实施例中，当输入信号Input为高电平时，第二驱动信号为低电平，N2关断。输入信号Input经过反相器INV1转变为低电平使P3导通，N3关断，此时N4、N5上的电压为偏压信号生成电路300产生的偏压信号，例如为0.3～1.0V，这使得N4、N5饱和导通并组成电流镜结构，P2饱和导通，并且输出0.3～0.8V的第一驱动信号，使得第一开关晶体管P1导通，并且P1的导通电流与第一驱动信号的大小相关，通过控制第一驱动信号的大小即可控制字线电压VWL的上升速度，比如使其以1V/1us的稳定速度均匀上升，最终输出VPP，这样可以实现更好的编程性能。
当输入信号Input为低电平时，高压开关SW0输出高电平，第二开关晶体管N1导通，字线电压输出节点VWL输出低电平，例如为0V。同时，输入信号Input经过反相器INV1的反相，转变为高电平，使得P3关断，从而切断偏压信号的输入，N3导通，N4、N5栅端为低电平，N4、N5关断，P1和P2栅端上的第一驱动信号大于1V，P1、P2关断。
偏压信号生成电路300用于输出可变的偏压信号，例如0.3V～1.0V的偏压信号，以产生一定范围的第一驱动信号，从而控制字线电压的上升速度。在本实施例中，偏压信号生成电路300包括内部偏压信号生成电路Int.VREF，用于产生内部偏压信号；外部偏压信号生成电路Ext.VREF，用于产生外部偏压信号；偏压信号选择电路，用于选择内部偏压信号和外部偏压信号。在本实施例中，偏压信号选择电路包括反相器INV2、开关晶体管N6、开关晶体管P4，反相器输入端与选择信号OPT连接，输出端与开关晶体管N6、开关晶体管P4的栅端连接，开关晶体管N6的漏端与内部偏压信号生成电路Int.VREF连接，源端与输出端连接，开关晶体管P4的漏端与外部偏压信号生成电路Ext.VREF连接，源端与输出端连接。通过选择信号OPT开控制开关晶体管N6、开关晶体管P4的导通和关断，从而选择输出内部偏压信号还是输出外部偏压信号。
内部偏压信号生成电路Int.VREF和外部偏压信号生成电路Ext.VREF可以根据需要选择各种合适的电路。图4示例性示出一种内部偏压信号生成电路Int.VREF。其在使能信号EN作用下，可以选择不同数量的分压电压从而选择输出不同的内部偏压信号，示例性地，在本实施例中，每一分压电阻可产生0.05V的偏压，该内部偏压信号生成电路Int.VREF可以输出0.2V～1.2V的内部偏压信号。
本实施例的字线电压生成电路，通过选择不同的大小的偏压信号，进而产生不同大小的驱动信号，通过驱动信号的大小来控制字线电压的上升速度，使其均匀稳定上升，以实现更好的编程性能。图5示出了图3所示字线电压生成电路的仿真结果示意图。如图5所示，本实施例的字线电压生成电路，字线电压上升速度在字线电压上升的整个阶段，比如初始阶段、结尾阶段都一致，并且通过控制驱动信号的大小可以控制电压的上升速度。此外，当高压工作电源VPP的电平发生变化时，比如从6V变为7V时，本实施例的字线电压生成电路，其字线电压上升速度仍能在字线电压上升的整个阶段，比如初始阶段、结尾阶段都一致，实现了良好控制。
实施例二
本发明还提供一种半导体器件，该半导体器件包括字线电压生成电路以及与所述字线电压生成电路连接的存储单元。示例性地，在本实施例中，该存储单元为PMOS类型的多次可编程存储器。
其中，所述字线电压生成电路包括开关电路，配置为基于输入信号与高电平信号或低电平信号导通，以输出高电平信号或低电平信号作为所述字线电压；驱动信号控制电路，所述驱动信号控制电路配置为基于所述输入信号控制施加在所述开关电路上的驱动信号，其中，所述开关电路在所述驱动信号作用下与所述高电平信号或低电平信号导通，并且所述开关电路在与所述高电平导通时，基于所述驱动信号控制所述字线电压的上升速度。
本发明提出的半导体器件由于线电压生成电路通过驱动信号的大小开控制字线电压的上升速度，因而可以实现良好的编程性能。
实施例三
本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件包括字线电压生成电路以及与所述字线电压生成电路连接的存储单元。示例性地，在本实施例中，该存储单元为PMOS类型的多次可编程存储器。
其中，所述字线电压生成电路包括开关电路，配置为基于输入信号与高电平信号或低电平信号导通，以输出高电平信号或低电平信号作为所述字线电压；驱动信号控制电路，所述驱动信号控制电路配置为基于所述输入信号控制施加在所述开关电路上的驱动信号，其中，所述开关电路在所述驱动信号作用下与所述高电平信号或低电平信号导通，并且所述开关电路在与所述高电平导通时，基于所述驱动信号控制所述字线电压的上升速度。
其中，该电子组件，可以为分立器件、集成电路等任何电子组件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。
其中，图6示出手机的示例。手机600的外部设置有包括在外壳601中的显示部分602、操作按钮603、外部连接端口604、扬声器605、话筒606等。
本发明实施例的电子装置，由于其具有的半导体器件可以实现良好的编程性能，因此该电子装置同样具有类似的优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种字线电压生成电路，用于生成字线电压，其特征在于，包括：
开关电路，配置为基于输入信号与高电平信号或低电平信号导通，以输出高电平信号或低电平信号作为所述字线电压，所述开关电路包括第一开关元件和第二开关元件；
驱动信号控制电路，所述驱动信号控制电路配置为基于所述输入信号控制施加在所述第一开关元件上的第一驱动信号和施加在所述第二开关元件上的第二驱动信号，以使所述第一开关元件和第二开关元件其中之一导通，其中另一断开；
偏压信号生成电路，所述偏压信号生成电路配置为生成偏压信号，所述第一驱动信号配置为在所述输入信号为高电平时基于所述偏压信号生成，且所述第一驱动信号的大小与所述偏压信号的大小关联，从而基于所述偏压信号的大小控制所述第一驱动信号的大小，进而基于所述第一驱动信号的大小控制所述字线电压的上升速度。
2.根据权利要求1所述的字线电压生成电路，其特征在于，所述第一开关元件和第二开关元件串联连接在所述高电平信号和低电平信号之间，在所述第一开关元件和第二开关元件之间设置有字线电压输出节点，所述第一开关元件设置在所述高电平信号和所述字线电压输出节点之间，所述第二开关元件设置在所述低电平信号和所述字线电压输出节点之间。
3.根据权利要求1所述的字线电压生成电路，其特征在于，所述驱动信号控制电路配置为在所述输入信号为高电平时使所述第一驱动信号为所述第一开关元件的导通电压；
所述驱动信号控制电路配置为在所述输入信号为低电平时使所述第二驱动信号为所述第二开关元件的导通电压。
4.根据权利要求3所述的字线电压生成电路，其特征在于，所述第一开关元件为PMOS晶体管，所述第二开关元件为NMOS晶体管。
5.根据权利要求4所述的字线电压生成电路，其特征在于，在所述输入信号为高电平时所述第一驱动信号为0.3～0.8V。
6.根据权利要求5所述的字线电压生成电路，其特征在于，在所述第一开关元件导通时，所述字线电压输出节点的电压上升速度与所述第一驱动信号的大小相关。
7.根据权利要求1所述的字线电压生成电路，其特征在于，所述偏压信号生成电路包括：
内部偏压信号生成电路，所述内部偏压信号生成电路配置为生成内部偏压信号；
外部偏压信号生成电路，所述外部偏压信号生成电路配置为生成外部偏压信号；
偏压信号选择电路，偏压信号选择电路配置为选择所述内部偏压信号和外部偏压信号其中之一作为所述偏压信号。
8.根据权利要求7所述的字线电压生成电路，其特征在于，所述偏压信号为0.3～1.0V。
9.一种半导体器件，其特征在于，包括权利要求1-8中的任一项所述的字线电压生成电路以及与所述字线电压生成电路连接的存储单元。
10.一种电子装置，其特征在于，包括权利要求9所述的半导体器件以及与所述半导体器件相连接的电子组件。
CN201610398818.2A 2016-06-07 2016-06-07 一种字线电压生成电路、半导体器件及电子装置 Active CN107481748B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610398818.2A CN107481748B (zh) 2016-06-07 2016-06-07 一种字线电压生成电路、半导体器件及电子装置
US15/473,226 US9990963B2 (en) 2016-06-07 2017-03-29 Word line voltage generator for multiple-time programmable memory
EP17173735.6A EP3255636A1 (en) 2016-06-07 2017-05-31 Word line voltage generator for multiple-time programmable memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610398818.2A CN107481748B (zh) 2016-06-07 2016-06-07 一种字线电压生成电路、半导体器件及电子装置

Publications (2)

Publication Number Publication Date
CN107481748A CN107481748A (zh) 2017-12-15
CN107481748B true CN107481748B (zh) 2020-06-05

Family

ID=58992708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610398818.2A Active CN107481748B (zh) 2016-06-07 2016-06-07 一种字线电压生成电路、半导体器件及电子装置

Country Status (3)

Country Link
US (1) US9990963B2 (zh)
EP (1) EP3255636A1 (zh)
CN (1) CN107481748B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1675718A (zh) * 2002-06-18 2005-09-28 爱特梅尔股份有限公司 存储器编程用的行译码器电路
CN101101791A (zh) * 2006-07-07 2008-01-09 尔必达存储器株式会社 非易失性存储器及其控制方法
CN104008774A (zh) * 2013-02-27 2014-08-27 台湾积体电路制造股份有限公司 字线驱动器及相关方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3179848B2 (ja) * 1992-03-27 2001-06-25 三菱電機株式会社 半導体記憶装置
JP3410084B2 (ja) * 2001-09-20 2003-05-26 沖電気工業株式会社 電圧トランスレータ
JP3466593B2 (ja) * 2001-09-20 2003-11-10 沖電気工業株式会社 電圧トランスレータ回路
US6798275B1 (en) * 2003-04-03 2004-09-28 Advanced Micro Devices, Inc. Fast, accurate and low power supply voltage booster using A/D converter
KR100655430B1 (ko) * 2005-11-17 2006-12-08 삼성전자주식회사 플래시 메모리 장치 및 그것의 워드 라인 인에이블 방법
JP2010140534A (ja) * 2008-12-10 2010-06-24 Toshiba Corp 半導体記憶装置
FR2958441B1 (fr) * 2010-04-02 2012-07-13 Soitec Silicon On Insulator Circuit pseudo-inverseur sur seoi
US8755239B2 (en) * 2011-11-17 2014-06-17 Texas Instruments Incorporated Read assist circuit for an SRAM
KR102109416B1 (ko) * 2013-05-21 2020-05-12 삼성전자주식회사 서브 워드라인 드라이버를 갖는 반도체 메모리 장치 및 그것의 구동방법
TWI588827B (zh) * 2015-02-06 2017-06-21 円星科技股份有限公司 隨機存取記憶體與記憶體存取方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1675718A (zh) * 2002-06-18 2005-09-28 爱特梅尔股份有限公司 存储器编程用的行译码器电路
CN101101791A (zh) * 2006-07-07 2008-01-09 尔必达存储器株式会社 非易失性存储器及其控制方法
CN104008774A (zh) * 2013-02-27 2014-08-27 台湾积体电路制造股份有限公司 字线驱动器及相关方法

Also Published As

Publication number Publication date
EP3255636A1 (en) 2017-12-13
US9990963B2 (en) 2018-06-05
US20170352389A1 (en) 2017-12-07
CN107481748A (zh) 2017-12-15

Similar Documents

Publication Publication Date Title
CN107731261B (zh) 具有升压能力的微型反熔丝电路的内存系统
US10192594B2 (en) Semiconductor device
US8446784B2 (en) Level shifting circuit
TWI430579B (zh) 電壓位準移位器、電壓位準移位方法以及積體電路
KR101931408B1 (ko) 레벨 시프트 회로, 반도체 장치
JP5342324B2 (ja) 昇圧回路
US8471537B2 (en) Low power high voltage regulator for non-volatile memory device
US9330747B2 (en) Non-volatile latch using spin-transfer torque memory device
CN107070444B (zh) 具有细粒度功率门控的非易失性铁电逻辑
US9922702B1 (en) Apparatus for improving read stability
CN107665725B (zh) 电力开关电路
AU2016320677A1 (en) Power gating devices and methods
JP2013188085A (ja) 昇圧回路
CN107481759B (zh) 一种外部双电压输入选择开关电路及电子装置
CN107481748B (zh) 一种字线电压生成电路、半导体器件及电子装置
US10103732B1 (en) Low power voltage level shifter circuit
CN107644659B (zh) 一种多时序可编程存储器及电子装置
KR20080101168A (ko) 반도체 소자의 전압 스위치 회로
CN106981303B (zh) 参考电流获取单元、只读存储器及电子装置
TWI448076B (zh) 可承載高電壓之輸出緩衝器
CN112929015B (zh) 开关电路
CN107437434B (zh) 高压电平位移电路和非易失性存储器
JP2017010604A (ja) メモリ回路
CN107481745B (zh) 一种负升压电路、半导体器件及电子装置
US7372308B2 (en) High-voltage generation circuits and nonvolatile semiconductor memory device with improved high-voltage efficiency and methods of operating

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant