CN1953330B - 延迟电路和使用它的视频信号处理电路 - Google Patents

延迟电路和使用它的视频信号处理电路 Download PDF

Info

Publication number
CN1953330B
CN1953330B CN2006101593423A CN200610159342A CN1953330B CN 1953330 B CN1953330 B CN 1953330B CN 2006101593423 A CN2006101593423 A CN 2006101593423A CN 200610159342 A CN200610159342 A CN 200610159342A CN 1953330 B CN1953330 B CN 1953330B
Authority
CN
China
Prior art keywords
signal
mos transistor
discharge
switched capacitor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101593423A
Other languages
English (en)
Other versions
CN1953330A (zh
Inventor
芹泽俊介
坂田哲男
女屋正人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1953330A publication Critical patent/CN1953330A/zh
Application granted granted Critical
Publication of CN1953330B publication Critical patent/CN1953330B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
    • H04N11/12—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only
    • H04N11/14—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system
    • H04N11/16—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system the chrominance signal alternating in phase, e.g. PAL-system
    • H04N11/165—Decoding means therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
    • H04N11/18—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous and sequential signals, e.g. SECAM-system
    • H04N11/186—Decoding means therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Processing Of Color Television Signals (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Networks Using Active Elements (AREA)

Abstract

一种延迟电路，减轻漏极和衬底间的寄生电容，它包括：开关电容器组，具有多个开关电容器单元，开关电容器单元有用于充电和放电的晶体管以及连接到这些晶体管的源极的电容元件，开关电容器组进行连接，以使输入信号对用于充电的各个晶体管的漏极共同地输入并且使电容元件被充电，同时从用于放电的各个晶体管的漏极使电容元件放电而将输出信号输出；以及开关控制单元，通过控制用于充电和放电的各个晶体管的栅极的导通/截止而使各个电容元件基于输入信号被依次充电，同时使在该依次充电时上次充电过的电容元件放电，从而将输出信号依次输出，在相邻的两个所述开关电容器单元中，使双方的用于充电和放电的晶体管之间相邻，使双方的用于充电和放电的晶体管的漏极共用。

Description

延迟电路和使用它的视频信号处理电路
技术领域
本发明涉及使用开关电容器电路使输入信号延迟的延迟电路和使用它的视频信号处理电路。
背景技术
作为世界上采用的模拟彩色电视制式，大致划分为在日本和中北美主要采用NTSC(National Television Standards Committee)制式，在西欧各国主要采用PAL(Phase Alternation by Line)制式，在东欧各国主要采用SECAM(Sequential Couleur A Memoire)制式。NTSC制式是水平方向的扫描线数为525条每秒30帧的隔行扫描，水平扫描频率为15.75kHz，垂直扫描频率为60Hz。PAL制式是水平方向的扫描线为625条，使相位对每条扫描线进行反转，每秒25帧的隔行扫描。SECAM制式是水平方向的扫描线数为625条，每秒25帧的隔行扫描。这样，无论NTSC、PAL、SECAM哪一种制式，基本上都进行隔行扫描，如图8所示，通过将1帧分为奇数场和偶数场的两次进行扫描，传输一幅画面。详细来说，在隔行扫描中，将奇数场的全部扫描线每隔一条扫描线从画面的上方至下方进行扫描。然后，将奇数场的最后的扫描线的扫描在一半时中止，将偶数场的全部扫描线从上至下进行扫描，以填补奇数场的全部扫描线之间。
此外，在NTSC、PAL、SECAM制式中，采用不将摄像机摄像的R(红)、G(绿)、B(蓝)的视频信号以原有的制式传送，将该视频信号变换为表现画面亮度的亮度信号Y和表现画面的颜色的浓淡程度的色度信号C，进而传送将亮度信号Y和色度信号C合成的复合信号SC的制式。图9是表示色度信号C、亮度信号Y、复合信号SC的一例波形图的图。图9(a)所示的色度信号C是将从R信号及B信号减去亮度信号Y所得的两个色差信号R-Y、B-Y变换到相互正交的I·Q信号(NTSC制式的情况)或U·V信号(PAL制式的情况)，同时将它们合成并进行振幅调制的信号。此外，色度信号C包含色同步信号BS和载波色信号CA。再有，色同步信号BS是作为载波色信号CA的相位和振幅的基准的信号，载波色信号CA是相位表示色调而振幅表示色度的信号。图9(b)所示的亮度信号Y包含水平同步信号HSYNC和亮度信号YA。再有，水平同步信号HSYNC是表示水平方向的一条扫描线开始的信号，相邻的两个水平同步信号HSYNC之间的期间被称为‘1H期间(1水平扫描期间：约64μsec)’。此外，亮度信号YA是表示亮度的内容的信号。图9(c)所示的复合信号SC是将图9(a)所示的色度信号C和图9(b)所示的亮度信号Y合成后的信号。详细来说，复合信号SC成为将色度信号C的色同步信号BS与亮度信号Y的后沿重叠，同时将色度信号C的载波色信号CA重叠在亮度信号YA上的波形。
可是，在国外使用的PAL、SECAM制式中，在接收端的视频信号处理电路中，通过使解调的色差信号R-Y、B-Y比天线接收的视频信号延迟1H期间，同时将该1H期间延迟后的信号与最新的色差信号R-Y、B-Y合成，从而除去传输路径中的失真，同时确定通过行(line)校正而使全部扫描线的色差信息一致。这样，作为用于1H期间延迟的电路(以下，称为1H延迟电路)，至今是使用CCD(Charged Coupled Device)延迟元件的类型为主流(例如，参照以下所示的专利文献1)。
但是，用于1H延迟电路的CCD延迟元件以外的视频信号处理电路至今仍以容易处理模拟信号的双极处理工艺而被专门设计、制造，但如果变更为使用双极和CMOS两者的下一代的BiCMOS工艺处理，则包含CCD延迟元件而将该视频信号处理电路一芯片化，从而可低价地设计、制造。此外，作为1H延迟电路，还提出了代用比CCD延迟元件更便宜并且至今为止作为模拟滤波器而被专门使用的‘开关电容器电路’。
图10是表示使用了开关电容器电路的延迟电路的以往的结构例的图。再有，图10所示的延迟电路，为了简化说明，使开关电容器单元为两组设置的结构，但开关电容器单元的数根据必要的延迟时间而变化。
NMOS晶体管M1、M2的双方的源极被共用连接，在其源极上连接电容元件C1，构成一组开关电容器单元703a。同样地，NMOS晶体管M3、M4的双方的源极被共用连接，在其源极上连接电容元件C2，构成一组开关电容器单元703b。再有，对NMOS晶体管M1、M3的漏极施加延迟对象的输入电压VIN，NMOS晶体管M2、M4的漏极连接到电压跟随器702的非反转输入端子。
即，在开关电容器单元703a中，NMOS晶体管M1作为基于输入信号IN使电容元件C1充电的充电用MOS晶体管而起作用，NMOS晶体管M2作为使电容元件C1放电并将输出信号OUT输出的放电用晶体管而起作用。此外，在开关电容器单元703b中，NMOS晶体管M3作为基于输入信号IN使电容元件C2充电的充电用MOS晶体管而起作用，NMOS晶体管M4作为使电容元件C2放电并将输出信号OUT输出的放电用MOS晶体管而起作用。
而且，在这样的延迟电路中，设置用于控制NMOS晶体管M1～M4的栅极的导通/截止的开关控制电路701。再有，开关控制电路701对NMOS晶体管M1的栅极供给开关信号SW1，对NMOS晶体管M2、M3的栅极供给开关信号SW2，对NMOS晶体管M4的栅极供给开关信号SW3。通过这样的结构，在电压跟随器702中，将输入电压VIN延迟了NMOS晶体管M1～M4的开关周期部分的输出电压OUT被输出。
图11是表示图10所示的延迟电路的动作例的定时图。再有，在以时刻T0～T5划分的各期间中，假设输入电压VIN的电平向D0～D4变动(参照图11(a))。此外，在以时刻T0～T5划分的各期间与NMOS晶体管M1～M4的开关周期对应。
首先，在时刻T0，供给到NMOS晶体管M1～M4的栅极的开关信号SW1～SW3为‘L、H、L’，直至时刻T1为止都持续该状态(参照图11(b)～图11(d))。即，在时刻T0，NMOS晶体管M1、M4截止，NMOS晶体管M2、M3导通，直至时刻T1为止都持续该状态(参照图11(e)～图11(g))。因此，在时刻T0～T1的期间，由于形成NMOS晶体管M3和电容元件C2的充电路径，所以与该期间的输入电压VIN的电平D0对应的电荷通过NMOS晶体管M3而对电容元件C2充电，从而输入电压VIN的电平D0的信息被保持(参照图11(i))。另一方面，形成NMOS晶体管M2和电容元件C1的放电路径，但电荷未保持在电容元件C1中(参照图11(h))，输出电压VOUT仍然不稳定(参照图11(j))。
接着，在时刻T1，供给到NMOS晶体管M1～M4的栅极的开关信号SW1～SW3为‘H、L、H’，直至时刻T2为止都持续该状态(参照图11(b)～图11(d))。即，在时刻T1，NMOS晶体管M1、M4导通，NMOS晶体管M2、M3截止，直至时刻T2为止都持续该状态(参照图11(e)～图11(g))。因此，在时刻T1～T2的期间，由于形成NMOS晶体管M1和电容元件C1的充电路径，所以与该期间的输入电压VIN的电平D1对应的电荷通过NMOS晶体管M1而对电容元件C1充电，从而输入电压VIN的电平D1的信息被保持(参照图11(h))。另一方面，形成NMOS晶体管M4和电容元件C2的放电路径，通过电容元件C2中保持的电荷被放电而读出与该电荷对应的电平D0的输入电压VIN(参照图11(i))，施加到电压跟随器702的非反转输入端子。因此，在电压跟随器702中，将电平D0的输入电压VIN延迟了NMOS晶体管M1～M4的开关周期的输出电压VOUT输出(参照图11(j))。以后，在时刻T2～T3、时刻T3～T4、时刻T4～T5的各期间，重复进行以上那样的动作。
可是，NMOS晶体管M1～M4一般地呈现图12所示那样的所谓阱型的剖面构造。即，在P型硅衬底16上通过用于栅绝缘膜的二氧化硅(SiO2)14而形成多晶硅13，进而在其上形成栅极18。此外，在P型硅衬底16上形成N+区域(N型杂质浓度高的区域)15，在其上分别形成漏极17、源极19。再有，10、11、12分别是从漏极17、栅极18、源极19引出的漏电极、栅电极、源电极。另一方面，PMOS晶体管的情况下，变为将图12所示的NMOS晶体管各部分的导电型反转的情况。
图13是说明使用了图12所示的NMOS晶体管的一般剖面构造，构成图10所示的延迟电路的开关电容器单元(NMOS晶体管M1～M4)的布局及各种连接关系的图。再有，开关电容器单元703a的P型硅衬底16a和开关电容器单元703b的P型硅衬底16c被分别分离来图示，但被形成在同一硅晶片上。如图13所示，在开关电容器单元703a中，将NMOS晶体管M1、M2相邻配置，同时将双方的源极19a、19b形成共用的配置。同样地，在开关电容器单元703b中，将NMOS晶体管M3、M4相邻配置，同时将双方的源极19c、19d形成共用配置。这样，一般来说，通过将源极19a、19b及源极19c、19d形成共用配置，从而实现布局设计方面的集成化。
[专利文献1]特开平9-191472号公报
可是，在源极和P型硅衬底间、或漏极和P型硅衬底间，由于P型和N型的导电型有所不同并相邻，所以各自寄生电容Csb(源极和衬底间)、Cdb(漏极和衬底间)潜在地存在。再有，寄生电容Csb、Cdb使用晶体管的宽度W、漏极长度Ld，用下面的算式(1)来表现。其中，α是对每个晶体管设定的系数。
Csb＝Cdb＝(W+α)×(Ld+α)                …(算式1)
在图13中，在开关电容器单元703a中，在漏极17a和P型硅衬底16a间存在寄生电容Cdb1，在漏极17b和P型硅衬底16a间存在寄生电容Cdb2。而在开关电容器单元703b中，在漏极17c和P型硅衬底16b之间存在寄生电容Cdb3，在漏极17d和P型硅衬底16b之间存在寄生电容Cdb4。再有，在源极19a、19b和P型硅衬底16a间存在寄生电容Csb1，同样地，在源极19c、19d和P型硅衬底16b间存在寄生电容Csb2，但电容元件C1连接在源电极12a上，同时电容元件C2连接在源电极12c上。即，寄生电容Csb1和电容元件C1被并联连接，寄生电容Csb2和电容元件C2被并联连接。这里，对于一般为微微(F)数量级的电容元件C1、C2来说，由于寄生电容Csb1、Csb2通常为飞母托(F)数量级，所以即使忽略也没有关系。因此，在图13所示的延迟电路中，仅考虑漏极和衬底间的寄生电容Cdb1～Cdb4即可。
这里，根据作为延迟电路所必要的延迟时间，需要设置许多开关电容器单元703a、703b，但作为该结果，漏极和衬底间的寄生电容Cdb1～Cdb4的数量增加，将它们并联连接的情况下的合成电容出现在延迟电路的信号路径上。因而，延迟电路的最终输出波形因这种合成电容而被变钝，甚至产生使延迟特性恶化的课题。
发明内容
用于解决上述课题的主要的发明是，在获得使输入信号延迟的输出信号的延迟电路中，包括：开关电容器组，具有多个开关电容器单元，开关电容器单元有用于充电的MOS晶体管和用于放电的MOS晶体管以及连接到所述用于充电及所述用于放电的MOS晶体管的源极并通过所述用于充电及所述用于放电的MOS晶体管的栅极的导通/截止而进行充放电的电容元件，开关电容器组进行连接，以使所述输入信号对所述用于充电的各个MOS晶体管的漏极共同地输入并且使所述电容元件被充电，同时使所述电容元件从所述用于放电的各个MOS晶体管的漏极放电而将所述输出信号输出；以及开关控制单元，通过控制所述用于充电和所述用于放电的各个MOS晶体管的栅极的导通/截止，使所述各个电容元件基于所述输入信号被依次充电，同时使在该依次充电时上次充电过的所述电容元件放电，从而将所述输出信号依次输出，在所述多个开关电容器单元中相邻的两个所述开关电容器单元中，使双方的用于所述充电的MOS晶体管之间相邻，同时使双方的所述用于放电的MOS晶体管之间相邻，使所述双方的用于充电的MOS晶体管的漏极共用，同时使所述双方的用于放电的MOS晶体管的漏极共用。
根据本发明，可以提供利用了使漏极和衬底间的寄生电容减轻的开关电容器的延迟电路及使用它的视频信号处理电路。
附图说明
图1是表示本发明的一实施方式的电视接收系统的结构的图。
图2是表示本发明的一实施方式的视频信号处理电路的结构的图。
图3(a)～图3(c)是表示本发明的一例色差信号B-Y、R-Y的波形图和与其对应的亮度信号Y的波形图。
图4是表示本发明的一实施方式的1H延迟电路的结构的图。
图5(a)～图5(p)是表示本发明的一实施方式的1H延迟电路的主要信号的动作定时的图。
图6是表示本发明的一实施方式的开关电容器组的布局及各种连接关系的图。
图7是表示以往情况下的开关电容器组的布局及各种连接关系的图。
图8是用于说明隔行扫描的图。
图9(a)～图9(c)是表示一例色度信号C、亮度信号Y、复合信号SC的波形图的图。
图10是用于说明使用了开关电容器电路的以往的延迟电路的结构的图。
图11(a)～图11(j)是表示使用了开关电容器电路的以往的延迟电路的主要信号的定时的图。
图12是表示NMOS晶体管的一般剖面构造的图。
图13是表示构成以往的延迟电路的开关电容器电路的布局及各种连接关系的图。
具体实施方式
<电视接收系统的结构>
图1是本发明的电视接收系统的结构图。
调谐器120是从天线110接收的电视广播的视频信号中，提取出作为接收对象的频道的信号后将其放大输出的前端处理电路。再有，电视广播的视频信号是符合PAL制式或SECAM制式的信号，具有通过电视摄像机摄像的颜色的三基色(R、G、B)信息。
中频滤波器130是从调谐器120输出的信号中仅提取中频信号IF的滤波器。
视频中频处理电路140是对中频滤波器130中被提取出的中频信号IF进行检波并提取复合信号SC的电路。
箝位电路150是用于将视频中频处理电路140提取出的复合信号SC的消隐电平固定为规定电平的电路。
YC分离电路160是将从箝位电路150供给的复合信号SC同步分离为亮度信号Y和色度信号C的电路。
亮度信号处理电路170是进行从YC分离电路160供给的亮度信号Y的对比度调整或消隐调整的电路。
色信号处理电路180是进行从YC分离电路160供给的色度信号C的每个频道的增益调整或消色等的处理的电路。
色解调电路190是主要基于由色信号处理电路180实施了各种处理的色度信号C’而对色差信号R-Y、B-Y进行解调的电路。
矩阵电路200是将由色解调电路190解调过的色差信号R-Y、B-Y和亮度信号处理电路170中实施了各种处理的亮度信号Y’进行合成，从而对R信号、G信号、B信号的三个信号构成的视频信号进行复原的电路。
RGB驱动器210是基于从矩阵电路200供给的R信号、G信号、B信号的三个信号，生成用于在显示器220上再现期望的彩色视频的驱动信号ROUT、GOUT、BOUT的驱动电路。
<视频信号处理电路的结构>
图2是本发明的‘延迟电路’的一实施方式的具有1H延迟电路400的模拟彩色电视机的视频信号处理电路300的结构图。再有，视频信号处理电路300将PAL制式的视频信号作为主要处理对象，但通过外部安装SECAM解码器500，也可以对SECAM制式的视频信号进行处理。再有，视频信号处理电路300也可以形成还与SECAM解码器500一起集成化的实施方式。此外，视频信号处理电路300为通过可使用双极和CMOS两者的BiCMOS处理工艺来设计、制造的集成电路。
视频信号处理电路300为将图1所示的箝位电路150、YC分离电路160、亮度信号处理电路170、色信号处理电路180、色解调电路190、矩阵电路200、RGB驱动器210集成在1芯片上的情况，但也可以包含调谐器120、中频滤波器130、视频中频处理电路140而进行一芯片化。
箝位电路150、YC分离电路160、矩阵电路200、RGB驱动器210与前述相同，所以省略说明。
亮度信号处理电路170具有延迟行电路(line)171、清晰度调整单元172、黑色展宽处理单元173、对比度调整单元174。延迟行电路171是为了调整与色度信号C的解调处理的时间差而使亮度信号Y延迟的电路。清晰度调整单元172基于亮度信号Y进行图像的轮廓校正处理，黑色展宽处理单元173基于亮度信号Y而进行将图像的暗部分的分辨率提高而防止黑色缺失的处理，对比度调整单元174基于亮度信号Y进行调整图像的明暗之差的处理。即，清晰度调整单元172、黑色展宽处理单元173、对比度调整单元174作为所谓的操纵装置而起作用。
色信号处理电路180具有增益调整单元181、消色电路182。增益调整单元181以色度信号C中所包含的色同步信号SC为基准，进行用于将色度信号C调整到与频道对应的合适的电平的处理，由于在黑白广播时色解调电路190动作时出现噪声，所以消色电路182对色同步信号SC进行检测而进行用于不将载波色信号CA传送到色解调电路190的处理。
色解调电路190具有：同步检波电路191、色调调整PLL电路197、1H延迟电路400、加法器198、彩色箝位电路199。
同步检波电路191是将PAL制式的情况下的色度信号C作为处理对象的电路，通过将副载波信号振荡器194中振荡生成的副载波信号fsc和从色信号处理电路180供给的色度信号C’相乘而进行同步检波，将色差信号B-Y、R-Y同时输出。详细论述时，在将副载波信号fsc通过移相器195而进行90°移相后，通过在乘法器192中与色度信号C’相乘，从而色差信号B-Y被检波解调。此外，在乘法器193中，通过使副载波信号fsc和色度信号C’相乘，色差信号R-Y被检波解调。再有，在由乘法器192、193分别检波解调后的色差信号B-Y、R-Y中包含高谐波分量。因此，通常通过LPF196来除去该高谐波分量。这里，在同步检波电路191中被检波解调的色差信号B-Y、R-Y和与它们对应的亮度信号Y的波形图的一例示于图3。
色调调整PLL电路197是通过将由构成PLL电路的一部分的振荡电路(未图示)生成的振荡时钟信号的相位进行与色度信号C中包含的色同步信号SC的相位一致的PLL控制，从而进行色度信号C’的色调的调整的PLL电路。
SECAM解码器500是将SECAM制式的情况下的色度信号C作为处理对象的外部安装电路，被供给YC分离电路160后的色度信号C，输出由该色度信号C进行了检波解调的色差信号B-Y、R-Y。然后，该检波解调过的色差信号B-Y、R-Y被供给到视频信号处理电路300。再有，SECAM解码器500与PAL制式的情况下的同步检波电路191有所不同，根据SECAM制式，将色差信号B-Y、R-Y在每个1H期间交替地输出。即，SECAM解码器500在输出色差信号B-Y时不输出色差信号R-Y，而在输出色差信号R-Y时不输出色差信号B-Y。
箝位电路600是将从SECAM解码器500供给的色差信号B-Y、R-Y固定为规定电平的电路。
开关电路601是根据接收的视频信号的模拟彩色电视制式而选择从同步检波电路191同时供给的PAL制式的情况下的色差信号B-Y、R-Y、或从箝位电路600交替地供给的SECAM制式的情况下的色差信号B-Y、R-Y的其中一个的电路。
1H延迟电路400是使从开关电路601供给的色差信号B-Y、R-Y延迟1H期间(1水平扫描期间：约64μsec)的延迟电路。再有，1H期间如图11所示那样，是相邻的两个水平同步信号HSYNC之间的期间。
加法器198是将从开关电路601供给的色差信号B-Y、R-Y和通过1H延迟电路400被延迟了1H期间的色差信号B-Y、R-Y进行加法运算的电路。通过这种加法运算，将传输路径中的色度信号C的失真除去，同时通过行校正而使全部扫描线的色差信息一致。再有，加法器198的加法运算结果在彩色箝位电路199中被固定为规定电平后，供给到矩阵电路200。其结果，矩阵电路200基于从亮度信号处理电路170供给的亮度信号Y’和从彩色箝位电路199供给的色差信号B-Y、R-Y，将由摄像机摄像的颜色的三基色(R、G、B)信息再现。
<1H延迟电路的结构>
图4是表示1H延迟电路400的一例电路结构的图。
1H延迟电路400具有：开关电容器组412、开关控制电路413。再有，1H延迟电路400分别设置色差信号B-Y、R-Y。
开关电容器组412根据1H期间而有多个开关电容器单元，开关电容器单元有用于充电的MOS晶体管及用于放电的MOS晶体管、以及连接到用于充电和用于放电的MOS晶体管的源极并通过用于充电和放电的MOS晶体管的栅极的导通/截止进行充放电的电容元件，将开关电容器组进行连接，以将输入信号IN(色差信号B-Y、R-Y)被共同输入到用于充电的MOS晶体管的各个漏极并且使电容元件被充电，同时从用于放电的MOS晶体管的各个漏极使电容元件被放电，从而输出将输入信号IN延迟了1H期间的输出信号OUT(色差信号B-Y、R-Y)。
再有，图4所示的开关电容器组412采用NMOS晶体管(N1～N8)作为用于充电及用于放电的MOS晶体管，同时采用开关电容器单元(410a～410d)作为开关电容器单元。再有，将开关电容器单元(410a～410d)与1H期间对应的数量来设置。例如，在1H期间为“64μsec”，1组的开关电容器单元(410a～410d)的各自的延迟时间为“0.25μsec”的情况下，开关电容器单元(410a～410d)的级数需要“257级”。
例如，开关电容器单元410a有作为用于充电的MOS晶体管的NMOS晶体管N1、作为用于放电的MOS晶体管的NMOS晶体管N2、以及一个电容元件C1。NMOS晶体管N1、N2的双方的源极被共用连接，同时电容元件C1被连接在该共用连接部分。在对NMOS晶体管N1的漏极供给输入信号IN，并使NMOS晶体管N1导通的情况下，使NMOS晶体管N2截止，在电容元件C1中根据输入信号IN而被适当地充电。另一方面，在使NMOS晶体管N2导通的情况下，使NMOS晶体管N1截止，在电容元件C1中被适当地放电，从NMOS晶体管N2的漏极获得输出信号OUT。
再有，有关开关电容器单元410a的后级的开关电容器单元410b～410d也是同样的结构、动作。即，在开关电容器单元410a～410d中，共用地连接与各个用于充电的MOS晶体管相对应的NMOS晶体管N1、N4、N5、N8的各漏极，使输入信号IN被依次输入到各个开关电容器单元410a～410d。此外，在开关电容器单元410a～410d中，共用地连接与各个用于放电的MOS晶体管相对应的NMOS晶体管N2、N3、N6、N7的各漏极和电压跟随器411的非反转输入端子，从各个开关电容器单元410a～410d依次获得将输入信号IN延迟了1H期间的输出信号OUT。
开关控制电路413是本发明的“开关控制单元”的一实施方式。即，通过开关控制电路413控制开关电容器单元410a～410d具有的NMOS晶体管N1～N8各自的栅极的导通/截止，从而使开关电容器单元410a～410d具有的各个电容元件C1～C4基于输入信号IN而被依次充电。此外，在电容元件C1～C4的依次充电时，通过使一开关周期前充电过的电容元件C1～C4的其中一个放电，从而将输出信号OUT从各个开关电容器单元410a～410d依次输出。
再有，开关控制电路413例如可以由将D型触发器元件多级连接的移位寄存器构成。开关控制电路413通过在每次输入被设定了NMOS晶体管N1～N8的开关周期的移位时钟信号SCK时将触发信号T(串行输入信号)的1短脉冲依次移位，生成使NMOS晶体管N1～N8依次导通/截止的开关信号SW0～SW4。
<1H延迟电路的动作>
基于图5所示的定时图，说明图4所示的1H延迟电路400的动作例子。
首先，在开关控制电路413，在时刻T0～T1、时刻T1～T2、…、时刻T4～T5的每个期间，顺序地输出从“L”电平移位到“H”电平的开关信号SW0～SW4(参照图5(b)～图5(f))。再有，时刻T0～T1、时刻T1～T2、…、时刻T4～T5的各期间是确定NMOS晶体管N1～N8的开关周期的期间。此外，NMOS晶体管N1～N8的开关周期被设定为输入信号IN的延迟时间的1H期间。因此，时刻T0～T1、时刻T1～T2、…、时刻T4～T5的各期间与1H期间对应。
接着，在开关电容器组412中，假设是对开关电容器单元410a～410d输入了输入信号IN(色差信号R-Y、B-Y)的情况。再有，假设是输入信号IN的电平在时刻T0～T1的期间向D0、在时刻T1～T2向D1、…、在时刻T4～T5向D5变化的情况(参照图5(a))。
首先，在时刻T0～T1的期间，从开关控制电路413供给的开关信号SW0～SW4中，仅开关信号SW0为“H”电平，其他的开关信号SW1～SW4仍然为“L”电平(参照图5(b)～图5(f))。因此，在时刻T0～T1的期间内，开关电容器单元410a的NMOS晶体管N1导通，剩余的NMOS晶体管N2～N8全部截止(参照图5(g)～图5(k))。因此，在时刻T0～T1的期间，在开关电容器单元410a中，由于形成了NMOS晶体管N1和电容元件C1的充电路径，所以与输入信号IN的电平D0对应的电荷被充电到电容元件C1，输入信号IN的电平D0的信息被电容元件C1保持(参照图5(1))。
接着，在时刻T1～T2的期间，从开关控制电路413供给的开关信号SW0～SW4中，仅开关信号SW1为“H”电平，其他的开关信号SW0、SW2～SW4仍然为“L”电平(参照图5(b)～图5(f))。因此，在时刻T1～T2的期间内，开关电容器单元410a的NMOS晶体管N2和开关电容器单元410b的NMOS晶体管N4导通，剩余的NMOS晶体管N1、N3、N5～N8全部截止(参照图5(g)～图5(k))。因此，在时刻T1～T2的期间，在开关电容器单元410a中，通过形成NMOS晶体管N2和电容元件C1的放电路径而将保持在电容元件C1中的电荷放电，从而输入信号IN的电平D0被从电容元件C1读出，并被输入到电压跟随器411的非反转输入端子。其结果，电平为D0的输入信号IN从电压跟随器411输出(参照图5(p))。此外，在时刻T1～T2的期间，在开关电容器单元410b中，通过形成NMOS晶体管N4和电容元件C2的充电路径而与输入信号IN的电平D1对应的电荷向电容元件C2充电，从而输入信号IN的电平D1的信息被电容元件C2保持(参照图5(M))。
以后，在时刻T2～T3、时刻T3～T4、时刻T4～T5的各期间中，进行同样的动作。
<开关电容器组的布局设计>
图6是说明使用图12所示的NMOS晶体管的一般剖面构造，在图4所示的本发明的开关电容器组412中，NMOS晶体管N1～N8的布局及各种连接关系的图。再有，P型硅衬底16a、16b、16d、16f被分别分离进行图示，但其形成在同一硅晶片上。
首先，在开关电容器单元410a中，NMOS晶体管N1呈现所谓阱型的剖面构造。即，在P型硅衬底16a上，通过用于栅绝缘膜的二氧化硅(SiO2)等而形成栅极18a，从该栅极18a引出栅电极11a。此外，在P型硅衬底16a上形成N+区域(N型杂质浓度高的区域)，在其上分别形成漏极17a、源极19a。然后，从漏极17a、源极19a引出漏电极10a、源电极12a。这里，从开关控制电路413对栅电极11a供给开关信号SW0，对漏电极10a供给输入信号IN。此外，电容元件C1连接到NMOS晶体管N1、N2的共用的源电极12a。另一方面，在NMOS晶体管N2，在与NMOS晶体管N3共用的P型硅衬底16b上，形成漏极17b、栅极18b、源极19b，同时从各自中引出漏电极10b、栅电极11b、源电极12a。再有，源电极12a由NMOS晶体管N1、N2共用。这里，从开关控制电路413对栅电极11b供给开关信号SW1，将输出信号OUT从漏电极10b输出。
接着，在开关电容器单元410b中，在NMOS晶体管N3，在P型硅衬底16b上，形成漏极17c、栅极18c、源极19c，同时从各自中引出漏电极10b、栅电极11c、源电极12c。再有，漏电极10b被NMOS晶体管N2、N3共用。这里，从开关控制电路413对栅电极11c供给开关信号SW2，将输出信号OUT从漏电极10b输出。此外，NMOS晶体管N3、N4的共用源电极12c上连接电容元件C2。另一方面，在NMOS晶体管N4，在与NMOS晶体管N5共用的P型硅衬底16d上，形成漏极17d、栅极18d、源极19d，同时从各自中引出漏电极10d、栅电极11d、源电极12c。再有，源电极12c由NMOS晶体管N3、N4共用。这里，对栅电极11d从开关控制电路413供给开关信号SW1，对漏电极10d供给输入信号IN。
接着，在开关电容器单元410c中，在NMOS晶体管N5，在P型硅衬底16d上，形成漏极17e、栅极18e、源极19e，同时从各自中引出漏电极10d、栅电极11e、源电极12e。再有，漏电极10d由NMOS晶体管N4、N5共用。这里，从开关控制电路413对栅电极11e供给开关信号SW2，对漏电极10d供给输入信号IN。此外，电容元件C3连接到NMOS晶体管N5、N6的共用的源电极12e。另一方面，在NMOS晶体管N6，在与NMOS晶体管N7共用的P型硅衬底16f上，形成漏极17f、栅极18f、源极19f，同时从各自中引出漏电极10f、栅电极11f、源电极12e。再有，源电极12e由NMOS晶体管N5、N6共用。这里，从开关控制电路413对栅电极11f供给开关信号SW3，将输出信号OUT从漏电极10f输出。
可是，在相邻的两个开关电容器单元410a、410b中，将作为开关电容器单元410a的用于放电的MOS晶体管而起作用的NMOS晶体管N2、以及作为开关电容器单元410b的用于放电的MOS晶体管而起作用的NMOS晶体管N3相邻配置。而且，使NMOS晶体管N2、N3双方的漏极17b、17c成为共用配置。此外，同样地，在相邻的两个开关电容器单元410b、410c中，使作为开关电容器单元410b的用于充电的MOS晶体管起作用的NMOS晶体管N4、作为开关电容器单元410c的用于充电的MOS晶体管起作用的NMOS晶体管N5相邻配置。而且，使NMOS晶体管N4、N5双方的漏极17d、17e成为共用配置。
其结果，在开关电容器单元410a、410b、410c中，作为漏极和衬底间的寄生电容Cdb，存在NMOS晶体管N1的漏极17a和P型硅衬底16a间的寄生电容Cdb1、由NMOS晶体管N2、N3共用的漏极(17b、17c)和P型硅衬底16b间的寄生电容Cdb2、由NMOS晶体管N4、N5共用的漏极(17d、17e)和P型硅衬底16d间的寄生电容Cdb3、由NMOS晶体管N6、N7共用的漏极(17f、17g)和P型硅衬底16f间的寄生电容Cdb4。再有，寄生电容Cdb1、Cdb3出现在开关电容器组412的输入侧，寄生电容Cdb2、Cdb4出现在开关电容器组412的输出侧。
这样，通过进行开关电容器组412的布局设计，在全部的NMOS晶体管N1～N8中不产生漏极和衬底间的寄生电容Cdb。即，在相邻的两个开关电容器单元中，通过使都作为用于放电的MOS晶体管而起作用的NMOS晶体管N2、N3双方的漏极共用，或通过使都作为用于充电的MOS晶体管而起作用的NMOS晶体管N4、N5双方的漏极共用，由此使开关电容器组412整体的漏极和衬底间的寄生电容Cdb减轻。因此，可以避免开关电容器组412的最终的输出波形变钝，进而可以避免1H延迟电路400的延迟特性的恶化。
再有，图7是表示对于图4所示的本发明的开关电容器组412，以往的布局及以往的各种连接关系的图。在以往的布局中，例如，在开关电容器单元410a中，在使作为用于充电的MOS晶体管而起作用的NMOS晶体管N1的源极19a、作为用于放电的MOS晶体管而起作用的NMOS晶体管N2的源极19b共用的方面，与本发明的布局有所不同。其结果，在以往的布局中，在一个开关电容器单元410a中，在NMOS晶体管N1的漏极17a和P型硅衬底16a间的寄生电容Cdb1、NMOS晶体管N2的漏极17b和P型硅衬底16a间的寄生电容Cdb2对每个NMOS晶体管存在的方面，与本发明的布局有所不同。
以上，说明了有关本实施方式，但上述实施例是用于使本发明容易理解的实施例，不是限定并解释本发明的实施例。本发明可进行变更/改进而不脱离其意图，同时本发明中还包含其等效物。

Claims (4)

1.一种延迟电路，获得使输入信号延迟的输出信号，其特征在于，该延迟电路包括：
开关电容器组，具有多个开关电容器单元，开关电容器单元有用于充电的MOS晶体管和用于放电的MOS晶体管以及连接到所述用于充电及所述用于放电的MOS晶体管的源极并通过所述用于充电及所述用于放电的MOS晶体管的栅极的导通/截止而进行充放电的电容元件，开关电容器组进行连接，以使所述输入信号对所述用于充电的各个MOS晶体管的漏极共同地输入并且使所述电容元件被充电，同时使所述电容元件从所述用于放电的各个MOS晶体管的漏极放电而将所述输出信号输出；以及
开关控制单元，通过控制所述用于充电和所述用于放电的各个MOS晶体管的栅极的导通/截止，使所述各个电容元件基于所述输入信号被依次充电，同时使在该依次充电时上次充电过的所述电容元件放电，从而将所述输出信号依次输出，
在所述多个开关电容器单元中相邻的两个所述开关电容器单元中，使双方的所述用于充电的MOS晶体管之间相邻，同时使双方的所述用于放电的MOS晶体管之间相邻，使所述双方的用于充电的MOS晶体管的漏极共用，同时使所述双方的用于放电的MOS晶体管的漏极共用。
2.一种视频信号处理电路，基于具有被摄像的颜色的三基色信息的电视广播的视频信号而对亮度信号和色度信号进行解调，而且，与所述亮度信号的亮度信号处理相并行，在所述色度信号的色解调处理的过程中将该色度信号解调为两个色差信号，并基于所述亮度信号和所述两个色差信号而将所述视频信号具有的所述三基色信息进行再现，其特征在于，该视频信号处理电路包括：
开关电容器组，具有多个开关电容器单元，开关电容器单元有用于充电的MOS晶体管和用于放电的MOS晶体管以及连接到所述用于充电及所述用于放电的MOS晶体管的源极并通过所述用于充电及所述用于放电的MOS晶体管的栅极的导通/截止而进行充放电的电容元件，开关电容器组进行连接，以使所述解调后的色差信号对所述用于充电的各个MOS晶体管的漏极共同地输入并且使所述电容元件被充电，同时使所述电容元件从所述用于放电的各个MOS晶体管的漏极放电而将所述色差信号延迟了1水平扫描期间的信号输出；
开关控制单元，通过控制所述用于充电和所述用于放电的各个MOS晶体管的栅极的导通/截止，使所述各个电容元件基于所述色差信号被依次充电，同时使在该依次充电时上次充电过的所述电容元件放电，从而将所述色差信号延迟了1水平扫描期间的信号依次输出；
加法器，将延迟所述1水平扫描期间前和后的所述色差信号进行加法运算；以及
矩阵电路，基于所述加法器的加法运算结果和所述亮度信号处理后的亮度信号而再现所述三基色的信息，
而且，在所述多个开关电容器单元中相邻的两个所述开关电容器单元中，使双方的所述用于充电的MOS晶体管之间相邻，同时使双方的所述用于放电的MOS晶体管之间相邻，使所述双方的用于充电的MOS晶体管的漏极共用，同时使所述双方的用于放电的MOS晶体管的漏极共用。
3.如权利要求2所述的视频信号处理电路，其特征在于，
所述视频信号是符合PAL制式或SECAM制式的信号。
4.如权利要求2或3所述的视频信号处理电路，其特征在于，
所述视频信号处理电路是通过BiCMOS工艺处理而形成的电路。
CN2006101593423A 2005-09-30 2006-09-27 延迟电路和使用它的视频信号处理电路 Expired - Fee Related CN1953330B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP286081/05 2005-09-30
JP2005286081A JP2007097019A (ja) 2005-09-30 2005-09-30 遅延回路及びそれを用いた映像信号処理回路

Publications (2)

Publication Number Publication Date
CN1953330A CN1953330A (zh) 2007-04-25
CN1953330B true CN1953330B (zh) 2010-09-08

Family

ID=37901524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101593423A Expired - Fee Related CN1953330B (zh) 2005-09-30 2006-09-27 延迟电路和使用它的视频信号处理电路

Country Status (5)

Country Link
US (1) US7800696B2 (zh)
JP (1) JP2007097019A (zh)
KR (1) KR100808708B1 (zh)
CN (1) CN1953330B (zh)
TW (1) TWI318075B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007097020A (ja) * 2005-09-30 2007-04-12 Sanyo Electric Co Ltd 遅延回路及びそれを用いた映像信号処理回路
KR100929917B1 (ko) 2007-07-10 2009-12-04 주식회사 쎄이미지 기생 캐패시턴스 영향에 둔감한 캐패시터 배열의 분리 회로
CN106841363B (zh) * 2017-02-15 2019-05-14 四川大学 基于电位测定的电子集成多电极检测系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965711A (en) * 1987-12-29 1990-10-23 U.S. Philips Corp. Switched capacitor network
US5012143A (en) * 1989-02-15 1991-04-30 U.S. Philips Corp. Integrated delay line
US5453710A (en) * 1994-05-10 1995-09-26 Analog Devices, Inc. Quasi-passive switched-capacitor (SC) delay line
EP0735779B1 (en) * 1995-03-29 1999-09-08 SANYO ELECTRIC Co., Ltd. Color signal demodulator suitable for PAL and SECAM TV receiver
US6040727A (en) * 1997-05-02 2000-03-21 U.S. Philips Corporation Delay device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS628400A (ja) * 1985-07-05 1987-01-16 Hitachi Ltd コンデンサメモリ回路
US5144173A (en) * 1989-06-30 1992-09-01 Dallas Semiconductor Corporation Programmable delay line integrated circuit having programmable resistor circuit
JPH0548389A (ja) * 1991-08-19 1993-02-26 Nippondenso Co Ltd スイツチトキヤパシタ回路
WO1995022206A1 (en) * 1994-02-15 1995-08-17 Rambus, Inc. Delay-locked loop
US5627488A (en) * 1994-06-23 1997-05-06 Kabushiki Kaisha Toshiba Delay circuit, oscillation circuit and semiconductor memory device
JPH09191472A (ja) 1996-01-08 1997-07-22 Sony Corp 信号加算回路及び映像処理回路
JPH09275569A (ja) * 1996-04-05 1997-10-21 Sony Corp アナログ遅延回路
JPH10126803A (ja) * 1996-10-23 1998-05-15 Toshiba Corp ベースバンド遅延回路
JP2997241B1 (ja) * 1998-07-17 2000-01-11 株式会社半導体理工学研究センター 低スイッチング雑音論理回路
JP2001339283A (ja) * 2000-05-26 2001-12-07 Mitsubishi Electric Corp 遅延回路およびそのための半導体回路装置
JP3594131B2 (ja) * 2000-07-28 2004-11-24 シャープ株式会社 画像表示装置
JP2005045934A (ja) 2003-07-23 2005-02-17 Nec Kansai Ltd チャージポンプ回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965711A (en) * 1987-12-29 1990-10-23 U.S. Philips Corp. Switched capacitor network
US5012143A (en) * 1989-02-15 1991-04-30 U.S. Philips Corp. Integrated delay line
US5453710A (en) * 1994-05-10 1995-09-26 Analog Devices, Inc. Quasi-passive switched-capacitor (SC) delay line
EP0735779B1 (en) * 1995-03-29 1999-09-08 SANYO ELECTRIC Co., Ltd. Color signal demodulator suitable for PAL and SECAM TV receiver
US6040727A (en) * 1997-05-02 2000-03-21 U.S. Philips Corporation Delay device

Also Published As

Publication number Publication date
KR100808708B1 (ko) 2008-02-29
TWI318075B (en) 2009-12-01
US20070076124A1 (en) 2007-04-05
JP2007097019A (ja) 2007-04-12
CN1953330A (zh) 2007-04-25
KR20070037331A (ko) 2007-04-04
TW200721854A (en) 2007-06-01
US7800696B2 (en) 2010-09-21

Similar Documents

Publication Publication Date Title
JP3862298B2 (ja) 光電変換装置
JPH0955952A (ja) カラーｃｃｄ固体撮像素子
CN1953329B (zh) 延迟电路和使用它的视频信号处理电路
CN1953330B (zh) 延迟电路和使用它的视频信号处理电路
JPH03282497A (ja) 信号変換方式および装置
US7688362B2 (en) Single sensor processing to obtain high resolution color component signals
US4246600A (en) Color image pick-up system for a color television system
JPS63153971A (ja) 固体撮像装置
JP2008199403A (ja) 撮像装置、撮像方法および集積回路
US4884129A (en) Signal processing apparatus for use with a single chip solid-state color camera
US6141064A (en) Luminance signal generation circuit with single clamp in closed loop configuration
JPH0738925A (ja) 映像信号処理装置
KR200154411Y1 (ko) 티브이에서 영상 신호 및 오에스디의 지연 보상 회로
JPS5846908B2 (ja) テレビジョン撮像方式
JP3862732B2 (ja) 光電変換装置
EP0763937A1 (en) Picture signal processor
JP2904383B2 (ja) 垂直位置切換回路
JPH0442686A (ja) Ｍｕｓｅデコーダの静止画系処理回路
JPS5846909B2 (ja) テレビジョン撮像方式
JPS60182892A (ja) 撮像装置
JP2778549B2 (ja) 画像処理装置
JPH0570359B2 (zh)
JPS61214872A (ja) カラ−テレビジヨン受像機
KR20020048446A (ko) 씨씨아이알 601/656 규격을 만족하는 씨모스 이미지 센서
JPS59104879A (ja) 固体撮像素子及びカメラ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100908

Termination date: 20210927

CF01 Termination of patent right due to non-payment of annual fee