KR200154411Y1 - 티브이에서 영상 신호 및 오에스디의 지연 보상 회로 - Google Patents
티브이에서 영상 신호 및 오에스디의 지연 보상 회로 Download PDFInfo
- Publication number
- KR200154411Y1 KR200154411Y1 KR2019960033538U KR19960033538U KR200154411Y1 KR 200154411 Y1 KR200154411 Y1 KR 200154411Y1 KR 2019960033538 U KR2019960033538 U KR 2019960033538U KR 19960033538 U KR19960033538 U KR 19960033538U KR 200154411 Y1 KR200154411 Y1 KR 200154411Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- delay
- video
- circuit
- video signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/30—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical otherwise than with constant velocity or otherwise than in pattern formed by unidirectional, straight, substantially horizontal or vertical lines
- H04N3/32—Velocity varied in dependence upon picture information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/16—Picture reproducers using cathode ray tubes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
본 고안은 TV에서 영상 신호 및 OSD의 지연 보상 회로에 관한 것으로, 복합 영상 신호가 비디오 처리부, 비디오 더블 IC, 더블 비디오 신호 처리부의 매트릭스 회로, RGB 스위치, 증폭 및 매트릭스 회로를 경유한 후 CRT 드라이버에 의해 CRT를 통해 시청할 수 있도록 하되, 상기 더블 비디오 신호 처리부를 출력되는 색신호를 매칭용 저항과 지연 소자의 지연부에 의해 얼마간 지연시키고, 상기 RGB 스위치에서 출력되는 휘도 신호를 컨덴서 및 저항의 미분회로를 통하여 전달되는 VM 처리부에서 상기 CRT의 VM 코일에 전류로 변환시켜 출력하도록 구성함으로써 휘도 신호 만의 지연 보상에 따른 색신호 지연 보상의 난이함과 VM 회로의 시간 지연량이 큰 경우에 발생하는 색 신호와 휘도 신호의 불일치 및 트랜지스터의 축적 시간 편차에 의한 지연 보상의 난이함을 해결할 수 있도록 한 것이다.
Description
제1도는 종래의 구성을 개략적으로 나타낸 블럭도.
제2도는 본 고안의 전체적인 구성을 나타낸 블럭도.
* 도면의 주요부분에 대한 부호의 설명
12 : 비디오 처리부 13 : 비디오 더블 IC
14 : 비디오 신호 처리부 15 : 지연부
16 : CRT 드라이버 17 : CRT
18 : VM 처리부
본 고안은 TV에서 영상 신호 및 OSD의 지연 보상 회로에 관한 것으로, 특히 VM 기능을 가진 TV에 지연 소자를 최종 RGB 단에 구성하여 휘도 신호 만의 지연 보상에 따른 색신호 지연보상의 난이함과, VM회로의 시간 지연량이 큰 경우에 발생하는 색 신호와 휘도 신호의 불일치 및 휘도 신호에 대한 시간 지연량을 줄일 수 있으며, 트랜지스터의 축적 시간 편차에 의한 지연보상의 난이함을 해결할 수 있고, VM회로에서 발생되는 각종 노이즈의 영향을 배제시킬 수 있도록 한 TV에서 영상 신호 및 OSD의 지연 보상 회로에 관한 것이다.
일반적으로 VM에 의한 화면의 해상도가 향상되도록 한 TV의 경우에 휘도 신호에만 지연을 보상하기 위한 회로를 추가하여 사용하고 있음은 이미 잘 알려진 사실이다.
그리고 종래의 VM 기능을 가진 TV의 영상 처리는 제1도에 도시한 것과 같이 도면에 도시않은 안테나를 통하여 수신된 복합 영상 신호가 튜너와 중간 주파 처리부를 거쳐 입력되면 이를 신호 처리하여 휘도 신호와 색차 신호의 비디오 신호로 출력하는 비디오 처리부(2)와, 상기의 비디오 처리부(2)로부터 입력되는 비디오 신호를 2배 주파수 변환하고 디지탈 신호로 변환하는 비디오 더블 IC(3)와, 상기 비디오 더블 IC(3)에서 2배 주파수 변환된 휘도 신호(Y2)와 색차 신호(B-Y)(R-Y)를 지연 소자(DL)와 커플링 컨덴서(C4),(C5)(C6)를 통하여 입력받아 색신호(R),(G),(B)로 출력하는 더블 비디오 신호 처리부(4)의 매트릭스 회로(4a)와, 상기 비디오 더블 IC(3)에서 2배 주파수 변환된 수직 동기 신호(Vs)와 수평 동기 신호(Hs)를 텔레 텍스트(Teletext)의 동기 신호로 입력받아 외부로 부터의 문자 방송을 신호를 입력받는 텔레 텍스트 IC(1)와, 상기 텔레 텍스트 IC(1)에서 문자 정보(R,G,B)를 저항(R1)과 커플링 컨덴서(C1),(C2),(C3) 및 클램프(4b)를 통하여 입력받으면서 상기 매트릭스 회로(4a)로 부터 색신호(R),(G),(B)를 입력받아 스위칭하는 더블 비디오 신호 처리부(4)의 RGB 스위치(4c)와, 상기 중에 RGB 스위치(4c)로 부터 문자 정보(R,G,B)와 색신호(R),(G),(B)를 선택적으로 입력받아 증폭 변환시켜 순수한 색신호(R),(G),(B)로 출력하는 증폭 및 매트릭스 회로(4d)와, 상기 더블 비디오 신호 처리부(4)에서 출력되는 색신호(R),(G),(B)를 저항(R2)(R3)(R4)을 거쳐 전달받아 CRT(6)를 통해 시청할 수 있도록 구동하는 CRT 드라이버(5)와, 상기 비디오 더블 IC(3)에서 2배 주파수 변환된 휘도 신호(Y2)를 저항(R5)(R6) 및 트랜지스터(Q1)의 버퍼와 컨덴서(C7) 및 저항(R7)의 미분 회로를 통하여 전달받아 상기 CRT(6)의 VM 코일(6a)에 전류로 변환시켜 출력하는 VM처리부(7)들로 구성하였었다.
상기와 같은 종래의 TV에서 영상 신호 및 OSD의 지연 보상 회로는 외부로 부터 수신된 텔레비젼 방송신호가 입력되면 비디오 처리부(2)에서 이를 신호 처리하여 휘도 신호(Y2)와 색차 신호(B-Y)(R-Y)로 분리된 비디오 신호로 출력한다.
상기의 비디오 처리부(2)로 부터 입력되어 비디오 더블 IC(3)에서 2배 주파수 변환되고 디지탈신호로 변환된 휘도 신호(Y2)는 지연 소자(DL)에서 일정 시간 지연된 후 커플링 컨덴서(C4)를 거치고 색차 신호(B-Y)(R-Y)는 커플링 컨덴서(C5),(C6)를 통하여 더블 비디오 신호 처리부(4)의 매트릭스 회로(4a)에 각각 입력되어 색신호(R),(G),(B)로 출력된다.
한편 비디오 더블 IC(3)에서 2배 주파수 변환된 수직 동기 신호(VS)와 수평 동기 신호(HS)를 텔레 텍스트(Teletext)의 동기 신호로 입력받는 텔레 텍스트 IC(1)에서는 외부로 부터의 문자 방송을 신호를 입력받아 문자 정보(R,G,B)로 출력한다.
상기 텔레 텍스트 IC(1)에서 문자 정보(R,G,B)를 저항(R1)과 커플링 컨덴서(C1),(C2),(C3) 및 클램프(4b)를 통하여 입력받으면서 상기 매트릭스 회로(4a)로 부터 색신호(R),(G),(B)를 입력받는 RGB 스위치(4c)에서 스위칭된 후 증폭 및 매트릭스 회로(4d)를 경유하는 중에 증폭 변환되어 순수한 색신호(R),(G),(B)로 출력한다.
상기 더블 비디오 신호 처리부(4)에서 출력되는 색신호(R),(G),(B)는 CRT 드라이버(5)로 저항(R2)(R3)(R4)을 거쳐 전달되어 CRT(6)를 통해 시청할 수 있도록 한다.
또한 OSD(On Screem Display)의 문자는 텔레 텍스트 IC(1)의 문자 정보(R, G, B)를 사용하므로 OSD의 동기 신호도 텔레 텍스트 IC(1)의 문자 정보 동기 신호와 동일하다.
그러므로 사용자가 텔레텍스트 모드로 선택하면 텔레 텍스트 IC(1)의 패스트 블랭킹 신호(Fast Blanking)가 RGB 스위치(4c)에서 매트릭스 회로(4a)로부터 입력되는 색신호(R),(G),(B)를 차단시키면서 텔레 텍스트 IC(1)의 문자 정보(R,G,B)를 선택하여 다음의 증폭 및 매트릭스 회로(4d)로 출력한다.
사용자가 텔레비젼 모드로 선택하면 텔레 텍스트 IC(1)의 패스트 블랭킹 신호가 RGB 스위치(4c)에서 텔레 텍스트 IC(1)의 문자 정보(R,G,B)를 블랭킹시키면서 매트릭스 회로(4a)로 부터 입력되는 색신호(R),(G),(B)를 선택하여 다음의 증폭 및 매트릭스 회로(4d)로 출력한다.
그리고 상기 비디오 더블 IC(3)에서 2배 주파수 변환된 휘도 신호(Y2)를 저항(R5)(R6) 및 트랜지스터(Q1)의 버퍼와 컨덴서(C7) 및 저항(R7)의 미분 회로를 통하여 전달받는 VM 처리부(7)에서는 일정한 주파수 대역으로 증폭시킨 다음 전류로 변환시켜 상기 CRT(6)의 VM 코일(6a)에 공급하였으므로, 컨덴서(C7) 및 저항(R7)의 미분 회로에서의 지연 시간(td=√C7*R7)과 VM 코일(6a) 및 CRT(6)의 캐패시터에 의한 필터 회로에서의 지연시간(td=√L*C)이 발생하게 된다.
이 지연 시간을 보상하기 위하여 비디오 더블 IC(3)에서 주파수 변환되고 디지탈 신호로 변환된 휘도 신호(Y2)가 지연 소자(DL)에 의해 일정 시간 지연된 후 더블 비디오 신호 처리부(4)의 매트릭스 회로(4a)로 공급되도록 하였다.
따라서 지연 소자(DL)와 더블 비디오 신호 처리부(4)의 입력단에서 부터 CRT(6)의 캐소드로 공급되는 중에 존재하는 지연 요소에 지연 시간과, 상기의 지연 시간(td=√C7*R7) 및 지연시간(td=√L*C)의 합을 정확히 일치시켜야 하였다.
여기서 더블 비디오 신호 처리부(4)의 입력단에서 부터 CRT(6)의 캐소드로 공급되는 중에 존재하는 지연 요소에 의한 지연 시간은 어느 일정한 값을 가지므로 나머지 지연 시간을 지연 소자(DL)에 의한 지연 시간으로 보상해 주어야 한다.
그러나 VM의 영향으로 발생되는 지연 시간을 보상해주기 위하여 휘도신호에만 지연 시간을 부여할 경우에 색신호에 대한 시간 지연을 보상해 주어야 하는 어려운 문제가 발생하게 된다.
그리고 텔레텍스트 IC(1)에서 공급되는 OSD용 문자 정보 신호의 동기를 비디오 더블 IC(3)에서 2배 주파수 변환된 수직 동기 신호(Vs)와 수평 동기 신호(Hs)를 이용하고 있으므로 휘도 신호의 시간 지연 영향에 의해 OSD가 이중상으로 보이게 되는 문제점이 발생하였다.
본 고안은 VM 기능을 가진 TV지연 소자를 최종 RGB단에 구성하여 휘도 신호 만의 지연 보상에 따른 색신호 지연 보상의 난이함과 VM회로의 시간 지연량이 큰 경우에 발생하는 색 신호와 휘도 신호의 불일치 및 휘도 신호에 대한 시간 지연량을 줄일 수 있으며 트랜지스터의 축적 시간 편차에 의한 지연 보상의 난이함을 해결할 수 있고 VM 회로에서 발생되는 각종 노이즈의 영향을 배제시킬 수 있도록 한 TV에서 영상 신호 및 OSD의 지연 보상 회로를 제공함을 그 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 고안은 복합 영상 신호가 입력되면 이를 신호 처리하여 비디오 신호로 출력하는 비디오 처리부와, 상기 비디오 처리부로 부터 입력되는 비디오 신호를 2배 주파수 변환하고 디지탈 신호로 변환하는 비디오 더블 IC와, 상기 비디오 더블 IC의 휘도 신호와 색차 신호를 입력받아 색신호로 출력되는 더블 비디오 신호 처리부의 매트릭스 회로와, 텔레 텍스트 IC에서 출력되는 문자 정보를 입력받으면서 상기 매트릭스 회로로 부터 색신호를 입력받아 스위칭하는 RGB 스위치와, 상기 RGB 스위치로 부터 문자 정보와 색신호를 선택적으로 입력받아 증폭 변환시켜 순수한 색신호로 출력하는 증폭 및 매트릭스 회로와, 상기 더블 비디오 신호 처리부에서 출력되는 색신호를 비디오 신호를 얼마간 지연시키는 임피던스 매칭용 저항과 지연 소자의 지연부와, 상기의 지연부로 부터 색신호를 전달받아 CRT를 통해 시청할 수 있도록 구동하는 CRT 드라이버와, 상기 RGB 스위치에서 출력되는 휘도 신호를 컨덴서 및 저항의 미분 회로를 통하여 전달받아 상기 CRT의 VM 코일에 전류로 변환시켜 출력하는 VM 처리부들로 구성함으로써 휘도 신호 만의 지연 보상에 따른 색신호 지연 보상의 난이함과 VM회로의 시간 지연량이 큰 경우에 발생하는 색 신호와 휘도 신호의 불일치 및 휘도 신호에 대한 시간 지연량을 줄일 수 있으며 트랜지스터의 축적 시간 편차에 의한 지연 보상의 난이함을 해결할 수 있도록 한 것이다.
이하 본 고안을 첨부 도면에 의거 상세히 기술하여 보면 다음과 같다.
제2도는 본 고안의 전체적인 구성을 나타낸 것으로서, 도면에 도시 않은 안테나를 통하여 수신된 복합 영상 신호가 튜너와 중간 주파 처리부를 거쳐 입력되면 이를 신호 처리하여 휘도 신호와 색차 신호의 비디오 신호로 출력하는 비디오 처리부(12)와, 상기의 비디오 처리부(12)로 부터 입력되는 비디오 신호를 2배 주파수 변환하고 디지탈 신호로 변환하는 비디오 더블 IC(13)와, 상기 비디오 더블 IC(13)에서 2배 주파수 변환된 휘도 신호(Y2)와 색차 신호(B-Y)(R-Y)를 각각 커플링 컨덴서(C14),(C15),(C16)를 통하여 입력받아 색신호(R),(G),(B)로 출력하는 비디오 신호처리부(14)의 매트릭스 회로(14a)와, 상기 비디오 더블 IC(13)에서 2배 주파수 변환된 수직 동기 신호(Vs)와 수평 동기 신호(Hs)를 텔레 텍스트(Teletext)의 동기 신호로 입력받아 외부로 부터의 문자 방송을 신호를 입력받는 텔레 텍스트 IC(11)와, 상기 텔레 텍스트 CI(11)에서 문자 정보(R,G,B)를 저항(R11)과 커플링 컨덴서(C11),(C12),(C13) 및 클램프(14b)를 통하여 입력받으면서 상기 매트릭스 회로(14a)로 부터 색신호(R),(G),(B)를 입력받아 스위칭하는 더블 비디오 신호 처리부(14)의 RGB 스위치(14c)와, 상기 RGB 스위치(14c)로 부터 문자 정보(R,G,B)와 색신호(R),(G),(B)를 선택적으로 입력받아 증폭 변환시켜 순수한 색신호(R),(G),(B)로 출력하는 증폭 및 매트릭스 회로(14d)와, 상기 비디오 신호 처리부(14)에서 출력되는 색신호(R),(G),(B)를 비디오 신호의 시간 지연을 보상해 주기 위해 얼마간 지연시키는 임피던스 매칭용 저항(R12)(R13)(R14)(R15)(R16)(R17)과 지연 소자(DL1)(DL2)(DL3)의 지연부(15)와, 상기의 지연부(15)에 의해 지연된 색신호(R),(G),(B)를 전달받아 CRT(17)를 통해 시청할 수 있도록 구동하는 CRT 드라이버(16)와, 상기 비디오 신호 처리부(14)의 RGB 스위치(14c)에서 출력되는 휘도 신호를 스위치(SW)와 컨덴서(C17) 및 저항(R18)의 미분 회로를 통하여 전달받아 상기 CRT(17)의 VM 코일(17a)에 전류로 변환시켜 출력하는 VM 처리부(18)들로 구성한 것이다.
이와 같이 구성한 본 고안의 TV에서 영상 신호 및 OSD의 지연 보상 회로는 외부로 부터 수신된 텔레비젼 방송신호가 입력되면 비디오 처리부(12)에서 이를 신호 처리하여 휘도 신호(Y2)와 색차 신호(B-Y)(R-Y)로 분리된 비디오 신호로 출력한다.
상기의 비디오 처리부(12)로 부터 입력되어 비디오 더블 IC(3)에서 2배 주파수 변환되고 디지탈 신호로 변환된 휘도 신호(Y2)와 색차 신호(B-Y)(R-Y)는 커플링 컨덴서(C4)(C5)(C6)를 통하여 비디오 신호 처리부(14)의 매트릭스 회로(14a)에 각각 입력되어 색신호(R),(G),(B)로 출력된다.
한편 비디오 더블 IC(13)에서 2배 주파수 변환된 수직 동기 신호(Vs)와 수평 동기 신호(Hs)를 텔레 텍스트(Teletext)의 동기 신호로 입력받는 텔레 텍스트 IC(11)에서는 외부로 부터의 문자 방송을 신호를 입력받아 문자 정보(R,G,B)로 출력한다.
상기 텔레 텍스트 IC(11)에서 문자 정보(R,G,B)를 저항(R11)과 커플링 컨덴서(C11),(C12),(C13) 및 클램프(14b)를 통하여 입력받으면서 상기 매트릭스 회로(14a)로 부터 색신호(R),(G),(B)를 입력받는 RGB 스위치(14c)에서 스위칭된 후 증폭 및 매트릭스 회로(14d)를 경유하는 중에 증폭 변환되어 순수한 색신호(R),(G),(B)로 출력한다.
상기 비디오 신호 처리부(14)에서 출력되는 순수한 색신호(R),(G),(B)는 임피던스 매칭용 저항(R12)~(R17)과 지연 소자(DL1)~(DL3)의 지연부(15)를 경유하는 중에 비디오 신호의 시간 지연을 보상해 주기 위해 얼마간 지연시키도록 한 후, 지연된 색신호(R),(G),(B)를 전달받는 CRT 드라이버(16)를 통하여 CRT(17)의 각각의 캐소드 단에 공급되어 시청할 수 있도록한다.
그리고 상기 비디오 신호 처리부(14)의 RGB 스위치(14c)에서 별도로 추출되어 출력되는 VM용 휘도 신호는 스위치(SW)가 온된 상태에서만 고역 통과 필터인 컨덴서(C17) 및 저항(R18)의 미분 회로를 통하여 VM 처리부(18)로 전달하여 상기의 CRT(17)의 VM 코일(17a)에 전류로 변환시켜 출력함으로써 해상도를 향상시키도록 한 것이다.
따라서 본 고안의 TV에서 영상 신호 및 OSD의 지연 보상 회로에 의하여서는 지연 보상의 어려움을 해결하기 위하여 지연소자를 비디오 더블 IC에서 출력되는 휘도 신호에 연결하였던 상태에서 더블 비디오 처리부의 출력단의 휘도 신호와 색신호에 대해 시간 지연시키도록 하여 동시에 보상이 가능할 뿐 아니라, VM 회로의 시간 지연량이 클 경우에 지연 소자의 지연 시간이 휘도 신호에만 증가되고 다른 색신호에는 지연이 생기지 않아 휘도 신호와 색신호의 불일치를 없앨 수 있으며, 텔레텍스트 IC에서 출력되는 문자 정보와 OSD 정보의 문자 정보의 지연 현상 즉 휘도 신호의 시간 지연 현상으로 인한 OSD 및 문자의 고스트 현상을 VM 처리부의 전단에 위치한 미분 회로의 시정수를 조절하면서 보상할 수 있고, 미분 회로의 시정수 시간을 적게 설정하여 지연 시간을 줄이면서 지연 소자에 의한 지연 시간도 줄일 수 있으며, 이로 인해 비디오 신호의 주파수 특성에도 영향을 주어 화질이 나빠지게 되는 현상도 방지할 수 있다.
또한 VM 처리부의 입력단에 버퍼를 사용할 때 사용하는 트랜지스터의 축적 시간의 편차가 다르므로 이에 따라 시간 지연량 보상을 지연 소자로 보상할 수 없는 난점을 해결할 수 있는 것이다.
Claims (2)
- 복합 영상 신호를 색신호로 출력하여 CRT(17)를 통해 시청할 수 있도록 한 TV에서 영상신호 및 OSD의 지연 보상 회로에 있어서, 상기 비디오 신호 처리부(14)에서 출력되는 색신호(R),(G),(B)를 비디오 신호의 시간 지연을 보상해 주기 위해 얼마간 지연시키는 지연부(15)와, 상기 비디오 신호 처리부(14)의 RGB 스위치(14c)에서 출력되는 휘도 신호를 스위치와 미분회로를 통하여 전달받아 CRT의 VM 코일에 전류로 공급하는 VM 처리부(18)들로 구성됨을 특징으로 하는 티브이(TV)에서 영상 신호 및 오에스디(OSD)의 지연 보상 회로.
- 제1항에 있어서, 지연부(15)는 임피던스 매칭용 저항(R12)~(R17)과 지연 소자(DL1)~(DL3)로 구성하여 더블 비디오 신호 처리부(14)에서 출력되는 순수한 색신호(R),(G),(B)를 얼마간 지연시켜 CRT(17)로 공급하도록 하는 것을 특징으로 한 티브이(TV)에서 영상 신호 및 오에스디(OSD)의 지연 보상 회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019960033538U KR200154411Y1 (ko) | 1996-10-11 | 1996-10-11 | 티브이에서 영상 신호 및 오에스디의 지연 보상 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019960033538U KR200154411Y1 (ko) | 1996-10-11 | 1996-10-11 | 티브이에서 영상 신호 및 오에스디의 지연 보상 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980020320U KR19980020320U (ko) | 1998-07-15 |
KR200154411Y1 true KR200154411Y1 (ko) | 1999-08-02 |
Family
ID=19469462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019960033538U KR200154411Y1 (ko) | 1996-10-11 | 1996-10-11 | 티브이에서 영상 신호 및 오에스디의 지연 보상 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200154411Y1 (ko) |
-
1996
- 1996-10-11 KR KR2019960033538U patent/KR200154411Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980020320U (ko) | 1998-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3066620B2 (ja) | ビデオ信号処理装置 | |
JP2950503B2 (ja) | Pcモニタ兼用のマルチシステムテレビジョン受像機 | |
EP0675657B1 (en) | Multi-standard TV receiver with luma/chroma delay compensation | |
FI93073C (fi) | Televisiovastaanotin, jossa on lisäsisääntuloliitin erotetun Y-C-formaatin mukaisia videosignaaleja varten | |
KR100808709B1 (ko) | 지연 회로 및 그것을 이용한 영상 신호 처리 회로 | |
KR200154411Y1 (ko) | 티브이에서 영상 신호 및 오에스디의 지연 보상 회로 | |
EP0394001B1 (en) | Television apparatus | |
KR100808708B1 (ko) | 지연 회로 및 그것을 이용한 영상 신호 처리 회로 | |
EP0394002B1 (en) | Television apparatus | |
KR19990055332A (ko) | Pip 회로를 내장한 텔레비전에 있어서 동기 일치 장치 | |
US5210606A (en) | Apparatus for correcting distorted sync in a composite video signal | |
KR970010396B1 (ko) | 티브이의 자화면 화질 보상 회로 | |
EP0982709A1 (en) | Liquid crystal display with contrast adjustment | |
JP3191322B2 (ja) | アスペクト比変換表示装置 | |
KR950010130Y1 (ko) | 티브이의 문자화면 수평위치 보정회로 | |
JP2507710Y2 (ja) | Pipテレビジヨン受像機 | |
KR950015099B1 (ko) | 티브이의 피아이피화면 뮤팅회로 | |
JPH07336620A (ja) | 多画面表示装置 | |
KR920005454Y1 (ko) | 컬러 tv의 전송방식에 따른 휘도지연시간 선택회로 | |
JPH0334275B2 (ko) | ||
KR100227307B1 (ko) | 복합 화상신호를 휘도(y)신호와 색도(c)신호로 분리하는 장치 | |
KR950009620Y1 (ko) | 티브이시스템의 주화면 위치보상회로 | |
JPH1093842A (ja) | Tv信号処理回路 | |
Seidler | A new video decoding and processing system for IDTV and EDTV | |
JPS60180286A (ja) | テレビ受像機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20070427 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |