CN1953329B - 延迟电路和使用它的视频信号处理电路 - Google Patents

延迟电路和使用它的视频信号处理电路 Download PDF

Info

Publication number
CN1953329B
CN1953329B CN2006101593419A CN200610159341A CN1953329B CN 1953329 B CN1953329 B CN 1953329B CN 2006101593419 A CN2006101593419 A CN 2006101593419A CN 200610159341 A CN200610159341 A CN 200610159341A CN 1953329 B CN1953329 B CN 1953329B
Authority
CN
China
Prior art keywords
signal
switch element
unit
capacity cell
switched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101593419A
Other languages
English (en)
Other versions
CN1953329A (zh
Inventor
芹泽俊介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1953329A publication Critical patent/CN1953329A/zh
Application granted granted Critical
Publication of CN1953329B publication Critical patent/CN1953329B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/26—Time-delay networks
    • H03H11/265—Time-delay networks with adjustable delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/66—Circuits for processing colour signals for synchronous demodulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Processing Of Color Television Signals (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Pulse Circuits (AREA)
  • Networks Using Active Elements (AREA)

Abstract

一种延迟电路，使利用了开关电容器的延迟电路适当地进行延迟处理，它包括：开关电容器组，具有多个开关电容器单元，以使输入信号对全部多个开关电容器单元共同地输入并且使电容元件被充电，从多个开关电容器单元的各个单元使电容元件放电而将输出信号输出来连接；以及开关控制单元，通过控制各个开关元件的导通/截止，从而使各个电容元件基于输入信号被依次充电，同时通过使在该依次充电时上次充电过的电容元件放电而将输出信号从多个开关电容器单元的各个单元依次输出，在切换各个开关元件的导通/截止时，进行使全部的开关元件截止的控制。

Description

延迟电路和使用它的视频信号处理电路
技术领域
本发明涉及延迟电路和使用它的视频信号处理电路。
背景技术
作为世界上采用的模拟彩色电视制式，大致划分为在日本和中北美主要采用NTSC(National Television Standards Committee)制式，在西欧各国主要采用PAL(Phase Alternation by Line)制式，在东欧各国主要采用SECAM(Sequential Couleur A Memoire)  制式。NTSC制式是水平方向的扫描线数为525条每秒30帧的隔行扫描，水平扫描频率为15.75kHz，垂直扫描频率为60Hz。PAL制式是水平方向的扫描线为625条，使相位对每条扫描线进行反相，每秒25帧的隔行扫描。SECAM制式是水平方向的扫描线数为625条，每秒25帧的隔行扫描。这样，NTSC、PAL、SECAM等无论哪种制式，基本上都进行隔行扫描，如图10所示，通过将1帧分为奇数场和偶数场的两次进行扫描，传输一幅画面。详细来说，在隔行扫描中，将奇数场的全部扫描线每隔一条扫描线从画面的上方至下方进行扫描。然后，将奇数场的最后的扫描线的扫描在一半时中止，将偶数场的全部扫描线从上至下进行扫描，以填补奇数场的全部扫描线之间。
此外，在NTSC、PAL、SECAM制式中，采用不将摄像机摄像的R(红)、G(绿)、B(蓝)的视频信号以原有的形态传送，将该视频信号变换为表现画面的亮度的亮度信号Y和表现画面的颜色的浓淡程度的色度信号C，进而传送将亮度信号Y和色度信号C合成的复合信号SC的制式。图11是表示色度信号C、亮度信号Y、复合信号SC的一例波形图的图。图11(a)所示的色度信号C是将从R信号及B信号减去亮度信号Y所得的两个色差信号R-Y、B-Y变换到相互正交的I·Q信号(NTSC制式的情况)或U·V信号(PAL制式的情况)，同时将它们合成并进行振幅调制的信号。此外，色度信号C包含色同步信号BS和载波色信号CA。再有，色同步信号BS是作为载波色信号CA的相位和振幅的基准的信号，载波色信号CA是相位表示色调而振幅表示色度的信号。图11(b)所示的亮度信号Y包含水平同步信号HSYNC和亮度信号YA。再有，水平同步信号HSYNC是表示水平方向的一条扫描线开始的信号，相邻的两个水平同步信号HSYNC之间的期间被称为‘1H期间(1水平扫描期间：约64μsec)’。此外，亮度信号YA是表示亮度的内容的信号。图11(c)所示的复合信号SC是将图11(a)所示的色度信号C和图11(b)所示的亮度信号Y合成后的信号。详细来说，复合信号SC成为将色度信号C的色同步信号BS与亮度信号Y的后沿重叠，同时将色度信号C的载波色信号CA重叠在亮度信号YA上的波形。
可是，在国外使用的PAL、SECAM制式中，在接收端的视频信号处理电路中，通过使解调的色差信号R-Y、B-Y比天线接收的视频信号延迟1H期间，同时将该1H期间延迟后的信号与最新的色差信号R-Y、B-Y合成，从而除去传输路径中的失真，同时确定通过行(line)校正而使全部扫描线的色差信息一致。这样，作为用于1H期间延迟的电路(以下，称为1H延迟电路)，至今是使用CCD(Charged Coupled Device)延迟元件的类型为主流(例如，参照以下所示的专利文献1)。
但是，用于1H延迟电路的CCD延迟元件以外的视频信号处理电路至今仍以容易处理模拟信号的双极处理工艺而被专门设计、制造，但如果变更为使用双极和CMOS两者的下一代的BiCMOS工艺处理，则包含CCD延迟元件而将该视频信号处理电路一芯片化，从而可低价地设计、制造。此外，作为1H延迟电路，还提出了代用比CCD延迟元件更便宜并且至今为止作为模拟滤波器而被专门使用的‘开关电容器电路’。
图12是表示使用了开关电容器电路的延迟电路的以往的结构例的图。再有，图12所示的延迟电路，为了简化说明，使开关电容器单元为两组设置的结构，但开关电容器单元的数根据必要的延迟时间而变化。
NMOS晶体管M1、M2的双方的源极电极被共用连接，在其源极电极上连接电容元件C1，构成一组开关电容器单元10a。同样地，NMOS晶体管M3、M4的双方的源极被共用连接，在其源极上连接电容元件C2，构成一组开关电容器单元10b。再有，对NMOS晶体管M1、M3的漏极电极施加延迟对象的输入电压VIN，NMOS晶体管M2、M4的漏极电极连接到电压跟随器12的同相输入端子。此外，设置用于控制NMOS晶体管M1～M4的导通/截止的开关动作的开关控制电路11。再有，开关控制电路11对NMOS晶体管M1的栅极电极供给开关信号SW1，对NMOS晶体管M2、M3的栅极电极供给开关信号SW2，对NMOS晶体管M4的栅极电极供给开关信号SW3。通过这样的结构，在电压跟随器12中，将输入电压VIN延迟了NMOS晶体管M1～M4的开关周期的输出电压VOUT输出。
图13是表示图12所示的延迟电路的动作例的定时图。再有，在以时刻T0～T5划分的各期间中，假设输入电压VIN的电平向D0～D4变动(参照图13(a))。此外，在以时刻T0～T5划分的各期间与NMOS晶体管M1～M4的开关周期相关联。
首先，在时刻T0，供给到NMOS晶体管M1～M4的栅极的开关信号SW1～SW3为‘L、H、L’，直至时刻T1为止都持续该状态(参照图13(b)～图13(d))。即，在时刻T0，NMOS晶体管M1、M4截止，NMOS晶体管M2、M3导通，直至时刻T1为止都持续该状态(参照图13(e)～图13(g))。因此，在时刻T0～T1的期间，由于形成NMOS晶体管M3和电容元件C2的充电路径，所以与该期间的输入电压VIN的电平D0对应的电荷通过NMOS晶体管M3而对电容元件C2充电，从而输入电压VIN的电平D0的信息被保持(参照图13(i))。另一方面，形成NMOS晶体管M2和电容元件C2的放电路径，但尽管电荷未保持在电容元件C1中(参照图13(h))，但输出电压VOUT仍然不稳定(参照图13(j))。
接着，在时刻T1，供给到NMOS晶体管M1～M4的栅极的开关信号SW1～SW3为‘H、L、H’，直至时刻T2为止都持续该状态(参照图13(b)～图13(d))。即，在时刻T1，NMOS晶体管M1、M4导通，NMOS晶体管M2、M3截止，直至时刻T2为止都持续该状态(参照图13(e)～图13(g))。因此，在时刻T1～T2的期间，由于形成NMOS晶体管M3和电容元件C2的充电路径，所以与该期间的输入电压VIN的电平D1对应的电荷通过NMOS晶体管M1而对电容元件C1充电，从而输入电压VIN的电平D1的信息被保持(参照图13(h))。另一方面，由于形成NMOS晶体管M4和电容元件C2的放电路径，所以通过电容元件C2中保持的电荷被放电而读出与该电荷对应的电平D0的输入电压VIN(参照图13(i))，施加到电压跟随器12的同相输入端子。因此，在电压跟随器12中，将电平D0的输入电压VIN延迟了NMOS晶体管M1～M4的开关周期的输出电压VOUT输出(参照图13(j))。以后，在时刻T2～T3、时刻T3～T4、时刻T4～T5的各期间，重复进行以上那样的动作。
[专利文献1]特开平9-191472号公报
可是，开关电容器电路以往被专门用作模拟滤波器。模拟滤波器用途的情况下，作为该滤波器特性之一的截止频率与图12所示的用于延迟电路的开关电容器电路的工作时钟(开关信号)的频率比较，采用非常低的频率。例如，开关电容器电路在视频信号处理的领域中，对于在使色差信号R-Y、B-Y延迟1H期间的用途的情况下为数MHz级来说，在模拟滤波器用途的情况下，主要为从数百至数kHz级。因此，在将开关电容器电路用作延迟电路的情况下，会产生以下那样的问题。
即，以图12所示的延迟电路为前提进行说明时，在开关电容器电路10a、10b中的NMOS晶体管M1～M4的输入输出电压特性上，在对输入电压向应的输出电压的上升沿、下降沿上产生通过速率(through rate)。此外，就NMOS晶体管M1～M4来说，确定各自的输出电压的逻辑电平为H或L的分支点的输入电压的阈值。因而，通过速率或输入电压的阈值在NMOS晶体管M1～M4的各个中有制造偏差，而且还因周围温度或负载而改变。
因此，为了同时进行NMOS晶体管M1～M4的导通/截止，即使从开关控制电路11向NMOS晶体管M1～M4的各栅极电极供给开关信号SW1～SW3(参照图14(a)～图14(c))，NMOS晶体管M1～M4的各个输入输出的上升沿、下降沿期间与延迟电路用途的工作时钟的一周期比较也成为不可以忽略程度的长度，而且由于还存在偏差，所以可能引起NMOS晶体管M1～M4变为完全导通的状态(图14(d)～图14(f)的斜线部分)。
在图13所示的时刻T1，NMOS晶体管M1、M4本来应该立即从截止切换为导通、NMOS晶体管M2、M3本来应该立即从导通切换为截止，但如图14所示，产生了NMOS晶体管M1～M4全部导通的期间。这种情况下，在时刻T1，原来通过NMOS晶体管M3截止而将对电容元件C2的充电路径断路，在前面的时刻T0～T1的期间中电容元件C2中保持的电荷应该被保护，可却形成了NMOS晶体管M3和电容元件C2的充电路径。因此，输入电压VIN的电平D1所对应的电荷通过NMOS晶体管M1不仅对电容元件C1充电，而且通过NMOS晶体管M3对电容元件C2也充电。此外，形成了电容元件C1、NMOS晶体管M2、M4、电容元件C2的异常的闭环。
这样，在将开关电容器电路用作延迟电路的情况下，由于可能引起开关电容器电路的开关元件全部导通的情况，所以有作为1H延迟电路不进行正常的动作的课题。
发明内容
用于解决上述课题的主要的发明是，在获得使输入信号延迟的输出信号的延迟电路中，包括：开关电容器组，具有多个开关电容器单元，所述开关电容器单元有开关元件和通过该开关元件的导通/截止而被充放电的电容元件，所述开关电容器单元被连接，以使所述输入信号对全部所述多个开关电容器单元共同地输入并且使所述电容元件被充电，同时从所述多个开关电容器单元的各个单元使所述电容元件放电而输出所述输出信号；以及开关控制单元，通过对所述多个开关电容器单元具有的各个所述开关元件的导通/截止进行控制，从而使所述多个开关电容器单元具有的各个所述电容元件基于所述输入信号被依次充电，同时通过使在该依次充电时上次充电过的所述电容元件放电而从所述多个开关电容器单元的各个单元依次输出所述输出信号，而且，在切换所述多个开关电容器单元具有的各个所述开关元件的导通/截止时，进行使所述多个开关电容器单元具有的全部所述开关元件截止的控制。
根据本发明，可以提供能够适当地进行延迟处理的利用了开关电容器的延迟电路及使用它的视频信号处理电路。
附图说明
图1是表示本发明的一实施方式的电视接收系统的结构的图。
图2是表示本发明的一实施方式的视频信号处理电路的结构的图。
图3(a)～图3(c)是表示本发明的一例色差信号B-Y、R-Y的波形图和与其对应的亮度信号Y的波形图。
图4是表示本发明的一实施方式的1H延迟电路的结构的图。
图5是表示本发明的一实施方式的1H延迟电路的结构的图。
图6(a)～图6(1)是表示本发明的一实施方式的1H延迟电路的主要信号的动作定时的图。
图7(a)～图7(k)是表示本发明的一实施方式的1H延迟电路的主要信号的动作定时的图。
图8是表示本发明的一实施方式的电荷输送型开关电容器单元的结构的图。
图9是表示本发明的一实施方式的直接充电型开关电容器单元的结构的图。
图10是用于说明隔行扫描的图。
图11(a)～图11(c)是表示一例色度信号C、亮度信号Y、复合信号SC的波形图的图。
图12是用于说明使用了开关电容器电路的延迟电路的结构的图。
图13(a)～图13(j)是表示使用了开关电容器电路的延迟电路的主要信号的以往的动作定时的图。
图14(a)～图14(f)是用于说明在使用了开关电容器电路的延迟电路中引起全部的开关元件导通的期间的现象的图。
具体实施方式
<电视接收系统的结构>
图1是本发明的电视接收系统的结构图。
调谐器120是从天线110接收的电视广播的视频信号中，提取出作为接收对象的频道的信号后将其放大输出的前端处理电路。再有，电视广播的视频信号是符合PAL制式或SECAM制式的信号，具有通过电视摄像机拍摄的颜色的三基色(R、G、B)信息。
中频滤波器130是从调谐器120输出的信号中仅提取中频信号IF的滤波器。
视频中频处理电路140是对中频滤波器130中被提取出的中频信号IF进行检波并提取复合信号SC的电路。
箝位电路150是用于将视频中频处理电路140提取出的复合信号CSC的消隐电平固定为规定电平的电路。
YC分离电路160是将从箝位电路150供给的复合信号SC同步分离为亮度信号Y和色度信号C的电路。
亮度信号处理电路170是进行从YC分离电路160供给的亮度信号Y的对比度调整或消隐调整的电路。
色信号处理电路180是进行从YC分离电路160供给的色度信号C的每个频道的增益调整或消色等的处理的电路。
色解调电路190是主要基于由色信号处理电路180实施了各种处理的色度信号C’而对色差信号R-Y、B-Y进行解调的电路。
矩阵电路200是将由色解调电路190解调过的色差信号R-Y、B-Y和亮度信号处理电路10中实施了各种处理的亮度信号Y’进行合成，从而对R信号、G信号、B信号的三个信号构成的视频信号进行复原的电路。
RGB驱动器210是基于从矩阵电路200供给的R信号、G信号、B信号的三个信号，生成用于在显示器220上再现期望的彩色视频的驱动信号ROUT、GOUT、BOUT的驱动电路。
<视频信号处理电路的结构>
图2是本发明的‘延迟电路’的一实施方式的具有1H延迟电路400的模拟彩色电视机的视频信号处理电路300的结构图。再有，视频信号处理电路300将PAL制式的视频信号作为主要处理对象，但通过外部安装SECAM解码器500，也可以对SECAM制式的视频信号进行处理。再有，视频信号处理电路300也可以形成还与SECAM解码器500一起集成化的实施方式。此外，视频信号处理电路300为通过可使用双极和CMOS两者的BiCMOS处理工艺来设计、制造的集成电路。
视频信号处理电路300为将图1所示的箝位电路150、YC分离电路160、亮度信号处理电路170、色信号处理电路180、色解调电路190、矩阵电路200、RGB驱动器210集成在1芯片上的情况，但也可以包含调谐器120、中频滤波器130、视频中频处理电路140而进行一芯片化。
箝位电路150、YC分离电路160、矩阵电路200、RGB驱动器210与前述相同，所以省略说明。
亮度信号处理电路170具有延迟行电路(line)171、清晰度调整单元172、黑色展宽处理单元173、对比度调整单元174。延迟行电路171是为了调整与色度信号C的解调处理的时间差而使亮度信号Y延迟的电路。清晰度调整单元172基于亮度信号Y进行图像的轮廓校正处理，黑色展宽处理单元173基于亮度信号Y而进行将图像的暗部分的分辨率提高而防止黑色缺失的处理。即，清晰度调整单元172、黑色展宽处理单元173、对比度调整单元174作为所谓的操纵装置而起作用。
色信号处理电路180具有增益调整单元181、消色电路182。增益调整单元181以色度信号C中所包含的色同步信号SC为基准，进行用于将色度信号C调整到与频道对应的合适的电平的处理，由于在黑白广播时色解调电路190动作时出现噪声，所以消色电路182对色同步信号SC进行检测而进行用于不将载波色信号CA传送到色解调电路190的处理。
色解调电路190具有：同步检波电路191、色调调整PLL电路197、1H延迟电路400、加法器198、彩色箝位电路199。
同步检波电路191是将PAL制式的情况下的色度信号C作为处理对象的电路，通过将副载波信号振荡器194中振荡生成的副载波信号fsc和从色信号处理电路180供给的色度信号C’相乘而进行同步检波，将色差信号B-Y、R-Y同时输出。详细论述时，在将副载波信号fsc通过移相器195而进行90°移相后，通过在乘法器192中与色度信号C’相乘，从而色差信号B-Y被检波解调。此外，在乘法器193中，通过使副载波信号fsc和色度信号C’相乘，色差信号R-Y被检波解调。再有，在由乘法器192、193分别检波解调后的色差信号B-Y、R-Y中包含高谐波分量。因此，通常通过LPF196来除去该高谐波分量。这里，在同步检波电路191中被检波解调的色差信号B-Y、R-Y和与它们对应的亮度信号Y的波形图的一例示于图3。
色调调整PLL电路197是通过将由构成PLL电路的一部分的振荡电路(未图示)生成的振荡时钟信号的相位进行与色度信号C中包含的色同步信号SC的相位一致的PLL控制，从而进行色度信号C’的色调的调整的PLL电路。
SECAM解码器500是将SECAM制式的情况下的色度信号C作为处理对象的外部安装电路，被供给YC分离电路160后的色度信号C，输出由该色度信号C进行了检波解调的色差信号B-Y、R-Y。然后，该检波解调过的色差信号B-Y、R-Y被供给到视频信号处理电路300。再有，SECAM解码器500与PAL制式的情况下的同步检波电路191有所不同，根据SECAM制式，将色差信号B-Y、R-Y在每个1H期间交替地输出。即，SECAM解码器500在输出色差信号B-Y时不输出色差信号R-Y，而在输出色差信号R-Y时不输出色差信号B-Y。
箝位电路600是将从SECAM解码器500供给的色差信号B-Y、R-Y固定为规定电平的电路。
开关电路601是根据接收的视频信号的模拟彩色电视制式而选择从同步检波电路191同时供给的PAL制式的情况下的色差信号B-Y、R-Y、或从箝位电路600交替地供给的SECAM制式的情况下的色差信号B-Y、R-Y的其中一个的电路。
1H延迟电路400是使从开关电路601供给的色差信号B-Y、R-Y延迟1H期间(1水平扫描期间：约64μsec)的延迟电路。再有，1H期间如图11所示那样，是相邻的两个水平同步信号HSYNC之间的期间。
加法器198是将从开关电路601供给的色差信号B-Y、R-Y和通过1H延迟电路400被延迟了1H期间的色差信号B-Y、R-Y进行加法运算的电路。通过这种加法运算，将传输路径中的色度信号C的失真除去，同时通过行电路校正而使全部扫描线的色差信息一致。再有，加法器198的加法运算结果在彩色箝位电路199中被固定为规定电平后，供给到矩阵电路200。其结果，矩阵电路200基于从亮度信号处理电路170供给的亮度信号Y’和从彩色箝位电路199供给的色差信号B-Y、R-Y，将由摄像机拍摄的颜色的三基色(R、G、B)信息再现。
<1H延迟电路的结构>
图4是表示1H延迟电路400的一例电路结构的图。
1H延迟电路400具有：开关电容器组412、移位寄存器420和导通期间控制单元430。再有，1H延迟电路400分别设置色差信号B-Y、R-Y。
开关电容器组412根据1H期间而具有多个开关电容器单元，一组开关电容器单元有开关元件和通过该开关元件的导通/截止而被充放电的电容元件。此外，在该一组的开关电容器单元中进行连接，以使输入信号IN(色差信号B-Y、R-Y)对多个开关电容器单元的全部被共同地输入并且使电容元件充电，同时从多个开关电容器单元的各个单元使电容元件放电，输出将输入信号IN延迟了1H期间的输出信号OUT(色差信号B-Y、R-Y)。
再有，图4所示的开关电容器组41 2采用NMOS晶体管(N1～N8)作为开关元件，同时采用缓冲型开关电容器单元(410a～410d)作为开关电容器单元。再有，将缓冲型开关电容器单元(410a～410d)与1H期间对应的数量来设置。例如，在1H期间为“64μsec”，1组的缓冲型开关电容器单元(410a～410d)的各自的延迟时间为“0.25μsec”的情况下，缓冲型开关电容器单元(410a～410d)的级数需要“257级”。
例如，缓冲型开关电容器单元410a有两个NMOS晶体管N1(本发明的“一个开关元件”)、NMOS晶体管N2(本发明的“另一个开关元件”)、以及一个电容元件C1。NMOS晶体管N1、N2的双方的源极电极(本发明的“一个电极”)被共用连接，同时电容元件C1被连接在该共用连接部分。在对NMOS晶体管N1的漏极(本发明的“一个开关元件的另一个电极”)供给输入信号IN，并使NMOS晶体管N1导通的情况下，使NMOS晶体管N2截止，在电容元件C1中根据输入信号IN而被适当地充电。另一方面，在使NMOS晶体管N2导通的情况下，使NMOS晶体管N1截止，在电容元件C1中被适当地放电，从NMOS晶体管N2的漏极(本发明的“另一个开关元件的另一个电极”)获得输出信号OUT。
再有，有关缓冲型开关电容器单元410a的后级的缓冲型开关电容器单元410b～410d也是同样的结构、动作。即，在缓冲型开关电容器单元410a～410d中，共用地连接与各个用于充电的晶体管相对应的NMOS晶体管N1、N3、N5、N7的各漏极电极，使输入信号IN被依次输入到各个缓冲型开关电容器单元410a～410d。此外，在缓冲型开关电容器单元410a～410d中，共用地连接与各个用于放电的晶体管相对应的NMOS晶体管N2、N4、N6、N8的各漏极和电压跟随器411的同相输入端子，从各个缓冲型开关电容器单元410a～410d依次获得将输入信号IN延迟了1H期间的输出信号OUT。
移位寄存器420、导通期间控制单元430是本发明的“开关控制单元”的一实施方式。即，通过移位寄存器420、导通期间控制单元430控制缓冲型开关电容器单元410a～410d具有的NMOS晶体管N1～N8各自的导通/截止，从而使缓冲型开关电容器单元410a～410d具有的各个电容元件C1～C4基于输入信号IN而被依次充电。此外，在电容元件C1～C4的依次充电时，通过使一开关周期前充电过的电容元件C1～C4的其中一个放电，从而将输出信号OUT从各个缓冲型开关电容器单元410a～410d依次输出。而且，在切换缓冲型开关电容器单元410a～410d具有的NMOS晶体管N1～N8的导通/截止时，进行使缓冲型开关电容器单元410a～410d具有的全部NMOS晶体管N1～N8临时截止的控制。
这样，通过使全部的NMOS晶体管N1～N8截止，可以避免因NMOS晶体管N1～N8的通过速率或阈值等的晶体管特性的不同而使NMOS晶体管N1～N8中至少两个以上同时导通的不适情况。其结果，可以可靠地避免缓冲型开关电容器单元410a～410d具有的电容元件C1～C4中至少两个被同时充电的不适情况。而且，例如，还可以可靠地避免使NMOS晶体管N2、N4同时导通，从而形成电容元件C1、NMOS晶体管N2、N4、电容元件C4的异常闭环的不适情况。
再有，作为使上述全部NMOS晶体管N1～N8截止的构造，通过使用作为使各个NMOS晶体管N1～N8适当导通/截止的基准周期的开关周期，对输入信号IN的延迟时间(1H期间)进行设定，同时将在使输入信号IN延迟时使全部NMOS晶体管N1～N8中至少其中一个导通的导通期间设定得比NMOS晶体管N1～N8的开关周期短。
其结果，在作为导通对象的NMOS晶体管N1～N8的至少其中一个的开关周期的期间中，在作为导通对象的NMOS晶体管N1～N8中必然产生截止期间。此外，在该开关周期的期间中，作为截止对象的剩余的NMOS晶体管N1～N8的至少其中一个当然为截止期间。因此，与导通对象、截止对象无关，产生全部NMOS晶体管N1～N8必然截止的截止期间。再有，这样的控制通过下面详述的移位寄存器420、导通期间控制单元430而实现，由于对作为导通对象的NMOS晶体管N1～N8中至少其中一个进行这种控制，所以具有负载少并且高效率地进行的优点。
移位寄存器420通过在每次输入被设定了NMOS晶体管N1～N8的开关周期的移位时钟信号SCK时将触发信号T(串行输入信号)的1短脉冲依次移位，生成使NMOS晶体管N1～N8依次导通/截止的并行开关信号S0～S4。再有，如图4所示，移位寄存器420通过将作为D型触发器元件的DFF0～DFF4多级连接而实现。
导通期间控制单元430基于与移位时钟信号SCK同步的控制时钟信号CCK，在并行开关信号S0～S4的其中一个信号变为使全部NMOS晶体管N1～N8中至少其中一个导通的逻辑电平(“L”电平)的情况下，将该其中一个信号的逻辑电平(“L”电平)的期间限制得比NMOS晶体管N1～N8的开关周期短的基础上，进行用于对全部的NMOS晶体管N1～N8的各栅极供给的控制。因此，导通期间控制单元430有将PMOS晶体管和NMOS晶体管串联连接的反相器元件INV0～INV4。再有，对反相器元件INV0～INV4的各栅极电极供给各自对应的并行开关信号S0～S4。此外，从反相器元件INV0～INV4输出使并行开关信号S0～S4逻辑反相后的并行开关信号SW0～SW4，从而供给到全部的NMOS晶体管N1～N8的各栅极电极。而且，对反相器元件INV0～INV4的各电源端供给控制时钟信号CCK。
再有，设置反相器元件INV0～INV4的原因是基于下面的理由。即，在本实施方式中触发信号T的1短脉冲被作为“L”电平设定，并行开关信号S0～S4是使该触发信号T的“L”电平被依次移位的信号。此外，NMOS晶体管N1～N8具有对栅极电极供给“H”电平时变为导通的特性。这里，为了通过在并行开关信号S0～S4中被依次移位的“L”电平，使NMOS晶体管N1～N8的至少其中一个导通，需要将并行开关信号S0～S4的“L”电平进行逻辑反相而变换到“H”电平，因此，需要反相器元件INV0～INV4。
此外，对反相器元件INV0～INV4的各电源端供给控制时钟信号CCK的原因是基于下面的理由。即，在控制时钟信号CCK为“L”电平的期间，为了不对反相器元件INV0～INV4供给电源，并行开关信号SW0～SW4变为高阻抗。即，这种情况下，全部的NMOS晶体管N1～N8导通，另一方面，在控制时钟信号CCK为“H”电平的期间，由于对反相器元件INV0～INV4供给电源，所以输出与并行开关信号S0～S4对应的并行开关信号SW0～SW4。这里，如果使控制时钟信号CCK与移位时钟信号SCK同步，将控制时钟信号CCK的“H”电平期间限制得比移位时钟信号SCK的1周期、即NMOS晶体管N1～N8的开关周期短，则在开关周期的期间中，发生使全部的NMOS晶体管N1～N8截止的截止期间。
图5是采用了PMOS晶体管P1～P8作为开关元件的情况下的1H延迟电路400的结构图。与图4所示的1H延迟电路400同样，具有开关电容器组415、移位寄存器421、以及导通期间控制单元431。与图4所示的1H延迟电路400不同的方面，如上述那样，有以下方面：缓冲型开关电容器单元413a～413d具有的开关元件被置换为PMOS晶体管、与其相随对导通期间控制单元431的反相器元件INV0～INV4的接地端供给控制时钟信号CCK、以及使被供给到导通期间控制单元的控制时钟信号CCK和输入到移位寄存器421的触发信号T分别被逻辑反相。即使在图5所示的1H延迟电路400的结构中，也可获得与图4所示的1H延迟电路400同样的效果。
<1H延迟电路的动作>
基于图6、图7所示的定时图，说明图4所示的1H延迟电路400的动作例子。再有，关于图5所示的1H延迟电路400的动作，触发信号T、控制时钟信号CCK、并行开关信号S0～S4、并行开关信号SW0～SW4的逻辑进行反相，但动作内容本身是相同的，所以省略说明。
首先，在移位寄存器420，在时刻TS～T0的期间，触发信号T的“L”电平的1短脉冲被输入到初级的DFF0(参照图6(a))。然后，移位寄存器420在时刻T0～T1、时刻T1～T2、...、时刻T4～T5的每个期间被输入移位时钟信号SCK，将触发信号T的“L”电平向后级的DFF1～4依次地移位，作为该移位结果的并行开关信号S0～S4被从DFF0～4的各输出中提取(参照图6(b)～图6(f))。再有，时刻T0～T1、时刻T1～T2、...、时刻T4～T5的各期间是移位时钟信号SCK的1周期，也是确定NMOS晶体管N1～N8的开关周期的期间。此外，NMOS晶体管N1～N8的开关周期被设定为输入信号IN的延迟时间的1H期间。因此，时刻T0～T1、时刻T1～T2、...、时刻T4～T5的各期间与1H期间对应。
接着，在导通期间控制单元430，与移位时钟信号SCK同步的控制时钟信号CCK被供给到各反相器元件INV0～INV4的电源端。再有，控制时钟信号CCK比移位时钟信号SCK的频率高(在图6所示的例子中为2倍的频率)，控制时钟信号CCK的“H”电平期间(时刻E0～E1、时刻E2～E3、...)比并行开关信号S0～S4的“L”电平期间(时刻T0～T1、时刻T1～T2、...)设定得短(参照图6(b)～图6(g))。其结果，具有比并行开关信号S0～S4的“L”电平期间被限制得短的“H”电平期间的并行开关信号SW0～SW4从反相器元件INV0～INV4输出(参照图6(h)～图6(i))。
接着，在开关电容器组412中，假设是对缓冲型开关电容器单元410a～410d输入了输入信号IN(色差信号R-Y、B-Y)的情况。再有，假设是输入信号IN的电平在时刻T0～T1的期间向D0、在时刻T1～T2向D1、...、在时刻T4～T5向D5变化的情况(参照图7(a))。
首先，在时刻T0～T1的期间，从导通期间控制单元430供给的并行开关信号SW0～SW4中，仅并行开关信号SW0有“H”电平期间(时刻E0～E1)，其他的并行开关信号SW1～SW4仍然为“L”电平(参照图6(h)～图6(i))。因此，在时刻T0～T1的期间内，在时刻E0～E1的期间，缓冲型开关电容器单元410a的NMOS晶体管N1导通，剩余的NMOS晶体管N2～N8全部截止(参照图7(b)～图7(f))。因此，在时刻E0～E1的期间，在缓冲型开关电容器单元410a中，由于形成了NMOS晶体管N1和电容元件C1的充电路径，所以与输入信号IN的电平D0对应的电荷被充电到电容元件C1，输入信号IN的电平D0的信息被电容元件C1保持(参照图7(g))。另一方面，在除了时刻E0～E1的期间的时刻T0～T1的期间，特别是在对电容元件C1的充电后的时刻E1～T1的期间，全部的NMOS晶体管N1～N8都为截止期间，对全部的电容元件C1～C4的充放电动作被可靠地限制。
接着，在时刻T1～T2的期间，从导通期间控制单元430供给的并行开关信号SW0～SW4中，仅开关信号SW1有“H”电平期间(时刻E2～E3)，其他的并行开关信号SW0、SW2～SW4仍然为“L”电平(参照图6(h)～图6(i))。因此，在时刻T1～T2的期间内，在时刻E2～E3的期间，缓冲型开关电容器单元410a的NMOS晶体管N2和缓冲型开关电容器单元410b的NMOS晶体管N3导通，剩余的NMOS晶体管N1、N4～N8全部截止(参照图7(b)～图7(f))。因此，在时刻E2～E3的期间，在缓冲型开关电容器单元410a中，通过形成NMOS晶体管N2和电容元件C1的放电路径而将预先保持在电容元件C1中的电荷放电，从而输入信号IN的电平D0被从电容元件C1读出，并被输入到电压跟随器411的同相输入端子。其结果，电平为D0的输入信号IN从电压跟随器411输出(参照图7(k))。此外，在时刻E2～E3的期间，在缓冲型开关电容器单元410b中，通过形成NMOS晶体管N3和电容元件C2的充电路径而与输入信号IN的电平D1对应的电荷向电容元件C2充电，从而输入信号IN的电平D1的信息被电容元件C2保持(参照图7(h))。另一方面，在除了时刻E2～E3的期间的时刻T1～T2的期间，特别是在电容元件C1的放电前并且对电容元件C2的充电前为止的时刻T1～E2的期间，全部的NMOS晶体管N1～N8都为截止期间，对全部的电容元件C1～C4的充放电动作被可靠地限制。
以后，在时刻T2～T3、时刻T3～T4、时刻T4～T5的各期间中，进行同样的动作。这样，在切换NMOS晶体管N1～N8的导通/截止的定时(时刻T1～T5)中，一定产生全部的NMOS晶体管N1～N8截止的截止期间(时刻E1～E2、时刻E3～E4、时刻E5～E6、时刻E7～E8、时刻E9～E10)。因此，可以可靠地避免因NMOS晶体管N1～N8的通过速率或阈值的差异而使全部的NMOS晶体管N1～N8中至少两个同时导通的现象，进行不能产生误动作的合适的延迟处理。
<其他实施方式>
以上，对于本实施方式进行了说明，但上述实施例是用于使本发明容易理解的实施例，不是限定并解释本发明的实施例。本发明可进行变更/改进而不脱离其意图，同时本发明中还包含其等效物。
例如，在上述实施方式，在开关电容器组412中，采用了缓冲型开关电容器单元410a～410d，但也可以采用图8所示的所谓电荷输送型开关电容器单元。电荷输送型开关电容器单元是在负反馈路径中设置了电容元件CZ的运算放大器805的反相输入端子侧，设置了在其两端子上设置有开关元件801、803的电容元件CX、以及在其两端子上设置有开关元件802、804的电容元件CY。此外，作为该电荷输送型开关电容器单元的动作，例如，通过开关元件801、804的对和开关元件802、803的对互补地重复进行导通/截止，从而电容元件CX、CY交替地进行与输入信号IN对应的充电动作和对运算放大器805的反相输入端子的放电动作。
假设通过将这样的电荷输送型开关电容器单元多级连接，而且设置与移位寄存器420和导通期间控制单元430同样的电路，从而实现1H延迟电路的情况。这种情况下，为了使输入信号IN延迟而切换开关元件801～804各自的导通/截止时，进行使全部开关元件801～804截止的控制。因此，即使是电荷输送型开关电容器单元的情况，也可以可靠地避免全部的开关元件801～804中至少两个同时导通的不适情况，进行不会产生误动作的合适的延迟处理。
此外，例如在开关电容器组412中，也可以采用图9所示那样的所谓的直接充电型开关电容器单元。直接充电型开关电容器单元在运算放大器905的负反馈路径上，设置了在两端子上设置开关元件901、902的电容元件CV、以及在两端子上设置了开关元件902、904的电容元件CW。此外，作为该直接充电型开关电容器单元的动作，例如，通过开关元件901、904的对和开关元件902、903的对互补地重复导通/截止，从而电容元件CV、CW交替地进行与输入信号IN对应的充电动作和对运算放大器905的反相输入端子的放电动作。
通过将这样的直接充电型开关电容器单元多级连接，而且设置与移位寄存器420和导通期间控制单元430同样的电路，从而成为实现1H延迟电路的情况。这种情况下，在为了使输入信号IN延迟而切换开关元件901～904各自的导通/截止时，进行使全部开关元件901～904截止的控制。因此，即使是直接充电型开关电容器单元的情况，也可以可靠地避免全部的开关元件901～904中至少两个同时导通的不适情况，可进行不会产生误动作的合适的延迟处理。

Claims (10)

1.一种延迟电路，获得使输入信号延迟的输出信号，其特征在于，该延迟电路包括：
开关电容器组，具有多个开关电容器单元，所述开关电容器单元有开关元件和通过该开关元件的导通/截止而被充放电的电容元件，所述开关电容器单元被连接，以使所述输入信号对全部所述多个开关电容器单元共同地输入并且使所述电容元件被依次充电，在该依次充电的同时，使在上次，即所述开关元件的一开关周期前充电过的所述电容元件放电，以从所述多个开关电容器单元的各个单元依次输出所述输出信号；以及
开关控制单元，通过对所述多个开关电容器单元具有的各个所述开关元件的导通/截止进行控制，从而使所述多个开关电容器单元具有的各个所述电容元件基于所述输入信号被依次充电，在该依次充电的同时，使在所述开关元件的一开关周期前充电过的所述电容元件放电，以从所述多个开关电容器单元的各个单元依次输出所述输出信号，而且，在切换所述多个开关电容器单元具有的各个所述开关元件的导通/截止时，进行使所述多个开关电容器单元具有的全部所述开关元件临时截止的控制。
2.如权利要求1所述的延迟电路，其特征在于，
所述开关控制单元根据所述开关元件的开关周期而设定所述输入信号的延迟时间，同时在使所述输入信号延迟时，使所述多个开关电容器单元所具有的所述开关元件中的至少一个被导通的导通期间比所述开关周期短。
3.如权利要求2所述的延迟电路，其特征在于，
所述开关控制单元包括：
移位寄存器，每次输入周期为所述开关周期的移位时钟信号时将串行输入的触发信号依次移位，输出使所述多个开关电容器单元具有的所述开关元件依次导通/截止的并行开关信号；以及
导通期间控制单元，基于与所述移位时钟信号同步的控制信号，在所述并行开关信号的其中一个信号变为使所述多个开关电容器单元具有的所述开关元件中的至少一个导通的逻辑电平的情况下，使所述逻辑电平的期间限制得比所述开关周期短并将所述并行开关信号输出到所述多个开关电容器单元具有的所述开关元件。
4.如权利要求1至3任何一项所述的延迟电路，其特征在于，
所述开关电容器单元将一个开关元件的一个电极与另一个开关元件的一个电极共用连接，同时在该共用连接部分连接一个电容元件，
对所述一个开关元件的另一个电极供给所述输入信号，
在使所述一个开关元件导通的情况下，使所述另一个开关元件截止，从而所述一个电容元件基于所述输入信号而被充电，
同时在使所述另一个开关元件导通的情况下，使所述一个开关元件截止，从而所述一个电容元件被放电，从所述另一个开关元件的另一个电极获得所述输出信号。
5.一种视频信号处理电路，基于具有被摄像的颜色的三基色信息的电视广播的复合视频信号而对亮度信号进行处理和对色度信号进行色解调，而且，与对所述亮度信号的亮度信号处理相并行，在所述色度信号的色解调的过程中将该色度信号解调为两个色差信号，并基于所述亮度信号和所述两个色差信号而将所述复合视频信号具有的所述三基色信息进行再现，其特征在于，该视频信号处理电路包括：
开关电容器组，具有多个开关电容器单元，所述开关电容器单元有开关元件和通过该开关元件的导通/截止而被充放电的电容元件，所述开关电容器单元被连接，以使所述解调后的色差信号对全部所述多个开关电容器单元共同地输入并且使所述电容元件被依次充电，在该依次充电的同时，使在上次，即所述开关元件的一开关周期前充电过的所述电容元件放电，以从所述多个开关电容器单元的各个单元依次输出使所述色差信号延迟1H期间的信号；
开关控制单元，通过控制所述多个开关电容器单元具有的各个所述开关元件的导通/截止，从而基于色差信号而使所述多个开关电容器单元具有的各个所述电容元件被依次充电，同时在该依次充电时通过使上次充电过的所述电容元件放电而从所述多个开关电容器单元的各个单元依次输出使所述色差信号延迟1H期间的信号，而且，在切换所述多个开关电容器单元具有的各个所述开关元件的导通/截止时，进行使所述多个开关电容器单元具有的全部所述开关元件临时截止的控制；
加法器，将被延迟所述1H期间前和后的所述色差信号相加；以及
矩阵电路，基于所述加法器的加法运算结果和所述亮度信号处理后的亮度信号而再现所述三基色信息。
6.如权利要求5所述的视频信号处理电路，其特征在于，
所述开关控制单元根据所述开关元件的开关周期而设定所述色差信号的延迟时间，同时在使所述色差信号被延迟时，使所述多个开关电容器单元所具有的所述开关元件中的至少一个被导通的导通期间比所述开关周期短。
7.如权利要求6所述的视频信号处理电路，其特征在于，
所述开关控制单元包括：
移位寄存器，每次输入周期为所述开关周期的移位时钟信号时将串行输入的触发信号依次移位，输出使所述多个开关电容器单元具有的所述开关元件依次导通/截止的并行开关信号；以及
导通期间控制单元，基于与所述移位时钟信号同步的控制信号，在所述并行开关信号的其中一个信号变为使所述多个开关电容器单元具有的所述开关元件中的至少一个导通的逻辑电平的情况下，使所述逻辑电平的期间限制得比所述开关周期短并将所述并行开关信号输出到所述多个开关电容器单元具有的所述开关元件。
8.如权利要求5至7任何一项所述的视频信号处理电路，其特征在于，
所述开关电容器单元将一个开关元件的一个电极与另一个开关元件的一个电极共用连接，同时在该共用连接部分连接一个电容元件，
对所述一个开关元件的另一个电极供给所述色差信号，
在使所述一个开关元件导通的情况下，使所述另一个开关元件截止，从而所述一个电容元件基于所述色差信号而被充电，
同时在使所述另一个开关元件导通的情况下，使所述一个开关元件截止，从而所述一个电容元件被放电，从所述另一个开关元件的另一个电极获得使所述色差信号延迟1H期间的信号。
9.如权利要求5至7任何一项所述的视频信号处理电路，其特征在于，
所述复合视频信号是符合PAL制式或SECAM制式的信号。
10.如权利要求5至7任何一项所述的视频信号处理电路，其特征在于，
所述视频信号处理电路是通过BiCMOS工艺处理而形成的电路。
CN2006101593419A 2005-09-30 2006-09-27 延迟电路和使用它的视频信号处理电路 Expired - Fee Related CN1953329B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP286082/05 2005-09-30
JP2005286082A JP2007097020A (ja) 2005-09-30 2005-09-30 遅延回路及びそれを用いた映像信号処理回路

Publications (2)

Publication Number Publication Date
CN1953329A CN1953329A (zh) 2007-04-25
CN1953329B true CN1953329B (zh) 2011-04-06

Family

ID=37982124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101593419A Expired - Fee Related CN1953329B (zh) 2005-09-30 2006-09-27 延迟电路和使用它的视频信号处理电路

Country Status (5)

Country Link
US (1) US7956931B2 (zh)
JP (1) JP2007097020A (zh)
KR (1) KR100808709B1 (zh)
CN (1) CN1953329B (zh)
TW (1) TWI334731B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4287490B2 (ja) * 2005-10-11 2009-07-01 パナソニック株式会社 クロマキラー検出回路
JP4968671B2 (ja) * 2006-11-27 2012-07-04 Ｎｌｔテクノロジー株式会社 半導体回路、走査回路、及びそれを用いた表示装置
JP5557181B2 (ja) * 2009-08-06 2014-07-23 国立大学法人九州大学 同期検波回路、フラックスゲートセンサ、及びｆｍ復調装置
CN103262423B (zh) 2011-03-07 2016-04-20 松下知识产权经营株式会社 时间差数字转换电路以及包括它的时间差数字转换器
WO2013018274A1 (ja) * 2011-08-01 2013-02-07 パナソニック株式会社 時間差調整回路およびそれを備えた時間差デジタル変換器
CN106841363B (zh) 2017-02-15 2019-05-14 四川大学 基于电位测定的电子集成多电极检测系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965711A (en) * 1987-12-29 1990-10-23 U.S. Philips Corp. Switched capacitor network
US5453710A (en) * 1994-05-10 1995-09-26 Analog Devices, Inc. Quasi-passive switched-capacitor (SC) delay line
EP0735779A1 (en) * 1995-03-29 1996-10-02 SANYO ELECTRIC Co., Ltd. Color signal demodulator suitable for PAL and SECAM TV receiver
CN1184395A (zh) * 1996-10-23 1998-06-10 东芝株式会社 彩色视频信号处理器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6338316A (ja) 1986-08-04 1988-02-18 Fujitsu Ltd 遅延回路
JPH0744428B2 (ja) * 1987-03-09 1995-05-15 健蔵 渡辺 スイツチドキヤパシタ回路
DE4242201A1 (de) * 1992-12-15 1994-06-16 Philips Patentverwaltung Schaltungsanordnung zum Verzögern eines Nutzsignals
US5528186A (en) * 1994-03-22 1996-06-18 Yokogawa Electric Corporation Timing generator using digital signals to obtain accurate delay time and high resolution
JPH09191472A (ja) 1996-01-08 1997-07-22 Sony Corp 信号加算回路及び映像処理回路
JPH09275569A (ja) * 1996-04-05 1997-10-21 Sony Corp アナログ遅延回路
JP3991350B2 (ja) * 2000-03-02 2007-10-17 横河電機株式会社 スイッチトキャパシタ回路
JP3732841B2 (ja) 2003-07-04 2006-01-11 株式会社東芝 遅延回路
KR20050070697A (ko) * 2003-12-30 2005-07-07 삼성전자주식회사 신호 지연 회로
JP2007097019A (ja) * 2005-09-30 2007-04-12 Sanyo Electric Co Ltd 遅延回路及びそれを用いた映像信号処理回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965711A (en) * 1987-12-29 1990-10-23 U.S. Philips Corp. Switched capacitor network
US5453710A (en) * 1994-05-10 1995-09-26 Analog Devices, Inc. Quasi-passive switched-capacitor (SC) delay line
EP0735779A1 (en) * 1995-03-29 1996-10-02 SANYO ELECTRIC Co., Ltd. Color signal demodulator suitable for PAL and SECAM TV receiver
CN1184395A (zh) * 1996-10-23 1998-06-10 东芝株式会社 彩色视频信号处理器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平9-191472A 1997.07.22

Also Published As

Publication number Publication date
TWI334731B (en) 2010-12-11
KR20070037379A (ko) 2007-04-04
US7956931B2 (en) 2011-06-07
KR100808709B1 (ko) 2008-02-29
CN1953329A (zh) 2007-04-25
JP2007097020A (ja) 2007-04-12
TW200714085A (en) 2007-04-01
US20080252790A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
CN1953329B (zh) 延迟电路和使用它的视频信号处理电路
US7323914B2 (en) Charge pump circuit
CN1029277C (zh) 占用多个频段的视频噪声减小系统
KR20070068262A (ko) 신호 처리 장치
GB2240901A (en) Primary colour forming circuit for complementary colour filter charge coupled device
CN1953330B (zh) 延迟电路和使用它的视频信号处理电路
US7688362B2 (en) Single sensor processing to obtain high resolution color component signals
US4246600A (en) Color image pick-up system for a color television system
JPH0884348A (ja) 撮像装置
CN1035713C (zh) 箝位和同步分离结合的多输入端电视接收机
CN101500174B (zh) 动态选择亮度/色度分离的方法与相关装置
US4980737A (en) Luminance signal and chrominance signal separating circuit
EP0762779A3 (en) Luminance signal producing circuits
JPS5846908B2 (ja) テレビジョン撮像方式
US6141064A (en) Luminance signal generation circuit with single clamp in closed loop configuration
JP2707567B2 (ja) 撮像信号処理回路
JP2000078594A (ja) 単板式カラーカメラの広ダイナミックレンジ化処理方法
JPS5846909B2 (ja) テレビジョン撮像方式
JPH0566791B2 (zh)
KR200154411Y1 (ko) 티브이에서 영상 신호 및 오에스디의 지연 보상 회로
CN104754314B (zh) 图像处理装置
JP2002374423A (ja) 画像処理装置、画像処理プログラム及び画像処理方法
JPH0316396A (ja) 映像信号の方式変換装置
KR100269218B1 (ko) 다중ccd카메라의휘도신호분리장치
JPS58101584A (ja) 固体カラ−撮像装置における撮像信号処理回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110406

Termination date: 20210927