JP4287490B2 - クロマキラー検出回路 - Google Patents

クロマキラー検出回路 Download PDF

Info

Publication number
JP4287490B2
JP4287490B2 JP2007539840A JP2007539840A JP4287490B2 JP 4287490 B2 JP4287490 B2 JP 4287490B2 JP 2007539840 A JP2007539840 A JP 2007539840A JP 2007539840 A JP2007539840 A JP 2007539840A JP 4287490 B2 JP4287490 B2 JP 4287490B2
Authority
JP
Japan
Prior art keywords
circuit
comparator
signal
killer
determination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007539840A
Other languages
English (en)
Other versions
JPWO2007043286A1 (ja
Inventor
和也 宮下
俊浩 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2007043286A1 publication Critical patent/JPWO2007043286A1/ja
Application granted granted Critical
Publication of JP4287490B2 publication Critical patent/JP4287490B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/70Circuits for processing colour signals for colour killing

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)
  • Color Television Systems (AREA)

Description

本発明は、テレビ信号処理のカラー信号復調回路に関連したクロマキラー制御を行なうためのクロマキラー検出回路に関するものである。
近年、半導体技術の進歩からアナログテレビ放送の受信デバイスのデジタル化が進んでおり、特に放送方式(NTSC、PAL、SECAM)によらない共通の受信デバイスを実現させることが重要である。このなかで、クロマキラー検出回路はTV映像信号内のバースト信号の位相状態を検出し、受信している信号状態や放送方式を特定させるために重要な回路である。
以下図面を参照し、映像復調処理装置の全体、および従来のクロマキラー検出回路の構成、動作について説明をおこなう。
図9は、映像復調処理装置の全体を示す構成図である。映像復調処理装置4001は、映像信号入力端子4002と、ADコンバータ4003と、YC分離回路4004と、基準クロック発生回路4005と、クロマキラー検出回路4006と、カラー信号復調回路4007と、クロマキラー制御回路4008と、輝度信号出力端子4009と、R−Y信号出力端子4010と、B−Y信号出力端子4011とからなる。
映像信号入力端子4002から入力された映像信号4102はADコンバータ4003に入力される。ADコンバータ4003は基準クロック発生回路4005から出力された基準クロック4101にて動作し、映像信号4102をデジタル信号に変換する。デジタル変換された映像信号はYC分離回路4004に入力される。YC分離回路4004は基準クロック4101にて動作し、映像信号4102に含まれる輝度信号成分4103とカラー信号成分4104を出力する。輝度信号成分4103は輝度信号出力端子4009を介してブロック外に出力される。
基準クロック発生回路4005は映像信号4102のバースト信号部分に同期した基準クロックを発生させる(バーストロック)。なお、基準クロック4101のクロック周波数はバースト信号の4倍であるとする。
以下、基準クロック発生回路4005の構成、動作について詳しく説明する。
基準クロック発生回路4005は、バースト検出回路4021と、位相比較器4022と、累積加算器4023と、ランプ波発生回路4024と、SIN波発生回路4025と、DAコンバータ4026と、LPF4027と、4逓倍回路4028と、4分周回路4029とからなる。
カラー信号成分4104は位相比較器4022およびバースト検出回路4021に入力される。バースト検出回路4021はカラー信号成分4104にあるバースト信号を検知し、バーストゲートパルス4120としてバースト信号期間中はON信号を出力し、バースト信号の存在を指し示す。バーストゲートパルス4120は位相比較器4022、クロマキラー検出回路4006、およびカラー信号復調回路4007に入力される。4分周回路4029はバースト信号の4倍の周波数に同期した基準クロック4101を4分周し、バースト信号と同じ周波数の信号を位相比較器4022に入力する。位相比較器4022はカラー信号成分4104と4分周回路4029によって生成される信号について、位相比較を実施する。位相比較はバーストゲートパルス4120をモニタしながら、バーストゲートパルス4120がON期間、つまりバースト信号が存在する期間に行い、この結果をバーストロック用の位相誤差情報として累積加算器4023に入力する。累積加算器4023は位相誤差情報を累積加算し、この結果をランプ波発生回路4024に入力する。ランプ波発生回路4024は累積加算器4023の出力である累積加算結果がランプ波の傾きとなるようなランプ波を発生させる。SIN波発生回路4025はN個のアドレスを持ったSIN波ROMを内蔵しており、ランプ波発生回路4024の出力を「X」、SIN波出力を「Y」とすると、Y=SIN(X/N)を満たすものである。
ところで、累積加算器4023はセンター値としてオフセットをもたせており、バーストロックしているときの位相誤差情報はゼロであるから累積加算結果はこれを反映せず、このセンター値が出力される。つまりセンター値はバースト信号に同期したSIN波をSIN波発生回路4025から発生させるべく値が選定される。放送方式によってバースト信号周波数が4.43MHz、3.58MHzのいずれかに分けられるが、受信放送によっていずれかの適切なセンター値をとる。一方位相誤差が非ゼロの場合はバーストロックさせるために累積加算器4023が位相誤差情報を基にセンター値を変動させ、ランプ波の傾きを制御する。これによって常にバーストロックさせることができる。
このあとSIN波発生回路4025の出力はDAコンバータ4026によってアナログ信号に変換され、LPF4027によって離散雑音成分を除去し、4逓倍回路4028によってバースト信号の4倍の周波数に同期したクロックを基準クロック4101として外部ブロックに供給される。
カラー信号復調回路4007はカラー信号成分4104、基準クロック4101、バーストゲートパルス4120が入力される。カラー信号復調回路4007は基準クロック4101の周期によって動作し、バーストゲートパルス4120によって検知されたバースト信号部分の位相を基準とした色成分の位相復調を実施し、この結果をR−Y信号、B−Y信号として、おのおのをクロマキラー制御回路4008に入力させる。
クロマキラー検出回路4006はカラー信号成分4104、基準クロック4101、バーストゲートパルス4120をもとにバースト信号の異常状態(クロマキラー検出)を検出してその結果をクロマキラー信号4140として出力する。
クロマキラー制御回路4008はクロマキラー検出回路4006からのクロマキラーを検出すればカラー信号復調回路4007の復調結果を止めるような構成をとり、この結果をR−Y信号4150としてR−Y信号出力端子4010から、B−Y信号4151としてB−Y信号出力端子4011からおのおの出力される。
次にクロマキラー検出回路4006の構成、動作について図5を用いて説明する。
クロマキラー検出回路4006は、第1のフリップフロップ5001、第2のフリップフロップ5002、第3のフリップフロップ5003、バーストCOSθデータ選択回路5004、閾値設定回路5005、比較器5006、アップダウンカウンタ5007、OR回路5008、カウンタ上限検出回路5009、カウンタ下限検出回路5010からなる。
カラー信号成分4104は、第1のフリップフロップ5001およびバーストCOSθデータ選択回路5004に入力される。第1のフリップフロップ5001の出力は、第2のフリップフロップ5002およびバーストCOSθデータ選択回路5004に入力される。第2のフリップフロップ5002の出力は、第3のフリップフロップ5003およびバーストCOSθデータ選択回路5004に入力される。第1のフリップフロップ5001、第2のフリップフロップ5002、第3のフリップフロップ5003はそれぞれ基準クロック4101にて動作する。
ここでカラー信号成分4104について詳しく説明する。NTSC、PALの放送システムではカラー信号成分4104には、位相変調されたカラー成分が含まれており、搬送波が正弦波であるとして、数式にて表現すると、
Rsin(ωT+θ)
となる。
Rは振幅、ωは2πfscで表される角速度であり、fscは搬送波周波数でNTSCシステムでは約3.58MHzである。θは位相変調されたカラー成分情報であり、カラー成分情報の基準となるバースト信号部分では、NTSCシステムの場合、θが180°になるよう位相変調される。Tはサンプリング周期であり、クロマキラー検出回路4006は基準クロック4101、すなわちバースト信号の4倍の周波数に同期したクロックである。よってt=(1/4fsc)とすると、Tは{0、1t、2t、3t、…}のような値をとる。以上のカラー信号成分4104が入力されるとして、例えば第1のフリップフロップ5001の入力は、T=0とすると、
第1のフリップフロップ5001入力 Rsin(θ) (T=0の時) (1)
となり、同様に、
第2のフリップフロップ5002入力 Rcos(θ) (T=tの時) (2)
第3のフリップフロップ5003入力 −Rsin(θ) (T=2tの時) (3)
第3のフリップフロップ5003出力 −Rcos(θ) (T=3tの時) (4)
となり、上記(1)〜(4)のそれぞれ搬送波成分が除去され、θ成分のみが残る。なお、Tの値の初期値により上記(1)〜(4)の例はこのかぎりではないが、必ず、Rsin(θ)、Rcos(θ)、−Rsin(θ)、−Rcos(θ)の順の結果となる。
例えばバースト信号部分でのθは180°であるため、上記(1)〜(4)の例では
Rsin(180)=0 (1)’
Rcos(180)=−R (2)’
−Rsin(180)=0 (3)’
−Rcos(180)=R (4)’
となる。
図6のように、θの情報をR−Y成分、B−Y成分を基にしたベクトル図に置き換えると、NTSCシステムのバースト信号は601のようになる。なお、カラー信号成分4104は半径Rの円周上をバースト信号の周期で回転しており、バーストロックしていれば、図6に示す602、603、604、605のタイミングでデータサンプルしていることになる。また上記(1)〜(4)の例では、602のタイミングでのサンプルデータは、第1のフリップフロップ5001入力であるRsin(θ)となり、603のタイミングでのサンプルデータは、第2のフリップフロップ5002入力であるRcos(θ)となり、604のタイミングでのサンプルデータは、第3のフリップフロップ5003入力である−Rsin(θ)となり、605のタイミングでのサンプルデータは、第3のフリップフロップ5003出力である−Rcos(θ)となる。
バーストCOSθデータ選択回路5004は、クロマキラー検出に必要なバースト信号情報を出力する。バースト信号はベクトル601に表されるようにB−Y成分のみの値を持ち、(2)’のようになる。そのため、上記(1)’〜(4)’のうち、603のタイミングでサンプルされる(2)’のデータを選択し、以後のクロマキラー検出に用いるようにする。
さて、通常の信号状態では、バースト信号の位相、振幅ともに安定しているため、603のタイミングでは“−R”のデータをサンプルし続ける。一方、弱電界環境、VTR入力、異なる放送方式の入力などの異常状態が入力されると、“−R”のデータをサンプルすることができなくなる。比較器5006は、サンプルしたデータが正常状態か異常状態かを選別し、結果をアップダウンカウンタ5007に入力する。
図7にサンプルデータの選別方法を示す。701は閾値設定回路5005の出力でありB−Y成分上の任意の値をとる。比較器5006は、図7において、値701をB−Y成分の閾値として、ベクトル図の702の領域にベクトルがあれば正常状態としてアップダウンカウンタ5007にUP信号を入力し、703の領域にベクトルがあれば異常状態としてアップダウンカウンタ5007にDOWN信号を入力する。アップダウンカウンタ5007は比較器5006の比較結果をカウントし、カウント結果をカウンタ上限検出回路5009、及びカウンタ下限検出回路5010に入力する。カウンタ上限検出回路5009は、アップダウンカウンタ5007のカウント結果が上限に達したときに、これを示す信号をOR回路5008に入力する。カウンタ下限検出回路5010は、アップダウンカウンタ5007のカウント結果が下限に達したときに、これを示す信号をOR回路5008に入力し、さらにこの信号を、クロマキラー信号4140としてブロック外に出力する。OR回路5008は、アップダウンカウンタ5007を停止する制御を行う。
アップダウンカウンタ5007が停止(hold)する条件は、カウンタ上限検出回路5009が上限検出したとき、またはカウンタ下限検出回路5010が下限検出したとき、または入力信号がバースト期間でないときである。比較器5006の比較結果をアップダウンカウンタ5007にて計数し、カウンタ下限検出回路5010が下限検出するまでアップダウンカウンタ5007に異常状態としてDOWN信号が入力されバースト信号の異常状態を検出しつづけると、クロマキラー検出がONする。
特開2001−265591号公報
バースト信号の位相情報を検出する方法に関して、従来のクロマキラー検出回路では、B−Y成分情報のみに依存しているため、以下のような問題があった。
一つめの問題として、従来のクロマキラー検出回路ではNTSCからPAL−M、またはPAL−MからNTSCという入力信号の放送方式の変化を検出することができないという問題があった。
この理由について図8を参照して説明する。
図8は、従来のクロマキラー検出回路の動作を説明するPALのベクトル図である。
NTSCシステムのバースト信号位相が180°の一定であるのに対して、PALシステムのバースト信号位相はラインごとに、801の−135°と、802の+135°とで交番する性質がある。一方のNTSCのバースト信号位相は、上述したように、803の180°で一定である。但し、PAL−MはNTSCと同じM方式(走査線数525本、フィールド周波数60Hz、搬送波周波数3.58MHz)であり、サンプリングポイントも同じになる。従って、この状態で、閾値の804を0から−R√2の間で設定してあると、NTSCシステムでのサンプリングポイントである805でのB−Y信号成分と閾値804の関係は、NTSC、PAL−Mの両システムでかわりはない。そのため互いのシステムの入力を判別するためには、バースト信号位相R−Y成分の情報も必要であり、NTSCの180°およびPAL−Mの±135°を検出することが必要である。
また、二つめの問題として、「擬似バーストロック」が検出できないことがあるという問題があった。
VTR、弱電界等、非標準名信号、および入力信号やバースト信号のあり/なしなど時間的に非定常状態の信号が入力されると、基準クロック発生回路4005が追従せず、クロマキラー検出回路4006のデータサンプリングポイントのずれが生じることがあった。この現象により、NTSC時ではバースト信号位相は180°であるはずが、180°でない位相でバーストロックしてしまうといういわゆる「擬似バーストロック」を引き起こす。この場合、バースト信号の位相情報がB−Y信号成分に依存するため、正しくバーストロックしているのか、していないのかの判断がつかない状況が生じてしまう。
本発明は上記の問題点を解消するためになされたものであり、バースト信号のCOSθデータを選択する回路に加えて、SINθデータを選択する回路を備えるようにし、従来回路構成から比較的簡易な回路追加によって、バースト信号の位相情報の検出精度を向上させたクロマキラー検出回路を提供することを目的とする。
上記課題を解決するために、本願の請求項1に記載のクロマキラー検出回路は、デジタル化されたカラー信号成分から発生されるバースト信号の4倍の周波数をもち且つバースト信号に同期した基準クロックを入力とし、前記デジタル化されたカラー信号成分のCOSθ成分を(B−Y)軸上で、−COSθ成分を−(B−Y)軸上で、SINθ成分を(R−Y)軸上で、−SINθ成分を−(R−Y)軸上でデータサンプリングするサンプリング回路と、前記サンプリング回路が出力するデータよりCOSθ成分データを選択するCOSθ成分データ選択回路と、COSθ成分データに対応する(B−Y)軸上の任意値を設定できる第1の閾値設定回路と、前記第1の閾値設定回路の設定値と、前記COSθ成分データ選択回路の出力データとを比較し、この結果から(B−Y)軸上でのCOSθ成分データが、異常状態か正常状態かを判断する第1の比較器と、前記サンプリング回路が出力するデータより−SINθ成分データを選択する−SINθ成分データ選択回路と、−SINθ成分データに対応する−(R−Y)軸上の任意値を設定できる第3の閾値設定回路と、前記第3の閾値設定回路の設定値と、前記−SINθ成分データ選択回路の出力データとを比較し、この結果から−(R−Y)軸上での−SINθ成分データが、異常状態か正常状態かを判断する第3の比較器と、前記サンプリング回路が出力するデータより+SINθ成分データを選択する+SINθ成分データ選択回路と、+SINθ成分データに対応する+(R−Y)軸上の任意値を設定できる第4の閾値設定回路と、前記第4の閾値設定回路の設定値と、前記+SINθ成分データ選択回路の出力データとを比較し、この結果から+(R−Y)軸上での+SINθ成分データが、異常状態か正常状態かを判断する第4の比較器と、前記第1の比較器の判断結果と、前記第3の比較器の判断結果と、前記第4の比較器の判断結果とに基いて、正常または異常を判定する判定回路と、前記判定回路の判定結果を計数する計数回路と、前記計数回路の計数結果を監視し、計数値が所定の上限値に達したとき、または計数値が所定の下限値に達したとき、これを示す信号を出力するカウンタ上限下限検出回路と、前記第1の比較器の判断結果と、前記第3の比較器の判断結果と、前記第4の比較器の判断結果と、前記カウンタ上限下限検出回路の出力とに基いて、キラー判定する第1のキラー判定回路と、前記第1の比較器の判断結果と、前記第3の比較器の判断結果と、前記第4の比較器の判断結果と、前記カウンタ上限下限検出回路の出力とに基いて、キラー判定する第2のキラー判定回路と、前記第1のキラー判定回路および第2のキラー判定回路の結果をデコードし、受信信号の放送方式を示すクロマキラー信号を生成するキラー判定デコード回路と、を備えた、ことを特徴とするものである。
これにより、クロマキラー信号を生成する際、バースト信号の位相情報として、(B−Y)軸上でのCOSθ成分データに加え、−(R−Y)軸上での−SINθ成分データおよび(R−Y)軸上での+SINθ成分データを反映することができる。
また、本願の請求項2に記載のクロマキラー検出回路は、請求項1に記載のクロマキラー検出回路において、前記第1の比較器が、COSθ成分データが、前記第1の閾値設定回路の設定値よりも小さいときに、正常状態を示す信号を出力し、前記第3の比較器が、−SINθ成分データが、前記第3の閾値設定回路の設定値よりも小さいときに、正常状態を示す信号を出力し、前記第4の比較器が、+SINθ成分データが、前記第4の閾値設定回路の設定値よりも大きいときに、正常状態を示す信号を出力し、前記判定回路が、前記第1の比較器の出力と、前記第3の比較器の出力との論理積を取った結果を、第1の判定結果として出力し、前記第1の比較器の出力と、前記第4の比較器の出力との論理積を取った結果を、第2の判定結果として出力するものであり、前記計数回路が、前記第1の判定結果の出力を受けたとき、計数アップし、前記第2の判定結果の出力を受けたとき、計数ダウンし、前記カウンタ上限下限検出回路が上限または下限を検出したとき、または前記デジタル化されたカラー成分信号のうちバースト信号部分以外が入力されているとき、計数を停止するものである、ことを特徴とするものである。
これにより、クロマキラー検出によってNTSC以外の信号入力を精度よく検出することが可能になる。
また、本願の請求項3に記載のクロマキラー検出回路は、請求項1または請求項2に記載のクロマキラー検出回路において、前記第1のキラー判定回路が、前記第1の比較器からの異常状態を示す信号、前記第3の比較器からの異常状態を示す信号、前記第4の比較器からの異常状態を示す信号、または前記カウンタ上限下限検出回路による上限下限の検出を示す信号のいずれかを受けたときに、第1のキラー判定検出信号を前記キラー判定デコード回路に対して出力するものであり、前記第2のキラー判定回路が、前記第1の比較器からの異常状態を示す信号、前記第3の比較器からの正常状態を示す信号、前記第4の比較器からの正常状態を示す信号、または前記カウンタ上限下限検出回路による上限下限の検出を示す信号のいずれかを受けたときに、第2のキラー判定検出信号を前記キラー判定デコード回路に対して出力するものであり、前記キラー判定デコード回路が、前記第1のキラー判定検出信号を受けたときは、PAL方式以外の方式の信号が入力されていることを示すクロマキラー信号を生成し、前記第2のキラー判定検出信号を受けたときは、NTSC方式以外の方式の信号が入力されていることを示すクロマキラー信号を生成し、前記第1、第2の両方のキラー判定検出信号を受けたときは、PAL方式、NTSC方式のいずれでもない方式の信号が入力されていることを示すクロマキラー信号を生成する、ことを特徴とするものである。
これによりPAL方式のうちNTSC方式と同じM方式のPAL−M方式とNTSC方式の入力信号の判別を行うことができる。
本発明にかかるクロマキラー検出回路によれば、擬似ロック状態を検出する精度を向上でき、また、放送方式毎のバースト信号の性質を検出することによって、入力されている放送方式の判別を行なうことができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
図1は、本発明の実施の形態1によるクロマキラー検出回路の構成を示す図である。本実施の形態1によるクロマキラー検出回路は、図5に示す従来のクロマキラー検出回路と同様、図9に示すような映像復調処理装置のクロマキラー検出回路4006として用いられるものである。
図1において、本実施の形態1におけるクロマキラー検出回路1000は、第1のフリップフロップ1001、第2のフリップフロップ1002、及び第3のフリップフロップ1003で構成されるサンプリング回路1100と、バーストCOSθデータ選択回路1004と、第1の閾値設定回路1005と、第1の比較器1006と、アップダウンカウンタ1007と、OR回路1008と、カウンタ上限検出回路1009と、カウンタ下限検出回路1010と、バースト|SINθ|データ選択回路1050と、第2の閾値設定回路1051と、第2の比較器1052と、AND回路1053とを備えてなるものである。
次に本実施の形態1によるクロマキラー検出回路1000の動作について説明する。
カラー信号成分4104は、第1のフリップフロップ1001、バーストCOSθデータ選択回路1004、およびバースト|SINθ|データ選択回路1050に入力される。第1のフリップフロップ1001の出力は、第2のフリップフロップ1002、バーストCOSθデータ選択回路1004、およびバースト|SINθ|データ選択回路1050に入力される。第2のフリップフロップ1002の出力は、第3のフリップフロップ1003、バーストCOSθデータ選択回路1004、およびバースト|SINθ|データ選択回路1050に入力される。第1のフリップフロップ1001、第2のフリップフロップ1002、第3のフリップフロップ1003はそれぞれ基準クロック4101にて動作する。
バースト|SINθ|データ選択回路1050は、クロマキラー検出に必要なバースト信号情報を選択し出力する。先の(1)’〜(4)’を再掲すると、
Rsin(180)=0 (1)’
Rcos(180)=−R (2)’
−Rsin(180)=0 (3)’
−Rcos(180)=R (4)’
となり、そのうち図6中の602、604のタイミングでサンプルされる(1)’と(3)’のデータが、バースト信号のsin信号成分、つまりR−Y成分とみなすことができる。バースト|SINθ|データ選択回路1050は、この(1)’または(3)’のデータを選択し、これを絶対値変換したのち、第2の比較器1052に入力する。なお、(1)’と(3)’のデータは絶対値変換を施すと同じデータになるはずであるが、システム安定性の観点から(1)’または(3)’のいずれか、もしくは両者の平均データを用いることができる。
バーストCOSθデータ選択回路1004は図5に示す従来のクロマキラー検出回路のCOSθデータ選択回路5004と同じ構成のものであり、先の(1)’〜(4)’の例にて図6中の603のタイミングでサンプリングされる(2)’のデータを出力する。
第1の閾値設定回路1005及び第1の比較器1006は、図5に示す従来のクロマキラー検出回路の閾値設定回路5005及び比較器5006と同様であり、図7において、第1の比較器1006は、値701をB−Y成分の閾値として、ベクトル図の702の領域にベクトルがあれば正常状態を示す信号を出力し、703の領域にベクトルがあれば異常状態を示す信号を出力する。第1の比較器1006から出力された比較結果はAND回路1053に入力される。
図2は、本発明の実施の形態1によるフロマキラー検出回路におけるバースト信号のR−Y成分をサンプリングしたデータの選別方法を示す図である。
図2において、201は第2の閾値設定回路1051の出力でありR−Y成分上の任意の値をとる。第2の比較器1052は、値201をR−Y成分の閾値としてベクトル図の202の領域にベクトルがあれば正常状態を示す信号を、203の領域にあれば異常状態を示す信号をAND回路1053に入力する。AND回路1053は第1の比較器1006の出力、すなわちバースト信号のB−Y成分の正常/異常状態の情報、および第2の比較器1052の出力、すなわちバースト信号のR−Y成分の正常/異常状態の情報を、AND演算し、この結果が正常状態であればアップダウンカウンタ1007にUP信号を、異常状態であればアップダウンカウンタ1007にDOWN信号を入力する。アップダウンカウンタ1007はAND回路1053の演算結果をカウントし、カウント結果をカウンタ上限検出回路1009、およびカウンタ下限検出回路1010に入力する。
カウンタ上限検出回路1009はアップダウンカウンタ1007のカウント結果が上限に達したときにこれを示す信号をOR回路1008に入力する。カウンタ下限検出回路1010はアップダウンカウンタ1007のカウント結果が下限に達したときにこれを示す信号をOR回路1008に入力し、さらにこの信号をクロマキラー信号4140としてブロック外に出力する。OR回路1008はアップダウンカウンタ1007を停止する制御を行う。
アップダウンカウンタ1007が停止(hold)する条件は、カウンタ上限検出回路1009が上限検出したとき、またはカウンタ下限検出回路1010が下限検出したとき、または入力信号がバースト部分でないときである。入力信号がバースト部分でないタイミングは、バーストゲートパルス4120によって示される。AND回路1053の結果をアップダウンカウンタ1007にて計数し、カウンタ下限検出回路1010が下限値検出するまでアップダウンカウンタ1007にDOWN信号が入力されバースト信号の異常状態を検出しつづけると、クロマキラー検出がONする。
このように、本実施の形態1によれば、バースト信号の位相情報として、(B−Y)軸上でのCOSθ成分データに加え、(R−Y)軸上での|SINθ|成分データを反映させて、クロマキラー信号を生成する構成としたから、バースト信号のR−Y成分についてバースト位相の正常/異常情報に加えることでより正確なバースト位相情報を得ることができ、「擬似バーストロック」などの検出精度を向上することができる。
(実施の形態2)
次に、本発明の実施の形態2によるクロマキラー検出回路について説明する。
図3は本実施の形態2によるクロマキラー検出回路3000を示す図であり、図において、図1と同一符号は同一または相当部分である。また、3050はバースト−SINθデータ選択回路、3051は第3の閾値設定回路、3052はバースト+SINθデータ選択回路、3053は第4の閾値設定回路、3054は第3の比較器、3055は第4の比較器、3056は状態検出回路である。
状態検出回路3056は、第1のAND回路3041、第2のAND回路3042、アップダウンカウンタ3043、カウンタ上限下限検出回路3044、第1のOR回路3045、第2のOR回路3046、第3のOR回路3047、及びキラーデコード回路3048からなる。
カラー信号成分4104は、第1のフリップフロップ1001、バーストCOSθデータ選択回路1004、バースト−SINθデータ選択回路3050、およびバースト+SINθデータ選択回路3052に入力される。第1のフリップフロップ1001の出力は、第2のフリップフロップ1002、バーストCOSθデータ選択回路1004、バースト−SINθデータ選択回路3050、およびバースト+SINθデータ選択回路3052に入力される。第2のフリップフロップ1002の出力は、第3のフリップフロップ1003、バーストCOSθデータ選択回路1004、バースト−SINθデータ選択回路3050、およびバースト+SINθデータ選択回路3052に入力される。第1のフリップフロップ1001、第2のフリップフロップ1002、第3のフリップフロップ1003はそれぞれ基準クロック4101にて動作する。
バーストCOSθデータ選択回路1004は、図5に示す従来のクロマキラー検出回路のCOSθデータ選択回路5004と同じ構成のものであり、先の(1)’〜(4)’の例にて図6中の603のタイミングでサンプリングされる(2)’のデータを出力する。
バースト−SINθデータ選択回路3050は、先の(1)’〜(4)’の例にて図6中における604のタイミングでサンプリングされる(3)’のデータを出力する。また、バースト+SINθデータ選択回路3052は、先の(1)’〜(4)’の例にて図6中の602のタイミングでサンプリングされる(1)’のデータを出力する。
第1の比較器1006は、バーストCOSθデータ選択回路1004の出力データと第1の閾値設定回路1005で設定されるB−Y成分の任意の値とを比較し、バーストCOSθデータ選択回路1004からの出力が第1の閾値設定回路1005の出力より小さいと正常状態として状態検出回路3056に入力する。
第3の比較器3054は、バースト−SINθデータ選択回路3050の出力データと第3の閾値設定回路3051で設定されるR−Y成分の任意の値とを比較し、バースト−SINθデータ選択回路3050からの出力が第3の閾値設定回路3050の出力より小さいと正常状態として状態検出回路3056に入力する。但し、第3の閾値設定回路3051の設定範囲はゼロより小さい値とする。
第4の比較器3055は、バーストSINθデータ選択回路3052の出力データと第4の閾値設定回路3053で設定されるR−Y成分の任意の値とを比較し、バースト+SINθデータ選択回路3052からの出力が第4の閾値設定回路3053の出力より大きいと正常状態として状態検出回路3056に入力する。但し、第4の閾値設定回路3053の設定範囲はゼロより大きい値とする。
状態検出回路3056の第1のAND回路3041には、第1の比較器1006の出力および第3の比較器3054の出力が入力され、その演算結果をアップダウンカウンタ3043のUP信号端子に入力する。また、状態検出回路3056の第2のAND回路3042には、第1の比較器1006の出力および第4の比較器3055の出力が入力され、その演算結果をアップダウンカウンタ3043のDOWN信号端子に入力する。カウンタ上限下限検出回路3044には、アップダウンカウンタ3043の出力が入力される。第1のOR回路3045にはカウンタ上限下限検出回路3044の出力、およびバーストゲートパルス4120の反転信号が入力される。
また、第1のOR回路3045の出力はアップダウンカウンタ3043のHOLD端子に接続される。第2のOR回路3046は、カウンタ上限下限検出回路3044の出力、第1の比較器1006の出力の反転信号、第3の比較器3054の出力の反転信号、および第4の比較器3055の出力の反転信号が入力され、第1のキラー判定回路として動作する。また、第3のOR回路3047は、カウンタ上限下限検出回路3044の出力、第1の比較器1006の出力の反転信号、第3の比較器3054の出力、および第4の比較器3055の出力が入力され、第2のキラー判定回路として動作する。第2のOR回路3046および第3のOR回路3047の出力はキラーデコード回路3048に入力される。キラーデコード回路3048の出力はクロマキラー信号4140としてブロック外に出力される。
以上のように構成された本実施の形態2によるクロマキラー検出回路3000の動作について説明する。
本実施の形態2によるクロマキラー検出回路によれば、例えば、PAL−M方式とNTSC方式のように同じM方式(走査線数525本、フィールド周波数60Hz、搬送波周波数3.58MHz)の信号を判別して、バースト信号位相を検出することが可能である。
図4は、本発明の実施の形態2によるクロマキラー検出回路におけるPAL−M方式の信号が入力されている時のベクトル図である。
図4において、9000は第1の閾値設定回路1005の設定値、9001は第3の閾値設定回路3051の設定値、9002は第4の閾値設定回路3052の設定値である。9003はバースト位相が+135°のベクトル、9004はバースト位相が−135°のベクトルである。+135°のベクトル9003、および−135°のベクトル9004はラインごとに交互に現れる。
9000より小さい領域、および9001より小さい領域が重なる領域は、第1のAND回路3041の演算による結果であり、この領域に9004のようなベクトルが存在すると、アップダウンカウンタ3043の計数はUPする。9000より小さい領域、および9002より大きい領域が重なる領域は、第2のAND回路3042の演算による結果であり、この領域に9003のようなベクトルが存在するとアップダウンカウンタ3043の計数はDOWNする。つまりPAL−M方式の場合、アップダウンカウンタ3043のカウント値はラインごとにUPとDOWNを繰り返すため、ゼロに収束する。このとき、カウンタ上限下限検出回路3044は検出動作しない。カウンタ上限下限検出回路3044がアップダウンカウンタ3043のカウント値のUPまたはDOWNにより上限値または下限値を検出した場合は、PAL−Mのようなライン毎の交番性が認められないと判断する。アップダウンカウンタ3043は、バーストゲートパルス4120がOFF、すなわちバースト信号期間でないとき、およびカウンタ上限下限検出回路3044が上限値または下限値を検出したとき、カウントを停止する。
図4中の9005の領域は、第1の閾値設定回路1005の設定値9000より小さい領域で正常状態として入力する第1の比較器1006出力の反転信号のベクトルに相当し、9006の領域は、第3の閾値設定回路3051の設定値9001より小さい領域で正常状態として入力する第3の比較器3054出力の反転信号のベクトルに相当し、9007の領域は、第4の閾値設定回路3052の設定値9002より大きい領域で正常状態として入力する第4の比較器3055出力の反転信号のベクトルが存在する。
PAL−M方式の信号を受信している場合、バースト信号は9005および9006および9007の領域には存在しないため、第1の比較器1006出力の反転信号、第3の比較器3054出力の反転信号、および第4の比較器3055出力の反転信号は常にOFFである。また、バースト信号のライン毎の交番性があり、アップダウンカウンタ3043の値がゼロに収束するため、カウンタ上限下限回路3044の出力は常にOFFである。よって第2のOR回路3046の出力も常にOFFする。同様の入力によって第3のOR回路3047の出力は常にONになる。よって第2のOR回路3046がOFFかつ第3のOR回路3047がONの場合、PAL−M方式を検出している状態といえる。
一方、図3の構成にてNTSC方式を受信している場合、バースト信号位相は180°であり、バースト信号ベクトルは領域9008と領域9006もしくは領域9008と領域9007の重なる領域に存在するはずである。よって第3の比較器3054出力の反転信号、もしくは第4の比較器3055出力の反転信号がONし、第2のOR回路3046の出力はONし、かつ同様の入力によって第3のOR回路3047はOFFする。よって第2のOR回路3046がONかつ第3のOR回路3047がOFFの場合、NTSC方式の信号を受信している状態を示している。
もうひとつの信号例として、NTSC信号が−45°移相して+135°で擬似ロックしている場合、第2のAND回路3042がONしてアップダウンカウンタ3043はDOWNし続け、カウンタ上限下限検出回路3044が下限検出してONする。よって、第2のOR回路3046の出力はONし、同様の入力により第3のOR回路3047はONする。よって、第2のOR回路3046がONかつ第3のOR回路3047がONの場合、PAL−M方式以外であり、かつNTSC方式以外の方式の信号を受信している状態を示す。
キラーデコード回路3048は、第2のOR回路3046がONの場合はPAL方式以外の方式の信号が入力されていることを示すクロマキラー信号を出力し、第3のOR回路3047がONの場合はNTSC方式以外の方式の信号が入力されていることを示すクロマキラー信号を出力し、第2のOR回路3046と第3のOR回路3047が両方ともONの場合はPAL方式、NTSC方式のどちらでもない方式の信号が入力されていることを示すクロマキラー信号を出力する。このように、キラーデコード回路3048は、第2のOR回路3046および第3のOR回路3047の結果からNTSC方式、PAL−M方式、もしくはPAL−M方式、NTSC方式のどちらでもない方式の信号という情報をデコードし、クロマキラー信号として出力する。
このように、本実施の形態2によれば、バースト信号の位相情報として、(B−Y)軸上でのCOSθ成分データに加え、−(R−Y)軸上での−SINθ成分データおよび(R−Y)軸上での+SINθ成分データを反映させて、クロマキラー信号を生成する構成としたから、NTSC方式、PAL−M方式、両者以外の方式の信号を受信したときにそれぞれ異なる状態を検出して、これを示すクロマキラー信号を出力することができ、これにより、検出されたクロマキラー信号を手がかりに、放送方式の判別を行なうことができる。
本発明は、バースト信号の位相のCOSθ成分、−SINθ成分、+SINθ成分を用いて擬似ロックなどの異常信号検出や放送方式の判別を精度よく実施することを可能とできる。
図1は、本発明の実施の形態1によるクロマキラー検出回路の回路図である。 図2は、本発明の実施の形態1のクロマキラー回路の動作を説明するベクトル図の例である。 図3は、本発明の実施の形態2によるクロマキラー検出回路の回路図である。 図4は、本発明の実施の形態2によるクロマキラー検出回路の動作を説明するベクトル図の例である。 図5は、従来のクロマキラー検出回路の回路図である。 図6は、従来のクロマキラー検出回路の動作を説明するNTSCのベクトル図である。 図7は、従来のクロマキラー検出回路の動作を説明するベクトル図の例である。 図8は、従来のクロマキラー検出回路の動作を説明するPALのベクトル図である。 図9は、映像復調処理装置の全体を示すブロック図である。
符号の説明
1000 クロマキラー検出回路
1001 第1のフリップフロップ
1002 第2のフリップフロップ
1003 第3のフリップフロップ
1004 バーストCOSθデータ選択回路
1005 第1の閾値設定回路
1006 第1の比較器
1007 アップダウンカウンタ
1008 OR回路
1009 カウンタ上限検出回路
1010 カウンタ下限検出回路
1050 バースト|SINθ|データ選択回路
1051 第2の閾値設定回路
1052 第2の比較器
1053 AND回路
3050 バースト−SINθデータ選択回路
3051 第3の閾値設定回路
3054 第3の比較器
3052 バースト+SINθデータ選択回路
3053 第4の閾値設定回路
3055 第4の比較器
3041 第1のAND回路
3042 第2のAND回路
3043 アップダウンカウンタ
3044 カウンタ上限下限検出回路
3045 第1のOR回路
3046 第2のOR回路
3047 第3のOR回路
3048 キラーデコード回路
4101 基準クロック信号
4104 カラー信号成分
4120 バーストゲートパルス
4140 クロマキラー信号

Claims (3)

  1. デジタル化されたカラー信号成分から発生されるバースト信号の4倍の周波数をもち且つバースト信号に同期した基準クロックを入力とし、前記デジタル化されたカラー信号成分のCOSθ成分を(B−Y)軸上で、−COSθ成分を−(B−Y)軸上で、SINθ成分を(R−Y)軸上で、−SINθ成分を−(R−Y)軸上でデータサンプリングするサンプリング回路と、
    前記サンプリング回路が出力するデータよりCOSθ成分データを選択するCOSθ成分データ選択回路と、
    COSθ成分データに対応する(B−Y)軸上の任意値を設定できる第1の閾値設定回路と、
    前記第1の閾値設定回路の設定値と、前記COSθ成分データ選択回路の出力データとを比較し、この結果から(B−Y)軸上でのCOSθ成分データが、異常状態か正常状態かを判断する第1の比較器と、
    前記サンプリング回路が出力するデータより−SINθ成分データを選択する−SINθ成分データ選択回路と、
    −SINθ成分データに対応する−(R−Y)軸上の任意値を設定できる第3の閾値設定回路と、
    前記第3の閾値設定回路の設定値と、前記−SINθ成分データ選択回路の出力データとを比較し、この結果から−(R−Y)軸上での−SINθ成分データが、異常状態か正常状態かを判断する第3の比較器と、
    前記サンプリング回路が出力するデータより+SINθ成分データを選択する+SINθ成分データ選択回路と、
    +SINθ成分データに対応する+(R−Y)軸上の任意値を設定できる第4の閾値設定回路と、
    前記第4の閾値設定回路の設定値と、前記+SINθ成分データ選択回路の出力データとを比較し、この結果から+(R−Y)軸上での+SINθ成分データが、異常状態か正常状態かを判断する第4の比較器と、
    前記第1の比較器の判断結果と、前記第3の比較器の判断結果と、前記第4の比較器の判断結果とに基いて、正常または異常を判定する判定回路と、
    前記判定回路の判定結果を計数する計数回路と、
    前記計数回路の計数結果を監視し、計数値が所定の上限値に達したとき、または計数値が所定の下限値に達したとき、これを示す信号を出力するカウンタ上限下限検出回路と、
    前記第1の比較器の判断結果と、前記第3の比較器の判断結果と、前記第4の比較器の判断結果と、前記カウンタ上限下限検出回路の出力とに基いて、キラー判定する第1のキラー判定回路と、
    前記第1の比較器の判断結果と、前記第3の比較器の判断結果と、前記第4の比較器の判断結果と、前記カウンタ上限下限検出回路の出力とに基いて、キラー判定する第2のキラー判定回路と、
    前記第1のキラー判定回路および第2のキラー判定回路の結果をデコードし、受信信号の放送方式を示すクロマキラー信号を生成するキラー判定デコード回路と、を備えた、
    ことを特徴とするクロマキラー検出回路。
  2. 請求項1に記載のクロマキラー検出回路において、
    前記第1の比較器は、COSθ成分データが、前記第1の閾値設定回路の設定値よりも小さいときに、正常状態を示す信号を出力し、
    前記第3の比較器は、−SINθ成分データが、前記第3の閾値設定回路の設定値よりも小さいときに、正常状態を示す信号を出力し、
    前記第4の比較器は、+SINθ成分データが、前記第4の閾値設定回路の設定値よりも大きいときに、正常状態を示す信号を出力し、
    前記判定回路は、前記第1の比較器の出力と、前記第3の比較器の出力との論理積を取った結果を、第1の判定結果として出力し、前記第1の比較器の出力と、前記第4の比較器の出力との論理積を取った結果を、第2の判定結果として出力するものであり、
    前記計数回路は、前記第1の判定結果の出力を受けたとき、計数アップし、前記第2の判定結果の出力を受けたとき、計数ダウンし、前記カウンタ上限下限検出回路が上限または下限を検出したとき、または前記デジタル化されたカラー成分信号のうちバースト信号部分以外が入力されているとき、計数を停止するものである、
    ことを特徴とするクロマキラー検出回路。
  3. 請求項1または請求項2に記載のクロマキラー検出回路において、
    前記第1のキラー判定回路は、前記第1の比較器からの異常状態を示す信号、前記第3の比較器からの異常状態を示す信号、前記第4の比較器からの異常状態を示す信号、または前記カウンタ上限下限検出回路による上限下限の検出を示す信号のいずれかを受けたときに、第1のキラー判定検出信号を前記キラー判定デコード回路に対して出力するものであり、
    前記第2のキラー判定回路は、前記第1の比較器からの異常状態を示す信号、前記第3の比較器からの正常状態を示す信号、前記第4の比較器からの正常状態を示す信号、または前記カウンタ上限下限検出回路による上限下限の検出を示す信号のいずれかを受けたときに、第2のキラー判定検出信号を前記キラー判定デコード回路に対して出力するものであり、
    前記キラー判定デコード回路は、前記第1のキラー判定検出信号を受けたときは、PAL方式以外の方式の信号が入力されていることを示すクロマキラー信号を生成し、前記第2のキラー判定検出信号を受けたときは、NTSC方式以外の方式の信号が入力されていることを示すクロマキラー信号を生成し、前記第1、第2の両方のキラー判定検出信号を受けたときは、PAL方式、NTSC方式のいずれでもない方式の信号が入力されていることを示すクロマキラー信号を生成する、
    ことを特徴とするクロマキラー検出回路。
JP2007539840A 2005-10-11 2006-09-19 クロマキラー検出回路 Expired - Fee Related JP4287490B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005296924 2005-10-11
JP2005296924 2005-10-11
PCT/JP2006/318494 WO2007043286A1 (ja) 2005-10-11 2006-09-19 クロマキラー検出回路

Publications (2)

Publication Number Publication Date
JPWO2007043286A1 JPWO2007043286A1 (ja) 2009-04-16
JP4287490B2 true JP4287490B2 (ja) 2009-07-01

Family

ID=37942539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007539840A Expired - Fee Related JP4287490B2 (ja) 2005-10-11 2006-09-19 クロマキラー検出回路

Country Status (5)

Country Link
US (1) US8031269B2 (ja)
EP (1) EP1947867A4 (ja)
JP (1) JP4287490B2 (ja)
CN (1) CN101288316B (ja)
WO (1) WO2007043286A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI560965B (en) * 2015-07-16 2016-12-01 Actron Technology Corp De-glitch circuit and de-glitch method and short circuit protection device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8200901A (nl) * 1982-03-05 1983-10-03 Philips Nv Digitale kleurentelevisiesignaalverwerkingsschakeling.
JPS58213586A (ja) * 1982-06-04 1983-12-12 Toshiba Corp 位相合成装置
JPS58215888A (ja) * 1982-06-09 1983-12-15 Matsushita Electric Ind Co Ltd 色信号処理装置
US4609938A (en) * 1982-07-30 1986-09-02 Tokyo Shibaura Denki Kabushiki Kaisha Digital TV receiver with digital video processing circuit
JPH0614337A (ja) 1991-12-27 1994-01-21 Rohm Co Ltd カラーキラー回路及びカラー映像表示装置
JP3318631B2 (ja) 1993-09-03 2002-08-26 ソニー株式会社 カラーキラー信号形成装置
JP2972542B2 (ja) * 1995-03-15 1999-11-08 日本電気株式会社 色信号処理回路
JP2000270341A (ja) 1999-03-18 2000-09-29 Matsushita Electric Ind Co Ltd カラーキラー回路
JP2001265591A (ja) 2000-03-17 2001-09-28 Kawasaki Steel Corp Cpu
JP2003023644A (ja) * 2001-07-06 2003-01-24 Mitsubishi Electric Corp 画像処理装置、画像表示装置、画像処理方法、および画像表示方法
JP4656915B2 (ja) 2003-11-10 2011-03-23 パナソニック株式会社 カラー信号復調装置
US7277134B2 (en) * 2003-11-10 2007-10-02 Matsushita Electric Industrial Co., Ltd. Chrominance signal demodulation apparatus
JP2007097020A (ja) * 2005-09-30 2007-04-12 Sanyo Electric Co Ltd 遅延回路及びそれを用いた映像信号処理回路

Also Published As

Publication number Publication date
EP1947867A1 (en) 2008-07-23
JPWO2007043286A1 (ja) 2009-04-16
US8031269B2 (en) 2011-10-04
US20090135302A1 (en) 2009-05-28
CN101288316B (zh) 2010-09-29
WO2007043286A1 (ja) 2007-04-19
EP1947867A4 (en) 2010-09-29
WO2007043286A9 (ja) 2007-05-24
CN101288316A (zh) 2008-10-15

Similar Documents

Publication Publication Date Title
TW306111B (ja)
JP4287490B2 (ja) クロマキラー検出回路
WO2006087828A1 (ja) 周波数差検出装置及び方法、周波数判別装置及び方法、並びに周波数合成装置及び方法
US7277134B2 (en) Chrominance signal demodulation apparatus
US7298423B1 (en) Time based digital FM demodulator
EP2790403B1 (en) Video signal decoding apparatus and associated method
KR101511138B1 (ko) 데이터 슬라이서, 이를 포함하는 rf 태그 수신기 및 데이터 슬라이스 방법
JP2734806B2 (ja) カラーバースト信号位相誤差検出回路
JP2869317B2 (ja) テレビジョン信号の制御信号検出回路
JP3157382B2 (ja) Vtrの再生モード判別回路
JPH0342785Y2 (ja)
JP3133654B2 (ja) テレビジョン信号の形式判別回路
US8704952B2 (en) Video decoder
TWI390978B (zh) 電視訊號判斷系統、應用電視訊號判斷系統之電視訊號處理系統以及相關方法
JPS58143684A (ja) カラ−記録情報再生装置の色信号処理装置
KR0115245Y1 (ko) Pal/secam방식 방송신호 판별회로
JPS62159543A (ja) デイジタル受信機のタイミング同期検出回路
JPH08331528A (ja) 信号判別方法及び信号判別装置
JPH0723408A (ja) カラー方式判別回路
JPH089288A (ja) 識別制御信号復号回路
JP2003348600A (ja) Pal/ntsc方式判別回路
JPH10173443A (ja) 4値fsk検波回路
JPS60109988A (ja) 検出装置
JPH09135426A (ja) 識別制御信号処理回路
JP2007129595A (ja) Fsk復調回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090326

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees