WO2006087828A1 - 周波数差検出装置及び方法、周波数判別装置及び方法、並びに周波数合成装置及び方法 - Google Patents

周波数差検出装置及び方法、周波数判別装置及び方法、並びに周波数合成装置及び方法 Download PDF

Info

Publication number
WO2006087828A1
WO2006087828A1 PCT/JP2005/010842 JP2005010842W WO2006087828A1 WO 2006087828 A1 WO2006087828 A1 WO 2006087828A1 JP 2005010842 W JP2005010842 W JP 2005010842W WO 2006087828 A1 WO2006087828 A1 WO 2006087828A1
Authority
WO
WIPO (PCT)
Prior art keywords
frequency
absolute value
input signal
circuit
sine wave
Prior art date
Application number
PCT/JP2005/010842
Other languages
English (en)
French (fr)
Inventor
Yoshito Suzuki
Original Assignee
Mitsubishi Denki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Denki Kabushiki Kaisha filed Critical Mitsubishi Denki Kabushiki Kaisha
Priority to US11/883,721 priority Critical patent/US8040158B2/en
Publication of WO2006087828A1 publication Critical patent/WO2006087828A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/642—Multi-standard receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/44—Colour synchronisation
    • H04N9/45—Generation or recovery of colour sub-carriers

Definitions

  • Frequency difference detection device and method Frequency difference detection device and method, frequency discrimination device and method, and frequency synthesis device and method
  • the present invention relates to a frequency difference detection device and method for detecting a frequency difference between the frequency of an input signal and a predetermined reference frequency, a frequency discrimination device and method for determining the frequency difference, the frequency difference detection device,
  • the present invention relates to a frequency synthesizer and a method for synthesizing a frequency equal to an input signal based on the discrimination result of the frequency discrimination device.
  • the present invention particularly relates to a frequency difference detection apparatus and method having high detection accuracy and discrimination accuracy in an input signal including many noises, and a frequency discrimination apparatus and method.
  • Patent Document 1 shows a circuit configuration that can be used as a detector of a spectrum analyzer.
  • the band-limited input signal is converted to a low frequency using a complex sine wave generated by a local oscillator, and unnecessary high-frequency components are removed by a low-pass filter, so that the amplitude and phase of the input signal are reduced. Detected.
  • Patent Document 2 it is used as a part of a demodulator that detects the amplitude of a modulated signal from a high-frequency signal generated by amplitude modulation.
  • Amplitude modulation uses a carrier wave to shift the frequency distribution of the modulated signal as it is to the high frequency side, so the demodulator detects the input signal by shifting the frequency distribution of the input signal to the low frequency side. It can also be regarded as a circuit.
  • the input signal includes a specific frequency component rather than detecting the overall frequency distribution of the input signal.
  • a color television system in analog broadcasting is determined.
  • the NTSC system used in Japan and the United States has a color subcarrier frequency of approximately 3.58 MHz (precisely 3.579545 MHz), whereas the PAL system used in Europe uses the color subcarrier frequency.
  • the frequency is about 4.43MHz (exactly 4.43361875MHz).
  • the color subcarrier frequency is switched between 4.25 MHz and 4.40625 MHz every horizontal period. For this reason, a global color television receiver requires a circuit that determines the color subcarrier frequency of the input video signal.
  • the amplitude of the color subcarrier may be greatly attenuated or a lot of noise may be mixed due to the characteristics of the transmission path. Therefore, it is not always necessary to measure the signal amplitude and signal power for each frequency with the same configuration as the spectrum analyzer, and further evaluate the magnitude of the measured value using a specific frequency component after additional circuit calibration.
  • the color subcarrier frequency of the video signal cannot be correctly determined.
  • Patent Document 3 is an example of a circuit that determines whether the color subcarrier frequency is 3.558 MHz or a force of 4.43 MHz.
  • a trap filter with a stop band around 4.43MHz is used.
  • Input video signal strength Extracts the color burst signal that is the reference for the color subcarrier frequency, compares the signal obtained by passing the color burst signal through the trap filter with the color burst signal itself, and the trap filter generates the color burst signal. If it is attenuated, the color subcarrier frequency of the input video signal is determined to be 4.43 MHz, and if not attenuated, it is determined to be 3.58 MHz.
  • This method is characterized in that the frequency discrimination result does not depend on the amplitude of the color burst signal. However, if the noise amplitude is large, an erroneous frequency discrimination is performed depending on whether the noise component is attenuated by the trap filter. There is a possibility to do.
  • Patent Document 4 is an example of a circuit that discriminates that the color subcarrier frequency is different for each horizontal period.
  • the discrimination result is used to identify that the input video signal is a SECAM system.
  • This method is characterized by the fact that the frequency discrimination result does not depend on the amplitude of the color subcarrier and is also relatively insensitive to noise, but it is suitable for applications that discriminate large frequency differences. ,,,. Even if the frequency difference with respect to the resonance frequency is small, it is necessary to use a resonance circuit that has a high Q value so that the frequency discrimination accuracy is not lowered.
  • Patent Document 1 US Pat. No. 4,594,555 (pages 21-22, Fig. 6)
  • Patent Document 2 US Patent No. 4090145 (pages 10-11, Fig. 4)
  • Patent Document 3 Japanese Patent No. 3500883 (Page 4, Fig. 1)
  • Patent Document 4 Japanese Patent Laid-Open No. 10-051802 (Page 3, Fig. 1)
  • the present invention has been made to solve the above-described problems. It is possible to determine the frequency difference between the two regardless of the frequency of the input signal and the value of the reference frequency, and to influence noise. An object of the present invention is to obtain a frequency difference detection device that is difficult to be applied.
  • the present invention provides:
  • a frequency difference detection device that detects the frequency difference between the frequency of the input signal and a predetermined reference frequency
  • Complex sine wave generating means for generating a complex sine wave having an oscillation frequency equal to the reference frequency
  • Multiplying means for multiplying the complex sine wave generated by the complex sine wave generating means and the input signal;
  • a first integration unit that integrates multiplication results of the multiplication unit in a time direction, and a first absolute value calculation that calculates an absolute value of the integration result of the first integration unit or a value proportional to a square of the absolute value.
  • a second integrating means for integrating the calculation results of the second absolute value calculating means in the time direction, and a ratio between the calculation results of the first absolute value calculating means and the integration results of the second integrating means;
  • a frequency difference calculating means for obtaining a frequency difference between the frequency of the input signal and the reference frequency;
  • the complex sine wave generating means multiplies the input signal and the complex sine wave having the oscillation frequency equal to the reference frequency, and integrates the multiplication results. Even if it is removed in the integration process and the input signal contains a lot of noise, the frequency difference between the frequency of the input signal and the reference frequency can be distinguished with high accuracy.
  • FIG. 1 is a block diagram showing an overall configuration of a frequency discrimination device according to Embodiment 1 of the present invention.
  • FIG. 2 is a block diagram showing the internal configuration of a complex sine wave generation circuit 3 and a multiplication circuit 4 used in Embodiment 1 of the present invention.
  • FIG. 3 is a block diagram showing an internal configuration of first integrating circuit 5 used in Embodiment 1 of the present invention.
  • FIG. 4 is a block diagram showing an internal configuration of first square circuit 6 used in Embodiment 1 of the present invention.
  • FIG. 5 is a block diagram showing an internal configuration of a frequency difference arithmetic circuit 9 used in Embodiment 1 of the present invention.
  • FIG. 7 is a waveform diagram showing a waveform of a signal output from multiplier circuit 4 when the frequency of the input signal is equal to the reference frequency.
  • FIG. 8 is a diagram showing the output level of the first integrator 18.
  • FIG. 9 is a diagram showing the output level of the first squaring circuit 6.
  • FIG. 10 is a block diagram showing an overall configuration of a frequency discrimination device according to Embodiment 2 of the present invention.
  • FIG. 11 is a block diagram showing an internal configuration of a first absolute value calculation circuit 26 used in Embodiment 2 of the present invention.
  • FIG. 12 is a block diagram showing an overall configuration of a frequency discrimination device according to Embodiment 3 of the present invention.
  • FIG. 13 is a block diagram showing an internal configuration of a first filter circuit 29 used in Embodiment 3 of the present invention.
  • FIG. 14 is a block diagram showing an internal configuration of a frequency difference calculation circuit 31 used in Embodiment 3 of the present invention.
  • FIG. 15 is a block diagram showing an overall configuration of a frequency discriminating apparatus according to Embodiment 4 of the present invention.
  • FIG. 16 is a block diagram showing an internal configuration of a frequency difference calculation circuit 44 used in the fourth embodiment of the present invention.
  • FIG. 17 is a block diagram showing an overall configuration of a frequency discrimination device according to a fifth embodiment of the present invention.
  • FIG. 18 is a block diagram showing an overall configuration of a frequency synthesizer according to the sixth embodiment of the present invention.
  • FIG. 19 is a block diagram showing an overall configuration of a frequency synthesizer according to the seventh embodiment of the present invention.
  • FIG. 1 is a diagram showing a configuration of a frequency discriminating apparatus according to Embodiment 1 of the present invention and a frequency difference detecting apparatus forming a part thereof.
  • the frequency discriminator shown in Fig. 1 is configured to be able to discriminate whether the color subcarrier frequency of the input video signal is 3.558 MHz or 4.43 MHz.
  • the resulting frequency difference detection device is configured to detect the difference between the color subcarrier frequency of the input video signal from 3.58 MHz and 4.43 MHz.
  • the composite video signal Vc is input to the DC removal circuit 1.
  • the DC removal circuit 1 is a filter that passes the frequency component of 4.43 MHz from the 3.558 MHz power, which is the NTSC or PAL color subcarrier frequency, with a gain power ⁇ in the direct current. Since the main purpose of the DC removal circuit 1 is to remove the DC component, it may be a band-pass filter having a stop band in DC or a high-pass filter having a stop band in DC. Also, a clamp circuit that removes the DC component from the video signal power (in other words, A circuit that subtracts the input signal force from the signal level corresponding to the DC level of the force signal and outputs it. Video clamps (eg pedestal clamps) are a well-known technique.
  • the output signal of the DC removal circuit 1 is input to the burst gate 2.
  • the burst gate panelless BGP input to burst gate 2 is a signal that becomes active during a part of the back porch in the horizontal blanking period. Usually, during this period, a color burst signal which is a reference for the color subcarrier frequency is superimposed. Burst gate 2 uses burst gate pulse BGP to extract the output signal color burst signal of DC removal circuit 1
  • the complex sine wave generation circuit 3 generates a complex sine wave having an oscillation frequency equal to a predetermined reference frequency f.
  • Multiplier circuit 4 finds the product of the color burst signal extracted by burst gate 2 and the complex sine wave generated by complex sine wave generator circuit 3.
  • the output of multiplier circuit 4 is a complex number.
  • the first integration circuit 5 is a circuit that integrates the output signal of the multiplication circuit 4 in the time direction over one horizontal period. One horizontal period can be measured based on the horizontal sync signal. For example, if the integration value is reset to 0 each time the reference edge of the horizontal sync signal is detected, the integration result is updated every horizontal period.
  • the first squaring circuit 6 calculates the square of the absolute value of the complex signal that is the output signal of the first integrating circuit 5.
  • the color burst signal extracted by the burst gate 2 is also input to the second square circuit 7.
  • the second squaring circuit 7 calculates the square of the absolute value of the output signal of the burst gate 2.
  • the second integration circuit 8 is a circuit that integrates the output signal of the second square circuit 7 in the time direction over one horizontal period. One horizontal period can be measured in the same manner as the first integrating circuit 5 based on the horizontal synchronization signal.
  • the frequency difference calculation circuit 9 uses the output signal of the first squaring circuit 6 and the output signal of the second integration circuit 8 to calculate the difference between the color subcarrier frequency and the reference frequency for each horizontal period. The signal corresponding to the difference is output.
  • the threshold processing circuit 25A determines whether or not the frequency obtained by the frequency difference calculation circuit 9 is smaller than a predetermined value, and outputs a signal RD indicating the determination result.
  • the frequency difference calculation circuit 9 and the threshold processing circuit 25A use the output signal of the first square circuit 6 and the output signal of the second integration circuit 8 to change the reference frequency and the color subcarrier frequency.
  • a discriminating circuit 61 that discriminates whether they are different for each horizontal period is configured.
  • FIG. 2 is a diagram showing an internal configuration of the complex sine wave generation circuit 3 and the multiplication circuit 4.
  • Complex sine wave generated by complex sine wave generation circuit 3 where exp (x) is the base X of the natural logarithm, j is the imaginary unit, ⁇ is the pi, f is the oscillation frequency of the complex sine wave, and t is the time
  • the signal is ⁇ (-) 2 ⁇ 3 ⁇ 4.
  • C cos (2 ft)
  • S sin (2 ft)
  • the complex sine wave generator 3 generates the complex
  • the sine wave signal is represented by C jS
  • the output signal of burst gate 2 is also a complex number, which is represented as X + jY, where C, S, X, and Y are functions of time t.
  • the output signal of 4 is (X + jY) X (CjS), where the real part is XC + YS and the imaginary part is -XS + YC.
  • the complex sine wave generation circuit 3 includes a cosine wave generation circuit 10 that generates a signal represented by C.
  • the 90-degree phase shifter 11 generates a signal represented by S by shifting the output signal of the cosine wave generation circuit 10 by 90 degrees.
  • C generated in the cosine wave generation circuit 10 and S generated in the 90-degree phase shifter 11 are output to the multiplication circuit 4. It can be considered that the complex sine wave generation circuit 3 having such a configuration outputs the real part and the imaginary part of the complex sine wave signal C jS separately.
  • —S may be generated by using a circuit that generates a sine wave in the same way as the cosine wave generation circuit 10 does not shift the output signal of the cosine wave generation circuit 10 by 90 degrees.
  • the multiplication circuit 4 is a circuit for obtaining a product of the complex signal X + jY and C ⁇ jS. It is assumed that the complex signal X + jY has different terminal forces for the real part X and the imaginary part Y.
  • Multiplier circuit 4 has four built-in multipliers, first multiplier 12 calculates XC, second multiplier 13 calculates YS, third multiplier 14 calculates YC, The fourth multiplier 15 calculates XS. Further, the subtracter 16 subtracts the output signal of the first multiplier 12 from the output signal of the second multiplier 13 to obtain XC + YS.
  • the adder 17 adds the output signal of the third multiplier 12 and the output signal value of the fourth multiplier 13 to obtain XS + YC.
  • the multiplier circuit 4 calculates the product of the complex signal X + jY and the complex sine wave generated by the complex sine wave generator circuit 3. It is conceivable that In the above description, the output signal of burst gate 2 is considered to be complex signal X + jY. However, when the imaginary part Y of the output signal of burst gate 2 is always 0, the output of multiplication circuit 4 The signal is XC—jXS.
  • the second multiplier 13, the third multiplier 14, the subtractor 16, and the adder 17 are unnecessary, and the circuit can be simplified. If the output signal XC of the first multiplier 12 is output as the real part and the output signal XS of the fourth multiplier 15 is output as the imaginary part, the product of the output signal X of the burst gate 2 and the complex sine wave signal C—jS Is calculated.
  • the complex sine wave generation circuit 3 may generate the forces C and S that generate C and S. Even in this case, by adding and subtracting appropriately (ie, using an adder instead of subtractor 16 and a subtracter instead of adder 17), the product of complex signals X + jY and C j S It is easy to see that some real part XC + YS and imaginary part XS + YC are required. The same applies when Y is always 0.
  • FIG. 3 is a diagram showing an internal configuration of the first integrating circuit 5.
  • the first integration circuit 5 is a circuit that integrates the output signal of the multiplication circuit 4 over one horizontal period. Since the output signal of the multiplier circuit 4 is a complex signal, the first integrator 18 that integrates the real part of the output signal of the multiplier circuit 4 in the time direction and the imaginary part of the output signal of the multiplier circuit 4 in the time direction A second integrator 19 is provided for integration. The first integrator 18 and the second integrator 19 output an integrated value every time the reference edge of the horizontal synchronization signal is input, and then reset to zero. The integrated values of the first integrator 18 and the second integrator 19 (the values immediately before resetting) are output to the first square circuit at the subsequent stage.
  • FIG. 4 is a diagram showing an internal configuration of the first squaring circuit 6.
  • the first square circuit 6 is a circuit for obtaining the square of the absolute value of the complex signal that is the output signal of the first multiplier circuit 5. If the real part of the output signal of the first multiplication circuit 5 can be expressed by P and the imaginary part can be expressed by Q, the output signal of the first squaring circuit 6 is P'2 + Q'2. Where x and y are arbitrary numbers, and “x” represents X to the power of y.
  • the first squaring calculator 20 is a circuit for obtaining P "2
  • the second squaring calculator 21 is a circuit for obtaining Q" 2.
  • the adder 22 outputs the output signal of the first square calculator 20 and the output signal of the second square calculator 21. This is a circuit that calculates P "2 + Q" 2 by adding.
  • the output signal of the adder 22 is output as the output signal of the first square circuit 6 to the frequency difference detection circuit 9 at the subsequent stage.
  • the second squaring circuit 7 is a circuit for obtaining the square of the absolute value of the output signal (instantaneous amplitude) of the burst gate 2. If the imaginary part Y of the output signal X + jY of burst gate 2 is always 0, X 2 can be obtained, so the second squaring circuit 7 can be composed of a simple multiplier. On the other hand, the imaginary part Y is When it is not always 0, the output of the second squaring circuit 7 must be X "2 + Y" 2. Therefore, its internal configuration is the same as that of the first squaring circuit 6 shown in FIG. Become.
  • the second integrating circuit 8 is a circuit that integrates the output signal of the second squaring circuit 7 over one horizontal period. Since there is no imaginary part in the output signal of the second squaring circuit 7, the second integrating circuit 8 is completely integrated with the first integrator 18 (Fig. 3) built in the first integrating circuit 5. It can be realized with the same configuration.
  • FIG. 5 is a diagram showing an internal configuration of the frequency difference calculation circuit 9.
  • the divider 23 divides the output signal of the first squaring circuit 6 by the output signal of the second integrating circuit 8.
  • the division result of the divider 23 is a value Sd corresponding to the difference d between the oscillation frequency f of the complex sine wave and the color subcarrier frequency F, as will be described later.
  • the third integrator 24 resets the accumulated value to 0 every time the reference edge of the vertical synchronizing signal is detected, and each time a reference edge of the horizontal synchronizing signal is detected, the third integrator 24 divides the accumulated value by 23. This is a circuit for adding the division results.
  • the threshold processing circuit 25A is a high level when the output signal of the frequency difference calculation circuit 9, that is, the integrated value that is the output signal of the third integrator 24 is larger than a predetermined threshold, and otherwise. This circuit outputs a low level.
  • the output signal RD of the threshold processing circuit 25A is a signal indicating the frequency discrimination result by the discrimination circuit 61.
  • Output signal of threshold processing circuit 25A (and hence output signal of discriminator circuit 61) Force S High level indicates that there is almost no difference between the oscillation frequency f of the complex sine wave and the color subcarrier frequency. In some cases, the difference between the oscillation frequency f of the complex sine wave and the color subcarrier frequency is large.
  • the frequency up to the frequency difference calculation circuit 9 is used to detect the frequency difference between the color subcarrier frequency of the input video signal and the reference frequency.
  • the difference detection device is configured, and the frequency up to the threshold processing circuit 25A A discrimination device is configured.
  • the DC removal circuit 1 and the burst gate 2 may be viewed as a part of the frequency difference detection device or the frequency discrimination device, and may be viewed as not a part thereof.
  • the output of the frequency difference detection device (the output of the frequency difference calculation circuit 9) is a signal having a value corresponding to the difference between the color subcarrier frequency of the input video signal and the reference frequency.
  • the value processing circuit 25A makes a comparison with a predetermined value to determine whether the frequency difference is large. Specifically, it is a force that the color subcarrier frequency of the input video signal is 3.58 MHz. Can be determined. This point will be described in detail below.
  • the color burst signal X extracted by the DC removal circuit 1 and the burst gate 2 is written with the amplitude of the color burst signal as A and the color subcarrier frequency as F, and the phase difference between the color burst signal and the complex sine wave.
  • the signal is represented by A represents the envelope of the color burst signal, which is actually a function of time t, but for the sake of simplicity, it is assumed below that A is a constant independent of time.
  • both the real part and the imaginary part of the output signal of the multiplier circuit 4 have a (relatively) high frequency D sine wave (or cosine wave) oscillation and a (relatively) low frequency sine wave (or cosine wave). It can be seen that it is represented by the sum (or difference) of the wave) oscillation.
  • Figure 6 (b) shows the XS waveform.
  • the frequency d component among the frequency components included in the output signal of the multiplication circuit 4 is indicated by a broken line.
  • the integration result of the first integration circuit 5 depends only on the low-frequency component of the frequency d.
  • T becomes sufficiently large with respect to lZd, and the integration result of the first integration circuit 5 is close to zero.
  • the component of frequency d can be regarded as almost direct current, so the integration result P of XC is
  • the output of the first square circuit becomes a value that does not depend on the phase difference 0 between the color burst signal and the complex sine wave.
  • the difference between F and f is large, the integration results P and Q are close to 0, so the calculation result of the first squaring circuit 6 is also close to 0.
  • the color burst signal is also input to the second squaring circuit 7.
  • the second squaring circuit 7 In the second squaring circuit 7,
  • the output signal of the second squaring circuit 7 consists of a DC component proportional to the square of A and a component of frequency 2F that is twice the color subcarrier frequency.
  • T is set to a period sufficiently longer than 1Z (2F)
  • the threshold processing circuit 25A performs threshold processing on the output signal of the third integrator 24 at the timing when the reference edge of the vertical synchronization signal is detected, so that the color subcarrier frequency of the input video signal is 3 It is possible to determine whether the power is 58 MHz or 4. 43 MHz.
  • the threshold value used in the threshold processing circuit 25A may be appropriately determined in consideration of the pulse width of the burst gate pulse BGP.
  • the integration result of the second integration circuit 8 is ( ⁇ '2) TZ2 for a signal of any frequency with an amplitude of A (in the case where noise is superimposed). is there.
  • the square of the signal amplitude is a value corresponding to the signal power
  • the value obtained by multiplying the signal power by time is a value corresponding to the signal energy (a value obtained by multiplying the energy by 1/2). Therefore, it can be considered that the second squaring circuit 7 and the second integrating circuit 8 obtain a value corresponding to the total energy of the output signal of the burst gate 2.
  • ( ⁇ 2) “2”, which is the output of the first squaring circuit 6, is a value equivalent to a value obtained by further multiplying the energy of the signal, which is the frequency force 3 ⁇ 4, by the time ⁇ (the above “multiplied value”). 1Z4).
  • noise does not concentrate at a specific frequency, so the energy of the noise component with frequency f is considered to be sufficiently small! / For the total energy of noise. Therefore, the value of divider 23 is considered to be close to 0, and it can be seen that the frequency difference calculation result of frequency difference calculation circuit 9 and the frequency determination result of discrimination circuit 61 are hardly affected by noise. .
  • the oscillation frequency of the complex sine wave generated by the complex sine wave generation circuit 3 is 4.43MHz.
  • the oscillation frequency of the complex sine wave is arbitrarily close to 4.43MHz. The result is almost the same as the value.
  • the oscillation frequency of the complex sine wave may be set to an arbitrary value close to 3.58 MHz or 3.58 MHz.
  • the deviation! / Or this can be determined by setting it to a close value.
  • the amplitude of the complex sine wave generated by the complex sine wave generation circuit 3 is 1, but the amplitude of the complex sine wave may be arbitrary. In particular, the sine wave and cosine wave constituting the complex sine wave may have different amplitudes.
  • the first embodiment only two types of frequencies of 3.58 MHz and 4.43 MHz are discriminated. However, three or more types of frequencies to be discriminated may exist. For example, 10 frequencies from FO to F9 may be identified. In this case, the complex sine wave oscillation frequency generated by the complex sine wave generation circuit 3 may be sequentially switched from FO to F9 until the output signal of the threshold processing circuit 25A becomes high level.
  • the integration results of the first integration circuit 5 and the second integration circuit 8 are reset to 0 every horizontal period, but the integration period is arbitrary.
  • the integration result is reset to 0 every vertical period, the third integrator 24 built in the frequency difference arithmetic circuit 9 is omitted, and the output of the divider 23 is the output of the frequency difference arithmetic circuit 9.
  • the threshold processing circuit 25A frequency difference detection and frequency discrimination can be performed in the same manner.
  • the output signal of the multiplier circuit 4 is used as the input signal of the first integrating circuit 5.
  • the frequency D is blocked between the multiplying circuit 4 and the first integrating circuit 5.
  • a one-pass filter with a mouth it is considered that the result of integrating the product of the color burst signal and the complex sine wave is generated by the combination of the low-pass filter having the stop band at frequency D and the first integration circuit.
  • FIG. 10 is a diagram showing a configuration of a frequency discriminating apparatus according to Embodiment 2 of the present invention and a frequency difference detecting apparatus forming a part thereof.
  • the same reference numerals as those in FIG. 1 denote the same or similar members.
  • the first square circuit 6 and the second square circuit 7 are replaced with the first absolute value calculation circuit 26 and the second absolute value calculation circuit 27, and the DC removal circuit 1 is replaced with the burst gain circuit 1.
  • the second embodiment is different from the first embodiment in that it is disposed between the second absolute value calculation circuit 27 and the second absolute value calculation circuit 27.
  • the DC removal circuit 1 is arranged in front of the burst gate 2, but it may be arranged between the burst gate 2 and the first absolute value calculation circuit 27.
  • the oscillation frequency f of the complex sine wave generated by the complex sine wave generation circuit 3 is usually sufficiently large compared to the direct current (frequency zero), so that a direct current component remains in the output signal of burst gate 2. This is because the integration result of the first integration circuit 5 is hardly affected.
  • FIG. 11 shows the internal configuration of the first absolute value calculation circuit 26.
  • the configuration is the same as that of the first squaring circuit 6 shown in FIG. 4 except that the square root calculator 28 is added.
  • the square root calculator 28 is a circuit for obtaining the square root of the output signal of the adder 22.
  • the second absolute value calculation circuit 27 is a circuit for obtaining the absolute value of the output signal of the DC removal circuit 1.
  • the internal configuration of the second absolute value calculation circuit 27 is exactly the same as the internal configuration of the first absolute value calculation circuit 26.
  • the second absolute value calculation circuit 27 performs the same calculation as the real number absolute value calculation. That is, if the output signal level of the DC removal circuit 1 is 0 or more, it is passed as it is, and if it is less than 0, the sign is inverted to obtain a signal level greater than 0 to the second integration circuit 8. Output. Since the calculation result of the second absolute value calculation circuit 27 varies depending on the magnitude of the DC component, it is necessary to remove the DC component in the previous process when determining the frequency difference from f for a specific frequency F that is not DC. There is.
  • the output signal of the DC removal circuit 1 is Asin (2 w Ft + 0)
  • the color burst signal exists during a part of the period when the burst gate pulse BGP is active, and the value of ⁇ indicates that the color burst signal exists while the burst gate pulse BGP is active. It is a value indicating the period during The period in which the color burst signal exists is not necessarily constant. Therefore, in the first embodiment, it is necessary to change the threshold value strictly according to the value of ⁇ , but in the second embodiment, the frequency discriminating result power value varies. There is an advantage that it is not affected.
  • the frequency difference detecting device is constituted by the portions up to the frequency difference calculating circuit 9, and the frequency discriminating device is constituted by the portion up to the value processing circuit 25mm.
  • FIG. 12 is a diagram showing the configuration of the frequency discriminating apparatus according to Embodiment 3 of the present invention and the frequency difference detecting apparatus forming a part thereof. 12, the same reference numerals as those in FIG. 1 denote the same or similar members.
  • the first integrating circuit 5 in the first embodiment is replaced with the first filter circuit 29
  • the second integrating circuit 7 is replaced with the second filter circuit 30, and the frequency difference of the first embodiment is changed.
  • This is an example using a frequency difference arithmetic circuit 31 and a threshold processing circuit 25 ⁇ having different internal configurations from the arithmetic circuit 9 and the threshold processing circuit 25 ⁇ .
  • FIG. 13 is a diagram showing an internal configuration of the filter circuit 29.
  • the first coefficient RO ⁇ 32 is a circuit that stores the filter tap coefficients that are real numbers
  • the second coefficient ROM33 is a circuit that stores the filter tap coefficients that are imaginary numbers. It is.
  • the 1 convolution calculator 34 is a circuit that performs a convolution operation between the real part of the output signal of the multiplication circuit 4 and the real tap coefficient stored in the first coefficient ROM 32.
  • the second convolution calculator 35 performs a convolution operation between the imaginary part of the output signal of the multiplier circuit 4 and the second coefficient ROM33, and performs a third convolution operation.
  • the unit 36 performs a convolution operation between the imaginary part of the output signal of the multiplier circuit 4 and the real tap coefficient stored in the first coefficient ROM 32, and the fourth convolution unit 36 outputs the output of the multiplier circuit 4.
  • a convolution operation is performed between the real part of the signal and the imaginary tap coefficient stored in the second coefficient ROM33.
  • the subtractor 38 is a circuit for subtracting the calculation result of the first convolution calculator 34 from the calculation result of the second convolution calculator 35, and the adder 39 is the calculation result of the third convolution calculator 36 and the fourth calculation result. This circuit adds the calculation results of the convolution calculator 37.
  • the calculation result of the subtractor 38 represents the real part of the output signal of the first filter circuit 29, and the calculation result of the adder 39 represents the imaginary part of the output signal of the filter circuit 30.
  • the tap coefficient of the first filter circuit 29 is only a real number
  • the second coefficient ROM 33, the second convolution calculator 35, the fourth convolution calculator 37, the subtractor 38, and the adder 39 are The calculation result of the first convolution calculator 34 is used as the real part of the output signal of the first filter circuit 29, and the calculation result of the third convolution calculator 36 is the output signal of the first filter circuit 29.
  • the first coefficient ROM 32 and the second coefficient ROM 33 are unnecessary, and the first convolution calculator 34, the second convolution calculator 35, The third convolution calculator 36 and the fourth convolution calculator 37 can be composed of circuit elements such as resistors, capacitors, and coils.
  • the second filter circuit 30 is a filter that removes high-frequency components from the output signal force of the second square circuit 7. Since the output signal of the second squaring circuit 7 is always a real number, and the output signal of the second filter circuit 30 is also a real number, the second filter circuit 30 includes the first coefficient ROM 32 and the first convolution calculator 34. It is possible to configure with a circuit corresponding to.
  • FIG. 14 is a diagram showing an internal configuration of the frequency difference calculation circuit 31.
  • the divider 40 is a circuit that divides the output signal of the first squaring circuit 6 by the output signal of the second filter circuit 30. The division is performed only for the color burst signal that has passed through burst gate 2.
  • the fourth integrator 41 is a circuit that integrates the output signal of the divider 40 in the time direction. 4th product The accumulated value of the divider 41 is reset to 0 every time the reference edge of the vertical sync signal is detected.
  • the threshold value processing circuit 25B connected to the subsequent stage of the frequency difference calculation circuit 31 has a small frequency difference when the input signal Sd is smaller than a predetermined value.
  • the signal RD indicating the judgment result is output. That is, when the output signal level of the fourth integrator 41 at the time when the reference edge of the vertical synchronization signal is detected, a high level is output, and when it is not, a low level is output.
  • the frequency difference calculation circuit 31 and the threshold processing circuit 25B constitute a discrimination circuit 62.
  • the frequency difference detecting device is constituted by the portions up to the frequency difference calculating circuit 31, and the frequency discriminating device is constituted by the portions up to the threshold processing circuit 25B. Is composed.
  • the output of the frequency difference detection device (the output of the frequency difference calculation circuit 31) is a signal having a value corresponding to the difference between the color subcarrier frequency of the input video signal and the reference frequency.
  • the value processing circuit 25B makes a comparison with a predetermined value to determine whether the frequency difference is large. Specifically, whether the color subcarrier frequency of the input video signal is 3.58 MHz or 4.43 MHz. Can be determined. I will explain this point in detail below.
  • the gain at DC is relatively larger than the gain at a frequency twice the frequency of the input signal.
  • the output signal of the second filter circuit 30 is ( ⁇ ′ 2) ⁇ 2. Therefore, the output signal of divider 40 is (G '2) ⁇ 2. If the characteristics of the first filter circuit 29 are determined so that the value of G becomes smaller as the value of d goes away from 0, the output signal of the divider 40 becomes a value representing the frequency difference between F and f.
  • the output signal of the fourth integrator 41 which is accumulated over one vertical period, also represents the frequency difference between F and f.
  • the threshold value processing circuit 25B is high when the output signal of the frequency difference calculation circuit 31, that is, the integrated value Sd, which is the output signal of the fourth integrator 41, is equal to or higher than a predetermined threshold value. When it is not, it is a circuit that outputs a low level.
  • the output signal RD of the threshold processing circuit 25B is a signal indicating the frequency discrimination result. When the output signal of the value processing circuit 25B is RD level, it indicates that there is almost no difference between the oscillation frequency f of the complex sine wave and the color subcarrier frequency, and when it is low level, the complex sine wave This indicates that the difference between the oscillation frequency f and the color subcarrier frequency is large.
  • the first filter circuit 29 may have a band-pass filter or high-pass filter characteristic.
  • the gain of the first filter circuit 29 is G at frequency D and 0 at frequency d.
  • the real part P of the output signal of the first filter circuit 29 is
  • the output signal of the first multiplication circuit 6 is still (AGZ2) "2. If the value of G is maximized at the frequency 2f and becomes smaller as it goes away from the frequency 2f, the first filter circuit 29 Even if the bandpass filter characteristics are given to the The result is the same as when the filter characteristics are given.
  • FIG. 15 is a diagram showing the configuration of the frequency discriminating apparatus according to Embodiment 4 of the present invention and the frequency difference detecting apparatus forming a part thereof. 15, the same reference numerals as those in FIG. 1 or 10 denote the same or similar members.
  • a major difference between the first embodiment and the fourth embodiment is that the output signal of the multiplication circuit 4 is also input to the third filter circuit 42 that is connected only by the first integration circuit 5.
  • the connection and internal configuration of the DC removal circuit 1, burst gate 2, complex sine wave generation circuit 3, multiplication circuit 4, and first integration circuit 5 are the same as in the first embodiment.
  • the output signal of the first integrating circuit 5 is input to the first absolute value circuit 26 described in the second embodiment.
  • the third filter circuit 42 is a circuit that removes high-frequency components from the output signal power of the multiplication circuit 4.
  • the internal configuration of the third filter circuit 42 is the same as the internal configuration of the first filter circuit 29 in FIG.
  • the second absolute value calculation circuit 27 calculates the absolute value of the complex signal that is the output signal of the third filter circuit 42, and the third integration circuit 43 determines the output signal of the second absolute value calculation circuit 27 in the time direction. Is accumulated.
  • the frequency difference calculation circuit 44 uses the output signal of the first integration circuit 5 and the output signal of the third integration circuit 43 to obtain the difference between the color subcarrier frequency of the input video signal and the reference frequency. A signal corresponding to the difference is output.
  • the threshold processing circuit 25C determines whether or not the frequency difference obtained by the frequency difference calculation circuit 44 is smaller than a predetermined value, and outputs a signal RD indicating the determination result.
  • the frequency difference calculation circuit 44 and the threshold processing circuit 25C use the output signal of the first integration circuit 5 and the output signal of the third integration circuit 43 to change the color subcarrier frequency for each horizontal period.
  • a discriminating circuit 63 for discriminating between these is configured.
  • FIG. 16 is a diagram showing an internal configuration of the frequency difference calculation circuit 44.
  • the line inversion pulse generation circuit 45 is a circuit that generates a line inversion pulse whose level is inverted between a high level and a common level every time a reference edge of the horizontal synchronizing signal is detected.
  • Divider 46 is first The output signal of the square circuit 6 is divided by the output signal of the second integrating circuit. The division result of the divider 46 is a value representing the difference between the oscillation frequency f of the complex sine wave and the color subcarrier frequency F.
  • the fifth integrator 47 resets the accumulated value to 0 each time the reference edge of the vertical synchronization signal is detected, and the falling edge S of the line inversion pulse generated by the line inversion pulse generation circuit 45 is detected.
  • the sixth integrator 48 resets the integrated value to 0 each time the reference edge of the vertical synchronization signal is detected, and whenever the rising edge of the line inversion pulse generated by the line inversion pulse generation circuit 45 is detected.
  • This circuit calculates the result of division 46 by the current integrated value.
  • the subtractor 49 subtracts the integrated value of the sixth integrator 48 at the timing of the reference edge of the vertical synchronizing signal.
  • the output signal of the subtracter 49 is a signal indicating the frequency discrimination result by the frequency difference calculation circuit 44.
  • the difference between the color subcarrier frequency and the reference frequency is approximately the same for the odd and even lines, and the color subcarrier for the odd and even lines is closer to 0. This indicates that the difference between the frequency and the oscillation frequency of the complex sine wave is greatly different, that is, the possibility that the input video signal is a SECAM signal is high.
  • the threshold processing circuit 25C has a subtraction result which is an output signal of the subtractor 49, that is, the output of the frequency difference calculation circuit 44 is larger than a predetermined threshold value! This is a circuit that outputs a low level.
  • the output signal RD of the threshold processing circuit 25C is a signal indicating the frequency discrimination result. When the output signal RD of the threshold value processing circuit 25C is negative, it indicates that the difference between the oscillation frequency f of the complex sine wave and the color subcarrier frequency is almost V, and when it is low, it is complex. This shows that the difference between the oscillation frequency f of the sine wave and the color subcarrier frequency is large.
  • the frequency difference detecting device is configured by the portion up to the frequency difference calculation circuit 44, and the frequency up to the threshold processing circuit 25C is configured.
  • a discrimination device is configured.
  • the output of the frequency difference detection device (the output of the frequency difference calculation circuit 44) is a signal having a value corresponding to the difference between the color subcarrier frequency of the input video signal and the reference frequency. By comparing with the value, it is possible to determine whether the frequency difference is large, specifically, whether the input video signal is SECAM. This point will be explained in detail below.
  • the output signal of the second absolute value calculation circuit 27 is almost AZ2. This is the same when the gain of the third filter circuit 42 is 0 at the frequency d and G at the frequency D.
  • the output signal of the third integration circuit 43 is ATZ2.
  • the color subcarrier frequency is switched between 4. 40625 MHz and 4.25 MHz every horizontal period.
  • the division result for the horizontal period where the color subcarrier frequency is 4. 40625 MHz should be larger than the division result for the horizontal period where the color subcarrier frequency is 4.25 MHz. Therefore the second The integration value of 5 integrator 47 and the integration result of 6th integrator 48 should also be different.
  • the integrated value of the fifth integrator 47 and the integrated value of the sixth integrator 48 should be almost the same value. Therefore, the farther the output signal level of the subtractor 49 is from 0, the more the difference between F and f is different between the even and odd lines, and the input video signal is SECAM. The possibility is high.
  • the output signal of the multiplier circuit 4 is input to the third filter circuit 42. Therefore, when the frequency d where the value of d is very large overlaps the stop band of the low-pass filter. Frequency discrimination becomes difficult, but on the other hand, the third filter circuit 42 removes high-frequency noise, so that a frequency discrimination device that is less susceptible to noise can be configured. Even when the frequency spectrum force of the input signal and F1 are concentrated, for example, FO-f is set in the passband of the third filter circuit 42, and Fl-f is the first. If the filter circuit 42 of 3 is set to the stop band, even if the signal energy of the frequency component of F1 is large, it is possible to accurately determine the frequency F0.
  • the frequency discriminating apparatus for identifying that the input video signal is the SECAM system has been described, but the frequency difference calculation circuit 44 and the threshold processing circuit 25C are shown in FIG. If the frequency difference calculating circuit 9 and the threshold processing circuit 25A are replaced, the color subcarrier frequency can be used as a frequency discriminating device for discriminating whether the color subcarrier frequency is 3.558 MHz or 4.43 MHz. Similarly, if the frequency difference arithmetic circuit 9 and threshold and value processing circuit 25A of the first embodiment are replaced with the frequency difference arithmetic circuit 44 and threshold and value processing circuit 25C of the fourth embodiment, the frequency discrimination according to the first embodiment will be described.
  • the device can be used as a frequency discriminating device that identifies that the input video signal is SECAM.
  • the frequency discriminating apparatuses of the second and third embodiments also recognize that the input video signal is SECAM system by appropriately changing the internal structure of the frequency difference calculation circuit and the threshold processing circuit. It can be used as a frequency discrimination device.
  • FIG. 17 shows the frequency discriminating apparatus according to the fifth embodiment of the present invention and the frequency difference forming part thereof. It is a figure which shows the structure of a detection apparatus.
  • the same reference numerals as those in FIG. 12 or 15 denote the same or similar members.
  • the first integrating circuit 5 in the fourth embodiment is replaced with the first filter circuit 29 in the third embodiment, and the second integrating circuit 43 in the fourth embodiment is omitted.
  • the third filter 42 has a wider passband than the first filter 29.
  • the output of the first squaring circuit 6 in the third embodiment is (AGZ2) '2.
  • the output signal of the first absolute value calculation circuit 26 is equal to the square root of the output of the first square circuit 6 and its value is AGZ2.
  • the output signal of the second absolute value calculation circuit 27 is AZ2. Therefore, the output signal of the divider 46 built in the frequency difference calculation circuit 44 is G. If the gain G of the first filter circuit 29 is determined to be a different value depending on the difference or sum of F and f, the frequency discriminating apparatus according to the fifth embodiment will cause the frequency difference between F and f for the same reason as in the third embodiment. Can be determined.
  • the first absolute value calculation circuit 26 and the second absolute value calculation circuit 27 are used instead of the first absolute value calculation circuit 26 and the second absolute value calculation circuit 27.
  • a 1 square circuit 6 and a second square circuit 7 can also be used.
  • Embodiment 6 is an example of a frequency synthesizer that synthesizes a frequency equal to the color subcarrier frequency of an input video signal using a frequency discriminator similar to the frequency discriminator of Embodiment 4. 18, the same reference numerals as those in FIG. 15 denote the same or similar members.
  • the frequency difference arithmetic circuit 9 and the threshold processing circuit 25A of the first embodiment are used in place of the frequency difference arithmetic circuit 44 and the threshold processing circuit 25C of the fourth embodiment.
  • Each of the frequency difference calculation circuit 44 and the frequency difference calculation circuit 9 includes a division circuit that performs division using two inputs, and the two can be replaced.
  • the frequency synthesizer further includes a free-running oscillation frequency selection circuit 50, a phase comparator 51, a loop filter 52, and an oscillator 53.
  • the phase comparator 51, the loop The PLL is configured by the filter 52 and the oscillator 53.
  • a complex sine wave generation circuit 54 is used instead of the complex sine wave generation circuit 3 of FIG.
  • the complex sine wave generation circuit 54 generates a complex sine wave having a frequency f as in the case of the complex sine wave generation circuit 3, but the oscillation frequency of the complex sine wave depends on the selection result of the free-running oscillation frequency selection circuit 50. It is different in that it comes to be switched.
  • the color subcarrier signal of the input video signal may slightly deviate from the standard value of the NTSC system or PAL system.
  • a method using a PLL phase synchronization loop
  • PLL phase synchronization loop
  • the PLL range that reproduces the color subcarrier signal is generally not wide enough to include both frequencies of 3.58 MHz and 4.43 MHz. Therefore, in order to reproduce both 3.58MHz and 4.43MHz color subcarriers using a single PLL circuit, it is necessary to switch the free-running oscillation frequency of the PLL according to the input signal.
  • the frequency discrimination result by the discrimination circuit 61 including the frequency difference arithmetic circuit 9 and the threshold processing circuit 25A is used.
  • Frequency difference calculation circuit 9 and threshold value processing circuit 25C discrimination circuit 61 has a complex sine wave oscillation frequency f generated by complex sine wave generation circuit 3 when the frequency subcarrier frequency F of the input video signal is substantially equal. If not, a low level is output when the difference between the oscillation frequency f of the complex sine wave generated by the complex sine wave generation circuit 3 and the color subcarrier frequency F of the input video signal is large.
  • the free-running oscillation frequency selection circuit 50 currently holds when the frequency discrimination result of the discrimination circuit 61 is low level for a certain period (for example, one vertical period) or more! Switch the value of the free-running oscillation frequency between 3.58 MHz and 4.43 MHz. For example, if the value of the free-running oscillation frequency currently held is 3.58 MHz and the output signal of the discriminating circuit 61 is low for one vertical period, the value of the free-running oscillation frequency is switched to 4.43 MHz. It works as follows. At the same time (depending on the output of the free-running oscillation frequency selection circuit 50), the complex sine wave generation circuit 54 uses the free-running oscillation frequency f selected by the free-running oscillation frequency selection circuit 50. Switch to frequency, etc. U, value.
  • the PLL force S is configured by the phase comparator 51, the loop filter 52, and the oscillator 53.
  • a charge pump is usually arranged between the phase comparator 51 and the loop filter 52.
  • the phase comparator 51 multiplies the sine wave generated by the oscillator 53 by the color burst signal that is the output signal of the burst gate 2 to obtain the phase error between the two.
  • the loop filter 52 smoothes the output signal level of the phase comparator 51.
  • the oscillator 53 generates a sine wave oscillation having a frequency corresponding to the sum of the value of the free-running oscillation frequency held by the free-running oscillation frequency selection circuit 50 and the output signal level of the loop filter 52.
  • the color subcarrier frequency F of the input video signal is slightly deviated from 3.58 MHz. If the free-running oscillation frequency held by the free-running oscillation frequency selection circuit 50 is 3.58 MHz, the output of the discriminating circuit 61 remains at a high level. A frequency equal to F shifted to is synthesized. On the other hand, when the free-running oscillation frequency held by the free-running oscillation frequency selection circuit 50 is 4.43 MHz, the color subcarrier frequency F is outside the PLL lock range, so the PLL is equal to F. The frequency cannot be synthesized.
  • the output of the discriminating circuit 61 becomes low level after one vertical period at the longest, and the free-running oscillation frequency held by the free-running oscillation frequency selection circuit 50 is switched to 3.58 MHz.
  • the free-running oscillation frequency held by the free-running oscillation frequency selection circuit 50 reaches 3.58 MHz, the color subcarrier frequency F falls within the PLL lock range, and a frequency equal to F is synthesized by the well-known operation of the PLL. become.
  • Embodiment 6 a single frequency discriminating device is used to switch the oscillation frequency f of the complex sine wave in conjunction with the free-running oscillation frequency of the oscillator 53, thereby making the color complex carrier frequency F equal. It is assumed that the frequency is synthesized, but the complex sine wave oscillation frequency f is fixed to a different value and a plurality of frequency discriminating devices are used.
  • the free-running oscillation frequency held by the free-running oscillation frequency selection circuit 50 is 4.43 MHz and the outputs of the two discriminating circuits are the same level, the free-running oscillation that the free-running oscillation frequency selection circuit 50 currently holds For example, if you want to keep the frequency unchanged.
  • the oscillator 53 that generates only the sine wave and the complex sine wave oscillation circuit 3 are provided separately. However, the oscillator 53 is not provided, and the complex positive signal that generates both the sine wave and the cosine wave is provided.
  • the string wave generation circuit 3 may also be used. In this case, the complex sine wave generation circuit 3 is switched between a mode operating at 3.58 MHz and a mode operating at 4.43 MHz, and accordingly, the content of the discrimination is also switched by the frequency difference arithmetic circuit 9.
  • the oscillation frequency f of the complex sine wave generation circuit 3 is equal to the frequency corresponding to the sum of the value of the free-running oscillation frequency held by the free-running oscillation frequency selection circuit 50 and the output signal level of the loop filter 52, The oscillator 53 becomes unnecessary.
  • f is a force that changes only in the frequency range corresponding to the PLL lock range.
  • the frequency difference between the upper and lower limits of the PLL lock range is smaller than the frequency difference between 3.58 MHz and 4.43 MHz. Therefore, even if the oscillator 53 and the complex sine wave generation circuit 3 are combined, the operation of the frequency difference calculation circuit 9 is hardly affected.
  • the frequency synthesizer is configured using the frequency difference arithmetic circuit of the fourth embodiment
  • the first, second, third, and third embodiments The frequency synthesizer similar to the above can be configured by using any of the frequency difference arithmetic circuits of 5.
  • a plurality of frequency difference detection devices having different reference frequencies are provided, the frequency difference detection device that outputs the smallest frequency difference is selected, and the above phase synchronization is performed.
  • the self-running oscillation frequency of the loop may be linked to the reference frequency of the selected frequency difference detection device.
  • Figure 19 shows the configuration of a frequency synthesizer that performs such processing.
  • the illustrated frequency synthesizer includes first to third frequency difference detection devices 71, 72, 73, a free-running oscillation frequency selection circuit 74, a phase comparator 51, a loop filter 52, an oscillator 53, and a direct current elimination. Circuit 1 and burst gate 2 are included.
  • the loop filter 52, the oscillator 53, the DC removal circuit 1, and the burst gate 2 are the same as those shown in FIG.
  • Each of first to third frequency difference detection devices 71 to 73 is similar to the frequency difference detection device described in the first embodiment except that the reference frequencies are different from each other.
  • the free-running oscillation frequency selection circuit 74 that outputs the signals Sdl to Sd3 corresponding to the difference between the signal frequency and the reference frequency is used as the signals Sdl to Sd3 output from the first to third frequency difference detection devices 71 to 73. Based on this, select the frequency difference detection device (any one of 71 to 73) that outputs the smallest frequency difference, and link the free-running oscillation frequency with the reference frequency of the selected frequency difference detection device. .
  • the frequency difference detection device of the first embodiment instead of the frequency difference detection device of the first embodiment, the frequency difference detection device of the second to fifth embodiments may be used.
  • At least a part of the frequency difference detection device, frequency discrimination device, and frequency synthesizer of the above-described embodiments can be realized by software, that is, by a programmed computer. Further, the frequency difference detection device, the frequency discrimination device, and the frequency synthesis device according to the present invention have been described above. However, the frequency difference detection, frequency discrimination, and frequency synthesis methods that have been clarified by the description of these devices are also described in the present invention. Part of

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Measuring Frequencies, Analyzing Spectra (AREA)
  • Color Television Systems (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

　複素正弦波を発生する複素正弦波発生回路（３）と、入力信号と複素正弦波を乗算する乗算回路（４）と、乗算回路（４）の乗算結果を時間方向に積算する第１の積算回路（５）と、第１の積算回路（５）の出力信号である複素信号の絶対値の二乗を求める第１の二乗回路（６）と、入力信号の瞬時振幅の絶対値の二乗を求める第２の二乗回路（７）と、第２の二乗回路（７）の演算結果を時間方向に積算する第２の積算回路（８）と、第１の二乗回路（６）の出力信号レベルと第２の積算回路（８）の出力信号レベルの比に基づいて入力信号の周波数と複素正弦波の発振周波数の差を求める周波数差演算回路（９）と備える。入力信号が多くの雑音を含む場合であっても、入力信号の周波数と所定の基準周波数との周波数差を高い精度で検出できる周波数差検出装置を得ることができる。  

Description

明 細 書
周波数差検出装置及び方法、周波数判別装置及び方法、並びに周波数 合成装置及び方法
技術分野
[0001] この発明は、入力信号の周波数と所定の基準周波数との周波数差を検出する周波 数差検出装置及び方法、該周波数差を判別する周波数判別装置及び方法、並びに 当該周波数差検出装置や、周波数判別装置の判別結果に基づいて入力信号と等し い周波数を合成する周波数合成装置及び方法に関する。本発明は特に、多くの雑 音を含む入力信号において高い検出精度、判別精度を有する周波数差検出装置及 び方法、並びに周波数判別装置及び方法に関するものである。
背景技術
[0002] 入力信号の周波数分布を測定する装置としては、例えばスペクトラムアナライザが ある。特許文献 1にはスペクトラムアナライザの検波器として使用可能な回路の構成 が示されている。ここでは帯域制限された入力信号を、局部発振器で発生した複素 正弦波を用いて低周波に変換し、低域通過型フィルタで不要な高周波成分を除去 することにより、入力信号の振幅および位相を検出している。同様の構成は特許文献 2にも見られる。ここでは振幅変調によって生成された高周波信号から、変調信号の 振幅を検出する復調器の一部として用いられている。振幅変調とは、搬送波を用い て変調信号の周波数分布をそのまま高周波側にシフトするものであるから、その復調 器は、入力信号の周波数分布を搬送波周波数だけ低周波側にシフトさせて検出す る回路であると見なすこともできる。
[0003] これに対して、入力信号の全体的な周波数分布を検出するのではなぐ入力信号 が特定の周波数成分を含んで 、るか否かを自動的に判別した 、場合がある。たとえ ばアナログ放送におけるカラーテレビジョン方式を判別した 、場合がある。 日本や米 国で採用されている NTSC方式では色副搬送波周波数が約 3. 58MHz (正確には 3. 579545MHz)であるのに対して、欧州で採用されている PAL方式では色副搬 送波周波数は約 4. 43MHz (正確には 4. 43361875MHz)と異なる周波数が採用 されている。また SECAM方式では 1水平期間ごとに色副搬送波周波数が 4. 25M Hzと 4. 40625MHzで切り替わるよう〖こなっている。このため全世界対応のカラーテ レビジョン受信機では入力映像信号の色副搬送波周波数を判別する回路が必要と なる。
[0004] カラーテレビジョン信号の伝送では、伝送路の特性により色副搬送波の振幅が大き く減衰したり、多くの雑音が混入したりすることがある。したがって、スペクトラムアナラ ィザと同様な構成で周波数ごとの信号振幅や信号電力を計測し、さらに回路を追カロ して特定の周波数成分にっ 、て計測値の大小を評価するだけでは、必ずしも入力 映像信号の色副搬送波周波数を正しく判別することはできない。
[0005] 特許文献 3は、色副搬送波周波数が 3. 58MHzである力 4. 43MHzであるかを判 別する回路の例である。ここでは、 4. 43MHz周辺に阻止域を持つトラップフィルタを 用いている。入力映像信号力 色副搬送波周波数の基準となるカラーバースト信号 を抽出し、カラーバースト信号をトラップフィルタに通して得られる信号と、カラーバー スト信号そのものとを比較し、トラップフィルタによりカラーバースト信号が減衰して ヽ れば入力映像信号の色副搬送波周波数は 4. 43MHz,減衰していなければ 3. 58 MHzであると判別して 、る。この方法は周波数判別結果がカラーバースト信号の振 幅に依存しな ヽことが特徴であるが、ノイズ振幅が大き 、場合にはノイズ成分がトラッ プフィルタによって減衰するカゝ否かによって誤った周波数判別を行う可能性がある。
[0006] 一方、特許文献 4は、 1水平期間ごとに色副搬送波周波数が異なることを判別する 回路の例であり、この判別結果を用いて入力映像信号が SECAM方式であることを 識別している。ここでは、 RLC共振回路の位相遅延が共振周波数の高周波側では ほぼ + 90度になり、低周波側ではほぼ— 90度になることを利用している。共振回路 の共振周波数が多少ずれても判別に影響がないようにするため、 5. 06MHzの複素 正弦波を用いて 4. 40625MHz (または 4. 25MHz)の色副搬送波を 654kHz (また は 810kHz)の低周波に変換し、共振回路の共振周波数を 732kHzとしている。低 周波に変換された信号の実数成分を共振回路に通したものと、虚数成分を乗算すれ ば、乗算結果の正負を検出することによって、入力信号の周波数が基準周波数 (5. 06MHz- 732kHz=4. 328MHz)よりも高 、か低 、かが判別できる。 この方式は、周波数判別結果が色副搬送波の振幅に依存しないことに加え、ノイズ に対しても比較的影響を受けにくい点が特徴であるが、大きな周波数差を判別する 用途には向 、て 、な 、。共振周波数に対する周波数差が小さ 、場合であっても周 波数判別精度を落とさな 、ようにするためには、 Q値の高!、共振回路を使用する必 要がある。 Q値が高い共振回路を使用すると、共振周波数に対して周波数差が大き い入力信号は共振回路を通過できなくなるため、周波数差に関わらず乗算結果は 0 に近くなる。入力信号の周波数が共振周波数に近い場合も乗算結果は 0に近い値と なるから、実質的に共振周波数に対して周波数差が大きい入力信号については正し い周波数判別は困難である。したがって、 SECAM方式であることを識別するこの回 路をそのまま用いて、色副搬送波周波数が 3. 58MHzである力 4. 43MHzであるか を高 、精度で判別することはできな 、。
特許文献 1 :米国特許第 4594555号明細書 (第 21— 22頁、第 6図）
特許文献 2 :米国特許第 4090145号明細書 (第 10— 11頁、第 4図）
特許文献 3 :特許第 3500883号公報 (第 4頁、第 1図）
特許文献 4:特開平 10— 051802号公報 (第 3頁、第 1図）
発明の開示
発明が解決しょうとする課題
[0007] この発明は上記のような課題を解決するためになされたもので、入力信号の周波数 と基準周波数の値によらず両者の周波数差を判別することが可能であり、かつノイズ に影響されにくい周波数差検出装置を得ることを目的とする。
課題を解決するための手段
[0008] この発明は、
入力信号の周波数と所定の基準周波数との周波数差を検出する周波数差検出装
¾【こ； /、て、
前記基準周波数と等しい発振周波数を持つ複素正弦波を発生する複素正弦波発 生手段と、
前記複素正弦波発生手段で発生した複素正弦波と前記入力信号とを乗算する乗 算手段と、 前記乗算手段の乗算結果を時間方向に積算する第 1の積算手段と、 前記第 1の積算手段の積算結果の絶対値または絶対値の二乗に比例する値を求 める第 1の絶対値演算手段と、
前記入力信号の瞬時振幅の絶対値または絶対値の二乗に比例する値を求める第
2の絶対値演算手段と、
前記第 2の絶対値演算手段の演算結果を時間方向に積算する第 2の積算手段と、 前記第 1の絶対値演算手段の演算結果と前記第 2の積算手段の積算結果の比に 基づいて入力信号の周波数と前記基準周波数との周波数差を求める周波数差演算 手段と
を備えたことを特徴とする周波数差検出装置を提供する。
発明の効果
[0009] この発明では、複素正弦波発生手段によって、入力信号と基準周波数と等しい発 振周波数を持つ複素正弦波とを乗算し、乗算結果を積算するように構成したので、ノ ィズ成分が積算処理において除去され、入力信号が多くの雑音を含む場合であって も、入力信号の周波数と基準周波数との周波数差を高い精度で判別できるという効 果がある。
図面の簡単な説明
[0010] [図 1]この発明の実施の形態 1の周波数判別装置の全体構成を示すブロック図であ る。
[図 2]この発明の実施の形態 1で用いられる複素正弦波発生回路 3および乗算回路 4 の内部構成を示すブロック図である。
[図 3]この発明の実施の形態 1で用いられる第 1の積算回路 5の内部構成を示すプロ ック図である。
[図 4]この発明の実施の形態 1で用いられる第 1の二乗回路 6の内部構成を示すプロ ック図である。
[図 5]この発明の実施の形態 1で用いられる周波数差演算回路 9の内部構成を示す ブロック図である。
[図 6]入力信号の周波数と基準周波数が異なる場合に、乗算回路 4から出力される信 号の波形を示す波形図である。
[図 7]入力信号の周波数と基準周波数が等しい場合に、乗算回路 4から出力される 信号の波形を示す波形図である。
[図 8]第 1の積分器 18の出力レベルを示す図である。
[図 9]第 1の二乗回路 6の出力レベルを示す図である。
[図 10]この発明の実施の形態 2の周波数判別装置の全体構成を示すブロック図であ る。
[図 11]この発明の実施の形態 2で用いられる第 1の絶対値演算回路 26の内部構成を 示すブロック図である。
[図 12]この発明の実施の形態 3の周波数判別装置の全体構成を示すブロック図であ る。
[図 13]この発明の実施の形態 3で用いられる第 1のフィルタ回路 29の内部構成を示 すブロック図である。
[図 14]この発明の実施の形態 3で用いられる周波数差演算回路 31の内部構成を示 すブロック図である。
[図 15]この発明の実施の形態 4の周波数判別装置の全体構成を示すブロック図であ る。
[図 16]この発明の実施の形態 4で用いられる周波数差演算回路 44の内部構成を示 すブロック図である。
[図 17]この発明の実施の形態 5の周波数判別装置の全体構成を示すブロック図であ る。
[図 18]この発明の実施の形態 6の周波数合成装置の全体構成を示すブロック図であ る。
[図 19]この発明の実施の形態 7の周波数合成装置の全体構成を示すブロック図であ る。
符号の説明
1 直流除去回路、 2 バーストゲート、 3 複素正弦波発生回路、 4 乗算回路 、 5 第 1の積算回路、 6 第 1の二乗回路、 7 第 2の二乗回路、 8 第 2の積算 回路、 9 周波数差演算回路、 10 余弦波発生回路、 11 90度移相器、 12 第 1の乗算器、 13 第 2の乗算器、 14 第 3の乗算器、 15 第 4の乗算器、 16 減算器、 17 加算器、 18 第 1の積分器、 19 第 2の積分器、 20 第 1の二 乗演算器、 21 第 2の二乗演算器、 22 加算器、 23 除算器、 24 第 3の積 分器、 25A, 25B, 25C しきい値処理回路、 26 第 1の絶対値演算回路、 27 第 2の絶対値演算回路、 28 平方根演算器、 29 第 1のフィルタ回路、 30 第 2 のフィルタ回路、 31 周波数差演算回路、 32 第 1の係数 ROM、 33 第 2の係 数 ROM、 34 第 1の畳み込み演算器、 35 第 2の畳み込み演算器、 36 第 3 の畳み込み演算器、 37 第 4の畳み込み演算器、 38 減算器、 39 加算器、 40 除算器、 41 第 4の積分器、 42 第 3のフィルタ回路、 43 第 3の積算回路 、 44 周波数差演算回路、 45 ライン反転パルス生成回路、 46 除算器、 47 第 5の積分器、 48 第 6の積分器、 49 減算器、 50 自走発振周波数選択回 路、 51 位相比較器、 52 ループフィルタ、 53 発振器、 71, 72, 73 周波数 差検出装置、 74 自走発振周波数選択回路。
発明を実施するための最良の形態
[0012] 実施の形態 1.
図 1はこの発明の実施の形態 1の周波数判別装置及びその一部をなす周波数差 検出装置の構成を示す図である。図 1の周波数判別装置は入力映像信号の色副搬 送波周波数が 3. 58MHzである力、 4. 43MHzであるかを判別できるように構成さ れており、該周波数判別装置の一部をなす周波数差検出装置は、入力映像信号の 色副搬送波周波数の、 3. 58MHz, 4. 43MHzからの差を検出できるように構成さ れている。
[0013] 直流除去回路 1にはコンポジット映像信号 Vcが入力される。直流除去回路 1は直 流におけるゲイン力^で、 NTSC方式または PAL方式の色副搬送波周波数である 3 . 58MHz力ら 4. 43MHzの周波数成分をほぼ減衰なく通過させるフィルタである。 直流除去回路 1は直流成分を除去することが主な目的であるので、直流に阻止域を 持つバンドパスフィルタであってもよ 、し、直流に阻止域を持つハイパスフィルタであ つても良い。また、直流成分を映像信号力も引き去るクランプ回路 (言いかえると、入 力信号の直流レベルに相当する信号レベルを入力信号力 減算して出力する回路） であってもよい。映像クランプ（たとえばペデスタルクランプ）は周知の技術である。
[0014] 直流除去回路 1の出力信号はバーストゲート 2に入力される。同じくバーストゲート 2 に入力されるバーストゲートパノレス BGPは、水平帰線期間のバックポーチの一部期 間においてアクティブとなる信号である。通常この期間には、色副搬送波周波数の基 準となるカラーバースト信号が重畳されている。バーストゲート 2では、バーストゲート パルス BGPを用いて直流除去回路 1の出力信号力 カラーバースト信号を抽出する
[0015] 複素正弦波発生回路 3は所定の基準周波数 fと等しい発振周波数を持つ複素正弦 波を発生する。乗算回路 4はバーストゲート 2で抽出されたカラーバースト信号と複素 正弦波発生回路 3で発生した複素正弦波の積を求める。乗算回路 4の出力は複素 数である。第 1の積算回路 5は、 1水平期間にわたって乗算回路 4の出力信号を時間 方向に積算する回路である。 1水平期間の計測は水平同期信号に基づいて行うこと ができる。たとえば水平同期信号の基準エッジが検出されるたびに積算値を 0にリセ ットすれば、 1水平期間ごとに積算結果が更新されることになる。第 1の二乗回路 6は 、第 1の積算回路 5の出力信号である複素信号の絶対値の二乗を計算する。
[0016] 一方、バーストゲート 2で抽出されたカラーバースト信号は、第 2の二乗回路 7にも 入力される。第 2の二乗回路 7は、バーストゲート 2の出力信号の絶対値の二乗を求 める。第 2の積算回路 8は、 1水平期間にわたって第 2の二乗回路 7の出力信号を時 間方向に積算する回路である。 1水平期間の計測は水平同期信号に基づいて、第 1 の積算回路 5と同様に行うことができる。
[0017] 周波数差演算回路 9は、第 1の二乗回路 6の出力信号および第 2の積算回路 8の 出力信号を用いて、 1水平期間ごとに色副搬送波周波数の、基準周波数との差を求 め、該差に対応する信号を出力する。
しきい値処理回路 25Aは、周波数差演算回路 9で求められた周波数が所定値より も小さ!/、かどうかの判定を行 、、判定結果を示す信号 RDを出力する。
周波数差演算回路 9としきい値処理回路 25Aとにより、第 1の二乗回路 6の出力信 号および第 2の積算回路 8の出力信号を用いて、基準周波数と色副搬送波周波数が 異なるかを 1水平期間ごとに判別する判別回路 61が構成されている。
[0018] 以下、図 2から図 5までを用いて図 1の周波数判別装置の各部の内部構成をより詳 細に説明する。
[0019] 図 2は、複素正弦波発生回路 3と乗算回路 4の内部構成を示す図である。 exp (x) を自然対数の底の X乗、 jを虚数単位、 πを円周率、 fを複素正弦波の発振周波数、 t を時間とし、複素正弦波発生回路 3で発生する複素正弦波信号は、 θχρ (-]2 π ¾ であるとする。以下、簡単のため、 C = cos (2 ft)、 S = sin (2 ft)とおき、複素正 弦波発生回路 3で発生する複素正弦波信号を C jSで表す。さらに、バーストゲート 2の出力信号も複素数であるとし、これを X+jYと表す。 C、 S、 X、 Yは時間 tの関数 である。このとき乗算回路 4の出力信号は、 (X+jY) X (C jS)となる。この実数部は 、XC+YSであり、虚数部は、—XS+YCである。
[0020] 上記の乗算を行うために、複素正弦波発生回路 3は Cで表される信号を発生する 余弦波発生回路 10を内蔵している。 90度移相器 11は、余弦波発生回路 10の出力 信号を 90度移相することにより、 Sで表される信号を発生する。余弦波発生回路 1 0で発生した C、および 90度移相器 11で発生した— Sは乗算回路 4に出力される。こ のような構成を持つ複素正弦波発生回路 3では、複素正弦波信号 C jSの実数部と 虚数部を個別に出力していると考えることができる。なお、—Sは余弦波発生回路 10 の出力信号を 90度移相させるのではなぐ余弦波発生回路 10と同じ要領で正弦波 を発生する回路を用いることによって発生させてもょ 、。
[0021] 乗算回路 4は、複素信号 X+jYと C—jSの積を求める回路である。複素信号 X+jY は、実数部 Xと虚数部 Yとがそれぞれ別の端子力も入力されているとする。乗算回路 4は 4つの乗算器を内蔵しており、第 1の乗算器 12は XCを計算し、第 2の乗算器 13 は YSを計算し、第 3の乗算器 14は YCを計算し、第 4の乗算器 15は XSを計算 する。さらに減算器 16は第 1の乗算器 12の出力信号力も第 2の乗算器 13の出力信 号を減算して、 XC+YSを求める。一方、加算器 17は第 3の乗算器 12の出力信号と 第 4の乗算器 13の出力信号値を加算して、 XS+YCを求める。減算器 16の出力 信号を実数部、加算器 17の出力信号を虚数部と考えれば、乗算回路 4は複素信号 X+jYと複素正弦波発生回路 3で発生した複素正弦波の積を計算したと考えられる [0022] なお、上記ではバーストゲート 2の出力信号を複素信号 X+jYであると考えたが、 バーストゲート 2の出力信号の虚数部 Yが常に 0である場合には、乗算回路 4の出力 信号は XC—jXSとなる。このときには第 2の乗算器 13、第 3の乗算器 14、減算器 16 、加算器 17は不要であり、回路を簡略ィ匕することが可能である。第 1の乗算器 12の 出力信号 XCを実数部、第 4の乗算器 15の出力信号 XSを虚数部として出力すれ ば、バーストゲート 2の出力信号 Xと複素正弦波信号 C—jSとの積を計算したことにな る。
[0023] ここで、複素正弦波発生回路 3は Cと Sを発生するとした力 Cと Sを発生させると しても良い。この場合でも加算と減算を適切に行う（即ち、減算器 16の代わりに加算 器を用い、加算器 17の代わりに減算器を用いる）ことにより、複素信号 X+jYと C j Sの積である実数部 XC + YS、および虚数部 XS + YCが求められることは容易に わかる。これは Yが常に 0である場合も同様である。
[0024] 図 3は、第 1の積算回路 5の内部構成を示す図である。第 1の積算回路 5は乗算回 路 4の出力信号を 1水平期間にわたって積算する回路である。乗算回路 4の出力信 号は複素信号であるから、乗算回路 4の出力信号の実数部を時間方向に積算する 第 1の積分器 18、および乗算回路 4の出力信号の虚数部を時間方向に積算する第 2の積分器 19が用意されている。第 1の積分器 18および第 2の積分器 19は水平同 期信号の基準エッジが入力されるたびに積算値を出力した後、 0にリセットする。第 1 の積分器 18および第 2の積分器 19の積算値 (リセット直前の値)は後段の第 1の二 乗回路に出力される。
[0025] 図 4は、第 1の二乗回路 6の内部構成を示す図である。第 1の二乗回路 6は第 1の積 算回路 5の出力信号である複素信号の絶対値の二乗を求める回路である。第 1の積 算回路 5の出力信号のうち、実数部を P、虚数部を Qで表せるとすると、第 1の二乗回 路 6の出力信号は、 P'2 + Q'2となる。ただし x、 yをそれぞれ任意の数とし、「x 」は Xの y乗を表すとする。第 1の二乗回路 6に内蔵されている回路のうち、第 1の二乗演 算器 20は P"2を求める回路であり、第 2の二乗演算器 21は Q"2を求める回路であり 、加算器 22は第 1の二乗演算器 20の出力信号と第 2の二乗演算器 21の出力信号を 加算して、 P" 2 + Q" 2を求める回路である。加算器 22の出力信号は第 1の二乗回路 6の出力信号として、後段の周波数差検出回路 9に出力される。
[0026] 第 2の二乗回路 7は、バーストゲート 2の出力信号 (瞬時振幅）の絶対値の二乗を求 める回路である。バーストゲート 2の出力信号 X+jYの虚数部 Yが常に 0であれば、 X " 2を求めればよいから、第 2の二乗回路 7は単純な乗算器で構成できる。一方、虚数 部 Yが常に 0ではないときには、第 2の二乗回路 7の出力は X" 2 + Y" 2でなければな らないから、その内部構成は図 4に示す第 1の二乗回路 6と同様の内部構成になる。
[0027] 第 2の積算回路 8は第 2の二乗回路 7の出力信号を 1水平期間にわたって積算する 回路である。第 2の二乗回路 7の出力信号には虚数部は存在しないから、第 2の積算 回路 8は、第 1の積算回路 5に内蔵されて 、る第 1の積分器 18 (図 3)と全く同様の構 成で実現することができる。
[0028] 図 5は周波数差演算回路 9の内部構成を示す図である。除算器 23は第 1の二乗回 路 6の出力信号を第 2の積算回路 8の出力信号で除算する。除算器 23の除算結果 は、後述するように複素正弦波の発振周波数 fと色副搬送波周波数 Fとの差 dに対応 した値 Sdとなっている。第 3の積分器 24は、垂直同期信号の基準エッジが検出され るたびに積算値を 0にリセットし、水平同期信号の基準エッジが検出されるたびに、現 在の積算値に除算器 23の除算結果を加算する回路である。
しきい値処理回路 25Aは周波数差演算回路 9の出力信号、即ち、第 3の積分器 24 の出力信号である積算値が所定のしきい値よりも大きい場合にハイレベル、そうでな いときにはローレベルを出力する回路である。
しきい値処理回路 25Aの出力信号 RDは判別回路 61による周波数判別結果を示 す信号である。しきい値処理回路 25Aの出力信号 (従って判別回路 61の出力信号） 力 Sハイレベルであるときには、複素正弦波の発振周波数 fと色副搬送波周波数の差 がほとんどないことを示し、ローレベルであるときには複素正弦波の発振周波数 fと色 副搬送波周波数の差が大き 、ことを示して 、る。
[0029] 図 1乃至図 5を参照して説明した回路のうち、周波数差演算回路 9までの部分によ つて、入力映像信号の色副搬送波周波数と基準周波数との周波数差を検出する周 波数差検出装置が構成されており、しきい値処理回路 25Aまでの部分により周波数 判別装置が構成されている。直流除去回路 1及びバーストゲート 2は、周波数差検出 装置や周波数判別装置の一部と見る場合もあり、一部でないと見る場合もある。
以下に詳しく述べるように、周波数差検出装置の出力 (周波数差演算回路 9の出力 )は、入力映像信号の色副搬送波周波数と基準周波数の差に対応する値を持つ信 号であり、しきい値処理回路 25Aで、所定値との比較を行うことにより、周波数差が大 きいかどうかの判定、具体的には、入力映像信号の色副搬送波周波数が 3. 58MH zである力 4. 43MHzであるかが判別できる。以下この点について詳しく説明する。
[0030] 直流除去回路 1およびバーストゲート 2によって抽出されたカラーバースト信号 Xは 、カラーバースト信号の振幅を A、色副搬送波周波数を Fと書き、カラーバースト信号 と複素正弦波との位相差を Θと書くとき、
X=Asin(2wFt+ Θ )
で表される信号であるとする。 Aはカラーバースト信号の包絡線を表し、実際には時 間 tの関数であるが、説明を簡単にするため、以下では Aは時間によらない定数であ ると仮定する。
[0031] 複素正弦波発生回路 3で発生する複素正弦波は C jSであったから、 F— f =d、 F
+f =Dと置くと、乗算回路 4の出力信号のうち実数部は、
XC= (AZ2) X{sin(2wDt+ 0 ) +sin(2wdt+ θ ) }
であり、虚数部は、
—XS= (AZ2) X{cos(2wDt+ 0 )— cos(2wdt+ θ ) }
となる。上記から、乗算回路 4の出力信号の実数部、虚数部とも、（比較的）高い周波 数 Dの正弦波 (または余弦波)発振と、（比較的)低 、周波数 dの正弦波 (または余弦 波)発振の和（または差)で表されていることがわかる。ここで特に F = fであるとすると d = 0、 D = 2fとなり、実数部 XCは、
XC=(AZ2) X{sin(4 ft+ 0) +sin(0)}
となり、虚数部 XSは、
— XS=(AZ2) X{cos(4 ft+ e) -cos(e)}
となる。 F=3. 58、 f=4. 43、 θ =0としたときの XCの波形を図 6 (a)に、 XSの波 形を図 6(b)に示した。同じく F = f = 4. 43、 θ =πΖ3としたときの XCの波形を図 7( a)に、—XSの波形を図 7 (b)に示した。また、図 6および図 7において、乗算回路 4の 出力信号に含まれる周波数成分の中で、周波数 dの成分を破線で示した。図 7からも わ力るように、 F=fのときには周波数 dの成分は直流成分である。
[0032] 第 1の積算回路 5は、乗算回路 4の出力信号を 1水平期間にわたって積算する。積 算はバーストゲート 2で抽出したカラーバースト信号について行われるから、 1水平期 間のうち実際に積算が行われるのは、カラーバースト信号が存在している期間のみ である。以下、この期間を Tとおき、特に T= 2000nsである場合について考える。乗 算回路 4の出力信号に含まれる周波数成分のうち、周波数 Dの高周波成分は、その 1周期分に相当する 1ZDの期間だけ積算するたびに積算値は 0となる。 Tを 1ZDに 対して十分長い期間に取れば、周波数 Dの成分は第 1の積算回路 5の積算結果に ほとんど影響を与えないことになる。したがって、第 1の積算回路 5の積算結果は周 波数 dの低周波成分にのみ依存することがわかる。 Fと fに大きな差がある場合には、 Tは lZdに対して十分大きくなり、第 1の積算回路 5の積算結果は 0に近くなる。一方 Fと fがほぼ等しいときには、周波数 dの成分はほぼ直流と見なせるから、 XCの積算 結果 Pは、
P= (AT/2) sin ( θ )
に近い値となり、 XSの積算結果 Qは、
Q= - (AT/2) cos ( 0 )
に近いとなる。図 8は図 6 (a)の波形を時間方向に積算した結果と、図 7 (a)の波形を 時間方向に積算した結果を示している。図 7から F= 3. 58MHz, f =4. 43MHzの ときの積算結果は F=f =4. 43MHzのときと比べて 0に近い値になっているのがわ かる。
[0033] 第 1の二乗回路 6は、 P" 2 + Q" 2を計算する回路である。特に F=fであるときには、
P"2 + Q"2= (AT/2) "2
となり、第 1の二乗回路の出力はカラーバースト信号と複素正弦波との位相差 0に依 存しない値になる。一方、 Fと fの差が大きいときには積算結果 Pおよび Qは 0に近い 値となるから、第 1の二乗回路 6の演算結果も 0に近い値となる。図 9に F= 3. 58、 f =4. 43、 θ =0の場合と、 F = f = 4. 43、 θ = π /3の場合につ!ヽて、第 1の二乗 回路 6の計算結果の違 、を示す。図 8から前者の場合の演算結果は後者に比べて かなり/ J、さ 、値になって 、るのがわ力る。
[0034] 一方、カラーバースト信号は第 2の二乗回路 7にも入力される。第 2の二乗回路 7で は、
X' 2= (A' 2) X { 1— cos (4 Ft+20 ) }Z2
が計算される。第 2の二乗回路 7の出力信号は、 Aの二乗に比例する直流成分と、色 副搬送波周波数の 2倍の周波数 2Fの成分とから成る。第 2の二乗回路 7の出力を第 2の積算回路 8で時間方向に積算するとき、 Tを 1Z (2F)より十分長い期間とすれば 、 2Fの周波数成分を積算した結果はほとんど 0となり、（A'2)TZ2が第 2の積算回 路 8の積算結果として出力されることになる。第 2の積算回路 8の積算結果は色副搬 送波周波数 Fに依存しないため、 F = 3. 58MHzであっても、 F = 4. 43MHzであつ ても同じ結果となる。
[0035] 以上から、周波数差演算回路 9に内蔵されている除算器 23において第 1の二乗回 路 6の出力信号を第 2の積算回路 8の出力信号で割ると、 Fと fが等しいときには TZ2 となり、 Fと fの差が大きくなるにしたがって 0に近い値となることがわかる。同様にして 、除算器 23の除算結果を 1垂直期間にわたって積算する第 3の積分器 24の出力信 号も、 Fと fの差が小さいほど大きな値となり、 Fと fの差が大きいほど 0に近い値となる 。したがってしきい値処理回路 25Aにおいて、第 3の積分器 24の出力信号を垂直同 期信号の基準エッジが検出されるタイミングでしきい値処理することにより、入力映像 信号の色副搬送波周波数が 3. 58MHzである力、 4. 43MHzであるかが判別できる ことになる。しきい値処理回路 25Aで使用するしきい値は、バーストゲートパルス BG Pのパルス幅を考慮して適当に決めればよい。
[0036] ここで、カラーバースト信号にノイズが重畳されている場合を考える。最初に色副搬 送波周波数 Fが複素正弦波の発振周波数 fとほぼ同じで、ノイズの周波数と fの差が 大きい場合について考える。 Fと fの差が大きいときには第 1の積算回路 5の積算結果 力 SOに近い値となるのは前述したとおりである。同様にして、ノイズの周波数と fの差が 大きい場合には、ノイズ成分は第 1の積算回路 5の積算結果にほとんど影響を与えな い。一方、第 2の積算回路 8の積算結果はノイズによって、ノイズがない場合よりも多 少大きな値となる力 その値は通常、図 9に示した F=f=4. 43MHzの結果と F = 3 . 58MHz, f =4. 43MHzの結果が区別できなくなるほどではない。したがって周波 数差演算回路 9の周波数演算結果や判別回路 61の周波数判別結果はノイズによつ てほとんど影響を受けな 、と言える。
[0037] 次に Fと fの差が大きぐかつカラーバースト信号にノイズが重畳されているときを考 える。（ノイズが重畳されて 、な 、場合には)振幅が Aである任意の周波数の信号に ついて、第 2の積算回路 8の積算結果が (Α' 2) TZ2となることは前述したとおりであ る。信号振幅の二乗は信号の電力に相当する値であり、信号の電力に時間を乗じた 値は信号のエネルギーに相当する値 (該エネルギーに 1/2を掛けた値)である。し たがって第 2の二乗回路 7および第 2の積算回路 8は、バーストゲート 2の出力信号の 全エネルギーに相当する値を求めていると考えることができる。同様にして、第 1の二 乗回路 6の出力である (ΑΤΖ2) "2は、周波数力 ¾である信号のエネルギーにさらに 時間 Τを乗じた値に相当する値 (上記「乗じた値」に 1Z4を掛けた値)であると考える ことができる。通常はノイズが特定の周波数に集中することはないから、ノイズの全ェ ネルギーに対して、周波数が fであるノイズ成分のエネルギーは十分小さ!/、と考えら れる。したがって除算器 23の値は 0に近い値になると考えられ、やはり周波数差演算 回路 9の周波数差演算結果や判別回路 61の周波数判別結果は、ノイズの影響をほ とんど受けないことがわかる。
[0038] 以上の説明では、バーストゲート 2の出力信号の虚数部 Yが常に 0である場合につ いて周波数判別が可能であることを説明したが、バーストゲート 2の出力信号が複素 信号である (Y≠0である）場合も同様に周波数判別が可能である。さらにバーストゲ ート 2の出力信号が正弦波信号である例について説明したが、周期性のある信号で あれば任意の波形であってよぐ例えば矩形波や三角波などである場合も同様に周 波数判別が可能である。
[0039] また、実施の形態 1では複素正弦波発生回路 3で発生する複素正弦波の発振周波 数を 4. 43MHzであるとした力 複素正弦波の発振周波数は 4. 43MHzに近い任 意の値としてもほぼ同じ結果になる。また複素正弦波の発振周波数を 3. 58MHzま たは 3. 58MHzに近い任意の値としても良い。この場合、しきい値処理回路 25Aの 出力信号は F = 3. 58MHzのときにハイレベルとなり、 F = 4. 43MHzのときにロー レベルとなる。
このように、入力されるコンポジット映像信号 Vcのカラーバーストの周波数力 2つ の値のうちの 、ずれかであることが予め分って 、るときは、 2つの値のうちの!/、ずれか 、またはこれは近い値に設定しておくことで、判別を行うことができる。
[0040] また、実施の形態 1では複素正弦波発生回路 3で発生する複素正弦波の振幅を 1 としたが、複素正弦波の振幅は任意であってよい。特に複素正弦波を構成する正弦 波と余弦波が異なる振幅であってもよ 、。
[0041] また、実施の形態 1では 3. 58MHzと 4. 43MHzの 2種類の周波数についてのみ 判別するとしたが、判別すべき周波数は 3種類以上存在してもよい。例えば FOから F 9までの 10種類の周波数を判別するなどとしても良い。この場合には複素正弦波発 生回路 3で発生する複素正弦波の発振周波数をしきい値処理回路 25Aの出力信号 がハイレベルとなるまで順次 FOから F9まで切り替えるなどとすればよい。
[0042] また、実施の形態 1では第 1の積算回路 5および第 2の積算回路 8の積算結果を 1 水平期間ごとに 0にリセットするとしたが、積算の期間は任意である。たとえば積算結 果を 1垂直期間毎に 0にリセットするとし、周波数差演算回路 9に内蔵されている第 3 の積分器 24を省略して、除算器 23の出力を周波数差演算回路 9の出力としてしきい 値処理回路 25Aに直接入力するとしても、同様に周波数差検出や周波数判別が可 能である。
[0043] また、実施の形態 1では乗算回路 4の出力信号を第 1の積算回路 5の入力信号とし ているが、たとえば乗算回路 4と第 1の積算回路 5の間に周波数 Dに阻止域を持つ口 一パスフィルタを挿入するなどとしても良 ヽ。この場合には周波数 Dに阻止域を持つ ローパスフィルタと第 1の積算回路の組み合わせによって、カラーバースト信号と複素 正弦波の積を積算した結果が生成されていると考えられる。
[0044] 実施の形態 2.
図 10はこの発明の実施の形態 2の周波数判別装置及びその一部をなす周波数差 検出装置の構成を示す図である。図 10において、図 1と同一の符号は同一又は同 様の部材を示す。 [0045] 実施の形態 2では第 1の二乗回路 6および第 2の二乗回路 7が第 1の絶対値演算回 路 26および第 2の絶対値演算回路 27に置き換えられ、直流除去回路 1がバーストゲ ート 2と第 2の絶対値演算回路 27の間に配置されている点が実施の形態 1とは異なる
[0046] 実施の形態 1では直流除去回路 1がバーストゲート 2の前段に配置されていたが、 これはバーストゲート 2と第 1の絶対値演算回路 27の間に配置してもよい。複素正弦 波発生回路 3で発生する複素正弦波の発振周波数 fは、通常、直流 (周波数ゼロ）に 対して十分大きな周波数であるから、バーストゲート 2の出力信号に直流成分が残つ ていたとしても、第 1の積算回路 5の積算結果にほとんど影響を与えないためである。
[0047] 図 11に第 1の絶対値演算回路 26の内部構成を示す。平方根演算器 28が追加さ れた以外は、図 4に示した第 1の二乗回路 6と同じ構成である。平方根演算器 28は加 算器 22の出力信号の平方根を求める回路である。実施の形態 1で説明したように加 算器 22の出力信号は F=fの場合には (ATZ2) "2であるから、平方根演算器 28の 出力信号は F=fの場合、 ATZ2となる。
[0048] 第 2の絶対値演算回路 27は、直流除去回路 1の出力信号の絶対値を求める回路 である。直流除去回路 1の出力信号が複素信号である場合には、第 2の絶対値演算 回路 27の内部構成は第 1の絶対値演算回路 26の内部構成と全く同じになる。一方 、直流除去回路 1の出力信号の虚数部が常に 0である場合には、第 2の絶対値演算 回路 27は実数の絶対値演算と同じ演算を行う。すなわち、直流除去回路 1の出力信 号レベルが 0以上である場合にはそのまま通過させ、 0未満である場合には符号を反 転させて 0より大きな信号レベルにして第 2の積算回路 8に出力する。第 2の絶対値 演算回路 27の演算結果は直流成分の大小によって変わるため、直流でない特定の 周波数 Fについて fとの周波数差を判別する場合には前段の処理で直流成分を除去 しておく必要がある。
[0049] 直流除去回路 1の出力信号が Asin(2 w Ft+ 0 )であるとすると、第 2の積算回路 8 の出力信号は、色副搬送波周波数 Fによらず、ほぼ 2ΑΤΖ πとなる。したがって周波 数差演算回路 9に内蔵されている除算器 23の出力信号は F = fの場合 4Ζ πとなり、 Fと fの差が大きくなるにしたがって 0に近い値となる。 [0050] 実施の形態 1では除算器 23の出力信号は Tに依存する値であつたが、実施の形態 2では除算器 23の出力信号は Τに依存しない値となっている。通常カラーバースト信 号が存在するのはバーストゲートパルス BGPがアクティブとなる期間の一部の期間で あり、 Τの値は正確にはバーストゲートパルス BGPがアクティブである間にカラーバー スト信号が存在している期間を示す値である。カラーバースト信号が存在する期間は 必ずしも一定ではなぐこのため実施の形態 1では厳密には Τの値によってしきい値 を変える必要があるが、実施の形態 2では周波数判別結果力 の値の変動の影響を 受けないという利点がある。
[0051] 図 10に示す周波数差演算回路中の第 1の絶対値演算回路 26及び第 2の絶対値 演算回路 27の代わりに、図 1に示す第 1の二乗回路 6及び第 2の二乗回路 7を用いる ことちでさる。
また、図 1に示す周波数差演算回路 9中の第 1の二乗回路 6及び第 2の二乗回路 7 の代わりに、図 10に示す第 1の絶対値演算回路 26及び第 2の絶対値演算回路 27を 用いることちでさる。
図 10に示した回路でも、周波数差演算回路 9までの部分により、周波数差検出装 置が構成され、しき 、値処理回路 25Αまでの部分によって周波数判別装置が構成さ れている。
[0052] 実施の形態 3.
図 12はこの発明の実施の形態 3の周波数判別装置及びその一部をなす周波数差 検出装置の構成を示す図である。図 12において、図 1と同一の符号は、同一又は同 様の部材を示す。
実施の形態 3は、実施の形態 1における第 1の積算回路 5を第 1のフィルタ回路 29 に、第 2の積算回路 7を第 2のフィルタ回路 30にそれぞれ置き換え、実施の形態 1の 周波数差演算回路 9及びしきい値処理回路 25Αとは異なる内部構成を持つ周波数 差演算回路 31及びしきい値処理回路 25Βを用いた例である。
[0053] 図 13はフィルタ回路 29の内部構成を示す図である。図において、第 1の係数 RO Μ32はフィルタのタップ係数のうち、実数であるものを格納する回路であり、第 2の係 数 ROM33はフィルタのタップ係数のうち、虚数であるものを格納する回路である。第 1の畳み込み演算器 34は、乗算回路 4の出力信号の実数部と第 1の係数 ROM32 に格納されている実数のタップ係数との畳み込み演算を行う回路である。同様に、第 2の畳み込み演算器 35は、乗算回路 4の出力信号の虚数部と第 2の係数 ROM33 に格納されて 、る虚数のタップ係数との畳み込み演算を行 、、第 3の畳み込み演算 器 36は、乗算回路 4の出力信号の虚数部と第 1の係数 ROM32に格納されている実 数のタップ係数との畳み込み演算を行い、第 4の畳み込み演算器 36は、乗算回路 4 の出力信号の実数部と第 2の係数 ROM33に格納されている虚数のタップ係数との 畳み込み演算を行う。減算器 38は第 1の畳み込み演算器 34の演算結果力も第 2の 畳み込み演算器 35の演算結果を減算する回路であり、加算器 39は第 3の畳み込み 演算器 36の演算結果と第 4の畳み込み演算器 37の演算結果を加算する回路である 。減算器 38の演算結果は第 1のフィルタ回路 29の出力信号の実数部を表し、加算 器 39の演算結果はフィルタ回路 30の出力信号の虚数部を表している。なお、第 1の フィルタ回路 29のタップ係数が実数のみである場合には、第 2の係数 ROM33、第 2 の畳み込み演算器 35、第 4の畳み込み演算器 37、減算器 38、加算器 39は不要で あり、第 1の畳み込み演算器 34の演算結果を第 1のフィルタ回路 29の出力信号の実 数部とし、第 3の畳み込み演算器 36の演算結果を第 1のフィルタ回路 29の出力信号 の虚数部とすればよい。また、第 1のフィルタ回路 29をアナログ回路で構成する場合 には、第 1の係数 ROM32、第 2の係数 ROM33は不要であり、第 1の畳み込み演算 器 34、第 2の畳み込み演算器 35、第 3の畳み込み演算器 36、第 4の畳み込み演算 器 37を抵抗、コンデンサ、コイルなどの回路素子で構成することができる。
[0054] 第 2のフィルタ回路 30は、第 2の二乗回路 7の出力信号力も高周波成分を除去する フィルタである。第 2の二乗回路 7の出力信号は常に実数であり、第 2のフィルタ回路 30の出力信号も実数であるので、第 2のフィルタ回路 30は第 1の係数 ROM32と第 1 の畳み込み演算器 34に相当する回路で構成することができる。
[0055] 図 14は周波数差演算回路 31の内部構成を示す図である。除算器 40は、第 1の二 乗回路 6の出力信号を第 2のフィルタ回路 30の出力信号で除算する回路である。除 算はバーストゲート 2を通過したカラーバースト信号にっ 、てのみ行われるとする。第 4の積分器 41は除算器 40の出力信号を時間方向に積算する回路である。第 4の積 分器 41の積算値は垂直同期信号の基準エッジが検出されるたびに積算値を 0にリ セットされる。
周波数差演算回路 31の後段に接続されているしきい値処理回路 25Bは、図 5のし きい値処理回路 25Aとは異なり、入力信号 Sdが所定値よりも小さいときに、周波数差 が小さいとの判定結果を示す信号 RDを出力する。即ち、垂直同期信号の基準エツ ジが検出された時点における第 4の積分器 41の出力信号レベルが、所定のしきい値 以上のときにハイレベル、そうでないときにローレベルを出力する。
周波数差演算回路 31としきい値処理回路 25Bとで、判別回路 62が構成されてい る。
[0056] 図 12乃至図 14を参照して説明した回路のうち、周波数差演算回路 31までの部分 により周波数差検出装置が構成されており、しきい値処理回路 25Bまでの部分により 周波数判別装置が構成されて ヽる。
以下に詳しく述べるように、周波数差検出装置の出力 (周波数差演算回路 31の出 力）は、入力映像信号の色副搬送波周波数と基準周波数の差に対応する値を持つ 信号であり、しきい値処理回路 25Bで、所定値との比較を行うことにより、周波数差が 大きいかどうかの判定、具体的には、入力映像信号の色副搬送波周波数が 3. 58M Hzであるか、 4. 43MHzであるかが判別できる。以下この点について詳しく説明する
[0057] 第 1のフィルタ回路 29は、入力信号の周波数 Fと基準周波数 fの和 D ( = F + f)に相 当する周波数におけるゲインと、差 d (=F— f)に相当する周波数におけるゲインが互 いに異なるように構成される。例えば、最初に第 1のフィルタ回路 29がローパスフィル タの特性を持っている場合を考える。第 1のフィルタ回路 29のゲインが周波数 D=F +fにおいて 0であり、周波数 d=F—fにおいて Gであるとすれば、第 1のフィルタ回 路 29の出力信号の実数部 Pは、
P= (AG/2) X sin (2 w dt+ θ )
であり、虚数部 Qは、
Q= - (AG/2) X cos (2 dt+ θ )
となる。このとき第 1の二乗回路 6の出力信号は P"2 + Q"2= (AG/2) "2
となる。一方、第 2のフィルタ回路 30は、直流におけるゲインが入力信号の周波数の 二倍の周波数におけるゲインよりも相対的に大きい。例えば、第 2のフィルタ回路 30 のゲインが周波数 2Fにおいて 0、直流において 1であったとすると、第 2のフィルタ回 路 30の出力信号は (Α' 2) Ζ2となる。したがって除算器 40の出力信号は (G ' 2) Ζ2 となる。 Gの値を dの値が 0から離れるにしたがって小さくなるように第 1のフィルタ回路 29の特性を決めれば、除算器 40の出力信号は Fと fの周波数差を表す値になり、こ れを 1垂直期間にわたって積算した第 4の積分器 41の出力信号も Fと fの周波数差を 表す値となる。
[0058] しきい値処理回路 25Bは、周波数差演算回路 31の出力信号、即ち第 4の積分器 4 1の出力信号である積算値 Sdが所定のしきい値以上の場合にハイレベル、そうでな いときにはローレベルを出力する回路である。しきい値処理回路 25Bの出力信号 RD は周波数判別結果を示す信号である。しき 、値処理回路 25Bの出力信号 RDカ 、ィ レベルであるときには、複素正弦波の発振周波数 fと色副搬送波周波数の差がほと んどないことを示し、ローレベルであるときには複素正弦波の発振周波数 fと色副搬 送波周波数の差が大き 、ことを示して 、る。
このようにして実施の形態 3の周波数判別装置を用いても実施の形態 1と同様に周 波数判別が可能である。
[0059] なお、第 1のフィルタ回路 29はバンドパスフィルタやハイパスフィルタの特性をもつ ていても良い。第 1のフィルタ回路 29のゲインが周波数 Dにおいて Gであり、周波数 d において 0である場合を考える。この場合、第 1のフィルタ回路 29の出力信号の実数 部 Pは、
P= (AG/2) X sin (2 w Dt+ θ )
であり、虚数部 Qは、
Q= (AG/2) X cos (2 Dt+ θ )
となる。したがって第 1の乗回路 6の出力信号はやはり（AGZ2) "2となる。 Gの値が 周波数 2fにおいて最大となり、周波数 2fから離れるにしたがって小さくなるように決め れば、第 1のフィルタ回路 29にバンドパスフィルタの特性を持たせた場合も、ローパス フィルタの特性を持たせた場合と同じ結果になる。
[0060] 図 12に示す周波数差演算回路 31中の第 1の二乗回路 6及び第 2の二乗回路 7の 代わりに、図 10に示す第 1の絶対値演算回路 26及び第 2の絶対値演算回路 27を用 いることちでさる。
[0061] 実施の形態 4.
図 15はこの発明の実施の形態 4の周波数判別装置及びその一部をなす周波数差 検出装置の構成を示す図である。図 15において、図 1又は図 10と同一の符号は同 一又は同様の部材を示す。
[0062] 実施の形態 1と実施の形態 4の大きな違いは乗算回路 4の出力信号を第 1の積算 回路 5だけでなぐ第 3のフィルタ回路 42にも入力している点である。直流除去回路 1 、バーストゲート 2、複素正弦波発生回路 3、乗算回路 4、第 1の積算回路 5の接続お よび内部構成は実施の形態 1と同じである。第 1の積算回路 5の出力信号は実施の 形態 2で説明した第 1の絶対値回路 26に入力される。第 3のフィルタ回路 42は乗算 回路 4の出力信号力も高周波成分を除去する回路である。第 3のフィルタ回路 42の 内部構成は図 13の第 1のフィルタ回路 29の内部構成と同じである。第 2の絶対値演 算回路 27は第 3のフィルタ回路 42の出力信号である複素信号の絶対値を求め、第 3 の積算回路 43は第 2の絶対値演算回路 27の出力信号を時間方向に積算する。
[0063] 周波数差演算回路 44は、第 1の積算回路 5の出力信号と第 3の積算回路 43の出 力信号を用いて、入力映像信号の色副搬送波周波数と基準周波数との差を求め、 該差に対応する信号を出力する。
しきい値処理回路 25Cは、周波数差演算回路 44で求められた周波数差が所定値 よりも小さいかどうかの判定を行い、判定結果を示す信号 RDを出力する。
周波数差演算回路 44としきい値処理回路 25Cとにより、第 1の積算回路 5の出力 信号と第 3の積算回路 43の出力信号を用いて、 1水平期間ごとに、色副搬送波周波 数が異なるかを判別する判別回路 63が構成されている。
[0064] 図 16は周波数差演算回路 44の内部構成を示す図である。ライン反転パルス生成 回路 45は、水平同期信号の基準エッジが検出されるたびにレベルがハイレベルと口 一レベルの間で反転するライン反転パルスを生成する回路である。除算器 46は第 1 の二乗回路 6の出力信号を第 2の積算回路の出力信号で除算する。除算器 46の除 算結果は、複素正弦波の発振周波数 fと色副搬送波周波数 Fとの差を表す値となつ ている。第 5の積分器 47は、垂直同期信号の基準エッジが検出されるたびに積算値 を 0にリセットし、ライン反転パルス生成回路 45が生成したライン反転パルスの立ち下 力 Sりエッジが検出されるたびに、現在の積算値に除算器 46の除算結果を加算する回 路である。また第 6の積分器 48は、垂直同期信号の基準エッジが検出されるたびに 積算値を 0にリセットし、ライン反転パルス生成回路 45が生成したライン反転パルスの 立ち上がりエッジが検出されるたびに、現在の積算値に除算器 46の除算結果をカロ 算する回路である。以上の動作により、第 5の積分器 47と第 6の積分器 48のいずれ か一方には偶数ラインの色副搬送波周波数と複素正弦波の発振周波数の差が格納 され、もう一方には奇数ラインの色副搬送波周波数と複素正弦波の発振周波数の差 に相当する値が格納されることなる。減算器 49は垂直同期信号の基準エッジのタイミ ングで、第 5の積分器 47の積算値力 第 6の積分器 48の積算値を減算する。減算器 49の出力信号は周波数差演算回路 44による周波数判別結果を示す信号である。 周波数差演算回路 44の出力信号力 SOに近いときには奇数ラインと偶数ラインで色副 搬送波周波数と基準周波数の差がほぼ同じ程度であり、 0から離れるにしたがって奇 数ラインと偶数ラインで色副搬送波周波数と複素正弦波の発振周波数の差が大きく 異なっている、すなわち入力映像信号が SECAM信号である可能性が高いことを示 している。
[0065] しきい値処理回路 25Cは、減算器 49の出力信号である減算結果、即ち、周波数差 演算回路 44の出力が所定のしき 、値よりも大き!/、場合にハイレベル、そうでな!/、とき にはローレベルを出力する回路である。しきい値処理回路 25Cの出力信号 RDは周 波数判別結果を示す信号である。しき ヽ値処理回路 25Cの出力信号 RDがノ、ィレべ ルであるときには、複素正弦波の発振周波数 fと色副搬送波周波数の差がほとんどな V、ことを示し、ローレベルであるときには複素正弦波の発振周波数 fと色副搬送波周 波数の差が大き 、ことを示して 、る。
[0066] 図 15及び図 16に示す回路のうち、周波数差演算回路 44までの部分によって周波 数差検出装置が構成されており、しきい値処理回路 25Cまでの部分によって周波数 判別装置が構成されている。
周波数差検出装置の出力 (周波数差演算回路 44の出力）は、入力映像信号の色 副搬送波周波数と基準周波数の差に対応する値を持つ信号であり、しきい値処理回 路 25Cで、所定値との比較を行うことにより、周波数差が大きいかどうかの判定、具体 的には、入力映像信号が SECAM方式であるかどうかが判別できる。以下この点に ついて詳しく説明する。
[0067] 実施の形態 2で説明したとおり、第 1の絶対値演算回路 26の出力信号は F=fの場 合には ATZ2となり、 Fと fの差が大きくなるにしたがって 0に近い値となる。一方、第 3のフィルタ回路 42の出力信号は、実施の形態 3における第 1のフィルタ回路 29の出 力信号と同じように考えることができる。すなわち第 3のフィルタ回路 42は、入力信号 の周波数 Fと基準周波数 fの和 D (=F+f)に相当する周波数におけるゲインと、差 d ( = F-f)に相当する周波数におけるゲインが互いに異なるように構成される。例え ば、第 3のフィルタ回路 42のゲインが周波数 Dにおいて 0、周波数 dにおいて Gである とすれば、第 3のフィルタ回路 42の出力信号の実数部 Pは、
P= (AG/2) Χ 5ίη (2 π A t+ θ )
であり、虚数部 Qは、
Q= - (AG/2) X COS (2 A t+ 0 )
となる。第 3のフィルタ回路 42のゲイン Gが d付近の広!、範囲にぉ 、て 1に近 、値で あるとすると、第 2の絶対値演算回路 27の出力信号はほぼ AZ2となる。これは第 3の フィルタ回路 42のゲインが周波数 dにおいて 0、周波数 Dにおいて Gである場合も同 様である。これを第 3の積算回路 43で期間 Tだけ積算すると、第 3の積算回路 43の 出力信号は ATZ2となる。
[0068] したがって除算器 46の除算結果は、 F=fの場合には 1となり、 Fと fの差が大きくな るにしたがって 0に近い値となる。 SECAM方式では 1水平期間毎に色副搬送波周 波数が 4. 40625MHzと 4. 25MHzで切り替わるから、たとえば複素正弦波発生回 路 3において発生される複素正弦波の発振周波数 fを 4. 43MHzとすると、色副搬送 波周波数が 4. 40625MHzである水平期間の除算結果は、色副搬送波周波巣が 4 . 25MHzである水平期間の除算結果よりも大きな値となるはずである。したがって第 5の積分器 47の積算値と第 6の積分器 48の積算結果も異なる値となるはずである。 これに対して、色副搬送波周波数が一定である PAL方式や NTSC方式では、第 5の 積分器 47積算値と第 6の積分器 48の積算値はほぼ同じ値になるはずである。したが つて、減算器 49の出力信号レベルが 0から離れているほど、偶数ラインと奇数ライン で Fと fの差が大きく異なる値になっていることになり、入力映像信号が SECAM方式 である可能性が高いことになる。
[0069] 実施の形態 4では乗算回路 4の出力信号を第 3のフィルタ回路 42に入力しているた め、 dの値が非常に大きぐ周波数 dがローパスフィルタの阻止域と重なる場合には周 波数判別が困難になるが、一方で第 3のフィルタ回路 42により高周波ノイズが除去さ れるため、よりノイズに影響されにくい周波数判別装置を構成することができる。また 、入力信号の周波数スペクトル力 と F1の 2つの周波数に集中しているような場合 であっても、たとえば FO—fが第 3のフィルタ回路 42の通過域に設定され、 Fl—fが 第 3のフィルタ回路 42に阻止域に設定されていれば、 F1の周波数成分の信号エネ ルギ一が大きい場合であっても、精度良く周波数 F0の周波数判別を行うことができる
[0070] なお、実施の形態 4では、入力映像信号が SECAM方式であることを識別する周 波数判別装置について説明したが、周波数差演算回路 44及びしきい値処理回路 2 5Cを図 5で示した周波数差演算回路 9及びしきい値処理回路 25Aに置き換えれば 色副搬送波周波数が 3. 58MHzである力 4. 43MHzであるかを判別する周波数判 別装置としても使用することができる。同様にして実施の形態 1の周波数差演算回路 9及びしき 、値処理回路 25Aを実施の形態 4の周波数差演算回路 44及びしき 、値 処理回路 25Cに置き換えれば、実施の形態 1である周波数判別装置を入力映像信 号が SECAM方式であることを識別する周波数判別装置として用いることができる。 実施の形態 2および実施の形態 3の周波数判別装置についても、周波数差演算回 路及びしきい値処理回路の内部構成を適当に変更することにより、入力映像信号が SECAM方式であることを識別する周波数判別装置として用いることができる。
[0071] 実施の形態 5.
図 17はこの発明の実施の形態 5の周波数判別装置及びその一部をなす周波数差 検出装置の構成を示す図である。図 17において、図 12又は図 15と同一の符号は、 同一又は同様の部材を示す。
実施の形態 5は実施の形態 4の第 1の積算回路 5を実施の形態 3の第 1のフィルタ 回路 29に置き換え、実施の形態 4の第 2の積算回路 43を省略した構成になっている また、実施の形態 5では、第 3のフィルタ 42が第 1のフィルタ 29よりも広い通過域を 有する。
[0072] 実施の形態 3において説明したように、実施の形態 3における第 1の二乗回路 6の 出力は (AGZ2) '2である。第 1の絶対値演算回路 26の出力信号は、第 1の二乗回 路 6の出力の平方根に等しぐその値は AGZ2となる。一方、実施の形態 4で説明し たように、第 2の絶対値演算回路 27の出力信号は AZ2である。したがって周波数差 演算回路 44に内蔵されている除算器 46の出力信号は Gとなる。第 1のフィルタ回路 29のゲイン Gを Fと fの差または和に応じて異なる値に決めれば、実施の形態 5である 周波数判別装置によって実施の形態 3と同じ理由で Fと fの周波数差の判別が可能 になる。
[0073] 図 15に示す周波数差演算回路や、図 17に示す周波数差演算回路においても、第 1の絶対値演算回路 26及び第 2の絶対値演算回路 27の代わりに、図 1に示す第 1の 二乗回路 6及び第 2の二乗回路 7を用いることもできる。
[0074] 実施の形態 6.
実施の形態 6は、実施の形態 4の周波数判別装置と同様の周波数判別装置を用い て入力映像信号の色副搬送波周波数と等しい周波数を合成する周波数合成装置の 例である。図 18において、図 15と同一の符号は同一又は同様の部材を示す。実施 の形態 6では実施の形態 4の周波数差演算回路 44及びしきい値処理回路 25Cの代 わりに、実施の形態 1の周波数差演算回路 9及びしきい値処理回路 25Aが用いられ ている。周波数差演算回路 44および周波数差演算回路 9はいずれも二つの入力を 用いて除算を行う除算回路を備えており、両者間の置き換えが可能である。
[0075] 図 18に周波数合成装置はさらに、自走発振周波数選択回路 50、位相比較器 51、 ループフィルタ 52、発振器 53を備えている。これらのうち、位相比較器 51、ループフ ィルタ 52、発振器 53により、 PLLが構成されている。
図 18の周波数合成装置においては、図 1の複素正弦波発生回路 3の代わりに、複 素正弦波発生回路 54が用いられている。複素正弦波発生回路 54は複素正弦波発 生回路 3と同様に、周波数 fを持つ複素正弦波を発生するが、自走発振周波数選択 回路 50の選択結果に応じて複素正弦波の発振周波数が切替るようになって 、る点 で異なる。
[0076] 入力映像信号の色副搬送波信号は NTSC方式や PAL方式の規格上の値力 わ ずかにずれていることがある。この周波数のずれを補正して入力映像信号の色副搬 送波に位相同期する色副搬送波信号を再生する方法としては、 PLL (位相同期ルー プ）を用いる方法が良く知られている。しかし、色副搬送波信号を再生する PLLの口 ックレンジは、一般的に 3. 58MHzと 4. 43MHzの両方の周波数を含むほど広くは ない。したがって一つの PLL回路を用いて 3. 58MHzと 4. 43MHzの両方の色副 搬送波を再生するためには、 PLLの自走発振周波数を入力信号に応じて切り替える 必要がある。
[0077] 実施の形態 6では PLLの自走発振周波数を適切に切り替えるために、周波数差演 算回路 9及びしきい値処理回路 25Aからなる判別回路 61による周波数判別結果を 用いる。周波数差演算回路 9及びしきい値処理回路 25C力もなる判別回路 61は複 素正弦波発生回路 3で発生した複素正弦波の発振周波数 fが入力映像信号の色副 搬送波周波数 Fとほぼ等 、ときにハイレベル、そうでな 、とき (複素正弦波発生回 路 3で発生した複素正弦波の発振周波数 fと入力映像信号の色副搬送波周波数 Fの 差が大きいとき）にローレベルを出力する。
[0078] 自走発振周波数選択回路 50は判別回路 61の周波数判別結果が一定期間 (たと えば 1垂直期間）以上ローレベルとなったときに、現在保持して！/ヽる自走発振周波数 の値を 3. 58MHzと 4. 43MHzの間で切り替える。たとえば、現在保持している自走 発振周波数の値が 3. 58MHzであり、判別回路 61の出力信号が 1垂直期間ローレ ベルになると、自走発振周波数の値を 4. 43MHzに切り替える、などのように動作す る。このとき同時に（自走発振周波数選択回路 50の出力に応じて)複素正弦波発生 回路 54は、その発振周波数 fを、自走発振周波数選択回路 50が選択した自走発振 周波数と等 U、値に切替える。
[0079] 上記のように、位相比較器 51、ループフィルタ 52、発振器 53により、 PLL力 S構成さ れて 、る。アナログ PLL回路では位相比較器 51とループフィルタ 52の間にチャージ ポンプが配置されるのが普通である力 ここではディジタル PLL回路を想定し、チヤ ージポンプは省略する。位相比較器 51は、発振器 53で発生した正弦波とバーストゲ ート 2の出力信号であるカラーバースト信号を乗算して、両者の位相誤差を求める。 ループフィルタ 52は位相比較器 51の出力信号レベルを平滑ィ匕する。発振器 53は自 走発振周波数選択回路 50が保持して ヽる自走発振周波数の値とループフィルタ 52 の出力信号レベルの和に相当する周波数を持つ正弦波発振を生成する。
[0080] ここで、入力映像信号の色副搬送波周波数 Fが 3. 58MHzからわずかにずれてい る場合を考える。もし自走発振周波数選択回路 50が保持して ヽる自走発振周波数 が 3. 58MHzであれば、判別回路 61の出力はハイレベルのままであり、 PLLの周知 の動作によって 3. 58MHzからわずかにずれた Fと等しい周波数が合成される。一 方、自走発振周波数選択回路 50が保持している自走発振周波数が 4. 43MHzであ るときには、色副搬送波周波数 Fは PLLのロックレンジ外になるので、 PLLは Fと等し い周波数を合成することができない。しかし、長くとも 1垂直期間が経過した後に判別 回路 61の出力はローレベルとなり、自走発振周波数選択回路 50が保持している自 走発振周波数は 3. 58MHzに切り替わる。自走発振周波数選択回路 50が保持して いる自走発振周波数が 3. 58MHzになると色副搬送波周波数 Fは PLLのロックレン ジ内となり、 PLLの周知の動作によって Fと等しい周波数が合成されることになる。
[0081] このように、ロックレンジの狭い PLL回路を使用した場合であっても、判別回路 61の 周波数判別結果に基づいて PLLの自走発振周波数を適当に切り替えることにより、 広い範囲の周波数を合成することが可能になる。
[0082] なお、実施の形態 6では単一の周波数判別装置を用い複素正弦波の発振周波数 f を発振器 53の自走発振周波数と連動して切替えることによって、色複素搬送波周波 数 Fと等し 、周波数を合成するものとしたが、複素正弦波の発振周波数 fがそれぞれ 異なる値に固定されて 、る複数の周波数判別装置を用いることとしてもょ 、。例えば 、複素正弦波の発振周波数 fが 3. 58MHzである周波数判別装置と、複素正弦波の 発振周波数 fが 4. 43MHzである周波数判別装置とを用いる場合には、 f= 3. 58M Hzである周波数判別装置に内蔵されて!、る判別回路の出力がハイレベルであり、 f =4. 43MHzである周波数判別装置に内蔵されている判別回路の出力がローレべ ルであるときには、自走発振周波数選択回路 50が保持する自走発振周波数を 3. 5 8MHzとし、逆に f= 3. 58MHzである周波数判別装置に内蔵されている判別回路 の出力がローレベルであり、 f=4. 43MHzである周波数周波数判別装置に内蔵さ れている判別回路の出力がハイレベルであるときには自走発振周波数選択回路 50 が保持する自走発振周波数を 4. 43MHzとし、二つの判別回路の出力が同じレべ ルであるときには自走発振周波数選択回路 50が現在保持して ヽる自走発振周波数 をそのまま維持するなどとすればょ 、。
[0083] なお、実施の形態 6では正弦波のみを発生する発振器 53と複素正弦波発振回路 3 を個別に設けたが、発振器 53を設けず、正弦波と余弦波の両方を発生する複素正 弦波発生回路 3で兼用してもよい。この場合、複素正弦波発生回路 3は、 3. 58MHz で動作するモードと、 4. 43MHzで動作するモードの間で切り替えられ、これに伴い 、周波数差演算回路 9も判別内容を切り替えられる。複素正弦波発生回路 3の発振 周波数 fを自走発振周波数選択回路 50が保持して ヽる自走発振周波数の値とルー プフィルタ 52の出力信号レベルの和に相当する周波数と等しい値にすれば、発振器 53は不要になる。この場合、 fは PLLのほぼロックレンジに相当する周波数範囲だけ 変化することになる力 PLLのロックレンジの上限と下限の周波数差は、 3. 58MHz と 4. 43MHzの周波数差に比べて小さな値であるので、発振器 53と複素正弦波発 生回路 3を兼用したとしても周波数差演算回路 9の動作にほとんど影響を与えない。
[0084] 以上実施の形態 4の周波数差演算回路を用いて周波数合成装置を構成する場合 について説明したが、実施の形態 4の周波数差演算回路の代わりに、実施の形態 1 、 2、 3及び 5のいずれの周波数差演算回路を用いても、上記と同様の周波数合成装 置を構成することもできる。
[0085] 実施の形態 7.
また、互いに異なる基準周波数を持つ複数の周波数差検出装置を設け、最も小さ い周波数差を示すものを出力している周波数差検出装置を選択し、上記位相同期 ループの自走発振周波数を、選択された周波数差検出装置の基準周波数に連動さ せることとしてもよい。
図 19にそのような処理を周波数合成装置の構成を示す。
図示の周波数合成装置は、第 1ないし第 3の周波数差検出装置 71、 72、 73と、自 走発振周波数選択回路 74と、位相比較器 51と、ループフィルタ 52と、発振器 53と、 直流除去回路 1と、バーストゲート 2とを有する。
このうち、ループフィルタ 52、発振器 53、直流除去回路 1、バーストゲート 2は、図 1 8に示したものと同様のものである。
[0086] 第 1乃至第 3の周波数差検出装置 71乃至 73の各々は、実施の形態 1で説明した 周波数差検出装置と同様の、ただし基準周波数が互いに異なる構成を有し、それぞ れ入力信号の周波数と基準周波数との差に対応した信号 Sdl乃至 Sd3を出力する 自走発振周波数選択回路 74は、第 1乃至第 3の周波数差検出装置 71乃至 73から 出力される信号 Sdl乃至 Sd3に基いて、最も小さい周波数差を示すものを出力して いる周波数差検出装置（71乃至 73のいずれか)を選択し、自走発振周波数を、選択 された周波数差検出装置の基準周波数に連動させる。
なお、実施の形態 1の周波数差検出装置の代わりに、実施の形態 2乃至 5の周波 数差検出装置を用いても良い。
[0087] 上記の実施の形態の周波数差検出装置、周波数判別装置、及び周波数合成装置 は少なくともその一部をソフトウェアにより、即ちプログラムされたコンピュータにより実 現することができる。また、以上本発明に係る周波数差検出装置、周波数判別装置、 及び周波数合成装置について説明したが、これらの装置に関する説明により明らか にした周波数差検出、周波数判別、及び周波数合成の方法もまた本発明の一部を 成す。

Claims

請求の範囲
[1] 入力信号の周波数と所定の基準周波数との周波数差を検出する周波数差検出装
¾【こ； i l /、て、
前記基準周波数と等しい発振周波数を持つ複素正弦波を発生する複素正弦波発 生手段と、
前記複素正弦波発生手段で発生した複素正弦波と前記入力信号とを乗算する乗 算手段と、
前記乗算手段の乗算結果を時間方向に積算する第 1の積算手段と、
前記第 1の積算手段の積算結果の絶対値または絶対値の二乗に比例する値を求 める第 1の絶対値演算手段と、
前記入力信号の瞬時振幅の絶対値または絶対値の二乗に比例する値を求める第
2の絶対値演算手段と、
前記第 2の絶対値演算手段の演算結果を時間方向に積算する第 2の積算手段と、 前記第 1の絶対値演算手段の演算結果と前記第 2の積算手段の積算結果の比に 基づいて入力信号の周波数と前記基準周波数との周波数差を求める周波数差演算 手段と
を備えたことを特徴とする周波数差検出装置。
[2] 入力信号の周波数と所定の基準周波数との周波数差を検出する周波数差検出装
¾【こ； /、て、
前記基準周波数と等しい発振周波数を持つ複素正弦波を発生する複素正弦波発 生手段と、
前記複素正弦波発生手段で発生した複素正弦波と前記入力信号とを乗算する乗 算手段と、
前記乗算手段の乗算結果を入力とし、前記入力信号の周波数と前記基準周波数 の和に相当する周波数におけるゲインと、差に相当する周波数におけるゲインが相 異なる第 1のフィルタ手段と、
前記第 1のフィルタ手段力 出力された信号の絶対値または絶対値の二乗に比例 する値を求める第 1の絶対値演算手段と、 前記入力信号の瞬時振幅の絶対値または絶対値の二乗に比例する値を求める第
2の絶対値演算手段と、
前記第 2の絶対値演算手段の演算結果を入力とし、直流におけるゲインが、前記 入力信号の周波数の二倍の周波数におけるゲインよりも相対的に大きい第 2のフィ ルタ手段と、
前記第 1の絶対値演算手段の演算結果と前記第 2のフィルタ手段の出力の比に基 づいて入力信号の周波数と前記基準周波数との周波数差を求める周波数差演算手 段と
を備えたことを特徴とする周波数差検出装置。
[3] 入力信号の周波数と所定の基準周波数との周波数差を検出する周波数差検出装
¾【こ； /、て、
前記基準周波数と等しい発振周波数を持つ複素正弦波を発生する複素正弦波発 生手段と、
前記複素正弦波発生手段で発生した複素正弦波と前記入力信号とを乗算する乗 算手段と、
前記乗算手段の乗算結果を時間方向に積算する第 1の積算手段と、
前記第 1の積算手段の出力の絶対値または絶対値の二乗に比例する値を求める 第 1の絶対値演算手段と、
前記入力信号から少なくとも直流成分を除去する直流除去手段と、
前記直流除去手段から出力された信号の瞬時振幅の絶対値または絶対値の二乗 に比例する値を求める第 2の絶対値演算手段と、
前記第 2の絶対値演算手段の演算結果を時間方向に積算する第 2の積算手段と、 前記第 1の絶対値演算手段の演算結果と前記第 2の積算手段の出力の比に基づ いて入力信号の周波数と前記基準周波数との周波数差を求める周波数差演算手段 と
を備えたことを特徴とする周波数差検出装置。
[4] 前記直流除去手段は、直流に阻止域を持つバンドパスフィルタまたはノ、ィパスフィ ルタで構成されることを特徴とする請求項 3に記載の周波数差検出装置。 [5] 前記直流除去手段は、入力信号の直流レベルに相当する信号レベルを前記入力 信号力 減算して出力することを特徴とする請求項 3に記載の周波数差検出装置。
[6] 入力信号の周波数と所定の基準周波数との周波数差を検出する周波数差検出装
¾【こ； /、て、
前記基準周波数と等しい発振周波数を持つ複素正弦波を発生する複素正弦波発 生手段と、
前記複素正弦波発生手段で発生した複素正弦波と前記入力信号とを乗算する乗 算手段と、
前記乗算手段の乗算結果を時間方向に積算する第 1の積算手段と、
前記第 1の積算手段の積算結果の絶対値または絶対値の二乗に比例する値を求 める第 1の絶対値演算手段と、
前記乗算手段の乗算結果を入力とし、前記入力信号の周波数と前記基準周波数 の和に相当する周波数におけるゲインと、差に相当する周波数におけるゲインが相 異なるフィルタ手段と、
前記フィルタ手段力 出力された信号の絶対値または絶対値の二乗に比例する値 を求める第 2の絶対値演算手段と、
前記第 2の絶対値演算手段から出力された信号を時間方向に積算する第 2の積算 手段と、
前記第 1の絶対値演算手段の演算結果と前記第 2の積算手段の積算結果の比に 基づいて入力信号の周波数と前記基準周波数との周波数差を求める周波数差演算 手段と
を備えたことを特徴とする周波数差検出装置。
[7] 入力信号の周波数と所定の基準周波数との周波数差を検出する周波数差検出装
¾【こ； /、て、
前記基準周波数と等しい発振周波数を持つ複素正弦波を発生する複素正弦波発 生手段と、
前記複素正弦波発生手段で発生した複素正弦波と前記入力信号とを乗算する乗 算手段と、 前記乗算手段の乗算結果を入力とし、前記入力信号の周波数と前記基準周波数 の和に相当する周波数におけるゲインと、差に相当する周波数におけるゲインが相 異なる第 1のフィルタ手段と、
前記第 1のフィルタ手段力 出力された信号の絶対値または絶対値の二乗に比例 する値を求める第 1の絶対値演算手段と、
前記乗算手段の乗算結果を入力とし、前記入力信号の周波数と前記基準周波数 の和に相当する周波数におけるゲインと、差に相当する周波数におけるゲインが相 異なり、かつ前記第 1のフィルタ手段よりも通過域が広い第 2のフィルタ手段と、 前記第 2のフィルタ手段力 出力された信号の絶対値または絶対値の二乗に比例 する値を求める第 2の絶対値演算手段と、
前記第 1の絶対値演算手段の演算結果と前記第 2の絶対値演算手段の演算結果 の比に基づいて入力信号の周波数と前記基準周波数との周波数差を求める周波数 差演算手段と
を備えたことを特徴とする周波数差検出装置。
[8] 請求項 6に記載の周波数差検出装置と、
上記周波数差検出装置で検出された周波数差を所定のしきい値と比較して、上記 入力信号の周波数と上記基準周波数との差が小さ 、か否かを判別するしき 、値処 理回路とを有する
周波数判別装置。
[9] 上記複素正弦波発生手段において発生する複素正弦波の発振周波数を表す基 準周波数が可変であることを特徴とする請求項 8に記載の周波数判別装置。
[10] 前記しきい値処理回路によって、上記入力信号の周波数と前記基準周波数との周 波数差が大きいと判断された場合には、上記複素正弦波発生手段は、上記基準周 波数を異なる値に変更する
ことを特徴とする請求項 8に記載の周波数判別装置。
[11] 入力信号の周波数と等 ヽ周波数を持つ信号を合成する周波数合成装置にぉ ヽ て、
請求項 8に記載の周波数判別装置と、 前記入力信号と位相同期する信号を生成するための位相同期ループとを備え、 前記位相同期ループの自走発振周波数が前記周波数判別装置の前記基準周波 数の変化に連動する
ことを特徴とする周波数合成装置。
[12] 入力信号の周波数と等しい周波数を持つ信号を合成する周波数合成装置におい て、
相異なる基準周波数を持つ複数の請求項 6に記載の周波数差検出装置と、 前記複数の周波数差検出装置の検出結果に基づいて、上記複数の周波数差検 出装置のうち、入力信号との周波数差が最も小さい基準周波数を持つものを選択す る選択手段と、
前記入力信号と位相同期する信号を生成するための位相同期ループとを備え、 前記位相同期ループの自走発振周波数が前記選択手段によって選択された周波 数差検出装置の基準周波数に連動する
ことを特徴とする周波数合成装置。
[13] 入力信号の周波数と所定の基準周波数との周波数差を検出する周波数差検出方 法において、
前記基準周波数と等しい発振周波数を持つ複素正弦波を発生する複素正弦波発 生ステップと、
前記複素正弦波発生ステップで発生した複素正弦波と前記入力信号とを乗算する 乗算ステップと、
前記乗算ステップの乗算結果を時間方向に積算する第 1の積算ステップと、 前記第 1の積算ステップの積算結果の絶対値または絶対値の二乗に比例する値を 求める第 1の絶対値演算ステップと、
前記入力信号の瞬時振幅の絶対値または絶対値の二乗に比例する値を求める第
2の絶対値演算ステップと、
前記第 2の絶対値演算ステップの演算結果を時間方向に積算する第 2の積算ステ ップと、 前記第 1の絶対値演算ステップの演算結果と前記第 2の積算ステップの積算結果 の比に基づいて入力信号の周波数と前記基準周波数との周波数差を求める周波数 差演算ステップと
を有することを特徴とする周波数差検出方法。
[14] 入力信号の周波数と所定の基準周波数との周波数差を検出する周波数差検出方 法において、
前記基準周波数と等しい発振周波数を持つ複素正弦波を発生する複素正弦波発 生ステップと、
前記複素正弦波発生ステップで発生した複素正弦波と前記入力信号とを乗算する 乗算ステップと、
前記乗算ステップの乗算結果を入力とし、前記入力信号の周波数と前記基準周波 数の和に相当する周波数におけるゲインと、差に相当する周波数におけるゲインが 相異なるフィルタリングを行う第 1のフィルタリングステップと、
前記第 1のフィルタリングステップにおけるフィルタリングの結果得られる信号の絶 対値または絶対値の二乗に比例する値を求める第 1の絶対値演算ステップと、 前記入力信号の瞬時振幅の絶対値または絶対値の二乗に比例する値を求める第
2の絶対値演算ステップと、
前記第 2の絶対値演算ステップの演算結果を入力とし、直流におけるゲインが、前 記入力信号の周波数の二倍の周波数におけるゲインよりも相対的に大きい第 2のフ ィルタリングステップと、
前記第 1の絶対値演算ステップの演算結果と前記第 2のフィルタリングステップにお けるフィルタリングの結果得られる信号の比に基づいて入力信号の周波数と前記基 準周波数との周波数差を求める周波数差演算ステップと
を有することを特徴とする周波数差検出方法。
[15] 入力信号の周波数と所定の基準周波数との周波数差を検出する周波数差検出方 法において、
前記基準周波数と等しい発振周波数を持つ複素正弦波を発生する複素正弦波発 生ステップと、 前記複素正弦波発生ステップで発生した複素正弦波と前記入力信号とを乗算する 乗算ステップと、
前記乗算ステップの乗算結果を時間方向に積算する第 1の積算ステップと、 前記第 1の積算ステップにおける積算の結果得られる信号の絶対値または絶対値 の二乗に比例する値を求める第 1の絶対値演算ステップと、
前記入力信号から少なくとも直流成分を除去する直流除去ステップと、 前記直流除去ステップにおける直流除去の結果得られる信号の瞬時振幅の絶対 値または絶対値の二乗に比例する値を求める第 2の絶対値演算ステップと、 前記第 2の絶対値演算ステップの演算結果を時間方向に積算する第 2の積算ステ ップと、
前記第 1の絶対値演算ステップの演算結果と前記第 2の積算ステップにおける積算 の結果得られる信号の比に基づいて入力信号の周波数と前記基準周波数との周波 数差を求める周波数差演算ステップと
を有することを特徴とする周波数差検出方法。
[16] 前記直流除去ステップは、入力信号の直流レベルに相当する信号レベルを前記入 力信号から減算することを特徴とする請求項 15に記載の周波数差検出方法。
[17] 入力信号の周波数と所定の基準周波数との周波数差を検出する周波数差検出方 法において、
前記基準周波数と等しい発振周波数を持つ複素正弦波を発生する複素正弦波発 生ステップと、
前記複素正弦波発生ステップで発生した複素正弦波と前記入力信号とを乗算する 乗算ステップと、
前記乗算ステップの乗算結果を時間方向に積算する第 1の積算ステップと、 前記第 1の積算ステップの積算結果の絶対値または絶対値の二乗に比例する値を 求める第 1の絶対値演算ステップと、
前記乗算ステップの乗算結果を入力とし、前記入力信号の周波数と前記基準周波 数の和に相当する周波数におけるゲインと、差に相当する周波数におけるゲインが 相異なるフィルタリングを行うフィルタリングステップと、 前記フィルタリングステップにおけるフィルタリングの結果得られる信号の絶対値ま たは絶対値の二乗に比例する値を求める第 2の絶対値演算ステップと、
前記第 2の絶対値演算ステップにおける演算の結果得られる信号を時間方向に積 算する第 2の積算ステップと、
前記第 1の絶対値演算ステップの演算結果と前記第 2の積算ステップの積算結果 の比に基づいて入力信号の周波数と前記基準周波数との周波数差を求める周波数 差演算ステップと
を有することを特徴とする周波数差検出方法。
入力信号の周波数と所定の基準周波数との周波数差を検出する周波数差検出方 法において、
前記基準周波数と等しい発振周波数を持つ複素正弦波を発生する複素正弦波発 生ステップと、
前記複素正弦波発生ステップで発生した複素正弦波と前記入力信号とを乗算する 乗算ステップと、
前記乗算ステップの乗算結果を入力とし、前記入力信号の周波数と前記基準周波 数の和に相当する周波数におけるゲインと、差に相当する周波数におけるゲインが 相異なる第 1のフィルタリングステップと、
前記第 1のフィルタリングステップにおけるフィルタリングの結果得られる信号の絶 対値または絶対値の二乗に比例する値を求める第 1の絶対値演算ステップと、 前記乗算ステップの乗算結果を入力とし、前記入力信号の周波数と前記基準周波 数の和に相当する周波数におけるゲインと、差に相当する周波数におけるゲインが 相異なり、かつ前記第 1のフィルタリングステップよりも通過域が広 、フィルタリングを 行う第 2のフィルタリングステップと、
前記第 2のフィルタリングステップにおけるフィルタリングの結果得られる信号の絶 対値または絶対値の二乗に比例する値を求める第 2の絶対値演算ステップと、 前記第 1の絶対値演算ステップの演算結果と前記第 2の絶対値演算ステップの演 算結果の比に基づいて入力信号の周波数と前記基準周波数との周波数差を求める 周波数差演算ステップと を有することを特徴とする周波数差検出方法。
[19] 請求項 17に記載の周波数差検出方法で検出された周波数差を所定のしきい値と 比較して、上記入力信号の周波数と上記基準周波数との差が小さ!、か否かを判別 するしき ヽ値処理ステップとを有する
周波数判別方法。
[20] 上記複素正弦波発生ステップにおいて発生する複素正弦波の発振周波数を表す 基準周波数が可変であることを特徴とする請求項 19に記載の周波数判別方法。
[21] 前記しきい値処理ステップによって、上記入力信号の周波数と前記基準周波数と の周波数差が大きいと判断された場合には、上記複素正弦波発生ステップは、上記 基準周波数を異なる値に変更する
ことを特徴とする請求項 19に記載の周波数判別方法。
[22] 入力信号の周波数と等 ヽ周波数を持つ信号を合成する周波数合成方法にぉ ヽ て、
前記入力信号と位相同期する信号を生成するための位相同期ステップとを有し、 前記位相同期ステップの自走発振周波数が請求項 19の周波数判別方法の前記 基準周波数の変化に連動する
ことを特徴とする周波数合成方法。
[23] 入力信号の周波数と等 ヽ周波数を持つ信号を合成する周波数合成方法にぉ ヽ て、
相異なる基準周波数を持つ複数の請求項 17に記載の周波数差検出方法の検出 結果に基づいて、上記複数の周波数差検出方法のうち、入力信号との周波数差が 最も小さい基準周波数を持つものを選択する選択ステップと、
前記入力信号と位相同期する信号を生成するための位相同期ステップとを有し、 前記位相同期ステップの自走発振周波数が前記選択ステップによって選択された 周波数差検出方法の基準周波数に連動する
ことを特徴とする周波数合成方法。
PCT/JP2005/010842 2005-02-16 2005-06-14 周波数差検出装置及び方法、周波数判別装置及び方法、並びに周波数合成装置及び方法 WO2006087828A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/883,721 US8040158B2 (en) 2005-02-16 2005-06-14 Frequency difference detection apparatus and method, frequency discrimination apparatus and method, and frequency synthesis apparatus and method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005038505A JP3732214B1 (ja) 2005-02-16 2005-02-16 周波数差検出装置及び方法、周波数判別装置及び方法、並びに周波数合成装置及び方法
JP2005-038505 2005-02-16

Publications (1)

Publication Number Publication Date
WO2006087828A1 true WO2006087828A1 (ja) 2006-08-24

Family

ID=35781153

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/010842 WO2006087828A1 (ja) 2005-02-16 2005-06-14 周波数差検出装置及び方法、周波数判別装置及び方法、並びに周波数合成装置及び方法

Country Status (4)

Country Link
US (1) US8040158B2 (ja)
JP (1) JP3732214B1 (ja)
TW (1) TWI268717B (ja)
WO (1) WO2006087828A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008252310A (ja) * 2007-03-29 2008-10-16 Fujitsu Component Ltd 中継装置及び中継システム
WO2011101697A1 (en) * 2010-02-16 2011-08-25 Freescale Semiconductor, Inc. Detector and method for detecting an oscillatory signal among noise
CN102375645B (zh) * 2010-08-12 2014-04-16 太瀚科技股份有限公司 侦测频率与频率变化的方法
TWI414990B (zh) * 2010-08-12 2013-11-11 Waltop Int Corp 偵測頻率與頻率變化的方法
CN102387397B (zh) * 2010-08-30 2015-05-20 深圳艾科创新微电子有限公司 视频信号中色副载波频率检测方法及装置
TWI565272B (zh) * 2015-01-28 2017-01-01 晨星半導體股份有限公司 通訊系統及其相位誤差估計方法
EP3703269B1 (en) * 2019-02-26 2022-06-08 Nxp B.V. Phase alignment of a controller clock to a field
JP7455565B2 (ja) * 2019-12-09 2024-03-26 三菱重工業株式会社 信号処理装置、信号処理方法および信号処理プログラム
CN113310396B (zh) * 2021-05-20 2022-04-19 西安电子科技大学 具有双采样结构的正余弦信号幅值计算电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04503441A (ja) * 1988-12-16 1992-06-18 モトローラ・インコーポレーテッド 純正弦波に対するデジタル自動周波数制御
JPH09233136A (ja) * 1996-01-30 1997-09-05 Sony Corp 周波数誤差測定及び無線受信方式
JP2004242324A (ja) * 2003-02-05 2004-08-26 Samsung Electronics Co Ltd デジタルｔｖ受信システムの復調回路及び復調方法
JP2004361124A (ja) * 2003-06-02 2004-12-24 Tm T & D Kk 周波数測定装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4090145A (en) 1969-03-24 1978-05-16 Webb Joseph A Digital quadrature demodulator
JPS58173471A (ja) * 1982-04-05 1983-10-12 Mitsubishi Electric Corp 周波数判別装置
US4594555A (en) 1984-10-29 1986-06-10 Hewlett-Packard Company Frequency selective sampling detector
US4847678A (en) * 1988-01-11 1989-07-11 Eastman Kodak Company Dual mode gen-lock system which automatically locks to color burst or to sync information
DE19619596B4 (de) 1996-05-15 2006-07-06 Philips Intellectual Property & Standards Gmbh Schaltungsanordnung zur Erkennung eines Farbbildsignals der SECAM-Übertragungsnorm
JP3500883B2 (ja) * 1996-12-12 2004-02-23 松下電器産業株式会社 カラー方式判別回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04503441A (ja) * 1988-12-16 1992-06-18 モトローラ・インコーポレーテッド 純正弦波に対するデジタル自動周波数制御
JPH09233136A (ja) * 1996-01-30 1997-09-05 Sony Corp 周波数誤差測定及び無線受信方式
JP2004242324A (ja) * 2003-02-05 2004-08-26 Samsung Electronics Co Ltd デジタルｔｖ受信システムの復調回路及び復調方法
JP2004361124A (ja) * 2003-06-02 2004-12-24 Tm T & D Kk 周波数測定装置

Also Published As

Publication number Publication date
JP3732214B1 (ja) 2006-01-05
US8040158B2 (en) 2011-10-18
TW200631431A (en) 2006-09-01
JP2006229374A (ja) 2006-08-31
US20110121866A1 (en) 2011-05-26
TWI268717B (en) 2006-12-11

Similar Documents

Publication Publication Date Title
WO2006087828A1 (ja) 周波数差検出装置及び方法、周波数判別装置及び方法、並びに周波数合成装置及び方法
US5465071A (en) Information signal processing apparatus
KR100390232B1 (ko) 진폭복조방법
JP3574679B2 (ja) 放送受信機における無線データ信号の復調器用の回路装置
JP3304036B2 (ja) ディジタル映像処理装置のクロック発生回路
JPH11285020A (ja) 色信号復調回路
US5590203A (en) Pilot signal detection circuit
JP3717856B2 (ja) 周波数測定装置
US7050519B2 (en) Device for detecting timing synchronization, method thereof, and communication device using the same
EP0599597B1 (en) Colour burst signal detection
RU2216877C2 (ru) Устройство воспроизведения сигнала цветности в телевизионном сигнале
JPH07322280A (ja) ディジタル色信号復調装置
US8964991B2 (en) Method for processing an input composite signal and signal processing apparatus thereof
JP3335411B2 (ja) 周波数変換による被振幅変調隣接妨害検出装置
JPH05153516A (ja) 映像信号検波回路
JP2870121B2 (ja) Ｆｍ復調器
JPH11274858A (ja) Ｆｍ復調回路
JPH11341509A (ja) 色信号変復調装置
JPH02288489A (ja) Ｐａｌ／ｓｅｃａｍ信号判別装置及びｐａｌ／ｓｅｃａｍ信号記録再生装置
JP2005341192A (ja) バースト周波数判別回路
JPH07184228A (ja) デジタルａｃｃ回路
JPH09307863A (ja) 副搬送波発生回路
JPS5931273B2 (ja) カラ−テレビジヨン信号の復調装置
JPH04115726A (ja) トレーニング信号検出装置
JPH05153523A (ja) テレビジヨン信号受信回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 05751546

Country of ref document: EP

Kind code of ref document: A1

WWW Wipo information: withdrawn in national office

Ref document number: 5751546

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: JP

WWE Wipo information: entry into national phase

Ref document number: 11883721

Country of ref document: US