CN1911779B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1911779B
CN1911779B CN2006101534336A CN200610153433A CN1911779B CN 1911779 B CN1911779 B CN 1911779B CN 2006101534336 A CN2006101534336 A CN 2006101534336A CN 200610153433 A CN200610153433 A CN 200610153433A CN 1911779 B CN1911779 B CN 1911779B
Authority
CN
China
Prior art keywords
layer
insulating barrier
micro
semiconductor
sacrifice layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101534336A
Other languages
English (en)
Other versions
CN1911779A (zh
Inventor
泉小波
山口真弓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1911779A publication Critical patent/CN1911779A/zh
Application granted granted Critical
Publication of CN1911779B publication Critical patent/CN1911779B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0735—Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Micromachines (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

微机器所包括的微结构和半导体元件通常在不同的步骤中形成。本发明的目的是提供一种微机器的制造方法，其中该微结构和半导体元件形成在一个绝缘衬底上。本发明的特征在于微机器包括包含多晶硅的可移动层和在该层的下面或上面的间隔，该可移动层使用金属通过热结晶或激光结晶。该多晶硅具有高强度并形成在绝缘表面之上，使得它用作微结构和用于形成半导体元件。因此，可形成其中在一个绝缘衬底上形成微结构和半导体元件的半导体器件。

Description

半导体器件及其制造方法
技术领域
本发明关于在一个衬底上具有微结构和半导体元件的半导体器件，和用于制造该器件的方法。
背景技术
近些年，从事被称作MEMS的微机器系统的研究比较活跃。MEMS是微电子机械系统(Micro Electro Mechanical System)的缩写，也可简单称作微机器。微机器通常指其中具有可移动的三维结构的微结构和具有半导体元件的电子电路通过半导体微机器技术集成的微器件。上述微结构与半导体元件的不同在于具有三维结构和可移动部分。而且，其可具有开关、可变电容、致动器等功能。
由于微机器使用电路控制其内部的微结构，因此不象通过使用计算机的中央处理来控制传统器件，可将其构造为自治分散系统。自治分散系统可通过电路和通过致动器的工作完成处理由传感器获得的信息的一系列操作。
在这种微机器上进行了大量的研究(参考1：日本专利特开2004-1201)。在参考1中，公开结晶的薄膜机械器件。
发明内容
由于制造微结构要求蚀刻牺牲层等步骤，因此通常在不同步骤中制造包括在微机器中的微结构和半导体元件，所以制造微结构的工艺不同于制造半导体元件的工艺。此外，如何密封微结构是主要的问题。由于如上面描述，在实际上使用的微机器中制造微结构和半导体层的工艺不同，因此它们通常在不同的步骤中形成。
但是，期望在同一工艺中制造微结构和半导体元件的方法以实现降低生产成本和减小器件尺寸。因此，本发明的目的在于提供一种用于制造其中微结构和半导体元件形成在同一绝缘衬底上的微机器的方法。本发明的另一目的在于提供一种以上述方法制造的微机器。
为实现上述目的，本发明是具有包含多晶硅的层(在该说明书中，也称作结构层)的微机器和具有微机器的半导体器件，该多晶硅使用金属通过热结晶或激光结晶来结晶，且在该层下面或上面具有间隔(也指中空部)。这种多晶硅具有高强度且可形成在典型为玻璃衬底的绝缘表面上，使得它也可用作微结构，并且自然地，它也可形成半导体元件。因此，可形成其中微结构和半导体元件形成在一个绝缘衬底上的半导体器件。
间隔可具有单层结构或层状结构。通过使用经由接触孔引入的蚀刻剂来去除牺牲层以形成这种间隔。因此，当在截面图中观看半导体器件时，优选使用接触孔等连接具有层状结构的间隔。此外，还优选使用接触孔等连接间隔，以降低去除牺牲层的步骤数目。换句话说，间隔可提供在结构层(包含多晶硅的层)的上面或下面，并且结构层在间隔层夹在其间的情形下堆叠。通过去除结构层上面或下面的牺牲层形成以这种方式提供在结构层上面或下面的间隔。因此，在确定的方向在截面图中观看半导体器件时，在第一间隔在衬底上的情况下，第一结构层在第一间隔上，第二间隔在第一结构层之上，第二结构层在第二间隔上，第一间隔与第二间隔在不同于第一间隔和第二间隔的部分中连接。
通过这种间隔，使得包含多晶硅的层可移动。“可移动”意味着例如可以上下或从一侧到另一侧移动，并且也包括围绕轴旋转。因此，由于间隔的存在，夹在在其上面和下面的间隔之间的结构层(包含多晶硅的层)可上下、从一侧到另一侧移动、或绕轴旋转。
下面将描述本发明的一个具体结构。
本发明的一种方式是，包括绝缘表面上的电路和微结构的半导体器件。电路具有半导体元件，且微结构具有包含多晶硅的可移动层，该层使用金属通过热结晶或激光结晶来结晶。
在本发明的另一方式中，进一步通过形成引线的导电层，使得电路和微结构通过导电层电连接。
在本发明的另一方式中，提供与绝缘表面相对的对置衬底，在与没有提供微结构的部分相对的对置衬底的部分可提供绝缘层作为保护层。
在本发明的另一方式中，提供形成引线的导电层和与绝缘表面相对的对置衬底，使得电路和微结构通过导电层电连接，在与没有提供微结构的部分相对的对置衬底的部分提供绝缘层作为保护层。
在本发明的另一方式中，还提供在绝缘表面上提供的形成第一引线的第一导电层和与绝缘表面相对的对置衬底。在没有提供微结构的部分相对的对置衬底的部分提供绝缘层作为保护层，在保护层上提供形成第二引线的第二导电层，且通过第一导电层和第二导电层电连接电路和微结构。
对置衬底可保护微结构和电路。注意，任何绝缘材料如保护膜可用于保护微结构和电路而不限于衬底，只要它具有保护微结构和电路的保护功能。
在本发明中，可通过各向异性导电层建立引线(导体层)之间的连接和电路与微结构之间的连接。
在本发明中，在包含多晶硅的可移动层和绝缘表面之间提供间隔。
在本发明中，在包含多晶硅的可移动层和绝缘表面之间提供第一间隔，并且在包含多晶硅的可移动层和在包含多晶硅的可移动层之上提供的层之间提供第二间隔。
在本发明中，微结构包括提供在绝缘表面上的包含金属元素或金属化合物的导电层，和在导电层上提供的包含多晶硅的可移动层，且在导电层和包含多晶硅的可移动层之间提供的间隔。
在本发明中，微结构包括提供在绝缘表面上的包含金属元素或金属化合物的导电层，和在导电层上提供的包含多晶硅的可移动层，且在导电层和包含多晶硅的可移动层之间提供的第一间隔，和在包含多晶硅的可移动层和在包含多晶硅的可移动层之上提供的层之间提供的第二间隔。
在本发明中，微结构包括提供在绝缘衬底上包含多晶硅的可移动层，在包含多晶硅的可移动层上提供的包含金属元素或金属化合物的导电层，和在包含多晶硅的可移动层和导电层之间提供的间隔。
在本发明中，微结构包括提供在绝缘衬底上的包含多晶硅的可移动层，在包含多晶硅的可移动层上提供的包含金属元素或金属化合物的导电层，和在导电层上提供的包含有机材料或无机材料的绝缘层；在包含多晶硅的可移动层和导电层之间提供的第一间隔，和在导电层和绝缘层之间提供的第二间隔。
在本发明中，微结构包括提供在绝缘衬底上包含多晶硅的可移动层，在包含多晶硅的可移动层上提供的包含金属元素或金属化合物的导电层，在导电层上提供的包含有机材料或无机材料的绝缘层；和在包含多晶硅的可移动层和导电层之间提供的间隔。
本发明的方式是用于制造半导体器件的方法，其包括在绝缘表面上形成包含通过使用金属结晶的多晶硅的层，在包含多晶硅的层上形成包含金属元素或金属化合物的导电层，在导电层上形成包含氧化硅或氮化硅的绝缘层，在绝缘层上形成包含选自由氧化硅、氮化硅、金属元素和金属化合物组成的组中的一种的牺牲层，通过蚀刻去除牺牲层。
本发明的另一方式是用于制造半导体器件的方法，其包括在绝缘表面上形成包含通过使用金属结晶的多晶硅的层，在包含多晶硅的层上形成包含金属元素或金属化合物的导电层，在导电层上形成包含氧化硅或氮化硅的第一绝缘层，在第一绝缘层上形成包含选自由氧化硅、氮化硅、金属元素和金属化合物组成的组中的一种的牺牲层，在牺牲层上形成包含有机材料或无机材料的第二绝缘层，在第二绝缘层中形成接触孔，和通过引入蚀刻剂到接触孔去除牺牲层。
而且，本发明的另一方式是用于制造半导体器件的方法，其包括在衬底上形成包含选自由氧化硅、氮化硅、金属元素和金属化合物组成的组中的一种的第一牺牲层；在第一牺牲层上形成包含通过使用金属结晶的多晶硅的层；在包含多晶硅的层上形成包含选自由硅、硅的化合物、金属元素、金属化合物组成的组中的一种组成的第二牺牲层；在第二牺牲层上形成第一绝缘层；通过蚀刻去除第一牺牲层和第二牺牲层的部分或全部。
本发明的另一方式是用于制造半导体器件的方法，其包括在衬底上形成包含金属元素或金属化合物的第一导电层；在第一导电层上形成包含选自由氧化硅、氮化硅、金属元素和金属化合物组成组中的一种的第一牺牲层；在牺牲层上形成包含通过使用金属结晶的多晶硅的层；在包含多晶硅的层之上形成包含选自由硅、硅的化合物、金属元素和金属化合物组成组中的一种的第二牺牲层；在第二牺牲层上形成第一绝缘层；和通过蚀刻去除第一牺牲层和第二牺牲层的部分或全部。
本发明的另一方式是用于制造半导体器件的方法，其包括在绝缘表面的第一区域和第二区域中形成包含通过使用金属结晶的多晶硅的层，在包含多晶硅的层上形成包含金属元素或金属化合物的导电层，在导电层上形成包含氧化硅或氮化硅的绝缘层，在绝缘层上形成包含选自由氧化硅、氮化硅、金属元素和金属化合物组成的组中的一种的牺牲层，通过蚀刻去除形成在第一区域中的牺牲层，由此形成微结构，和在第二区域形成具有包含多晶硅的层、导电层和绝缘层的半导体元件。
本发明的另一方式是用于制造半导体器件的方法，其包括在绝缘表面的第一和第二区域中形成包含通过使用金属结晶的多晶硅的层，在包含多晶硅的层上形成包含金属元素或金属化合物的第一导电层，在第一导电层上形成包含氧化硅或氮化硅的绝缘层，在绝缘层上形成包含选自由氧化硅、氮化硅、金属元素和金属化合物组成的组中的一种的牺牲层，在牺牲层上形成包含金属元素或金属化合物的引线的第二导电层，通过蚀刻去除形成在第一区域中的牺牲层，由此形成微结构，和在第二区域形成具有包含多晶硅的层、第一导电层和绝缘层的半导体元件，并且通过引线电连接微结构和半导体元件。
本发明的另一方式是用于制造半导体器件的方法，其包括在绝缘表面上的第一和第二区域中形成包含通过使用金属结晶的多晶硅的层，在包含多晶硅的层上形成包含金属元素或金属化合物的导电层，在导电层上形成包含氧化硅或氮化硅的绝缘层，在绝缘层上形成包含选自由氧化硅、氮化硅、金属元素和金属化合物组成的组中的一种的牺牲层，通过蚀刻去除形成在第一区域中的牺牲层，由此形成微结构，在第二区域形成具有包含多晶硅的层、导电层和绝缘层的半导体元件；在第二绝缘表面上与微结构没有相对的区域中使用选自由氧化硅、氮化硅、有机材料或无机材料组成的组中的一种形成将作为保护层的绝缘层，并且结合第一绝缘表面和第二绝缘表面。
本发明的另一方式是用于制造半导体器件的方法，其包括在第一绝缘表面的第一和第二区域中形成包含通过使用金属结晶的多晶硅的层，在包含多晶硅的层上形成包含金属元素或金属化合物的导电层；在导电层上形成包含氧化硅或氮化硅的绝缘层；在绝缘层上形成包含选自由氧化硅、氮化硅、金属元素和金属化合物组成的组中的一种的牺牲层，在牺牲层上形成包含金属元素或金属化合物的第一引线；通过蚀刻去除形成在第一区域中的牺牲层，由此形成微结构；和在第二区域形成具有包含多晶硅的层、第一导电层和绝缘层的半导体元件，并且通过第一引线电连接微结构和半导体元件；在第二绝缘表面上与微结构没有相对的区域中使用选自由氧化硅、氮化硅、有机材料或无机材料组成的组中的一种形成将作为保护层的绝缘层，并且结合第一绝缘表面和第二绝缘表面。
本发明的另一方式是用于制造半导体器件的方法，其包括在绝缘表面的第一和第二区域中形成包含通过使用金属结晶的多晶硅的层；在包含多晶硅的层上形成包含金属元素或金属化合物的导电层；在导电层上形成包含氧化硅或氮化硅的绝缘层，在绝缘层上形成包含选自由氧化硅、氮化硅、金属元素和金属化合物组成的组中的一种的牺牲层；在牺牲层上形成包含金属元素或金属化合物的第一引线；通过蚀刻去除形成在第一区域中的牺牲层，由此形成微结构；在第二区域中形成具有包含多晶硅的层、第一导电层和绝缘层的半导体元件；通过第一引线电连接微结构和半导体元件；在第二绝缘表面上与微结构没有相对的区域中使用选自由氧化硅、氮化硅、有机材料和无机材料组成的组中的一种形成保护层；在保护层上形成包含金属元素或金属化合物的第二引线；并且结合第一绝缘表面和第二绝缘表面，从而电连接第一引线和第二引线。
本发明的另一方式是用于制造半导体器件的方法，其包括在衬底上形成包含选自由氧化硅、氮化硅、金属元素和金属化合物组成组中的一种的第一牺牲层；在衬底上第一区域中的第一牺牲层之上和第二区域中形成包含通过使用金属结晶的多晶硅的层；在第一区域和第二区域中形成的包含多晶硅的层之上形成包含选自由硅、硅的化合物、金属元素和金属化合物组成组中的一种的层，从而形成第二牺牲层和第一导电层；在第二牺牲层和第一导电层之上形成第一绝缘层；通过蚀刻去除第一区域中的第一牺牲层和第二牺牲层的部分或全部，从而形成微结构；和在第二区域中制造包括包含多晶硅的层和第一导电层的半导体元件。
本发明的另一方式是用于制造半导体器件的方法，其包括在衬底上的第一区域中形成包含金属元素或金属化合物的第一导电层；在第一区域中形成的第一导电层上形成包含选自由氧化硅、氮化硅、金属元素和金属化合物组成组中的一种的第一牺牲层；在衬底上第一区域中的第一牺牲层之上和第二区域中形成包含通过使用金属结晶的多晶硅的层；在第一区域和第二区域上形成的包含多晶硅的层之上形成包含选自由硅、硅的化合物、金属元素和金属化合物组成组中的一种的层，从而形成第二牺牲层和第二导电层；在第二牺牲层和第二导电层之上形成第一绝缘层；通过蚀刻去除第一区域中的第一牺牲层和第二牺牲层的部分或全部，从而在第一区域中形成微结构；和在第二区域中制造具有包含多晶硅的层和第二导电层的半导体元件。
本发明的另一方式中，在第一绝缘层中提供接触孔，在第一绝缘层上和接触孔中形成包含金属元素或金属化合物的第三导电层，通过蚀刻去除第一区域中的第一牺牲层和第二牺牲层的部分或全部。
本发明的另一方式是用于制造半导体器件的方法，其包括在衬底上形成包含选自由氧化硅、氮化硅、金属元素和金属化合物组成组中的一种的第一牺牲层；在第一牺牲层上形成包含通过使用金属结晶的多晶硅的层；在包含多晶硅的层之上形成包含选自由硅、硅的化合物、金属元素和金属化合物组成组中的一种形成第二牺牲层；在第二牺牲层上形成第一绝缘层；通过蚀刻去除第一牺牲层和第二牺牲层的部分或全部；在对置衬底上形成第二绝缘层；并且结合衬底和对置衬底使它们彼此相对。
本发明的另一方式是用于制造半导体器件的方法，其包括在衬底上形成包含金属元素或金属化合物的第一导电层；在第一导电层上形成包含选自由氧化硅、氮化硅、金属元素和金属化合物组成组中的一种的第一牺牲层；在牺牲层之上形成包含通过使用金属结晶的多晶硅的层；在包含多晶硅的层之上形成包含选自由硅、硅的化合物、金属元素和金属化合物组成组中的一种的第二牺牲层；在第二牺性层上形成第一绝缘层；和通过蚀刻去除第一牺牲层和第二牺牲层的部分或全部，在对置衬底上形成第二绝缘层；并且结合衬底和对置衬底使它们彼此相对。
本发明的另一方式是用于制造半导体器件的方法，其包括在衬底上形成包含选自由氧化硅、氮化硅、金属元素和金属化合物组成组中的一种的第一牺牲层；在衬底上第一区域中的第一牺牲层之上和第二区域中形成包含通过使用金属结晶的多晶硅的层；在第一区域和第二区域中形成的包含多晶硅的层之上形成包含选自由硅、硅的化合物、金属元素和金属化合物组成组中的一种的层，从而形成第二牺牲层和第一导电层；在第二牺牲层和第一导电层之上形成第一绝缘层；去除第一区域中的第一牺牲层和第二牺牲层的部分或全部，从而在第一区域中制造微结构；和在第二区域中制造具有包含多晶硅的层和第一导电层的半导体元件；在对置衬底上形成第二绝缘层；并且结合衬底和对置衬底使它们彼此相对。
本发明的另一方式是用于制造半导体器件的方法，其包括在衬底上的第一区域中形成包含金属元素或金属化合物的第一导电层；在第一区域中形成的第一导电层上形成包含选自由氧化硅、氮化硅、金属元素和金属化合物组成组中的一种的第一牺牲层；在衬底上第一区域中的第一牺牲层之上和第二区域中形成包含通过使用金属结晶的多晶硅的层；在第一区域和第二区域中形成的包含多晶硅的层之上形成包含选自由硅、硅的化合物、金属元素和金属化合物组成组中的一种的层，从而形成第二牺牲层和第二导电层；在第二牺牲层和第二导电层之上形成第一绝缘层；去除第一区域中的第一牺牲层和第二牺牲层的部分或全部，从而在第一区域中制造微结构；和在第二区域中制造具有包含多晶硅的层和第二导电层的半导体元件；在对置衬底上形成第二绝缘层；并且结合衬底和对置衬底使它们彼此相对。
而且，本发明的另一方式包括在第一绝缘层中提供接触孔；在第一绝缘层上和接触孔中形成包含金属元素或金属化合物的第三导电层；通过蚀刻去除第一区域中的第一牺牲层和第二牺牲层的部分或全部；在对置衬底上形成第二绝缘层；在第二绝缘层上形成包含金属元素或金属化合物的第四导电层；使用各向异性导电材料结合衬底和对置衬底使得它们彼此相对，并且第三导电层和第四导电层彼此电连接。
本发明的另一方式包括在第一绝缘层中提供接触孔；在第一绝缘层上和第一接触孔中形成包含金属元素或金属化合物的第三导电层，在第三导电层上形成第三绝缘层；在第三绝缘层中提供第二接触孔；在第三绝缘层上和第二接触孔中形成包含金属元素或金属化合物的第五导电层；通过蚀刻去除第一区域中的第一牺牲层和第二牺牲层的部分或全部；和在对置衬底上形成第二绝缘层；在第二绝缘层上形成包含金属元素或金属化合物的第四导电层；使用各向异性导电材料结合衬底和对置衬底使得它们彼此相对，并且第五导电层和第四导电层彼此电连接。
本发明的另一方式中，在没有与通过蚀刻去除第一牺牲层和第二牺牲层的部分或全部的部分的相对部分中形成第二绝缘层。
本发明的另一方式中，衬底是具有绝缘表面的衬底。
本发明的另一方式中，使用添加到选择区域的金属通过热结晶或激光结晶来结晶的多晶硅用于包含多晶硅的层。
本发明的另一方式中，具有非晶硅层和使用添加到选择区域的金属通过热结晶或激光结晶来结晶的多晶硅层的叠层用于包含多晶硅的层。
本发明的另一方式中，用于多晶硅结晶的金属是Ni，Fe，Ru，Rh，Pd，Os，Ir，Pt，Cu和Au中的一种或更多种。
应当注意，为方便起见命名第一间隔到第五间隔。例如，部分连续间隔可独立地称作第一间隔和第二间隔。
本发明提供了一种半导体器件，其中对外部作用力或应力有抵抗性的微结构和在器件特性方面优越的半导体元件通过使用多晶硅用作微结构的结构层和半导体元件的有源层，而形成于一个衬底上方，其中使用金属如镍(Ni)结晶多晶硅。而且，根据本发明，微结构和半导体形成在一个衬底上；从而，可提供一种无需装配或封装的低成本半导体器件。
附图说明
在附图中：
图1是用来解释本发明半导体器件的图；
图2A到2F是用来解释本发明半导体器件的一种制造方法的图；
图3A到3D是用来解释本发明半导体器件的一种制造方法的图；
图4A到4E是用来解释本发明半导体器件的一种制造方法的图；
图5A和5B是用来解释本发明半导体器件的一种制造方法的图；
图6A到6F是用来解释本发明半导体器件的一种制造方法的图；
图7A到7D是用来解释本发明半导体器件的一种制造方法的图；
图8A到8E是用来解释本发明半导体器件的一种制造方法的图；
图9A到9E是用来解释本发明半导体器件的一种制造方法的图；
图10A和10B是用来解释本发明半导体器件的一种制造方法的图；
图11A到11C是用来解释本发明半导体器件的一种制造方法的图；
图12A和12B是用来解释本发明半导体器件的一种方式的图；
图13是用来解释存储器单元结构的图；
图14A到14B是用来解释存储器单元结构的图；
图15是用来解释根据本发明的半导体器件的一种方式的图；
图16A到16B是用来解释根据本发明的半导体器件的一种方式的图；
具体实施方式
下面，将参考附图对本发明的实施方式以及实施例进行描述。但是，本发明并不限于下面的描述，这是因为本领域技术人员容易理解，在不脱离本发明精神和范围情况下能对方式和细节做出各种修改。因此，本发明并不应该受其限制。顺便地，在用于参考图示来说明本发明的结构描述中，通常在不同的图中使用相同的附图标记来指令相同部分或具有相同功能的部分。
实施方式1
在这一实施方式中，将参考图示描述根据本发明的半导体器件的结构实例以及用于制造半导体器件的方法。
本发明的半导体器件属于微型机械领域，并且尺寸大小为微米到毫米单位。此外，在制造作为结合到机械设备中的部件的半导体器件的情况下，半导体器件可以为米的单位，使得其能够在装配时容易操作。
图1显示本发明的半导体器件的示意图。
本发明的半导体器件11具有包括半导体元件的电路部分12和由微结构形成的结构部分13。电路部分12具有用来控制微结构的控制电路14、和用于与外部控制器件10等通信的接口15。此外，结构部分13具有传感器16，致动器17，开关等由微结构形成的部分。
此外，电路部分12可具有中央处理单元(CPU)用来处理通过结构部分13获得的信息，以及用来存储处理信息的存储器等等。
外部控制器件10是用来操作发送信号以控制半导体器件11的器件，接收由半导体器件11获得的信息，提供驱动功率到半导体器件11，等等。
本发明并不限于上述的结构实例。由于本发明是包括具有用来控制微结构的半导体元件的电路和通过电路控制的微结构的半导体器件，因此其它部分的结构不限于图1。
按照惯例，在处理具有毫米或更小单位的微小物体的情况下，工艺要求将微小物体的结构拉长，人或计算机获得它的信息来确定工艺或操作，并且该操作被压缩和传送到微小物体。
如图1所示的根据本发明的半导体器件仅仅通过人或计算机给出更广泛的指令就能处理微小物体。具体地，当人或计算机定义物体并设置指令，半导体器件能使用传感器等等获得关于物体的信息，处理该信息，从而移动。
在上述的例子中，假定物体微小。这种物体包括，例如，通过自身具有米尺寸大小的物体给出的小信号(例如，光或压力的微小变化)等等。
接下来，参考图2A到5B将描述用于在一个衬底上制造微结构和半导体元件的方法，用于制造如上所述的本发明半导体器件的方法。每一个图都是顶视图或沿在对应的顶视图中的线O-P或Q-R截取的截面图。
本发明的微结构或半导体元件可以集成在具有绝缘表面的衬底上(在下文称作绝缘衬底)。在此，绝缘衬底是玻璃衬底，石英衬底，塑料衬底等等。此外，可使用其上形成有绝缘层的诸如由金属等形成的导电衬底和由硅等形成的半导电衬底。当微结构和半导体元件集成在塑料衬底上时，可以形成具有高弹性的薄半导体器件。此外，通过抛光等手段减薄玻璃衬底来形成薄半导体器件。
首先，基膜102形成在具有绝缘表面101的衬底上(图2A和2B)。基膜102可由绝缘层的单层形成，例如，氧化硅膜，氮化硅膜和氧氮化硅膜或它们的叠层。在此，描述使用两层结构基膜102的情况；但是，基膜102可具有绝缘层的单层结构或其中两层或更多层绝缘层堆叠的结构。
作为基膜102的第一层，可通过使用SiH4、NH3、N2O和H2作为反应气体的等离子体CVD法形成10nm到200nm(优选50nm到100nm)厚度的氧氮化硅膜。在该实施方式中，形成具有50nm膜厚的氧氮化硅膜。之后，作为基膜102的第二层，在第一层上使用SiH4，和N2O作为反应气体通过等离子体CVD法形成50nm到200nm(优选100nm到150nm)厚度的氧氮化硅膜。在该实施方式中，形成具有100nm厚度的氧氮化硅膜。
接下来，在基膜102上形成第一牺牲层103并且通过图形化将其形成为任意形状(图2A和2B)。第一牺牲层103由金属或硅的元素或化合物的材料如钨、氮化硅等，通过溅射、CVD等方法来形成。在图形化中，通过光刻形成抗蚀剂掩模并进行各向异性干蚀刻。牺牲层指的是稍后步骤中将去除的层，并且通过去除牺牲层形成间隔。这种牺牲层可由包括金属元素、金属化合物、硅、氧化硅或氮化硅的材料形成。此外，牺牲层可是导体或绝缘体。
考虑多种因素，诸如第一牺牲层103的材料、微结构的结构和操作方法、去除牺牲层的蚀刻方法等等来确定第一牺牲层103的膜厚。例如，当第一牺牲层103非常薄时，因为蚀刻剂不扩散而不能蚀刻。此外，在蚀刻之后，可能在结构层中发生变形(buckling)等。另外，例如，在牺牲层下形成导电层并且通过静电力操作微结构的情况下，具体地，在导电层和结构层之间通过静电力操作微结构的情况下，如果第一牺牲层非常厚，就有不能被驱动的危险。第一牺牲层103具有例如0.5μm或更多和3μm或更少，优选为1μm到2.5μm。
此外，在将具有高内部应力的材料用作牺牲层的情况下，不能一次形成厚牺牲层。在这种情况下，可通过重复薄膜形成和图形化来形成厚的第一牺牲层。
接下来，形成要成为形成半导体元件的半导体层104和形成微结构的结构层105的半导体层，且通过图形化将其形成任意形状(图2C和2D)。半导体层(半导体层104和结构层105共同称作半导体层)可由包含硅的材料形成。包含硅的材料可以是由硅、包含大约0.01原子％到4.5原子％锗的硅-锗材料等形成的材料。
考虑多种因素如第一牺牲层103的厚度、结构层105的材料、微结构的结构或用来去除牺牲层的蚀刻方法等来确定结构层105的材料和膜厚。例如，当形成厚的结构层105，引起内部应力分布，这成为翘曲或变形的因素。相反地，使用具有分布非常不均匀的内部应力的材料来形成的结构层105可用于形成微结构。此外，当结构层105薄时，就会有由于用于蚀刻牺牲层的溶液的表面张力引起微结构变形的危险。因此，将结构层的厚度设置为不会引起变形等。例如，在该实施方式中使用半导体层制造结构层105的情况下，膜厚优选为0.5μm到10μm。
此外，半导体层可由具有晶体结构或非晶结构的材料形成。在这一实施方式中，形成非晶半导体层并通过热处理将其结晶以形成结晶半导体层。加热炉、激光照射或用从灯发出光的代替激光束照射(接下来指灯退火)、或它们的组合可用作热处理。
在使用激光照射的情况下，可使用连续波激光束(CW激光束)或脉冲激光束。作为激光束，可从Ar激光器、Kr激光器、准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YALO3激光器、玻璃激光器、红宝石激光器、变石激光器(alexandrite laser)、Ti：蓝宝石激光器、铜蒸汽激光器和金蒸汽激光器或它们的组合中之一振荡产生激光束。通过采用这种激光束的基波或第二到第四谐波中的一个进行照射，可获得大晶粒晶体。例如，可使用Nd:YVO4激光器(基波：1064nm)的第二谐波(532nm)或第三谐波(355nm)。此时，要求激光束具有大约从0.01MW/cm2到100MW/cm2(优选为0.1MW/cm2到10MW/cm2)的能量密度。此外，大约以10cm/sec到2000cm/sec的扫描速度进行照射。
应当注意，使用了连续波激光束的基波和连续波激光束的谐波进行照射。或者，可使用连续波激光束的基波和脉冲激光束的谐波进行照射。通过多束激光束照射，可补充能量。
此外，可使用从激光器以某一重复速率振荡产生的脉冲激光束，使得在通过脉冲激光束熔化半导体层之后，能在它固化之前被下一个脉冲激光束照射。使用这种重复速率振荡的激光束可在扫描方向获得连续生长的晶体。激光束的特定重复速率是10MHz或更大，其具有显著高于一般使用的数打Hz到数百Hz频带的频带。
作为另一种热处理，使用加热炉的情况下，加热非晶硅半导体层到400℃至550℃达2到20小时。在这种情况，温度优选地设置在400℃至550℃范围内的多个级别以便其逐渐增加。由于通过在大约400℃左右的低温的初始加热处理释放非晶硅半导体层的氢气等，所以降低了由结晶化引起的膜粗糙度。而且，优选地在非晶硅层上形成可促进结晶化的金属元素如镍，从而降低加热温度。作为金属元素，使用诸如Fe，Ru，Rh，Pd，Os，Ir，Pt，Cu或Au的金属。
上面提及的激光照射可附加到热处理中以形成结晶半导体层。
因此，结构层105的晶体结构可如上形成为具有近似的单晶结构。从而，结构层105的强度可增加。通过使用金属的热结晶化或激光结晶，使所形成的半导体层(在这一实施方式中，由硅形成)结晶。因此，与使用普通多晶硅用于结构层材料的情况相比，可获得具有较高强度的结构层105。应当注意，普通多晶硅层指没有使用金属仅仅通过热结晶形成的多晶硅。因此，由于通过结晶工艺形成具有连续晶粒边界的半导体层，结构层105的强度增加。结构层105具有其中晶粒边界处共价键没有断裂的晶体结构，不同于通过传统热结晶方式获得的非晶硅或多晶硅。因此，通过由晶粒边界引起的缺陷导致的应力浓度不会发生。结果，断裂应力比普通的多晶硅高。
而且，使用金属形成的结晶硅具有连续晶粒边界。因此，在当电子迁移率高的时候通过静电力控制微结构的情况下，它适合作为结构层的材料。
而且，当使用促进结晶化的金属形成结晶硅时，结晶硅可包含金属。因此，微结构可导电，其适合作为其中通过静电力控制微结构的半导体器件。
由于促进结晶化的金属是半导体器件的污染物，因此可在结晶化之后将其去除或降低。在这种情况下，通过热处理或激光照射结晶化之后，在半导体层上形成吸收区，并且加热，从而金属进入吸收器(gettering sink)；因此，可去除或降低金属。多晶硅半导体层或加入杂质的半导体层可用于吸收器。例如，添加有惰性元素如氩的多晶硅半导体层可形成在半导体层之上并且用作吸收器。当加入惰性元素时，在多晶硅半导体层中产生畸变，并且使用畸变可有效地捕获金属。或者，通过形成添加有元素如磷的半导体层，能捕获金属。
可使用通过这种工艺制造的多晶硅，与结构层105相同。因此，当结构层105需要导电性的时候，结构层105可加入杂质元素例如，磷、砷、或硼，从而成为导电性的。导电微结构适用于通过静电力控制的半导体器件。
而且，这种多晶硅也适用于半导体层104。如上面所述，制造具有连续晶粒边界的本发明的多晶硅。因此，可增加电子迁移率，使得半导体元件的性能改善。
接下来，在半导体层104和结构层105上形成覆盖结构层105的上表面的第一绝缘层106(图2C和2D)。形成在半导体层104上的第一绝缘层106用作栅绝缘层。第一绝缘层106可通过近似于基膜102的方式，使用包含硅的材料如氧化硅或氮化硅通过等离子体CVD或溅射形成。在这一实施方式中，通过等离子体CVD形成厚度为115nm的氧氮化硅膜(组成比：Si＝32％，O＝59％，N＝7％和H＝2％)作为第一绝缘层106。自然地，第一绝缘层106不限于氧氮化硅膜，可按照单层或叠层结构使用包含硅的其它绝缘层。
而且，作为第一绝缘层106的材料，可使用具有高介电常数的金属氧化物，例如，铪(Hf)的氧化物。当将这种高介电常数材料用于栅绝缘层时，半导体元件可在低压下驱动；从而，获得低能耗的半导体器件。
而且，通过高密度等离子体处理形成第一绝缘层106。高密度等离子体处理是其中等离子体密度为1×1011cm-3或更高优选为1×1011cm-3到9×1015cm-3的等离子体处理，且使用了高频如微波(例如，频率：2.45GHz)。当等离子体在此条件下产生，低电子温度是0.2eV到2eV。因此，通过高密度等离子体，其特征是低电子温度，形成低等离子体损伤和少量缺陷的膜，因为活性物质的动能低。
形成有半导体层104和结构层105的衬底置于能进行这种等离子体处理的膜形成腔室中，在作为天线的产生等离子体的电极和靶之间的距离被设置为20mm到80mm，优选为20mm到60mm，然后进行膜形成工艺。这种高密度等离子体处理使得低温处理(衬底温度：400℃或更低)成为可能。从而，具有低热稳定性的玻璃或塑料可作为衬底101。
这种绝缘层的膜形成气氛可是氮气气氛或氧气气氛。典型地，氮气气氛是氮气和稀有气体的混合气氛，或氮气、氢气和稀有气体的混合气氛。氦、氖、氩、氪和氙中至少一种可用作稀有气体。而且，典型地，氧气气氛是氧气和稀有气体的混合气氛；或氧气、氢气和稀有气体的混合气氛；或一氧化二氮与稀有气体的混合气氛。氦、氖、氩、氪和氙中至少一种可用作稀有气体。
如上述形成的绝缘层是致密的并且在形成第一绝缘层106时引起其它膜的微小损伤。而且，通过高密度等离子体处理形成的绝缘层能改善绝缘层和与其接触的层之间的界面状态。例如，当通过高密度等离子体处理形成第一绝缘层106时，其与半导体层之间的界面状态可以改善。因此，半导体元件的电性能得到提高。此外，当在结构层上形成绝缘层时，可降低对微结构的损伤，结构层105的强度可以维持。
在此，描述使用高密度等离子体处理形成第一绝缘层106的情况；但是，半导体层也同样经历高密度等离子体处理。通过高密度等离子体处理能改变半导体层的表面，使得界面状态改善并且改善导体元件的电性能。
此外，高密度等离子体处理能用于形成基膜102和第一绝缘层106之外的其它绝缘层。
接下来，在第一绝缘层106之上形成要成为用于形成半导体元件的栅电极107和用于形成微结构的第二牺牲层108的第一导电层，并且通过图形化形成任意形状(图2E和2F)。第一导电层(栅电极107和第二牺牲层108统称为第一导电层)通过使用导电金属或化合物如钨作为材料通过溅射、CVD等方法形成。
第一导电层将成为第二牺牲层108。在同时蚀刻第二牺牲层108和第一牺牲层103的情况下，期望第二牺牲层108由与第一牺牲层103相同的材料例如钨等构成。但是，本发明并不限于这些材料，并且第一牺牲层103和第二牺牲层108可由不同材料形成。
第一导电层将成为半导体元件的栅电极107。第一导电层可形成为包含不同导电性材料的叠层并且将其蚀刻成锥形，由此形成栅电极107。图2E和2F示出使用单层结构制造栅电极的实例。
对于图形化，通过光刻形成抗蚀剂掩模并通过干蚀刻将其各向异性蚀刻。作为蚀刻举例，蚀刻使用ICP(感应耦合等离子体(Inductively CoupledPlasma))蚀刻。于是，确定了蚀刻条件(施加到线圈电极的功率量，施加到衬底101一侧上电极的功率量，衬底101一侧上电极的温度等)。作为蚀刻气体，可使用由典型为Cl2、BCl3、SiCl4、CCl4等的氯基气体；由典型为CF4、SF6、NF3等的氟基气体；或O2也是适当的。
接下来，形成半导体元件的半导体层104添加有杂质元素以形成n型杂质区域112和p型杂质区域111(图3A和3B)。该杂质区域使用通过光刻形成的抗蚀剂掩模和添加杂质元素选择性形成。通过离子掺杂或离子注入来添加杂质元素。作为赋予n型导电性的掺入杂质元素，通常使用磷(P)或砷(As)，和作为赋予p型导电性的掺入杂质元素，通常使用硼(B)。期望n型杂质区域112和p型杂质区域111添加有在1×1020到1×1021/cm3浓度范围内的赋予n型导电性的杂质元素。
随后，通过等离子体CVD法形成氮化合物如氮化硅或氧化合物如氧化硅的绝缘层，在垂直方向中各向同性蚀刻绝缘层，从而在栅电极107和第二牺牲层108的侧面相接触地形成绝缘层(以下称作侧壁109)(图3A和3B)。通过使用侧壁109从而防止了栅长度降低引起的短沟道效应。
接下来，向具有n型杂质区域112的半导体层104添加杂质元素以形成在侧壁109下方提供的比n型杂质区域112更高杂质浓度的高浓度n型杂质区域110。
此外，在用不同导电性材料层状堆叠的具有锥形形状的栅电极107的情况下，不需要形成侧壁109。这是因为使用制造成具有锥形的栅电极的情况时，n型杂质区域112和高浓度n型杂质区域110在添加杂质元素的时候同时形成。
形成掺杂区域之后，进行热处理、红外光照射或激光照射用来激活杂质元素。而且，在激活的同时，修复第一绝缘层106或半导体层104和第一绝缘层106之间的界面处的等离子体损伤。尤其当从表面或从背面使用准分子激光在低于室温至300℃的气氛下激活杂质元素时可进行有效激活。此外，YAG激光器的第二谐波也可用于激活。由于YAG激光要求较少的维持而优选使用YAG激光器照射。
此外，可形成绝缘层的钝化膜例如氧氮化硅膜或氧化硅膜以覆盖栅电极107和半导体层104。之后，可以进行热处理、红外光照射或激光照射来诱发氢化作用。例如，通过等离子体CVD法形成厚度为100nm的氧氮化硅膜，并且之后使用清洁炉在300℃-550℃加热1到12小时，从而半导体层104去氢。例如，使用清洁炉在氮气环境中以410℃进行加热一小时。经过这一工艺，添加杂质元素时产生的半导体层104中的悬空键可通过钝化层中包含的氢终止。此外，可同时完成杂质区域的激活处理。
通过上面的步骤，形成了n型半导体元件113和p型半导体元件114(图3A和3B)。
随后，形成第二绝缘层115来全面覆盖(图3C和3D)。第二绝缘层115可由具有绝缘特性的无机材料或有机材料等构成。
氧化硅或氮化硅可用作无机材料。聚酰亚胺(polyimide)、丙烯酸(acrylic)、聚酰胺(polyamide)、聚酰亚胺酰胺(polymide amide)、抗蚀剂(resist)、苯并环丁烯(benzocyclobutene)、硅氧烷(siloxane)或聚硅氨烷(polysilazane)可用作有机材料。应当注意，硅氧烷树脂指树脂具有Si-O-Si键的树脂。硅氧烷的骨架结构由硅(Si)和氧(O)的键构成。至少包含氢的有机基团(例如，烃基团或芳香烃)用作取代基。氟基也可用作取代基。或者，至少包含氢或氟基的有机基团作为取代基。使用具有硅(Si)和氮(N)键的聚合物材料作为初始材料形成聚硅氨烷。
接下来，顺序蚀刻第二绝缘层115和第一绝缘层106以形成第一接触孔116(图3C和3D)。干蚀刻或湿蚀刻都可用于进行蚀刻步骤。在这一实施方式中，第一接触孔116通过干蚀刻形成。
接下来，在第二绝缘层115上和第一接触孔116中形成第二导电层117，通过构图可将其形成为任意图案，从而形成源电极、漏电极和电路的引线(图3C和3D)。由元素如铝(Al)、钛(Ti)、钼(Mo)、钨(W)和硅(Si)形成的膜或包含任意上述元素的合金膜可用于第二导电层117。
此外，由于布图限制，当第二导电层117形成长方形且具有边角时，边角优选构图为圆的。通过图形化使它们成为圆形，抑止灰尘产生，并提高成品率。这同样也用到图形化导电层例如栅电极的情况。此外，当图形化半导体层时，优选边角是圆的。
接下来，顺序蚀刻第二绝缘层115和第一绝缘层106形成第二接触孔118，从而暴露第一牺牲层103，和第二牺牲层108(图4A和4B)。图4A和4B每一个仅示出微结构。干蚀刻或湿蚀刻都可用于进行蚀刻步骤。在这一实施方式中，第二接触孔118通过干蚀刻形成。形成第二接触孔118，使得第一牺牲层103和第二牺牲层108被蚀刻去除。因此，需要设置直径使得蚀刻剂能流入。例如，第二接触孔118的直径优选为2μm或更大。
此外，形成第二接触孔118具有使得第一牺牲层103和第二牺牲层108容易蚀刻的直径。因此，接触孔不必形成上述的那样小的孔，并且形成第二接触孔118以便暴露整个牺牲层，留下半导体元件上的第二绝缘层115的需要部分等。结果，去除牺牲层的时间减少。
接下来，通过第二接触孔118蚀刻去除第一牺牲103和第二牺牲层108(图4C和4D)。通过蚀刻步骤，对应于第一牺牲层的部分中产生第一空隙124，在对应于第二牺牲层的部分中产生第二空隙126。根据牺牲层的材料作为适当的蚀刻方式进行湿蚀刻或干蚀刻。
例如，当牺牲层由钨(W)构成时，牺牲层在按照1∶2的比例混合的28％的氨和31％的含氧水溶液中浸泡大约二十分钟去除。在牺牲层由二氧化硅构成的情况下，按照1∶7比例混合49％氢氟酸溶液和氟化铵溶液的缓冲氢氟酸用于去除牺牲层。在牺牲层由硅构成的情况下，可使用磷酸；氢氧化碱金属如KOH、NaOH或CsOH；NH4OH；联氨(hydrazine)；EPD(乙二胺<ethylenediamine>，邻苯本酚<pyrocatechol>和水的混合物)，TMAH、IPA或NMD3的溶液等等。
在湿蚀刻之后的干燥中，使用低粘度有机溶剂(例如，环己烷<cyclohexane>)冲洗；在低温和低压条件下进行干燥；或上述的冲洗和干燥组合进行；因此，能避免微结构由于毛细管作用引起的变形。
如果以不同材料形成第一牺牲层103和第二牺牲层108并且不能用一种蚀刻剂蚀刻，则牺牲层在不同的步骤中分开蚀刻。在这种情况，必须考虑到与蚀刻剂接触的结构层105、第二绝缘层115等的选择性来确定蚀刻条件。
此外，在高压如大气压的条件下，使用F2或XeF2通过干蚀刻来去除牺牲层。
另外，为了避免微结构在由于通过去除牺牲层形成间隔中引起的毛细管作用产生的变形，微结构表面可使用等离子体处理以成为憎水性。
当第一牺牲层103和第二牺牲层108通过这种步骤蚀刻去除时，产生间隔并可制造微结构119。
此外，在通过静电力移动微结构119的情况下，可用作公共电极、控制电极等的第三导电层120，优选地形成在基膜102下面(图4E)。此外，在基膜102具有层状结构的情况下，在基膜102的层之间形成第三导电层。通过使用金属材料如钨或导电材料作为材料用CVD法等形成第三导电层120。此外，必须的话可通过构图将其形成期望的形状。
在上述的工艺中，将成为半导体层104和结构层105的半导体层形成在第一牺牲层103之上；但是，也可在第一牺牲层103之上形成绝缘层，之后形成半导体层。通过使用这种工艺，当第一牺牲层103被去除的时候可通过绝缘层来保护结构层105，使得结构层105的损伤降低。
在上述的制造微结构119的方法中，必须选择结构层105的材料，第一牺牲层103的材料，第二牺牲层108的材料，和去除牺牲层的蚀刻剂。例如，使用某种蚀刻剂的情况下，第一牺牲层103和第二牺牲层108使用具有比结构层105更高蚀刻率的材料来形成。
此外，形成结构层105的半导体层可通过堆叠包含通过上述步骤结晶的多晶硅的层和包含非晶硅的层而具有两层或更多层来形成。通过堆叠半导体层，获得具有柔度和硬度二者的结构层105。此外，根据要堆叠的多层的厚度的比率来平衡柔度和硬度。
此外，通常知道硅合金如硅化镍具有高强度。如果在半导体层结晶中使用的金属整体或部分地留在半导体层中并且实施适当的热处理，可制造具有高导电性的硬的微结构。
此外，由在上述的结晶之后留下的金属构成的层和包含多晶硅的层堆叠时，可获得具有高导电性的柔软结构层。另外，当包含非晶硅的层和含有硅化物的层堆叠时，可获得优良导电性的硬结构层。
在整个表面添加金属和进行激光照射或热处理的情况下，硅在垂直衬底的方向生长。在选择添加金属和进行激光照射或热处理的情况下，或当不使用金属完成结晶的情况下，晶体在平行衬底的方向生长。当堆叠具有不同晶体方向的两层或更多层时，可获得更高强度的材料。由于具有不同晶体方向的膜堆叠，因此即使当一层破裂时，裂纹不容易扩展到不同晶体方向的层中。结果，可生产具有高强度的不容易破裂的结构层105。
通过重复膜形成，上述的包含非晶硅的层、包含多晶硅的层或包含硅化镍的层可用于层状结构，从而获得需要的厚度。例如，通过重复包含非晶硅层的层的膜形成和加热，可堆叠包含多晶硅的层。此外，为了进一步缓和膜的内部应力，在每个膜的形成步骤之后，在重复膜形成中增加图形化。
例如，图5A所示，可堆叠具有不同特性的硅和硅化合物以形成微结构。图5A示出在衬底101上堆叠包含非晶硅的层150、包含多晶硅的层151和包含硅化镍的层152。根据本发明，可任意选择和堆叠形成微结构的层。此外，上述堆叠工艺容易实现。因此，容易形成具有期望特性的结构层105。
另外，在上述的使用金属结晶化的工艺中，通过选择性的金属涂覆部分进行结晶化。例如，当仅仅结构层105与牺牲层103交叠的一部分涂覆金属时，可部分地进行结晶化。
至于上述的结晶化，可通过选择性激光照射完成部分结晶化。例如，当激光束仅仅照射结构层105与牺牲层103交叠的部分时，或改变使用的激光照射的条件时；具有梁结构的结构层的柱部分155(在图中虚线环绕的部分)留下非晶硅，并且仅仅结构层的梁部分154和与衬底接触的结构层的部分被结晶，如图5B所示。
通过上述的部分结晶，获得材料的不同组合。例如，仅仅结构层受驱动的部分被结晶来增加弹性。
应当注意，结构层和牺牲层的膜形成的组合与结晶化可参照上述的任一例子自由选择。因此，形成柔性和硬的结构层105。
同上面的工艺一样，由于通过激光结晶化的结晶或使用金属的激光结晶能在此仅使用加热的结晶更低的温度来执行，因此更多的材料能用于该工艺。例如，在仅通过加热结晶半导体层的情况下，需要在大约1000℃的温度加热大约一小时，使得对热敏感的玻璃衬底或熔点在1000℃或更低的金属不能作为衬底。但是，使用金属元素的上述工艺中，可使用具有593℃应变点的玻璃衬底等。
此外，与仅通过热结晶形成的半导体层相比，通过上述工艺形成的半导体层具有连续晶粒边界和其中的共价键不断裂。因此，由于晶粒边界之间的悬空键的缺陷引起的应力集中不会发生，并且因此与普通多晶硅相比断裂应力增加。
具有较低弹性的非晶硅不容易发生塑性形变。换句话说，它是硬的但如玻璃一样脆弱。在本发明中，由于激光结晶，在衬底101的不同部分形成非晶硅和多晶硅。因此，可制造具有连续边界的优良弹性的多晶硅和不容易塑性形变的非晶硅组合的微结构119。
此外，通常，在成膜之后的非晶硅中有内部残留应力存在。因此，当非晶硅形成厚膜或堆叠层时，常常发生剥离。但是使用上述工艺制造的多晶硅中，内部应力降低并且多晶硅容易通过低温工艺形成。因此，通过重复膜形成和结晶，多晶硅可被形成为叠层，从而获得具有任意厚度的半导体层。此外，通过图形化，在半导体层之上可由另外的材料形成一层，并且可在该层之上形成另外的半导体层。
通常知道，硅合金如硅化镍具有高强度。当用作催化剂镍在半导体层中选择性地留下时，执行适合的热处理，可制造具有高导电性的较硬微结构119。因此，微结构105的厚度可降低并且可提供高操作速度和高反应性的微结构119。
此外，通过在一个衬底上制造微结构和半导体元件，本发明以低成本提供不需要装配或封装的半导体器件。
实施方式2
接下来，描述了在一个衬底上制造微结构和半导体元件的方法以制造上述的本发明的半导体器件，将结合图6A到11C描述与实施方式1不同的该方法。每一个图是顶视图或在对应的顶视图中沿着O-P或Q-R截取的截面图。
本发明的微结构或半导体元件可制造在绝缘衬底上。
首先，基膜202形成在具有绝缘表面201的衬底上(图6A和6B)。基膜202可形成为绝缘层的单层，如，氧化硅膜、氮化硅膜和氧氮化硅膜或它们的叠层。在此，描述如实施方式1一样使用的两层结构的基膜202；但是，基膜202可具有绝缘层单层结构或包括两层或更多层绝缘层的层状结构。
接下来，形成半导体元件的半导体层204和形成微结构的半导体层203被形成，并且通过图形化将其形成需要的形状(图6A和6B)。半导体层203和204可由与实施方式1相似的材料形成且具有与实施方式1相似的结构。此外，与实施方式1相同，通过使用金属的热处理制造晶体半导体层。
由于包含用于结晶化的金属的半导体层具有优良的导电性，因此金属可留在形成微结构的半导体层203中，并且仅从形成半导体元件的半导体层204选择地去除金属。此外，在去除形成微结构的半导体层203中包含的金属的情况下，可使用形成微结构的半导体层203的部分而不用杂质元素掺杂。在微结构的驱动中，当要求半导体层203导电时，用赋予p型和n型导电性的杂质掺杂。该杂质掺杂可与形成半导体元件杂质区域的杂质掺杂同时进行。通过该工艺提供具有导电性的半导体层203适合于由静电力控制的微结构的结构。
接下来，第一绝缘层205形成在半导体层203和204之上(图6A和6B)。第一绝缘层205可由与实施方式1相似的材料和与实施方式1相似的方法形成。形成在半导体元件的区域中的第一绝缘层205用作栅绝缘层。
此外，可通过高密度等离子体处理形成第一绝缘层205，并且条件等与实施方式1相似。
在此描述通过高密度等离子体处理形成第一绝缘层205的情况；但是，半导体层203和204可通过高密度等离子体处理来处理。半导体层的表面可通过高密度等离子体处理来改性。结果，可改善界面状态和半导体元件与微结构的电学特性。另外，高密度等离子体处理不仅可用于形成第一绝缘层205也可用于形成基膜202或其它绝缘层。
随后，第一牺牲层206形成在形成微结构的半导体层203之上并且通过图形化将其形成需要的形状(图6C和6D)。第一牺牲层206由金属或硅的元素或化合物材料，如钨、氮化硅等通过溅射、CVD等方式形成。作为图形化，使用抗蚀剂通过光刻和各向异性干蚀刻形成掩模。
第一牺牲层206的膜厚通过考虑多种因素来确定，如第一牺牲层206的材料，微结构的结构和操作方法，去除牺牲层的蚀刻方法。例如，如果第一牺牲层206的厚度非常薄，蚀刻剂不能扩散使得第一牺牲层206不能被蚀刻，否则，蚀刻之后在结构层中引起变形。此外，如果第一牺牲层206非常厚，则在结构层和牺牲层下的导电层之间通过静电力操作的微结构的情况下，存在着无法驱动的风险。第一牺牲层103的厚度为0.5μm到3μm，优选为1μm到2.5μm。
接下来，在第一牺牲层206与第一绝缘层205之上形成将成为半导体元件的栅电极209的导电层，和微结构的结构层207和第二牺牲层208，并通过图形化获得期望的形状(图6E和6F)。导电层可由导电金属或化合物等如钨通过溅射、CVD等方法顺次形成。在这一实施方式中，使用堆叠导电层的结构。堆叠导电层可由一种或更多种不同的材料形成。
形成微结构的结构层207和形成半导体元件栅电极209的第一导电层210。导电层由选自Ta、W、Ti、Mo、Al或Cu的元素或合金材料或包含这些元素作为主要成分的化合物材料形成具有大约50nm到2μm的厚度。在其上形成将成为微结构的第二牺牲层208和半导体元件的栅电极209的第二导电层211。导电层由选自Ta、W、Ti、Mo、Al或Cu的元素或合金材料或包含这些元素作为主要成分的化合物材料形成具有大约100nm到2μm的厚度。此外，以掺入杂质元素如磷的多晶硅膜为代表的半导体层或AgPdCu合金可用作第一导电层和第二导电层。
上述的导电层不限于两层结构，并且可具有三层结构。例如，使用钨、氮化钨等作为第一层，铝和硅合金(Al-Si)、铝和钛合金(Al-Ti)作为第二层，和氮化钛、钛膜等作为第三层的三层结构。在这种情况中，第一层和第二层作为微结构的结构层，第三层作为第二牺牲层。可选地，第一层可被用作结构层，第二层和第三层可用作第二牺牲层。自然地，导电层可具有单层结构。
此后，通过下面的步骤完成图形化来形成结构层207、第二牺牲层208和栅电极209。首先，抗蚀剂掩模形成蚀刻需要的图形。接下来，第二牺牲层208和第二栅电极层211通过IPC(感应耦合等离子体)方法蚀刻。因此，通过各向异性蚀刻，它们被构图为具有垂直横向截面，或者可被蚀刻为锥形。随后，确定蚀刻条件，如施加到线圈电极的功率大小、施加到衬底侧上电极的功率大小、衬底侧电极的温度，从而蚀刻结构层207和第一导电层210为期望的锥形。典型为Cl2、BCl3、SiCl4或CCl4的氯基气体，典型为CF4、SF6、NF3等的氟基气体或O2作为蚀刻气体。
在蚀刻牺牲层以制造微结构时，第二牺牲层208和第一牺牲层206优选地同时蚀刻，从而减少步骤数目量。因此，期望第二牺牲层208与第一牺牲层206由相同的材料构成。但是，本发明并不限于该材料，并且第一牺牲层206和第二牺牲层208可由同一种或不同种材料形成。
接下来，形成半导体元件的半导体层204掺入杂质元素以形成n型杂质区域和p型杂质区域。通过由光刻形成抗蚀剂掩模和进行掺杂而添加杂质元素，选择地形成该杂质区域。杂质元素的掺杂通过离子掺杂或离子注入的方法来完成。作为赋予n型导电性的杂质元素，典型地使用磷(P)或砷(As)，而硼(B)作为赋予p型导电性的杂质元素。期望浓度在1×1020到1×1021/cm3的范围内添加赋予n型导电性的杂质元素到n型杂质区域和p型杂质区域。半导体层的杂质浓度可通过必须地交替重复栅电极209的蚀刻和掺杂来控制以形成高浓度杂质区域和低浓度杂质区域。
此外，在由具有单层结构的导电层形成栅电极209的情况下和由具有层状结构的导电层并未蚀刻成锥形的栅电极209的情况下，绝缘层形成在栅电极209之上并且各向异性蚀刻绝缘层；从而，形成绝缘层与栅电极209侧面(侧壁)接触。侧壁的制造方法与实施方式1相同。
形成杂质区域之后，优选进行热处理、红外光照射或激光照射来激活杂质元素。激活方法与实施方式1相同。
此外，在由绝缘层如氧氮化硅膜或氧化硅膜形成的钝化膜覆盖导电层和半导体层之后，进行热处理、红外光照射或激光照射来进行氢化作用。氢化作用条件与实施方式1相同。
通过上述步骤，形成n型半导体元件212和p型半导体元件213(图7A和7B)。因此，杂质区域形成在形成微结构的半导体层203中没有被第一牺牲层206、结构层207和第二牺牲层208覆盖的区域中。
随后，第二绝缘层214覆盖整个表面形成(图7A和7B)。第二绝缘层214可由无机材料、有机材料等具有绝缘特性的材料形成。第二绝缘层214以与实施方式1中第二绝缘层115类似的方式形成。
接下来，第二绝缘层214和第一绝缘层205被蚀刻以形成第一接触孔215用于连接到半导体层203和204以及结构层207的引线(图7A和7B)。蚀刻可通过干蚀刻或湿蚀刻来完成。在这一实施方式中，通过干蚀刻形成第一接触孔215。
接下来，形成第三导电层216来填充第一接触孔215并且覆盖第二绝缘层214，通过图形化将其形成期望的形状；从而，形成了形成源电极、漏电极和电路的引线(图7A和7B)。铝(AL)、钛(Ti)、钼(Mo)、钨(W)或硅(Si)元素形成的膜或使用这些元素的合金膜能用作第三导电层216。
在第三导电层216有具有边角的图案的情况下，如实施方式1的第二导电层117那样优选形成具有圆形图案的边角部分。
接下来，蚀刻第二绝缘层214以形成第二接触孔217和218。形成第二接触孔217以暴露第一牺牲层206，并且形成第二接触孔218以暴露第二牺牲层208(图7C和7D)。蚀刻既可采用干蚀刻也可采用湿蚀刻来完成。
在这一实施方式中，通过干蚀刻形成第二接触孔217和218。形成第二接触孔217和218以蚀刻去除第一牺牲层206和第二牺牲层208。因此，需要确定第二接触孔217和218的直径使得蚀刻剂能流入接触孔。例如，第二接触孔217和218的直径优选为2μm或更大。
此外，形成第二接触孔217和218以具有使得第一牺牲层206和第二牺牲层208容易被蚀刻的直径。因此，形成第二接触孔217和218以暴露整个牺牲层，留下半导体层203和204上第二绝缘层214的需要部分并且它们不需要形成如上述一样小的孔。结果，可降低去除牺牲层所要的时间。
接下来，蚀刻去除第一牺牲层206和第二牺牲层208(图8A、8B和8C)。在此，图8A到8C每个仅示出微结构。经由第二接触孔217和218通过适于牺牲层的材料的干蚀刻或湿蚀刻去除牺牲层。
例如，第一牺牲层或第二牺牲层由钨(W)构成的情况下，通过将该层在按照1∶2的比例混合的28％的氨和31％的含氧水溶液中浸泡大约二十分钟进行蚀刻。当第一牺牲层或第二牺牲层由二氧化硅构成的情况下，使用按照1∶7比例混合的49％氢氟酸溶液和氟化铵溶液的缓冲氢氟酸。当第一牺牲层或第二牺牲层由硅构成的情况下，磷酸；氢氧化碱金属例如KOH、NaOH，或CsOH；NH4OH；联氨(hydrazine)；EPD(乙二胺<ethylenediamine>，邻苯本酚<pyrocatechol>和水的混合物)，TMAH、IPA或NMD3的溶液等等都可以使用。
在湿蚀刻之后的干燥中，使用低粘度有机溶剂冲洗(例如，环己烷<cyclohexane>)；在低温和低压条件下进行干燥；或冲洗干燥组合进行；因此，能避免毛细管作用引起微结构的变形。
此外，在高压例如大气压的条件下，使用F2或XeF2通过干蚀刻来去除第一牺牲层或第二牺牲层。
另外，为了避免微结构由于通过去除第一牺牲层或第二牺牲层形成的间隔引起的毛细管作用引起的变形，微结构表面可使用等离子体处理以成为憎水性。
当第一牺牲层206和第二牺牲层208通过这种步骤蚀刻去除时，产生间隔240和制造微结构219。
在上述的制造微结构219的方法中，需要选择结构层207的材料、第一牺牲层206和第二牺牲层208的材料的适当组合和去除牺牲层的蚀刻剂。例如，使用某种蚀刻剂的情况下，第一牺牲层206和第二牺牲层208使用具有比结构层207更高蚀刻率的材料来形成。
此外，在以不同材料形成第一牺牲层206和第二牺牲层208和它们不能使用相同的蚀刻剂蚀刻的情况下，需要在不同的步骤中蚀刻牺牲层。在这一情况下，牺牲层和不被去除的与蚀刻剂接触的层(例如，结构层207、第二绝缘层214等)之间的选择性，需要考虑来确定。
此外，作为这一实施方式中，当微结构的结构层由形成栅电极的导电层来形成，能制造具有高强度柔性可移动部分的微结构。
当通过上述步骤形成结构层207和第二牺牲层208时，蚀刻去除牺牲层，留下第二绝缘层214且结合到结构层207锥形部分(参考图8C中的标记220)。第二绝缘层214能用作临时支撑用来避免通过蚀刻去除牺牲层形成微结构219时结构层207的变形。
在通过湿蚀刻去除牺牲层的情况下，蚀刻溶液进入结构层207和第一绝缘层205之间，并且结构层207和第一绝缘层205通过毛细管作用彼此结合(即变形)。为了避免这一情况，可由第二绝缘层214来形成支撑。
结构层207的锥形部分和第二绝缘层214结合的区域大约在100平方nm到大约1平方μm，并且该结合能通过第二绝缘层214的支撑避免。但是，在移动状态中使用微结构207的情况下，不需要支撑。在此，具有不同导电性的电荷在微结构219的半导体层203和结构层207之间分别赋予。因此，当施加电压，通过静电力结构层207结合在半导体层203一侧并向下弯曲，使得支撑和结构层207分开。这是因为支撑和结构层207结合在大约在100平方nm到大约1平方μm的微小区域。
通过使用上述的支撑制造微结构219，能避免结构层207的变形。
此外，通过变化上述步骤的部分或增加其它步骤到上述步骤，可制造具有多种结构的微结构和半导体元件。
例如，蚀刻去除第二牺牲层208并且在上述步骤中仅将形成第二栅电极层211的导电层用作结构层207；但是，不需要蚀刻去除第二牺牲层208就能制造微结构(图8D和8E)。在这一情况下，仅要求蚀刻去除第一牺牲层206，并且用来蚀刻第二牺牲层208的第二接触孔218元需形成。通过蚀刻去除第一牺牲层206来获得间隔242。
此外，第二牺牲层221以与第一牺牲层206相同的材料形成在第一牺牲层206之上，并且随后堆叠第四导电层222(图9A、9B和9C)。此外，当蚀刻去除第一牺牲层206和第二牺牲层221时，产生间隔244，并且制造其中第四导电层222和第二绝缘层214形成结构层的微结构。在上面的方法中，制造其下具有间隔的微结构224，具有电容、悬臂、开关等功能的微结构(图9D和9E)。
在此，用于蚀刻牺牲层的接触孔223可与第一接触孔215的形成同时形成。可选地，接触孔223可在形成引线的第三导电层216的形成之后形成。形成微结构的结构层的形状可根据接触孔223的形状来确定。
此外，在上述例子中，第一牺牲层206和第二牺牲层221堆叠；但是可形成一层牺牲层而不需要形成第一牺牲层206。此外，在上述例子中，第一牺牲层206和第二牺牲层221以相同材料形成，并且牺牲层同时蚀刻去除；但是本发明并不限于该实例。例如，第一牺牲层206和第二牺牲层221可以不同材料形成，并且它们可以多个步骤分别蚀刻去除。
此外，为了保护微结构219和224，对置衬底225结合在衬底201上制造的半导体器件(图10A和10B)。在结合对置衬底225的情形中，在形成用于形成引线的第三导电层216的之后，第二绝缘层226形成在衬底201表面上，其蚀刻成期望的形状。(在此第二绝缘层214用作第一绝缘层。)因此，构图第二绝缘层226使得成为微结构的牺牲层和结构层暴露。之后，通过蚀刻去除牺牲层可制造具有间隔246的微结构。间隔246示于图10A和10B在一个末端具有开口区域。
接下来，描述将结合的对置衬底225。与在衬底201上形成的第二绝缘层226相对的部分中形成第三绝缘层227(图10A)，从而通过结合对置衬底225不会打破微结构。在与形成在衬底201上的微结构相对的部分中，没有形成绝缘层且在衬底间形成间隙，使得在衬底201和对置衬底225结合的时候微结构不会破裂，这是优选的。
此外，作为天线的第五导电层228等提供在对置衬底225上。通过图形化，第五导电层228形成为期望的形状并且对应于部分组成半导体器件电路的引线(图10B)。在这一情况下，形成用来连接第一引线(在此，第三导电层216)的引线的第六导电层229被形成在衬底201上的第二绝缘层226上。此外，衬底201和对置衬底225可结合在一起使得第六导电层229和第五导电层228电连接。
在形成半导体器件电路的导电层形成在对置衬底上的情况下，期望使用各向异性导电材料电连接形成在衬底上的导电层和形成在对置衬底上的导电层；从而，衬底和对置衬底结合。在此，通过加热固化的各向异性导电膏剂(ACP)或通过加热固化的各向异性导电膜(ACF)能用作各向异性导电材料。仅在特定的方向(在此，在垂直于衬底的方向)具有导电性。各向异性导电膏剂称作胶合剂层，其具有其中具有导电表面的粒子(以下称作导电粒子)散布到包含粘接剂作为它的主要成分的层中的结构。各向异性导电膜具有其中具有导电表面的粒子(以下称作导电粒子)散布到热固性或热塑性树脂膜中的结构。注意，镀覆有镍(Ni)、金(Au)等的球形树脂用于具有导电表面的粒子。为避免在不必要部分导电粒子间的电路短路，硅石等绝缘粒子可混合其中。此外，在对置衬底上仅形成绝缘层的情况下，衬底和对置衬底使用不具导电性的粘接剂结合在一起。
因此，为保护在上述工艺中形成在衬底201之上的微结构219和224，期望第三绝缘层227优选地形成在没与微结构的前面和第二导电层与第三导电层连接部分相对的部分上，使得对置衬底225没有与微结构219和224接触。此外，第五导电层228可仅形成在第三绝缘层227之上，或可形成在第三导电层227的上面和下面，使得导电层电连接(图10B)。
另外，通过上述步骤制造的半导体器件可从衬底201分开并且结合其它衬底或物体。例如，半导体器件可制造在玻璃衬底上，并且之后转移到塑料的柔性衬底等比玻璃衬底更薄更软的衬底上。
在从衬底201上分离半导体器件的情况下，当制造基膜202时形成释放层230(图11A)。释放层230可形成在基膜下或基膜的叠层之间。此外，在上述的步骤中形成第三导电层216之后，在形成用于蚀刻牺牲层的第二接触孔217和218之前从衬底分离半导体器件。
有多种分离方法；但是，一个例子显示于此。首先，形成开口231来暴露释放层230并且蚀刻剂引入到开口231中，从而部分去除释放层230(图11B)。接下来，用于分离的衬底232结合在衬底201上表面侧，在释放层230的边界半导体元件和微结构从衬底201分离，并转移到衬底232。接下来，柔性衬底233结合到已经结合有半导体元件和微结构的衬底201的一侧(图11C)。然后剥离上表面一侧上结合的衬底232，从而转移衬底。
此外，形成接触孔暴露牺牲层，并且蚀刻去除牺牲层；从而，制造微结构。此外，在剥离时可形成保护膜在引线上以保护第三导电层216等。
另外，需要保护微结构的情况下，可结合上述的对置衬底225。
尽管该实施方式解释通过开口231蚀刻释放层230，并且之后半导体元件和微结构转移到其它衬底233的方法，但本发明并不限于这一例子。例如，存在着仅通过蚀刻去除释放层230，并且之后半导体元件和微结构转移到其它衬底233的方法，或不提供释放层230的方法，用于分离的衬底232结合在衬底201上表面侧并且半导体元件和微结构从衬底201分离。另外，还存在着抛光衬底201背表面以获得半导体元件和微结构的方法。这些方法可适当组合使用。在使用除了抛光衬底201背面的方法之外方法的情况下和如果采用从衬底201转移到其它衬底233的步骤，则衬底201能再次使用，这是有利的。
如上所述，在衬底201之上制造的半导体元件和微结构剥离且与柔性衬底233结合的情况下，可制造薄、软和紧凑的半导体器件。
如上述工艺中，由于激光结晶或使用金属的激光结晶可在比仅使用加热的结晶更低的温度下进行，因此多种材料可用于本工艺。例如，在仅通过加热结晶半导体层的例子中，要求大约在1000℃的温度下加热一小时，因此热敏感的玻璃衬底或熔点为1000℃或更低的金属不能使用。但是，使用上述金属的工艺中，可使用具有593℃应变点等的玻璃衬底等。
此外，比较仅通过热结晶形成的半导体层，通过上述工艺形成的半导体层具有连续晶粒边界和其中未断裂的共价键。因此，由于晶粒边界之间的悬空键的缺陷引起的应力集中不会发生，并且因此与普通多晶硅相比断裂应力增加。
此外，通常，在成膜之后的非晶硅中有内部残留应力存在。因此，非晶硅于难形成厚膜。
另一面，使用上述工艺制造的多晶硅中，内部应力降低并且多晶硅容易通过低温工艺成膜。因此，通过重复膜形成和结晶，可获得具有任意厚度的半导体层。此外，可图形化在半导体层之上的另外的材料，并且在半导体层之上形成另外的半导体层。
通常知道，硅合金如硅化镍具有高强度。当在半导体层中选择留下用于结晶化的金属且进行适合热处理时，可制造具有高导电性的较硬的微结构219。因此，在如上所述的半导体层用作微结构下的电极的情况下硅合金是非常好的。
此外，本发明通过在一个衬底上制造微结构和半导体元件，以低成本提供可不需要装配和封装而制造的半导体器件。
该实施方式可与上述的实施方式自由组合。
实施方式3
在这一实施方式中，示出上述实施方式中描述的半导体器件的例子。在本发明的半导体器件中，使用由微结构形成的检测器元件来制造传感器件301。
图12A示出本发明半导体器件一个方式的传感器件301的结构。在这一实施例中传感器件301具有含半导体元件的电路部分302和包括微结构的结构部分303。
结构部分303具有由微结构形成的检测器元件304，其检测外部压力、物质浓度、气体或液体的流速等。
电路部分302包括AD转换电路305、控制电路306、接口307、存储器308等。
AD转换电路305转换发射自检测器元件的信息为数字信号。例如，控制电路控制AD转换电路，使得数字信号保存在存储器中。例如，接口307提供有驱动功率或接收来自外部控制器件310的控制信息，或发送通过传感器件301获得的信号到外部控制器件310。存储器保存获得的信息，特别是传感器件的信号等。
此外，电路部分302可具有放大从结构部分303接收的信号的放大电路，用于处理从结构部分303获得的信息的中央处理电路等。
例如，外部控制器件310发送控制信号给传感器件301，接收由传感器件301获得的信息，或提供驱动功率给传感器件。
具有上述结构的传感器件301能检测外部压力、物质浓度、气体或液体的流速、温度等。此外，由于传感器件具有中央处理电路，因此可以理解，可实现其中处理传感器件中检测的信息、并且产生并输出控制其它器件的控制信号的传感器件。
图12B示出检测器元件304结构例的截面图。显示在图12B中的检测器元件304具有在基膜下面的第二导电层321和作为结构层的第一导电层320，形成电容器。检测器元件304进一步具有第一导电层320下面的间隔322。此外，由于通过静电力、压力等移动第一导电层320，因此检测器304是第一导电层和第二导电层之间距离改变的可变电容器。
利用这一结构，检测器元件304可用作其中由压力导致第一导电层320移动的压力检测器元件。
此外，示于图12B中的检测器元件304中，通过堆叠具有不同热膨胀系数的两种不同材料制造第一导电层320。在这种情况，由于通过温度变化移动第一导电层320，因此检测器元件304可用作温度检测器元件。
本发明不限于上述的配置示例。因此，本实施方式的传感器件具有包括半导体元件并控制微结构的电路，以及使用通过电路控制的微结构制造并检测一些物理量的检测器元件。此外，通过上述实施方式中描述的任一方法来制造上面的传感器件。
该实施方式可与上述的实施方式的任一个自由组合。
实施方式4
该实施方式将描述在上述的实施方式中描述的半导体器件的特定的例子。使用具有由微结构形成的存储器元件的存储器器件制造本发明的半导体器件。在这一实施方式中，将描述其中由半导体元件等形成诸如解码器等的外围电路和由微结构形成的存储单元内部的存储器器件的例子。
图13显示本发明半导体器件一种方式的存储器器件401的结构。
存储器器件401包括存储单元阵列402、解码器403和404、选择器405和读/写电路406。已知的技术可用于解码器403和404以及选择器405的结构。
例如，存储器单元409可具有存储器元件408和用于控制存储器元件的开关器件407。在本实施方式中描述的存储器器件401中，由微结构形成开关器件407和/或存储器元件408。
图14A和14B示出存储器单元409配置的例子。图14A是存储器单元409的电路图，和图14B是结构的截面图。
如图14A所示，存储器单元409包括由晶体管410构成的开关器件407和由微结构形成的存储器元件408。
如图14B所示，由使用上述的实施方式1或实施方式2中的制造方法制造的微结构形成存储器元件408。存储器元件408具有电容器，其包括基膜下的第一导电层和用作结构层的第二导电层。此外，第二导电层与开关器件407的两个高浓度掺杂区域的一个连接。
此外，第一导电层与存储器器件401中每个存储器单元409的存储器元件408共连接。第一导电层是在存储器器件读写时施加相同电势到每个存储器元件的共用电极411。
图15示出具有开关器件407的存储器单元409和由微结构形成的存储器元件408的例子。图15是存储器单元409的结构的透视图。
开关器件407和存储器元件408通过实施方式1或实施方式2中描述的制造方法制造。开关器件407是用作具有组合悬臂结构的开关的微结构，并且存储器元件408是用作具有梁结构的电容器的微结构。
在此，将描述开关器件407的结构。在开关器件407中，牺牲层420和结构层421堆叠在衬底上，并且可移动悬臂422下方的部分被蚀刻。此外，该结构层421包括控制电极423和导体424。
使用微结构来制造的开关优势在于在关闭(OFF)时通过开关的信号传输路径完全绝缘。此外，还具有用于控制开关ON/OFF的控制系统和信号传输路径可以绝缘的其它的优势。
具有上述配置的存储器器件可用作典型为DRAM(动态随机存取存储器)的易失性存储器。已知技术用于外围电路的配置或驱动方法等。
关于形成存储器单元的微结构，制造具有微小尺寸(例如，微米单位)的微结构时使用缩放定律，使得开关反应速度加快，无需高驱动功率，这是有利的。此外，通过由微结构制造开关器件407，选择的存储器元件408可完全绝缘，并且可实现存储器器件401中的低功率损耗。
该实施方式可与上述的实施方式中的任一个自由组合。
实施方式5
在该实施方式中，将解释上述实施方式中描述的半导体器件的例子。
例如，可制造本发明的半导体器件，用作从化合物分离特定材料的分离器件(fractionation device)，分离器件将在下面描述。
图16A显示作为该实施方式的分离器件的基本配置的例子从两种或更多种材料的气体混合物分离特定材料气体的分离器件。
分离器件501大致分为电路部分502和结构部分503这两部分。该结构部分503包括检测器件504和多个开关器件505。电路部分502包括信号处理器件506、开关控制器件507、信息存储器件508和通信器件509。
在此，由具有对应于要分离的气体分子大小的微结构形成检测器件504和开关器件505。邻近一个开关器件505提供一个检测器件504，并且检测开关器件505附近存在何种材料。开关器件505具有通道，仅当控制信号从控制器件507发出且特定材料存在于开关器件505附近时开通，使得特定材料从此通过。
信号处理器件506放大从检测器件504传送的信号并通过AD转换器等对其进行处理，并且信号发送到开关控制器件507。开关控制器件507基于检测器件504发送的信号控制开关器件505。信息存储器件508存储用于操作分离器件501的程序文件，分离器件501的专用信息等。通信器件509与外部控制器件510通信。
外部控制器件510包括通信器件511、信息处理器件512、显示器件513和输入器件514等。
通信器件511是操作发送信号用于控制分离器件501、接收通过分离器件501获得的信息、将电源提供给分离器件501等的器件。信息处理器件512是用于处理由分离器件501接收的信息、处理通过输入器件输入的信息用于发送信息到分离器件501等操作的器件。显示器件513显示通过分离器件501获得的信息、分离器件501的操作状态等。输入器件514是用户可通过其输入信息的器件。
图16B显示使用分离器件501的一种方式。具有上述配置的分离器件501被设置在混合材料层520和特定材料层521之间。在分离器件501从外部器件510接收要分离的材料等信息之后，检测器件504检测何种材料存在于开关器件505附近。接下来，通过信号处理器件506处理检测信号并发送到开关控制器件507。仅仅当将要分离的材料存在于开关器件505附近时，开关控制器件507控制开关器件505打开通道。此外，根据开关控制器件507的控制，开关器件505仅仅让要分离的材料通过通道。
通过上述的操作，分离器件501可从两种或更多种气体分离特定材料的气体。进一步，分离器件501不限于分离气体。例如，使用上述配置，分离器件可形成为分离特定细胞的器件。作为例子，控制分离器件501仅仅分离当用紫外光照射时发荧光的细胞。或者，可以获得具有分离具有微小晶粒边界粒子、分离磁矿粒子等功能的分离器件，例如，仅仅分离包含放射性物质的粒子。
本发明提供机械包括分离器件501、混合材料层520、特定材料层521和外部控制器件510的分离系统，其能够从混合材料分离特定粒子。
该实施方式可与上述的实施方式自由组合。
实施例1
本发明半导体器件的结构层可通过堆叠含有通过以前述步骤结晶的多晶硅层和包含非晶硅的层来形成。具有不同晶体状态的硅层例如包含上述的多晶硅的层和包含非晶硅的层具有不同机械特性。因此，通过堆叠层形成结构层或在选择区域形成层，可形成适合多种应用的微结构。在这一实施例，将显示这些层的机械特性的测量结果。
为了测量不同晶体状态的硅层的机械特性之间的差异，测量通过CVD形成的包含非晶硅的层和包含多晶硅的层的复合弹性(complex elasticity)和压痕硬度(indentation hardness)。在此，通过使用金属催化剂的激光照射结晶包含非晶硅的层来形成包含多晶硅的层。
通过在作为基层的石英衬底上使用CVD法形成具有50nm厚度的氮化硅层和100nm厚度的二氧化硅层和在基层上使用CVD法形成包含非晶硅的层，形成包含非晶硅的层组作为样品。
通过对与上述的方式近似的方法使用连续波激光形成的包含非晶硅的层结晶，形成包含多晶硅的层作为样品。在此，用于结晶的激光束的能量密度为9W/cm2到9.5W/cm2和扫描速率为35cm/秒。
在包含通过激光照射结晶的多晶硅的层具有大约60nm的厚度时，而形成厚度为66nm的包含非晶硅的层作为样品。
通过具有三棱锥形状的压头压入到样品中进行毫微压痕测量的测量。测量在压入单个压头的条件下进行，该压头是由金刚石形成的伯克维奇(Berkovich)压头。因此，压头的弹性大约在1000Gpa和泊松比率(Poisson’srate)大约为0.1。
测量的复合弹性是通过样品和压头的弹性的组合获得的弹性，通过下面的方程(1)表示。在方程(1)中，Er表示复合弹性，E表示杨氐模量和v表示泊松比率。在第二部分(表示为压头)是贡献压头弹性的部分时，方程(1)第一部分(表示为样品)是样品弹性贡献部分。
如方程(1)所示，复合弹性是由样品贡献的弹性的第一部分和压头贡献的弹性的第二部分之和。但是，压头的弹性比样品的弹性高很多，因此，第二部分是可忽略的。结果，复合弹性大约等于样品的弹性。
压痕硬度是通过压痕方法测量的硬度，通过将压头的最大压力负载除以最大压入时的投射面积而获得。在此，通过压头的几何形状和压头压入样品时的接触深度获得压入时的投影面积。压痕硬度乘以76可等效处理成通常用作硬度指数的维氏硬度(Vicker’s hardness)。
1 Er = ( 1 - v 2 E ) sample + ( 1 - v 2 E ) indenter - - - ( 1 )
表1显示复合弹性的测量结果和包含多晶硅的层和包含非晶硅的层的压痕硬度。结果显示三次测量的平均值。
如表1所示，包含多晶硅的层具有高于包含非晶硅的层的弹性。因此，当给予使结构弯曲的力时，包含多晶硅的层比包含非晶硅的层更能抵抗弯曲引起的破裂。
并且，如表1的结果所示，包含多晶硅的层比包含非晶硅的层更硬。
表1
  样品   复合弹性(GPa)   压痕硬度(GPa)
  包含多晶硅的层   141   15.5
  包含非晶硅的层   153   20.3
在该方法中，通过堆叠具有不同弹性和硬度的半导体层，形成具有耐弯曲应力的硬度和柔性的微结构。例如，通过堆叠上述的层，甚至当在包含多晶硅的层中由于晶体缺陷引起断裂时，断裂不易传播到包含非晶硅的层中。因此，断裂在此终止。在这一方法中，柔性和硬度可根据堆叠层的厚度比率来平衡。
如上所述，堆叠或部分形成硅层或硅化合物层，其具有不同的特性。因此，可制造具有包含期望特性如柔性、硬度或导电性的结构层的微结构。
本申请基于2005年5月27于日本专利局提交的序列号为2005-156472的日本专利申请，在此以引用方式结合全部内容。

Claims (25)

1.一种半导体器件，包括：
具有绝缘表面的衬底；
形成在该衬底上的第一绝缘层；
形成在该第一绝缘层上的包括半导体元件的电路；以及
形成在该第一绝缘层上的微结构，
其中该半导体元件包括具有连续晶粒边界的多晶硅层，以及
该微结构包括：
半导体层，包括具有连续晶粒边界的多晶硅；
形成在该半导体层上方并与该半导体层接触的第二绝缘层；
形成在该第二绝缘层上方的第三绝缘层；
形成在该第一绝缘层和该半导体层之间的第一空隙；以及
形成在该第二绝缘层和该第三绝缘层之间的第二空隙。
2.一种半导体器件，包括：
具有绝缘表面的衬底；
形成在该衬底上的第一绝缘层；
形成在该第一绝缘层上的包括半导体元件的电路；以及
形成在该第一绝缘层上的微结构，
其中该半导体元件包括具有连续晶粒边界的多晶硅层，以及
该微结构包括：
半导体层，该半导体层具有非晶硅和多晶硅的层状结构，该多晶硅具有连续晶粒边界；
形成在该半导体层上方并与该半导体层接触的第二绝缘层；
形成在该第二绝缘层上方的第三绝缘层；
形成在该第一绝缘层和该半导体层之间的第一空隙；以及
形成在该第二绝缘层和第三绝缘层之间的第二空隙。
3.根据权利要求1和2中任何一项的半导体器件，还包括该衬底和该第一绝缘层之间的导电层。
4.一种半导体器件，包括：
具有绝缘表面的衬底；
形成在该衬底上的第一绝缘层；
形成在该第一绝缘层上的包括半导体元件的电路；以及
形成在该第一绝缘层上的微结构，
其中该半导体元件包括半导体层，该半导体层包括具有连续晶粒边界的多晶硅，以及
该微结构包括：
该半导体层；
形成在该半导体层上方并与该半导体层接触的第二绝缘层；
形成在该第二绝缘层上方的导电层；
形成在该导电层上方的第三绝缘层；
形成在该第二绝缘层和该导电层之间的第一空隙；以及
形成在该导电层和该第三绝缘层之间的第二空隙。
5.根据权利要求1、2和4中任何一项的半导体器件，
其中该半导体层的厚度等于或大于0.5μm且等于或小于10μm。
6.根据权利要求4的半导体器件，
其中该导电层的厚度等于或大于50nm且等于或小于2μm。
7.根据权利要求1、2和4中任何一项的半导体器件，
其中该半导体元件和该微结构彼此电连接。
8.根据权利要求1、2和4中任何一项的半导体器件，还包括该电路和该微结构上方的对置衬底，
其中该半导体器件包括该微结构和该对置衬底之间的空隙。 
9.根据权利要求1、2和4中任何一项的半导体器件，
其中该衬底是柔性的。
10.一种制造半导体器件的方法，包括以下步骤：
在具有绝缘表面的衬底上形成包含选自由第一金属、第一金属化合物、硅和硅化合物组成的组中的一种物质的第一牺牲层；
在该第一牺牲层上形成非晶硅层；
通过在存在第二金属的情况下对该非晶硅层进行加热或激光照射而使该非晶硅层结晶化；
在结晶化的硅层之上形成包含选自由第三金属和第三金属化合物组成的组中的物质的第二牺牲层；
在该第二牺牲层上形成第一绝缘层；和
通过蚀刻去除该第一牺牲层和该第二牺牲层的至少部分。
11.一种制造半导体器件的方法，包括以下步骤：
在具有绝缘表面的衬底上形成包含第一金属或第一金属化合物的导电层；
在该导电层上形成包含选自由第二金属、第二金属化合物、硅和硅化合物组成的组中的一种物质的第一牺牲层；
在该第一牺牲层上形成非晶硅层；
通过在存在第三金属的情况下对该非晶硅层进行加热或激光照射而使该非晶硅层结晶化；
在结晶化的硅层之上形成包含选自由第四金属和第四金属化合物组成的组中的物质的第二牺牲层；
在该第二牺牲层上形成第一绝缘层；和
通过蚀刻去除该第一牺牲层和该第二牺牲层的至少部分。
12.一种制造半导体器件的方法，包括以下步骤：
在具有绝缘表面的衬底上的第一区域中形成包含选自由第一金属、第一金属化合物、硅和硅化合物组成的组中的一种物质的第一牺牲层； 
在该衬底上的第二区域中和在该第一区域中形成的该第一牺牲层之上形成非晶硅层；
通过在存在第二金属的情况下对该非晶硅层进行加热或激光照射而使该非晶硅层结晶化；
通过在结晶化的硅层之上形成包含选自由第三金属和第三金属化合物组成的组中的物质的层，同时形成该第一区域中的第二牺牲层和该第二区域中的第一导电层；
在该第二牺牲层和该第一导电层之上形成第一绝缘层；和
通过蚀刻去除该第一区域中的该第一牺牲层和该第二牺牲层的至少部分。
13.根据权利要求10和12中任何一项的制造半导体器件的方法，其中该第一金属是钨。
14.根据权利要求10和12中任何一项的制造半导体器件的方法，其中该硅化合物是氧化硅或氮化硅。
15.根据权利要求10和12中任何一项的制造半导体器件的方法，其中该第二金属选自Fe、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au和Ni。
16.根据权利要求10和12中任何一项的制造半导体器件的方法，其中该第三金属是钨。.
17.根据权利要求10和12中任何一项的制造半导体器件的方法，其中该第三金属化合物是导电的。
18.一种制造半导体器件的方法，包括以下步骤：
在具有绝缘表面的衬底上的第一区域中形成包含第一金属或第一金属化合物的第一导电层；
在该第一导电层上形成包含选自由第二金属、第二金属化合物、硅和 硅化合物组成的组中的一种物质的第一牺牲层；
在该衬底上的第二区域中和在该第一牺牲层之上形成非晶硅层；
通过在存在第三金属的情况下对该非晶硅层进行加热或激光照射而使该非晶硅层结晶化；
通过在结晶化的硅层之上形成包含选自由第四金属和第四金属化合物组成的组中的物质的层，同时形成该第一区域中的第二牺牲层和该第二区域中的第二导电层；
在该第二牺牲层和该第二导电层之上形成第一绝缘层；和
通过蚀刻去除该第一区域中的该第一牺牲层和该第二牺牲层的至少部分。
19.根据权利要求11和18中任何一项的制造半导体器件的方法，其中该第一金属是钨。
20.根据权利要求11和18中任何一项的制造半导体器件的方法，其中该第一金属化合物是导电的。
21.根据权利要求11和18中任何一项的制造半导体器件的方法，其中该第二金属是钨。
22.根据权利要求11和18中任何一项的制造半导体器件的方法，其中该硅化合物是氧化硅或氮化硅。
23.根据权利要求11和18中任何一项的制造半导体器件的方法，其中该第三金属选自Fe、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au和Ni。
24.根据权利要求11和18中任何一项的制造半导体器件的方法，其中该第四金属是钨。
25.根据权利要求11和18中任何一项的制造半导体器件的方法，其中该第四金属化合物是导电的。 
CN2006101534336A 2005-05-27 2006-05-26 半导体器件及其制造方法 Expired - Fee Related CN1911779B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-156472 2005-05-27
JP2005156472 2005-05-27
JP2005156472 2005-05-27

Publications (2)

Publication Number Publication Date
CN1911779A CN1911779A (zh) 2007-02-14
CN1911779B true CN1911779B (zh) 2011-04-06

Family

ID=37464028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101534336A Expired - Fee Related CN1911779B (zh) 2005-05-27 2006-05-26 半导体器件及其制造方法

Country Status (3)

Country Link
US (3) US7560789B2 (zh)
KR (1) KR20060122751A (zh)
CN (1) CN1911779B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683429B2 (en) * 2005-05-31 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Microstructure and manufacturing method of the same
US7642612B2 (en) * 2005-06-17 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8053850B2 (en) * 2005-06-30 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Minute structure, micromachine, organic transistor, electric appliance, and manufacturing method thereof
US7820470B2 (en) * 2005-07-15 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of micro-electro-mechanical device
US7732241B2 (en) * 2005-11-30 2010-06-08 Semiconductor Energy Labortory Co., Ltd. Microstructure and manufacturing method thereof and microelectromechanical system
EP1837304A3 (en) 2006-03-20 2012-04-18 Semiconductor Energy Laboratory Co., Ltd. Micromachine including a mechanical structure connected to an electrical circuit and method for manufacturing the same
KR101416512B1 (ko) 2006-05-18 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 미소 구조체, 마이크로머신, 미소 구조체 및 마이크로머신의 제조방법
US7642114B2 (en) 2006-07-19 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Micro electro mechanical device and manufacturing method thereof
JP2008053250A (ja) * 2006-08-22 2008-03-06 Sony Corp 半導体装置の製造方法
KR100769597B1 (ko) 2006-12-06 2007-10-23 주식회사 삼천리제약 (에스)-테트라히드로-3-퓨란올을 이용한1-클로로-3,5-디톨루일-2-데옥시-엘-리보오스 광학순도분석방법
JP4337870B2 (ja) * 2006-12-15 2009-09-30 セイコーエプソン株式会社 Ｍｅｍｓレゾネータ及びｍｅｍｓレゾネータの製造方法
US20080142475A1 (en) * 2006-12-15 2008-06-19 Knowles Electronics, Llc Method of creating solid object from a material and apparatus thereof
US7816166B1 (en) * 2007-03-09 2010-10-19 Silicon Labs Sc, Inc. Method to form a MEMS structure having a suspended portion
US7956429B1 (en) * 2007-08-02 2011-06-07 Rf Micro Devices, Inc. Insulator layer based MEMS devices
KR101541906B1 (ko) * 2007-11-07 2015-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 미소 전기기계식 장치 및 그 제작 방법
US7999335B2 (en) 2007-12-05 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Micromachine and method for manufacturing the same
JP5210901B2 (ja) * 2008-02-06 2013-06-12 株式会社半導体エネルギー研究所 液晶表示装置
US20090298211A1 (en) * 2008-05-28 2009-12-03 Tae-Woong Kim Method for manufacturing flexible display
US8872290B2 (en) * 2008-08-01 2014-10-28 Nxp B.V. Sensing environmental parameter through stress induced in IC
US8432731B2 (en) * 2008-09-29 2013-04-30 Sridhar Kasichainula Magnetically coupled electrostatically shiftable memory device and method
KR101026040B1 (ko) * 2008-11-13 2011-03-30 삼성전기주식회사 박막소자 제조방법
JP5100670B2 (ja) 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
FR2943654B1 (fr) 2009-03-30 2011-08-26 Commissariat Energie Atomique Realisation d'un dispositif micro-electronique comportant un composant nems en silicium monocristallin et un transistor dont la grille est realisee dans la meme couche que la structure mobile de ce composant.
JP5396335B2 (ja) * 2009-05-28 2014-01-22 株式会社半導体エネルギー研究所 タッチパネル
JP2012080165A (ja) * 2010-09-30 2012-04-19 Yamaha Corp コンデンサマイクロホンアレイチップ
JP6008636B2 (ja) * 2012-07-25 2016-10-19 キヤノン株式会社 液体吐出ヘッドの製造方法
KR20140019699A (ko) * 2012-08-07 2014-02-17 삼성디스플레이 주식회사 플렉시블 유기 발광 표시 장치 및 그 제조방법
US9176089B2 (en) 2013-03-29 2015-11-03 Stmicroelectronics Pte Ltd. Integrated multi-sensor module
KR20220059563A (ko) * 2016-10-19 2022-05-10 세키스이가가쿠 고교가부시키가이샤 유기 el 표시 소자용 봉지제
KR20220006153A (ko) 2020-07-07 2022-01-17 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN113192975B (zh) 2021-04-08 2023-12-01 深圳市华星光电半导体显示技术有限公司 显示装置及其制备方法
KR102693377B1 (ko) * 2023-07-28 2024-08-09 한양대학교 산학협력단 무취의 실리콘 게르마늄 식각액 조성물 및 이를 이용한 식각 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6120988A (en) * 1988-06-17 2000-09-19 Genelabs Technologies, Inc. Method of detecting hev infection
US6531331B1 (en) * 2002-07-16 2003-03-11 Sandia Corporation Monolithic integration of a MOSFET with a MEMS device
CN1516257A (zh) * 2003-01-10 2004-07-28 北京大学 一种cmos电路与体硅微机械系统集成的方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61212052A (ja) 1985-03-18 1986-09-20 Nissan Motor Co Ltd 梁構造体を有する半導体装置
US5417111A (en) 1990-08-17 1995-05-23 Analog Devices, Inc. Monolithic chip containing integrated circuitry and suspended microstructure
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
TW295703B (zh) 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
JP2791858B2 (ja) 1993-06-25 1998-08-27 株式会社半導体エネルギー研究所 半導体装置作製方法
US5895933A (en) 1993-06-25 1999-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
US6730549B1 (en) 1993-06-25 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
JPH097946A (ja) 1995-06-26 1997-01-10 Toyota Motor Corp 多結晶シリコン膜の製造方法
US5550090A (en) 1995-09-05 1996-08-27 Motorola Inc. Method for fabricating a monolithic semiconductor device with integrated surface micromachined structures
US5808331A (en) 1995-09-05 1998-09-15 Motorola, Inc. Monolithic semiconductor device having a microstructure and a transistor
US5798283A (en) 1995-09-06 1998-08-25 Sandia Corporation Method for integrating microelectromechanical devices with electronic circuitry
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US7056381B1 (en) 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
JPH09246569A (ja) 1996-03-04 1997-09-19 Toyota Motor Corp シリコン構造体の製造方法とシリコン構造体およびシリコン構造体を備えた加速度センサ
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JPH1048246A (ja) 1996-08-08 1998-02-20 Hitachi Ltd 半導体加速度センサ
JP3566809B2 (ja) 1996-08-12 2004-09-15 株式会社豊田中央研究所 多結晶シリコン薄膜の製造方法および多結晶シリコン薄膜構造体素子
JPH1062447A (ja) 1996-08-19 1998-03-06 Hitachi Ltd 半導体加速度センサおよびその製造方法
CA2225131C (en) * 1996-12-18 2002-01-01 Canon Kabushiki Kaisha Process for producing semiconductor article
JP3592535B2 (ja) 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3590283B2 (ja) 1999-01-13 2004-11-17 日本電信電話株式会社 静電型可動接点素子の製造方法
FI112644B (fi) * 2000-11-10 2003-12-31 Vaisala Oyj Pintamikromekaaninen absoluuttipaineanturi ja menetelmä sen valmistamiseksi
TW523920B (en) 2000-11-18 2003-03-11 Lenghways Technology Co Ltd Integrated multi-channel communication passive device manufactured by using micro-electromechanical technique
DE10065013B4 (de) 2000-12-23 2009-12-24 Robert Bosch Gmbh Verfahren zum Herstellen eines mikromechanischen Bauelements
AU2002365352A1 (en) 2001-11-27 2003-06-10 Corporation For National Research Initiatives A miniature condenser microphone and fabrication method therefor
US6813054B2 (en) * 2002-03-21 2004-11-02 Agere Systems Inc. Micro-electro-mechanical device having improved torsional members and a method of manufacturing therefor
US7253488B2 (en) 2002-04-23 2007-08-07 Sharp Laboratories Of America, Inc. Piezo-TFT cantilever MEMS
US7128783B2 (en) 2002-04-23 2006-10-31 Sharp Laboratories Of America, Inc. Thin-film crystal-structure-processed mechanical devices, and methods and systems for making
US7135070B2 (en) 2002-04-23 2006-11-14 Sharp Laboratories Of America, Inc. Monolithic stacked/layered crystal-structure-processed mechanical, and combined mechanical and electrical, devices and methods and systems for making
US20030196591A1 (en) 2002-04-23 2003-10-23 Hartzell John W. Formation of crystal-structure-processed mechanical, and combined mechanical and electrical, devices on low-temperature substrates
US6860939B2 (en) 2002-04-23 2005-03-01 Sharp Laboratories Of America, Inc. Semiconductor crystal-structure-processed mechanical devices, and methods and systems for making
US7125451B2 (en) 2002-04-23 2006-10-24 Sharp Laboratories Of America, Inc. Crystal-structure-processed mechanical devices and methods and systems for making
US7156916B2 (en) 2002-04-23 2007-01-02 Sharp Laboratories Of America, Inc. Monolithic integrated crystal-structure-processed mechanical, and combined mechanical and electrical devices, and methods and systems for making
US6821342B2 (en) * 2002-10-23 2004-11-23 Medtronic, Inc. Method for forming suspended microstructures
US20040147056A1 (en) 2003-01-29 2004-07-29 Mckinnell James C. Micro-fabricated device and method of making
US7335971B2 (en) 2003-03-31 2008-02-26 Robert Bosch Gmbh Method for protecting encapsulated sensor structures using stack packaging
TWI260104B (en) * 2003-07-25 2006-08-11 Sony Corp MEMS type resonator, method for manufacturing the same, and communication device
US7081647B2 (en) 2003-09-29 2006-07-25 Matsushita Electric Industrial Co., Ltd. Microelectromechanical system and method for fabricating the same
JP4772302B2 (ja) 2003-09-29 2011-09-14 パナソニック株式会社 微小電気機械システムおよびその製造方法
JP4464125B2 (ja) * 2003-12-22 2010-05-19 ソニー株式会社 構造体の作製方法及びシリコン酸化膜エッチング剤
CN101002314A (zh) 2004-08-31 2007-07-18 松下电器产业株式会社 微型机械设备
JP4627676B2 (ja) * 2005-03-31 2011-02-09 シチズン電子株式会社 耐熱性帯電樹脂体を用いたエレクトレットコンデンサマイクロホン及びその製造方法。
US7642612B2 (en) 2005-06-17 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007021713A (ja) 2005-06-17 2007-02-01 Semiconductor Energy Lab Co Ltd 半導体装置、およびその作製方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6120988A (en) * 1988-06-17 2000-09-19 Genelabs Technologies, Inc. Method of detecting hev infection
US6531331B1 (en) * 2002-07-16 2003-03-11 Sandia Corporation Monolithic integration of a MOSFET with a MEMS device
CN1516257A (zh) * 2003-01-10 2004-07-28 北京大学 一种cmos电路与体硅微机械系统集成的方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Andrea E. Franke, John. M. Heck, Tsu-Jae King, Roger T.Howe.Polycrystallline Silicon-Germanium films for integratedmicrosystems.J. Microelectromechanical Sys.12 2.2003,24(3),全文. *
AndreaE.Franke John. M. Heck
James M. Bustillo, Gary K. Fedder, Clark T.-C. Nguyen, RogerT. Howe.Process technology for the modular integration of CMOS andpolysilicon microstructures.Microsystem Technologies1994.1994,24(3),全文. *
江建明, 娄利飞, 汪家友, 杨银堂.单片集成MEMS技术.传感器技术24 3.2005,24(3),全文.
江建明, 娄利飞, 汪家友, 杨银堂.单片集成MEMS技术.传感器技术24 3.2005,24(3),全文. *

Also Published As

Publication number Publication date
US20110312118A1 (en) 2011-12-22
US7560789B2 (en) 2009-07-14
US8455287B2 (en) 2013-06-04
CN1911779A (zh) 2007-02-14
US8008737B2 (en) 2011-08-30
US20090242896A1 (en) 2009-10-01
KR20060122751A (ko) 2006-11-30
US20060270238A1 (en) 2006-11-30

Similar Documents

Publication Publication Date Title
CN1911779B (zh) 半导体器件及其制造方法
JP4519804B2 (ja) 半導体装置の作製方法
CN101041413B (zh) 微机械及其制造方法
CN1899951B (zh) 半导体器件及其制造方法
US7741687B2 (en) Microstructure, semiconductor device, and manufacturing method of the microstructure
US7767543B2 (en) Method for manufacturing a micro-electro-mechanical device with a folded substrate
KR101313123B1 (ko) 미소 구조체 및 그 제조방법
TWI395258B (zh) 微結構以及微機電系統的製造方法
US8087152B2 (en) Manufacturing method of an electromechanical transducer
CN1893142B (zh) 微细结构、微机械、有机晶体管、电器及其制造方法
JP5095244B2 (ja) マイクロマシン、およびその作製方法
JP4907297B2 (ja) 微小構造体及び微小電気機械式装置の作製方法
US8099854B2 (en) Manufacturing method of an electromechanical transducer
US8093088B2 (en) Manufacturing method of micro-electro-mechanical device
JP5178026B2 (ja) 微小構造体、半導体装置、及び微小構造体の作製方法
JP4762621B2 (ja) 微小電気機械式装置の作製方法
JP5084175B2 (ja) 微小構造体、およびその作製方法
JP2007152554A (ja) 半導体装置
JP4995503B2 (ja) 微小電気機械式装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110406

Termination date: 20180526