CN101041413B - 微机械及其制造方法 - Google Patents

微机械及其制造方法 Download PDF

Info

Publication number
CN101041413B
CN101041413B CN200710088154.0A CN200710088154A CN101041413B CN 101041413 B CN101041413 B CN 101041413B CN 200710088154 A CN200710088154 A CN 200710088154A CN 101041413 B CN101041413 B CN 101041413B
Authority
CN
China
Prior art keywords
layer
conductive layer
insulating barrier
semiconductor layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710088154.0A
Other languages
English (en)
Other versions
CN101041413A (zh
Inventor
山口真弓
泉小波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101041413A publication Critical patent/CN101041413A/zh
Application granted granted Critical
Publication of CN101041413B publication Critical patent/CN101041413B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/008—MEMS characterised by an electronic circuit specially adapted for controlling or driving the same
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0742—Interleave, i.e. simultaneously forming the micromechanical structure and the CMOS circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Micromachines (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

电路的半导体元件在栅电极上具有半导体层。半导体元件的半导体层由通过在衬底上进行加热处理或激光照射使非晶硅结晶化而成的包含多晶硅的层构成。所获得的包含多晶硅的层还用作结构体的可动电极等的结构层。因此，可以在同一衬底上同时形成结构体和控制结构体的电路。其结果，可以使微机械小型化。另外，不需要组装或封装，因此可以降低制造成本。

Description

微机械及其制造方法
技术领域
本发明涉及在同一衬底上形成有结构体及具有半导体元件的电路的微机械及其制造方法。
背景技术
微机械还称为MEMS(Micro Electro Mechanical System；微机电系统)或MST(Micro System Technology；微系统技术)，是指将微小的机械结构体和电路融合到一起的综合系统。所述结构体与一般半导体元件不同，它具有三维立体结构，在很多情况下其一部分能够移动。并且，所述结构体能够具有各种各样的功能如传感器、致动器(actuator)、电感器或可变电容器等的无源元件、开关等。另外，上述电路一般由半导体元件组成，它能够控制所述结构体的工作，或者，接收从结构体输出的微小信号进行处理。
另外，微机械可以根据制造方法而分为如下两种：利用硅衬底的结晶各向异性来制造结构体的体微机械(bulk micromachine)；在各种衬底上层叠薄膜来制造立体结构体的表面微机械(surfacemicromachine)(参照专利文件1)。尤其是在表面微机械中，可以在同一衬底上形成结构体及电路，因此，尤其是在美国，正积极进行研究。
[专利文件1]日本专利第3590283号公报
构成微机械的结构体由三维立体结构组成，其中包括固定于衬底上的部分、部分地固定于衬底而能够移动的部分、以及形成在所述两个部分之间的空间部分。为了使结构体具有空间部分，暂时形成用来形成空间部分的形状的层(称为牺牲层)，最后需要进行称为牺牲层蚀刻的工序，以去除该牺牲层。这与一般半导体元件的制造工序不同，因此，在很多情况下，通过不同工序在不同衬底上分别制造构成电路的半导体元件和结构体。然后，在很多情况下，在分别制造半导体元件和结构体之后，通过贴合两个衬底、或者组装在一个封装中实现连接使它们成为一体，以制造微机械。
但是，在采用如上所述那样分别制造半导体元件和结构体的方法的情况下，实现微机械的小型化及降低制造成本是非常难的。现在，被要求在同一衬底上形成结构体和电路来谋求小型化及低成本化。因此，本发明的目的在于提供一种在同一衬底上形成有结构体及电路的微机械。另外，本发明的目的在于提供一种所述微机械的制造方法。
发明内容
为了解决上述问题，本发明的微机械的特征在于使用包含多晶硅的层制造结构体。例如，通过热结晶化处理或激光结晶化处理，以形成所述多晶硅。另外，也可以使用金属进行热结晶化处理或激光结晶化处理，以形成多晶硅。这种多晶硅例如可以形成在具有绝缘表面的衬底如玻璃衬底上，其薄膜的强度高，因此可以用作结构体。另外，通过将所述多晶硅用于半导体元件的半导体层，可以改善半导体元件的电特性。像这样，通过使用多晶硅形成结构体及半导体元件，可以制造在同一衬底上形成有结构体及电路的微机械。
以下说明微机械及构成微机械的结构体。本发明的微机械包括具有选择性地形成的空间部分并具有三维立体结构的结构体、以及用来控制该结构体或者检测来自结构体的输出的电路。结构体具有夹着空间部分且彼此相对的两个电极，其中一个是固定于衬底上而不能移动的固定电极(在本说明书中，也称为第一导电层)，而另一个是部分地固定于衬底上而能够移动的可动电极(在本说明书中，也称为第二导电层)。另外，能够移动的第二导电层有可能由单层组成，但是也可以通过在第二导电层上下层叠绝缘层或半导体层等来构成能够移动的部分。在本说明书中，将这种第二导电层或绝缘层由单层或叠层构成的能够移动的层称为结构层。另外，所述结构体所具有的空间部分是首先形成牺牲层以形成空间形状，最后去除牺牲层而形成的。通过蚀刻来去除所述牺牲层，在本说明书中，将这种工序称为牺牲层蚀刻。
所述结构体的结构层在很多情况下能够在空间部分内移动。这里，结构层的动作包括如下情况：在某一个或更多个点连接到衬底并被衬底支撑的状态下，在上下方向(垂直于衬底的方向)、左右方向(平行于衬底的方向)上移动，或者，以某个轴为中心旋转。
本发明的微机械包括设置在绝缘性表面上的电路、以及电连接到所述电路的结构体，其中所述结构体包括半导体层及空间部分，结构体的空间部分形成在所述绝缘性表面和半导体层之间，并且所述结构体的半导体层是包含多晶硅的层。
包含多晶硅的层可以具有多晶硅和非晶硅的叠层结构。另外，包含多晶硅的层可以具有层叠选自多晶硅、非晶硅、以及硅和金属的化合物中的任何两种或更多的层而形成的叠层结构。另外，包含多晶硅的层可以具有层叠结晶生长方向不同的多晶硅而形成的叠层结构。另外，包含多晶硅的层可以具有结晶结构的一部分不同的区域。
本发明的微机械的电路包括半导体元件。半导体元件在栅电极上具有半导体层，另外，可以在半导体层的上方具有其他栅电极。
本发明的微机械可以包括与所述绝缘表面相对置的对置衬底。在对置衬底上设有保护层或导电层。另外，保护层形成在没有设置所述结构体的区域中。
本发明的微机械的制造方法之一具有如下特征：在衬底上，形成第一导电层及在所述第一导电层上的第一牺牲层。形成具有导电性的膜并将它加工为预定的形状，以形成栅电极以及在所述第一牺牲层上的第二牺牲层。在所述栅电极上形成第一绝缘层。形成包含硅的膜并将它加工为预定的形状，以隔着所述第一绝缘层在所述栅电极上形成半导体层并在所述第二牺牲层上形成结构层。去除所述第一牺牲层的一部分及所述第二牺牲层。
本发明的微机械的制造方法之一具有如下特征：在衬底上，形成第一导电层及所述第一导电层上的第一牺牲层。形成具有导电性的膜并将它加工为预定的形状，以形成栅电极以及在所述第一牺牲层上的第二牺牲层。在所述栅电极上形成第一绝缘层。形成包含硅的膜并将它加工为预定的形状，以隔着所述第一绝缘层在所述栅电极上形成半导体层并在所述第二牺牲层上形成结构层。在所述半导体层及所述结构层上形成第二绝缘层，并在所述第二绝缘层上形成第二导电层。去除所述第二绝缘层的一部分来暴露所述第一牺牲层及所述第二牺牲层的一部分，并去除所述第一牺牲层的一部分及所述第二牺牲层。
本发明的微机械的制造方法之一具有如下特征：在衬底上，形成第一导电层及所述第一导电层上的第一牺牲层。形成具有导电性的膜并将它加工为预定的形状，以形成栅电极并在所述第一牺牲层上形成第二牺牲层。在所述栅电极上形成第一绝缘层。形成包含硅的膜并将它加工为预定的形状，以隔着所述第一绝缘层在所述栅电极上形成半导体层并在所述第二牺牲层上形成结构层，然后，形成具有导电性的膜并将它加工为预定的形状，以在所述半导体层及所述结构层上分别形成第二导电层。去除所述第一牺牲层的一部分及所述第二牺牲层。另外，在所述制造方法中，所述半导体层是由非晶半导体或包含微晶的半导体、以及添加有杂质的半导体构成的叠层。
本发明的微机械的制造方法之一具有如下特征：在衬底上，层叠第一导电层及第一牺牲层，然后，形成具有导电性的膜并将它加工为预定的形状，以形成栅电极并在所述第一牺牲层上形成第二牺牲层。在所述栅电极上形成第一绝缘层。形成包含硅的膜并将它加工为预定的形状，以隔着所述第一绝缘层在所述栅电极上形成半导体层并在所述第二牺牲层上形成结构层。形成具有导电性的膜并将它加工为预定的形状，以在所述半导体层及所述结构层上分别形成第二导电层，并在所述第二导电层上形成第二绝缘层。在所述第二绝缘层上形成第三导电层，然后，去除所述第二绝缘层的一部分来暴露所述第一牺牲层及所述第二牺牲层的一部分，并去除所述第一牺牲层的一部分及所述第二牺牲层。另外，所述半导体层也可以是由非晶半导体或包含微晶的半导体、以及添加有杂质的半导体构成的叠层。
本发明的微机械的制造方法之一具有如下特征：在衬底上，形成第一导电层及第一栅电极。在所述第一栅电极上形成第一绝缘层，然后，在所述第一导电层上和隔着所述第一绝缘层在所述第一栅电极上分别形成半导体层。在所述第一栅电极上的半导体层上形成第二绝缘层，然后，形成具有导电性的膜并将它加工为预定的形状，以在所述第一导电层上的半导体层上形成第二导电层并在所述第一栅电极上的半导体层上形成第二栅电极。去除所述第一导电层的一部分、或所述第二导电层的一部分或全部。
本发明的微机械的制造方法之一具有如下特征：在衬底上，形成第一导电层及第一栅电极。在所述第一栅电极上形成第一绝缘层，然后，在所述第一导电层上和隔着所述第一绝缘层在所述第一栅电极上分别形成半导体层。在所述第一栅电极上的半导体层上形成第二绝缘层。形成具有导电性的膜并将它加工为预定的形状，以在所述第一导电层上的半导体层上形成第二导电层并在所述第一栅电极上的半导体层上形成第二栅电极，然后，去除在所述第一导电层上的半导体层。
本发明的微机械的制造方法之一具有如下特征：在衬底上，形成第一导电层及第一栅电极，并在所述第一栅电极上形成第一绝缘层。在所述第一导电层上和隔着所述第一绝缘层在所述第一栅电极上分别形成半导体层。在所述第一栅电极上的半导体层上形成第二绝缘层。形成具有导电性的膜并将它加工为预定的形状，以在所述第一导电层上的半导体层上形成第二导电层并在所述第一栅电极上的半导体层上形成第二栅电极。在所述第二导电层及所述第二栅电极上形成第三绝缘层，然后，在所述第三绝缘层上形成第三导电层。去除所述第三绝缘层的一部分来暴露所述第一导电层或所述第二导电层的一部分，并去除所述第一导电层的一部分、或所述第二导电层的一部分或全部。
本发明的微机械的制造方法之一具有如下特征：在衬底上，形成第一导电层及第一栅电极，并在所述第一栅电极上形成第一绝缘层。在所述第一导电层上和隔着所述第一绝缘层在所述第一栅电极上分别形成半导体层。在所述第一栅电极上的半导体层上形成第二绝缘层。形成具有导电性的膜并将它加工为预定的形状，以在所述第一导电层上的半导体层上形成第二导电层并在所述第一栅电极上的半导体层上形成第二栅电极。在所述第二导电层及所述第二栅电极上形成第三绝缘层，然后，在所述第三绝缘层上形成第三导电层。去除所述第三绝缘层的一部分来暴露所述第一导电层上的半导体层的一部分，并去除所述第一导电层上的半导体层。
在本发明中，在同一衬底上形成有结构体和具有半导体元件的电路，因此可以提供小型的微机械。另外，在本发明的制造方法中，可以在同一衬底上同时形成结构体和具有半导体元件的电路，因此可以使整个微机械小型化。另外，通过在同一衬底上形成，不需要组装或包装，因此可以降低制造成本。
在本发明中，通过使用在衬底上进行结晶化处理而成的多晶硅作为结构体的结构层及半导体元件的半导体层，可以在同一衬底上形成强度高的结构体、以及元件特性优良的半导体元件。通过使用镍(Ni)等的金属元素使硅结晶化，可以在低温下将该多晶硅形成在玻璃等的低熔点衬底上。另外，通过层叠具有各种性质的硅如非晶硅或所述多晶硅等、以及硅和金属的化合物，可以调整结构层的硬度或弹簧常数等，因而可以制造具有所希望的性质的结构层。
附图说明
图1A和1B是说明本发明的微机械的制造方法的图；
图2A和2B是说明本发明的微机械的制造方法的图；
图3A和3B是说明本发明的微机械的制造方法的图；
图4A和4B是说明本发明的微机械的制造方法的图；
图5A和5B是说明本发明的微机械的制造方法的图；
图6A和6B是说明本发明的微机械的制造方法的图；
图7A和7B是说明本发明的微机械的制造方法的图；
图8A和8B是说明本发明的微机械的制造方法的图；
图9A至9D是说明本发明的微机械的制造方法的图；
图10是说明本发明的微机械的制造方法的图；
图11A至11C是说明本发明的微机械的制造方法的图；
图12A和12B是说明本发明的微机械的制造方法的图；
图13A和13B是说明本发明的微机械的制造方法的图；
图14A和14B是说明本发明的微机械的制造方法的图；
图15A和15B是说明本发明的微机械的制造方法的图；
图16A和16B是说明本发明的微机械的制造方法的图；
图17A和17B是说明本发明的微机械的制造方法的图；
图18A和18B是说明本发明的微机械的制造方法的图；
图19A和19B是说明本发明的微机械的制造方法的图；
图20A至20C是说明本发明的微机械的制造方法的图；
图21A至21E是说明本发明的微机械的制造方法的图；
图22A至22D是说明本发明的微机械的制造方法的图；
图23是说明本发明的微机械的图；
图24A至24C是说明本发明的微机械的图；
图25A和25B是说明构成本发明的微机械的结构体的图。
具体实施方式
以下参照附图说明本发明的实施方式。注意，本发明不局限于以下所说明的内容。本领域人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种各样的形式，而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下实施方式所记载的内容中。此外，当参照附图说明本发明的结构时，即使附图互不相同，也有可能使用同一标号表示同一部分。
实施方式1
在本实施方式中，参照图1A至图5B说明在同一衬底上制造微机械所具有的结构体、以及电连接到结构体的电路的方法。在附图中，上面一侧示出俯视图，而下面一侧示出沿俯视图中的O-P截取的截面图。另外，在本实施方式中，为了方便起见，以制造构成电路的半导体元件的工序为代表来表示电路的制造工序。这一点与其他实施方式相同。
<关于衬底101>
本发明的微机械所具有的结构体及半导体元件可以形成在具有绝缘性的衬底上。这里，作为具有绝缘性的衬底，可以举出例如玻璃衬底、石英衬底、塑料衬底等。另外，还可以使用金属等的具有导电性的衬底、或硅、锗、或硅和锗的化合物等的具有半导体特性的衬底。在这种情况下，虽然可以使用衬底而不需任何改变，但是也可以首先在衬底表面上形成具有绝缘性的层再使用衬底。
例如，通过将结构体及半导体元件形成在像塑料那样薄且柔软的衬底上，可以制造高柔软性且薄的微机械。另外，在使用玻璃衬底制造结构体及半导体元件的情况下，可以从背面对衬底进行抛光来使衬底减薄，以形成薄型的微机械。
<关于基底层102>
在本实施方式中，在具有绝缘性表面的衬底101上形成用作基底的层102(参照图1A的下图)。可以使用氧化硅、氮化硅、或氧氮化硅等的具有绝缘性的层形成基底层102。另外，可以使用所述材料以单层形成基底层102，或者，可以层叠多种材料形成基底层102。本实施方式表示基底层102由两层层叠成的例子。
作为基底层102的第一层，可以使用等离子体CVD法形成以SiH4、NH3、N2O、及H2为反应气体而形成的氧氮化硅层，其厚度为10至200nm(优选为50至100nm)。在本实施方式中，形成50nm厚的氧氮化硅层。接着，作为第二层的基底层102，可以使用等离子体CVD法来层叠以SiH4及N2O为反应气体而形成的氧氮化硅层，其厚度为50至200nm(优选为100至150nm)。在本实施方式中，形成100nm厚的氧氮化硅层。
<关于第一导电层103>
接着，在所述基底层102上形成导电层的膜并将它加工为预定的形状，以形成用来驱动结构体的第一导电层103。使用溅射法或CVD法等将金属、硅等的元素或化合物如钽、氮化钽等形成构成第一导电层103的导电层。然后，使用光刻法形成抗蚀剂掩模，并进行蚀刻来加工。这里，作为蚀刻，优选采用加工速度高且能够在垂直于衬底的方向上对层进行加工的各向异性的干法蚀刻。
<第一牺牲层104>
接着，在第一导电层103上形成构成第一牺牲层104的层并将它加工为预定的形状，以形成第一牺牲层104。作为用作第一牺牲层104的层，使用溅射法或CVD法等将金属、硅等的元素或化合物如钨、氮化硅等形成膜。然后，像上述第一导电层103那样，使用光刻法形成抗蚀剂掩模，并进行蚀刻来加工。
这里，也可以对第一导电层103及第一牺牲层104同时进行加工。在这种情况下，连续形成构成第一导电层103及第一牺牲层104的层，然后使用光刻法形成抗蚀剂掩模，进行蚀刻并以自对准方式同时进行加工。像这样，通过对两个层同时进行加工，可以减少中间掩模(也称为光掩模)个数，并降低微机械的制造成本。本实施方式表示对第一导电层103及第一牺牲层104同时进行加工的例子(参照图1A)。
这里，第一牺牲层104的厚度取决于如第一牺牲层104的材料、结构体的结构及工作方法、牺牲层蚀刻的方法等各种因素。例如，若第一牺牲层104太薄，则当进行牺牲层蚀刻时蚀刻剂不扩散，因此会发生不能蚀刻位于结构层之下的牺牲层的问题。若牺牲层薄，则发生在进行牺牲层蚀刻之后结构层的下面接触衬底表面(也称为屈曲(buckling)或粘附(sticking))的现象。另外，若牺牲层太厚，则产生在利用静电引力使结构体工作时的驱动电压非常高或者根据情况而不能实现驱动的问题。
鉴于所述因素，例如，当利用形成在衬底上的导电层和结构层之间的静电引力驱动结构体时，第一牺牲层104的厚度为0.5μm至4μm(包括0.5μm和4μm)，更优选为1μm至2.5μm。
作为用来形成第一牺牲层104的材料，优选使用满足如下条件的材料：对于该材料，存在蚀刻第一牺牲层104但不容易蚀刻第一导电层103或其他不去除的层的蚀刻剂。
<关于栅电极105和第二牺牲层106>
接着，在基底层102上形成构成半导体元件的栅电极105，并在第一牺牲层104上形成用来形成结构体的第二牺牲层106。作为构成栅电极105及第二牺牲层106的材料，使用溅射法或CVD法等形成钼或钨等的具有导电性的金属或化合物。然后，像上述第一牺牲层104那样，使用光刻法并进行蚀刻来对形成的导电层进行加工(参照图1B)。
例如，即使第一牺牲层104的内部应力强，并与基底层102或第一导电层103之间的附着性不良好(容易剥离)，也可以反复进行牺牲层材料的成膜和蚀刻来增加牺牲层的厚度。在本实施方式中，表示为了增加牺牲层的厚度而将形成牺牲层的工序分成两个步骤(第一牺牲层104及第二牺牲层106)的例子。另外，本实施方式还表示同时形成第二牺牲层106和栅电极105的例子。
作为形成第二牺牲层106及栅电极105的材料，优选使用与第一牺牲层104相同的材料，或者，使用能够使用与第一牺牲层104相同的方法进行蚀刻的材料。例如，若使用同一材料形成第一牺牲层104及第二牺牲层106，只要进行一次的牺牲层蚀刻即可，因此可以减少工序数量。但是，例如也可以根据与形成在牺牲层之上或之下的层之间的紧贴性等的条件使用不同的材料形成牺牲层。在这种情况下，只要将为了形成结构体而进行的牺牲层蚀刻工序分成两个步骤即可。在本实施方式中，表示使用同一材料形成第一牺牲层104、第二牺牲层106及栅电极105的例子。
通过蚀刻(尤其是各向异性干法蚀刻)对第一导电层103、第一牺牲层104、栅电极105、以及第二牺牲层106进行加工。作为各向异性干法蚀刻的例子，可以使用ICP(Inductively Coupled Plasma；感应耦合等离子体)蚀刻法。此时，通过适当地调整蚀刻条件(施加到线圈型的电极上的电功率、施加到衬底101一侧的电极上的电功率、衬底101一侧的电极温度等)，可以改善加工性。此外，作为对第一牺牲层104、第二牺牲层106、以及栅电极105进行加工的蚀刻用气体，可以适当地使用以Cl2、BCl3、SiCl4或CCl4等为代表的氯系气体、以CF4、SF6或NF3等为代表的氟系气体或O2。
另外，通过调整所述蚀刻条件，也可以将第一牺牲层104、栅电极105及第二牺牲层106加工为如具有锥形角度的梯形等(参照图2A)预定的形状。这里，锥形角度指的是衬底和层截面所形成的角度为钝角的角度(图2A中的标号a所示的角度)，具有锥形角度的层的截面为梯形。另外，为了改善这种蚀刻的加工性，也可以使用不同材料层叠形成第一牺牲层104的层和形成栅电极105及第二牺牲层106的层。像这样，通过将第一牺牲层104、栅电极105及第二牺牲层106形成为具有锥形角度的形状，可以一致地形成位于台阶上的层。
在图2A中，将第一牺牲层104、栅电极105及第二牺牲层106加工为具有锥形角度的形状，但是不需要在所有层中形成锥形角度。例如，也可以只将第一牺牲层104加工为具有锥形角度的形状，或者，也可以在栅电极105及第二牺牲层106中形成锥形角度，而不在第一牺牲层104中形成锥形角度。
另外，如图2B所示，可以以单层形成牺牲层。在这种情况下，可以在形成第一导电层103及第一牺牲层104的同时，形成栅电极105。像这样，通过以单层形成牺牲层，形成牺牲层所需要的中间掩模(光掩模)减少了一层，因此可以减少成膜及加工的工序数量。
<关于第一绝缘层107>
接着，如图1B所示，在栅电极105及第二牺牲层106上形成第一绝缘层107。在半导体元件中，第一绝缘层107用作栅绝缘层。与以上所说明的基底层102相同，可以使用等离子体CVD法或溅射法等形成氧化硅、氮化硅等的包含硅的材料作为第一绝缘层107。例如，作为第一绝缘层107，可以使用等离子体CVD法形成115nm厚的氧氮化硅层(组成比Si＝32％，O＝59％，N＝7％，H＝2％)。但是，所述第一绝缘层107不局限于氧氮化硅层，也可以使用由单层或叠层构成的其他包含硅的绝缘层。
另外，作为第一绝缘层107的材料，可以使用具有高介电常数的金属氧化物如铪(Hf)氧化物或钛(Ti)氧化物等。通过使用这种高介电常数材料形成第一绝缘层107，可以利用低电压驱动半导体元件，因此可以制造低耗电量的微机械。
另外，可以进行高密度等离子体处理来形成第一绝缘层107。高密度等离子体处理是如下等离子体处理：等离子体密度为1×1011cm-3或更大，优选为1×1011cm-3至9×1015cm-3，并使用高频如微波(例如，频率为2.45GHz)。若以这种条件产生等离子体，则电子温度为0.2eV至2eV。关于这种低电子温度的高密度等离子体，活性种的运动能量低，因此等离子体损伤少，因而可以形成缺陷少的层。
将衬底配置于能够实现这种等离子体处理的成膜室中，并将用来产生等离子体的电极、即所谓的天线与被形成体之间的距离设定为20mm至80mm，优选为20mm至60mm，以进行成膜处理。这种高密度等离子体处理能够实现低温工艺(衬底温度为400℃或更低)，因此可以使用耐热性低的玻璃或塑料作为衬底101。
可以采用氮气氛或氧气氛作为这种绝缘层的成膜气氛。典型地，氮气氛是氮和稀有气体的混合气氛、或氮、氢、以及稀有气体的混合气氛。作为稀有气体，可以使用氦、氖、氩、氪、以及氙中的至少一种。另外，典型地说，氧气氛是氧和稀有气体的混合气氛，或氧、氢、以及稀有气体的混合气氛，或一氧化二氮和稀有气体的混合气氛。作为稀有气体，可以使用氦、氖、氩、氪、以及氙中的至少一种。
通过高密度等离子体处理而形成的绝缘层对其他膜的损伤少，并且所述绝缘层致密，因此可以改善与已形成的绝缘层接触的界面状态。例如，如果通过进行高密度等离子体处理使半导体层氧化或氮化来形成第一绝缘层107，则可以改善与形成在绝缘层上的半导体层之间的界面状态。其结果，可以提高半导体元件的电特性。另外，通过像这样在结构体层上形成绝缘层，可以减少对构成结构体的层等带来的损伤，因此可以保持结构层的强度。另外，不仅在形成第一绝缘层107的情况下，而且在形成基底层102或其他绝缘层的情况下也可以进行高密度等离子体处理。
<关于半导体层109、结构层108>
接着，在第一绝缘层107上形成用作构成半导体元件的半导体层109及构成结构体的结构层108的半导体，并将它加工为预定的形状(参照图3A)。可以使用包含硅的材料形成半导体层109及结构层108。作为包含硅的材料，可以举出硅、包含0.01至4.5atomic％左右的锗的硅锗等。在本发明中，形成非晶半导体层再进行加热处理来使它结晶化来形成结晶半导体层。作为加热处理，可以举出使用了加热炉的加热、激光照射、或使用从灯发射的光代替激光的光照射(也称为灯退火)等，也可以组合这些来使用。
结构层108的材料及膜厚取决于各种因素如第一牺牲层104及第二牺牲层106的厚度、结构层108的材料、结构体的结构、或牺牲层蚀刻的方法等。例如，若使用内部应力的分布差异大的物质作为结构层108的材料，则结构层108弯曲。但是，也可以利用这种结构层108的弯曲构成结构体。在本实施方式中，同时形成结构层108和半导体层109，因此使用具有结晶性的半导体层形成结构层108。
另外，若形成厚度厚的结构层108，则发生内部应力分布，这成为弯曲或屈曲的原因。相反，若结构层108的厚度薄，则有在进行牺牲层蚀刻时因所使用的溶液的表面张力而使结构体屈曲的问题。例如，在像本实施方式那样使用半导体层制造结构层108的情况下，结构层108的厚度优选为0.5μm至10μm。
当采用激光照射进行用来使非晶半导体层结晶化来形成具有结晶性的半导体层的加热处理时，可以使用连续振荡型激光束(CW激光束)或脉冲振荡型激光束(脉冲激光束)。作为激光器，可以使用选自如下激光器中的一种或多种：Ar激光器、Kr激光器、受激准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、变石激光器、Ti：蓝宝石激光器、铜蒸汽激光器、以及金蒸汽激光器。通过照射这种激光束的基波、以及该基波的二次谐波至四次谐波的激光束，可以获得大粒径结晶。例如，可以使用Nd:YVO4激光器(基波为1064nm)的二次谐波(532nm)或三次谐波(355nm)。此时，激光束的能量密度需要为0.01至100MW/cm2左右(优选为0.1至10MW/cm2)。另外，将扫描速度设定为10至2000cm/sec左右来进行照射。
此外，也可以照射连续振荡型激光器的基波的激光束和连续振荡型激光器的高次谐波的激光束，或者，也可以照射连续振荡型激光器的基波的激光束和脉冲振荡型激光器的高次谐波的激光束。通过照射多种激光束，可以补偿能量。
另外，也可以使用如下脉冲振荡型激光器，该激光器利用能够在从半导体层因激光而被熔化到固化的期间照射下一个脉冲的激光的振荡频率使光束振荡。通过照射以这种频率振荡的激光束，可以获得在扫描方向上连续生长的结晶粒。具体地说，激光束的振荡频率是10MHz或更大的、使用明显高于通常使用的几十Hz到几百Hz的频带的频带。
在使用加热炉作为其他加热处理的情况下，对非晶半导体层以400至550℃进行2至20小时的加热。此时，温度优选在400到550℃范围内设定为多个阶段并逐渐增加温度。通过进行最初的400℃左右的低温加热工序，非晶半导体中的氢等释放出来，因此，可降低由结晶化导致的膜粗糙度。另外，优选将促进硅的结晶化的金属元素如Ni形成在非晶半导体层上，因为可以降低加热温度。作为金属元素，也可以使用Fe、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au等的金属。另外，除了加热处理之外，还可以使用上述激光器照射激光束以形成结晶半导体层。
另外，促进结晶化的金属元素成为微机械的污染源，因此也可以在进行结晶化处理之后去除所述金属元素。在这种情况下，可以在通过加热处理或激光照射实现结晶化之后，在半导体层上形成用作吸杂装置的层，并进行加热，以使金属元素移动到吸杂装置中。可以使用多晶半导体层或添加有杂质的半导体层作为吸杂装置。例如，可以在半导体层上形成添加有惰性元素如氩等的多晶半导体层，将它用作吸杂装置。通过添加惰性元素，可以使多晶半导体层扭曲，并可以通过利用扭曲更有效地捕获金属元素。另外，也可以形成添加有磷等的元素的半导体层来捕获金属元素。可以使用硅作为用作吸杂装置的半导体层的材料。
另外，结构层108及半导体层109也可以是在非晶硅中具有微小的结晶粒的硅层。例如，通过使用CVD法并适当地选择硅的成膜条件，可以形成半径为几十nm至几μm的结晶粒。另外，以上说明了进行高密度等离子体处理形成上述第一绝缘层107的方法，但是也可以对如上所述那样实现结晶化的半导体层进行高密度等离子体处理。通过进行高密度等离子体处理，可以对半导体层表面进行改性处理。其结果，能够改善界面状态，并提高半导体元件的电特性。
<关于形成杂质区域>
接着，将杂质元素添加到构成半导体元件的半导体层109中，以形成N型杂质区域110及P型杂质区域111。另外，也可以将构成结构体的结构层108设定为N型杂质区域或P型杂质区域，或者，也可以不将杂质元素添加到结构层108中。这里，示出了将结构层108设定为N型杂质区域的例子。可以使用光刻法选择性地形成抗蚀剂掩模，并添加杂质元素，以形成杂质区域。
作为添加杂质元素的方法，可以使用离子掺杂法或离子注入法。典型地，使用磷(P)或砷(As)作为赋予N型的杂质元素，并使用硼(B)作为赋予P型的杂质元素。优选以1×1020至1×1021/cm3的浓度范围将赋予N型的杂质元素及赋予P型的杂质元素分别添加到N型杂质区域及P型杂质区域。
在形成杂质区域之后，进行加热处理、红外线照射、或激光照射，以使杂质元素活化。特别地，如果在室温至300℃的气氛下从表面或背面使用受激准分子激光器使杂质元素活化，则能够有效地进行活化处理。通过进行这种活化处理，也可以同时恢复对第一绝缘层107的等离子体损伤或对第一绝缘层107和半导体层109之间的界面的等离子体损伤。另外，也可以照射YAG激光器的二次谐波来进行活化处理。YAG激光器是优选的活化方法，因为它需要很少的维护。
另外，也可以覆盖半导体层109及结构层108地形成由绝缘层如氧氮化硅层或氧化硅层等构成的钝化层，并进行氢化。氢化是利用包含在钝化层中的氢终结因添加杂质元素而产生的半导体层109的悬空键的处理。另外，还可以同时进行上述杂质区域的活化处理。所述氢化可以是通过如下方法而进行的：例如，在半导体层109及结构层108上使用等离子体CVD法形成100nm厚的氧氮化硅层，然后，使用洁净炉以300至550℃进行1至12小时的加热，以使半导体层109氢化。另外，也可以在氮气氛中以410℃进行1小时的加热。
通过进行上述工序，形成N型半导体元件112和P型半导体元件113(参照图3B)。在本实施方式中，形成N型半导体元件112及P型半导体元件113，但是也可以使用这些的任何一种形成电路。像这样，通过使用N型半导体元件112或P型半导体元件113中的任何一种形成电路，可以减少用来进行光刻处理的中间掩模(光掩模)个数，并减少制造工序。这里，形成晶体管，具体地说，形成底栅极型薄膜晶体管作为半导体元件112及113。
<第二绝缘层114>
接着，在N型半导体元件112、P型半导体元件113、结构层108、以及牺牲层104及106上形成第二绝缘层114(参照图3B的下图)。可以使用具有绝缘性的无机化合物或有机化合物等形成第二绝缘层114。可以使用所述具有使性的材料形成由单层组成的所述第二绝缘层114，或者也可以层叠两层或更多个层形成所述第二绝缘层114。该第二绝缘层114具有使第一导电层103和形成在上层中的布线绝缘并降低寄生电容的功能。另外，第二绝缘层114还可以用作结构体的一部分。
作为形成第二绝缘层114的无机材料，可以使用氧化硅、氮化硅。另外，作为有机材料，可以使用聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂或苯并环丁烯、硅氧烷、聚硅氮烷。此外，硅氧烷树脂相当于其骨架结构由硅(Si)和氧(O)的键构成且包含Si-O-Si键的树脂。作为硅氧烷树脂的取代基，可以使用至少包含氢的有机基(例如烷基、芳香烃)、或氟基。另外，使用包含硅(Si)和氮(N)的键的聚合物材料作为起始原料形成聚硅氮烷。
<关于第一接触孔115>
接着，蚀刻第二绝缘层114来形成第一接触孔115(参照图3B)。此时，可以适当地使用干法蚀刻处理或湿法蚀刻处理作为蚀刻处理。在本实施方式中，示出了进行各向异性干法蚀刻来形成第一接触孔115的例子。
<关于第二导电层116>
接着，在第二绝缘层114及第一接触孔115上形成第二导电层116。为了形成第二导电层116，形成由具有导电性的铝(Al)、钛(Ti)、钼(Mo)、钨(W)或硅(Si)等元素或它们的化合物等构成的层，并对该层使用与如上所述的其他层相同的方法进行加工来形成。第二导电层116不仅连接到半导体元件112及113来形成源电极或漏电极，而且还电连接结构体及半导体元件(参照图3B的下图。为了使附图更清晰，只在截面图中示出第二导电层116)。
这里，在第二导电层116是因弯折而具有角的图案的情况下，优选将所述角部加工为具有圆度的形状。通过进行这种处理，可以抑制因层的角部剥落而产生灰尘，或者，可以有效地清洗衬底上的灰尘。在使用金属或金属化合物形成第一牺牲层104、第二牺牲层106、以及栅电极等，或者，对厚度厚的层进行加工的情况下，优选采用这种处理。
另外，在形成第一接触孔115并形成第二导电层116的工序中，也可以同时进行某种加工，以形成结构体。例如，在形成第一接触孔115的同时，进行蚀刻来去除位于第一牺牲层104及第二牺牲层106上部的第二绝缘层114，并在结构层108上部形成第二导电层116，或者，通过蚀刻使结构层108的一部分减薄或者去除结构层108的一部分。
<关于开口部117>
接着，在位于第一牺牲层104、第二牺牲层106、以及结构层108上的第二绝缘层114中形成开口部117，以进行牺牲层蚀刻(参照图4A)。可以通过激光加工或干法蚀刻、湿法蚀刻等形成开口部117。在本实施方式中，示出了像第一接触孔115那样通过各向异性干法蚀刻形成开口部117的例子。
开口部117是为了去除牺牲层来制造结构体而形成的。因此，以分别暴露第一牺牲层104及第二牺牲层106的一部分的方式去除第二绝缘层114来形成开口部117。此时，例如，在如图4A和4B所示那样第一牺牲层104的端部或结构层的端部和第二导电层116通过第一接触孔115电连接的情况下，优选以保留所述连接部分及其周边的方式形成开口部117。
<关于第三绝缘层(集成电路的保护)>
另外，在形成开口部117之前，也可以在第二绝缘层114及第二导电层116上形成第三绝缘层，以保护形成在衬底上的半导体元件。与第二绝缘层114同样，可以使用具有绝缘性的无机化合物或有机化合物(典型地是感光性PI(聚酰亚胺)、丙烯酸等的树脂)等形成第三绝缘层。可以在形成第三绝缘层之后形成所述开口部117。在本实施方式中，示出了不形成所述第三绝缘层的例子。
<关于牺牲层蚀刻>
接着，通过开口部117进行蚀刻来去除第一牺牲层104及第二牺牲层106(参照图4A的下图)。另外，图4B表示沿图4A中的线段QR截取的在进行牺牲层蚀刻之后的截面。像这样，通过开口部117去除第一牺牲层104及第二牺牲层106，来形成能够移动的结构层108、以及在衬底和结构层之间的空间部分118，因此可以制造结构体119。根据牺牲层及结构层的种类适当地使用蚀刻剂，并通过湿法蚀刻或干法蚀刻进行牺牲层蚀刻。
例如，在第一牺牲层104及第二牺牲层106由钨(W)构成的情况下，可以进行使用了过氧化氢氨水作为蚀刻剂的湿法蚀刻来进行牺牲层蚀刻。这里，过氧化氢氨水是以1∶2的比率混合了28％的氨溶液和31％的过氧化氢水的溶液。另外，在第一牺牲层104及第二牺牲层106由包含二氧化硅的材料构成的情况下，可以使用氢氟酸或以1∶7的比率混合了氢氟酸49％水溶液和氟化铵的缓冲氢氟酸。另外，虽然在本实施方式中未被示出，但是在第一牺牲层104及第二牺牲层106由包含硅的材料构成的情况下，可以使用磷酸、诸如KOH、NaOH、CsOH等的碱金属的氢氧化物、NH4OH、肼、EPD(乙二胺、邻苯二酚和水的混合物)、四甲基氢氧化铵(TMAH)溶液、异丙醇(IPA)溶液等。
为了制造微机械所具有的结构体，需要上述牺牲层蚀刻的工序。因此，需要选择第一牺牲层104、第二牺牲层106、以及结构层108(以及构成这些的周围的各种层)的材料和去除牺牲层的蚀刻剂的适当的组合。例如，当决定了特定的材料作为牺牲层及蚀刻剂时，使用相对于牺牲层蚀刻速率低的材料作为结构层。
另外，当在进行湿法蚀刻之后进行干燥处理时，优选使用粘性低的有机溶剂(例如，异丙醇、环己胺)冲洗或者在低温和低压条件下进行干燥处理，以避免由毛细现象导致的结构层108的下面和衬底表面附着的屈曲。另外，也可以进行使结构体表面具有斥水性的表面处理，以避免由当进行干燥处理时的毛细现象导致的屈曲。
在采用干法蚀刻进行牺牲层蚀刻的情况下，可以在大气压等的高压条件下使用如F2或XeF2等蚀刻气体进行牺牲层蚀刻。另外，结构体正在工作时结构层下面和衬底表面有时会有附着的情况，因此，为了避免这种情况，也可以在进行牺牲层蚀刻之后对结构体表面进行等离子体处理。
在本实施方式中，示出了具有如下结构的结构体119：使用具有导电性的材料形成第一牺牲层104，以自对准方式对第一导电层103及第一牺牲层104进行加工，并且第一导电层103和第二导电层116通过第一牺牲层104电连接(参照图4B)。因此，如图4B所示，第一牺牲层104的一部分不被蚀刻而保留。通过控制蚀刻速率或开口部117的大小，可以使第一牺牲层104的一部分保留下来。
<结构体的其他结构例子>
另外，当只在形成在第一牺牲层104及第二牺牲层106上的第二绝缘层114中形成开口部117而不去除形成在结构层108上的第二绝缘层114时，可以制造具有层叠了由半导体层构成的结构层108及第二绝缘层114的结构层的结构体。另外，如上所述那样，当形成第一接触孔115时，也可以还在结构层108上的第二绝缘层114中形成第一接触孔115，在结构层108上形成第二导电层116，然后形成开口部117。此时，通过形成开口部117并保留形成在结构层108上的第二绝缘层114，可以形成层叠了由半导体层构成的结构层108、第二导电层116、以及第二绝缘层114的结构层。另一方面，通过形成开口部117并去除形成在结构层108上的第二绝缘层114，也可以形成层叠了由半导体层构成的结构层108、以及第二导电层116的结构层。
<对置衬底>
为了密封如上所述那样制造的微机械或者形成多层布线，也可以形成对置衬底并进行贴合。这里，将与形成有结构体119、半导体元件112及113的衬底101相对地贴合的衬底称为对置衬底。另外，像衬底101那样，可以使用玻璃衬底、石英衬底、塑料衬底等的具有绝缘性的衬底作为对置衬底。
通过使用对置衬底进行密封，可以避免影响到微机械的污染或冲击，或者，也可以使内部的压力或气体固定，以使微机械发挥作用。另外，在微机械具有多个电路或结构体，因此只使用第二导电层116连接布线是不够的，或者，通过多层布线谋求微机械的小型化的情况下，也可以在对置衬底上形成第三导电层并与衬底贴合。
例如，如图5A所示，在对置衬底120上形成第三导电层121。与上述第二导电层116等同样，可以形成具有导电性的金属元素或其化合物并对它进行加工，以形成第三导电层121。另外，在将第三导电层121形成在对置衬底120上的情况下，也可以在衬底120上形成基底层122。可以使用与形成在衬底101上的基底层102相同的材料及方法形成所述基底层122。
然后，将形成有结构体及半导体元件的衬底101与形成有第三导电层121的对置衬底120贴合(参照图5B)。为了电连接第二导电层116和第三导电层121，可以使用只在贴合方向(垂直于衬底的方向)上具有导电性的各向异性导电材料123来进行衬底101与对置衬底120的贴合。
作为各向异性导电材料123，可以使用热固化了的各向异性导电膏(ACP；Anisotropic Conductive Paste)或热固化了的各向异性导电膜(ACF；Anisotropic Conductive Film)，只在特定方向(这里指的是垂直于衬底的方向)上具有导电性。各向异性导电膏被称为粘合剂层，具有在以粘合剂为主要成分的层中分散有具有导电性表面的颗粒(以下称为导电颗粒)的结构。各向异性导电膜具有在热固化或热可塑性树脂膜中分散有具有导电性表面的颗粒(以下称为导电颗粒)的结构。此外，使用镀敷有镍(Ni)或金(Au)等的球形树脂作为具有导电表面的颗粒。也可以混合由二氧化硅等构成的绝缘性颗粒，以防止在不需要的部分中的导电颗粒之间的电短路。另外，在只在对置衬底上形成有绝缘层的情况下，可以使用没有导电性的粘合剂贴合衬底和对置衬底。
另外，在微机械进行无线通信的情况下，可以使用对置衬底120将天线设置在微机械上。具体地说，在对置衬底120上形成导电层并对它进行加工来形成天线。此时，也可以在对置衬底120上形成基底层122。然后，像上述形成有第三导电层121的对置衬底120那样，可以贴合衬底101和对置衬底120以使第二导电层116和天线电连接，以制造微机械。
通过进行上述工序，可以制造在同一衬底上形成有结构体及半导体元件的微机械。另外，例如通过将电压施加到第一导电层103和结构层108之间，可以将如上所述那样形成的结构体用作因静电引力而工作的致动器。另外，通过检测由施加到结构层108的外力如压力等导致的空间部分118的高度变化，可以将所述结构体用作传感器。
如上所述，通过在同一衬底上制造结构体及半导体元件，本发明的微机械不需要组装或封装。另外，通过在同一衬底上制造或者使用对置衬底形成导电层并使它连接，可以制造小型微机械。
实施方式2
在本实施方式中，示出了使用与上述实施方式不相同的方法制造在同一衬底上形成有结构体及半导体元件的微机械的例子。参照图6A至9D对本实施方式中的微机械及其制造方法进行说明，在所述附图中，上面一侧示出衬底俯视图，而下面一侧示出沿俯视图中的O-P截取的截面图。
<关于衬底201、基底层202、第一导电层203、牺牲层204及206、栅电极205、第一绝缘层207>
像上述实施方式1那样，本实施方式的微机械可以形成在具有绝缘性的衬底上。另外，像实施方式1的基底层102、第一导电层103、第一牺牲层104、栅电极105、第二绝缘层114、以及第一绝缘层107那样，在衬底201上形成基底层202、第一导电层203、第一牺牲层204、栅电极205、第二牺牲层206、以及第一绝缘层207。在半导体元件中，第一绝缘层207用作栅绝缘层(参照图6A)。
<关于半导体层(半导体层209、第一结构层208)>
接着，在第一绝缘层207上形成半导体层并将它加工为任意形状，来形成构成结构体的第一结构层208、以及构成半导体元件的半导体层209。像上述实施方式那样，所述半导体可以由包含硅的材料构成。在本实施方式中，与上述实施方式1不同，示出了使用非晶半导体或微小的结晶粒包含在非晶半导体中的半导体形成所述半导体层的例子。首先，在第一绝缘层207上形成非晶半导体或包含微小结晶粒的非晶半导体的第一半导体层210。可以使用CVD法形成所述半导体，并通过适当地选择硅的成膜条件，可以形成半径为几十nm至几μm的结晶粒。
接着，在像这样形成的半导体上形成具有添加有赋予N型的杂质或赋予P型的杂质的非晶结构的第二半导体层211。典型地，使用磷(P)或砷(As)作为赋予N型的杂质元素，而使用硼(B)作为赋予P型的杂质元素。在包含所述杂质的半导体中优选以1×1020至1×1021/cm3的浓度范围添加有杂质元素。在本实施方式中，示出了形成添加有赋予N型的杂质的非晶半导体作为第二半导体层211的例子。
接着，将像这样形成的第一半导体层210及第二半导体层211加工为预定的形状，来形成构成结构体的第一结构层208、以及构成半导体元件的半导体层209(参照图6B)。像实施方式1所示的方法那样，可以使用光刻法并进行蚀刻，以对第一结构层208及半导体层209进行加工。
像实施方式1所示的情况那样，构成第一结构层208的第一半导体层210及第二半导体层211的厚度取决于各种因素。在本实施方式中，由于层叠了多个半导体层，所以其厚度优选根据它们的机械强度或内部应力等来确定。
接着，在由添加有赋予N型的杂质或赋予P型的杂质的非晶半导体层构成的第二半导体层211(在本实施方式中，使用添加有赋予N型的杂质的非晶半导体)上形成第二导电层212。像实施方式1那样，可以形成由具有导电性的金属元素或化合物等构成的层并对它进行加工，来形成第二导电层212。另外，在本实施方式中，在将形成在第一结构层208上的第二导电层212用作结构层的情况下，将它称为第二结构层。
第二导电层212与半导体元件的源电极、漏电极、或结构层连接，并可以将它加工为构成用来构成微机械的电连接关系的形式。此时，第二导电层212不形成在成为半导体元件的沟道区域的部分上。然后，使用所述第二导电层212作为掩模，通过蚀刻来去除第二半导体层211、以及第一半导体层210的一部分，以形成半导体元件的沟道区域213(参照图7A)。在本实施方式中，通过进行如上所述的工序，形成N型半导体元件214(参照图7A)。这里，形成晶体管作为半导体元件214。晶体管是具有沟道蚀刻结构的反交错型薄膜晶体管。
<关于第二绝缘层215>
接着，以覆盖N型半导体元件214及成为结构体的部分的方式形成第二绝缘层215(参照图7B的下图)。像上述实施方式所说明的方法那样，可以使用具有绝缘性的无机化合物或有机化合物等形成第二绝缘层215。
<关于第一接触孔216>
接着，蚀刻所述第二绝缘层215，来形成第一接触孔216(参照图7B的上图)。此时，可以适当地使用干法蚀刻处理或湿法蚀刻处理作为蚀刻处理。在本实施方式中，示出了通过各向异性干法蚀刻形成第一接触孔216的例子。
<关于第三导电层217(布线)>
接着，在第二绝缘层215及第一接触孔216上形成第三导电层217。像上述第二导电层212或上述实施方式所示的方法那样，可以形成由具有导电性的金属元素或其化合物构成的层并将它加工为预定的形状，以形成第三导电层217。第二导电层212能够与半导体元件的源电极及漏电极电连接，但是不能与栅电极连接，因此可以使用所述第三导电层217进行源电极或漏电极与栅电极的连接。
另外，在形成第一接触孔216和第三导电层217的工序中，也可以同时进行某种加工，以形成结构体。例如，当形成第一接触孔216时，可以同时进行蚀刻来去除位于第一牺牲层204、第二牺牲层206、第一结构层208及第二结构层(第二导电层212)上部的第二绝缘层215，以在其上部也形成第三导电层217。另外，也可以进行加工来去除形成在结构层208上部的第二导电层212。
<关于开口部218>
接着，像上述实施方式那样，在第二绝缘层215中形成开口部218，以进行牺牲层蚀刻(参照图8A)。可以采用激光加工或干法蚀刻、湿法蚀刻等形成开口部218。这里，开口部218是为了去除牺牲层来制造结构体而形成的。因此，如实施方式1中的图4A和4B所示，在第三导电层217通过第一接触孔216电连接到第一牺牲层204的端部、或结构层208的端部、以及第二导电层212的情况下，优选以保留所述连接部分及其周边的方式形成开口部218。
另外，像上述实施方式1那样，在形成开口部218之前，也可以在第二绝缘层215及第三导电层217上形成第三绝缘层，以保护形成在衬底上的半导体元件。
<关于牺牲层蚀刻>
接着，像上述实施方式那样，通过开口部218进行蚀刻来去除第一牺牲层204及第二牺牲层206(参照图8A的下图)。像这样，通过开口部218去除牺牲层，形成层叠有第一结构层208及第二结构层(第二导电层212)且能够移动的结构层219、以及形成在衬底和结构层之间的空间部分220，因此能够制造结构体221。
另外，也可以如图8B所示那样在位于第一牺牲层204及第二牺牲层206上的第二绝缘层215上形成开口部，来进行牺牲层蚀刻。像这样，在以保留位于第一结构层208及第二结构层(第二导电层212)上的第二绝缘层215的方式形成开口部218的情况下，可以形成包括结构层219和空间部分220的结构体221，其中该结构层219层叠有第一结构层208、第二结构层(第二导电层212)、以及第二绝缘层215，该空间部分220形成在所述结构层219和衬底201之间(参照图8B的下图)。
另外，可以根据最终的加工如形成开口部218或之后的蚀刻加工等将结构体221加工为各种形状。例如，在像图8A所示的例子那样在结构层219上形成开口部218来进行牺牲层蚀刻的情况下，通过如图9A所示那样使开口部222变小或者如图9B所示那样使开口部222变大，可以改变结构体221的形状。具体地说，在如图9A所示那样使开口部222变小的情况下，获得具有梁结构的结构体的支柱部分223被固定于第二绝缘层215的形状。在这种情况下，具有如下特征：结构层219因固定在第二绝缘层215上而使弹簧常数增加并不容易破坏。相反，在如图9B所示那样使开口部222变大的情况下，结构体的支柱部分223因与第二绝缘层215分离而变细。因此，具有如下特征：结构层219的弹簧常数比上述结构小，并容易移动。
另外，如图9C所示，可以在第二绝缘层215中形成开口部218之后，通过蚀刻来去除形成在第一结构层208上的第二结构层(第二导电层212)。通过进行这种处理，结构层219可以只由第一结构层208组成，也可以形成具有硅所特有的柔性的结构层219。
另外，在如上所述那样结构层219只由半导体组成的情况下，可以采用当形成第二导电层212时不在第一结构层208上形成第二结构层(第二导电层212)的方法。在这种情况下，在形成第一半导体层210及第二半导体层211后形成第一结构层208，并不在第一结构层208上形成第二导电层212。因此，当形成半导体元件的沟道区域时，通过蚀刻去除添加有杂质的第二半导体层211。因此，图9D所示的结构体的结构层219比图9C所示的结构层219薄，可以制造可动性高的结构体。
另外，如实施方式1所示，为了密封完成的微机械或者形成多层布线，也可以形成对置衬底并进行贴合。
通过进行上述工序，可以制造在一个衬底上形成有结构体及半导体元件的微机械。像这样，通过在一个衬底上制造结构体及半导体元件，本实施方式的微机械不需要组装或封装。另外，通过在同一衬底上制造或者使用对置衬底形成导电层并连接，可以制造小型的微机械。
此外，本实施方式可以与上述实施方式1自由地组合。
实施方式3
在本实施方式中，示出了使用与上述实施方式1和2不相同的方法制造在同一衬底上形成有结构体及具有半导体元件的电路的微机械的例子。参照图10至20C所示的截面图说明本实施方式的微机械及其制造方法。在附图中的左侧(制造结构体的区域312)示出结构体，而在附图中的右侧(制造半导体元件的区域313)示出半导体元件。在本实施方式中，制造在半导体层上下形成有栅电极的薄膜晶体管作为半导体元件。另外，在本实施方式中，示出在制造半导体元件的区域313中制造两个半导体元件的例子。位于左侧的半导体元件是N沟道型晶体管，而位于右侧的半导体元件是P沟道型晶体管。
在本实施方式中，示出在制造在半导体层上下形成有栅电极的半导体元件的同时制造结构体的例子。因此，作为本实施方式的微机械的制造方法，如图10所示，在衬底301上形成基底层302、第一导电层303、第一绝缘层304、半导体层305、第二绝缘层306、以及第二导电层307之后，将杂质添加到半导体层中，以制造半导体元件。然后，形成第三绝缘层310，在第三绝缘层中形成第一接触孔，并形成第三导电层311。图10是在进行牺牲层蚀刻之前的在本实施方式中被层叠的各层的基本截面图。
然后，通过在第三绝缘层310中形成开口部并进行牺牲层蚀刻去除牺牲层，制造具有结构层及空间部分的结构体。在本实施方式的微机械的制造方法中，可以以单层或叠层形成各层，尤其是利用第一导电层303及第二导电层307的叠层结构，可以使用各种方法分别形成结构层、形成结构体的导电层、以及牺牲层。
在本实施方式中，首先说明上述基本结构的制造方法的例子，然后说明根据叠层结构分别形成的例子。
像实施方式1和2那样，本发明的微机械可以形成在具有绝缘性的衬底上。并且，像实施方式1的基底层102那样，在衬底301上形成基底层302。
接着，在基底层302上形成第一导电层303。制造结构体的区域312的第一导电层303被用作构成结构体的一部分的层或牺牲层。另一方面，在制造半导体元件的区域313中，第一导电层303用作第一栅电极。像上述实施方式那样，通过将具有导电性的材料成膜并进行加工，可以形成第一导电层303。另外，如附图所示，也可以将第一导电层303加工为具有锥形角度的形状。
接着，在第一导电层303上形成第一绝缘层304。在制造半导体元件的区域313中，第一绝缘层304用作栅绝缘层。作为所述第一绝缘层304，如上述实施方式所示，也可以使用等离子体CVD法或溅射法等将包含硅的材料如氧化硅或氮化硅等成膜。另外，也可以通过等离子体处理或阳极氧化法等使第一导电层303的表面氧化或氮化，来形成金属氧化物或金属氮化物。通过使金属表面氧化或氮化，可以形成均匀的层。
接着，在第一绝缘层304上形成半导体层305。如上述实施方式1所示，也可以在形成包含硅的层之后使它热结晶化，以形成半导体层305。另外，如上述实施方式2所述，也可以层叠多个半导体层，以形成半导体层305。在本实施方式中，示出像上述实施方式1那样进行成膜、结晶化、以及添加杂质形成半导体层305的例子。在图10中，示出通过形成添加有赋予N型的杂质的第一杂质区域308及添加有赋予P型的杂质的第二杂质区域309形成两种半导体元件的例子。形成在制造结构体的区域312中的半导体层305用作构成结构体的一部分的层或牺牲层。
接着，在第一绝缘层304及半导体层305上形成第二绝缘层306。在制造半导体元件的部分中，该第二绝缘层306用作栅绝缘层。另外，像上述第一绝缘层304那样，可以使用等离子体CVD法或溅射法等将包含硅的材料如氧化硅或氮化硅等成膜。
接着，在第二绝缘层306上形成第二导电层307。可以像上述第一导电层303那样来制造第二导电层307。制造结构体的区域312的第二导电层307被用作构成结构体的一部分的层或牺牲层。另一方面，在制造半导体元件的区域313中，第二导电层307用作第二栅电极。
接着，在所述第二绝缘层306及第二导电层307上形成第三绝缘层310。第三绝缘层310具有将半导体元件和形成在上层中的布线绝缘并降低寄生电容的功能，并且像上述实施方式所说明那样，可以使用具有绝缘性的无机化合物或有机化合物等形成第三绝缘层310。
接着，蚀刻上述第三绝缘层310来形成第一接触孔。作为此时的蚀刻处理，可以适当地使用干法蚀刻处理或湿法蚀刻处理。
接着，在第三绝缘层310及第一接触孔上使用具有导电性的金属元素或其化合物形成第三导电层311。在制造半导体元件的部分中，第三导电层311用作连接源电极、漏电极、以及栅电极的布线。另外，也可以形成用来连接结构体和半导体元件的布线。
如上所述那样形成的各层分别可以使用同一材料以单层形成，或者，也可以使用多个材料层叠。
另外，对于被形成的各层，可以通过将感光抗蚀剂涂敷在层上并通过光刻法加工为任意形状、然后使用所述抗蚀剂作为掩模进行蚀刻来进行加工。作为这种蚀刻工序，可以采用使用了气体蚀刻剂的干法蚀刻，或者，也可以采用使用了液体蚀刻剂的湿法蚀刻，优选根据成膜或加工条件适当地选择干法蚀刻或湿法蚀刻。例如，在形成导电层或接触孔的情况下，通过适当地采用各向异性干法蚀刻，可以进行垂直于层的加工。另外，在牺牲层蚀刻中，可以适当地采用各向同性湿法蚀刻，以去除位于结构层下的牺牲层。
另外，在使用多个材料形成叠层结构的情况下，虽然对于各层可以通过反复进行成膜和加工来形成，但是也可以在连续形成多个层之后以自对准方式同时进行加工。
接着，说明通过将上述第一导电层303及第二导电层307层叠为各种方式分别形成具有不同结构的结构体的方法的例子。
<结构体的结构例1>
图11A至11C表示第一例子。在本例子中，如图11A所示，以单层形成第一导电层303，并以上层和下层这两层的叠层结构形成第二导电层307。另外，将第一导电层303及第二导电层307中的上层用作牺牲层。通过去除形成在制造结构体的区域312上的第三绝缘层310形成开口部并进行牺牲层蚀刻，如图11B所示，可以制造在半导体层305下具有空间部分314的结构体。另外，通过在位于第一导电层303及第二导电层307上且不在半导体层305上的部分中形成开口部，如图11C所示，可以制造在半导体层305上下具有空间部分314的结构体。
在本例子中，可以形成层叠有第一绝缘层304、半导体层305、第二绝缘层306、以及第二导电层307中的下层的结构层。由于这种结构层具有通过层叠具有导电性的层和具有绝缘性的层而成的结构，所以例如通过利用热膨胀系数的差异并使电流流过具有导电性的层，可以使它像双金属那样可动。另外，也可以用作以具有导电性的层的电阻变化来检测由外力导致的结构层变形的结构体。
<结构体的结构例2>
接着，图12A和12B表示第二例子。在本例子中，如图12A所示，以单层形成第一导电层303，以单层或叠层结构形成第二导电层307，并将半导体层305用作牺牲层。通过形成开口部以去除形成在制造结构体的区域上的第三绝缘层310，并进行牺牲层蚀刻，如图12B所示，可以制造具有夹在第一导电层303和第二导电层307之间的空间部分314的结构体。在像这样形成的结构体中，第一导电层303用作固定电极，第二绝缘层306及第二导电层307用作结构层，而第二导电层307用作可动电极。
图12A和12B表示以上层和下层这两层的叠层结构层叠第二导电层307的情况。通过像这样层叠种类不同的材料，可以形成具有任意硬度的结构体。但是，不局限于这种例子，也可以使用同一材料以单层形成第二导电层307，或者，也可以层叠多个材料形成第二导电层307。
<结构体的结构例3>
图13A和13B表示第三例子。在本例子中，如图13A所示，以单层形成第一导电层303，以上层和下层这两层形成第二导电层307，并将第二导电层307中的下层用作牺牲层。通过去除形成在制造结构体的区域以外的第三绝缘层310及第二导电层307形成开口部并进行牺牲层蚀刻，如图13B所示，可以制造具有空间部分314的结构体。在像这样制成的结构体中，第一导电层303用作固定电极，第二导电层307中的上层及第三绝缘层310用作结构层。
另外，图13A和13B表示通过改变第二导电层307的形成方法制造由第二导电层307中的上层构成结构层的结构体的例子。在这种情况下，可以通过分别形成第二导电层307中的上层及下层并对它们进行加工，将第二导电层307形成为其上层覆盖其下层的形式。
<结构体的结构例4>
图14A和14B表示第四例子。在本例子中，如图14A所示，以上层和下层这两层形成第一导电层303，以单层形成第二导电层307，并将第一导电层303中的上层用作牺牲层。通过去除形成在制造结构体的区域312上的第三绝缘层310来形成开口部并进行牺牲层蚀刻，如图14B所示，可以制造具有空间部分314的结构体。在像这样制成的结构体中，第一导电层303中的下层用作固定电极，第一绝缘层304、半导体层305、第二绝缘层306、以及第二导电层307用作结构层。
<结构体的结构例5>
图15A和15B表示第五例子。在本例子中，如图15A所示，以上层和下层这两层形成第一导电层303及第二导电层307，并将第一导电层303中的上层和第二导电层307中的上层用作牺牲层。通过去除形成在制造结构体的区域上的第三绝缘层310来形成开口部并进行牺牲层蚀刻，可以制造结构体。在像这样制成的结构体中，第一导电层303中的下层用作固定电极，第一绝缘层304、半导体层305、第二绝缘层306、以及第二导电层307中的下层用作结构层。另外，通过去除形成在制造结构体的区域以外的第三绝缘层310来形成开口部并进行牺牲层蚀刻，如图15B所示，也可以制造在结构层上下具有空间部分314的结构体。
<结构体的结构例6>
图16A和16B表示第六例子。在本例子中，如图16A所示，以上层和下层这两层形成第一导电层303，以单层形成第二导电层307，并将第一导电层303中的下层和第二导电层307用作牺牲层。通过去除形成在制造结构体的区域以外的第三绝缘层310来形成开口部并进行牺牲层蚀刻，如图16B所示，可以制造在结构层上下具有空间部分314的结构体。像这样制成的结构体没有固定电极，而将第一导电层303中的上层、第一绝缘层304、半导体层305、以及第二绝缘层306用作结构层。另外，在本例子中，也可以形成开口部并去除形成在结构层上部的第三绝缘层310，并进行牺牲层蚀刻，以制造结构体。
<结构体的结构例7>
图17A和17B表示第七例子。在本例子中，如图17A所示，像结构例子6那样形成第一导电层303及第二导电层307，并将第一导电层303中的下层用作牺牲层。通过去除形成在制造结构体的区域上的第三绝缘层310来形成开口部并进行牺牲层蚀刻，如图17B所示，可以制造在结构层下具有空间部分314的结构体。
像这样形成的结构体没有固定电极，而将第一导电层303中的上层、第一绝缘层304、半导体层305、第二绝缘层306、以及第二导电层307用作结构层。例如，若像这样制成的结构体由第一导电层303中的上层及第二导电层307的应变计灵敏系数(gauge factor)不同的材料形成，则可以利用上下导电层之间的应变差异来检测结构层的移动。另外，也可以使用热膨胀系数不同的材料形成双金属，来用作致动器。
<结构体的结构例8>
图18A和18B表示第八例子。在本例子中，如图18A所示，以上层、中间层、下层这三层形成第一导电层303，以单层或叠层形成第二导电层307，并将第一导电层303中的中间层用作牺牲层。通过去除形成在制造结构体的区域上的第三绝缘层来形成开口部并进行牺牲层蚀刻，如图18B所示，可以制造在结构层下具有空间部分314的结构体。在像这样形成的结构体中，第一导电层303中的下层用作固定电极，第一导电层303中的上层、第一绝缘层304、半导体层305、第二绝缘层306、以及第二导电层307用作结构层。
<结构体的结构例9>
图19A和19B表示第九例子。在本例子中，如图19A所示，像结构例子8那样形成第一导电层303及第二导电层307，并将第一导电层303中的中间层及第二导电层307用作牺牲层。通过去除形成在制造结构体的区域以外的第三绝缘层310来形成开口部并进行牺牲层蚀刻，如图19B所示，可以制造在结构层上下具有空间部分314的结构体。在像这样形成的结构体中，第一导电层303中的下层用作固定电极，第一导电层303中的上层、第一绝缘层304、半导体层305、以及第二绝缘层306用作结构层。另外，在本例子中，也可以去除形成在制造结构体的区域上的第三绝缘层310来形成开口部并进行牺牲层蚀刻，以制造在结构层下具有空间部分314的结构体。
<结构体的结构例10>
最后，图20A至20C表示第十例子。在本例子中，如图20A所示，以上层、中间层、下层这三层形成第一导电层303，以上层和下层这两层形成第二导电层307，并将第一导电层303中的中间层及第二导电层307中的上层用作牺牲层。通过去除形成在制造结构体的区域以外的第三绝缘层310来形成开口部并进行牺牲层蚀刻，如图20B所示，可以制造在结构层上下具有空间部分314的结构体。另外，通过去除形成在制造结构体的区域上的第三绝缘层310来形成开口部并进行牺牲层蚀刻，如图20C所示，可以制造在结构层下具有空间部分314的结构体。在像这样形成的结构体中，第一导电层303中的下层用作固定电极，第一导电层303中的上层、第一绝缘层304、半导体层305、第二绝缘层306、以及第二导电层307中的下层用作结构层。
在上述结构例子1至10中，当想要增加牺牲层的厚度时，也可以将其工序分成两个或更多个步骤来形成用作牺牲层的层并对它进行加工。像这样，在分成多个步骤来形成牺牲层或者形成多个牺牲层的情况下，各牺牲层优选由同一材料或能够通过同一方法被蚀刻的材料构成。通过由同一材料构成多个牺牲层，可以一次完成用于形成结构体的牺牲层蚀刻，可以减少工序，并可以降低微机械的制造成本。此外，也可以根据相对于形成在其上下的层的紧贴性等的条件使用不同的材料。在这种情况下，只要将为了形成结构体而进行的牺牲层蚀刻工序分成两个步骤即可。
另外，牺牲层的厚度取决于如牺牲层的材料、结构体的结构及工作方法、牺牲层蚀刻的方法等各种因素。例如，若牺牲层太薄，则会发生蚀刻剂不扩散而不能进行蚀刻的问题。另外，若牺牲层薄，则发生在进行牺牲层蚀刻之后结构层屈曲的现象。另外，在利用静电引力使结构体工作的情况下，若牺牲层太厚，则固定电极和可动电极之间的距离增加，因此不能驱动结构体。例如，在利用静电引力驱动结构体的情况下，牺牲层的厚度为0.5μm至4μm，优选为1μm至2.5μm。
另外，邻接牺牲层的层如第一绝缘层或第二绝缘层优选由具有如下条件的材料构成：当进行牺牲层蚀刻时，牺牲层被蚀刻，而邻接牺牲层的层不容易被蚀刻。例如，在难以确保牺牲层和半导体层之间的选择比的情况下，也可以通过使用第一绝缘层及第二绝缘层保护半导体层，容易地进行牺牲层蚀刻。
与此相反，若不需要，则可以去除形成结构层的第一绝缘层或第二绝缘层。例如，当形成各绝缘层时，可以使用光刻法并进行蚀刻来将它加工为任意形状。另外，也可以在进行牺牲层蚀刻之后去除绝缘层。
本实施方式所说明的结构体的结构只是一个例子，同时制造半导体元件及结构体的方法不局限于上述例子。例如，也可以使用第三绝缘层及第三导电层制造结构层。
此外，本实施方式可以与上述实施方式自由地组合。
实施方式4
在本实施方式中，示出诸如在实施方式1中参照图1A至4B进行了说明的结构层108、或在实施方式2中参照图5A至9D进行了说明的结构层208之类的由半导体层构成的结构层的制造方法的例子。
图21A至21E表示由半导体层构成的结构体。例如，如图21A所示，可以通过进行上述工序而层叠结晶化了的包含多晶硅的层401和包含非晶硅的层402，来形成结构体400所具有的结构层。在图21A至21E中，标号410表示具有绝缘表面的衬底。
诸如上述例子所示的包含多晶硅的层和包含非晶硅的层之类的结晶状态不同的硅层具有不同的机械特性。因此，通过如上述例子所示那样层叠它们或者将它们选择性地形成在区域上来形成结构层，可以制造应用于各种用途的结构体。
<关于复合弹性模量及压痕(indentation)硬度的测量>
为了检查具有不同结晶状态的硅层的机械特性的差异，测量使用CVD法而形成的包含非晶硅的层和包含多晶硅的层的复合弹性模量及压痕硬度。这里，包含多晶硅的层是使用金属催化剂使包含非晶硅的层激光结晶化而形成的。
用作样品的包含非晶硅的层是在基底层上形成的非晶硅层，其中所述基底层是通过在石英衬底上使用CVD法形成50nm厚的氮化硅层及100nm厚的氧化硅层而形成的。使用CVD法形成所述非晶硅层。
另外，用作样品的包含多晶硅的层是通过使用连续振荡型激光器使如上所述那样形成的包含非晶硅的层结晶化而形成的层。这里，用来进行结晶化的激光束是Nd:YVO4激光的二次谐波，能量密度为9至9.5W/cm2，扫描速度为35cm/sec。
这里，用作样品的包含非晶硅的层的厚度为66nm，而通过进行激光照射而被结晶化的包含多晶硅的层的厚度为60nm左右。
通过将三角锥形的压头按压在样品上的纳米压痕测量进行测量。测量条件是压头的单一按压，所使用的压头是由金刚石构成的Berkovich压头。因此，压头的弹性模量为1000GPa左右，泊松比(Poisson’s ratio)为0.1左右。
被测量了的复合弹性模量是以下述式(1)表示的复合了样品及压头的弹性模量的弹性模量。在式(1)中，Er、E、以及v分别表示复合弹性模量、杨氏模量(Young’s modulus)、以及泊松比。另外，式中的第一项(以sample表示的项)是样品的弹性模量所贡献的项，而第二项(以indenter表示的项)是压头的弹性模量所贡献的项。
如式(1)所示，以样品的弹性模量所贡献的第一项与压头的弹性模量所贡献的第二项之和求出复合弹性模量。但是，与样品的弹性模量相比压头的弹性模量非常大，因此不用考虑第二项，复合弹性模量近似地表示样品的弹性模量。
另外，压痕硬度指的是通过压痕法而测量的硬度，这是通过压头的最大按压加重除以最大按压时的投影面积而获得的。这里，以压头的几何学形状和在将压头按压在样品上时的接触深度获得按压时的投影面积。通过所述压痕硬度乘以76，这等价于一般用作硬度指标的维氏硬度(Vickers hardness)。
[式(1)]
1 Er = ( 1 - v 2 E ) sample + ( 1 - v 2 E ) indenter - - - ( 1 )
表1表示包含多晶硅的层和包含非晶硅的层的复合弹性模量及压痕硬度的测量结果。其结果表示测量了三次的结果的平均值。
根据表1所示的结果，包含多晶硅的层的弹性模量比包含非晶硅的层大。换言之，当被施加使结构弯曲的力时，包含多晶硅的层在对抗因弯曲而导致的破坏方面比包含非晶硅的层高。
另外，根据表1所示的结果，包含多晶硅的层比包含非晶硅的层硬。
[表1]
  样品  复合弹性模量(GPa)   压痕硬度(GPa)
  包含非晶硅的层  141   15.5
  包含多晶硅的层  153   20.3
像这样，通过层叠具有不同弹性模量或硬度的半导体层，可以制造具有抗弯曲力强的柔性和硬度的结构体400。例如，通过层叠上述层，即使因包含多晶硅的层的结晶缺陷而破坏，也不使破坏更严重，因为破坏不容易传播到包含非晶硅的层中。像这样，可以根据被层叠的层的厚度比率适当地决定柔性和硬度的平衡关系。
<结构层的叠层例1>
在如上述实施方式1所示那样使用金属作为催化剂使硅结晶化的情况下，可以将金属选择性地添加到包含非晶硅的层。例如，通过使包含非晶硅的层的一部分结晶化，可以制造形成有包含多晶硅的层的结构层。另外，在使用激光器使硅结晶化的情况下，通过将激光选择性地照射到包含非晶硅的层，也可以制造部分形成有包含多晶硅的层的结构层。
通过应用这种方法，如图21B所示，形成在结构体400的空间部分上的结构层部分被结晶化，而可以制造由包含非晶硅的层404和包含多晶硅的层403构成的结构层。可以通过如下步骤形成这种结构层：在将牺牲层形成在衬底上之后形成包含非晶硅的层404，然后，将金属催化剂只添加到包含非晶硅的层404中的在其下形成有牺牲层的部分，或者，将激光照射到该部分。
另外，通过改变被添加的金属的浓度或加热的条件或所照射的激光的条件等，可制造图21C所示的结构层，其中只有梁结构的支柱部分406由包含非晶硅的层构成，并且使梁部分405、以及结构层与衬底接触的部分结晶化来形成包含多晶硅的层。通过制造这种结构层，可以改善可动的梁部分405的韧性，并使支柱部分406具有柔性。
另外，一般说，金属和硅化合而成的硅合金的强度高。因此，也可以使在实现包含多晶硅的层的结晶化时用作催化剂的金属残留在半导体层中。所述金属可以添加到整个半导体层中，或者，也可以添加到半导体层的一部分中。另外，被添加的金属可以残留在整个半导体层中，或者，也可以选择性地去除所述金属并使它选择性地残留。另外，可以根据需要适当地进行热处理来形成更硬的具有导电性的硅合金层。
通过任意组合并层叠包含所述硅合金的层、上述包含多晶硅的层(多晶硅层)、以及非晶硅层，可以形成具有导电性并具有柔性及硬度的结构层。
另外，通过添加金属催化剂进行激光照射而被结晶化的包含多晶硅的层包含在垂直于衬底的方向上结晶生长的多晶硅。另一方面，在进行激光照射而不使用金属的情况下，所述包含多晶硅的层包含在平行于衬底的方向上结晶生长的多晶硅。这种结晶化方向不同的包含多晶硅的层被认为具有不同的硬度或弹性模量。因此，通过将二者层叠，可以形成作为结构层具有优良特性的半导体层。
例如，通过层叠使用金属而被结晶化的包含多晶硅的层和被结晶化而不使用金属的包含多晶硅的层，可以形成层叠有结晶方向不同的层的结构层。因此，即使在构成结构层的层中的一个层中产生微小的裂纹，也可以使裂纹止于结晶方向不同的其他层，可以防止整个结构层破坏，因此可以形成强度高的结构层。
通过任意层叠这种结晶方向不同的包含多晶硅的层、上述包含非晶硅的层、以及包含硅合金的层，如图21D所示，可以制造具有通过层叠多个层而形成的结构层的结构体400。这里，图21D表示具有通过层叠选自所述结晶方向不同的包含多晶硅的层、包含非晶硅的层、以及包含硅合金的层中的三个层407、408、以及409而形成的结构层的结构体400。
像这样，通过层叠具有各种性质的层形成结构层，可以制造具有需要的性质(硬度、柔性、导电性等)的结构体400。
另外，如图21E所示，也可以反复进行多个层的成膜及加工来层叠，以形成构成结构层的层。例如，在只使用包含非晶硅的层形成结构层的情况下，可以进行第一含非晶硅层410的成膜及加工，并与此同样进行第二含非晶硅层411的成膜及加工，以形成结构层。这里，可以通过利用光刻法形成抗蚀剂掩模、并进行蚀刻加工来对层叠的层进行加工。
通过像这样反复进行成膜及加工来层叠构成结构层的层，可以形成缓和了层中的内部应力的结构层。例如，即使使用如非晶硅这样的内部应力大且难以一次形成厚膜的层，也可以通过应用所述方法获得具有结构层所需要的厚度的层。另外，在使用包含非晶硅的层的情况下，也可以反复进行成膜和采用了加热的脱氢处理，以形成结构层。
在层叠不同的层形成结构层的情况下，例如，在层叠包含非晶硅的层和包含多晶硅的层形成结构层的情况下，也可以反复进行各层的成膜及加工来制造结构层。像这样，在层叠不同的层形成结构层的情况下，如图21A所示，也可以在连续形成各层之后进行加工来形成结构层。但是，通过反复进行成膜和加工形成结构层，可以抑制由被层叠的层的内部应力导致的被层叠的层的界面剥离。当使用内部应力大的层形成结构层时，这种方法是特别有效的。
另外，为了形成结构层而层叠的层可以是在上述结晶化方向不同的包含多晶硅的层、包含非晶硅的层、以及包含硅合金的层中自由地选出而组合的。因此，可以制造具有任意特性如柔性、硬度、或导电性等的结构层。
如上述例子所示，通过使用各种方法层叠具有各种性质的硅层或硅化合物的层，或者，部分地形成具有各种性质的硅层或硅化合物的层，可以制造包括具有所希望的性质的结构层的结构体。
<结构层的叠层例2>
另外，如图22A至22D所示，可以形成结构体以加强梁结构的支柱部分，以提高结构层的强度。具体地说，如图22A所示，在牺牲层412上形成加强支柱部分的材料作为第一层413。然后，通过采用各向异性干法蚀刻，如图22B所示，可以只在牺牲层412的侧面保留第一层413。在本实施方式中，将所述保留部分称为加强部分414。
接着，如图22C所示，在牺牲层412及加强部分414上形成结构层415。可以如上述实施方式1至3及本实施方式所说明那样使用各种材料及方法形成所述结构层415。然后，通过进行牺牲层蚀刻，如图22D所示，可以制造在结构层415下形成有空间部分416及加强部分414的结构体。
若在如牺牲层这样厚度厚的层上形成结构层，则结构层的台阶部分、即梁结构的支柱部分的厚度变薄，因而结构体的强度降低。通过像参照图22A至22D进行了说明的例子那样在结构体中形成加强部分414，可以提高结构层的强度。
此外，本实施方式可以与上述实施方式1至3自由地组合。
实施方式5
在本实施方式中，示出本发明的微机械的结构及其功能的一个例子。本发明的微机械的特征是包括具有三维立体结构的结构体、以及具有半导体元件并控制所述结构体的电路。
图23是微机械的示意图。微机械501具有结构体502、以及由半导体元件构成的电路503。
构成微机械501的结构体502具有通过去除形成在衬底和结构层之间的牺牲层而形成的空间，在很多情况下，结构层能够在所述空间的内部移动。这种结构体502可以用作检测物理量的传感器、或将来自电路503的信号转换成位移的致动器。另外，如图23所示，微机械501可以具有多个结构体(附图中的第一结构体506及第二结构体507等)。
另外，构成微机械501的电路503具有用来与外部控制装置进行通信的接口电路504、以及对用来控制结构体的信号进行处理的控制电路505。除此以外，电路503可以具有放大来自结构体的输出信号的放大电路、将来自外部控制装置的控制信号从模拟信号转换成数字信号的A/D转换器、以及将数字信号转换成模拟信号的D/A转换器、存储结构体的控制程序的存储器、控制所述存储器的存储器控制电路等。
接着，参照图24A至24C说明具有上述结构的微机械的功能。例如，如图24A所示，本发明的微机械501具有结构体502及电路503。并且，通过电缆509(传送线)与控制微机械501的外部控制装置508连接，可以将控制信号或驱动电源从外部控制装置508提供到微机械501。这里，用来收发控制信号的传送线和提供电源的传送线可以是相同或不相同的。
例如，在结构体502具有检测某种物理量或物质的浓度等的功能的情况下，微机械501可以用作使用电路503处理由结构体502检测的信息并将它传达到外部控制装置508的传感器。在这种情况下，电路503可以具有如上所述的控制电路、A/D转换器、D/A转换器、存储器、以及存储器控制电路等。
另外，如图24B所示，本发明的微机械501可以具有由与外部控制装置进行无线通信的无线通信电路510及由其他电路构成的电路503、以及结构体502。这里，无线通信电路510可以具有用来收发电磁波的天线511、以及利用由天线接收的电磁波产生电路503及结构体502的驱动电力的电源电路、从由天线511接收的电磁波解调信号的解调电路等。另外，作为电源，除了利用电磁波产生驱动电源的电源电路之外，还可以具有电池或利用光或热等发电的发电电路等。
像这样，通过使微机械具有无线通信电路510，利用电磁波与外部控制装置508进行无线通信，可以使微机械501不被传送电缆限制，可以提高能够发挥功能的范围的自由度。另外，通过像这样进行无线通信，可以实现对于可无处不在的使用者来说常用的微机械。在这种情况下，控制微机械501的外部控制装置508也具有与微机械501进行通信的无线通信电路或天线512等。
另外，如图24C所示，微机械501也可以构成进行无线通信的半导体装置(例如RFID或IC标签等)。换言之，可以制造一种半导体装置(即微机械)，其中构成无线通信电路510的电容器或电感器等的无源元件、开关、或用来传达高频信号的波导等由结构体构成。在这种情况下，微机械501包括无线通信电路510、解调电路513、信号处理电路514等，所述无线通信电路510或解调电路513等具有由结构体构成的无源元件或开关等。
通过使用结构体形成无源元件，可以获得比常规无源元件良好的特性，因此通过使用它们构成无线通信电路，可以进行灵敏度高的无线通信。另外，可以提供能够以高频频带或宽频带进行通信的半导体装置。
另外，本发明的微机械也可以具有使用结构体形成了存储元件的存储器。另外，本发明的微机械还可以具有所述无线通信电路或存储器。
接着，图25A和25B表示本发明的微机械所具有的结构体的一个例子。如图25A所示，结构体在衬底上具有第一导电层520和结构层521，并且空间部分522被设在第一导电层520和结构层521之间。在第一导电层520上形成牺牲层及结构层521，然后，进行蚀刻来只去除牺牲层，以形成所述空间部分522。
另外，牺牲层是为了形成结构体而起到非常重要的作用的层，该作用如下：通过蚀刻来去除牺牲层以在结构层521和衬底之间形成空间部分522。但是，由于进行牺牲层蚀刻来去除牺牲层，所以在很多情况下，形成为成品的微机械的结构体没有牺牲层。另外，为了进行牺牲层蚀刻，牺牲层优选由可以与第一导电层520或结构层521确保高选择比并通过蚀刻而容易被去除的物质构成。
通过蚀刻牺牲层而形成的空间部分552形成在衬底和结构层521之间、即以前形成有牺牲层的部分。
在很多情况下，结构层521由夹着空间部分522与第一导电层520相对的第二导电层523、以及具有绝缘性的层524的叠层结构构成。但是不局限于所述例子，结构层也可以由导电层或绝缘层的单层构成。
像这样形成的结构体具有形成在衬底上的第一导电层520、以及隔着空间部分522与第一导电层520相对的第二导电层523。所述两个导电层之一是固定于衬底而不能移动的“固定电极”，而另一方是能够在空间内移动的“可动电极”。这里，“固定电极”和“可动电极”是用来表现电极能够以机械方式移动或者电极固定于衬底等的名称，不意味着施加到电极的电势是固定或可动的。
通过将电压施加到所述固定电极及可动电极之间并利用静电引力将可动电极吸引到固定电极一侧，如上所述那样形成的结构体可以用作能够移动可动电极(或结构层)的致动器。另外，通过使结构层521能够因受到外力(压力或加速度)而在空间部分522内移动，两个电极之间的静电电容发生变化，因此所述结构体可以用作检测所述电容变化的传感器。
另外，如图25B所示，结构体也可以形成为梳齿状并能够在平行于衬底的方向上移动。在这种情况下，结构体具有设置在固定于衬底的梳齿状的侧面(即，设置在垂直于衬底的面)上的固定电极525(第一导电层)、以及夹着空间与固定电极的梳齿咬合的结构层526，该结构层在与固定电极相对的面(即，这也是垂直于衬底的面)上具有可动电极527(第二导电层)。
这种结构体因其一部分连接到形成在衬底上的层而固定于衬底，所以能够在预定的方向(例如梳齿方向)上移动。例如，在图25B所示的结构体中，结构体具有如下结构：在固定电极525和可动电极527之间、以及在衬底和结构层526之间具有空间而与衬底分离，并且，结构层526由在没有梳齿的方向上的两个点(在附图中的标号528)固定于衬底的一部分，能够在梳齿方向(在附图中的左右方向)上移动。
如图25A和25B所示，可以形成各种形状的结构体。图25A所示的结构体在平行于衬底的面上形成有固定电极(第一导电层520)和可动电极(第二导电层523)，并具有夹在所述两个电极之间的空间。另一方面，图25B所示的结构体在垂直于衬底的方向上形成有固定电极525及可动电极527，并在夹在所述两个电极之间的部分、以及夹在衬底和结构层之间的部分中具有空间。通过像这样形成不同形状的结构体，可以改变结构层的可动的方向，因此可以用于不同的目的(例如，不同的方向、不同的物理量的传感器)。
除了上述例子以外，也可以制造如下结构体：虽然具有去除牺牲层而形成的空间以及结构层，但是结构层不能移动。例如，可以形成一部分被衬底支撑而另一部分与衬底分离的电感器或电容器等的无源元件、波导、或开关等。通过形成无源元件或波导并使它们与衬底分离，可以减少来自衬底的影响，通过使用它们构成高频用电路，可以形成损失小且频率特性好的电路。
如上所说明的结构体只是一个例子，可以采用与目标相应的工序形成目标形状，并采用各种驱动方法，以制造具有预定的功能的结构体。例如，图25A所示的结构体也可以用作检测由来自外部的力导致的结构层位移的传感器，或者，也可以用作改变两个电极之间的静电电容的可变电容器。像这样，通过采用不同的驱动方法，同一个结构体可以具有不同的功能。
如上所述，本发明的微机械所具有的结构体不仅可以构成传感器或致动器，而且还可以构成无源元件或波导等的电路的一部分。例如，在以高频区域进行无线通信的情况下，无源元件(电容器、电感器、电阻器等)虽然是重要的结构因素，但是通过形成常规半导体元件(CMOS、BiCMOS等)的工序难以形成形成损失小且进行高速工作的无源元件。然而，通过应用如上所述的工序并使用结构体形成无源元件，可以获得良好特性。
通常，在操作具有毫米或更小单位的微小物体的情况下，需要如下工序：首先，将微小对象物的结构放大，人或计算机获得其信息来进行信息处理并决定动作，然后，该动作被缩小来传送到微小对象物。相反，至于本实施方式所示的微机械，只要人或计算机传达上位的命令，就可以操作微小物体。换言之，当人或计算机决定目的并传达命令操作，所述微机械可以使用传感器等获得对象物的信息来进行信息处理，并能够移动。
此外，本实施方式可以与上述实施方式1至4自由地组合。
本说明书根据申请日为2006年3月20日的日本专利申请第2006-076728号而制作，所述申请内容包括在本说明书中。

Claims (23)

1.一种微机械，包括：
在绝缘性表面上的电路；以及
电连接到形成在所述绝缘性表面上的所述电路的结构体，
其中，所述电路包括具有栅电极和在所述栅电极上的第一半导体层的半导体元件，所述栅电极与所述第一半导体层之间夹有绝缘层，
所述结构体包括第二半导体层和空间部分，
所述结构体的所述空间部分设置在所述绝缘性表面和所述第二半导体层之间，
所述第二半导体层是包含多晶硅的层。
2.一种微机械，包括：
在绝缘性表面上的电路；以及
电连接到形成在所述绝缘性表面上的所述电路的结构体，
其中，所述电路包括具有相互重叠的两个栅电极和夹在所述两个栅电极之间的第一半导体层的半导体元件，
所述结构体包括第二半导体层和空间部分，
所述结构体的所述空间部分设置在所述绝缘性表面和所述第二半导体层之间，
所述第二半导体层是包含多晶硅的层。
3.一种微机械，其包括：
衬底；
形成在所述衬底上的结构体，该结构体包括第一半导体层和形成在所述衬底和所述第一半导体层之间的空间部分；以及
形成在所述衬底上的半导体元件，该半导体元件包括栅电极和形成在所述栅电极上的第二半导体层，所述栅电极与所述第二半导体层之间夹有绝缘层，
其中，所述第一半导体层是包含多晶硅的层。
4.根据权利要求1或2所述的微机械，其中，所述第一半导体层是包含多晶硅的层。
5.根据权利要求3所述的微机械，其中，所述第二半导体层是包含多晶硅的层。
6.根据权利要求1～3中的任一项所述的微机械，其中，所述包含多晶硅的层具有多晶硅和非晶硅的叠层结构。
7.根据权利要求1～3中的任一项所述的微机械，其中，所述包含多晶硅的层具有选自多晶硅、非晶硅、以及硅和金属的化合物中的两层或更多层的叠层结构。
8.根据权利要求1～3中的任一项所述的微机械，其中，所述包含多晶硅的层具有结晶生长方向不同的包含多晶硅的层的叠层结构。
9.根据权利要求1～3中的任一项所述的微机械，其中，所述包含多晶硅的层部分地具有结晶结构不同的区域。
10.根据权利要求1～3中的任一项所述的微机械，其中，所述包含多晶硅的层包含由使用金属的热结晶化或者使用金属的激光结晶化而被结晶化了的多晶硅。
11.根据权利要求1或2所述的微机械，还包括与所述绝缘性表面相对的对置衬底，
其中，所述对置衬底设置有保护层或导电层。
12.根据权利要求1或2所述的微机械，还包括与所述绝缘性表面相对的对置衬底，
其中，所述对置衬底在与未设置有所述结构体的区域相对的部分中设置有保护层。
13.一种微机械的制造方法，包括如下步骤：
在衬底上形成第一导电层、以及在所述第一导电层上形成第一牺牲层；
在所述衬底上形成栅电极、以及在所述第一牺牲层上形成第二牺牲层；
在所述栅电极上形成第一绝缘层；
夹着所述第一绝缘层在所述栅电极上形成包含硅的半导体层，并在所述第二牺牲层上形成包含硅的结构层；以及
去除所述第一牺牲层的一部分及所述第二牺牲层。
14.一种微机械的制造方法，包括如下步骤：
在衬底上形成第一导电层；
在所述第一导电层上形成第一牺牲层；
在所述衬底上形成栅电极、以及在所述第一牺牲层上形成第二牺牲层；
在所述栅电极上形成第一绝缘层；
夹着所述第一绝缘层在所述栅电极上形成包含硅的半导体层，并在所述第二牺牲层上形成包含硅的结构层；
在所述半导体层及所述结构层上形成第二绝缘层；
在所述第二绝缘层上形成第二导电层；
去除所述第二绝缘层的一部分，以暴露所述第一牺牲层的一部分及所述第二牺牲层的一部分；以及
去除所述第一牺牲层的一部分及所述第二牺牲层的一部分。
15.根据权利要求13或14所述的微机械的制造方法，其中，所述半导体层和所述结构层由使用金属的热结晶化或者使用金属的激光结晶化而被结晶化。
16.根据权利要求13或14所述的微机械的制造方法，还包括如下步骤：将设置有第三导电层的对置衬底贴合为与所述衬底相对。
17.一种微机械的制造方法，包括如下步骤：
在衬底上形成第一导电层；
在所述第一导电层上形成第一牺牲层；
在所述衬底上形成栅电极、以及在所述第一牺牲层上形成第二牺牲层；
在所述栅电极上形成第一绝缘层；
夹着所述第一绝缘层在所述栅电极上形成包含硅的半导体层，并在所述第二牺牲层上形成包含硅的结构层；
形成导电膜并将该导电膜加工为预定的形状，以在所述半导体层及所述结构层上形成第二导电层；以及
去除所述第一牺牲层及所述第二牺牲层。
18.一种微机械的制造方法，包括如下步骤：
在衬底上形成第一导电层；
在所述第一导电层上形成第一牺牲层；
在所述衬底上形成栅电极、以及在所述第一牺牲层上形成第二牺牲层；
在所述栅电极上形成第一绝缘层；
夹着所述第一绝缘层在所述栅电极上形成包含硅的半导体层，并在所述第二牺牲层上形成包含硅的结构层；
在所述半导体层及所述结构层上形成第二导电层；
在所述第二导电层上形成第二绝缘层；
在所述第二绝缘层上形成第三导电层；
去除所述第二绝缘层的一部分，以暴露所述第一牺牲层的一部分及所述第二牺牲层的一部分；以及
去除所述第一牺牲层的一部分及所述第二牺牲层的一部分。
19.根据权利要求17或18所述的微机械的制造方法，其中，所述半导体层是非晶硅或包含微晶的硅、以及添加有杂质的硅的叠层。
20.一种微机械的制造方法，包括如下步骤：
在衬底上形成第一导电层及第一栅电极；
在所述第一栅电极上形成第一绝缘层；
在所述第一导电层上以及夹着所述第一绝缘层在所述第一栅电极上形成半导体层；
在所述第一栅电极上的所述半导体层上形成第二绝缘层；
在所述第一导电层上的所述半导体层上形成第二导电层，并在所述第一栅电极上的所述半导体层上形成第二栅电极；以及
去除所述第一导电层的一部分、或所述第二导电层的一部分或全部。
21.一种微机械的制造方法，包括如下步骤：
在衬底上形成第一导电层及第一栅电极；
在所述第一栅电极上形成第一绝缘层；
在所述第一导电层上形成半导体层，并夹着所述第一绝缘层在所述第一栅电极上形成半导体层；
在所述第一栅电极上的所述半导体层上形成第二绝缘层；
在所述第一导电层上的所述半导体层上形成第二导电层，并在所述第一栅电极上的所述半导体层上形成第二栅电极；以及
去除在所述第一导电层上的所述半导体层。
22.一种微机械的制造方法，包括如下步骤：
在衬底上形成第一导电层及第一栅电极；
在所述第一栅电极上形成第一绝缘层；
在所述第一导电层上以及夹着所述第一绝缘层在所述第一栅电极上形成半导体层；
在所述第一栅电极上的所述半导体层上形成第二绝缘层；
在所述第一导电层上的所述半导体层上形成第二导电层，并在所述第一栅电极上的所述半导体层上形成第二栅电极；
在所述第二导电层及所述第二栅电极上形成第三绝缘层；
在第三绝缘层上形成第三导电层；
去除所述第三绝缘层的一部分，以暴露所述第一导电层的一部分或所述第二导电层的一部分；以及
去除所述第一导电层的一部分或全部、或所述第二导电层的一部分或全部。
23.一种微机械的制造方法，包括如下步骤：
在衬底上形成第一导电层及第一栅电极；
在所述第一栅电极上形成第一绝缘层；
在所述第一导电层上以及夹着所述第一绝缘层在所述第一栅电极上形成半导体层；
在所述第一栅电极上的所述半导体层上形成第二绝缘层；
在所述第一导电层上的所述半导体层上形成第二导电层，并在所述第一栅电极上的所述半导体层上形成第二栅电极；
在所述第二导电层及所述第二栅电极上形成第三绝缘层；
在所述第三绝缘层上形成第三导电层；
去除所述第三绝缘层的一部分，以暴露在所述第一导电层上的所述半导体层的一部分；以及
去除在所述第一导电层上的所述半导体层。
CN200710088154.0A 2006-03-20 2007-03-20 微机械及其制造方法 Expired - Fee Related CN101041413B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006076728 2006-03-20
JP2006076728 2006-03-20
JP2006-076728 2006-03-20

Publications (2)

Publication Number Publication Date
CN101041413A CN101041413A (zh) 2007-09-26
CN101041413B true CN101041413B (zh) 2011-12-14

Family

ID=38226323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710088154.0A Expired - Fee Related CN101041413B (zh) 2006-03-20 2007-03-20 微机械及其制造方法

Country Status (3)

Country Link
US (4) US8008735B2 (zh)
EP (1) EP1837304A3 (zh)
CN (1) CN101041413B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8043950B2 (en) 2005-10-26 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7642114B2 (en) 2006-07-19 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Micro electro mechanical device and manufacturing method thereof
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN101386401B (zh) * 2008-10-16 2013-10-09 上海集成电路研发中心有限公司 红外探测器像元应力的监控结构及监控方法
JP5100670B2 (ja) 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
WO2011111522A1 (en) * 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
DE102013217349B4 (de) * 2013-08-30 2024-06-13 Robert Bosch Gmbh Mikromechanische Sensoranordnung und entsprechendes Herstellungsverfahren
US9376314B2 (en) * 2014-06-26 2016-06-28 Infineon Technologies Dresden Gmbh Method for manufacturing a micromechanical system
US9627575B2 (en) 2014-09-11 2017-04-18 International Business Machines Corporation Photodiode structures
CN105390551B (zh) * 2015-10-28 2018-05-29 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示装置
CN107452755B (zh) * 2017-07-27 2020-01-21 武汉天马微电子有限公司 阵列基板及其制作方法和显示面板
WO2020133059A1 (zh) * 2018-12-27 2020-07-02 深圳市柔宇科技有限公司 一种功能器件及其制造方法
CN113607584B (zh) * 2021-10-08 2021-12-07 太原科技大学 纳米压痕仪测试试样高温加热装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6210988B1 (en) * 1999-01-15 2001-04-03 The Regents Of The University Of California Polycrystalline silicon germanium films for forming micro-electromechanical systems
CN1361551A (zh) * 1994-02-03 2002-07-31 株式会社半导体能源研究所 一种半导体器件的制造方法
US6531331B1 (en) * 2002-07-16 2003-03-11 Sandia Corporation Monolithic integration of a MOSFET with a MEMS device
CN1420562A (zh) * 2001-10-22 2003-05-28 三菱电机株式会社 半导体器件、机器人、彩票的运营方法、记录媒体

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1361551A (en) * 1919-12-02 1920-12-07 Schwartz Mendel Port-light
US1420562A (en) * 1920-11-13 1922-06-20 Robert J Mcbrien Cooker
TW295703B (zh) 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
JP2791858B2 (ja) 1993-06-25 1998-08-27 株式会社半導体エネルギー研究所 半導体装置作製方法
US6730549B1 (en) 1993-06-25 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
US5895933A (en) 1993-06-25 1999-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
JPH0864828A (ja) 1994-08-24 1996-03-08 Oki Electric Ind Co Ltd 薄膜トランジスタの製造方法
US5808331A (en) * 1995-09-05 1998-09-15 Motorola, Inc. Monolithic semiconductor device having a microstructure and a transistor
US5550090A (en) 1995-09-05 1996-08-27 Motorola Inc. Method for fabricating a monolithic semiconductor device with integrated surface micromachined structures
JPH09246569A (ja) 1996-03-04 1997-09-19 Toyota Motor Corp シリコン構造体の製造方法とシリコン構造体およびシリコン構造体を備えた加速度センサ
DE19829609B4 (de) * 1998-07-02 2008-04-30 Robert Bosch Gmbh Verfahren zur Herstellung eines Mikrosystems
JP3590283B2 (ja) 1999-01-13 2004-11-17 日本電信電話株式会社 静電型可動接点素子の製造方法
US6428713B1 (en) 1999-10-01 2002-08-06 Delphi Technologies, Inc. MEMS sensor structure and microfabrication process therefor
US20030075746A1 (en) * 2001-10-22 2003-04-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor device for determining identification code and application thereof
US20030075745A1 (en) 2001-10-22 2003-04-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit, MOS transistor, semicoductor device, robot and management system of lottery
US6773148B2 (en) * 2002-03-11 2004-08-10 George C. Kasboske System for mounting an object on a moving vehicle
US20030196591A1 (en) 2002-04-23 2003-10-23 Hartzell John W. Formation of crystal-structure-processed mechanical, and combined mechanical and electrical, devices on low-temperature substrates
US7156916B2 (en) 2002-04-23 2007-01-02 Sharp Laboratories Of America, Inc. Monolithic integrated crystal-structure-processed mechanical, and combined mechanical and electrical devices, and methods and systems for making
US7253488B2 (en) * 2002-04-23 2007-08-07 Sharp Laboratories Of America, Inc. Piezo-TFT cantilever MEMS
US7135070B2 (en) 2002-04-23 2006-11-14 Sharp Laboratories Of America, Inc. Monolithic stacked/layered crystal-structure-processed mechanical, and combined mechanical and electrical, devices and methods and systems for making
US6860939B2 (en) 2002-04-23 2005-03-01 Sharp Laboratories Of America, Inc. Semiconductor crystal-structure-processed mechanical devices, and methods and systems for making
US7128783B2 (en) 2002-04-23 2006-10-31 Sharp Laboratories Of America, Inc. Thin-film crystal-structure-processed mechanical devices, and methods and systems for making
US7125451B2 (en) 2002-04-23 2006-10-24 Sharp Laboratories Of America, Inc. Crystal-structure-processed mechanical devices and methods and systems for making
US6943448B2 (en) 2003-01-23 2005-09-13 Akustica, Inc. Multi-metal layer MEMS structure and process for making the same
US7692839B2 (en) 2004-09-27 2010-04-06 Qualcomm Mems Technologies, Inc. System and method of providing MEMS device with anti-stiction coating
US20060148133A1 (en) 2005-01-03 2006-07-06 Analog Devices, Inc. Method of forming a MEMS device
US7560789B2 (en) 2005-05-27 2009-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5084175B2 (ja) 2005-05-31 2012-11-28 株式会社半導体エネルギー研究所 微小構造体、およびその作製方法
US7683429B2 (en) 2005-05-31 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Microstructure and manufacturing method of the same
US7642612B2 (en) * 2005-06-17 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1361551A (zh) * 1994-02-03 2002-07-31 株式会社半导体能源研究所 一种半导体器件的制造方法
US6210988B1 (en) * 1999-01-15 2001-04-03 The Regents Of The University Of California Polycrystalline silicon germanium films for forming micro-electromechanical systems
CN1420562A (zh) * 2001-10-22 2003-05-28 三菱电机株式会社 半导体器件、机器人、彩票的运营方法、记录媒体
US6531331B1 (en) * 2002-07-16 2003-03-11 Sandia Corporation Monolithic integration of a MOSFET with a MEMS device

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Andrea E. Franke,et al..Polycrystalline Silicon-Germanium films for integrated microsystems.《J.Microelectromechanical Systems》.2003,第12卷(第2期), *
J.H.Smith,S.Montague,et al..Characterization of the embedded micromechanical device approach to the monolithic integrated of MEMS with CMOS.《SPIE Micromachining and Microfabrication 96》.1996, *
James D. Plummer.Silicon VLSI Technology: Fundamentals, Practice and Modeling.《Silicon VLSI Technology: Fundamentals, Practice and Modeling》.Publishing House of Electronics Industry,2003,(第1版), *

Also Published As

Publication number Publication date
US20070215963A1 (en) 2007-09-20
EP1837304A3 (en) 2012-04-18
US8470695B2 (en) 2013-06-25
EP1837304A2 (en) 2007-09-26
US9487390B2 (en) 2016-11-08
US8884384B2 (en) 2014-11-11
CN101041413A (zh) 2007-09-26
US20110297940A1 (en) 2011-12-08
US20150053985A1 (en) 2015-02-26
US8008735B2 (en) 2011-08-30
US20130285059A1 (en) 2013-10-31

Similar Documents

Publication Publication Date Title
CN101041413B (zh) 微机械及其制造方法
US8008737B2 (en) Semiconductor device
JP4519804B2 (ja) 半導体装置の作製方法
KR101370666B1 (ko) 미소 구조체, 반도체장치, 및 미소 구조체의 제조 방법
KR101313123B1 (ko) 미소 구조체 및 그 제조방법
EP1752415B1 (en) Manufacturing method of a suspended MEMS structure
CN1974373B (zh) 微结构、其制造方法、以及微电子机械系统
US7767543B2 (en) Method for manufacturing a micro-electro-mechanical device with a folded substrate
US7537953B2 (en) Manufacturing method of microstructure and microelectromechanical system
JP5095244B2 (ja) マイクロマシン、およびその作製方法
CN1893142B (zh) 微细结构、微机械、有机晶体管、电器及其制造方法
JP5127181B2 (ja) 微小電気機械式装置の作製方法
US8093088B2 (en) Manufacturing method of micro-electro-mechanical device
JP5084175B2 (ja) 微小構造体、およびその作製方法
JP2007152554A (ja) 半導体装置
JP4995503B2 (ja) 微小電気機械式装置の作製方法
KR20230086718A (ko) 변형 가능한 층과 압전층을 포함하는 mems 애플리케이션용 복합 구조체 및 관련 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111214

Termination date: 20190320