CN1855520A - 固体摄像元件及其制造方法 - Google Patents
固体摄像元件及其制造方法 Download PDFInfo
- Publication number
- CN1855520A CN1855520A CNA2006100716695A CN200610071669A CN1855520A CN 1855520 A CN1855520 A CN 1855520A CN A2006100716695 A CNA2006100716695 A CN A2006100716695A CN 200610071669 A CN200610071669 A CN 200610071669A CN 1855520 A CN1855520 A CN 1855520A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- type semiconductor
- semiconductor layer
- substrate
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 249
- 239000000758 substrate Substances 0.000 claims abstract description 186
- 239000012535 impurity Substances 0.000 claims abstract description 105
- 238000006243 chemical reaction Methods 0.000 claims abstract description 34
- 238000002955 isolation Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 38
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 31
- 229910052796 boron Inorganic materials 0.000 claims description 31
- 230000004888 barrier function Effects 0.000 claims description 17
- 238000000926 separation method Methods 0.000 claims description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 171
- 238000005381 potential energy Methods 0.000 description 22
- 238000009826 distribution Methods 0.000 description 21
- 150000002500 ions Chemical class 0.000 description 21
- 230000035945 sensitivity Effects 0.000 description 17
- 238000012360 testing method Methods 0.000 description 17
- 230000000052 comparative effect Effects 0.000 description 13
- 230000008569 process Effects 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000000203 mixture Substances 0.000 description 9
- 239000007787 solid Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 239000002800 charge carrier Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000005693 optoelectronics Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000013517 stratification Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- FGRBYDKOBBBPOI-UHFFFAOYSA-N 10,10-dioxo-2-[4-(N-phenylanilino)phenyl]thioxanthen-9-one Chemical compound O=C1c2ccccc2S(=O)(=O)c2ccc(cc12)-c1ccc(cc1)N(c1ccccc1)c1ccccc1 FGRBYDKOBBBPOI-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Element Separation (AREA)
Abstract
一种固体摄像元件，包括：半导体衬底，该半导体衬底具有包含P型杂质的衬底本体和设在该衬底本体上的包含N型杂质的第一N型半导体层，并且，在该第一N型半导体层的上述衬底本体侧设置有包含上述P型杂质的第一P型半导体层；多个光电转换部，这些光电转换部包括在上述第一N型半导体层的表层部彼此独立地在多个位置设置的第二N型半导体层；以及多个第二P型半导体层，这些第二P型半导体层分别包围上述各光电转换部，并沿着在上述第一N型半导体层的表层部的多个位置设置的元件隔离区域，从上述第一N型半导体层的表层部直到上述第一P型半导体层的表层部连续地设置。
Description
相关申请的交叉参考
本申请基于并要求2005年3月31日申请的首次日本专利申请第2005-104896号的优先权；在此引用其全部内容作为参考。
技术领域
本发明涉以及一种固体摄像元件及其制造方法，特别是涉及一种通过改良以阱(well)为首的衬底的结构，能够提高像质、灵敏度以及电气特性的固体摄像元件及其制造方法。
背景技术
作为固体摄像元件，通常已知有电荷耦合元件型的固体摄像元件，即CCD(电荷耦合器件)型的固体摄像元件(CCD图像传感器)。通常，CCD图像传感器被形成在N型衬底上。此外，CCD图像传感器需要用于其驱动的电压值互不相同的三个电源。例如，作为驱动电源，CCD图像传感器需要5V、8V、以及15V的三个电源。像这种CCD图像传感器的消耗功率大约为500mW。
此外，近年来，作为由与CCD图像传感器不同的工作原理所形成的固体摄像元件，提出了所谓的CMOS型的放大型固体摄像元件(CMOS图像传感器)，并正在进行商品化。此CMOS图像传感器具有与CCD图像传感器不同的特征。具体地说，CMOS图像传感器具有单一单元、低电压驱动以及低消耗功率等特征。例如，作为驱动电源，CMOS图像传感器只需要一个3V电源。此外，这种CMOS图像传感器的消耗功率大约为50mW。
但是，近年来CMOS图像传感器与CCD图像传感器一起正显著地实现着多像素化(高像素化)。如果不改变传感器的大小而增加像素数量，理所当然地要求一个个像素(元件)的微细化。于是，理所当然地也要缩小光电二极管的受光面积。其结果，一个个光电二极管的灵敏度就会下降。
相对于此，与如前所述的CCD图像传感器相比，由于CMOS图像传感器具有以低电压驱动的结构，因此，同CCD图像传感器相比，难以扩展光电二极管的耗尽层。即，在CMOS图像传感器中，难以采用通过扩展光电二极管的耗尽层并提高灵敏度来补偿元件的微细化所引起的的灵敏度下降的方法。因此，对于CMOS图像传感器而言，开发利用不同于CCD图像传感器的方法以便能够提高灵敏度的技术，就成为今后进一步向高像素化发展的重要技术课题。例如，在日本特开2001-160620号公报和特开2001-223351号公报中就公开了这样的课题。此外，期望开发出一种不仅能够提高灵敏度、同时还能够抑制产生图像散焦和混色等像质劣化的可能性的技术。
作为解决这种课题对策之一，正在研讨例如通过使用N/P+衬底，以便在光电二极管中有效地聚集电子的技术。N/P+衬底与P/P+衬底相同，通过在作为衬底本体的P+衬底上外延(epitaxial)生长N型半导体层来形成淀积的结构。在该N/P+衬底的N型外延层中，例如利用加速器离子注入P(磷)等N型杂质来形成光电二极管(N型半导体层)时，比P/P+衬底更容易扩展光电二极管的耗尽层。因此，不用提高CMOS图像传感器的驱动电压，就可以提高其灵敏度。与此同时，由于还可以利用载流子的短寿命，所以就能够抑制产生图像散焦和混色等像质劣化的可能性。因此，通过使用N/P+衬底制作CMOS图像传感器，就能够解决上述的课题。
但是，与使用P/P+衬底制作CMOS图像传感器的情况不同，在使用N/P+衬底制作CMOS图像传感器的情况下，就会产生N/P+衬底特有的几个问题。第一是有关多个光电二极管之间的隔离的问题。在P/P+衬底中，由于在P型外延层形成多个光电二极管(N型半导体层)，所以各光电二极管间通过P型外延层的P型半导体层进行元件隔离。即，各光电二极管不彼此电连接。相对于此，在N/P+衬底中，由于在N型外延层形成多个光电二极管(N型半导体层)，所以各光电二极管彼此不进行元件隔离，会产生各光电二极管彼此电连接的问题。
第二是有关漏电电流的问题。在P/P+衬底中，在由一片Si晶片切割成多个单独的半导体芯片的切割工序中，在各芯片的切断面处会出现P型半导体层。相对于此，在N/P+衬底中，在切割工序，在各芯片的切断面处出现P型衬底主体和N型外延层的交界面即PN结面。当在芯片切断面处出现PN结面时，切断面的表面就会成为漏电电流的产生原因，或者成为漏电电流的通路的可能性增加。进一步，导致漏电电流增大的可能性增加。
发明内容
本发明的目的在于，提供一种通过改良衬底的构造来实现像质、灵敏度以及电气特性的提高的固体摄像元件及其制造方法。
根据本发明的一种方式，在此提供的固体摄像元件包括：半导体衬底，该半导体衬底具有包含P型杂质的衬底本体和设在该衬底本体上的包含N型杂质的第一N型半导体层，并且，在该第一N型半导体层的上述衬底本体侧设置有包含上述P型杂质的第一P型半导体层；多个光电转换部，这些光电转换部包括在上述第一N型半导体层的表层部彼此独立地在多个位置设置的第二N型半导体层；以及多个第二P型半导体层，这些第二P型半导体层分别包围上述各光电转换部，并沿着在上述第一N型半导体层的表层部的多个位置设置的元件隔离区域，从上述第一N型半导体层的表层部直到上述第一P型半导体层的表层部连续地设置。
根据本发明的另一种方式，在此提供的固体摄像元件的制造方法包括：形成第一P型半导体层的工序，通过对具有包含P型杂质的衬底本体和在该衬底本体上设置的包含N型杂质的第一N型半导体层的半导体衬底实施加热处理，使上述P型杂质扩散到上述第一N型半导体层的上述衬底本体侧，从而形成第一P型半导体层；设置多个光电转换部的工序，通过在上述第一N型半导体层的表层部的多个位置注入N型杂质来形成第二N型半导体层，由此设置该多个光电转换部；以及设置多个第二P型半导体层的工序，分别包围上述各光电转换部并沿着在上述第一N型半导体层的表层部的多个位置设置的元件隔离区域，从上述第一N型半导体层的表层部直到上述第一P型半导体层的表层部连续地注入P型杂质，由此设置多个第二P型半导体层。
附图说明
图1是表示一实施方式的固体摄像元件的制造工序的工序剖面图。
图2是表示一实施方式的固体摄像元件的制造工序的工序剖面图。
图3是表示一实施方式的固体摄像元件的制造工序的工序剖面图。
图4是表示一实施方式的固体摄像元件的制造工序的工序剖面图。
图5是表示一实施方式的固体摄像元件的制造工序的工序剖面图。
图6是表示一实施方式的固体摄像元件及其制造工序的剖面图。
图7是表示从上方看图6所示的固体摄像元件时的俯视图。
图8是简化表示图6所示的固体摄像元件的主要部分的电路图。
图9是以曲线图表示沿图6所示的固体摄像元件的图6中实线部分的杂质浓度、电子分布以及势能的图。
图10是表示作为相对于图6所示的固体摄像元件的第一比较例的背景技术涉及的固体摄像元件的剖面图。
图11是以曲线图表示沿图10所示的作为第一比较例的固体摄像元件的图10中实线的X-X′部分的杂质浓度的图。
图12是以曲线图表示沿图10所示的作为第一比较例的固体摄像元件的图10中实线的X-X′部分的势能的图。
图13是表示作为相对于图6所示的固体摄像元件的第二比较例的背景技术涉及的另一固体摄像元件的剖面图。
图14是以曲线图表示沿图13所示的作为第二比较例的固体摄像元件的图13中实线的Y-Y′的部分的杂质浓度、电子分布以及势能的图。
具体实施方式
下面，参照图1～图9说明本发明的一种实施方式。图1～图5是分别表示本实施方式的固体摄像元件的制造工序的工序剖面图。图6表示本实施方式的固体摄像元件及其制造工序的工序剖面图。图7表示从上方看图6所示的固体摄像元件时的俯视图。图8是简化表示图6所示的固体摄像元件的主要部分的电路图。图9是以曲线图表示沿图6所示的固体摄像元件的图6中实线部分的杂质浓度、电子分布以及势能的图。
本实施方式涉及使用N/P+衬底的放大型固体摄像元件及其制造方法。具体地说，涉及使用N/P+衬底的CMOS图像传感器及其制造方法。以下，详细说明。
首先，如图1所示，准备由两层结构构成的半导体衬底1。该半导体衬底1的下侧部分(下层部分)成为含有P型杂质的衬底本体2。此外，半导体衬底1的上侧部分(上层部分)成为含有N型杂质的第一N型半导体层3。在由硅(Si)形成的衬底本体2中，包含着作为P型杂质的硼(B)。因此，衬底本体2也可以称为P型半导体衬底。衬底本体2中的硼浓度(P型杂质浓度)例如被设定为约2×1018cm-3。此外，通过在衬底本体2的表面上外延生长来设置第一N型半导体层3。在本实施方式中，利用外延生长法在衬底本体2的表面上淀积第一N型半导体层3，直到图1中实线箭头标记T1表示的半导体层3的厚度约达到5μm。在作为外延生长层的第一N型半导体层3中，包含着作为N型杂质的磷(P)。因此，第一N型半导体层3也可以称为N型外延层。第一N型半导体层3中的磷浓度(N型杂质浓度)被设定为约2×1015cm-3。
由此，半导体衬底1构成为在P型半导体衬底2之上层叠N型外延层3的两层结构。在下文的说明中，将半导体衬底1称为N/P+衬底1。通常，在制作此N/P+衬底1时，将N型外延层3的生长速度设定为约1μm/分，在P型半导体衬底2上外延生长N型外延层3。按照这种设定，从半导体衬底1的深的位置(深层部)即P型半导体衬底2侧向半导体衬底1的浅的位置(表层部)即N型外延层3侧，P型杂质即硼(boron)(B)基本上没有扩散(移动)。因此，在P型半导体衬底2和N型半导体衬底3的交界面，硼浓度(B浓度)的分布曲线如后所述将变得陡峭。此外，在保持已制作状态不变的状态下的N/P+衬底1中，PN结面4相当于P型半导体衬底2和N型外延层3的交界面。即，在贮存状态下的N/P+衬底1中，PN结面4如前所述地位于距离N/P+衬底1的表面约5μm的深度的位置。
接着，如图2所示，对N/P+衬底1实施加热处理。由此，使P型半导体衬底2中的硼(B)扩散到N型外延层3中。例如，在约1150℃下用约1.5小时来执行该加热处理。该加热处理的结果，如图2所示，P型杂质即硼(B)从P型半导体衬底2中渗出到N型外延层3中，在P型半导体衬底2之上形成作为第一P型半导体层的P型阱5。而且，在实施了加热处理后的N/P+衬底1中，PN结面4相当于P阱5和N型外延层3的交界面。此外，图2中用实线箭头标记T2表示的形成了P阱5后的N型半导体层3的厚度约为2.5～3.5μm。即，在实施了加热处理后的N/P+衬底1中，PN结面4位于距离N/P+衬底1的表面约2.5～3.5μm的深度的位置。并且，P阱5的PN结面4附近的B浓度为约2×1015cm-3。
如此，在P型半导体衬底2上形成的P阱5的P型杂质的浓度，在其PN结4附近的B浓度被设定为约2×1015cm-3。相对于此，P型半导体衬底2的P型杂质的浓度即硼浓度(B浓度)，如前所述地被设定为约2×1018cm-3。即，在N/P+衬底1中的距其表面处约小于等于5μm的深的位置(深层部)，P型杂质的浓度设定得比其正上方的即深度约2.5～3.5μm至约5μm的浅的位置高。一般地，在P型杂质浓度高的区域，作为载流子的电子的寿命短，立即与空穴(hole)再结合。因此，在N/P+衬底1中生成的电子即使扩散到距N/P+衬底1的表面约小于等于5μm的深层部，此电子也能够立即与空穴再结合。此外，即使假设在距N/P+衬底1的表面约大于等于5μm的浅的位置生成的电子扩散到N/P+衬底1的深层部，在P型杂质浓度急剧变化的P阱5和N型外延层3的交界面附近，该电子也会向N/P+衬底1的表面侧被弹回。具体地，即使在距N/P+衬底1的表面处约大于等于5μm的浅的位置生成的电子要扩散到N/P+衬底1的深层部，由于在PN结面4附近存在势垒，所以该电子也会返回N/P+衬底1的表面侧。
接着，如图3所示，在N/P+衬底1的表面附近，采用通常的工艺，形成读出晶体管15的栅极(gate)6和作为检测部的漏极(drain)7等。与此同时，在N/P+衬底1的表面附近，虽省略了图示，但采用通常工艺形成电容器和栅极布线等。
接着，如图3所示，采用通常的工艺，在N型外延层3(N/P+衬底1)的表层部相互独立地、在多个位置设置作为光电转换部的光电二极管8。具体地说，在N型外延层3的表面上按规定图形涂敷未图示的抗蚀剂膜进行构图。此后，在N型外延层3的表层部离子注入N型杂质即磷(P)。此时，N型杂质的浓度即磷浓度(P浓度)峰值的深度，主要由注入P离子时的能量的大小来决定。作为P离子的注入条件，，将P离子的剂量(dose)设定成在约300KeV下为1.2×1012cm-2。此设定下，通过在N型外延层3的表层部离子注入磷(P)，就能够在N型外延层3的表层部的多个位置，形成具有P浓度的峰值为距N型外延层(第一N型半导体层)3的表面约0.4μm深度的P浓度分布曲线的第二N型半导体层8。即，在N型外延层3的表层部设置多个光电二极管8。此后，在N型外延层3的表层部，在各光电二极管8的周围的多个位置形成例如由氧化膜形成的STI(浅沟槽隔离，Shallow Trench Isolation)9作为元件隔离区域。这些STI9是从N型外延层3的表面到达至约0.3～0.35μm的深度而形成。
接着，如图4所示，按分别包围各光电二极管8的图形，且从N型外延层3的表面侧向P阱5侧设置多层的第二P型半导体层10。在本实施方式中，在各STI9及检测部7的下侧设置多层第二P型半导体层10。通过对N型外延层3多次离子注入例如硼(B)作为P型杂质，来形成各个第二P型半导体层10。在各个第二P型半导体层10中，其中央部10a的B浓度比周边部的B浓度更高。
如图5所示，在本实施方式中，在各STI9及检测部7的下侧形成5层第二P型半导体层10。因此，为了形成这些5层第二P型半导体层10，进行5次硼(B)的离子注入。这些5次B离子注入的剂量，从第一次起顺序设定为：在约200KV下约7E12cm-2，在约400KV下约5E11cm-2，在约650KV下约5E11cm-2，在约1100KV下约5E11cm-2，然后在约1700KV下约5E11cm-2。在这些设定条件下，在5次离子注入结束的时刻，如图5所示，各STI9及检测部7和P阱5的表层部之间，通过5层第二P型半导体层10无间隙地被填埋。即，在5次离子注入结束的时刻，各STI9及检测部7和P阱5的表层部之间的N型外延层3，通过5层第二P型半导体层10实际上被P型半导体化了。再有，设置在检测部7下侧的各个第二P型半导体层10中，检测部7正下方的第二P型半导体层10即最上层的第二P型半导体层10具有所谓的击穿阻挡(punch throughstopper)层的功能。
此外，即使利用此离子注入工序中的热扩散，P型半导体衬底2中的硼(B)也能够从P型半导体衬底2中向N型外延层3侧渗出。由此，作为N型外延层3和P阱5的交界面的PN结面4，同进行离子注入前相比，能够进一步向N/P+衬底1的表面侧上升。具体地说，在图5中实线箭头标记T3表示的5次离子注入结束的时刻的N型半导体层3的厚度约为2.0μm。即，在5次离子注入结束的时刻，PN结面4位于距N/P+衬底1的表面约2.0μm的深度。因此，实质上，可通过5层第二P型半导体层10，能够将从N/P+衬底1的表面到PN结4的厚度约2μm的N型外延层3大致P型半导体层化。
如此，沿各STI9及检测部7分别包围各光电二极管8，且从各STI9及检测部7到达P阱5的表层部，就能够不间断而连续地设置5层第二P型半导体层。由此，各光电二极管8与彼此相互邻接的其它光电二极管8电气地被元件隔离。即，通过分别且三维地(立体地)包围各光电二极管8而设置的5层第二半导体层10，各光电二极管8就能够与彼此相互邻接的其它光电二极管8在电气上被切断(隔离)。因此，沿STI9及检测部7在其下方设置的各个第二P型半导体层10与P阱5一起，具有作为与邻接各光电二极管8的其它各光电二极管8电气隔离的阻挡(barrier)层的功能。
此外，如图4及图5所示，在本实施方式中，在各STI9及检测部7的下侧离子注入硼(B)时，同时还对将N/P+衬底1切割成多个芯片的芯片切断部11离子注入硼(B)。这些图4及图5中用双点划线表示的各芯片切断部11通常被称为切割线部。即，在本实施方式中，在各STI9及检测部7的下侧设置作为阻挡层的5层第二P型半导体层10时，同时对N型外延层3的各切割线部11也离子注入硼(B)。由此，与设置在各STI9及检测部7的下侧的各个第二P型半导体层10相同，沿各切割线部11且自N型外延层3的表面起从各STI9及检测部7到P阱5的表层部，不间断而连续地设置5层第二P型半导体层10。即，即使在N/P+衬底1的各切割线部11，实质上也能够通过5层第二P型半导体层10将从N/P+衬底1的表面到PN结面4的约2μm厚的N型外延层3进行P型半导体层化。根据这种工序，不增加工序数能够同时且容易地形成作为阻挡层的各个第二P型半导体层10和各切割线部11的各个第二P型半导体层10。
在后工序中，沿各切割线部11将N/P+衬底1切割成多个芯片。在各切割线部11，从N/P+衬底1的表面到背面由各个第二P型半导体层10、P阱5以及P型半导体衬底2构成。即，在各切割线部11，即使切断N/P+衬底1，在其切断面也不出现PN结面4。
接着，如图6所示，为了使各光电二极管8成为S 3(Surface ShieldSensor，表面屏蔽传感器)的构造，在各光电二极管8的表层部设置屏蔽(shield)层12。具体地，首先，在各光电二极管8的表面上按规定图形涂敷未图示的抗蚀剂膜进行构图。此后，在各光电二极管8的表层部离子注入P型杂质即硼(B)。此时，B离子剂量被设定成在约10KeV下为1×1013cm-2。由此，用由硼形成的P型半导体层12覆盖作为N型半导体层的各光电二极管8的表面(表面能级)来进行保护。即在各光电二极管8的表层部形成PD-p层12。其结果，实质上进行光电转换的N型半导体层8被嵌入N/P+衬底1(N型外延层3)的表层部中的同时，在N/P+衬底1(N型外延层3)的表层部形成用由硼(B)形成的P型半导体层(PD-p层)12保护各N型半导体层8的表面的S3结构的各光电二极管8。根据这种结构，在各光电二极管8的表面附近，P型杂质即硼(B)的浓度再一次提高。具体地说，在各光电二极管8的表面附近的B浓度变为约1×1019cm-3。
此后，经过用通常方法形成Al布线等的规定工序，并且，沿各切割线部11将N/P+衬底1切割成一个个芯片单位。由此，完成本实施方式的固体摄像元件13的制造。其结果，获得由所希望结构形成的固体摄像元件13。即，在使用N/P+衬底1形成的同时，各光电二极管8通过P阱5及多层第二P型半导体层10被分别且三维地包围，彼此电隔离，并且，在各芯片的切断面不显现出PN结面4，获得作为放大型固体摄像元件的CMOS图像传感器13。
图7表示从上方看图6所示的CMOS图像传感器13的俯视图。如图7所表明，各光电二极管8从其四周被各个第二P型半导体层10包围着。而且，各光电二极管8通过设置于其四周的各个第二P型半导体层10，与邻接的其它各光电二极管8被电隔离而绝缘。
此外，在图8中，简化地表示CMOS图像传感器13的主要部分的电路图。CMOS图像传感器13包括复位晶体管14、读出晶体管15、放大晶体管16、地址晶体管17以及二极管18。复位晶体管14和读出晶体管15的源·漏极直接相连着。同样地，放大晶体管16和地址晶体管17的源·漏极直接相连着。此外，放大晶体管16的栅极与复位晶体管14及读出晶体管15的源·漏极直接连接着。再者，二极管18的正向侧的端子与读出晶体管15的源(漏)极直接连接着。
如在背景技术中说明的那样，在使用P/P+衬底制造CMOS图像传感器的情况下，由于在作为P型半导体层的P型外延层上形成多个作为N型半导体层的光电二极管，所以邻接的各光电二极管彼此电隔离。相对于此，在使用N/P+衬底1制造的本实施方式的CMOS图像传感器13中，如前所述，在作为N型半导体层的N型外延层3中同样形成多个作为N型半导体层的光电二极管8。因此，对本实施方式的CMOS图像传感器13而言，如果仅利用使用P/P+衬底的现有的光电二极管的形成方法，邻接的光电二极管很有可能相互电连接。如果各光电二极管相互电连接，则通过光电转换生成的电子就不能成为原来能够进行信号处理的像素信号。这成为混色的原因。进而成为导致再生图像劣化等像质劣化的原因。
作为防止这种因各光电二极管相互电连接引起的像质劣化的对策方法之一，如在背景技术中所述，在使用N型衬底的CCD图像传感器中，形成由硼(B)形成的P型半导体层以便包围各光电二极管。而且，即使在使用N/P+衬底1制造的本实施方式的CMOS图像传感器13中，也如图4～图6所示，形成多层由硼(B)形成的第二P型半导体层10，以便分别地包围各光电二极管8。即，即使在本实施方式的CMOS图像传感器中，为了使邻接的各光电二极管8相互电隔离，也利用未图示的加速器在N型外延层3中注入B离子，以便分别地包围各光电二极管8。并且，使由在N型外延层3中注入的B离子形成的各个第二P型半导体层10具有作为相互电隔离邻接的各光电二极管8的阻挡层的功能。
此外，对于使用N/P+衬底1制造的本实施方式的CMOS图像传感器13，在其制造工序中的各种热处理工序中，从作为P+区域的P型半导体衬底2中向作为N区域的N型外延层3中扩散作为P型杂质的硼(B)。即，从N/P+衬底1的背面侧向表面侧渗出硼(B)。由此，随着CMOS图像传感器13的制造工序的推进，P阱5的区域从N/P+衬底1的背面侧向表面侧慢慢扩大。即，PN结面4从N/P+衬底1的深的位置向浅的位置慢慢移动。其结果，通过成为阻挡层的多层第二P型半导体层10，就能够不间断地连接在N/P+衬底1(N型外延层3)的表层部形成的各STI9及检测部(漏)7和与N型外延层3一起形成PN结面4的P型半导体区域即P阱5。由此，即使在使用N/P+衬底1制造的本实施方式的CMOS图像传感器13中，也能够通过各STI9、检测部(漏极)7、各P型半导体层(阻挡层)10以及P阱5来分别且三维地(立体地)包围各光电二极管8，使它们相互电隔离。
在由这种结构构成的本实施方式的CMOS图像传感器13中，即使对各光电二极管8照射太阳光等强光，使电子从各光电二极管8漏出，也能够通过各STI9、检测部(漏极)7、各P型半导体层(阻挡层)10以及P阱5来限制电子的移动。即，从各光电二极管8漏出的电子经过N/P+衬底1的深的位置渗漏到邻接的其它各光电二极管8中的可能性几乎不存在。因此，在本实施方式的CMOS图像传感器13中，在此器件的结构上产生图像散焦等的可能性几乎不存在。
此外，在由这种结构形成的本实施方式的CMOS图像传感器13中，能够以与使用现有的P/P+衬底制造CMOS图像传感器时相同的方法形成此像素部。即，不需要用于N/P+衬底1的特别的工序，就能够形成CMOS图像传感器13的像素部。
此外，以固体摄像元件为首的各种半导体器件，在其制造工序的最终阶段通过切割从一片晶片切出多个芯片。在使用P/P+衬底制造的CMOS图像传感器中，各芯片的切断面或者全部是P型半导体层，或者是只在一部分表面附近显现出用于元件隔离的氧化膜。因此，在使用P/P+衬底制造的CMOS图像传感器中，在各芯片的切断面不露出PN结面。此外，在使用N型半导体衬底制造的CCD图像传感器中，通常是在切割线部等中离子注入作为N型杂质的磷(P)，或使N型杂质的磷(P)固溶扩散到切割线部等中。因此，在使用N型半导体衬底制造的CCD图像传感器中，各芯片的切断面全部为N型半导体层。因此，与使用P/P+衬底制造的CMOS图像传感器相同，即使是使用N型半导体衬底制造的CCD图像传感器，在各芯片的切断面也不会露出PN结面。
但是，在使用N/P+衬底制造的CMOS图像传感器中，衬底的深区域(背面侧)为P型半导体衬底，但衬底的浅的区域(表面侧)为N型半导体层。即，如果从N/P+衬底直接切割出芯片，在各芯片的切断面就会露出PN结面。如果露出PN结面，就会成为在衬底深层部的P+区域和衬底表层部的N型外延区域之间电流泄漏的原因。此漏电电流在器件特性上成为暗时斑点的原因。即，导致漏电的产生有可能导致像质的劣化。
为了防止这种漏电电流的产生和漏电电流引起的像质的劣化，在使用N/P+衬底1制造的本实施方式的CMOS图像传感器13中，如前所述，在形成成为阻挡层的第二P型半导体层10时，同时还在各切割线部11离子注入硼(B)来形成多层第二P型半导体层10。然后，从N/P+衬底1(N型外延层3)的表面到P阱5的表面止，不间断地连续地设置各个第二P型半导体层10。由此，实质上从N/P+衬底1的表面到背面，对各切割线部11进行P型半导体层化。其结果，在切割线部11将N/P+衬底1切割为多个芯片而得到的各芯片的切断面，露出成为衬底的深区域(背面侧)为P型半导体衬底、衬底的浅区域(表面侧)为P型半导体层的2层结构的P型半导体层。即，能够使各芯片的切断面全部为P型半导体层。因此，本实施方式的CMOS图像传感器13，也与上述的使用P/P+衬底的CMOS图像传感器和使用N型半导体衬底的CCD图像传感器一样，在各芯片的切断面不露出PN结4。
并且，如前所述，在形成成为阻挡层的各个第二P型半导体层10时，同时形成本实施方式的CMOS图像传感器13中的切割线部11的各个第二P型半导体层10。具体地，为了形成作为阻挡层的各个第二P型半导体层10，在N/P+衬底1的表层部(N型外延层3)离子注入作为P型杂质的硼(B)时，同时还在切割线部11离子注入硼(B)。由此，能够与作为阻挡层的各个第二P型半导体层10一起，形成切割线部11的各个第二P型半导体层10。因此，根据本实施方式，完全不需要特别的工序和专用的工序，就能够形成切割线部11的各个第二P型半导体层10。即，根据本实施方式，不用增加工序数，就能够同时容易且迅速地形成作为阻挡层的各个第二P型半导体层10和切割线部11的各个第二P型半导体层10。
接着，参照图9说明沿本实施方式的CMOS图像传感器13的N/P+衬底1的厚度方向的杂质浓度、电子分布以及势能。图9所示的各曲线图分别示出了沿图6所示的CMOS图像传感器13的图6中实线A-A′部分的杂质浓度、电子分布以及势能。
首先，说明在图9的上段示出的曲线图。在图9的上段用实线表示的曲线图中，图9中的B所示的区域表示作为由P型半导体层形成的保护层的PD-p层12中的杂质浓度。此外，在图9的上段用实线表示的曲线图中，图9中的C所示的区域表示由N型半导体层形成的光电二极管8中的杂质浓度。此外，在图9的上段用实线表示的曲线图中，图9中的D所示的区域表示N型外延层3中的杂质浓度。此外，在图9的上段用实线表示的曲线图中，图9中的E所示的区域表示P阱5中的杂质浓度。而且，在图9的上段用实线表示的曲线图中，图9中的F所表示的区域表示P型半导体衬底2中的杂质浓度。
在如图9的上段用实线表示的曲线图所表明的那样，从P型半导体衬底2的深层部到P阱5的表面，杂质浓度即P浓度慢慢降低。而且，在位于深度约2.0μm的P阱5和N型外延层3的交界面，杂质各不相同，因此杂质浓度急剧变化，形成陡峭的分布曲线。此外，在N型外延层3和由N型半导体层形成的光电二极管8的交界面，由于杂质相同，杂质浓度平滑地变化。而且，在光电二极管8中，在深度约0.4μm处，作为杂质浓度的N浓度达到峰值。并且，在光电二极管8和由P型半导体层形成的PD-p层12的交界面，由于杂质各不相同，所以杂质浓度一度下降。而且，在PD-p层12中，在其表面附近杂质浓度即P浓度达到峰值。此外，如图9的上段中用虚线表示的曲线图所表明的那样，N/P+衬底1中的电子(载流子)分布的峰值(极大)，几乎与光电二极管8中的杂质浓度(N浓度)的峰值(极大)一致。
接着，说明在图9的下段用实线表示的曲线图。在图9的下段用实线表示的曲线图，表示N/P+衬底1中的势能的分布。如此图9的下段中用实线表示的曲线图和图9的上段中用实线表示的曲线图所表明的那样，N/P+衬底1中的势能成为极小(最小)的位置，与光电二极管8中的杂质浓度(N浓度)的峰值(极大)及N/P+衬底1中的电子分布的峰值(极大)大概一致。即，N/P+衬底1中的电子的动作，与通常所知的物理现象非常符合。即，即使通过各光电二极管8的光电转换作用，在N/P+衬底1内产生的电子从各光电二极管8泄漏，要扩散到N/P+衬底1的深层部侧即P型半导体衬底2侧，也能够通过势垒返回到N/P+衬底1的表层部侧。而且，从各光电二极管8泄漏出的电子，最终通过扩散等，在N/P+衬底1中再一次聚集在势能变低的各光电二极管8中。特别地，在N/P+衬底1中的势能为极小(最小)的光电二极管8中的杂质浓度为峰值的位置，从各光电二极管8泄漏出的电子再一次聚集。其结果，在使用N/P+衬底1的本实施方式的CMOS图像传感器13中，能够提高各光电二极管8的灵敏度。
如此，根据本实施方式，就使用N/P+衬底1的本实施方式的CMOS图像传感器13而言，能够容易地将N/P+衬底1内的P型杂质(B)和N型杂质(P)各自的浓度分布曲线设定为可使各光电二极管8的灵敏度提高的杂质浓度分布曲线。即，根据本实施方式，对使用N/P+衬底1的本实施方式的CMOS图像传感器13而言，能够容易地获得可使各光电二极管8的灵敏度提高的杂质浓度分布曲线。
接着，参照图10～图14说明相对于本实施方式的固体摄像元件的第一以及第二比较例的固体摄像元件。图10是表示作为相对于本实施方式的固体摄像元件的第一比较例的背景技术所涉及的固体摄像元件的剖面图。图11是以曲线图表示沿图10所示的作为第一比较例的固体摄像元件的图10中实线的X-X′部分的杂质浓度的图。图12是以曲线图表示沿图10所示的作为第一比较例的固体摄像元件的图10中实线的X-X′部分的势能的图。图13是表示作为相对于本实施方式的固体摄像元件的第二比较例的背景技术所涉及的另一固体摄像元件的剖面图。图14是以曲线图表示沿图13所示的作为第二比较例的固体摄像元件的图13中实线的Y-Y′部分的杂质浓度、电子分布以及势能的图。
首先，对图10所示的作为第一比较例的CCD图像传感器101加以说明。如图10所示，在CCD图像传感器101中，在N型半导体衬底102上设置平坦的P阱103。此外，在此平坦的P阱105上设置有N型外延生长层104。然后，在此N型外延生长层104的表层部设置由N型半导体层形成的光电二极管105。光电二极管105的表面被由P型半导体层形成的作为保护层的PD-p层106覆盖。
接着，参照图11，说明沿CCD图像传感器101的衬底的厚度方向的杂质浓度。图11所示的曲线图表示沿图1O所示的CCD图像传感器101的图10中实线的X-X′的部分的杂质浓度。图11所示的曲线图中用G表示的区域表示PD-p层106中的杂质浓度。此外，图11所示的曲线图中用H表示的区域表示光电二极管105中的杂质浓度。此外，图11所示的曲线图中用I表示的区域表示N型外延生长层104中的杂质浓度。此外，图11所示的曲线图中用J表示的区域表示平坦的阱103中的杂质浓度。而且，图11所示的曲线图中用K表示的区域表示N型半导体衬底102中的杂质浓度。根据图11所示的曲线图可知，平坦的P阱103中的杂质浓度的峰值比其上下的N型外延生长层104及N型半导体衬底102中的杂质浓度更高。
接着，参照图12，说明沿CCD图像传感器101的衬底的厚度方向的势能。图12所示的曲线图表示沿图10所示的CCD图像传感器101的图10中实线的X-X′部分的势能的分布。根据此图12所示的曲线图可知，CCD图像传感器101中的势能的峰值(极大)被设定在距N型外延生长层104的表面约3.7μm的深度。而且，根据此图12所示的曲线图可知，在深度比约3.7μm浅的位置产生的电子聚集在位于深度约0.5μm的势能的极小部。此外，可知，使在深度比约3.7μm深的位置产生的电子向衬底的更深的位置移动。
根据这些沿图11所示的CCD图像传感器101的X-X′的杂质浓度分布曲线和沿图12所示的CCD图像传感器101的X-X′的势能分布曲线，可知CCD图像传感器101的下面的这些情况。即，在CCD图像传感器101中，构成在对各光电二极管105照射例如太阳光等强光来产生大量的电子的情况下，通过平坦的P阱103将过剩电子抛弃在N型半导体衬底102中的结构。当然，将平坦的P阱103的杂质浓度设定为能够释放出这些过剩电子的浓度及分布曲线。
但是，在这种设定中，会产生以下的问题。例如，在比平坦的P阱103更深的位置产生的电子全部被抛弃在N型半导体衬底102中。由此，灵敏度降低的可能性非常大。此外，在对各光电二极管105照射例如太阳光等强光而产生大量电子的情况下，过剩电子仍从各光电二极管105溢出，就成为产生图像散焦和混色的原因。或者，即使在N型半导体衬底102的深的位置产生的电子漏进邻接的其它各光电二极管105中的情况下，也成为产生图像散焦和混色的原因。即，在由图10所示结构构成的CCD图像传感器101中，产生灵敏度下降和图像散焦和混色等像质劣化的可能性很大。进而，不利于由图10所示的结构构成的CCD图像传感器101的元件微小化。
接着，说明图13所示的作为第二比较例的CMOS图像传感器201。如图13所示，在CMOS图像传感器201中，在P型半导体衬底202之上设置着P型外延生长层203。而且，在此P型外延生长层203的表层部设置由N型半导体层形成的光电二极管204。光电二极管204的表面被由P型半导体层形成的作为保护层的PD-p层205覆盖着。
接着，参照图14来说明沿CMOS图像传感器201的厚度方向的杂质浓度、电子分布以及势能。图14所示的各曲线图分别表示沿图13所示的CMOS图像传感器201的图13中实线的Y-Y′部分的杂质浓度、电子分布以及势能。
首先，说明在图14的上段示出的曲线图。在图14的上段用实线表示的曲线图中，图14中的L所表示的区域表示PD-p层205中的杂质浓度。此外，在图14的上段用实线表示的曲线图中，图14中用M表示的区域表示光电二极管204中的杂质浓度。此外，在图14的上段用实线表示的曲线图中，图14中的N所表示的区域表示P型外延层203中的杂质浓度。而且，在图14的上段用实线表示的曲线图中，图14中的0所表示的区域表示P型半导体衬底202中的杂质浓度。在图14的上段用实线表示的曲线图所表明的那样，从P型外延层203的深位置向着P型半导体衬底202杂质浓度即P浓度变高。并且，P型半导体衬底202中的P浓度，在CMOS图像传感器201中被设定得最高。此外，如图14的上段中用虚线表示的曲线图所表明的那样，CMOS图像传感器201中的电子(载流子)分布的峰值进入光电二极管204内。
接着，说明在图14的下段用实线表示的曲线图。在图14的下段用实线表示的曲线图，表示CMOS图像传感器201中的势能的分布。如此图14的下段中用实线表示的曲线图和图14的上段中用实线表示的曲线图所表明的那样，CMOS图像传感器201中的势能成为极小(最小)的位置，与光电二极管8中的杂质浓度(N浓度)的峰值(极大)基本上一致。
根据这些图14所示的沿CMOS图像传感器201的Y-Y′的杂质浓度、电子分布及势能的分布曲线，可知CMOS图像传感器201的如下这些情况。即，在CMOS图像传感器201中，对各光电二极管204例如照射太阳光等强光来产生大量的电子，即使电子扩散到CMOS图像传感器201的深位置，由于P型半导体衬底202的杂质浓度高，所以电子的寿命短。因此，扩散到CMOS图像传感器201的深位置的电子立即与空穴再结合。由此，就能够抑制电子通过CMOS图像传感器201的深位置泄漏进与被光照射的各光电二极管204邻接的其它光电二极管204中的可能性。此外，即使在各光电二极管204产生的电子要从CMOS图像传感器201的表层部侧扩散到衬底的深层部侧，在杂质浓度急剧变化的P型外延层203和各光电二极管204的交界面，电子也会反弹到CMOS图像传感器201的表层部。于是，反弹到CMOS图像传感器201的表层部侧的电子的一部分通过扩散等再次聚集在被光照射的光电二极管204。
但是，在这样的设定中产生以下的问题。例如，由于CMOS图像传感器201与前述的CCD图像传感器相比，是以低电压驱动的结构，所以同CCD图像传感器101相比，难以扩展光电二极管204的耗尽层。即，在CMOS图像传感器201中，很难采用通过扩展光电二极管204的耗尽层来提高灵敏度，以便补偿元件的微细化所引起的灵敏度下降的方法。
如以上说明，该一实施方式涉及的固体摄像元件中，改良了衬底的结构，实现了像质、灵敏度及电气性能的提高。即，在本实施方式涉及的CMOS图像传感器13中，不需加大地形成各光电二极管8的受光面积，或者不提高CMOS图像传感器13的驱动电压，就能够提高各光电二极管8的灵敏度。与此同时，在本实施方式涉及的CMOS图像传感器13中，发生图像散焦和混色等像质劣化的可能性几乎不存在，并且，产生漏电电流的可能性也几乎不存在。
再有，本发明的固体摄像元件以及其制造方法不受上述的一实施方式的制约。在不脱离本发明主旨的范围内，能够对它们的结构或制造工序等的一部分进行各种各样设定的变更，或者适宜、适当地组合使用各种设定来实施。
例如，在CMOS图像传感器13的各切割线部11形成第二P型半导体层10的工序，并不需要一定与形成作为阻挡层的第二P型半导体层10的工序同时执行。例如，在各切割线部11形成第二P型半导体层10的工序，也可以与形成作为第一P型半导体层的P阱5的工序并行进行。在这种工序中，即使在各切割线部11形成第二P型半导体层10，也完全没必要增加使用特别的工序等的工序数量。因此，能够在各切割线部11容易且迅速地形成第二P型半导体层10。
此外，在CMOS图像传感器13的表层部形成的元件隔离区域，并不一定必须是上述的STI9。例如，也可形成LOCOS，来代替STI9。此外，STI9并不一定必须在形成第二P型半导体层10之前形成。例如，也可以在形成了第二P型半导体层10后，形成STI9。
并且，读出晶体管15的栅极6等并不一定必须在光电二极管8之前形成。例如也可以在形成了读出晶体管15的栅极6等之后，形成光电二极管8。
对本领域普通技术人员来讲，附加优点和各种修改将是显而易见的。因此，本发明在其宽泛的方面则不限于在此展示并描述的具体细节和各个实施例。因此，在不脱离由本发明的附加权利要求和它的等同物所限定的精神和基本概念的范围之下，可以进行各种修改。
Claims (20)
1、一种固体摄像元件，其特征在于，包括：
半导体衬底，该半导体衬底具有包含P型杂质的衬底本体和设在该衬底本体上的包含N型杂质的第一N型半导体层，并且，在该第一N型半导体层的上述衬底本体侧设置有包含上述P型杂质的第一P型半导体层；
多个光电转换部，这些光电转换部包括在上述第一N型半导体层的表层部彼此独立地在多个位置设置的第二N型半导体层；以及
多个第二P型半导体层，这些第二P型半导体层分别包围上述各光电转换部，并沿着在上述第一N型半导体层的表层部的多个位置设置的元件隔离区域，从上述第一N型半导体层的表层部直到上述第一P型半导体层的表层部连续地设置。
2、根据权利要求1所述的固体摄像元件，其中，
上述各第二P型半导体层被形成在上述各元件隔离区域的下侧。
3、根据权利要求1所述的固体摄像元件，其中，
上述各第二P型半导体层与上述第一P型半导体层一起具有作为阻挡层的功能，该阻挡层将上述各光电转换部与邻接的其它上述各光电转换部电隔离。
4、根据权利要求1所述的固体摄像元件，其中，
上述各第二P型半导体层还沿着将上述半导体衬底切割成多个芯片的芯片切割部，从上述第一N型半导体层的表面直到上述第一P型半导体层的表层部连续地设置。
5、根据权利要求1所述的固体摄像元件，其中，
上述半导体衬底和上述第一P型半导体层中包含的上述P型杂质是硼，上述第一P型半导体层由通过热扩散从上述衬底本体扩散出的上述硼形成，上述第一N型半导体层是作为上述N型杂质含有磷的外延生长层，并且上述各第二P型半导体层由离子注入的硼构成。
6、根据权利要求1所述的固体摄像元件，其中，
上述各光电转换部和上述各光电转换部的周围的上述第一N型半导体层，在从上方俯视它们时，其周围由上述各第二P型半导体层包围着；
上述各光电转换部的周围的上述第一N型半导体层，其下部由上述第一P型半导体层覆盖，与邻接的其它上述各光电转换部的周围的上述第一N型半导体层隔离着。
7、根据权利要求1所述的固体摄像元件，其中，
上述衬底本体中包含的上述P型杂质的浓度，比上述第一P型半导体层中包含的上述P型杂质的浓度高。
8、根据权利要求1所述的固体摄像元件，其中，
上述各第二P型半导体层中包含的P型杂质的浓度是，上述各第二P型半导体层的中央部比上述各第二P型半导体层的周边部高。
9、根据权利要求1所述的固体摄像元件，其中，还包括：
在上述第一N型半导体层的表层部中，在上述各光电转换部的周围设置有读出晶体管；
上述各第二P型半导体层还从上述读出晶体管的漏极下侧直到上述第一P型半导体层的表层部连续地设置着。
10、根据权利要求1所述的固体摄像元件，其中，还包括：
复位晶体管、放大晶体管、地址晶体管和二极管。
11、一种固体摄像元件的制造方法，其特征在于，包括：
形成第一P型半导体层的工序，通过对具有包含P型杂质的衬底本体和在该衬底本体上设置的包含N型杂质的第一N型半导体层的半导体衬底实施加热处理，使上述P型杂质扩散到上述第一N型半导体层的上述衬底本体侧，从而形成该第一P型半导体层；
设置多个光电转换部的工序，通过在上述第一N型半导体层的表层部的多个位置注入N型杂质来形成第二N型半导体层，由此设置该多个光电转换部；以及
设置多个第二P型半导体层的工序，分别包围上述各光电转换部并沿着在上述第一N型半导体层的表层部的多个位置设置的元件隔离区域，从上述第一N型半导体层的表层部直到上述第一P型半导体层的表层部连续地注入P型杂质，由此设置该多个第二P型半导体层。
12、根据权利要求11所述的固体摄像元件的制造方法，其中，
在上述各元件隔离区域的下侧形成上述各第二P型半导体层。
13、根据权利要求11所述的固体摄像元件的制造方法，其中，
将上述各第二P型半导体层同上述第一P型半导体层一起作为阻挡层形成，该阻挡层将上述各光电转换部与邻接的其它上述各光电转换部电隔离。
14、根据权利要求11所述的固体摄像元件的制造方法，其中，
还沿着将上述半导体衬底切割成多个芯片的芯片切割部，从上述第一N型半导体层的表面直到上述第一P型半导体层的表层部连续地注入P型杂质，由此设置上述各第二P型半导体层。
15、根据权利要求11所述的固体摄像元件的制造方法，其中，
在上述半导体衬底和上述第一P型半导体层中包含作为上述P型杂质的硼，并利用外延生长法在衬底本体上形成包含作为上述N型杂质的磷的层，由此形成上述第一N型半导体层，通过使上述硼从上述衬底本体热扩散到上述第一N型半导体层的上述衬底本体侧，形成上述第一P型半导体层，并且，通过离子注入作为上述P型杂质的硼，形成上述各第二P型半导体层。
16、根据权利要求11所述的固体摄像元件的制造方法，其中，
在从上方俯视上述各光电转换部和上述各光电转换部的周围的上述第一N型半导体层时，包围上述各光电转换部和上述各光电转换部的周围的上述第一N型半导体层周围而设置上述各第二P型半导体层；
由上述第一P型半导体层覆盖上述各光电转换部周围的上述第一N型半导体层的下部，使其与邻接的其它上述各光电转换部周围的上述第一N型半导体层隔离。
17、根据权利要求11所述的固体摄像元件的制造方法，其中，
在上述衬底本体中包含的上述P型杂质的浓度，比在上述第一P型半导体层中包含的上述P型杂质浓度高。
18、根据权利要求11所述的固体摄像元件的制造方法，其中，
在上述各第二P型半导体层中包含的P型杂质浓度是，上述各第二P型半导体层的中央部比上述各第二P型半导体层的周边部高。
19、根据权利要求11所述的固体摄像元件的制造方法，其中，
还在上述第一N型半导体层的表层部中，在上述各光电转换部的周围设置读出晶体管；
从上述读出晶体管的漏极的下侧直到上述第一P型半导体层的表层部还连续地设置上述各第二P型半导体层。
20、根据权利要求11所述的固体摄像元件的制造方法，
还设置复位晶体管、放大晶体管、地址晶体管和二极管。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP104896/2005 | 2005-03-31 | ||
| JP2005104896A JP4718875B2 (ja) | 2005-03-31 | 2005-03-31 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1855520A true CN1855520A (zh) | 2006-11-01 |
| CN100490168C CN100490168C (zh) | 2009-05-20 |
Family
ID=37069168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100716695A Expired - Fee Related CN100490168C (zh) | 2005-03-31 | 2006-03-30 | 固体摄像元件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7554141B2 (zh) |
| JP (1) | JP4718875B2 (zh) |
| CN (1) | CN100490168C (zh) |
| TW (1) | TW200635036A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194846A (zh) * | 2010-03-19 | 2011-09-21 | 株式会社东芝 | 固体摄像装置及其制造方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003142674A (ja) * | 2001-11-07 | 2003-05-16 | Toshiba Corp | Ｍｏｓ型固体撮像装置 |
| JP4854216B2 (ja) * | 2005-04-28 | 2012-01-18 | キヤノン株式会社 | 撮像装置および撮像システム |
| JP4679340B2 (ja) | 2005-11-11 | 2011-04-27 | 株式会社東芝 | 固体撮像装置 |
| JP2008021875A (ja) | 2006-07-13 | 2008-01-31 | Toshiba Corp | 固体撮像装置 |
| JP4960058B2 (ja) * | 2006-10-04 | 2012-06-27 | 株式会社東芝 | 増幅型固体撮像素子 |
| JP2008103566A (ja) * | 2006-10-19 | 2008-05-01 | Toshiba Corp | 固体撮像装置 |
| JP5173496B2 (ja) * | 2008-03-06 | 2013-04-03 | キヤノン株式会社 | 撮像装置及び撮像システム |
| JP2010278303A (ja) * | 2009-05-29 | 2010-12-09 | Toshiba Corp | 固体撮像装置 |
| JP4977181B2 (ja) * | 2009-08-10 | 2012-07-18 | 株式会社東芝 | 固体撮像装置およびその製造方法 |
| JP5132641B2 (ja) | 2009-08-25 | 2013-01-30 | 株式会社東芝 | 固体撮像装置の製造方法 |
| JP5723094B2 (ja) * | 2009-12-11 | 2015-05-27 | キヤノン株式会社 | 固体撮像装置およびカメラ |
| JP2012164768A (ja) | 2011-02-04 | 2012-08-30 | Toshiba Corp | 固体撮像装置 |
| US8883544B2 (en) | 2012-05-04 | 2014-11-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming an image device |
| US10009552B2 (en) * | 2012-09-20 | 2018-06-26 | Semiconductor Components Industries, Llc | Imaging systems with front side illuminated near infrared imaging pixels |
| US9876045B2 (en) * | 2015-05-06 | 2018-01-23 | Cista System Corp. | Back side illuminated CMOS image sensor arrays |
| JP2017045873A (ja) * | 2015-08-27 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| CN106783903B (zh) * | 2016-12-28 | 2019-12-13 | 上海集成电路研发中心有限公司 | 防止划片造成短路的cmos图像传感器结构及制作方法 |
| US11387232B2 (en) * | 2017-03-23 | 2022-07-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR20190041678A (ko) * | 2017-10-13 | 2019-04-23 | 삼성전자주식회사 | 반도체 칩 검사 장치 |
| JP6978893B2 (ja) | 2017-10-27 | 2021-12-08 | キヤノン株式会社 | 光電変換装置、その製造方法及び機器 |
| JP7097773B2 (ja) * | 2018-07-26 | 2022-07-08 | キヤノン株式会社 | 固体撮像装置、基板および撮像システム |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02266566A (ja) * | 1989-04-07 | 1990-10-31 | Olympus Optical Co Ltd | 固体撮像装置及びその製造方法 |
| JP2557750B2 (ja) * | 1991-02-27 | 1996-11-27 | 三洋電機株式会社 | 光半導体装置 |
| JP3457551B2 (ja) * | 1998-11-09 | 2003-10-20 | 株式会社東芝 | 固体撮像装置 |
| JP4604296B2 (ja) * | 1999-02-09 | 2011-01-05 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| JP3315962B2 (ja) | 1999-12-01 | 2002-08-19 | イノテック株式会社 | 固体撮像素子、その製造方法及び固体撮像装置 |
| JP3664968B2 (ja) | 1999-12-01 | 2005-06-29 | イノテック株式会社 | 固体撮像素子、その製造方法及び固体撮像装置 |
| TW494574B (en) | 1999-12-01 | 2002-07-11 | Innotech Corp | Solid state imaging device, method of manufacturing the same, and solid state imaging system |
| JP4419238B2 (ja) * | 1999-12-27 | 2010-02-24 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| US6504196B1 (en) | 2001-08-30 | 2003-01-07 | Micron Technology, Inc. | CMOS imager and method of formation |
| US7091536B2 (en) | 2002-11-14 | 2006-08-15 | Micron Technology, Inc. | Isolation process and structure for CMOS imagers |
| JP4794821B2 (ja) * | 2004-02-19 | 2011-10-19 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| JP2004304198A (ja) * | 2004-05-17 | 2004-10-28 | Toshiba Corp | 固体撮像装置 |
| US7154137B2 (en) * | 2004-10-12 | 2006-12-26 | Omnivision Technologies, Inc. | Image sensor and pixel having a non-convex photodiode |
-
2005
- 2005-03-31 JP JP2005104896A patent/JP4718875B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-24 TW TW095110246A patent/TW200635036A/zh not_active IP Right Cessation
- 2006-03-30 CN CNB2006100716695A patent/CN100490168C/zh not_active Expired - Fee Related
- 2006-03-30 US US11/392,616 patent/US7554141B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194846A (zh) * | 2010-03-19 | 2011-09-21 | 株式会社东芝 | 固体摄像装置及其制造方法 |
| US8643131B2 (en) | 2010-03-19 | 2014-02-04 | Kabushiki Kaisha Toshiba | Solid-state imaging device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US7554141B2 (en) | 2009-06-30 |
| JP2006286933A (ja) | 2006-10-19 |
| US20060219867A1 (en) | 2006-10-05 |
| JP4718875B2 (ja) | 2011-07-06 |
| CN100490168C (zh) | 2009-05-20 |
| TWI304653B (zh) | 2008-12-21 |
| TW200635036A (en) | 2006-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1855520A (zh) | 固体摄像元件及其制造方法 | |
| US7855406B2 (en) | Solid-state imaging device and method of manufacturing the same | |
| KR100860198B1 (ko) | 고체 촬상 장치 | |
| CN1266773C (zh) | 固体摄象装置和用固体摄象装置的摄象机系统 | |
| US7705380B2 (en) | Amplification-type solid-state image sensing device | |
| CN1255870C (zh) | 检测光信号的方法 | |
| CN1897289A (zh) | 图像传感器及其制造方法 | |
| CN1684269A (zh) | 固态图像传感器 | |
| CN104517983B (zh) | 固态成像装置、其制造方法和成像系统 | |
| CN1527394A (zh) | 固体摄像器件、制造方法及行间传递型ccd图像传感器 | |
| CN1848444A (zh) | 固体摄像器件 | |
| CN1187840C (zh) | 放射线检测装置 | |
| CN1992224A (zh) | 互补金属氧化物半导体图像传感器的制造方法 | |
| CN1812115A (zh) | 固态成像器件及制造其的方法 | |
| JP2008084962A (ja) | 固体撮像装置及びその製造方法 | |
| US7915069B2 (en) | Solid-state imaging device comprising an N-type layer divided into a lower and upper layer by forming a P-type region | |
| CN1866530A (zh) | 固态成像器件及其制造方法 | |
| CN1841755A (zh) | 半导体光接收器件及其制造方法 | |
| CN101075625A (zh) | 固态成像器件 | |
| CN1685516A (zh) | 固态摄像装置及其制造方法 | |
| CN1467860A (zh) | 一种感光二极管的光感测区的制作方法及其结构 | |
| CN1124431A (zh) | 固态摄像装置及其制造方法 | |
| CN1889250A (zh) | 利用独立的源极形成的cmos图像传感器件和方法 | |
| CN1815744A (zh) | 固体摄象装置和用固体摄象装置的摄象机系统 | |
| CN1992306A (zh) | Cmos图像传感器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090520 Termination date: 20210330 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |