CN1762026A - 用于快速且准确的存储器读取操作的电路 - Google Patents

用于快速且准确的存储器读取操作的电路 Download PDF

Info

Publication number
CN1762026A
CN1762026A CNA2004800068831A CN200480006883A CN1762026A CN 1762026 A CN1762026 A CN 1762026A CN A2004800068831 A CNA2004800068831 A CN A2004800068831A CN 200480006883 A CN200480006883 A CN 200480006883A CN 1762026 A CN1762026 A CN 1762026A
Authority
CN
China
Prior art keywords
node
bit line
adjacent unit
storage unit
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800068831A
Other languages
English (en)
Other versions
CN100561598C (zh
Inventor
李宾宽
陈伯苓
R·塔索
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1762026A publication Critical patent/CN1762026A/zh
Application granted granted Critical
Publication of CN100561598C publication Critical patent/CN100561598C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0491—Virtual ground arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Read Only Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

公开了一种用于在读取操作期间读出目标单元内电流的存储器电路。依据一个示意性实施例，此存储器电路包含目标单元(305)、第一邻近单元(355)、和运算放大器(381)。第一目标单元的第一位线(316)连接至接地端；目标单元的第二位线(321)则连接至漏极电压。读出电路(360)在第一节点(320)连接至第一位线(316)或第二位线(321)的至少其中之一。第一邻近单元(355)的第三位线(341)连接至第二节点(350)。运算放大器(381)的输出端在读取操作期间在第二节点(350)连接至第三位线(341)。运算放大器(381)的非反相输入端连接至第一节点(320)，且其反相输入端连接至第二节点(350)。

Description

用于快速且准确的存储器读取操作的电路
技术领域
本发明通常涉及半导体器件的领域。更具体地，本发明涉及半导体存储器件。
背景技术
在现有技术中已经将存储器件应用于各种电子装置中用于存储数据。典型的存储器件包含多个存储单元。通常，存储单元是以阵列形式排列，在此一行存储单元对应于一条字线，而一列存储单元对应于一条位线，在此每一个存储单元定义一个二进制位，即，零(0)位或一(1)位。举例而言，存储器可定义为“已编程”位或“已擦除”位。依据特定的惯例，已编程的单元表示“0”位而已擦除的单元表示“1”位。在其它型式的存储单元中，每一单元可存储两个二进制位，“左位”和“右位”。“左位”可以表示“0”或“1”，而“右位”与“左位”完全独立，也可以表示“0”或“1”。
通常，存储单元在读取操作期间的状态是通过读出存储单元所取用的电流而决定。举例而言，为了查明利用漏极侧读出的特定存储单元所取用的电流，将存储单元的漏极端连接至读出电路，将存储单元的源极端连接至接地端，且选择存储单元的栅极。读出电路尝试检测由存储单元所取用的电流，并将所检测到存储单元电流与参考电流相比较。如果检测到的存储单元电流超过参考电流，则将该存储单元视为已擦除的单元(对应于“1”位)。可是，如果检测到的存储单元电流低于参考电流，则将该存储单元视为已编程的单元(对应于“0”位)。
事实上，希望所检测到的存储单元电流能够比参考电流大于或小于一个“读取差数(read margin)”。在本申请中，读取差数定义为在读取操作期间由目标存储单元所取用的电流与由参考单元所取用的电流之间差的绝对值。通过设定适当的读取差数，可大大地降低，例如噪声等外来因素对存储单元电流检测的影响。举例说明，假如在特定存储器件内用于作为比较用的参考电流为15微安培(μA)。在此状况下，为了提供5μA的读取差数，希望对于已擦除的单元(对应于“1”位)读取存储单元电流为20μA或大于20μA，而对于已编程的单元(对应于“0”位)希望读取存储单元电流为10μA或小于10μA。通过5μA的读取差数，可大大地降低，如噪声等外来因素的影响。
可是，传统的存储器电路大幅降低了在读取操作期间用于读出存储单元电流的读取差数(在本申请中，读取差数的降低也可视为“读取差数损失(read margin loss)”)。当大大地降低读取差数时，读出存储单元电流的可靠度也会降低，因为如噪声等外来因素会有较大的影响。因此读取操作的可靠度和准确度会降低，导致存储器件的不良性能。因此，在现有技术中，存在强烈的需求，其必须克服已知存储器电路中的这些缺点并提供在读取操作期间可以快速且正确的方式降低读取差数损失的存储器电路和技术。
发明内容
本发明涉及一种用于快速且正确的存储器读取操作的电路。本发明针对且解决现有技术中的需求，其所提供的存储器电路和技术在读取操作期间可以快速且正确的方式降低读取差数损失。依据其中一个示意性实施例，用于在读取操作期间读出目标单元中电流的存储器电路包含有目标单元、第一邻近单元、和运算放大器。在此示意性实施例中，目标单元具有接地的第一位线，且具有连接至漏极电压的第二位线。读出电路在第一节点被连接至第一位线或第二位线的至少其中之一。举例而言，在漏极侧读出中，读出电路被连接至第二位线，而在源极侧读出中，读出电路被连接至第一位线。第一邻近单元具有连接至第二节点的第三位线。运算放大器具有在第二节点连接至第三位线的输出端。运算放大器还具有连接至前述第一节点的非反向输入端，且具有连接至第二节点的反向输入端。各目标单元和第一邻近单元包含有分别连接至共享字线的栅极端。在某些实施例中，目标单元同时存储第一位和第二位。
依据另一个实施例，存储器电路还包含有第二邻近单元和第三邻近单元。在此特殊实施例中，第二邻近单元具有连接至第一节点的第四位线，且第二邻近单元与目标单元相邻接。第三邻近单元也具有连接至第一节点的第五位线。第三邻近单元与第二邻近单元相邻接，且第一邻近单元与第三邻近单元相邻接。依据又一个实施例，存储器电路还包含有第四邻近单元。在此特殊实施例中，第四邻近单元具有连接至第二节点的第六位线，且第四邻近单元与第一邻近单元相邻接。依据再一个示意性实施例，存储器电路还包含有第五邻近单元。在此特殊实施例中，第五邻近单元具有连接至第二节点的第七位线，且第五邻近单元与第四邻近单元相邻接。
对于本领域技术人员，在阅读下列说明和附图之后本发明的其它特性和优点将变得显而易见。
附图说明
图1A显示了已知存储器电路的电路图；
图1B显示了简化的Y-译码器或Y-选择路径，在此标示为Y-路径；
图2显示了另一个已知存储器电路的电路图；
图3显示了依据本发明的存储器电路一个实施例的电路图；
图4显示了依据本发明的存储器电路另一个实施例的电路图。
具体实施方式
本发明涉及一种用于快速且准确的存储器读取操作的电路。下列说明包含与本发明申请相关的特定信息。本领域技术人员将可了解，本发明也可以按照与此处所讨论方式不同的方式应用于其它应用中。再者，为了不混淆本发明，在此将不讨论本发明的某些特殊细节。
本发明中的附图及其相伴随的详细说明仅与本发明的示意性实施例相关。为了保持其简要性，在本申请中将不特别说明本发明的其它实施例，并且没有通过本发明的附图进行特别说明。在下列说明中，依据已编程状态是以“0”位表示而已擦除状态是以“1”位表示的特定惯例作为参考，虽然本发明也适合以其它惯例表示。
为了说明本发明的特性和优点，将先参考图1A、1B和2简要说明已知的存储器电路。首先参考图1A，在此显示了对应于存储器件一部分的已知存储器电路100。在电路100中，位线116和121通过通常是以Y-路径166a和166b显示的选择电路进行连接，其连接方式使得可读出由存储单元105所取得的存储单元电流110。当需要执行包含有存储单元105的读取操作时可使用此配置。Y-路径166a和166b分别为电路100中的位线116和121建立连接，且为了简化在图1B中Y-路径166a和166b仅以Y-路径166表示。图1B显示了简单的以“Y-路径”166表示的简化“Y译码器”或“Y-选择路径”。在图1B中，当晶体管167和164被同时激活时，例如，通过将激活信号分别提供给晶体管167和164的栅极时，Y-路径166通过电阻器169、晶体管167、电阻器168和晶体管164在节点117和节点118之间提供连接。电阻器168和169表示由整体金属位线和扩散位线而引起的电阻值。
继续参考图1A，通过将节点123经由Y-路径166b连接至读出电路160而将位线121配置为“漏极”位线(在图1中是以“D”标示)。通过将节点117经由Y-路径166a连接至接地165而将位线116配置为“源极”位线(在图1中是以“S”标示)。位线141和151是“浮接”的，且具有经由邻近存储单元接地的由图形决定的路径。字线125(在图1中以“WL”标示)连接至存储单元105的栅极端，用于激活存储单元105。当存储单元105激活时，由存储单元105取用的电流量110可表示出存储单元105的“已编程”或“已擦除”的状态。举例而言，如果存储单元105为“已编程”(即，表示“0”位)，则由存储单元105所取用的电流为低电流，例如低于10μA。相反地，如果存储单元105为“已擦除”(即，表示“1”位)，则由存储单元105所取用的电流为高电流，例如大于20μA。
通过存储器电路100，读出电路160读出电流130以便查明流经存储单元105的存储单元电流110。可是，当存储单元105为已编程单元(对应于“0”位)时，如果邻近存储单元155及其在存储单元155和接地之间的所有其它邻近单元为已擦除单元(对应于“1”位)时，则会取用从节点123流至节点143的漏电流135。同时另一个可能导致漏电流135的来源为瞬时电流，其在对位于图1A中存储单元155右边的存储单元的某些位线充电时会发生。在此情况下，由读出电路160所检测的电流130将会是存储单元电流110和漏电流135的总和，在当存储单元105为已编程单元时进行读取操作的期间，会导致电流130增加以及读取差数降低。如上所述，在读取操作期间降低读取差数会降低读取操作的可靠性。
参考图2，图中显示了对应于存储器件一部分的另一个已知存储器电路200。类似图1中的存储器电路100，通过将节点223经由Y-路径266b连接至读出电路260而将存储单元205的位线221配置为“漏极”位线(在图2中是以“D”标示)，而通过将节点217经由Y-路径266a连接至接地265而将位线216配置为“源极”位线(在图2中是以“S”标示)，所以可读出由存储单元205所取用的存储单元电流210。字线225(在图2中以“WL”标示)连接至存储单元205的栅极端且用于激活存储单元205。当存储单元205激活时，由存储单元205取用的电流量210可表示存储单元205的“已编程”或“已擦除”状态。
在存储器电路200中，通过使节点243经由Y-路径266c连接至预先充电电路280而将邻近单元255的位线241配置为“预先充电”位线(在图2中是以“P”标示)。位线251是“浮接”的且具有经由邻近存储单元接地的由图形决定的路径。如图1B所示以及如前文中所说明，可以由Y-路径166来表示Y-路径266a、266b和266c。
当存储单元205为已编程单元(对应于“0”位)且邻近存储单元255为已擦除或过擦除单元(对应于“1”位)时，连接至位线241的节点243会被提供有预先充电电压，以便降低从节点223流至节点243的漏电流。举例而言，预先充电电路280尝试在节点243上提供与由读出电路260在节点223上所提供电压相同电位的电压。可是，在实际上，在节点243和在节点223上的电压互相间有非常大的差异，即使读出电路260和充电电路280有非常相似的设计。举例而言，节点243和节点223间的电压差可能多达50mV。此外，因为节点243和节点223间的电压差大部分是由于从读出电路260和充电电路280所取用的电流量不同，所以很难控制和/或补偿存储器电路200内节点243和节点223间的电压差，特别是在存储单元205为已擦除单元(对应于“1”位)，存储单元255为已擦除或过擦除单元以及存储单元270为已编程单元时。因为经由存储单元205所取用的电流量210是由存储单元205是否为已擦除单元(对应于“1”位)或已编程单元(对应于“0”位)而决定，所以存储器电路200无法有效控制和补偿从读出电路260和充电电路280所取用电流的不一致，因而导致节点243和节点223之间大的电压差。因此，在当存储单元205为已擦除单元且邻近存储单元255为已擦除或过擦除逗你员以及存储单元270为已编程单元时，从节点243至节点223的漏电流235是经由存储单元255汲取。其原是因为当存储单元205为已擦除单元时，存储单元电流210用于降低提供至节点223的电压。因此，节点243和节点223间的电压差用于经由存储单元255从节点243至节点223汲取漏电流235。在此情况下，读出电路260会读出对应于存储单元电流210和漏电流235之差的电流230，当存储单元205为已擦除单元时可有效降低电流230，因而降低读取操作期间的读取差数。如前文中所指出，降低读取操作期间的读取差数会降低读取操作的正确性和可靠度。举例而言，存储单元电流210在存储单元205为已擦除单元时大约为30μA。可是，由于节点243和节点223间的电压差，使得经由邻近存储单元255的漏电流235大约为5μA。在此例子中，由读出电路260所读出的电流230将是存储单元电流210和漏电流235的差值，且大约为25μA。当使用27μA的参考电流(对应于3μA的读取差数)进行比较时，经由存储单元255的漏电流235会降低读取差数，使得读取电流230(25μA)的值会错误地表示存储单元205为已编程单元，而事实上存储单元205为已擦除单元。读取差数的此种降低导致存储单元状态的错误判断在读取操作期间是不可容忍的。
参考图3，图中显示了依据本发明一个实施例的存储器电路300的电路图。如将于下文中更详细说明的，存储器电路300会明显降低漏电流并明显降低在存储器读取操作期间的读取差数损失。本发明适用于能够存储两个二进制位的存储单元，如在本示意性实施例中所显示的其具有“左”位和“右”位。左位可以表示“0”或“1”，同时右位也可以表示“0”或“1”，完全不受左位影响。可是，本发明也适用于具有其它形式的存储单元，例如仅存储单个位的存储单元。如图3中所显示且将于下文中所说明的Y-路径366a、366b和366c可如图1B中所显示且已经于上文中说明的以Y-路径166表示。
存储器电路300描绘了存储器件的一部分，其包含沿着相同字线325(在图3中标示为“WL”)的相邻存储单元305、355和370。在图3中所描绘的特定实施例中，存储器电路300描绘了在执行有关于存储单元305的左位382的读取操作时的示意性配置。虽然为使说明简洁而未在此揭露，但当执行有关于存储单元305的右位384的读取操作时，可实施根据本发明的类似的存储器电路(没有显示)。在本申请中，将执行读取操作的存储单元305通称为“目标单元”，而与存储单元305相邻的各存储单元355和370通称为“相邻单元”。
在存储器电路300中，通过将节点317经由Y-路径366a连接至接地365而将位线316配置为存储单元305的“源极”位线(在图3中标示为“S”)。通过将节点323经由Y-路径366b连接至节点320而将位线321配置为存储单元305的“漏极”位线(在图3中标示为“D”)，在节点320与读出电路360相连接(在本申请中，由读出电路360经由Y-路径366b提供给节点323的电压通称为“漏极”电压)。字线325连接至存储单元305的栅极端，且在读取操作期间用于激活存储单元305。在本示例中，当激活存储单元305时，由存储单元305所取用的电流量310表示存储单元305的左位382的“已编程”或“已擦除”状态。
继续参考图3，存储单元305还包含有运算放大器381，其具有连接至节点350并驱动节点350的输出端。节点350也经由Y-路径366c连接至节点343，所以邻近单元355的位线341经由Y-路径366c连接至运算放大器381的输出端。运算放大器381的非反相输入端连接至节点320，而运算放大器381的反相输入端则在节点350经由负反馈回路383连接至其输出端。邻近单元370的位线351为“浮接”的，且具有经由邻近存储单元接地的由图形决定的路径。运算放大器381通常包含有高增益运算放大器，所以可驱动在节点350处的其输出端的电压使得该电压非常接近在节点320处的其非反相输入端的电压。举例而言，在节点350和节点320间的电压差可降低至大约5mV。此外，因为节点343经由Y-路径366c连接至节点350，且节点423经由Y-路径366b连接至节点320，所以在节点343的电压也非常接近节点323的电压。结果为，运算放大器381通过在节点343提供非常接近于节点323处电压的电压而将存储单元355的位线341配置成“预充电”位线(在图3中标示为“P”)。
因为存储器电路300的特殊排列而使得节点323和节点343处的电压非常接近，所以经由存储单元355，即从节点343至节点323的漏电流335明显下降。举例而言，与已知的电路200相比较，存储器电路300使得漏电流335明显下降，例如漏电流335从图2所示实施例的大约5μA下降至在本示例实施例中的2μA。因为在存储器电路300中其漏电流335的量明显下降，所以由读出电路360读出的总电流330在目标单元305为已擦除单元且邻近单元355为已擦除或过擦除单元时很明显地较少受到漏电流335影响，且因此也可降低读取差数的损失。再者，由读出电路360所检测的总电流330可更正确地代表由目标单元305的左位382在读取操作期间所取用的电流310，且因此可更明确决定目标单元305的左位382的状态。
参考图4，图中显示了本发明以存储器电路400标示的另一个实施例的电路图。存储器电路400描绘了包含沿着相同字线425(在图4中以“WL”表示)的邻近存储单元401、405、455、470、472、490和492的存储器件的一部分。图4中所显示的特殊实施例描绘了在执行有关于存储单元405左位482的读取操作时的示例配置。在执行有关于存储单元405右位484的读取操作时可以采用按照本发明的类似存储器电路(没有显示)。在本申请中，将执行读取操作的存储单元405通称为“目标单元”，而将与存储单元405相邻的各存储单元401、455、470、472、490和492通称为“邻近单元”。如图4中所显示且将于下文中所说明的Y-路径466a、466b、466c、466d、466e、466f、466g、和466h可如图1B中所显示且已经于上文中说明的以Y-路径166表示。
在存储器电路400中，通过将节点417经由Y-路径466b连接至接地465而将位线416配置为存储单元405的“源极”位线(在图4中标示为“S”)。同样地，将邻近存储单元401的位线414配置为“源极”位线(存储单元401与存储单元405共享位线416)。因此，节点415经由Y-路径466a连接至接地465。通过将节点423经由Y-路径466c连接至节点420而将位线421配置为存储单元405的“漏极”位线(在图4中标示为“D”)，在此节点420与读出电路460相连接(在本申请中，由读出电路460经由Y-路径466c提供给节点423的电压通称为“漏极”电压)。字线425连接至存储单元405的栅极端，且在读取操作期间用于激活存储单元405。在本示例中，当激活存储单元405时，由存储单元405所取用的电流量410表示存储单元405的左位482的“已编程”或“已擦除”状态。
在图4所描绘的特殊实施例中，存储单元455和470的位线441和451分别被配置为“漏极”位线。因此，位线441的节点443和位线451的节点453分别经由Y-路径466d和466e而在节点420连接至读出电路460。通过在存储器电路400中将位线441和451配置为“漏极”位线，电流432可更正确表示与存储单元405的左位482相关的电流410，因而降低读取差数损失，特别是当存储单元405的左位482为已擦除单元(对应于“1”位)且存储单元455和470为已擦除单元(对应于“1”位)时。其理由是电流433被加至电流430从而形成总电流432，因此可补偿漏电流435。此外，将电流438加至电流493以形成电流433，因而补偿漏电流437。与由存储单元405的左位482所取用的电流410相比，任何经由邻近存储器，即经过存储单元472的电流440的额外漏电流量是非常小的，且因此该额外电流对总电流432有较小的影响。因此，由传感器460所检测的总电流432因为对漏电流435和437的补偿所以非常接近由存储单元405左位482所取用电流410。因此，可明显降低读取差数损失。通过本技术收回的漏电流在读出存储单元405左位482的状态时可明显降低读取差数损失。
继续参考图4，存储器电路400还包含有运算放大器481，其具有连接至节点474并驱动节点474的输出端。运算放大器481的非反相输入端连接至节点420，而运算放大器481的反相输入端则经由负反馈回路483在节点474连接至其输出端。在图4所示的特殊实施例中，通过分别将位线475的节点476、位线496的节点495、和位线498的节点497分别经由Y-路径466f、466g和466h连接至运算放大器481在节点474处的输出端而将存储单元472、490、和492的位线475、496、和498配置成“预先充电”位线(图4中以“p”标示)。
运算放大器481通常包含有高增益运算放大器，所以可驱动其在节点474处的输出端的电压使得与其在节点420处的非反相输入端的电压非常接近。此配置进一步的结果是使运算放大器481在各节点476、495、和497所提供的电压非常接近在节点453处的电压。通过此结构，可大大降低经由存储单元472的漏电流439(即，从节点453至节点476)，特别是在存储单元405的左位482为已编程位(对应于“0”位)，在存储单元472以及其与接地间所有的邻近存储单元为已擦除单元(对应于“1”位)时，和/或当漏电流439因为瞬时电流而经由存储单元472被取用时，其中瞬时电流可能在对位于图4所示的存储单元492右侧的存储单元的某些位线充电时出现。漏电流439降低是因为提供额外的预先充电电压给节点476的右侧，即在节点495和497，所以节点476显著地较少受到节点497右侧的接地路径和/或瞬时电流路径的影响。事实上，节点495和497处的电压用于缓冲从接地路径和/或瞬时电流路径至节点497右侧的节点476上的电压。因为节点476很少会受到从接地路径和/或瞬时电流路径到节点497右侧的影响，所以节点476处的电压更接近节点453处的电压。
本发明的另一个特征为运算放大器481可通过进一步降低漏电流439和440而进一步改善存储器电路400的正确性。如上所述，运算放大器481用于驱动节点474处的电压使其非常接近节点420处的电压。举例而言，在节点474和节点420间的电压差会下降至大约5mV。因为节点476经由Y-路径466f连接至节点474，且节点453经由Y-路径466e连接至节点420，所以在节点476的电压也非常接近在节点453的电压。因为节点476和453的电压非常接近，所以可进一步降低从节点476至453的漏电流440，因而当存储单元的左位482为已擦除位且邻近存储单元455、470、472、490和492为已擦除单元时可改善总电流432的正确性。举例而言，与已知电路200相比较，存储器电路400使得漏电流440明显下降，例如漏电流440从图2所示实施例的大约5μA下降至在本示意性实施例中的0.5μA。同样地，因为节点476和453的电压非常接近，所以可进一步降低从节点453至节点476的漏电流439，因此当存储单元的左位482为已编程位且邻近存储单元455、470、472、490和492为已擦除单元时可提高总电流432的正确性。值得注意的，由于存储器电路400在当存储单元405的左位482为已编程位或为已擦除位时大大降低了读取差数损失，即使邻近存储单元455、470、472、490、和492为已擦除单元。因此，电流432与参考电流(未显示)的比较在有关存储单元405的左位482的读取操作期间会有较高的正确性和可靠性。总而言之，存储器电路400通过明显降低其读取差数损失而导致快速且准确的存储器读取操作。
如图4的示意性实施例中所说明的，为将要读取的存储单元(例如，目标单元405)的相邻存储单元(例如，存储单元455和470)配置的额外漏极位线(例如，位线441和451)在将要读取的存储单元的位为已擦除位且与该邻近存储单元相关的位是已擦除位时能够降低读取差数损失。另一方面，为其它的相邻存储单元(例如，存储单元490和492)配置的额外预先充电位线(例如，位线496和498)在将要读取的存储单元的位为已编程位且与邻近存储单元相关的位为已擦除位时能够降低读取差数损失。注意，因为额外的漏极位线和/或预先充电位线，在牺牲额外的功率消耗和存取速度下，可实现存储器读取操作的正确性的增加。因此，在本发明其它实施例中，可依据特别希望的正确性、功率预算和存取速度而选择“漏极”位线和/或“预先充电”位线的数目。
从上述本发明示意性实施例的说明可以证实，可利用很多技术来实现本发明的概念且不会偏离其目的。再者，虽然是参考特定实施例说明本发明，但任何本领域普通技术人员均可了解可对其形式和细节进行修改而不会偏离本发明的精神和目的。举例而言，如上所述，可修改“漏极”位线和/或“预先充电”位线的特定数目而不会偏离本发明的精神和目的。再者，虽然如图3和4所示的特殊实施例如上所述是使用漏极侧读出，即，其读出电路连接至漏极位线，但是也可修改本发明通过使用源极侧读出方法，即，其读出电路连接至源极位线，而提供快速、正确的存储器读取操作而不会偏离本发明的精神和目的。所描述的示意性实施例均将视为说明用而非限制用。应该也可以了解本发明并不仅限于在此所描述的特殊实施例，任何其它重新排列、修改、和取代过的实施例均不会偏离本发明的精神和目的。
因此，已经说明用于快速且正确的读取操作的电路。

Claims (10)

1.一种用于在读取操作期间读出目标单元(305)的电流的存储器电路，该存储器电路包括：
所述目标单元(305)，具有连接至接地端(365)的第一位线(316)，该目标单元(305)具有连接至漏极电压的第二位线(321)；
读出电路(360)，在第一节点(320)连接至该第一位线(316)或该第二位线(321)的至少其中之一；
第一邻近单元(355)，具有连接至第二节点(350)的第三位线(341)；
运算放大器(381)，具有在读取操作期间在该第二节点(350)连接至该第三位线(341)的输出端，该运算放大器(381)具有连接至该第一节点(320)的非反相输入端，该运算放大器(381)具有连接至该第二节点(350)的反相输入端。
2.如权利要求1所述的存储器电路，进一步包括第二邻近单元(490)，该第二邻近单元(490)具有连接至该第二节点的第四位线(496)，该第二邻近单元(490)与该第一邻近单元相邻接。
3.如权利要求1所述的存储器电路，进一步包括第二邻近单元(455)，该第二邻近单元(455)具有连接至该第一节点的第四位线(441)，该第二邻近单元(455)与该目标单元相邻，该第一邻近单元与该第二邻近单元(455)相邻。
4.如权利要求1所述的存储器电路，进一步包括第二邻近单元(455)，该第二邻近单元(455)具有连接至该第一节点的第四位线(441)，该第二邻近单元(455)与该目标单元相邻，该存储器电路进一步包括第三邻近单元(470)，该第三邻近单元(470)具有连接至该第一节点的第五位线(451)，该第三邻近单元(470)与该第二邻近单元(455)相邻，该第一邻近单元与该第三邻近单元(470)相邻。
5.如权利要求1所述的存储器电路，其中该目标单元和该第一邻近单元的每一个都包括连接至共享字线的各自的栅极端。
6.如权利要求1所述的存储器电路，其中该目标单元存储第一位和第二位。
7.一种存储器电路，包括：
目标单元装置(305)，用于存储至少一位，该目标单元装置(305)具有连接至接地端(365)的第一位线(316)，该目标单元(305)具有连接至漏极电压的第二位线(321)；
读出电路装置(360)，用于在读取操作期间读出该目标单元装置(305)的电流，该读出电路装置(360)在第一节点(320)连接至该第一位线(316)或该第二位线(321)的至少其中之一；
第一邻近单元装置(355)，其用于存储至少一位，该第一邻近单元装置(355)具有连接至第二节点(350)的第三位线(341)；
运算放大器装置(381)，具有在读取操作期间在该第二节点(350)连接至该第三位线(341)的输出端，该运算放大器装置具有连接至该第一节点(320)的非反相输入端，该运算放大器装置具有连接至该第二节点(350)的反相输入端。
8.如权利要求7所述的存储器电路，进一步包括第二邻近单元装置(455)，用于存储至少一位，该第二邻近单元装置(455)具有连接至该第一节点的第四位线(441)，该第二邻近单元装置(455)与该目标单元相邻，该第一邻近单元与该第二邻近单元(455)相邻。
9.如权利要求7所述的存储器电路，进一步包括第二邻近单元装置(455)，用于存储至少一位，该第二邻近单元装置(455)具有连接至该第一节点的第四位线(441)，该第二邻接单元装置(455)与该目标单元相邻，该存储器电路进一步包含用于存储至少一位的第三邻近单元装置(470)，该第三邻近单元装置(470)具有连接至该第一节点的第五位线(451)，该第三邻近单元装置(470)与该第二邻近单元(455)相邻，该第一邻近单元与该第三邻近单元(470)相邻。
10.如权利要求7所述的存储器电路，其中该目标单元装置和该第一邻近单元装置的每一个都包含有连接至共享字线的各自的栅极端。
CNB2004800068831A 2003-03-13 2004-03-01 用于快速且准确的存储器读取操作的电路 Expired - Lifetime CN100561598C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/387,617 US6744674B1 (en) 2003-03-13 2003-03-13 Circuit for fast and accurate memory read operations
US10/387,617 2003-03-13

Publications (2)

Publication Number Publication Date
CN1762026A true CN1762026A (zh) 2006-04-19
CN100561598C CN100561598C (zh) 2009-11-18

Family

ID=32326184

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800068831A Expired - Lifetime CN100561598C (zh) 2003-03-13 2004-03-01 用于快速且准确的存储器读取操作的电路

Country Status (8)

Country Link
US (2) US6744674B1 (zh)
EP (1) EP1602109B1 (zh)
JP (1) JP4520982B2 (zh)
KR (1) KR20050110669A (zh)
CN (1) CN100561598C (zh)
DE (1) DE602004017137D1 (zh)
TW (1) TWI333215B (zh)
WO (1) WO2004084232A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979012A (zh) * 2015-08-07 2015-10-14 上海华虹宏力半导体制造有限公司 存储器电路
CN105225693A (zh) * 2015-09-16 2016-01-06 上海华虹宏力半导体制造有限公司 虚拟接地闪存电路

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744674B1 (en) * 2003-03-13 2004-06-01 Advanced Micro Devices, Inc. Circuit for fast and accurate memory read operations
US7408531B2 (en) * 2004-04-14 2008-08-05 Pioneer Corporation Plasma display device and method for driving the same
JP4083147B2 (ja) * 2004-07-02 2008-04-30 シャープ株式会社 半導体記憶装置
JP4647460B2 (ja) * 2005-10-25 2011-03-09 シャープ株式会社 半導体記憶装置及び電子機器
US7342832B2 (en) * 2005-11-16 2008-03-11 Actel Corporation Bit line pre-settlement circuit and method for flash memory sensing scheme
US7218563B1 (en) 2005-11-18 2007-05-15 Macronix International Co., Ltd. Method and apparatus for reading data from nonvolatile memory
US20080059768A1 (en) * 2006-07-06 2008-03-06 Macronix International Co., Ltd. Method and Apparatus for Communicating a Bit Per Half Clock Cycle over at Least One Pin of an SPI Bus
US7339846B2 (en) * 2006-07-14 2008-03-04 Macronix International Co., Ltd. Method and apparatus for reading data from nonvolatile memory
JP5127439B2 (ja) * 2007-12-28 2013-01-23 株式会社東芝 半導体記憶装置
JP5297673B2 (ja) * 2008-03-26 2013-09-25 ラピスセミコンダクタ株式会社 半導体記憶装置
CN102426852B (zh) * 2011-11-30 2015-03-04 中国科学院微电子研究所 一种存储阵列单元信息读取方法及系统
US8760930B1 (en) 2013-02-18 2014-06-24 Spansion Llc. Memory device with source-side sensing
US10366752B2 (en) * 2016-12-11 2019-07-30 Technion Research & Development Foundation Ltd. Programming for electronic memories
US20240153569A1 (en) * 2022-11-06 2024-05-09 Winbond Electronics Corp. Flash memory device and program method thereof

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027321A (en) * 1989-11-21 1991-06-25 Intel Corporation Apparatus and method for improved reading/programming of virtual ground EPROM arrays
US6373452B1 (en) * 1995-08-03 2002-04-16 Fujiitsu Limited Plasma display panel, method of driving same and plasma display apparatus
JP3408684B2 (ja) 1995-12-25 2003-05-19 富士通株式会社 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
KR100245412B1 (ko) * 1997-04-12 2000-03-02 윤종용 노어형 반도체 메모리 장치 및 그것의 데이터 독출방법
JPH1165516A (ja) 1997-08-18 1999-03-09 Hitachi Ltd プラズマディスプレイパネルの駆動方法および駆動装置
US5959892A (en) * 1997-08-26 1999-09-28 Macronix International Co., Ltd. Apparatus and method for programming virtual ground EPROM array cell without disturbing adjacent cells
US6259644B1 (en) * 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays
EP0938073A3 (en) * 1998-02-24 2000-08-02 Lg Electronics Inc. Circuit and method for driving plasma display panel
JPH11242460A (ja) 1998-02-25 1999-09-07 Pioneer Electron Corp プラズマディスプレイパネルの駆動方法
JP2000039865A (ja) 1998-07-24 2000-02-08 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
KR100291992B1 (ko) * 1998-07-31 2001-06-01 구자홍 플라즈마 표시 패널의 구동방법
KR100511075B1 (ko) 1998-11-30 2005-10-26 오리온전기 주식회사 플라즈마 표시패널 구동방법
JP2000172191A (ja) * 1998-12-04 2000-06-23 Fujitsu Ltd 平面表示装置
TW516014B (en) 1999-01-22 2003-01-01 Matsushita Electric Ind Co Ltd Driving method for AC plasma display panel
KR100286947B1 (ko) * 1999-03-31 2001-04-16 김순택 플라즈마 표시 패널의 어드레싱 방법
JP2000330511A (ja) 1999-05-17 2000-11-30 Hitachi Ltd 表示用放電管の駆動方法
JP2001005424A (ja) 1999-06-24 2001-01-12 Nec Corp プラズマディスプレイパネル及びその駆動方法
JP2001013915A (ja) 1999-06-30 2001-01-19 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP3539314B2 (ja) 1999-10-19 2004-07-07 松下電器産業株式会社 プラズマディスプレイの駆動方法
JP2001125534A (ja) 1999-10-28 2001-05-11 Fujitsu Ltd 面放電型ｐｄｐの駆動方法及び駆動装置
JP3583042B2 (ja) * 1999-11-09 2004-10-27 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP2001236038A (ja) 1999-12-14 2001-08-31 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP3511495B2 (ja) 2000-03-13 2004-03-29 富士通株式会社 Ａｃ型ｐｄｐの駆動方法および駆動装置
US7075239B2 (en) * 2000-03-14 2006-07-11 Lg Electronics Inc. Method and apparatus for driving plasma display panel using selective write and selective erase
JP3463869B2 (ja) 2000-03-27 2003-11-05 日本電気株式会社 プラズマディスプレイパネルの駆動方法
US6492776B2 (en) * 2000-04-20 2002-12-10 James C. Rutherford Method for driving a plasma display panel
JP2001350445A (ja) * 2000-06-02 2001-12-21 Nec Corp Ａｃ型プラズマディスプレイパネルの駆動方法
JP4576028B2 (ja) 2000-06-30 2010-11-04 パナソニック株式会社 表示パネルの駆動方法
JP3709132B2 (ja) * 2000-09-20 2005-10-19 シャープ株式会社 不揮発性半導体記憶装置
JP2002132207A (ja) * 2000-10-26 2002-05-09 Nec Corp プラズマディスプレイパネルの駆動方法
JP2002140032A (ja) 2000-11-02 2002-05-17 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP4158875B2 (ja) * 2001-03-30 2008-10-01 株式会社日立プラズマパテントライセンシング Ａｃ型ｐｄｐの駆動方法および駆動装置
JP2002351391A (ja) 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd プラズマディスプレイ
EP1262995B1 (en) * 2001-05-30 2010-01-27 STMicroelectronics S.r.l. A semiconductor memory system
JP4269133B2 (ja) * 2001-06-29 2009-05-27 株式会社日立プラズマパテントライセンシング Ａｃ型ｐｄｐの駆動装置および表示装置
JP4859294B2 (ja) * 2001-07-10 2012-01-25 富士通セミコンダクター株式会社 不揮発性半導体記憶装置
US6510082B1 (en) * 2001-10-23 2003-01-21 Advanced Micro Devices, Inc. Drain side sensing scheme for virtual ground flash EPROM array with adjacent bit charge and hold
KR100472505B1 (ko) * 2001-11-14 2005-03-10 삼성에스디아이 주식회사 리셋기간에서 중간방전모드를 갖는 플라즈마 디스플레이패널의 구동방법 및 그 장치
US6744674B1 (en) * 2003-03-13 2004-06-01 Advanced Micro Devices, Inc. Circuit for fast and accurate memory read operations
KR100482324B1 (ko) * 2002-03-06 2005-04-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
US6816423B2 (en) * 2002-04-29 2004-11-09 Fujitsu Limited System for control of pre-charge levels in a memory device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979012A (zh) * 2015-08-07 2015-10-14 上海华虹宏力半导体制造有限公司 存储器电路
CN104979012B (zh) * 2015-08-07 2019-04-19 上海华虹宏力半导体制造有限公司 存储器电路
CN105225693A (zh) * 2015-09-16 2016-01-06 上海华虹宏力半导体制造有限公司 虚拟接地闪存电路
CN105225693B (zh) * 2015-09-16 2019-04-30 上海华虹宏力半导体制造有限公司 虚拟接地闪存电路

Also Published As

Publication number Publication date
US8054248B2 (en) 2011-11-08
EP1602109B1 (en) 2008-10-15
US6744674B1 (en) 2004-06-01
EP1602109A1 (en) 2005-12-07
WO2004084232A1 (en) 2004-09-30
TW200428405A (en) 2004-12-16
CN100561598C (zh) 2009-11-18
JP4520982B2 (ja) 2010-08-11
JP2006520515A (ja) 2006-09-07
US20080122745A1 (en) 2008-05-29
TWI333215B (en) 2010-11-11
DE602004017137D1 (de) 2008-11-27
KR20050110669A (ko) 2005-11-23

Similar Documents

Publication Publication Date Title
CN1714409A (zh) 用于准确存储器读取操作的电路
CN100561598C (zh) 用于快速且准确的存储器读取操作的电路
CN1826660A (zh) 精确记忆读取操作用的选择电路
US7420844B2 (en) Non-volatile semiconductor memory device
US7715244B2 (en) Non-volatile register having a memory element and register logic vertically configured on a substrate
CN1444228A (zh) 用于横跨一存储器阵列执行等电势读出以消除漏电流的方法和系统
US7782679B2 (en) Memory device and reading method
US20110222334A1 (en) Spin transfer torque mram, and write method and read method therefor
CN1679111A (zh) 同时向存储矩阵中的多个行进行写入的装置
US6862206B1 (en) Memory module hybridizing an atomic resolution storage (ARS) memory and a magnetic memory
CN1742342A (zh) 源极偏置的存储器单元阵列
US7324388B2 (en) Nonvolatile memory
US7376033B2 (en) Semiconductor device and programming method therefor
EP0443777A2 (en) Write circuit for non-volatile memory device
CN102737726A (zh) 存储阵列局部位线缺陷的检测方法
US8537586B2 (en) Memory array and storage method
CN1523367A (zh) 一种测试电可擦除电可编程存储器的性能及其故障的方法
US6791860B2 (en) Read-only memory with reduced loading value
CN1229250A (zh) 非易失性半导体存储器件
US9025391B2 (en) Circuit arrangement and method for operating a circuit arrangement
EP1859450B1 (en) Control of a memory matrix with resistance hysteresis elements
KR100911226B1 (ko) 불휘발성 반도체 메모리 및 그 판독 방법 및 마이크로프로세서
JP2618065B2 (ja) 半導体回路装置
JPH11185487A (ja) 半導体メモリ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SPANSION CO., LTD.

Free format text: FORMER OWNER: SPANSION CO.,LTD.

Effective date: 20070330

Owner name: SPANSION CO.,LTD.

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20070330

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070330

Address after: California, USA

Applicant after: SPANSION LLC

Address before: California, USA

Applicant before: Spanson Co.

Effective date of registration: 20070330

Address after: California, USA

Applicant after: Spanson Co.

Address before: California, USA

Applicant before: ADVANCED MICRO DEVICES, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160411

Address after: California, USA

Patentee after: CYPRESS SEMICONDUCTOR Corp.

Address before: California, USA

Patentee before: SPANSION LLC

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20091118