CN1444228A

CN1444228A - 用于横跨一存储器阵列执行等电势读出以消除漏电流的方法和系统

Info

Publication number: CN1444228A
Application number: CN03106348A
Authority: CN
Inventors: L·T·特兰
Original assignee: Hewlett Packard Co
Current assignee: Samsung Electronics Co Ltd
Priority date: 2002-02-25
Filing date: 2003-02-25
Publication date: 2003-09-24
Anticipated expiration: 2023-02-25
Also published as: JP2003288779A; EP1339066A1; KR20030070544A; TW200303544A; US20030161178A1; US6678189B2; US6826079B2; CN100409363C; US20030206473A1

Abstract

公开了一种用于使在一个存储器单元阵列内的漏电流最小化的方法和系统，以及一种用于在读操作期间区分在一个读出的存储器单元内的电阻值的方法和系统。存储器阵列10包含多条经由多个存储器单元12交叉连接的位线和字线。每个存储器单元12局限于仅仅借助于一个单向元件13沿第一方向提供一条导电通路。典型地，这样的单向元件13包括二极管。该装置利用二极管以形成一条已经通过二极管和电阻性的存储器单元的、从位线到字线的电流通路。此外，使用了一个差动读出放大器30，以在横跨该阵列放置一个等电势值之后区分在读操作期间的读出电流与参考值，以限制在一给定存储器单元的读出操作期间在邻接的字线和位线内产生漏电流。

Description

用于横跨一存储器阵列执行等电势读出以消除漏电流的方法和系统

技术领域

本发明通常涉及用于数据存储的随机存取存储器。更具体地说，本发明涉及一种磁性随机存取存储器器件，它包含一个存储器单元阵列，和与单向元件共同工作以限制在该阵列内的漏电流的差动读出放大器。

背景技术

磁性随机存取存储器(“MRAM”)是一种表明具有相当大的允诺用于长期数据存储的非易失性存储器。在MRAM器件上执行读和写操作比在诸如DRAM和Flash的常规存储器器件上执行读和写操作要快得多，而且比诸如硬盘的长期存储器件要快多个数量级。此外，MRAM器件与其它常规的存储器件相比较更加紧凑，并且耗费了更少的能量。

一种典型的MRAM器件包含一个存储器单元阵列。字线横穿多行存储器单元延伸，而位线沿着多列存储器单元延伸。每个存储器单元位于字线和位线的交叉点处。

一个存储器单元存储一信息位作为磁化的方向。假定每个存储器单元的磁化在任何给定时间具有两个稳定方向中的一个。这两个稳定方向、平行和反平行表示逻辑值“0”和“1”。

磁化方向影响一个诸如自旋隧道效应器件的存储器单元的电阻。例如，如果磁化方向是平行的，则一个存储器单元的电阻是第一值R，而且如果磁化方向从平行变化到反平行，则存储器单元的电阻增加到第二值R+ΔR。因此，所选择的存储器单元的磁化方向和该存储器单元的逻辑状态可以通过读出存储器单元的电阻状态而被读出。存储器单元因此形成一个电阻性交叉点的存储器阵列。

施加一个电压到所选择的一个存储器单元、并且测量流经该存储器单元的读出电流可以读出电阻状态。电阻将由外加电压和读出电流的比值确定(R＝V/I)。

然而，读出在一个阵列中的单个存储器单元的电阻状态可能是不可靠的。在该阵列中的所有存储器单元通过许多平行通路连接在一起。在一个交叉点处看到的电阻等于在那个交叉点处存储器单元的电阻和在该阵列其它行和列中的存储器单元电阻的并联。

此外，如果由于所存储的磁化导致正被读出的存储器单元具有一个不同的电阻，则可以产生一个小的差动电压。这个小的差动电压可能引起一个寄生的或者“潜行通路”电流，其也被称为漏电流。在一个大的阵列中寄生的或者漏电流变得大了，因此可能模糊读出电流。因此，寄生电流可能阻止电阻被读出。

在读出电阻状态中的不可靠性由于制造变化、在MRAM器件的工作温度中的变化而增加了。这些因素可能导致在该存储器单元中的电阻平均值改变。

现有技术已经试图通过各种设计来减少，如果没有实际上消除漏电流。一种方法涉及增加一个单向元件，诸如二极管，以限制沿一个方向的电流通路。图1说明了这样一个实施例。存储器单元4包含一个二极管6以限制沿由二极管6指示的方向的电流。当如图1所示施加一个读出电流时，实际上由读出放大器测定的电流是流经预定单元4的读出电流I_s，和流经几个其它存储器单元/二极管对的漏电流I_leak。这个附加的漏电流减少了读出放大器的工作范围。此外，由于存储器阵列的尺寸增加了，漏电流超过读出信号，更加减小了读出放大器的工作范围。另外，由于漏电流通路而导致在读出放大器中的噪音增加了。

因此，需要能够以一种可靠的方式读出在MRAM器件内的存储器单元的电阻状态。此外，需要限制在读出操作期间存在于在阵列内未被读出的单元之间的寄生或者漏电流。

发明内容

依据本发明，公开了一种用于使在一个存储器单元阵列内的漏电流最小化的方法和系统，以及一种用于在读操作期间区分在一个读出的存储器单元内的电阻值的方法和系统。存储器阵列包含多条经由多个存储器单元交叉连接的位线和字线。每个存储器单元局限于仅仅借助于一个单向元件沿第一方向提供一条导电通路。典型地，这样的单向元件包括二极管。该装置利用二极管以形成一条已经通过二极管和电阻性存储器单元的、从字线到位线的电流通路。此外，使用了差动的读出放大器以在横穿该阵列放置一个等电势值之后区分在读操作期间的读出电流与参考值，以限制在一个给定存储器单元的读操作期间在邻接的字和位线内产生漏电流。

附图说明

图1描述了在一个所选存储器单元上的读出操作和漏电流如何影响读出电流的现有技术示意图。

图2说明了依据本发明的、包含一个存储器单元阵列和一个读电路的MRAM器件。

图3说明了依据图1的存储器单元的示意图。

图4说明了依据图1的读出放大器元件的示意图。

图5说明了如在图4中的读出放大器上执行的、读出和输出数据单元和参考单元的时序图。

图6描述了依据本发明的、在读出操作期间使用的偏置方案的流程图。

图7说明了基于图6中的偏置方案的改进的读出电流实现。

具体实施方式

下面将参考在附图中举例说明的示范性实施例，而且在此将使用专用语言来描述这些示范性实施例。然而，应当明白由此意味着没有限制本发明的范围。将会被相关技术领域的普通技术人员想到并且拥有这个公开的、在此举例说明的本发明特征的改动和进一步的修改、以及在此举例说明的本发明原理的附加应用，都被认为是在本发明的范围之内。

如附图所示，为了说明起见，以一种磁性的随机存取存储器实现本发明。MRAM器件包含一个存储器单元阵列，和一个用于从存储器单元中读取数据的读电路。包含等电势应用器件和差动的读出放大器的读电路能够可靠地读出在该阵列内的所选存储器单元的不同电阻状态。

下面参考图2，它举例说明了一个包含存储器单元元件12a和12b的电阻性的交叉点阵列10的信息存储器件。存储器单元元件12a和12b按行和列排列，行沿着X方向延伸，而列沿着Y方向延伸。仅仅显示了相对小数量的存储器单元元件12a和12b，以简化信息存储器件8的说明。实际上，可以使用任何尺寸的阵列。

起字线作用的迹线14在存储器单元阵列10的一边的一个平面中沿着X方向延伸。起位线作用的迹线16a和16b在存储单元阵列10的一个邻边的一个平面中沿着Y方向延伸。可以有一条字线14用于阵列10的每一行，和一条位线16a或者16b用于阵列10的每一列。每个存储器单元元件12a、12b位于字线H和位线16a或者16b的交叉点处。

存储器单元元件12a和12b可以包含薄膜存储器元件，诸如聚合物存储器元件、磁性隧道结(SDT结是一种磁性隧道结)、或者相变器件。通常，存储器单元12a和12b可以包含任何通过影响元件的标称电阻量值存储或者产生信息的元件。这样的其它种类的元件包含作为只读存储器的一部分的多硅电阻器，以及能够被编程用来从结晶体改变为非晶体的状态反之亦然的相变器件。器件在结晶体状态具有低电阻，而在非晶体状态具有高电阻。在图3中进一步详细地显示了每个存储器单元元件12。存储器单元12进一步包含一个电阻性的磁性元件Rm和一个单向的导电门或者二极管13，它们被用来在读操作期间限制漏电流、以及提供一条单向的从位线16a、b到字线14的电流通路。二极管13与电阻性的磁性元件Rm相连以提供从位线16到字线14的一条单向的导电通路。

使用为本领域普通技术人员非常公知的技术制造二极管。例如，N型的多硅层和P型多硅层被顺序地沉积在字线导体上，然后在700°-800℃被退火以再结晶和激活这些多硅层，以制造一个P型二极管。有可能用一个Schottky金属层和一个半导体层形成一个Schottky二极管。做为选择，还可以利用一个非晶体的二极管作为一个隔离元件。

如果SDT结的磁化方向是平行的，则它的电阻例如是第一值(R)，而且如果它的磁化方向从平行变化到反平行，则它的电阻增加到第二值(R+ΔR)。典型的第一电阻值(R)可以是大约10kΩ-1MΩ，而且在电阻中的变化(ΔR)可以是第一电阻值(R)的大约30％。

每个存储器单元元件12a和12b甚至在没有外电源的情况下也保持它的磁化方向。因此，存储器单元元件12a和12b是非易失性的。

数据以一比特接一比特的方式被保存在存储器单元元件12a和12b。两个存储器单元元件12a和12b被分配给数据的每一位：一个存储器单元元件(“数据”元件)12a存储该位的值，而另一个存储器单元元件(“参考”元件)12b存储该值的补码。因此，如果数据单元12a存储了一个逻辑“1”，则它的相应参考单元12b存储一个逻辑“0”。数据单元12a的每一列被连接到一条位线16a，而参考元件12b的每一列被连接到一条位线16b。

信息存储器件8包含一个行译码器18，用于在读和写操作期间选择字线14。在读操作期间一条所选的字线14可以被接地。在写操作期间可以把一个写电流施加到一条所选的字线14上。

信息存储器件8包含一个读电路，用于在读操作期间读出所选存储器单元元件12a和12b的电阻状态，和一个写电路，用于在写操作期间提供写电流到所选的字线和位线14、16a和16b。读电路通常在20处指示。没有显示写电路以便简化对信息存储器件8的图例说明。

读电路20包含多个控制电路22和读出放大器24。多条位线16a和16b连接到每一个控制电路22。每个控制电路22包含一个用于选择位线的解码器。所选的一个存储器单元元件12位于所选的一条字线14和所选的一条位线16的交叉点处。

在读操作期间，所选的元件12a和12b通过所选字线14接地，如块604所示，其中读操作在图6中的流程图中进行了描述。每个控制电路22选择一条与一列数据单元12a交叉的位线16a，和一条与相应列的参考元件12b交叉的位线16b。所选的与多列数据单元12a交叉的位线16a连接到它们的相应读出放大器24的读出结点S0，如块602所示。块602和604中的步骤能够被颠倒，而且它们的执行顺序不重要。所选的与多列参考元件12b交叉的位线16b连接到它们的相应读出放大器24的参考结点R0。每个读出放大器24包含一个差动放大器，和交叉连接的被锁存的电流读出放大器，用于比较在位线16a和16b上的信号。该比较指示所选数据元件12a的电阻状态，因此指示保存在所选数据元件12a中的逻辑值。读出放大器24的输出被提供给一个数据寄存器26，其接着被连接到信息存储器件8的一个I/O基座28。

所有的未被选择的字线14连接到一个恒压电源，它提供一个阵列电压，如块606所示。一个外部电路可以提供该恒压电源。由于恒压电源施加到未被选择的字线的子集，所以读出放大器24施加相同的电位到所选位线16。施加这样的等电位隔离到阵列10，减小了寄生电流。

读电路20可以以m位字读出数据，借此多个(m个)存储器单元元件12a和12b的电阻状态被同时读出，如块608中的电流测定步骤所示。一个m位字可以通过同时操作m个连续的读出放大器24而被读出。图7(7a、7b、和7c)举例说明了漏电流I_leak是如何被引导得远离读出电流I_S的，与如前所述在图1中举例说明的寄生的漏电流问题相反。

下面参考图4，它分别显示了一个读出放大器24和所选的参考和数据元件12a和12b。每个所选的数据元件12a和12b分别由电阻R12a和R12b表示。每个存储器单元元件12a和12b分别进一步包含一个单向的导电门或者二极管13a和13b。利用二极管13a和13b，以在读操作期间在存储器单元元件之间提供隔离，防止读出在共享同一位线的相邻字线上的其它数据和参考元件12a和12b。值得注意地，二极管13a和13b形成了一条从位线16a和16b到它们的相应字线14的导电通路。不幸地是，在读操作期间由于在每个二极管结处存在的反向偏压电流，以及由于在共用共同字线或位线的单元之间存在的电流通路，漏电流仍然可能出现。此外，由于单元阵列尺寸增加了，所以漏电流支配了读出信号。此外，在读出操作期间由于漏电流通路出现了额外的噪声。为了防止这个问题发生，未被选择的字线连接到一个实质上等于Va的电势Vg。偏置未被选择的字线的优点在图7a-c中进行了举例说明。由于在阵列中的平行通路，漏电流被转向远离读出电流，以便使得这些电流的测量更加精确和可靠。

读出放大器24包含一个差动放大器30，它具有第一输入节点S₁和第二输入节点R₁。差动读出放大器30可以是一个具有交叉连接的锁存器放大器的差动读出输入。这样的一个差动放大器30可以包含FETs30a、30b、30c、和30d，它们形成一个交叉连接的锁存器放大器。在一个实施例中，晶体管30a和30c是P沟道晶体管。读出允许的晶体管32在读操作期间启动FETs 30，它接着启动处于互补状态的输出OUTPUT和OUTPUT以便保持均衡。晶体管34a和34b被偏置以便使结点S₁和R₁接近于地电势。一旦晶体管32截止了，交叉连接的锁存器比较启动OUTPUT和OUTPUT-bar的电流I_S和I_R以进入相应的状态，其将在如图5所示的读出放大器的READ读时序图中进行说明。

单元12b起一个参考位的作用，而且单元12a是数据位，它们都位于同一行上。把地电势施加到用于单元12a和单元12b的所选行上。前置放大器36具有第一输入Va，而且它的输出连接到晶体管36a的栅极输入，以便偏置单元12a位于其中的位或者数据列。第二输入Va启动前置放大器38，其与晶体管38a的栅极输入相连，以便偏置单元12b位于其中的参考列。前置放大器36和38调整横穿所选元件12a和12b的电压。所有其它未被选择的行用实质上等于Va的电压Vg偏置，以便创建一个有关在该阵列内相同所选位线16a和16b上的所有未被选择的存储器单元的等电势状态，由此防止横跨在与参考单元12b或者数据单元12a相同的行或列内的其它单元产生漏电流或者电流潜行通路。因此，在所选位线16a和16b上的未被选择的存储器单元(12d，13c)具有0.0伏的偏压，因此在这些未被选择的存储器单元中没有电流流动。其它未被选择的存储器单元被反向偏置，因此仅仅允许它们的漏电流流动，其中漏电流被控制远离读出电流到地而不干扰读出电流信号。典型地，偏压由电压电源Vg设置，但是也可以为地电势或者其它想要的、符合电路设计配置的偏压。例如，如在图7a中说明的一个设计配置。电压电源Va被施加到所选字线上。所选位线连接到读出放大器的输入，电压Vg已经施加到读出放大器的另一个输入，因此把所选位线偏置为Vg。所有未被选择的字线也被偏置为Vg，以控制漏电流I_leak远离读出电流I_S。电压电源Vg被设置为所希望用于存储器阵列操作的的值。它处于地电势或者其它的偏压也能够是非常好的。

下面参考图7b，读出放大器24的一个输入到被选位线16，而且向读出放大器的另一个输入施加电压Va，因而偏置被选位线为电势Va。向所选字线14施加地电势，而且所有其它未被选择的字线连接到实质上等于Va的电压电源Vg。未被选择的存储器单元12a和12b具有电势Va，该电势Va横跨它们中的每一个产生一个流经这些位单元的电流I_S，而且这些电流I_S由放大器24读出以确定所选位单元的电阻状态。

同时，未被选择的位单元12c和12d共享与所选位单元12a和12b相同的位线16，但是它们被连接到未被选择的字线。横跨这些未被选择的位单元12c和12d的电势是Va-Vg～0(零)，因而在这些位单元中没有电流流动。其余未被选择的位单元仅仅在所选字线上具有流经它们到地的漏电流I_leak，而且漏电流不干涉读出电流I_S。

图7c是在图7b中说明的偏置方法的扩充。在这个配置中，未被选择的位线连接到地电势，因而漏电流I_1eak通过未被选择的位线流向地面。因而，只有读出电流I_S在所选字线14中流动。

电流I_ref＝(Va-Vd)/R12a在晶体管36a中流动，其中R12a是存储器单元12a的电阻值，而Vd是二极管13a的二极管电压，典型地大约为0.7V。和晶体管36a相同的晶体管36b是对36a的电流反射镜，携带电流I_R以把它传送到读出放大器30的输入。电流I_R等于I_ref。类似地，电流I_data＝(Va-Vd)/R12b在晶体管38a中流动，其中R12b是存储器单元12b的电阻值。和晶体管38a相同的晶体管38b是对38a的电流反射镜，携带电流I_S以把它传送到读出放大器30的另一个输入。电流I_S等于I_data。

最初，如图5所示，当Read Enable被拉高时，晶体管32被导通。这迫使OUTPUT和OUTPUT-bar趋于在Vdd和地之间的中点。

一旦读允许开关32切断了，交叉连接的锁存器读出在电流I_S和I_R的量值中的差别。当I_S小于I_R时，输出为高电平，这意味着R12b处于平行状态，而R12a处于反平行状态。当I_S大于I_R时，输出为低电平，这意味着R12b处于反平行状态，而R12a处于平行状态。

前置放大器36和38最好是被校准以最小化在它们的偏置电压(ofstl，ofst2)中的差别。偏置电压(ofst1，ofst2)应当非常近似地彼此相等，而且它们应当接近于零。晶体管对36a、b和38a、b最好是在属性和尺寸方面相匹配，这样它们很少会使读出信号I_S和I_R受到损害。

读出可以在电流方式或者电压方式下执行。在电流方式下，前置放大器36和38调整在读出和参考结点S0和R0处的电压以使其等于阵列电压Va。由横跨所选元件12a和12b的电压降产生的读出和参考电流(I_S和I_R)流向差动电流读出放大器30的输入节点S₁、R₁。

在电压方式下，读出电流(I_S)被转换到电压(例如，通过在一段时间内积分读出电流或者简单地用一对电阻端接I_S和I_R)。当I_S小于I_R时，在结点S₁处的电势低于在结点R₁处的电势。

一旦在差动放大器30的输出上产生了一个可靠的信号，放大器30的输出就被选通到数据寄存器26中。可以提供一个芯片内的控制器29(参见图2)以生成一个信号STR，用于使放大器30的输出被选通到数据寄存器26中。选通信号STR能够与由最后的寻址或者读/写命令产生的延迟脉冲一样简单。

依据本发明的信息存储器件可以被用在各式各样的应用中。例如，信息存储器件可以被用于在计算机中的长期数据存储。这样一种器件与常规的长期数据存储器件诸如硬盘相比提供了许多优点。从MRAM单元中存取数据与从硬盘中存取数据相比较要快多个数量级。因而，MRAM单元甚至可以代替SRAM或者DRAM作为主系统存储器。此外，依据本发明的信息存储器件与硬盘相比较更加压缩了。

依据本发明的信息存储器件可以被用在数字照相机中作为嵌入的存储器用于长期存储数字图象，以改善用芯片器件的系统的性能。

本发明不局限于以上描述和说明的特定实施例。相反，依据随后的权利要求来解释本发明。

应当明白，以上介绍的方案仅仅是为了说明用于本发明原理的应用。虽然在附图中已经显示了本发明，而且以上已经特定地和详细地结合目前被认为是本发明的最实际的和最佳的实施例对本发明进行了充分地描述，但是能够在没有背离本发明的精神和范围的情况下做出很多修改和替换方案，对本领域普通技术人员来说，能够在不背离在权利要求中所阐述的本发明的原理和构思的情况下做出很多修改。

Claims

1.一个数据存储器件，包含：

多条字线；

多条位线；

一个存储器单元的电阻性交叉点阵列，每个存储器单元连接到一条位线，并且连接到一个隔离二极管，该二极管进一步连接到一条相应的字线，隔离二极管提供了一条从位线到字线的单向导电通路；以及

漏电流转向源，与字线相连，以在读出操作期间偏置未被选择的字线，并且在该读出操作期间把漏电流转向远离被施加到所选的一条字线上的读出电流信号。

2.如权利要求1所述的数据存储器件，其特征在于：漏电流转向源包含一个等电势发生器，它与字线相连，并且可操作用于设置在电阻性交叉点存储单元阵列中的电压电平，以实质上阻止寄生电流流向所选的存储器单元。

3.如权利要求2所述的数据存储器件，其特征在于：在一组所选字线中的未被选择的字线被连接到一起，以设置近似等于一个施加的阵列电压的平均电压。

4.如权利要求3所述的数据存储器件，其特征在于：等电势发生器可操作用于基于来自一条或多条未被选择的字线的反馈建立所选的一条位线的等电势隔离。

5.如权利要求3所述的数据存储器件，其特征在于：每个隔离二极管的输入节点与一个相应的电压跟随器晶体管相连，而且等电势发生器与电压跟随器晶体管的栅极相连。

6.一种制造一个数据存储器件的方法，包含：

形成多条字线；

形成多条位线；

形成一个存储器单元的电阻性交叉点阵列，每个存储器单元连接到相应的一条位线，并且与一条相应的字线相连；

形成一条通过存储器单元从位线到字线的单向导电通路；

施加一个读出信号到所选择的多条字线中的一条上；以及

施加一个漏电流转向信号到这多条字线中的未被选择的一些上。

7.如权利要求6所述的方法，进一步包含：形成多个读电路，其中每个读电路通过一条相应的位线与一个或多个存储器单元相连，并且可操作用于通过连接到那里的任一存储器单元读出电流。

8.如权利要求7所述的方法，其特征在于：每个读电路包含一个差动电流读出放大器。

9.如权利要求8所述的方法，其特征在于：差动放大器可操作用于把流经所选择的一个参考单元的电流与流经所选择的一个存储器单元的电流进行比较。

10.如权利要求6所述的方法，其特征在于：漏电流转向信号施加步骤包含形成一个等电势发生器，该等电势发生器与字线和位线相连，并且可操作用于设置在电阻性交叉点存储单元阵列中的电压电平，以实质上阻止寄生电流干扰读出电流信号。