CN1702876A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1702876A
CN1702876A CNA2005100647421A CN200510064742A CN1702876A CN 1702876 A CN1702876 A CN 1702876A CN A2005100647421 A CNA2005100647421 A CN A2005100647421A CN 200510064742 A CN200510064742 A CN 200510064742A CN 1702876 A CN1702876 A CN 1702876A
Authority
CN
China
Prior art keywords
zone
semiconductor device
conductive
sup
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100647421A
Other languages
English (en)
Other versions
CN100487913C (zh
Inventor
松井俊之
星保幸
小林靖幸
宫坂靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
FUJI ELECTRIC ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=35424243&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1702876(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by FUJI ELECTRIC ELECTRONIC Co Ltd filed Critical FUJI ELECTRIC ELECTRONIC Co Ltd
Publication of CN1702876A publication Critical patent/CN1702876A/zh
Application granted granted Critical
Publication of CN100487913C publication Critical patent/CN100487913C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Abstract

本发明在n－半导体层22的表面层上，选择性地形成了深度各为14－20μm(设计值)的p+－扩散区23、24和25。由于用He离子对芯片整个表面进行照射，因此寿命抑制因子被从比形成于n－半导体层22和p+扩散区域23的p－n结表面31的位置d1浅的位置d2引入到位置比位置d1深的位置d3，以便形成整个芯片上的短寿命区域32。在He离子照射时，进行照射以使所述He离子照射半宽度不大于p+扩散区23的深度，并且具有He离子峰值的位置比所述He离子照射半宽度还深，且位于p+扩散区域23深度的80％和120％间的区域内。这样，在例如转换器二极管的半导体器件中，可带来使反向恢复电流di/dt具有高衰减率的能力足以高到这样一种程度即，所述器件能承受雷电冲击并使低正向电压VF一直维持低电平。

Description

半导体器件及其制造方法
技术领域
本发明涉及安装在如电源模块的模块上的一种半导体器件及其制造方法，且尤其涉及一种能很好抵抗施加到半导体模块上的雷电冲击的半导体器件及其制造方法。
背景技术
图6是显示汽车电源模块的示例的电路图。如图6中所示，该电源模块配置了一个转换器部分1、一个中断部分2、一个倒相器部分3和一个电热调节器4。转换器部分1有转换器二极管5，一般分别由一个PIN二极管构成。例如，对于额定电压为1200V或600V的模块，会分别使用击穿电压为1600V或更高或者800V或更高的PIN二极管作为一个转换器二极管5。
需要击穿电压大于额定电压的原因是，有时会有比额定电压大的电压被加到模块上，且需要保护PIN二极管，以便在这种情况下免受击穿。而且，在作为转换器二极管5的PIN二极管中，需要该二极管5具有很低的正向电压VF。例如，在一种具有1200V模块额定电压的转换器二极管5中，要求其正向电压VF的值为1.2-1.5的量值。
图7是显示相关的平面PIN二极管结构的横截面图。如图7中所示，在n+半导体层11上，设置了是阴极区的n-半导体层12。在n-半导体层12的表面层上，设置了是阳极区的p+扩散区13以及分别为保护环区的p+扩散区14和15。
p+扩散区14和15的表面覆盖了一层如SiO2膜的绝缘膜16。由于有了p+扩散层13，便可接触阳极电极17。n+半导体层11与一阴极电极18导电接触。在本说明书和其附图中，附在层或区域名称前面的字符“n”或“p”分别表示该层或该区域中载流子(carrier)为电子或空穴。而且，附在这些前置字符“n”或“p”右上方的符号“+”、“-”或“一”代表了该层或该区域中杂质浓度分别相对较高，相对较低或还更低。
如相关的转换器二极管5中部分尺寸的说明如下。在额定电压为1200V和击穿电压为1600V的模块中，由具有约为120Ωcm特定电阻的FZ晶片制成的n-半导体层12的厚度为300μm。形成的p+扩散层13的深度是6-8μm，具有的剂量为1×1015cm-2。
在额定电压为600V并且击穿电压为800V的模块中，由具有约为40Ωcm特定电阻的扩散晶片制成的n-半导体层12的厚度的量为80μm。对p+扩散层13，其深度和剂量与具有额定电压1200V的模块相同。
在上述电源模块中，当雷电冲击在转换器部分1正在工作的同时进入到该模块内时，有高衰减率的反向恢复电流(此后表达为di/dt)的电涌被加到了转换器部分1。这将转换器二极管5带入到了剧烈反向恢复工作模式以至于有时会损坏不能承受如图8中所示的高di/dt的转换器二极管5。图8是显示当高di/dt电涌被输入到相关转换器部分1并损坏了转换器二极管5的电流I和电压V波形的波形图。在图8中的波形图中，垂直轴代表了电流I和电压V，并且其水平轴代表了时间；对电流I来说，该轴上的一个刻度为100A；对电压V来说，该轴上的一个刻度为200V；以及对时间来说，该轴上的一个刻度为1μsec。
为了防止发生这样的问题，对于安装在电源模块上的转换器部分1来说，最近这些年已要求转换器部分1能经受如雷电冲击的高di/dt电涌。在下面，抵抗这样的di/dt的能力将被表示成为di/dt能力。
在该二极管反向恢复工作模式中，由于电流过多集中在芯片周边部分内产生的热量导致了该二极管的损坏。为了避免这种情况，有这样一种建议，即其中，通过氦离子照射使具有短寿命期载流子的区域仅在该二极管电极的端部形成，以便提高反向恢复能力(例如见JP-A-2001-135831)。在另一文件(例如见JP-A-10-116998)中，也说明了通过氦离子照射形成有短寿命期载流子的区域。
而且，已知在高速二极管中结深度为4-8μm的p-n结附近，引入的寿命抑制因子使该p-n结附近载流子的寿命缩短(见例如JP-A-10-200132)。此外，已知在半导体器件中，对具有结深度量级为3μm的p-n结的二极管进行深度为10-30μm范围内的氦离子照射以便产生一个区域，使该区域p层下面的n-层中的载流子的寿命缩短(例如见JP-A-2003-249662)。而且，已知制造半导体元件的一种方法，其中通过热扩散引入作为寿命抑制因子的重金属(见例如JP-A-2004-6664)。
顺便要说的是，对例如倒相器部分3中的续流二极管(freewheeling diode)6(见图6)中部分尺寸的规定如下。对击穿电压为1200V，在有一n-半导体层和一n-半导体层的外延晶片中，该具有约为65Ωcm的特定电阻的n-半导体层的厚度约为70μm。特定电阻约为40Ωcm的该n-半导体层的厚度约为50μm。
对击穿电压为600V的情况，在同样的外延晶片中，特定电阻约为25Ωcm的n-半导体层的厚度约为45μm。特定电阻约为15Ωcm的n-半导体层的厚度约为25μm。在具有上述击穿电压的两种外延晶片中，形成了达到3-4μm深的p+扩散层，具有的剂量的量级为1×1013cm-2。
在上述专利文件中说明的技术是当这些半导体器件一般工作时在反向恢复中有关软恢复特征，以及使用这些软恢复特征来保护反向恢复击穿的那些方面。一般恢复特征中的di/dt的值为500-1000A/μsec。
同此相比，应输入所述转换器部分的雷电冲击的di/dt大约为3500A/μsec。因此，由上述专利文件中说明的技术所获得的di/dt的能力还不足以对抗如雷电冲击这样的高电涌的di/dt。由本发明人实际进行的试验已经证明所有上述专利文件中说明的技术并不可能获得这样一种高di/dt能力来有效抵抗例如雷电冲击的电涌。
例如，已知可通过在二极管的整个表面上引入寿命抑制因子以降低芯片整个表面载流子的寿命来一定程度提高di/dt能力。然而这必然需要正向电压VF有很大增长。可在转换器二极管中，如上面的解释，需要降低正向电压VF。因此，增加所述正向电压VF是更可取的。
而且，可通过减小芯片的外围部分和端部分中载流子的寿命来一定程度提高di/dt能力。然而，所获得的di/dt能力并不能足够高到使芯片经受得住雷电冲击的程度。而且，在这种情况下，为了本地引入寿命抑制因子，有必要为这些部分形成厚的不能引入寿命抑制因子的屏蔽膜，并再将该屏蔽膜去掉。由此使生产工艺复杂化从而导致芯片成本的增加。
此外，尽管在芯片表面深度方向或表面附近通过使用氦离子或质子本地形成了具有短寿命载流子的区域，但并不能获得足够的di/dt能力。进一步，在将重金属作为寿命抑制因子而扩散的情况下，去控制该重金属扩散的深度是有困难的。
为解决上述相关技术中的问题，本发明的一个目的就是提供一种半导体器件，其具有的di/dt能力足以高到这样一种程度，即该器件可抵抗雷电冲击并具有较低正向电压VF。而且，本发明的另一个目的是提供一种制造半导体器件的方法，该方法可容易地制造出一种半导体器件，其具有的di/dt能力足以高到可抵抗雷电冲击这样一种程度且这种器件具有较低正向电压VF。
发明内容
为解决上述问题并获得以上目标，本发明的发明人持续进行广泛深入研究。结果，发明人已发现，通过在范围从比p-n结更浅处位置到比该结更深处位置的一个区域中在一个芯片的整个表面上引入具有缩短寿命的载流子的区域，可获得足够高的di/dt能力来对抗例如雷电冲击的电涌。而且，本发明人也发现，由于将p-n结表面设置成一定深度，可获得足够高的di/dt能力来对抗例如雷电冲击的电涌。本发明正是基于这样的研究结果。
根据本发明第一方面的半导体器件，其特征在于包括第一导电型半导体层；深度为12.6μm或更多的扩散区域，该扩散层区域由可选择设置在第一导电型半导体层表面层上的第二导电型半导体区域构成；以及由于包括寿命抑制因子而使载流子寿命比其他区域中载流子寿命短的短寿命区域，这是通过在整个第一导电型半导体层和扩散区域，从比作为扩散区域和第一导电型半导体层间结临界面p-n结表面最深位置浅的位置到比该p-n结表面最深位置深的位置，进行氦离子照射而形成。
根据本发明第二方面的半导体器件，其特征在于，在根据本发明第一方面的器件中，所述扩散区域的深度等于或小于22μm。
根据本发明第三方面的半导体器件，其特征在于，在根据本发明第一或第二方面的器件中，所述扩散区域包括设置在活性区域周围的保护环区域，作为半导体器件，该活性区域使电流流动。
根据本发明第四方面的半导体器件，其特征在于，在根据本发明第一到第三方面的任意一方面的器件中，所述半导体器件为PIN二极管。
根据本发明第一到第四方面的半导体器件，在整个从比深度为12.6μm或更多的p-n结表面浅的一个位置到比该p-n结表面更深的一个位置的区域的芯片表面上设有所述短寿命区域。因此，即使正向电压VF没有相当大的增长，仍可获得足够高的di/dt能力来对抗例如雷电冲击的电涌。
而且，为解决上述问题并获得以上目标，根据了本发明第五方面的一种半导体器件制造方法，其特征在于，在制造中，半导体器件在第一导电型半导体层的表面层上可选择具有深度为12.6μm或更多的由第二导电型半导体区域构成的扩散区域，以及整个第一导电型半导体层和扩散区域，从比作为扩散区域和第一导电型半导体层间结临界面的p-n结表面最深位置浅的位置到比该p-n结表面最深位置深的位置，可选择地具有使载流子寿命比其他区域中载流子寿命短的短寿命区域，该方法包括的步骤为：在第一导电型半导体层的表面层上可选择地形成扩散区域，以使该扩散区域的深度成为14μm或更多；并通过在第一导电型半导体层和所述扩散区域的整个表面上用氦离子照射，以便氦离子峰值的位置比氦离子照射的半宽度还深，从而形成具有寿命抑制因子的短寿命区域。
一种根据了本发明第六方面的半导体器件制造方法，其特征在于，在根据本发明第五方面的方法中，当所述短寿命区域形成时，要进行氦离子照射，以使具有氦离子峰值的位置出自扩散区深度为80％和120％间的区域内。
一种根据了本发明第七方面的半导体器件制造方法，其特征在于，在根据本发明第五或第六方面的方法中，3He2+被用作了一种氦离子种类。
一种根据了本发明的第五到第七方面，要用He离子对整个芯片的表面进行照射。因此，在从比深度为12.6μm或更多处的p-n结表面浅的一个位置到比该p-n结表面更深的一个位置的区域中的整个芯片表面上能容易地形成载流子寿命缩短的区域。
由于有了根据本发明的半导体器件，即使正向电压VF没有很大增加，也能获得足够高的di/dt来抵抗例如雷电冲击的电涌。因此，本发明有益之处在于能获得一种半导体器件，其具有的di/dt能力足以高到这样一种程度，即该器件可承受雷电冲击并具有较低正向电压VF。而且，由于有了根据本发明的半导体器件制造方法，从比深度为12.6μm或更多处的p-n结表面浅的一个位置到比该p-n结表面更深的一个位置的芯片的整个表面上可容易地形成载流子寿命缩短的区域。因此，本发明有益之处在于能获得一种易于制造半导体器件的方法，该半导体器件具有的di/dt能力足以高到这样一种程度，即该器件可承受雷电冲击并具有较低正向电压VF。
附图说明
图1是显示根据本发明一个实施例的平面PIN二极管结构的截面图；
图2是显示根据本实施例的PIN二极管中电流和电压的电涌波形的波形图；
图3是根据本实施例显示di/dt能力和PIN二极管的正向电压VF间关系的特征图；
图4是根据本实施例显示di/dt能力和PIN二极管的p-n结深度间关系的特征图；
图5是显示di/dt能力和具有He离子峰值的位置间关系的特征图；
图6是显示汽车电源模块示例的电路图；
图7是显示有关的平面PIN二极管结构的截面图；并且
图8是当电涌输入到有关转换器部分时，显示电流和电压波形的波形图。
具体实施方式
下面，将参考附图详细解释根据本发明的半导体器件和制造这种器件的方法的优选实施例。
图1是显示根据本发明一个实施例的平面PIN二极管结构的截面图。如图1中所示，在n+半导体层21上，设置了是阴极区的n-半导体层22。作为二极管在使电流流动的活性区域中，在n-半导体层22的表面层上，可选择地设置了是阳极区的p+扩散区23。
而且，在所述活性区域外侧上的电压耐受结构部分中，在n-半导体层22的表面层上，分别设有为保护环区的p+扩散区24和25。该电压耐受结构的表面覆盖了如SiO2膜的绝缘膜26。p+扩散层23与阳极电极27接触。n+半导体层21与阴极电极28电连接。
此外，短寿命区域32位于从位置d2到位置d3的整个芯片上方。位置d2的深度比位置d1的深度要浅，位置d1是作为n-半导体层22和p+扩散区域23间结临界面的p-n结表面31的最深位置。位置d3的深度比位置d1的深度要深。短寿命区域32包含了用例如He离子或质子(在此以后称为He离子等)的光离子照射而形成的寿命抑制因子，并且短寿命区域32中载流子的寿命要比其他区域的载流子的寿命短。
短寿命区域32同样包括了分别作为p+扩散区域24和25以及n-半导体层22的结临界面的p-n结表面33和34的最深部分。p+扩散区域24和25将成为保护环区域。由于有了这样提供的短寿命区域32，集中进入此芯片端部的电流在该二极管的反向恢复处减少，由此能获得高di/dt能力。
这里，p+扩散区23的深度，即从n-半导体层22和p+扩散区域23形成的p-n结表面31的最深位置d1，优选地在距离p+扩散区23表面为12.6μm-22μm间的区域内。尽管位置d1距离p+扩散区23的表面深度的设计值为14μm-20μm之间，但是如果考虑±10％的结晶容许量，在实际制成的二极管中，位置d1的深度具有上述值。
在制造有图1中所示结构的二极管中，p+扩散区23、24和25首先选择性地形成于n-半导体层22的表面层上。这时，无需仅仅对将成为保护环区域的p+扩散区24和25的端部进行本地加深，并且无需仅对将成为阳极区域的p+扩散区23的端部进行本地加深。即，可通过一单独扩散过程同时形成p+扩散区23、24和25。因此，芯片的成本并未增加。
然后，用He离子等对p+扩散区23、24和25，以及n-半导体层22的整个表面进行照射以便将所述的He离子等引入晶体内。此后，在350℃量级的温度进行退火。通过这种方法，所述寿命抑制因子被引入以形成短寿命区域32。
在以上过程中，在用所述He离子等进行照射时，所述照射执行成：p+扩散区23的深度，即位置d1的深度要等于或大于用所述He离子等进行照射的半宽度。而且，执行所述照射以使所述He离子等的峰值位置出现在位置d1深度的80％和120％间的区域内。
对用来照射所述芯片的光离子，He离子是有效的。用He离子的照射条件具体例显示出其中所述照射用3He2+在23MeV的加速电压下进行。在这种情况下，在位置d1高低侧各形成了宽度量级为5μm的短寿命区域32。这可使载流子在反向恢复期间有效地消失。
作为一个例子，根据本实施例的例如PIN二极管的尺寸规定如下。如果采用额定电压为1200V和击穿电压为1600V的模块，则由具有约为120Ωcm特定电阻的FZ晶片制成的n-半导体层22的厚度约为300μm。而且，p+扩散层23形成的深度为22±2μm，这包括了具有剂量为1×1015cm-2的结晶容许量。
下面，将对发明人进行有关根据了本实施例PIN二极管的特征而作出检验结果的解释。图2是显示电流I和电压V电涌波形检验结果的波形图。在图2中的波形图中，垂直轴代表了电流I和电压V，且水平轴代表了时间，对于电流I，该轴上的一个刻度为100A；对于电压V，该轴上的一个刻度为200V，对于时间，该轴上的一个刻度为250nsec。从图2可知，尽管di/dt高达4000A/μsec，但所述二极管并未受损。
图3是显示di/dt能力和正向电压VF间关系的特征图。如图3中所示可知，确保超过4000A/μsec的di/dt能力，而正向电压VF中的增长被一直保持在最小值。在如图3中的例子所示的PIN二极管中，用He离子照射完后，要在量级为350℃的温度进行退火，由此，同时获得了低正向电压VF和对抗电涌的高di/dt能力。
图4是显示di/dt能力和所述p-n结深度(d1位置)，即p+扩散层23的深度之间关系的特征图。如图4中所示可知，通过将所述p-n结置于深度为14μm或更多处，在该半导体晶体的内部形成了短寿命区域32以允许获得为4000A/μsec的高di/dt能力。在图4中，图上有白圈的位置是用于在深度为8μm处的有p-n结的相关PIN二极管。
图5是显示当所述p-n结(d1位置)深度为16μm或20μm时，di/dt能力和He离子峰值的位置，即和短寿命区域32的深度之间关系的特征图。如图5中所示，由于短寿命区域32包括了p-n结表面31并且由于He离子的峰值位置在所述p-n结深度±20％以内，每个二极管能力的典型值相同。而且，可将其正向电压维持在最小值。
如上所解释，根据本实施例，短寿命区域32位于从比在深度为(d1位置)14-20μm(设计值)处的p-n结表面31浅的位置(d2)到比该结表面更深的位置(d3)范围的区域中的芯片的整个表面上。因此，遗留在该芯片端部处仍没有完全消失的载流子可以有效消失了。这样，即使正向电压VF没有显著增长，也能获得足以抵抗例如雷电冲击的电涌的高di/dt能力的二极管。
在前面的说明中，本发明并不限于上述实施例，并可有各种修改例。例如，上述的尺寸和剂量仅是举例，且本发明并不受限于它们。而且，在上述实施例中，第一导电型采用n-型且第二导电型采用p-型。然而，甚至当第一导电型采用p-型且第二导电型采用n型时，本发明仍旧同样有效。
如前述解释，根据本发明的所述半导体器件和生产该器件的方法对于安装在例如电源模块的模块上的半导体器件很有用。这种器件和这种方法尤其适用于转换器用的PIN二极管以及倒相器用的续流二极管。

Claims (7)

1、一种半导体器件，包括：
第一导电型半导体层；
深度为12.6μm或更多的扩散区，所述扩散区由第二导电型半导体区域构成，所述第二导电型半导体区域选择性地位于所述第一导电型半导体层的表面层上；以及
短寿命区域，通过包含寿命抑制因子使短寿命区域中载流子的寿命比其他区域中载流子的寿命短，所述短寿命区域是整个经过所述第一导电型半导体层和扩散区域，从比作为扩散区域和第一导电型半导体层间结临界面的p-n结表面最深位置浅的位置到比所述p-n结表面最深位置深的位置，进行氦离子或其它轻离子照射而形成的。
2、根据权利要求1所述的半导体器件，其中所述扩散区域的深度等于或小于22μm。
3、根据权利要求1或2所述的半导体器件，其中所述扩散区域包括围绕一个活性区域的保护环区域，作为半导体器件所述活性区域使电流流动。
4、根据权利要求1-3任意一项所述的半导体器件，其中所述半导体器件是PIN二极管。
5、一种制造半导体器件的方法，其中，在制造中，半导体器件在第一导电型半导体层的表面层上可选择具有深度为12.6μm或更多的由第二导电型半导体区域构成的扩散区域，以及整个经过第一导电型半导体层和扩散区域，从比作为扩散区域和第一导电型半导体层间结临界面的p-n结表面最深位置浅的位置到比该p-n结表面最深位置深的位置，可选择地具有使载流子寿命比其他区域中载流子寿命短的短寿命区域，该方法包括步骤：
在第一导电型半导体层的表面层上可选择地形成扩散区域，以使所述扩散区域的深度成为14μm或更多；并且
通过用氦离子照射第一导电型半导体层和所述扩散区域的整个表面，以使具有氦离子峰值的位置的深度比所述氦离子或其它轻离子照射的半宽度更深，从而形成具有寿命抑制因子的短寿命区域。
6、根据权利要求5所述的制造半导体器件的方法，其中，当所述短寿命区域形成时，进行所述He离子照射，以便使氦离子峰值的位置出自所述扩散区深度的80％和120％间的区域内。
7、根据权利要求5所述的制造半导体器件的方法，其中，3He2+被用作了一种氦离子种类。
CNB2005100647421A 2004-05-27 2005-04-18 半导体器件及其制造方法 Active CN100487913C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004158223 2004-05-27
JP2004158223A JP2005340528A (ja) 2004-05-27 2004-05-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1702876A true CN1702876A (zh) 2005-11-30
CN100487913C CN100487913C (zh) 2009-05-13

Family

ID=35424243

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100647421A Active CN100487913C (zh) 2004-05-27 2005-04-18 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US7282781B2 (zh)
JP (1) JP2005340528A (zh)
CN (1) CN100487913C (zh)
DE (1) DE102005014932B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694032A (zh) * 2011-03-24 2012-09-26 株式会社东芝 功率用半导体装置
CN103715083A (zh) * 2012-09-28 2014-04-09 中国科学院微电子研究所 Frd的制备方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10316222B3 (de) * 2003-04-09 2005-01-20 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zur Herstellung eines robusten Halbleiterbauelements und damit hergestelltes Halbleiterbauelement
DE102007062305B3 (de) * 2007-12-21 2009-05-28 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit grabenförmiger Feldringstruktur und Herstellungsverfahren hierzu
JP5381420B2 (ja) 2008-07-22 2014-01-08 富士電機株式会社 半導体装置
JP6263966B2 (ja) 2012-12-12 2018-01-24 富士電機株式会社 半導体装置
JP6103038B2 (ja) 2013-03-21 2017-03-29 富士電機株式会社 半導体装置
JP6496992B2 (ja) * 2014-07-22 2019-04-10 富士電機株式会社 半導体装置
JP2016029685A (ja) * 2014-07-25 2016-03-03 株式会社東芝 半導体装置
DE112015000206T5 (de) 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN106489210B (zh) * 2015-01-14 2019-08-13 富士电机株式会社 半导体装置
JP6766889B2 (ja) * 2017-01-17 2020-10-14 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7052322B2 (ja) * 2017-11-28 2022-04-12 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4291329A (en) * 1979-08-31 1981-09-22 Westinghouse Electric Corp. Thyristor with continuous recombination center shunt across planar emitter-base junction
CH668860A5 (de) * 1986-02-05 1989-01-31 Bbc Brown Boveri & Cie Halbleiterbauelement und verfahren zu dessen herstellung.
JPH04314367A (ja) * 1991-04-12 1992-11-05 Fuji Electric Co Ltd プレーナダイオードおよびその製造方法
JPH06314801A (ja) * 1993-03-05 1994-11-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH10116998A (ja) 1996-10-14 1998-05-06 Toyota Motor Corp 半導体装置およびその製造方法
JPH10200132A (ja) 1997-01-10 1998-07-31 Fuji Electric Co Ltd 高速ダイオード
US6603189B2 (en) * 1997-08-14 2003-08-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with deliberately damaged layer having a shorter carrier lifetime therein
DE19837944A1 (de) * 1998-08-21 2000-02-24 Asea Brown Boveri Verfahren zur Fertigung eines Halbleiterbauelements
EP1030375A4 (en) * 1998-09-10 2001-07-04 Mitsubishi Electric Corp SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
JP4543457B2 (ja) * 1999-10-28 2010-09-15 富士電機システムズ株式会社 イオン注入用遮蔽マスクと半導体装置の製造方法
JP4653273B2 (ja) 1999-11-05 2011-03-16 富士電機システムズ株式会社 半導体装置、および、その製造方法
JP5061407B2 (ja) * 2001-01-31 2012-10-31 富士電機株式会社 半導体装置およびその製造方法
JP2004006664A (ja) 2002-04-10 2004-01-08 Sanken Electric Co Ltd 半導体素子の製造方法
JP3910922B2 (ja) 2003-02-12 2007-04-25 三菱電機株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694032A (zh) * 2011-03-24 2012-09-26 株式会社东芝 功率用半导体装置
CN102694032B (zh) * 2011-03-24 2015-06-17 株式会社东芝 功率用半导体装置
CN103715083A (zh) * 2012-09-28 2014-04-09 中国科学院微电子研究所 Frd的制备方法

Also Published As

Publication number Publication date
JP2005340528A (ja) 2005-12-08
DE102005014932A1 (de) 2005-12-22
CN100487913C (zh) 2009-05-13
US20050263842A1 (en) 2005-12-01
DE102005014932B4 (de) 2010-12-02
US7282781B2 (en) 2007-10-16

Similar Documents

Publication Publication Date Title
CN1702876A (zh) 半导体器件及其制造方法
CN1211844C (zh) 功率mosfet及利用自对准体注入制作其的方法
CN1104043C (zh) 带有自对准单元的mos栅极器件及其制造方法
US7098108B1 (en) Semiconductor device having reduced effective substrate resistivity and associated methods
US8829519B2 (en) Semiconductor device
CN1819260A (zh) 半导体装置
CN1169227C (zh) 可调节击穿电压而不增加寄生电容的二极管及其制造方法
US20080102576A1 (en) Semiconductor device and manufacturing method thereof
CN101034526A (zh) 等离子显示装置
CN102903633A (zh) 用于制备阳极短路的场阑绝缘栅双极晶体管的方法
CN101393914A (zh) 具有二极管和igbt的半导体器件
EP0614231A2 (en) PN junction and method of manufacturing the same
CN1166001C (zh) 碳化硅场控双极型开关
EP1713128A1 (en) IGBT and electric power conversion device using it
JP4123913B2 (ja) 半導体装置の製造方法
CN1150337A (zh) 功率半导体器件
JP6467882B2 (ja) 半導体装置、および、半導体装置の製造方法
CN1441968A (zh) 软恢复功率二极管和相关方法
JP2021150503A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP5277882B2 (ja) 半導体装置およびその製造方法
US20070042549A1 (en) Semiconductor device having reduced effective substrate resistivity and associated methods
CN1812122A (zh) 半导体装置及半导体装置的制造方法
CN1128904A (zh) 高阻断电压和较薄器件厚度的可关断晶闸管
CN1918710A (zh) 小表面有源半导体元件
JP4892825B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJI ELECTRIC + ELECTRONICS CO., LTD.

Free format text: FORMER NAME: FUJI ELECTRIC DEVICE TECHNOLOG

CP03 Change of name, title or address

Address after: Tokyo, Japan

Patentee after: Fuji Electronic Device Technol

Address before: Tokyo, Japan

Patentee before: Fuji Electric Electronic Co., Ltd.

ASS Succession or assignment of patent right

Owner name: FUJI MOTOR SYSTEM CO., LTD.

Free format text: FORMER OWNER: FUJI MOTOR ELECTRONICS TECHNOLOGY CO., LTD.

Effective date: 20100511

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20100511

Address after: Tokyo, Japan

Patentee after: Fuji Electric Systems Co., Ltd.

Address before: Tokyo, Japan

Patentee before: Fuji Electronic Device Technol

C56 Change in the name or address of the patentee

Owner name: FUJI ELECTRIC CO., LTD.

Free format text: FORMER NAME: FUJI ELECTRIC SYSTEMS CO., LTD.

CP03 Change of name, title or address

Address after: Japan's Kawasaki City

Patentee after: Fuji Electric Co., Ltd.

Address before: Tokyo, Japan

Patentee before: Fuji Electric Systems Co., Ltd.