CN1595611A

CN1595611A - 半导体器件的制造方法

Info

Publication number: CN1595611A
Application number: CN200410085156.0A
Authority: CN
Inventors: 石井和敏; 小山内润; 北岛裕一郎; 南志昌; 上村启介; 和气美和
Original assignee: Seiko Instruments Inc
Current assignee: Ablic Inc
Priority date: 2003-09-09
Filing date: 2004-09-09
Publication date: 2005-03-16
Anticipated expiration: 2024-09-09
Also published as: US20050124082A1; US7043328B2; JP2005109456A; CN100399498C; JP4880890B2

Abstract

本发明的课题是，使电学特性分散性减少，实现能以高品质、高成品率制造MOS半导体器件的半导体器件制造方法。这是一种由制造形成作为产品的半导体器件的晶片的主体晶片制造工序和制造形成监测元件的晶片的监测晶片制造工序构成的半导体制造方法，仅共有监测工序，上述主体晶片制造工序包含分散性减少工序，将上述监测晶片制造工序定为包含完成情况观测工序和条件设定工序的半导体制造方法。

Description

半导体器件的制造方法

技术领域

本发明是半导体器件的制造方法。特别涉及包含在半导体器件的制造工序过程中的监测方法和对后续监测信息的制造工序的反映方法的半导体器件的制造方法。

背景技术

在物品制作中，制造分散性是损害了产品的特性(包含功能、性能及形状)的均匀性的性能，是扩大产品规格、维持制造成品率(品质降低)，还是维持产品规格、降低制造成品率(成本上升)，对于制造业者来说，是一种重大的决断。其中，对于作为代表性的批量生产产品的半导体器件的制造方法，融合了成本优先的制造方法和品质优先的制造方法的经过了改进的制造方法已试行了若干种。在说明上述改进了的制造方法之前，首先说明半导体器件的一般的制造方法。

半导体器件系形成了多个晶体管或二极管等的电子元件以及电连接这些电子元件的布线的半导体芯片(例如，厚0.5mm、纵10mm、横8mm)被密封进与其使用形态对应的封装中，并被组装进计算机等电子装置中加以利用。半导体器件的制造工序如图2所示的微制造工序流程那样，由将形成多个半导体芯片的数十片晶片集中起来一起(成批)制造的制造前工序X和将在晶片上所形成的半导体芯片切割成一个一个、安装进封装中、进行产品检查的制造后工序Y构成。像FPLD(数字IC)及熔断丝存储器等那样，虽然也有在制造后工序Y结束后由用户决定功能的例外的半导体器件，但半导体器件的电学特性在晶片上形成了半导体芯片的时刻，换言之在制造前工序X结束时刻就大体上被决定。以下，假定不考虑起因于制造后工序Y的特性变动。从而，在本说明书中，关于半导体器件的制造工序，仅说明制造前工序X，而制造后工序Y的说明则请见非专利文献1。

在这里，应用图3的一般的制造工序流程来说明半导体器件的制造前工序X(例如，参照非专利文献1)。该半导体器件也被称为CMOS半导体器件。

1.场氧化膜形成

在半导体衬底，例如P型半导体衬底表面附近用热氧化等有选择地在局部形成膜厚不同的绝缘膜(图3，工序J)。

2.N阱形成

用离子注入法对半导体衬底表面有选择地注入供N阱形成用的Phos(磷)等，形成N阱(图3，工序K)。

3.LOCOS隔离

用离子注入法在P型半导体衬底表面附近有选择地将P型沟道中止区形成用的BF₂等注入到半导体衬底表面后，用LOCOS法等有选择地形成元件隔离用绝缘膜和沟道中止区(图3，工序L)。

4.沟道掺杂

用离子注入法在形成未来MOS晶体管的元件形成用有源区对半导体衬底表面有选择地注入阈值电压控制用的Phos等，形成杂质注入区(图3，工序M)。

5.栅氧化

除去元件形成用有源区的半导体衬底表面附近的氧化膜，用热氧化等形成栅氧化膜(图3，工序N)。

6.多晶硅栅

在栅氧化膜上用CVD技术、光刻技术、刻蚀技术有选择地形成多晶硅栅(图3，工序O)。

7.源/漏形成

在P型半导体衬底表面用CVD法或热氧化法形成氧化膜后，在元件形成用有源区的所期望区域以对多晶硅栅和氧化膜自对准的方式用离子注入法将源/漏(SD)形成用的杂质原子注入到半导体衬底表面，形成N型源区和N型漏区、P型源区和P型漏区(图3，工序P)。

8.层间绝缘膜形成

在P型半导体衬底表面用CVD法等淀积氧化膜，形成层间绝缘膜(图3，工序Q)。

9.接触孔形成

在层间绝缘膜163的所期望的区域用光刻技术、刻蚀技术有选择地形成接触孔(图3，工序R)。

10.金属布线形成

在层间绝缘膜上用溅射技术、光刻技术、刻蚀技术等有选择地形成金属布线(图3，工序S)。

11.保护膜

在金属布线上淀积保护膜270，在所期望的区域(外部连接端子区等的金属布线)有选择地开窗(图3，工序T)。

12.晶片检查

通过晶片探针使半导体芯片与IC测试器进行电连接，检查半导体器件的电学特性等(图3，工序U)。

如上所述，半导体器件经过了很长的制造工序才被制造出来。如仔细地看该制造工序，则是远远超过100个步骤的复杂的制造工序。

半导体器件的电学特性由上述半导体芯片中所包含的电路元件的特性决定。半导体器件的代表性的电路元件即MOS晶体管的非饱和时的电学特性如习见的那样用式1来近似。

Id＝μC(W/L)(Vg-Vt)Vd 式1

式中：

Id：晶体管的漏电流

μ：晶体管的载流子迁移率

C：晶体管的每单位面积栅电容

W：晶体管的栅长度

L：晶体管的栅宽度

Vg：晶体管的栅·源间电压

Vd：晶体管的漏·源间电压

Vt：晶体管的阈值电压

从式1可知，晶体管的电流特性用多个特性参数决定。进而，阈值电压Vt用式2决定。

Vt＝V_F+2Φ_F+(Q_A+Q_B)/C 式2

式中：

V_F：平带电压

Φ_F：杂质引起的费米能级的位移

Q_A：氧化膜与硅表面的每单位面积界面电荷

Q_B：耗尽层的每单位面积电荷

C：晶体管的每单位面积栅电容

用上述超过100个步骤的制造工序制造的晶体管的电学特性因长的制造工序的影响而往往有大的分散性。在使半导体器件商品化的情况下，在考虑了这种分散性后兼顾品质和成本来决定产品规格，进行电路设计，使得半导体器件的电学特性满足产品规格。但是，在市场的强烈要求下，往往不得不牺牲成本而使精度的良好性那样的高品质优先。对电学特性分散性敏感的特性参数，例如阈值电压Vt，在批间，当然在晶片间或批内，甚至在半导体芯片内也往往产生大的分散性。迄今希望实现吸收像阈值电压Vt那样的对半导体器件的电学特性分散性的贡献率大的参数的分散性以使之减少的制造方法。

迄今一直在提出解决上述课题的减少阈值电压Vt的分散性的半导体器件制造方法。该制造方法是在例如图2的一般性的制造工序流程中增加使图14的分散性减少的工序的制造方法。上述减少分散性的工序是包含下述工序的制造方法：测定观测在制造工序过程中产品的完成情况的完成情况观测工序F；利用该观测信息，设定在半导体器件的后续制造工序中所包含的分散性减少工序H的制造条件的条件设定工序G；以及在所设定的制造条件下，吸收电学特性分散性以制造半导体器件的分散性减少工序H。上述3道工序可看作扩展了上述的晶片检查(图3，工序U)的工序。

解决上述课题的第1现有技术是测定(或者模拟)在现行制造条件下制造中的半导体芯片内所包含的电子元件的阈值电压Vt，从半导体器件的现行制造条件及其测定结果，调节决定下一批制造的下一次制造条件，减少半导体器件的阈值电压Vt的分散性，减少电学特性分散性的反馈式制造方法(例如，参照专利文献1)。解决上述课题的第2现有技术是调节在制造中的半导体芯片内所包含的无源元件的值(例如电阻值)，在每个芯片内吸收阈值电压Vt等的分散性，减少半导体器件的电学特性分散性的微调式制造方法(例如，参照专利文献2)。

以下简单地说明这些现有技术，但详细的说明则请见专利文献。

使制造分散性减少的现有的半导体器件制造方法即反馈式制造方法是在新制造半导体器件的情况下从制造工序的现行制造条件设定下一次制造条件的方法。即，这是测定在上述现行制造条件下所制造的半导体产品的阈值电压Vt，测定或者评价现在制造中的半导体器件的完成情况(图15，工序F)，然后遵照预先准备好的判定基准，重新评价并决定下一次制造条件(图15，工序G)，在上述下一次制造条件下制造下一次的半导体器件(图15，工序H)的减少半导体器件的电学特性分散性的制造方法。按照该反馈式制造方法，利用现在的分散性信息，调整下一次的制造条件，减少半导体器件的电学特性分散性。在图15中示出了具体的下一次制造条件的决定方法。

使制造分散性减少的现有的另外的半导体器件制造方法即微调式制造方法利用如图18所示那样的微调电路。在图18的微调电路中，在外部输入端子300与外部输入端子301之间，在电学上串联连接电阻220与电阻221，而熔断丝230、231分别与电阻220、221并联连接，进而，晶体管210的栅电极与电阻220和电阻221的连接点连接。晶体管210的漏区经内部电路240与外部输入输出端子303连接，源区经内部电路241与外部输入输出端子304连接。本半导体器件的微调电路的熔断丝230、231例如用多晶硅形成，但也可以是铝等金属薄膜。在这里，电阻220、221对、熔断丝230、231对可根据需要设置多个。

微调式制造方法是测定观测在制造工序中半导体器件的完成情况(图16，工序F)，逐个决定微调电路的熔断丝切断部位，以便吸收各个半导体芯片的电学特性分散性(图16，工序G)，微调各个半导体器件(图16，工序H)的减少半导体器件的电学特性分散性的制造方法。

[专利文献1] 特开2002-83958号公报(第8页，图1)

[专利文献2] 特开平07-086521号公报(第5页，图1)

[非专利文献1] 初始的半导体工艺(大39页，图2.12)

发明内容

但是，在该现有的制造方法中，有以下那样的课题。

在图15的现有技术即反馈式制造方法中，由于一开始采用类推、引用等方法从现行制造工序(现有技术)设定新的制造工序的初始条件，接着在上述初始制造条件下进行全部工序的试作或模拟，接着测定或观测其完成情况，接着遵照预先准备好的判定基准，重新评价初始制造条件，决定下一次制造条件，所以无法将测定完成情况的工序F和决定制造条件的工序G应用于现在制造中的半导体器件。一直有这样的课题：将制造讫的半导体器件的晶片检查结果反馈到下一次的制造条件改进中，虽可实现制造工序的改进，但对于减少在制造工序中的半导体器件的直接的分散性却没有贡献。

在图16的现有技术即微调式制造方法中，通过测定在制造工序过程中的半导体器件本身，可将测定完成情况的工序F和决定制造条件的工序G应用于现在制造中的半导体器件。但是，在该方法中，由于在测定时(几乎在所有的场合都是接触型的测定)对半导体器件要造成品质损伤，并且要事先设置将测定结果反映到半导体器件内的微调电路，所以因该冗余电路招致半导体器件的芯片面积增加，从而造成批量生产效率降低，成本上升。

本发明的目的在于，在不增大半导体器件的芯片面积的情况下，提供使制造中的半导体器件的分散性减少的制造方法。

这是由制造形成作为产品的半导体器件的晶片(以后，称为主体晶片)的制造前工序X(以后，称为主体晶片制造工序)和制造形成监测元件200的晶片(以后，称为监测晶片)的监测晶片制造工序(图1，工序Z)构成的半导体制造方法，作为这样一种半导体制造方法，其中，主体晶片制造工序X和监测晶片制造工序Z共有将半导体器件的完成情况复制到监测元件200中的监测工序(图1，工序C)，主体晶片制造工序X在监测工序C后包含分散性减少工序(图1，工序H)，监测晶片制造工序Z在监测工序C后包含测定监测元件200的特性的完成情况观测工序(图1，工序F)和用后续的观测信息设定分散性减少工序H的制造条件的条件设定工序(图1，工序G)。在这里，将该半导体制造方法称为前馈式制造方法。

本发明的实施形态在后面将作详细说明，但如图1所示，由于在制造工序过程中，将半导体器件的分散性状态复制到监测元件200(图4)中(图1，工序C)，观测制造中的半导体器件的完成情况(图1，工序F)，从该观测信息推定半导体器件完成时的完成情况(图1，工序G1)，根据该推定信息，用模拟方式设定在后续的制造工序中所包含的分散性减少工序的制造条件(图1，工序G2)，在所设定的制造条件下减少电学特性分散性，制造在制造中的半导体器件(图1，工序H)，所以可大幅度减少制造中的半导体器件的电学特性分散性。即，按照本发明，没有对作为产品的半导体器件的品质损伤，也无需冗余电路，就能减少半导体器件的分散性。

此外，由于通过将放大复制了半导体器件的完成情况的监测元件200在经过与经过长工序的主体晶片不同的短工序的监测晶片上形成并加以利用，在短时间内进行廉价的监测成为可能，得到质和量均高的观测信息，所以能更准确地设定完成情况测定工序F的制造条件。

因而，本发明的前馈式制造方法可使半导体器件的电学特性分散性更加减少，可实现能以高品质、高成品率制造半导体器件的半导体器件制造方法。

附图说明

图1是本发明的前馈式制造方法的制造工序流程示意图。

图2是MOS半导体器件的一般的微制造工序流程。

图3是MOS半导体器件制造方法的前工序的一般的制造工序流程。

图4是在本发明实施例中所利用的监测元件200的示意图。

图5是在本发明实施例中所利用的代表性的MOS半导体器件制造方法的工序顺序剖面图。

图6是在本发明实施例中所利用的代表性的MOS半导体器件制造方法的工序顺序剖面图。

图7是在本发明实施例中所利用的代表性的MOS半导体器件制造方法的工序顺序剖面图。

图8是在本发明实施例中所利用的代表性的MOS半导体器件制造方法的工序顺序剖面图。

图9是在本发明实施例中所利用的代表性的MOS半导体器件制造方法的工序顺序剖面图。

图10是在本发明实施例中所利用的代表性的MOS半导体器件制造方法的工序顺序剖面图。

图11是在本发明实施例中所利用的代表性的MOS半导体器件制造方法的工序顺序剖面图。

图12是在本发明实施例中所利用的代表性的MOS半导体器件制造方法的工序顺序剖面图。

图13是在本发明实施例中所利用的代表性的MOS半导体器件制造方法的工序顺序剖面图。

图14是在现有的MOS半导体器件制造方法中吸收电学特性分散性的制造工序流程的示意图。

图15是在现有技术1的MOS半导体器件制造方法中吸收电学特性分散性的制造工序流程。

图16是在现有技术2的MOS半导体器件制造方法中吸收电学特性分散性的制造工序流程。

图17是在现有技术1的反馈式制造方法中所利用的制造条件决定流程图。

图18是在现有技术2的微调式制造方法中所利用的微调电路的电路图。

图19是在本发明实施例中所利用的代表性的DDD工序的工序顺序剖面图。

具体实施方式

图1是本发明的半导体器件的制造方法的制造工序流程的示意图。本发明实施例的制造方法由制造形成作为产品的半导体器件的晶片的主体晶片制造工序X和制造形成监测元件200的晶片(以后，称为监测晶片)的监测晶片制造工序Z构成。主体晶片制造工序X和监测晶片制造工序Z仅共有监测工序C。监测工序C是将在主体晶片中所形成的半导体器件的完成情况复制到在监测晶片上所形成的监测元件200中的重要工序。

在主体晶片制造工序X中，基本上可利用制造工序流程(图3)。图1中所示的监测工序C根据需要从图3的制造工序流程中选定。该监测工序C也可进行多道工序选定。在这里，假定在一般的制造工序流程(图3)中将被指定为监测工序C的工序，例如栅氧化膜工序N以前的工序称为主体前处理工序B，将监测工序C以后的后续制造工序称为主体后处理工序D。在主体后处理工序D中，包含分散性减少工序H。分散性减少工序H与监测工序C相对应地，如果需要就被设定为多道工序。后续前处理工序D1和后续后处理工序D2根据需要在分散性减少工序H的前后从图3的制造工序流程中被选定。

现在用工序顺序剖面图(图5～13，图19)详细说明应用于本发明的实施例的半导体器件的制造前工序X。本发明的实施例并不限定于上述的工序顺序剖面图，可应用于一般的半导体器件的制造前工序。不用说，并不限定于MOS半导体器件，也可应用于双极半导体器件及化合物半导体等的制造方法。

1.场氧化膜

在半导体衬底，例如P型半导体衬底102的表面附近用热氧化等有选择地在局部形成膜厚不同的绝缘膜，得到300nm～1000nm左右的氧化膜103和50nm～100nm左右的氧化膜104。在这里，虽然可用P型的半导体衬底，但也可用N型的半导体衬底(图5)。

2.N阱

N阱111用离子注入法对主体晶片表面注入杂质，例如磷，其杂质量为3.0×10¹²/cm²左右，形成阱杂质注入区而成。这被称为阱杂质注入工序。接着，用离子注入法掺进主体晶片内的杂质原来是电学上未激活的，通过热处理而被激活，并且可使注入时的损伤得到恢复。进而，为了在N阱111内制作PMOS晶体管，必须形成具有某种程度深度的N阱111，一般来说，在微细化了的晶体管中，对于1～3μm、高耐压的晶体管，阱深为3～8μm左右。在该热处理中，为了得到所需要的杂质分布，例如要用电炉在1100～1200℃在数小时～十几小时的条件下进行热扩散。这被称为阱热扩散工序(图6)。阱热扩散工序系将多片(150片左右)大直径晶片同时在高温下进行长时间处理。在这里虽然采用了N阱111，但也可采用P阱或两种阱。

3.LOCOS

用离子注入法在P型半导体衬底102表面附近有选择地将P型沟道中止区142形成用的B、BF₂等注入到半导体衬底表面后，用LOCOS法等有选择地形成元件隔离用绝缘膜130、P型沟道中止区142(图7)。在这里，在采用LOCOS法形成元件隔离用氧化膜的情况下，热氧化工序系将多片(150片左右)大直径晶片同时以高氧化速率在高温下进行长时间处理。

4.沟道掺杂

用离子注入法在形成未来MOS晶体管的元件形成用有源区132对半导体衬底表面有选择地注入阈值电压控制用的Phos、As、B、BF₂等，形成杂质注入区201。形成杂质注入区201的区域往往根据MOS晶体管的导电类型、阈值电压等的需要分别形成为多个区域，还往往按照半导体器件的规格，离子注入量等的容许范围显著地收窄(图8)。本沟道掺杂工序M即使在下一栅氧化膜工序N后进行，也能得到同样的半导体器件。

5.栅氧化

除去元件形成用有源区132的半导体衬底表面附近的氧化膜，用热氧化等形成栅氧化膜161(图9)。在这里，栅氧化膜161的膜厚虽然因半导体器件的规格不同而有各种各样，但却是决定MOS晶体管的阈值电压的重要的工艺参数。此外，在其后(栅氧化膜161形成后)，在图8中说明过的形成未来MOS晶体管的元件形成用有源区132上，也往往用离子注入法有选择地将阈值电压控制用的Phos、B、BF₂等注入到半导体衬底表面，形成杂质注入区201。

6.多晶硅

在栅氧化膜161上用CVD技术、光刻技术、刻蚀技术有选择地形成多晶硅栅170(图10)。在这里，多晶硅栅170的加工宽度虽然因半导体器件的规格不同而有各种各样，但却是决定MOS晶体管的驱动能力的重要的工艺参数。另外，在这里，虽然未图示，但其后在形成氧化膜后，往往形成电阻用的第2层的多晶硅层。

7.源/漏形成

在P型半导体衬底102表面用CVD法或热氧化法形成氧化膜164后，在元件形成用有源区132的所期望区域以对多晶硅栅170和氧化膜164自对准的方式用离子注入法将源/漏形成用的Phos、As、B、BF₂等注入到半导体衬底表面，形成N型源区181、N型漏区191、P型源区182、P型漏区192(图11)。在这里，各自的源、漏往往采用称之为LDD(轻掺杂漏)的具有低浓度的杂质区的结构及称之为DDD(双扩散漏)的在900℃～1100℃左右在氮或稀释氧气氛中通过扩散而形成的具有低浓度的杂质区的结构。对此，在本源/漏形成工序P中在形成源/漏前，往往采用通过在900℃～1100℃左右、氮或稀释氧气氛中将离子注入后的杂质进行热扩散而形成的具有低浓度杂质区134的结构(图19)。该工序以后被称为DDD工序。

8.层间绝缘膜

在P型半导体衬底102表面用CVD法等淀积氧化膜，在800～900℃左右的稀释氧气氛中进行退火，形成层间绝缘膜163(图12)。

9.接触、金属布线、保护膜

在层间绝缘膜163的所期望的区域用光刻技术、刻蚀技术有选择地形成接触孔250，用湿法刻蚀或回流法等使接触孔的形状平滑地成形。用溅射技术、光刻技术、刻蚀技术等有选择地形成金属布线260，用CVD法等淀积保护膜270，对所期望的区域(外部连接端子区等)有选择地开窗。在这里，记述了形成单层的金属布线260的情况，但该金属布线往往也经层间绝缘膜，形成多个层叠结构。另外，金属布线还往往具有以阻挡层金属为下层，以抗反射膜为上层的结构。此外，还往往包含工艺损伤恢复用的在350℃～450℃、氢气氛中的退火工序(图13)。

(实施例1)

作为本发明的特征的监测晶片制造工序Z由对监测晶片进行前处理(图1，工序A)，借助于与主体晶片同时处理，复制主体晶片的特性(图1，工序C)，对监测元件200进行后处理(图1，工序E)，测定监测元件200的特性(图1，工序F)，决定分散性减少工序H的制造条件(图1，工序G)的工序构成。在这里，在将主体晶片的制造过程中的完成情况复制到监测晶片中的监测工序C中，最好将主体晶片和监测晶片在同一装置内同时进行处理。在本实施例中，在监测工序C中，作为复制半导体器件的制造过程中的完成情况的监测元件200，利用图4所示的MOS二极管。以下，以监测晶片制造工序Z为中心，详细说明本发明前馈制造方法的实施例1。

1.监测晶片前处理工序

在本实施例中利用的监测元件200示于图4(a)。在与上述主体晶片的P型半导体衬底102有相同量级的浓度的P型半导体衬底102表面附近，用离子注入法将阈值电压控制用的Phos、As、B、BF₂等注入到主体晶片表面，形成杂质注入区。希望这里的离子注入工序在与预测处理状态的上述主体晶片为同一条件下进行处理。这是为了更减少离子注入工序中的分散性。另外，关于衬底浓度，为了更增高监测灵敏度，也可使用低浓度的半导体衬底。(图1，工序A)。

2.监测工序

该监测工序C是将主体晶片的制造完成情况复制到监测晶片中的重要工序。即，这是将对控制半导体器件制造完成时的完成情况的上述贡献大的参数作出预测的工序影响准确地复制到监测晶片中的工序。在本实施例中，作为监测工序C，以制造分散性大的LOCOS形成工序L为例进行说明。

在该LOCOS式元件隔离的氧化工序即LOCOS形成工序L中，由于将多片(150片左右)大直径晶片同时在约1000℃左右的高温下进行长时间处理，所以在晶片间、晶片内，热经历产生差异，是使制造分散性发生的可能性高的工序。

将监测晶片与经过了主体前工序处理B的主体晶片同时进行处理。之所以称为同时处理，是因为它更准确地复制了上述工序影响的缘故，只要主体晶片与监测晶片的处理条件相同，主体晶片与监测晶片的同时处理就不是本发明的必要条件。这是一个复制精度的问题，为了更准确地复制上述工序影响，最好同时处理。同样地，对监测晶片来说，由分散性容许范围与杂质浓度分布的分散性范围的相关关系决定了插入位置及插入片数(图1，工序C)。

3.监测晶片后处理工序

在监测晶片的后处理(图1，工序E)中，在所形成的元件隔离氧化膜130上用800℃～850℃左右的热氧化法或低于600℃～800℃左右的CVD法形成第2栅氧化膜165，其膜厚为LOCOS氧化膜130的膜厚的0.5倍～1.5倍左右，还在第2栅氧化膜165上用CVD法形成多晶硅栅170，以便能将与主体晶片同时处理(图1，工序C)过的监测晶片的工序影响进行放大并以高灵敏度进行测定。第2栅氧化膜165是为了放大监测灵敏度而形成的。由于需要调整的Vt如式2所示是Q_B/C的函数，所以在栅氧化膜膜厚厚的情况下能以高灵敏度将杂质浓度分布的变动(Q_B的变动)放大后测定。但是，这时，在与膜厚分散性相比杂质浓度分布的分散性大的情况下是有效的。如果使所增加的第2栅氧化膜165的形成温度、时间与主体的MOS半导体器件的栅氧化膜工序N以后的热经历类似，则能以更高的灵敏度检测杂质浓度分布(图1，工序E)。另外，在这里，用多晶硅栅170形成栅电极，但也往往用金属，例如铝硅来形成。

4.完成情况测定工序

接着，观测监测元件200的工序影响(工序F)。在本实施例中，从监测晶片的监测元件200的CV特性取得阈值电压Vt或平带电压Vf等的观测信息(图1，工序F)。

5.特性推定工序

从上述观测信息可推定在各晶片中配置了多个的MOS半导体器件的杂质浓度分布，从预先所知的监测晶片的阈值电压Vt与在主体晶片上形成的晶体管的阈值电压Vt的相关关系取得推定主体晶片的阈值电压Vt的推定信息(图1，工序G1)。

6.条件决定工序

在本实施例中，选定主体后处理工序D的栅氧化膜工序N作为分散性减少工序H。根据上述推定信息，用模拟方式决定栅氧化膜工序N的氧化膜形成条件，以便能充分地减少上述阈值电压Vt的分散性(图1，工序G2)。

7.分散性减少工序

经过了监测工序C的主体晶片在用条件决定工序G2决定的栅氧化膜形成条件下，实施栅氧化膜形成工序N(图1，工序H)。

在本实施例1中，将分散性减少工序H定为栅氧化膜工序N，但也可将沟道掺杂工序M、源/漏形成工序P的DDD扩散工序、层间绝缘膜形成工序Q及金属布线工序S定为分散性减少工序H。

8.后续后处理工序

经过了分散性减少工序H的主体晶片经包含晶片检查工序U的后续后处理工序，制造前工序X结束。

(实施例2)

1.监测晶片前处理工序

现详细地说明本发明前馈制造方法的实施例2。在这里，说明用位于元件隔离用的氧化膜下面的沟道中止区作为漏的高耐压晶体管的减少耐压的分散性的方法。

在本实施例中所利用的监测元件200示于图4(a)。在与主体的半导体器件的P型半导体衬底102有相同量级的浓度的P型半导体衬底102表面附近，将沟道中止区用的Phos、As、B、BF₂等注入到半导体衬底表面表面，形成杂质注入区。希望这里的离子注入工序在与预测处理状态的半导体器件为同一条件下进行处理。这是为了更减少离子注入工序中的分散性。另外，在这里，使用低浓度的半导体衬底的原因是为了更增高监测灵敏度(图1，工序A)。

2.监测工序

在该LOCOS式元件隔离的氧化工序中，由于将多片(150片左右)大直径晶片同时在约1000℃左右的高温下进行长时间处理，所以在晶片间、晶片内，热经历产生差异，是使制造分散性发生的可能性高的工序。

3.监测晶片后处理工序

在监测晶片的后处理(图1，工序E)中，用CVD法形成多晶硅栅170，以便能将与主体晶片同时处理(图1，工序C)过的监测晶片在工序中受到的影响加以放大并以高灵敏度进行测定。与实施例1同样地，为了放大监测灵敏度，也可在LOCOS工序中所形成的元件隔离用的绝缘膜上形成第2栅氧化膜165(图1，工序E)。另外，在这里，用多晶硅栅170形成栅电极，但也往往用例如铝硅之类的金属来形成。

4.完成情况测定工序

接着，观测监测元件200的工序影响(工序F)。在本实施例中，从监测晶片的监测元件200的CV特性取得元件隔离区的耐压等的观测信息(图1，工序F)。

5.特性推定工序

从上述观测信息可推定在各晶片中配置了多个的半导体器件的杂质浓度分布，从预先所知的相关关系取得推定主体晶片源·漏间的耐压的推定信息(图1，工序G1)。

6.条件决定工序

在本实施例中，选定主体后处理工序D的层间绝缘膜工序Q作为分散性减少工序H。根据上述推定信息，用模拟方式决定层间绝缘膜工序Q的层间绝缘膜形成条件，以便能充分地减少上述阈值电压Vt的分散性(图1，工序G2)。

7.分散性减少工序

经过了监测工序C的主体晶片在用条件决定工序G2决定的层间绝缘膜形成条件下，实施层间绝缘膜工序Q。现以层间绝缘膜163形成工序(用CVD法等淀积氧化膜，并在800℃～900℃左右进行高温处理)为例进行说明。由于层间绝缘膜163形成工序的处理温度为800℃～900℃左右，比起在用LOCOS法形成元件隔离用氧化膜的工序中的温度为低，所以处理温度分散性小且处理温度控制容易。因此，作为用于控制半导体器件的元件隔离区的耐压的后续制造工序，选择层间绝缘膜163形成工序，作为应调整的制造条件，选择层间绝缘膜163形成工序的处理温度，此举适合于实现本发明。另外，在层间绝缘膜163形成工序中，作为应调整的制造条件，也可选择处理时间。层间绝缘膜工序Q与上述的源和漏的低浓度区扩散工序同样地，也有使沟道区的浓度分布变化的效果，通过调整处理温度或处理时间，可得到沟道区的所期望的浓度分布(图1，工序H)。在本实施例2中，将分散性减少工序H定为层间绝缘膜形成工序Q，但也可定为源/漏形成工序P的DDD的扩散工序。

8.后续后处理工序

在本实施例2中，虽然以源·漏间的耐压的分散性减少为目标进行了说明，但同样地，也可减少元件隔离区的耐压分散性。

(实施例3)

现详细说明本发明前馈制造方法的实施例3。

1.监测晶片前处理工序

在本实施例中所利用的监测元件201示于图4(b)。在与主体的半导体器件有相同量级的浓度的P型半导体衬底102上，用热氧化形成氧化膜710。该氧化膜起不使以后形成的氮化膜与硅衬底直接接触的缓冲作用。另外，该热氧化膜的膜厚由于对以后的LOCOS端的形状(鸟嘴形状)产生影响，所以是重要的参数。以与主体半导体器件相同的膜厚来形成是必需的。其后，用热CVD法形成氮化膜720。该氮化膜防止在LOCOS氧化时氧的透过，不使其正下方的硅氧化，起氧化的掩模的作用。接着用光刻技术、刻蚀技术等有选择地形成LOCOS形状图形。该图形由于在以后用来测定LOCOS端形状，所以定为考虑了线宽测定、形状测定的图形(图1，工序A)。

2.监测工序

在该LOCOS式元件隔离的氧化工序即LOCOS氧化膜形成工序中，将监测晶片与主体的半导体器件同时处理。在这里，由分散性容许范围与LOCOS氧化膜形成工序分散性范围的相关关系，决定监测用晶片的投入片数(图1，工序C)。

3.监测晶片后处理工序

在监测晶片的后处理(图1，工序E)中，用磷酸剥离作为LOCOS氧化的掩模之用的热氮化膜720，以便能将与主体晶片同时处理(图1，工序C)过的监测晶片的工序影响加以放大并以高灵敏度进行测定(图1，工序E)。由此，可测定LOCOS端的形状及加工线宽。

决定栅氧化膜厚度，以对如以上那样形成的该变化进行校正。预测特性值，决定栅氧化膜厚度，以校正半导体元件特性。按照以上那样决定了的栅氧化膜厚度实施栅氧化。

4.完成情况测定工序

接着，观测监测元件201的工序影响(工序F)。即，例如用FIB(聚焦的离子束)或者AFM(原子力显微镜)或SEM(二次电子显微镜)等测定监测用晶片的加工线宽(图1，工序F)。

5.特性推定工序

从上述观测信息，从在各晶片中配置了多个的半导体器件的沟道宽度与Vt、驱动能力等特性的相关关系，来推定主体半导体器件的特性，从预先所知的监测晶片的阈值电压Vt与在主体晶片上所形成的晶体管的阈值电压Vt的相关关系，取得推定主体晶片的阈值电压Vt的推定信息(图1，工序G1)。

6.条件决定工序

7.分散性减少工序

8.后续后处理工序

由以上的说明可知，监测工序C虽然是将主体晶片的完成情况准确地复制到监测晶片中的工序，但晶片前处理工序A和监测晶片后处理工序E必须是形成监测元件200的工序，以便能将复制了的完成情况的分散性放大后观测。在这里，可考虑工艺的特性来选定监测工序C及分散性减少工序H。另外，还可将监测工序C及分散性减少工序H设定为多道，但也可考虑成本而设定之。另外，在制造工序中的损伤发生工序和损伤恢复工序中也可有效利用本发明。

工业上的可利用性

本发明由于以应用于一般的半导体器件的制造为目的，故可在广泛的范围内应用。例如，如果应用于同时包含要求高电压工作的MOS晶体管和要求低电压低电流工作的MOS晶体管的半导体器件，具体地说，控制锂离子电池的充放电的电源管理用半导体器件的制造，可充分地发挥本发明的效果，实现高品质、低成本的半导体器件，但不言而喻，并不限于此。

Claims

1.一种半导体器件的制造方法，这是在从包含制造形成半导体器

件的主体晶片的多道工序的主体晶片制造工序中选定1道工序作为监测工序，从上述监测工序后续的主体后处理工序中选定1道工序作为分散性减少工序，制造形成监测元件的监测晶片的监测晶片制造工序具有：监测晶片前处理工序、上述监测工序、测定在相同条件下形成的监测元件的特性的完成情况观测工序、以及从在上述完成情况观测工序中测得的工序影响来决定上述分散性减少工序的制造条件的条件设定工序，在用上述条件设定工序所决定的制造条件下，进行主体后处理工序的半导体制造方法，其特征在于：

将上述监测工序定为LOCOS法中的氧化工序。

2.如权利要求1所述的半导体器件的制造方法，其特征在于：

将上述栅氧化膜形成工序定为上述分散性减少工序。

3.如权利要求1所述的半导体器件的制造方法，其特征在于：

将层间绝缘膜形成工序中的高温处理定为上述分散性减少工序。

4.如权利要求1所述的半导体器件的制造方法，其特征在于：

将源/漏形成工序中的DDD工序定为上述分散性减少工序。

5.如权利要求1所述的半导体器件的制造方法，其特征在于：

上述完成情况观测工序是监测元件的CV测定。

6.如权利要求1所述的半导体器件的制造方法，其特征在于：

上述完成情况观测工序是监测元件的加工形状的测定。