CN1573724A - 卡识别兼容性 - Google Patents
卡识别兼容性 Download PDFInfo
- Publication number
- CN1573724A CN1573724A CN200410048886.3A CN200410048886A CN1573724A CN 1573724 A CN1573724 A CN 1573724A CN 200410048886 A CN200410048886 A CN 200410048886A CN 1573724 A CN1573724 A CN 1573724A
- Authority
- CN
- China
- Prior art keywords
- card
- main frame
- data line
- media
- predetermined value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006854 communication Effects 0.000 claims abstract description 37
- 238000004891 communication Methods 0.000 claims abstract description 36
- 230000004044 response Effects 0.000 claims abstract description 6
- 238000001514 detection method Methods 0.000 claims abstract description 4
- 230000005540 biological transmission Effects 0.000 claims description 16
- 230000008878 coupling Effects 0.000 claims description 16
- 238000010168 coupling process Methods 0.000 claims description 16
- 238000005859 coupling reaction Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 16
- 238000012360 testing method Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 101100232371 Hordeum vulgare IAT3 gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001149 cognitive effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Conveying Record Carriers (AREA)
- Iron Core Of Rotating Electric Machines (AREA)
- Mobile Radio Communication Systems (AREA)
- Holo Graphy (AREA)
- Credit Cards Or The Like (AREA)
- Communication Control (AREA)
Abstract
本发明的一个实施例包括用于自动检测高速通信的高速多媒体卡系统，其中包括主机和通过一条或多条数据线耦合到主机的一个或多个媒体卡，数据线中至少一条是串行数据线。一个或多个媒体卡各具有与其相关的唯一卡标识号(CID)。响应主机发出的请求各卡的唯一CID并对其响应的第一命令，一个或多个媒体卡通过串行数据线向主机发送其相应的CID，如果所发送的CID与主机预期的匹配，则主机向CID匹配的卡发送分配相对卡地址(RCA)的第二命令。一个或多个媒体卡把预定值驱动到一条或多条数据线中全部或部分线上，主机自动检测表示把预定值驱动到数据线上的卡高速工作的预定值。主机以高速模式与把预定值驱动到数据线上的卡通信。
Description
技术领域
一般来讲，本发明涉及识别媒体卡的快速方法和装置，具体来讲，涉及提高识别用于多媒体卡(MMC)或采用非易失性存储器的通用串行总线(USB)应用中的这类媒体卡的速度。
技术背景
在目前的多媒体卡(MMC)系统中，主机根据所用数据位数量的要求以各种方式与连接到主机的一个或多个媒体卡通信。图1和图2分别表示这类先有技术MMC系统的两个单独的实例。
图1中，MMC系统10表示为包括耦合到两个媒体卡14、16的主机12。虽然只表示了两个媒体卡耦合到主机12，但任何数量的卡都可以类似方式连接。媒体卡是存储媒体卡，例如数字薄膜卡或者其它任何类型的电子存储媒体。
主机12表示为包括数据端口18、时钟端口20以及命令端口22，它们分别被耦合到媒体卡14的串行数据输入/输出(SDIO)端口24、媒体卡14的时钟端口26以及媒体卡14的命令端口28。主机12还通过其数据端口18、时钟端口20以及命令端口22与媒体卡16进行通信。也就是说，数据端口18连接到媒体卡16的SDIO端口30，时钟端口20连接到媒体卡16的时钟端口32，以及命令端口22连接到媒体卡16的命令端口34。
数据端口18、SDIO端口24以及SDIO端口30都是单位端口，因此，在任何给定时间，在主机12和媒体卡14、16之间传送一位数据。这通常称作串行位传输。主机根据正在对哪个媒体卡寻址来通过命令端口22向命令端口28或34发出命令，然后通过数据端口18连续传送与主机所发出的特定命令相关的任何数据。与端口26和32通信的时钟端口20用来使数据同步，甚至可能使主机和媒体卡14、16之间发出的命令信息同步，使得这种信息能够准确地在它们之间传递。
系统10的问题在于，由于一位数据传送限制，所以在卡14、16与主机12之间的数据传送速率有限。
图2中表示另一个先有技术系统的实例。MMC系统40表示为包括主机42，主机42通过它的与卡44和46的各种端口连接的数据端口48、时钟端口50以及命令端口52耦合到旧式媒体卡44和新式媒体卡46，以下会更详细地说明。旧式媒体卡44与图1的媒体卡14和16相似，因此称作“旧式”，因为图2的先有技术系统是以一种稍后将简要说明的方式对图1的先有技术系统的改进。新式媒体卡46称作“新式”，因为它的操作与卡44的操作有所不同。
数据端口48耦合到卡44的SDIO端口54以及卡46的DIO端口60。同样，时钟端口50耦合到卡44的时钟端口56以及卡46的时钟端口62。命令端口52表示为耦合到卡44的命令端口58以及卡46的命令端口64。
主机42与卡44之间的操作与图1中的主机12和卡14、16之间的操作相似。图2中，数据在主机42的数据端口48与卡44的SDIO端口54之间以串行方式传送。
但是，主机42与卡46之间的通信的不同之处在于，数据端口60能够以一位或串行方式或者以4位方式或并行地接收或发送数据。通过命令端口64，媒体卡46通知主机42它能够一次四位或者根据需要一次一位地接收数据，此后，主机相应地进行响应。实际上，卡44通过其本身在端口58和52之间传递的命令，也能够通知主机关于其数据传送能力，但是，在这种情况下，一直都是一位或串行传输。也就是说，卡44在一位和四位数据传送之间没有丰富的切换，而卡46却具有这种能力并且通过主机42和卡46之间的通信来进行这种操作。时钟端口50与时钟端口56、62配合，用来使数据同步，如参照图1所述。
在工作中，主机42通过其命令端口52向各个卡44和46请求它所能支持的数据线数量。一旦主机42建立这之后，它通过其端口52发送另一个命令，指示转换到新的数据线数量。图2的系统40由行业中的许多标准实体、如个人计算机存储卡国际协会(PCMCIA)所采用，其中主机读取在偏移地址0D2(以十六进制表示)的属性寄存器，以便确定该卡支持8位还是16位。然后，例如主机在配置寄存器中设置一位，以便把媒体卡仅设置为8位。
图2所示的先有技术系统优于图1所示的先有技术系统之处是双重的。第一，显然，利用四位数据传输实现更高数据率的传输。本领域的普通技术人员应该清楚，为了提高性能，需要进行并行处理。第二，虽然卡46是新式媒体卡，即能够以一位或四位格式传送数据，但是它可插入与旧式媒体卡44相同类型的卡插槽中，但旧式媒体卡无法以四位格式传送数据。另外，除图2所示的两种媒体卡之外的许多卡可按照旧式媒体卡和新式媒体卡的任何组合用于系统40中。
图2的先有技术系统存在的问题是，主机必须首先发送命令来请求能够被支持的数据线数量，然后在作出决定后还必须发送另一个命令来请求向不同数据线数量的转换。存在大量媒体卡时，这就特别麻烦，因为它增加了内务处理或初始化这些零碎工作，并减缓了系统操作速度。
图2(a)中，又一个先有技术系统41表示为包括主机51，主机51包括耦合到多路复用器65的主机控制器53。通过多路复用器65和控制器53，主机51耦合到插口53、55和57，这些插口可以是任何数量的。后面的插口用来接纳用于数据的电子存储的媒体卡。可插入插口的卡(未示出)包括用于向主机标识各卡的相对卡地址(RCA)寄存器。这些地址对各个卡都是唯一的，并且可根据所采用的设置由卡或者由主机来选择。
主机控制器53和插入插口53-57的卡之间的数据传送对于插口内的各卡可以是串行的(一位)或者4或8位传送(多位)。用于系统41的4位数据传送的一个实例如图2(b)所示。在多位传送中，多路复用器105耦合在主机控制器53与四个开关逻辑电路11、111、113、115之间，四条数据线DAT0-3从主机控制器53通过多路复用器105提供给这四个开关逻辑电路。开关逻辑电路耦合到插口1-n、117-121。插口中插入媒体卡，如关于图2(a)所述。
系统41所执行的步骤使唯一的相对地址被写入插入系统41的插口的各卡的RCA寄存器。首先，插入插口117、119和121的卡的RCA寄存器的内容由主机控制器53读取。各卡的寄存器的内容包括与该卡能够支持的传输类型、即1位或串行或者4位或8位传输类型有关的信息。一旦RCA寄存器的内容被读取，卡中的一位由主机控制器53设置成启用该卡所支持的数据线数量。在图2(b)的实例中，这通常为4位数据传送，因而一位被设置成表明4位传送。因此，必须出现两个事件以便准备数据传送。第一，RCA寄存器被读取，从而确保例如四位数据传送受到卡支持，以及第二，在卡中，一位被设置为使卡能够以四位模式工作。
因此需要包括一个或多个MMC的高速MMC系统和方法，用于对于耦合到主机的各MMC在不同数据线数量之间进行切换，使得在MMC与主机之间需要传送最少数量的命令，同时对于所需数量的MMC允许任何数据线数量之间的切换，从而通过减少延迟来提高系统吞吐量。
发明内容
简言之，本发明的一个实施例包括用于自动检测高速通信的高速多媒体卡系统，其中包括主机和通过一条或多条数据线耦合到主机的一个或多个媒体卡，一条或多条数据线其中至少一条是串行数据线。一个或多个媒体卡各具有与其相关的唯一卡标识号(CID)。响应来自主机请求各卡的唯一CID并对其响应的第一命令，所述一个或多个媒体卡通过串行数据线向主机发送其相应的CID，如果所发送的CID与主机预期的相匹配，则主机向其CID构成匹配的卡发送分配相对卡地址(RCA)的第二命令。一个或多个媒体卡把预定值驱动到一条或多条数据线中的所有或一部分线上，而主机自动检测预定值，所述预定值表示已经把预定值驱动到数据线上的卡所进行的高速操作。主机以高速模式与已经把预定值驱动到数据线上的卡进行通信。
通过以下参照若干附图对优选实施例的详细说明，本发明的上述以及其它目的、特征和优点将会非常明显。
附图说明
图1说明先有技术MMC系统10的一个实例。
图2说明先有技术MMC系统40的另一个实例。
图2(a)和图2(b)说明先有技术系统41的又一个实例。
图3说明根据本发明的一个实施例的MMC系统70。
图4说明根据本发明的另一个实施例的另一个MMC系统200。
图5给出流程图300，说明图4的系统70和200所处理的步骤。
具体实施方式
现在参照图3，根据本发明的一个实施例，高速MMC系统70表示为包括耦合到旧式媒体卡74和新式媒体卡76的主机72。
主机72表示为包括媒体适配器接口块78，其中包括时钟端口112、命令端口114和数据端口116。数据端口116接收信号线上的信号，在本发明的一个实施例中，所述信号线包括数据线，或者是一位数据线，或者是允许并行数据传输的并行的多个(位)数据线。在图3的特定实施例中，连接端口116的信号线或数据线的数量表示为四，但在其它实施例中，可采用不同数量的数据线，或者可采用多位的选择、如1或4或8位。另外，虽然在图3中表示了两个媒体卡74和76与主机72耦合以及与其通信，但可采用任何数量的卡，只要没有背离本发明的范围和精神。
媒体卡74表示为包括微处理器80、主机接口控制逻辑82、控制器/状态机84以及闪存阵列84。另外，媒体卡74包括时钟端口106、命令端口108和单位数据端口110。微处理器表示为连接到主机控制逻辑82，主机控制逻辑82表示为连接到控制器/状态机84，控制器/状态机84又表示为连接到闪存阵列86。时钟端口106从主机72接收时钟信号，用于使输入数据同步。命令端口108用来接收命令，而数据端口110用于在主机72和媒体卡74之间每次一位地传送数据。媒体卡74被标记为“旧式”，从而表示它与图2的媒体卡44相似。
三个端口196-110表示为耦合到微处理器80，微处理器80执行软件，由此控制媒体卡74内、尤其是其中各种块之中的进程流。微处理器80表示为耦合到主机控制逻辑82，用于对通过命令端口108从主机72接收的命令进行解码以及用于从其中发送命令。
主机控制逻辑82表示为耦合到控制器/状态机84，控制器/状态机84控制闪存阵列86中的数据的存储和取回。闪存阵列86由闪速存储器单元组成，这些闪速存储器单元实际上为非易失性的并且最终用于存储从数据端口110接收的数据。如前面参照图2所述，主机72和媒体卡74之间的数据传送速率在很大程度上因主机和媒体卡74之间的一位串行数据线而受到限制。
新式媒体卡76表示为包括耦合到微处理器90的主机接口控制逻辑88、缓冲器92以及控制器/状态机94。缓冲器92和控制器/状态机94耦合到闪速存储器阵列96。媒体卡76还包括四个晶体管98、100、102、104，其中每一个用于不同的数据线。因此，如果采用四条以上数据线，则晶体管的数量将相应地增加，反之亦然。各晶体管98-104包括源、栅和漏端，如本领域的技术人员已知的那样。这些晶体管为N型晶体管，但是也可采用其它类型的晶体管，只要没有背离本发明的范围和精神。
主机接口控制逻辑88表示为包括时钟端口118、命令端口120、控制使能端口122以及数据端口124。时钟端口118耦合到主机72的时钟端口112。命令端口120表示为耦合到主机72的命令端口114，以及数据端口124表示为耦合到晶体管98-104的源端。晶体管98-104的栅端耦合到主机接口控制逻辑88的控制使能端口122。晶体管98和102的漏端连接到高电平直流(DC)电压、如5伏的Vcc或等效物，以及晶体管100和104的漏栅端连接到地或者基本上为0伏的低电平电压电平。
晶体管98-104的源端也表示为耦合到主机72的数据端口116。在图3的实施例中，主机72和媒体卡76的数据端口表示为接收四条数据线、即四位。但是，如前面所述，也可采用其它数量的位或数据线。连接数据端口116和124的数据线还表示为耦合到上拉电阻130。也就是说，各数据线D0 132、D11 34、D21 36和D3 140连接到特定电阻，另一端则连接到Vcc或高电平电压。本领域的技术人员应该理解，数据线D0、D1、D2和D3、132-140均可连接到上拉或下拉电阻。在上拉电阻的情况下，电阻的一端连接到数据线，另一端则连接到Vcc，而在下拉电阻的情况下，电阻的一端连接到数据线，另一端则连接到地。在上拉电阻的情况下，当被上拉的特定数据线没有被信号驱动时，该数据线将处于逻辑状态‘1’，而在下拉电阻的情况下，当被下拉的特定数据线没有被信号驱动时，该数据线将处于逻辑状态‘0’。
当数据线没有被控制使能端口122驱动或设置时，它们被上拉或设置为已知的电压电平。控制使能端口122包括四条线，其中每条线连接到晶体管98-104的栅端之一。
与卡74相似，卡76的主机接口控制逻辑88表示为耦合到控制器/状态机94，控制器/状态机94控制闪存阵列86中的数据的存储和取回。主机控制逻辑88利用端口118、120和124与主机72的端口112、114和116进行通信，从主机72接收命令。闪存阵列96由闪速存储器单元组成，这些闪速存储器单元实际上为非易失性的并且最终用于存储从数据端口124接收的数据。与卡74不同，主机72和卡76之间的数据传送不限于一位串行传送，而是主机72和媒体卡76之间每次四位并行地传送数据，稍后将进行说明。如果采用不同数量的数据线，则主机和卡之间的数据传送将相应地不同。
微处理器90执行软件，由此控制媒体卡76内、尤其是其中各种块之中的进程流。微处理器90表示为耦合到主机控制逻辑88，用于对通过命令端口120从主机72接收的命令进行解码，并且用于从其中发送命令。
主机控制逻辑88表示为耦合到控制器/状态机94，控制器/状态机94控制闪存阵列96内的数据的存储和取回。闪存阵列96由闪速存储器单元组成，这些闪速存储器单元实际上为非易失性的并且最终用于存储从缓冲器92接收的数据。缓冲器92通过数据端口124接收由主机72发送的数据并暂时存储它们，以便传送并且更永久地在阵列96中存储。
工作中，在系统70初始化之后，主机假定与其耦合的全部媒体卡、如卡74和76利用一条数据线、即串行地传送数据。实际上，与主机耦合的所有卡将自行设置为一位串行传送模式。但是，在初始化期间，主机72向各个卡74和76发送专用命令，指明主机72支持利用四条或八条、甚至更多数量的数据线的高速模式。当卡74和76收到这种命令时，它们均会自动转换到高速模式，并采用预定值驱动数据线。
也就是说，在图3的实施例中，当卡76在其端口120上检测到来自主机72的专用命令时，它将自动驱动把数据端口124连接到数据端口116的四条数据线到预定值，在本例中为十六进制表示的5。这个操作是这样进行的，把来自端口122并到达晶体管98-104的栅端的控制使能端口线设置为‘接通’即高电压电平、从而使晶体管98-104‘导通’。这样，晶体管98将把D0数据线132(这是四条数据线132-140的最低有效位)驱动到高电压电平或Vcc，因为晶体管98的漏栅端连接到Vcc，并且由于晶体管现在‘导通’，因此数据线132还将处于Vcc状态或以二进制表示的‘1’。当控制使能端口122通过把晶体管100的栅端驱动到高电压电平而使晶体管100‘导通’时，晶体管100将把D1数据线134驱动到低电压电平或地或基本上为0伏，因为晶体管100的漏栅端连接到地。当晶体管102的栅端由端口122设置为高电压电平时，晶体管102将‘导通’，以及D2数据线136将处于高电压电平或Vcc。当晶体管104的栅端被设置为高电压电平时，晶体管104‘导通’，以及D3数据线140、即数据线132-140的最高有效位被驱动到地，其原因与对于晶体管100所述的相同。因此，数据线132-140的二进制状态将为‘0101’，以十六进制表示为值‘5’。在本发明的其它实施例中可能不是‘5’的这个值向主机72表明，卡76可一次使用四位进行通信，并且从那时起，主机和卡76之间的全部通信将采用4位并行地进行。在这种通信过程中，数据线132-140如前面所述利用电阻130来端接或上拉。包含电阻130的原因是一个以上媒体卡可驱动或控制数据线132-140。
例如，如果卡76支持八位数据线，以及主机同样支持八位数据传送，则卡76将把8条数据线驱动到十六进制表示的值‘55’，并且从那时起，主机将采用8位数据传送与卡76进行通信。如果卡76仅支持四位数据传送，而主机72能够支持四或八位传送，则该卡仅以四位模式进行响应，主机则将通过估计数据线132-140上的值，采用四位数据传送与卡76进行通信。
在卡74的情况下，由于它不能够支持高于一位的数据传送，因此将拒绝主机所发送的专用命令，并且将继续以单数据线模式进行通信。主机72认识到这样的情况，因为它没有在数据线上检测到来自卡74的预定十六进制值、如‘5’或‘55’。主机72向正在与它通信的各媒体卡发送专用命令、如厂商命令，然后这些媒体卡分别把数据线驱动到预定状态(如值‘5’)或者以这种方式启用总线。主机72在这个周期中检查总线或数据线，并决定各媒体卡能够支持的数据线数量。此后，主机相应地与各媒体卡进行通信。
在本发明的一个备选实施例中，不同的专用命令用于所采用的不同数据线数量。例如，预定命令‘AcmdX0’从主机72传递到卡74和76，表明四位并行数据传送。如果这个命令被这些卡中任一个拒绝，则主机继续以一位串行传送的缺省状态与拒绝了这个命令的卡进行通信。但是，如果这些卡中任一个接受了命令‘AcmdX0’，则主机72将发送指示八位并行数据传送的另一个命令、如‘AcmdX1’，以便查看该卡是否能够采用8位数据传送模式进行通信。如果该卡接受了‘AcmdX1’命令，则主机72和该卡将自动以8位模式开始通信。
在图3的实施例中，当‘AcmdX0’由主机72发送到卡74时被拒绝，因此通信继续使用一位串行传送。但是，当同一个命令被发送到卡76时，该命令被卡76接受，然后主机向卡76发送‘AcmdX1’命令，该命令被拒绝，因此主机知道以4位与卡76进行通信。如前面所述，通过检查数据线或总线的状态，主机72知道该命令被拒绝。
在本发明的又一个实施例中，主机向各个卡74和76发送命令，表示它能够支持4或8位。由于数据线132-140在未被媒体卡驱动时一般被驱动到高电平状态或Vcc，因此各卡响应来自主机的命令，驱动它能够支持的数据线数量，因而主机知道由各媒体卡所支持的线的数量，并且此后将相应地与各卡进行通信。例如，当卡76从主机接收命令时，它将驱动所有四条线，然后主机将知道采用四条并行数据线与卡76进行通信，而当卡74接收主机命令时，它将仅驱动一条数据线，因此主机将以串行方式、即采用一个数据位与卡74进行通信。
因此，在本发明中，主机和媒体卡执行自动检测，以便在它们之间进行高速通信。
现在参照图4，根据本发明的另一个实施例说明另一个高速MMC系统200。系统200包括图3的许多结构和连接，其中对主机和新式媒体有一些修改。实际上，具有与图3所示相同的参考标号的所有结构和连接均相同。但是，主机72’和新式媒体卡76’已经被修改，下面会详细论述。以下没有结合图4提及的部分仍与图3相同。
图4中，虽然主机72’包括数据端口116，但数据端口116的D1表示为连接到晶体管202，晶体管202在其源端连接到Vcc以及在其栅端连接到使能信号。
数据端口116的D2表示为连接到下拉电阻204，下拉电阻204的一端连接到地，而另一端则连接到D2线并且还连接到使能信号。
图3中，仍然包含数据端口124的新式媒体卡76’经过修改，其中D0不再连接到晶体管，而是从端口124连接到D0 132’。D1 134’连接到电阻208，电阻208一端被下拉到0或地电压电平，另一端连接到D1 134’，并且还由端口122来控制。D2 136以参照图3所示及所述的相同方式连接到晶体管102，以及D3 140’连接到电阻206，在图4中，与例如图3所示的晶体管相对。电阻206是下拉电阻，因为它的一端连接到D3 140’，在另一端基本上为零或地电压电平。
对于图4，在工作中，图4的实施例由高速通信的主机72’和媒体卡76’提供自动检测。主机72’通过其端口114向与其连接的所有卡发出命令，请求各卡的唯一卡标识号(CID)，在图4的实例中，这些卡是卡74和76’。所有未标识的卡同时在其相应的D0数据线上以串行方式发送其CID，D0数据线在卡74的情况下是D0 110，在卡76’的情况下是D0 132’，同时逐个位地监测它们的输出比特流。也就是说，这些卡同时还监测D0线。D0线为开漏，使得D0线没有被驱动时保持为高或‘1’值，但如果另一个装置驱动D0线，则显然它具有低或‘0’值，取决于驱动它的装置。在后一种情况下，D0线将从过程中删除其本身，直到下一阶段为止。
在任一个位周期中，输出CID不匹配命令端口108和120上的相应位的那些卡从数据总线(D0-3数据线)中删除其本身，并转到‘就绪’状态。在这种情况下，成功地把其D0线上的内容与命令线匹配的卡准备转到识别状态，其中主机72’发出CMD3(或设置_相对_地址)，通过经由D0端口以串行方式向该卡发送数据，向该卡分配相对卡地址(RCA)。
这时，一些D1和D2线未激活。支持高速通信的主机通过启用晶体管202以及启用下拉电阻204把其D1线驱动到高电平。
在CMD3命令期间，支持高速模式的媒体也启用D1线上的晶体管102以及D1线134上的下拉电阻。此时，主机72’和媒体卡76’监测D1和D2数据线所处的状态。也就是说，如果D1和D2线均为高电平，则主机72’自动检测卡、例如卡76是否能够通过与串行数据传送相对的多数据位传送来支持较高速度或者以较高速度工作。在后一种情况下，主机72’把模式改为高速。然后，卡76’在134’和136分别检测D1和D2数据线上的高值或状态。这样，卡76’转换到高速模式。但是，如果D1或D2线上的值没有被检测到处于高状态，则卡76’和主机72’继续以一位或串行模式工作。
对于支持四位以上、如8位的装置或媒体卡、如卡76’，数据线的高位、即四个最高有效位经过解码，在一或四或八位、甚至更高位数的操作之间选择。对于较高的数据率，这种方法使主机和媒体卡能够自动选择正确模式。另外，显然，更多数量的数据线的并行使用产生更快的数据传送，从而产生更高的系统性能。
应该指出，一般来讲，图3和图4以及本发明的实施例使所耦合的主机和媒体卡能够选择任何工作模式和/或以任何工作模式工作，例如耦合在主机和媒体卡之间的一、四、八或其它任何数量的数据线或位。显然，所采用的并行数据线的数量越多，则整个系统工作越快。另外，本发明可用于各种各样的应用中，例如上述MMC接口，或者USB模式或者本领域的技术人员可想到的任何其它类型的应用。
现在参照图5，给出流程图300，说明图3和图4的系统70和200分别处理的步骤。在缺省状态下，所有媒体卡都处于‘就绪’状态。在步骤302，开始读操作。接下来在步骤304，主机向与其通信的所有媒体卡发出“CMD2”’命令。随后在步骤306，所有媒体卡把CID信息驱动到D0线上，送往主机。然后在步骤308，所有媒体卡监测D0线，并把D0线上的CID与它们本身的CID进行比较。接下来在步骤310，确定出现在D0线上的CID与媒体卡本身的CID之间是否匹配。
如果在310确定实现了匹配，则过程继续进行到步骤314，这时过程进入识别阶段。如果在步骤310确定没有实现匹配，则过程进行到步骤312，在这里D0线立即被释放(不再被驱动)。
在步骤314之后，在步骤316，主机发出“CMD3”命令或‘设置_相对_地址’命令。接下来在318，确定与主机通信的媒体卡中任一个是否为高速卡。在步骤318，如果至少一个媒体卡为高速卡，则在步骤320，该特定高速媒体卡启用D1线上的下拉电阻以及把D2线驱动到高电平。随后在步骤322，如果主机也正高速工作，则主机把D1线驱动到高电平，并启用D2线上的下拉电阻。接下来在步骤324，确定D1和D2线上的值是否为预定值、如‘11’或均为高电平。如果是，则在步骤326，主机和高速媒体卡转换为四位模式，并在此后相应地工作。但是，如果在324确定D1和D2线上的值不是‘11’，则过程转到步骤328，其中媒体卡在步骤318被指明为高速卡，而主机继续以一位模式工作。应该指出，在步骤302、即在开始时，主机和媒体卡以一位模式工作。
如果在步骤318不存在高速媒体卡，则过程继续进行到步骤330，其中确定主机是否为高速主机，如果是，则在步骤332，主机把D1线驱动到高电平，启用D2线上的下拉电阻，并检查D1和D2线上的值。这个值不是‘11’，因此在步骤334，该卡和主机继续以一位模式工作。如果在步骤330确定主机不是高速工作的，则过程进行到步骤336，这时，媒体卡和主机继续以一位模式工作。
虽然根据特定实施例对本发明作了说明，但可以预计，本领域的技术人员肯定清楚其中的许多变更和修改。因此，以下权利要求书应理解为涵盖在本发明的真实精神和范围内的所有这类变更和修改。
Claims (33)
1.一种用于自动检测高速通信的高速多媒体卡系统，包括：
主机；以及
一个或多个媒体卡，通过一条或多条数据线耦合到所述主机，所述数据线中至少一条是串行数据线，所述一个或多个媒体卡均具有与其相关的唯一卡标识号(CID)，并响应所述主机发出的请求各卡的唯一CID并对其响应的第一命令，所述一个或多个媒体卡通过所述串行数据线把它们的相应CID发送到所述主机，如果所述发送的CID与所述主机所预期的CID匹配，则所述主机向CID实现匹配的所述卡发送分配相对卡地址(RCA)的第二命令，而且所述一个或多个媒体卡把预定值驱动在所述一条或多条数据线中的所有线或一部分线上，而所述主机自动检测所述预定值，所述预定值表明已经把所述预定值驱动到所述数据线上的所述卡高速工作，所述主机以高速模式与已经把所述预定值驱动到所述数据线上的所述卡进行通信。
2.如权利要求1所述的高速多媒体卡系统，其特征在于，所述一个或多个媒体卡包括其中包含连接到所述一条或多条数据线的数据端口的特定媒体卡，所述数据端口连接到晶体管，用于当由所述特定媒体卡启用时把所述数据线驱动到预定值。
3.如权利要求2所述的高速多媒体卡系统，其特征在于，所述一条或多条数据线耦合到上拉电阻。
4.如权利要求1所述的高速多媒体卡系统，其特征在于，所述特定媒体卡为高速媒体卡。
5.如权利要求1所述的高速多媒体卡系统，其特征在于，所述一个或多个媒体卡包括其中包含连接到所述一条或多条数据线的数据端口的特定媒体卡，所述一个或多个数据端口的子集耦合到电阻，用于把与其连接的所述数据线驱动到第一预定值，以及所述一个或多个数据端口的另一个子集耦合到晶体管，用于把与其连接的所述数据线驱动到第二预定值。
6.如权利要求5所述的高速多媒体卡系统，其特征在于，所述特定媒体卡为高速卡。
7.如权利要求5所述的高速多媒体卡系统，其特征在于，所述主机包括耦合到所述一条或多条数据线的一个或多个数据端口，所述主机数据端口中至少一个耦合到主机晶体管。
8.如权利要求5所述的高速多媒体卡系统，其特征在于，所述一个或多个媒体卡其中之一继续通过所述串行数据线以串行方式与所述主机进行通信。
9.一种用于自动检测高速通信的高速多媒体卡系统，包括：
主机；
一个或多个媒体卡，通过一条或多条数据线耦合到所述主机，所述数据线中至少一条是串行数据线，所述主机用于向所述卡发送第一命令以指明它能够支持多位通信，所述卡响应所述第一命令而驱动它们能支持的数量的数据线，表明它们能够用来与所述主机进行通信的所述数据线的位数，此后，所述主机自动采用由所述媒体卡所驱动的数量的所述数据线与所述媒体卡进行通信。
10.如权利要求9所述的高速多媒体卡系统，其特征在于，所述媒体卡中至少一个是高速媒体卡。
11.如权利要求9所述的高速多媒体卡系统，其特征在于，所述一个或多个媒体卡包括其中包含连接到所述一条或多条数据线的数据端口的特定媒体卡，所述一个或多个数据端口的子集耦合到电阻，用于把与其连接的所述数据线驱动到第一预定值，以及所述一个或多个数据端口的另一个子集耦合到晶体管，用于把与其连接的所述数据线驱动到第二预定值。
12.如权利要求11所述的高速多媒体卡系统，其特征在于，所述主机包括耦合到所述一条或多条数据线的一个或多个数据端口，所述主机数据端口中至少一个耦合到主机晶体管。
13.如权利要求11所述的高速多媒体卡系统，其特征在于，所述一个或多个媒体卡其中之一继续通过所述串行数据线以串行方式与所述主机进行通信。
14.一种用于高速多媒体卡系统中的自动检测高速通信的方法，包括：
通过一条或多条数据线从主机接收向耦合到所述主机的一个或多个媒体卡请求唯一卡标识号(CID)的第一命令；
响应所述第一命令，通过所述串行数据线向所述主机发送相应的CID；
如果所述发送的CID之一与所述主机所预期的CID匹配，则所述主机向CID实现匹配的所述卡发送分配相对卡地址(RCA)的第二命令；
把预定值驱动到所述一条或多条数据线中的所有线或一部分线上；
自动检测所述预定值，所述预定值表明已经把所述预定值驱动到所述数据线上的所述卡高速工作；以及
以高速模式与已经把所述预定值驱动到所述数据线上的所述卡进行通信。
15.如权利要求14所述的自动检测方法，其特征在于，如果所述发送的CID中没有一个与所述主机所预期的CID匹配，则所述一个或多个媒体卡保持‘就绪’状态。
16.一种用于自动检测高速通信的高速多媒体卡系统，包括：
主机；
一个或多个媒体卡，通过一条或多条信号线耦合到所述主机，所述信号线中至少一条为数据线，所述主机和所述一个或多个媒体卡采用第一通信模式相互通信，所述主机用于利用所述第一通信模式向所述卡发送命令或数据，以及在预定的时间周期，所述主机和/或所述一个或多个媒体卡其中之一把一个值驱动到所述一条或多条信号线上，其中，当所述主机或所述一个或多个媒体卡检测到所述值时，则转换到第二通信模式。
17.如权利要求16所述的高速多媒体卡系统，其特征在于，所述第一通信模式是串行的，以及所述第二通信模式是多位的。
18.如权利要求16所述的高速多媒体卡系统，其特征在于，在所述第二通信模式中，采用四条、八条或更多数量的数据线。
19.一种用于高速多媒体卡系统中的自动检测高速通信的方法，包括：
在主机与一个或多个媒体卡之间采用第一通信模式通过一条或多条信号线进行通信；
采用所述第一通信模式向所述卡发送命令或数据；
在预定的时间周期，所述主机和/或所述一个或多个媒体卡其中之一把一个值驱动到所述一条或多条信号线上；
当所述主机或者所述一个或多个媒体卡检测到所述值时，转换到第二通信模式。
20.一种用于自动检测高速通信的高速多媒体卡系统，包括：
主机；
一个或多个媒体卡，通过多条信号线耦合到所述主机，所述信号线中至少一条为数据线，所述主机和所述一个或多个媒体卡采用第一通信模式相互通信，当所述主机或所述一个或多个媒体卡检测到所述信号线上的预定值时，表明所述主机和/或所述一个或多个媒体卡其中之一已经把所述预定值驱动到所述一条或多条信号线上，则自动转换到第二通信模式。
21.一种用于自动检测高速通信的高速多媒体卡系统，包括：
主机；以及
一个或多个媒体卡，通过多条数据线耦合到所述主机，所述多条数据线中至少一条为串行数据线，所述一个或多个媒体卡均具有与其相关的唯一卡标识号(CID)，并响应所述主机发出的请求各卡的唯一CID并对其响应的第一命令，所述一个或多个媒体卡通过所述串行数据线把它们的相应CID发送到所述主机，如果所述发送的CID与所述主机所预期的CID匹配，则所述主机向CID实现匹配的所述卡发送分配相对卡地址(RCA)的第二命令，以及所述一个或多个媒体卡把预定值驱动到所述多条数据线中的所有线或一部分线上，所述主机自动检测所述预定值，所述预定值表明已经把所述预定值驱动到所述数据线上的所述卡高速工作，所述主机以高速模式与已经把所述预定值驱动到所述数据线上的所述卡进行通信。
22.如权利要求21所述的高速多媒体卡系统，其特征在于，所述一个或多个媒体卡包括其中包含连接到所述多条数据线的数据端口的特定媒体卡，所述数据端口连接到晶体管，用于当由所述特定媒体卡启用时把所述数据线驱动到预定值。
23.如权利要求22所述的高速多媒体卡系统，其特征在于，所述多条数据线耦合到上拉电阻。
24.如权利要求22所述的高速多媒体卡系统，其特征在于，所述特定媒体卡为高速媒体卡。
25.如权利要求22所述的高速多媒体卡系统，其特征在于，所述一个或多个媒体卡包括其中包含连接到所述多条数据线的数据端口的特定媒体卡，所述一个或多个数据端口的子集耦合到电阻，用于把与其连接的所述数据线驱动到第一预定值，以及所述一个或多个数据端口的另一个子集耦合到晶体管，用于把与其连接的所述数据线驱动到第二预定值。
26.如权利要求25所述的高速多媒体卡系统，其特征在于，所述特定媒体卡为高速卡。
27.如权利要求25所述的高速多媒体卡系统，其特征在于，所述主机包括耦合到所述多条数据线的一个或多个数据端口，所述主机数据端口中至少一个耦合到主机晶体管。
28.如权利要求25所述的高速多媒体卡系统，其特征在于，所述一个或多个媒体卡其中之一继续通过所述串行数据线以串行方式与所述主机进行通信。
29.一种用于自动检测高速通信的高速多媒体卡系统，包括：
主机；
一个或多个媒体卡，通过多条数据线耦合到所述主机，所述数据线中至少一条是串行数据线，所述主机用于向所述卡发送第一命令以指明它能够支持多位通信，所述卡响应所述第一命令而驱动它们能支持的数量的数据线，表明它们能够用来与所述主机进行通信的所述数据线的位数，此后，所述主机自动采用由所述媒体卡所驱动的所述数量的数据线与所述媒体卡进行通信。
30.如权利要求29所述的高速多媒体卡系统，其特征在于，所述媒体卡中至少一个是高速媒体卡。
31.如权利要求30所述的高速多媒体卡系统，其特征在于，所述一个或多个媒体卡包括其中包含连接到所述多条数据线的数据端口的特定媒体卡，所述一个或多个数据端口的一个子集耦合到电阻，用于把与其连接的所述数据线驱动到第一预定值，以及所述一个或多个数据端口的另一个子集耦合到晶体管，用于把与其连接的所述数据线驱动到第二预定值。
32.如权利要求31所述的高速多媒体卡系统，其特征在于，所述主机包括耦合到所述一条或多条数据线的一个或多个数据端口，所述主机数据端口中至少一个耦合到主机晶体管。
33.如权利要求31所述的高速多媒体卡系统，其特征在于，所述一个或多个媒体卡其中之一继续通过所述串行数据线以串行方式与所述主机进行通信。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/454,407 US6973519B1 (en) | 2003-06-03 | 2003-06-03 | Card identification compatibility |
| US10/454407 | 2003-06-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1573724A true CN1573724A (zh) | 2005-02-02 |
| CN100419727C CN100419727C (zh) | 2008-09-17 |
Family
ID=33159549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100488863A Expired - Lifetime CN100419727C (zh) | 2003-06-03 | 2004-06-02 | 用于自动检测高速通信的高速多媒体卡系统及方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6973519B1 (zh) |
| EP (3) | EP2226729B1 (zh) |
| JP (2) | JP4669669B2 (zh) |
| CN (1) | CN100419727C (zh) |
| AT (3) | ATE352813T1 (zh) |
| DE (2) | DE602004028175D1 (zh) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6728851B1 (en) | 1995-07-31 | 2004-04-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
| US5845313A (en) | 1995-07-31 | 1998-12-01 | Lexar | Direct logical block addressing flash memory mass storage architecture |
| US6978342B1 (en) | 1995-07-31 | 2005-12-20 | Lexar Media, Inc. | Moving sectors within a block of information in a flash memory mass storage architecture |
| US8171203B2 (en) | 1995-07-31 | 2012-05-01 | Micron Technology, Inc. | Faster write operations to nonvolatile memory using FSInfo sector manipulation |
| US7167944B1 (en) | 2000-07-21 | 2007-01-23 | Lexar Media, Inc. | Block management for mass storage |
| GB0123416D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Non-volatile memory control |
| GB0123421D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Power management system |
| GB0123410D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Memory system for data storage and retrieval |
| GB0123415D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Method of writing data to non-volatile memory |
| US7231643B1 (en) | 2002-02-22 | 2007-06-12 | Lexar Media, Inc. | Image rescue system including direct communication between an application program and a device driver |
| FI20035072A0 (fi) * | 2003-05-22 | 2003-05-22 | Nokia Corp | Liitäntäväylä, elektroniikkalaite ja järjestelmä |
| KR100577392B1 (ko) * | 2003-08-29 | 2006-05-10 | 삼성전자주식회사 | 차 신호를 이용하여 멀티미디어 카드의 전송속도를향상시키는 방법 및 장치 |
| KR101083366B1 (ko) * | 2003-12-11 | 2011-11-15 | 삼성전자주식회사 | 메모리 시스템 및 호스트와 메모리 카드 사이의 데이터전송 속도 설정 방법 |
| US20050144385A1 (en) * | 2003-12-30 | 2005-06-30 | Mowery Keith R. | Interfacing multiple flash memory cards to a computer system |
| US7725628B1 (en) | 2004-04-20 | 2010-05-25 | Lexar Media, Inc. | Direct secondary device interface by a host |
| US7370166B1 (en) | 2004-04-30 | 2008-05-06 | Lexar Media, Inc. | Secure portable storage device |
| CA2682814C (en) * | 2004-07-12 | 2011-11-08 | Kabushiki Kaisha Toshiba | Storage device and host apparatus |
| US7594063B1 (en) | 2004-08-27 | 2009-09-22 | Lexar Media, Inc. | Storage capacity status |
| US7464306B1 (en) | 2004-08-27 | 2008-12-09 | Lexar Media, Inc. | Status of overall health of nonvolatile memory |
| US7464212B2 (en) * | 2004-12-06 | 2008-12-09 | Intel Corporation | Method and apparatus for determining compatibility between devices |
| US20070233928A1 (en) * | 2006-03-31 | 2007-10-04 | Robert Gough | Mechanism and apparatus for dynamically providing required resources for a hot-added PCI express endpoint or hierarchy |
| JP4956143B2 (ja) * | 2006-11-02 | 2012-06-20 | 株式会社東芝 | 半導体メモリカード、ホスト装置、及びデータ転送方法 |
| US7609562B2 (en) * | 2007-01-31 | 2009-10-27 | Intel Corporation | Configurable device ID in non-volatile memory |
| KR101412524B1 (ko) * | 2008-01-31 | 2014-06-25 | 삼성전자주식회사 | 메모리 장치, 메모리 카드 시스템 및 그것의 카드 인식방법 |
| US9929972B2 (en) * | 2011-12-16 | 2018-03-27 | Qualcomm Incorporated | System and method of sending data via a plurality of data lines on a bus |
| CN111342864A (zh) * | 2020-02-20 | 2020-06-26 | 深圳震有科技股份有限公司 | 一种数据传输优化方法、系统及储存介质 |
Family Cites Families (103)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52130536A (en) | 1976-04-26 | 1977-11-01 | Toshiba Corp | Semiconductor memory unit |
| US4099069A (en) | 1976-10-08 | 1978-07-04 | Westinghouse Electric Corp. | Circuit producing a common clear signal for erasing selected arrays in a mnos memory system |
| US4398248A (en) | 1980-10-20 | 1983-08-09 | Mcdonnell Douglas Corporation | Adaptive WSI/MNOS solid state memory system |
| GB2020437B (en) | 1978-04-14 | 1982-08-04 | Seiko Instr & Electronics | Voltage detecting circuit |
| JPS559260A (en) | 1978-07-03 | 1980-01-23 | Nec Corp | Information processing system |
| US4532590A (en) | 1980-04-25 | 1985-07-30 | Data General Corporation | Data processing system having a unique address translation unit |
| US4473878A (en) | 1981-11-23 | 1984-09-25 | Motorola, Inc. | Memory management unit |
| US4476526A (en) | 1981-11-27 | 1984-10-09 | Storage Technology Corporation | Cache buffered memory subsystem |
| US4468730A (en) | 1981-11-27 | 1984-08-28 | Storage Technology Corporation | Detection of sequential data stream for improvements in cache data storage |
| US4609833A (en) | 1983-08-12 | 1986-09-02 | Thomson Components-Mostek Corporation | Simple NMOS voltage reference circuit |
| JPS618798A (ja) | 1984-06-21 | 1986-01-16 | Nec Corp | 不揮発性記憶装置 |
| JPS6180597A (ja) | 1984-09-26 | 1986-04-24 | Hitachi Ltd | 半導体記憶装置 |
| US4829169A (en) | 1985-07-01 | 1989-05-09 | Toppan Moore Company, Inc. | IC card having state marker for record access |
| JPH0635227B2 (ja) | 1985-07-31 | 1994-05-11 | トツパン・ム−ア株式会社 | 更新情報と履歴情報の読出し手段を有するｉｃカ−ド |
| DE3640238A1 (de) | 1985-11-30 | 1987-06-25 | Toshiba Kawasaki Kk | Tragbare elektronische vorrichtung |
| JPS63198567U (zh) | 1987-06-12 | 1988-12-21 | ||
| JPS6473430A (en) | 1987-09-14 | 1989-03-17 | Hudson Soft Co Ltd | Memory access control device |
| JPH081760B2 (ja) | 1987-11-17 | 1996-01-10 | 三菱電機株式会社 | 半導体記憶装置 |
| JPH01137817A (ja) | 1987-11-25 | 1989-05-30 | Toshiba Corp | 遅延回路 |
| US5253351A (en) | 1988-08-11 | 1993-10-12 | Hitachi, Ltd. | Memory controller with a cache memory and control method of cache memory including steps of determining memory access threshold values |
| DE69024086T2 (de) | 1989-04-13 | 1996-06-20 | Sundisk Corp | EEprom-System mit Blocklöschung |
| US5247658A (en) | 1989-10-31 | 1993-09-21 | Microsoft Corporation | Method and system for traversing linked list record based upon write-once predetermined bit value of secondary pointers |
| US5218695A (en) | 1990-02-05 | 1993-06-08 | Epoch Systems, Inc. | File server system having high-speed write execution |
| US5220518A (en) | 1990-06-07 | 1993-06-15 | Vlsi Technology, Inc. | Integrated circuit memory with non-binary array configuration |
| US5303198A (en) | 1990-09-28 | 1994-04-12 | Fuji Photo Film Co., Ltd. | Method of recording data in memory card having EEPROM and memory card system using the same |
| JPH04216392A (ja) | 1990-12-18 | 1992-08-06 | Mitsubishi Electric Corp | ブロックライト機能を備える半導体記憶装置 |
| GB2251324B (en) | 1990-12-31 | 1995-05-10 | Intel Corp | File structure for a non-volatile semiconductor memory |
| JP2582487B2 (ja) | 1991-07-12 | 1997-02-19 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体メモリを用いた外部記憶システム及びその制御方法 |
| EP0528280B1 (en) | 1991-08-09 | 1997-11-12 | Kabushiki Kaisha Toshiba | Memory card apparatus |
| JPH0567028A (ja) * | 1991-09-06 | 1993-03-19 | Toshiba Corp | 情報処理装置 |
| JP3229345B2 (ja) | 1991-09-11 | 2001-11-19 | ローム株式会社 | 不揮発性ｉｃメモリ |
| US5357462A (en) | 1991-09-24 | 1994-10-18 | Kabushiki Kaisha Toshiba | Electrically erasable and programmable non-volatile semiconductor memory with automatic write-verify controller |
| US5227714A (en) | 1991-10-07 | 1993-07-13 | Brooktree Corporation | Voltage regulator |
| US5640528A (en) | 1991-10-24 | 1997-06-17 | Intel Corporation | Method and apparatus for translating addresses using mask and replacement value registers |
| US5315558A (en) | 1991-10-25 | 1994-05-24 | Vlsi Technology, Inc. | Integrated circuit memory with non-binary array configuration |
| US5359569A (en) | 1991-10-29 | 1994-10-25 | Hitachi Ltd. | Semiconductor memory |
| JP3171901B2 (ja) | 1992-02-05 | 2001-06-04 | セイコーインスツルメンツ株式会社 | 不揮発性メモリカードの書換え方法 |
| DE69326370T2 (de) | 1992-03-05 | 2000-01-20 | Kabushiki Kaisha Toshiba, Kawasaki | Nichtflüchtige Halbleiterspeicheranordnung |
| FR2688333B1 (fr) | 1992-03-06 | 1994-04-29 | Sgc Thomson Microelectronics S | Dispositif et procede d'effacement par secteurs d'une memoire flash eprom. |
| JP2830594B2 (ja) | 1992-03-26 | 1998-12-02 | 日本電気株式会社 | 半導体メモリ装置 |
| US5267218A (en) | 1992-03-31 | 1993-11-30 | Intel Corporation | Nonvolatile memory card with a single power supply input |
| JP3485938B2 (ja) | 1992-03-31 | 2004-01-13 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
| US5381539A (en) | 1992-06-04 | 1995-01-10 | Emc Corporation | System and method for dynamically controlling cache management |
| DE4219145C1 (de) | 1992-06-11 | 1994-03-17 | Emitec Emissionstechnologie | Verfahren und Vorrichtung zum Beloten eines metallischen Wabenkörpers |
| JP3328321B2 (ja) | 1992-06-22 | 2002-09-24 | 株式会社日立製作所 | 半導体記憶装置 |
| JPH0612863A (ja) | 1992-06-26 | 1994-01-21 | Toshiba Corp | デュアルポートｄｒａｍ |
| US5592415A (en) | 1992-07-06 | 1997-01-07 | Hitachi, Ltd. | Non-volatile semiconductor memory |
| JPH06103748A (ja) | 1992-09-16 | 1994-04-15 | Mitsubishi Electric Corp | Ｉｃメモリカードの電源制御回路 |
| JP3105092B2 (ja) | 1992-10-06 | 2000-10-30 | 株式会社東芝 | 半導体メモリ装置 |
| US5822781A (en) | 1992-10-30 | 1998-10-13 | Intel Corporation | Sector-based storage device emulator having variable-sized sector |
| JP3641280B2 (ja) | 1992-10-30 | 2005-04-20 | インテル・コーポレーション | フラッシュｅｅｐｒｏｍアレイのクリーン・アップすべきブロックを決定する方法 |
| US5341330A (en) | 1992-10-30 | 1994-08-23 | Intel Corporation | Method for writing to a flash memory array during erase suspend intervals |
| US5734567A (en) | 1992-11-06 | 1998-03-31 | Siemens Aktiengesellschaft | Diagnosis system for a plant |
| JPH06236686A (ja) | 1993-01-22 | 1994-08-23 | Nec Corp | 半導体装置 |
| US5581723A (en) | 1993-02-19 | 1996-12-03 | Intel Corporation | Method and apparatus for retaining flash block structure data during erase operations in a flash EEPROM memory array |
| JP2856621B2 (ja) | 1993-02-24 | 1999-02-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 一括消去型不揮発性メモリおよびそれを用いる半導体ディスク装置 |
| JP3594626B2 (ja) | 1993-03-04 | 2004-12-02 | 株式会社ルネサステクノロジ | 不揮発性メモリ装置 |
| US5404485A (en) | 1993-03-08 | 1995-04-04 | M-Systems Flash Disk Pioneers Ltd. | Flash file system |
| JP3477781B2 (ja) | 1993-03-23 | 2003-12-10 | セイコーエプソン株式会社 | Ｉｃカード |
| US5479638A (en) | 1993-03-26 | 1995-12-26 | Cirrus Logic, Inc. | Flash memory mass storage architecture incorporation wear leveling technique |
| US5388083A (en) | 1993-03-26 | 1995-02-07 | Cirrus Logic, Inc. | Flash memory mass storage architecture |
| KR970008188B1 (ko) | 1993-04-08 | 1997-05-21 | 가부시끼가이샤 히다찌세이사꾸쇼 | 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치 |
| JP3330187B2 (ja) | 1993-05-13 | 2002-09-30 | 株式会社リコー | メモリカード |
| US5519847A (en) | 1993-06-30 | 1996-05-21 | Intel Corporation | Method of pipelining sequential writes in a flash memory |
| US5329491A (en) | 1993-06-30 | 1994-07-12 | Intel Corporation | Nonvolatile memory card with automatic power supply configuration |
| US5465338A (en) | 1993-08-24 | 1995-11-07 | Conner Peripherals, Inc. | Disk drive system interface architecture employing state machines |
| JP2922116B2 (ja) | 1993-09-02 | 1999-07-19 | 株式会社東芝 | 半導体記憶装置 |
| JP3683915B2 (ja) | 1993-09-24 | 2005-08-17 | 株式会社東芝 | 半導体記憶装置 |
| JP3215237B2 (ja) | 1993-10-01 | 2001-10-02 | 富士通株式会社 | 記憶装置および記憶装置の書き込み／消去方法 |
| US5365127A (en) | 1993-10-18 | 1994-11-15 | Hewlett-Packard Company | Circuit for conversion from CMOS voltage levels to shifted ECL voltage levels with process compensation |
| JPH07235193A (ja) | 1993-12-28 | 1995-09-05 | Toshiba Corp | 半導体記憶装置 |
| US5473765A (en) | 1994-01-24 | 1995-12-05 | 3Com Corporation | Apparatus for using flash memory as a floppy disk emulator in a computer system |
| US5603001A (en) | 1994-05-09 | 1997-02-11 | Kabushiki Kaisha Toshiba | Semiconductor disk system having a plurality of flash memories |
| US5809558A (en) | 1994-09-29 | 1998-09-15 | Intel Corporation | Method and data storage system for storing data in blocks without file reallocation before erasure |
| US5537077A (en) | 1994-12-23 | 1996-07-16 | Advanced Micro Devices, Inc. | Power supply dependent method of controlling a charge pump |
| US5847552A (en) | 1995-01-24 | 1998-12-08 | Dell Usa, L.P. | Integrated circuit with determinate power source control |
| JPH08263361A (ja) | 1995-03-23 | 1996-10-11 | Mitsubishi Electric Corp | フラッシュメモリカード |
| US5723990A (en) | 1995-06-21 | 1998-03-03 | Micron Quantum Devices, Inc. | Integrated circuit having high voltage detection circuit |
| US5552698A (en) | 1995-06-29 | 1996-09-03 | United Microelectronics Corp. | Voltage supply system for IC chips |
| US5627416A (en) | 1995-07-21 | 1997-05-06 | Itt Corporation | Multi-voltage IC card host |
| US5845313A (en) | 1995-07-31 | 1998-12-01 | Lexar | Direct logical block addressing flash memory mass storage architecture |
| JPH0969295A (ja) | 1995-08-31 | 1997-03-11 | Sanyo Electric Co Ltd | 不揮発性多値メモリ装置 |
| US5835935A (en) | 1995-09-13 | 1998-11-10 | Lexar Media, Inc. | Method of and architecture for controlling system data with automatic wear leveling in a semiconductor non-volatile mass storage memory |
| US5809560A (en) | 1995-10-13 | 1998-09-15 | Compaq Computer Corporation | Adaptive read-ahead disk cache |
| KR100253868B1 (ko) | 1995-11-13 | 2000-05-01 | 니시무로 타이죠 | 불휘발성 반도체기억장치 |
| US5818781A (en) | 1995-11-13 | 1998-10-06 | Lexar | Automatic voltage detection in multiple voltage applications |
| US5799168A (en) | 1996-01-05 | 1998-08-25 | M-Systems Flash Disk Pioneers Ltd. | Standardized flash controller |
| US5787445A (en) | 1996-03-07 | 1998-07-28 | Norris Communications Corporation | Operating system including improved file management for use in devices utilizing flash memory as main memory |
| US5822252A (en) | 1996-03-29 | 1998-10-13 | Aplus Integrated Circuits, Inc. | Flash memory wordline decoder with overerase repair |
| US5758100A (en) | 1996-07-01 | 1998-05-26 | Sun Microsystems, Inc. | Dual voltage module interconnect |
| US5757712A (en) | 1996-07-12 | 1998-05-26 | International Business Machines Corporation | Memory modules with voltage regulation and level translation |
| US5787484A (en) | 1996-08-08 | 1998-07-28 | Micron Technology, Inc. | System and method which compares data preread from memory cells to data to be written to the cells |
| US5754567A (en) | 1996-10-15 | 1998-05-19 | Micron Quantum Devices, Inc. | Write reduction in flash memory systems through ECC usage |
| US5745418A (en) | 1996-11-25 | 1998-04-28 | Macronix International Co., Ltd. | Flash memory mass storage system |
| JPH10154101A (ja) | 1996-11-26 | 1998-06-09 | Toshiba Corp | データ記憶システム及び同システムに適用するキャッシュ制御方法 |
| US5822245A (en) | 1997-03-26 | 1998-10-13 | Atmel Corporation | Dual buffer flash memory architecture with multiple operating modes |
| US5831929A (en) | 1997-04-04 | 1998-11-03 | Micron Technology, Inc. | Memory device with staggered data paths |
| JP2001067303A (ja) * | 1999-08-24 | 2001-03-16 | Toshiba Corp | カード利用装置及び同装置におけるカード利用方法 |
| JP4649009B2 (ja) * | 2000-03-08 | 2011-03-09 | 株式会社東芝 | カードインタフェースを備えた情報処理装置、同装置に装着可能なカード型電子機器、及び同装置におけ動作モード設定方法 |
| US6820148B1 (en) * | 2000-08-17 | 2004-11-16 | Sandisk Corporation | Multiple removable non-volatile memory cards serially communicating with a host |
| US20020144173A1 (en) * | 2001-03-30 | 2002-10-03 | Micron Technology, Inc. | Serial presence detect driven memory clock control |
| JP2003067685A (ja) * | 2001-08-24 | 2003-03-07 | Toshiba Corp | カードデバイスの使用可能な電子機器及びカード制御方法 |
| JP3813849B2 (ja) * | 2001-09-14 | 2006-08-23 | 株式会社東芝 | カード装置 |
-
2003
- 2003-06-03 US US10/454,407 patent/US6973519B1/en not_active Expired - Lifetime
-
2004
- 2004-05-12 EP EP10005391A patent/EP2226729B1/en not_active Expired - Lifetime
- 2004-05-12 AT AT04252737T patent/ATE352813T1/de not_active IP Right Cessation
- 2004-05-12 EP EP07001375A patent/EP1788487B1/en not_active Expired - Lifetime
- 2004-05-12 EP EP04252737A patent/EP1484689B1/en not_active Expired - Lifetime
- 2004-05-12 DE DE602004028175T patent/DE602004028175D1/de not_active Expired - Lifetime
- 2004-05-12 DE DE602004004442T patent/DE602004004442T2/de not_active Expired - Lifetime
- 2004-05-12 AT AT10005391T patent/ATE547758T1/de active
- 2004-05-12 AT AT07001375T patent/ATE474273T1/de not_active IP Right Cessation
- 2004-06-02 CN CNB2004100488863A patent/CN100419727C/zh not_active Expired - Lifetime
- 2004-06-03 JP JP2004166452A patent/JP4669669B2/ja not_active Expired - Lifetime
-
2010
- 2010-11-02 JP JP2010246901A patent/JP2011034593A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| ATE547758T1 (de) | 2012-03-15 |
| CN100419727C (zh) | 2008-09-17 |
| EP2226729B1 (en) | 2012-02-29 |
| JP4669669B2 (ja) | 2011-04-13 |
| EP1484689A1 (en) | 2004-12-08 |
| EP1788487A2 (en) | 2007-05-23 |
| EP1484689B1 (en) | 2007-01-24 |
| ATE474273T1 (de) | 2010-07-15 |
| EP1788487A3 (en) | 2007-06-06 |
| DE602004028175D1 (de) | 2010-08-26 |
| US6973519B1 (en) | 2005-12-06 |
| ATE352813T1 (de) | 2007-02-15 |
| EP1788487B1 (en) | 2010-07-14 |
| DE602004004442T2 (de) | 2007-11-15 |
| JP2004362585A (ja) | 2004-12-24 |
| EP2226729A1 (en) | 2010-09-08 |
| DE602004004442D1 (de) | 2007-03-15 |
| JP2011034593A (ja) | 2011-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1573724A (zh) | 卡识别兼容性 | |
| US5204669A (en) | Automatic station identification where function modules automatically initialize | |
| US5727184A (en) | Method and apparatus for interfacing between peripherals of multiple formats and a single system bus | |
| US7689756B2 (en) | Apparatus and system for an address translation device | |
| US5974475A (en) | Method for flexible multiple access on a serial bus by a plurality of boards | |
| KR100290945B1 (ko) | 유니버설 시리얼 버스장치를 초기화하는 장치 및 방법 | |
| US6823400B2 (en) | Method and apparatus for serial communications between a host apparatus and optional equipment having unique identification values | |
| US20080270654A1 (en) | Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore | |
| US10733135B2 (en) | Universal serial bus network switch | |
| CN1310159C (zh) | 增强总线的方法、装置和系统 | |
| CN1486464A (zh) | 与主机通信的方法和装置 | |
| US20140337552A1 (en) | Slave device bit sequence zero driver | |
| US20040093454A1 (en) | USB endpoint controller flexible memory management | |
| US20030163628A1 (en) | Method and related apparatus for controlling transmission interface between an external device and a computer system | |
| CN1595381A (zh) | 对于桥控制器的高速和灵活控制 | |
| JPH05211540A (ja) | モデム制御信号のためのマルチプレクス機構 | |
| EP1494125A1 (en) | Method and data structure for random access via a bus connection | |
| CN1573723A (zh) | 通过多端口串行的通信方法和装置 | |
| US6754720B1 (en) | Automatic addressing of expanders in I/O subsystem | |
| US20020002645A1 (en) | Electronic apparatus, system and method for controlling communication among devices coupled through different interfaces | |
| CN1127235C (zh) | 使用在集成电路中的存储器的总线接口及方法 | |
| CN1280703C (zh) | Ic卡、ic卡系统及数据处理装置 | |
| CN1461439A (zh) | 可切换模式的个人计算机卡和个人计算机卡输入输出控制装置 | |
| CN1424641A (zh) | 接口装置 | |
| US6446147B1 (en) | Wired-or connection in differential transmission environment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: California, USA Patentee after: Meguiar Consumer Products Group Co. Address before: California, USA Patentee before: Lexar Media, Inc. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190807 Address after: Idaho Patentee after: MICRON TECHNOLOGY, Inc. Address before: California, USA Patentee before: Meguiar Consumer Products Group Co. |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20080917 |