CN1440517A - 集成电路制造方法 - Google Patents

集成电路制造方法 Download PDF

Info

Publication number
CN1440517A
CN1440517A CN01812451A CN01812451A CN1440517A CN 1440517 A CN1440517 A CN 1440517A CN 01812451 A CN01812451 A CN 01812451A CN 01812451 A CN01812451 A CN 01812451A CN 1440517 A CN1440517 A CN 1440517A
Authority
CN
China
Prior art keywords
mask
resist film
photomask
light part
shading light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01812451A
Other languages
English (en)
Other versions
CN100334687C (zh
Inventor
长谷川升雄
冈田让二
田中稔彦
森和孝
宫崎浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1440517A publication Critical patent/CN1440517A/zh
Application granted granted Critical
Publication of CN100334687C publication Critical patent/CN100334687C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • G03F1/56—Organic absorbers, e.g. of photo-resists
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/707—Chucks, e.g. chucking or un-chucking operations or structural details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

为了缩短半导体集成电路器件的开发和制造周期，在用曝光工艺将集成电路图形转移到晶片上时，采用了一种光掩模PM1，除了由金属组成的遮光图形之外，它还部分地配备有由抗蚀剂膜组成的遮光图形3a。

Description

集成电路制造方法
技术领域
本发明涉及到半导体集成电路器件制造技术，更确切地说是涉及到能够有效地用于半导体集成电路器件制造工艺中的光刻的技术。
背景技术
在制造半导体集成电路器件的过程中，光刻技术被用作将精细图形转移到半导体晶片上的一种方法。在光刻技术中，主要使用投影曝光系统，将固定在投影曝光系统上的光掩模(以下简称“掩模”)的图形转移到半导体晶片(以下简称“晶片”)上，以便形成器件图形。
本发明人研究过的普通掩模的掩模图形，是借助于对例如制作在透明石英衬底上的铬(Cr)组成的遮光膜进行图形化而制作的。例如，以下面的方式来执行对遮光膜的图形化工作。首先，对电子束敏感的抗蚀剂被涂敷到遮光膜上，然后用电子束绘图仪将所需的图形绘制到对电子束敏感的抗蚀剂，随之以显影以形成所需形状的抗蚀剂图形。随后，以此抗蚀剂图形作为腐蚀掩模，用干法腐蚀或湿法腐蚀方法，对遮光膜进行图形化，随之以清除抗蚀剂图形，并接着清洗，以便在透明石英衬底上形成所需形状的遮光图形。
按照当前改善光刻分辨率的倾向，已经提出了各种各样的掩模结构。例如，在日本未经审查的专利申请No.Hei4(1992)-136854中，公开了一种采用半色调型相移掩模作为改善单个透明图形分辨率的方法的技术。根据其中公开的技术，单个透明图形的周围部分被制作成半透明，亦即，掩模的遮光部分被制作成半透明，然后在这种情况下，通过半透明部分的且灵敏度不高于光抗蚀剂灵敏度的非常少量的光的相位以及通过透明图形的光的相位被倒相。由于已经通过半透明膜的光相对于已经通过作为主图形的透明图形的光被倒相，故在边界部分发生相位反转，图形边界处的光强度趋近0。结果，已经通过透明图形的光的强度与图形边界处的光强度之间的比率变成比较大，从而得到反差比不采用半透明膜的技术更高的光强度分布。此半色调型相移掩模相当于这样一种掩模，其中先前的普通掩模的遮光掩模已经代之以半色调相移膜，并用与上述普通掩模制造工艺几乎相同的工艺来制造。
在日本未经审查的专利申请No.Hei5(1993)-289307中，公开了一种目的在于获得掩模制造工艺的简化和高精度的利用抗蚀剂膜来制作遮光膜的技术。其中公开的方法利用了普通的对电子束敏感的抗蚀剂或光敏抗蚀剂遮挡波长约为200nm或以下的真空紫外光的性质。根据此方法，无须采用遮光膜的腐蚀步骤以及抗蚀剂清除步骤，于是能够降低成本，改善尺寸精度，并减少缺陷。
在日本未经审查的专利申请No.Sho 55(1980)-22864中，公开了一种采用由金属膜和有机材料层组成的叠层形成的图形的光刻掩蔽技术。根据其中公开的技术，用来对玻璃衬底主表面上的铬层进行图形化的光抗蚀剂图形，被氩离子辐照，并从而被固定到铬层图形，从而改善了对曝光的遮挡作用。
在日本未经审查的专利申请No.Sho60(1985)-85525中，公开了一种技术，其中，光抗蚀剂被涂敷到具有待纠正的缺陷的掩模上，然后将聚焦的荷电粒子束辐照到要纠正掩模缺陷的细小区域，以便在此区域中形成不透明的碳膜。
而且，在日本未经审查的专利申请No.Sho54(1979)-83377中，公开了一种技术，其中，不透明的乳胶被埋置到光掩模的局部有缺陷部分中，以便实现图形修正。
发明内容
但本发明人已经发现，上述掩蔽技术涉及到下列问题。
无法快速地改变或修正掩模上的掩模图形。在半导体集成电路器件的制造工艺中，有时存在着为实现符合用户要求的指标的半导体芯片构造，为了满足用户在产品开发或制造中的要求，为了重写存储器信息，为了调整特性，或为了清除有缺陷的电路而改变或修正电路图形的情况。例如，在日本未经审查的专利申请No.Sho63(1988)-274156中，描述了在组合有ROM(只读存储器)的半导体集成电路器件的制造过程中，为了将信息写入到ROM中，应该频繁地改变布线。但在普通掩模中，在掩模设计的每一次改变或修正时，都要求提供掩模衬底以及铬膜的淀积和图形化，于是导致需要很长的时间来制造掩模。因此，为了开发或制造半导体集成电路器件，需要很长的时间和很多的人力。
而且，在上述公开用抗蚀剂膜来制作掩模遮光图形的技术的出版物中，没有发现有关在半导体集成电路器件制造工艺中实际使用掩模的问题和有关制造掩模的问题以及解决这些问题的措施。例如存在着下列问题。
首先，难以探测用来探测各种信息的预定图形，例如掩模对准记号、图形测量记号、以及产品评价记号。例如，在目前使用的掩模缺陷检查系统和曝光系统中，主要用卤光灯来对准掩模。因此，在将掩模固定到缺陷检查系统或曝光系统的情况下，若掩模上的探测记号由抗蚀剂膜图形组成，则由于抗蚀剂膜的光透射率高，无法得到高的反差，故难以探测图形。结果，就难以实现掩模与缺陷检查系统或曝光系统之间的对准，使得不可能以满意的方式实现检查和曝光。
第二，在将掩模装载到缺陷检查系统或曝光系统时，出现尘埃颗粒。在上述常规技术中，在将掩模装载到缺陷检查系统或曝光系统时，掩模的抗蚀剂膜与缺陷检查系统或曝光系统中的掩模固定元件(例如真空固定元件)直接接触，抗蚀剂膜因而破裂或碎裂，导致产生尘埃颗粒。这样产生的尘埃颗粒可能附着到缺陷检查系统或曝光系统中所用的透镜的表面上，或沾污工作室内部，或附着到半导体晶片的表面，这就可能引起图形检查精度或转移精度降低或诸如图形短路或断路之类的缺陷，导致半导体集成电路的可靠性和成品率降低。
第三，在将胶片固定到掩模上的情况下，若抗蚀剂膜出现在要固定胶片的部位，则不可能以满意的方式来固定胶片，胶片变得容易剥离，并在胶片剥离时产生尘埃颗粒。
本发明的目的是提供一种能够缩短改变或修正掩模的掩模图形所需的时间的技术。
本发明的另一目的是提供一种能够缩短半导体集成电路器件开发或制造周期的技术。
本发明的再一目的是提供一种能够改善掩模中信息探测能力的技术，其中使抗蚀剂膜能够起遮光膜的作用。
本发明的又一目的是提供一种能够抑制或防止在使用掩模的曝光工艺中产生尘埃颗粒的技术，其中使抗蚀剂膜能够起遮光膜的作用。
从下列的描述和附图中，本发明的上述和其它的目的以及新颖特点将变得显而易见。
下面将概述一下此处公开的典型发明。
在本发明的一种情况中，采用了借助于使用制作在掩模衬底主表面上的光掩模的曝光工艺将预定的图形转移到制作在半导体晶片主表面上的抗蚀剂膜的步骤，此光掩模具有由抗蚀剂膜组成的遮光部分和由金属组成的遮光部分。
在本发明的另一种情况中，由抗蚀剂膜组成的遮光部分被清除，并制作一个由抗蚀剂膜组成的新的遮光部分来代替，以便修正或改变遮光部分，然后执行前述的曝光过程。
在本发明的再一种情况中，沿掩模衬底主表面的外围部分，遮光部分由金属组成，且胶片被接触和固定到遮光部分上。
在本发明的又一种情况中，沿掩模衬底主表面的外围部分，遮光部分由金属组成，并在遮光部分中形成窗口，从而形成信息探测图形。
附图说明
图1(a)是根据本发明实施方案的光掩模的平面图，而图1(b)是沿图1(a)中A-A线的剖面图；
图2是说明图，示意地示出了当将预定图形绘制到光掩模上时的光掩模夹持方法；
图3(a)-3(c)是图1的光掩模在光掩模制造工艺中的剖面图；
图4曲线示出了典型电子束抗蚀剂膜的透射谱；
图5(a)-5(c)是剖面图，示出了图1的光掩模制造工艺的修正例子；
图6(a)-6(c)是剖面图，示出了图1的光掩模制造工艺的另一修正例子；
图7(a)和7(b)说明了使用图1的光掩模的半导体集成电路器件制造工艺，其中，7(a)是半导体晶片主要部分的平面图，而图7(b)是沿图7(a)中A-A线的剖面图；
图8(a)和8(b)说明了图7之后的步骤，其中，图8(a)是半导体晶片主要部分的平面图，而图8(b)是沿图8(a)中A-A线的剖面图；
图9(a)和9(b)说明了图8之后的步骤，其中，图9(a)是半导体晶片主要部分的平面图，而图9(b)是沿图9(a)中A-A线的剖面图；
图10是说明图，示出了本实施方案所用的缩小投影曝光系统的例子；
图11是采用图1光掩模的半导体集成电路器件一个具体制造步骤中的半导体晶片主要部分的剖面图；
图12是采用光掩模的一个具体制造步骤中的晶片主要部分的剖面图，此步骤在图11步骤之后；
图13是采用光掩模的一个具体制造步骤中的晶片主要部分的剖面图，此步骤在图12步骤之后；
图14是采用光掩模的一个具体制造步骤中的晶片主要部分的剖面图，此步骤在图13步骤之后；
图15(a)是图1的光掩模在由抗蚀剂膜组成的遮光图形的修正/改变步骤中的平面图，而图15(b)是沿图15(a)中A-A线的剖面图；
图16(a)和16(b)说明了图15之后的步骤，其中，图16(a)是图1的光掩模在由抗蚀剂膜组成的遮光图形的修正/改变步骤中的平面图，而图16(b)是沿图16(a)中A-A线的剖面图；
图17(a)是半导体晶片的平面图，示出了通过图16的光掩模转移的图形，而图17(b)是沿图17(a)中A-A线的剖面图；
图18是平面图，示出了在本实施方案的光掩模的开发和制造中能够有效地应用的半导体芯片的例子；
图19是平面图，示出了在本实施方案的光掩模的开发和制造中能够有效地应用的半导体芯片的另一例子；
图20是平面图，示出了在本实施方案的光掩模的开发和制造中能够有效地应用的半导体芯片的再一例子；
图21(a)是根据本发明另一实施方案的光掩模的平面图，而图21(b)是沿图21(a)中A-A线的剖面图；
图22(a)是图21的光掩模在由抗蚀剂膜组成的遮光图形的修正/改变步骤中的平面图，而图22(b)是沿图22(a)中A-A线的剖面图；
图23(a)是图21的光掩模在由抗蚀剂膜组成的遮光图形的修正/改变步骤中的平面图，而图23(b)和图23(a)中A-A线的剖面图；
图24(a)是根据本发明再一实施方案的光掩模的平面图，而图24(b)是沿图24(a)中A-A线的剖面图；
图25(a)是图24的光掩模在由抗蚀剂膜组成的遮光图形的修正/改变步骤中的平面图，而图25(b)是沿图25(a)中A-A线的剖面图；
图26(a)是图24的光掩模在由抗蚀剂膜组成的遮光图形的修正/改变步骤中的平面图，而图26(b)是沿图26(a)中A-A线的剖面图；
图27(a)是根据本发明又一实施方案的第一光掩模的平面图，而图27(b)是沿图27(a)中A-A线的剖面图；
图28(a)是用于图27所示实施方案中的第二光掩模的平面图，而图28(b)是沿图28(a)中A-A线的剖面图；
图29(a)是图28的光掩模在由抗蚀剂膜组成的遮光图形的修正/改变步骤中的平面图，而图29(b)是沿图29(a)中A-A线的剖面图；
图30(a)是图28的光掩模在由抗蚀剂膜组成的遮光图形的修正/改变步骤中的平面图，而图30(b)是沿图30(a)中A-A线的剖面图；
图31(a)是根据本发明又一实施方案的光掩模的剖面图，而图31(b)是图31(a)的光掩模的剖面图，示出了已经通过光掩模各个部分的曝光的倒相状态；
图32(a)是根据本发明另一实施方案的光掩模的剖面图，而图32(b)是图32(a)的光掩模的剖面图，示出了光掩模的制造步骤；
图33(a)是根据本发明另一实施方案的光掩模的剖面图，而图33(b)是图33(a)的光掩模的剖面图，示出了光掩模的制造步骤；
图34(a)-34(d)是根据本发明另一实施方案的光掩模的剖面图，示出了光掩模的制造步骤；
图35(a)是根据本发明又一实施方案的光掩模的剖面图，而图35(b)是图35(a)的光掩模的剖面图，示出了已经通过光掩模各个部分的曝光的倒相状态；
图36(a)-36(e)是图35的光掩模的剖面图，示出了光掩模的制造步骤；
图37(a)是根据本发明又一实施方案的光掩模的剖面图，而图37(b)是图37(a)的光掩模的剖面图，示出了已经通过光掩模各个部分的曝光的倒相状态；
图38是根据本发明又一实施方案的光掩模的剖面图；
图39是根据本发明又一实施方案的光掩模的剖面图；
图40(a)是根据本发明又一实施方案的光掩模的剖面图，而图40(b)是图40(a)的光掩模接受图形修正或改变时的剖面图；
图41(a)是根据本发明又一实施方案的光掩模的剖面图，而图41(b)是图41(a)的光掩模接受图形修正或改变时的剖面图；
图42(a)是根据本发明又一实施方案的光掩模的剖面图，而图42(b)是图42(a)的光掩模被装载到曝光系统上的说明图；
图43(a)是根据本发明又一实施方案的光掩模中的由金属组成的遮光图形与由抗蚀剂膜组成的遮光图形之间的连接的平面图，而图43(b)是沿图43(a)中A-A线的剖面图；
图44(a)是说明图，示出了根据本发明又一实施方案的光掩模中的由金属组成的遮光图形与由抗蚀剂膜组成的遮光图形之间位置偏移的出现；
图45(a)是根据本发明又一实施方案的光掩模中的由金属组成的遮光图形与由抗蚀剂膜组成的遮光图形之间的连接的平面图，而图45(b)是沿图45(a)中A-A线的剖面图；
图46(a)是说明图，示出了图45的光掩模中的由金属组成的遮光图形与由抗蚀剂膜组成的遮光图形之间位置偏移，图46(b)是已经用图46(a)的光掩模转移到半导体晶片上的图形的平面图，而图46(c)是沿图46(b)中A-A线的剖面图；
图47(a)和47(b)是半导体晶片主要部分的平面图，还示出了与图46(b)所示图形重叠的图形层，而图47(c)是沿图47(a)和47(b)中A-A线的剖面图；
图48(a)是根据本发明又一实施方案的光掩模中的由金属组成的遮光图形与由抗蚀剂膜组成的遮光图形之间的连接的平面图，而图48(b)是沿图48(a)中A-A线的剖面图；
图49(a)是已经用图48的光掩模转移到半导体晶片上的图形的平面图，而图49(b)是沿图49(a)中A-A线的剖面图；
图50(a)是根据本发明又一实施方案的光掩模中的由金属组成的遮光图形与由抗蚀剂膜组成的遮光图形之间的连接的平面图，而图50(b)是主要部分的剖面图，示出了在图50(a)的光掩模中分别由金属和抗蚀剂膜组成的遮光图形之间的位置偏移；
图51是根据本发明另一实施方案的半导体芯片的平面图；
图52(a)是图51的半导体芯片中基本单元的平面图，图52(b)是图52(a)主要部分的剖面图，而图52(c)是其上制作有布线层的图52(b)的半导体芯片主要部分的剖面图；
图53(a)是制作在图51的半导体芯片上的NAND电路的符号图，图53(b)是图53(a)的电路图，而图53(c)是主要部分的平面图，示出了图53(b)中的图形布局；
图54(a)和54(b)是根据本发明另一实施方案的光掩模主要部分的平面图，此光掩模在转移图53所示电路图形时被使用；
图55(a)是制作在图51的半导体芯片上的NOR电路的符号图，图55(b)是图55(a)的电路图，而图55(c)是主要部分的平面图，示出了图55(b)的图形布局；
图56(a)和56(b)是根据本发明另一实施方案的光掩模主要部分的平面图，此光掩模在转移图55所示电路图形时被使用；
图57(a)是掩模ROM主要部分的平面图，图57(b)是图57(a)的电路图，而图57(c)是沿图57(a)中A-A线的剖面图；
图58(a)是根据本发明另一实施方案的光掩模主要部分的平面图，此光掩模在将图形转移到半导体晶片上，以便借助于对图57的掩模ROM进行离子注入而写入数据时被使用，图58(b)是半导体晶片主要部分的平面图，示出了用图58(a)的光掩模转移的图形的位置，而图58(c)是半导体晶片的剖面图，示出了图58(a)中数据被写入的状态；
图59(a)是根据本发明另一实施方案的光掩模主要部分的平面图，此光掩模在将图形转移到半导体晶片上，以便借助于对图57的掩模ROM进行离子注入而写入数据时被使用，图59(b)是半导体晶片主要部分的平面图，示出了用图59(a)的光掩模转移的图形的位置，而图59(c)是半导体晶片的剖面图，示出了图59(a)中数据被写入的状态；
图60(a)是根据本发明另一实施方案的光掩模主要部分的平面图，此光掩模在将图形转移到半导体晶片上，以便借助于对图57的掩模ROM进行离子注入而写入数据时被使用，图60(b)是半导体晶片主要部分的平面图，示出了用光掩模转移的图形的位置，而图60(c)是半导体晶片的剖面图，示出了图60(a)中数据被写入的状态；
图61(a)是另一个ROM的主要部分的平面图，图61(b)是图61(a)的电路图，而图61(c)是沿图61(a)中A-A线的剖面图；
图62(a)是根据本发明另一实施方案的光掩模主要部分的平面图，此光掩模在将接触孔图形转移到半导体晶片上，以便将数据写入到图61的掩模ROM时被使用，图62(b)是半导体晶片主要部分的平面图，示出了用图62(a)的光掩模转移的图形的位置，图62(c)是图62(b)的电路图，而图62(d)是沿图62(b)中A-A线的剖面图；
图63(a)和(b)是半导体晶片主要部分的剖面图，用来解释如何形成图62所示的接触孔；
图64(a)是根据本发明另一实施方案的光掩模主要部分的平面图，此光掩模在将接触孔图形转移到半导体晶片上，以便将数据写入到图61的掩模ROM时被使用，图64(b)是半导体晶片主要部分的平面图，示出了用图64(a)的光掩模转移的图形的位置，图64(c)是图64(b)的电路图，而图64(d)是沿图64(b)中A-A线的剖面图；
图65(a)是根据本发明另一实施方案的光掩模主要部分的平面图，此光掩模在将接触孔图形转移到半导体晶片上，以便将数据写入到图61的掩模ROM时被使用，图65(b)是半导体晶片主要部分的平面图，示出了用图65(a)的光掩模转移的图形的位置，图65(c)是图65(b)的电路图，而图65(d)是沿图65(b)中A-A线的剖面图；
图66(a)是根据本发明另一实施方案的掩模ROM的主要部分的平面图，图66(b)是图66(a)的电路图，而图66(c)是沿图66(a)中A-A线的剖面图；
图67解释了如何调整根据本发明另一实施方案的半导体集成电路器件的特性；
图68解释了如何调整根据本发明另一实施方案的半导体集成电路器件的特性；
图69(a)是说明图，示意地示出了半导体晶片上的端子的图形，这些端子被示于图67或68中，而图69(b)是光掩模主要部分的平面图，此光掩模被用来转移图69(a)所示的图形；
图70(a)是说明图，示出了半导体晶片上的端子的图形，这些端子被示于图67或68中，而图70(b)是光掩模主要部分的平面图，此光掩模被用来转移图70(a)所示的图形；
图71示出了根据本发明另一实施方案的半导体集成电路器件的冗余结构；
图72(a)是说明图，示意地示出了半导体晶片上的端子的图形，这些端子被示于图71中，而图72(b)是用来转移图72(a)所示的图形的光掩模主要部分的平面图；
图73(a)是半导体晶片上的端子图形的说明图，这些端子被示于图71中，而图73(b)是用来转移图73(a)所示的图形的光掩模主要部分的平面图；
图74(a)-74(c)是说明图，示出了在根据本发明另一实施方案的半导体集成电路器件的制造工艺中所用的光掩模的连接过程中的一系列流程的例子；
图75是说明图，示出了根据本发明另一实施方案的半导体集成电路器件的制造工艺；
图76是说明图，示出了根据本发明另一实施方案的半导体集成电路器件的制造工艺；
图77是说明图，示出了根据本发明另一实施方案的半导体集成电路器件的制造工艺；
图78(a)是在根据本发明另一实施方案的半导体集成电路器件的制造工艺中半导体晶片主要部分的平面图，图78(b)和78(c)是半导体晶片主要部分的平面图，示出了转移到半导体晶片上的信息的描述例子，而图78(d)是沿图78(b)中A-A线的剖面图；而
图79(a)和79(b)是根据本发明另一实施方案的光掩模的主要部分的平面图，这些光掩模被用来转移图78(b)所示的信息。
具体实施方式
在详细描述本发明之前，先描述一下此处所用术语的意义。
1.掩模(光掩模)
一种其上制作有遮光图形和光相位改变图形的衬底。还包括制作有几倍于实际尺寸的图形的原版。“在衬底上”意味着包括衬底的上表面以及靠近衬底上表面的内部或上方区域(包括靠近衬底上表面的另一衬底上的结构)。“掩模的第一主表面”意味着制作前述遮光图形和光相位改变图形的表面，而“掩模的第二主表面”意味着位于第一主表面相反侧上的表面。“普通掩模(二元掩模)”意味着衬底上制作有掩模图形的常规掩模，此掩模图形包含遮光图形和透光图形。
2.掩模的图形表面被分为下列各个区域：其中安排待要转移的集成电路图形的“集成电路图形区域”，作为被胶片覆盖的区域的“胶片覆盖区域”，作为集成电路图形区域之外的胶片覆盖区域的“集成电路图形外围区域”，作为不被胶片覆盖的外侧区域的“外围区域”，作为外围区域中制作光学图形的内侧区域的“外围内侧区域”，以及作为用于例如真空吸盘的其它外围区域的“外围外侧区域”。
3.关于掩模遮光材料，术语“金属”意味着铬、氧化铬、其它的金属、或它们的化合物，更广义地说是一种包括金属元素的单体、化合物、复合物等且具有遮光作用。
4.术语“遮光区域”、“遮光膜”、以及“遮光图形”，意味着其光学特性允许辐照到有关区域的曝光的40％以下，通常为百分之几到30％以下从中通过。另一方面，术语“透明”、“透明膜”、“透光区域”、以及“透光图形”，意味着其光学特性允许辐照到有关区域的曝光的60％以上，通常不小于90％从中通过。术语“遮光部分”被用作由金属或抗蚀剂膜组成的遮光区域、遮光膜、以及遮光图形的通用概念。
5.半色调掩模
一种具有半色调相移器的相移掩模，其中兼用作相移器和遮光膜的半色调膜的透射率大于1％而小于40％，且与无半色调膜部分相比的相移量为使光的相位反转。
6.Levenson型相移掩模(一种变通的相移掩模)
一种相移掩模，它引起被遮光区域分隔开的相邻窗口的相位互相被倒相，以借助于得到的干涉作用而获得清晰的图象为目的。
7.常规照明
表示一种具有相对均匀的光强分布的未被修正的照明。
8.修正的照明
表示一种中心部分的亮度被降低了的照明，包括倾斜照明、局部照明、诸如四极照明和五极照明之类的多极照明、以及采用光瞳过滤器的等效超分辨率技术。
9.分辨率
可以利用投影透镜的NA(数值光圈)和曝光波长λ的标准来表示图形尺寸。在利用不同波长和不同NA的情况下，倘若由于表示为D＝K2×λ/(NA)2的焦深D不同，由于分辨率R表示为R＝K1×λ/NA，故可以进行转换。
10.在半导体领域中，紫外线被如下分类。波长短于大约400nm而不短于大约50nm的是紫外线，不短于300nm的是近紫外线，不短于200nm的是远紫外线，而短于200nm的是真空紫外线。本发明的主要实施方案主要涉及到波长短于200nm的真空紫外线区域，但不言而喻，若进行参照下列实施方案所述的修正，则本发明也可应用于采用KrF准分子激光器的短于250nm而不短于200nm的远紫外线区域。而且，即使对于波长短于100nm而不短于50nm的紫外线的短波长区域，本发明的原理也是可适用的。
11.扫描曝光
一种曝光方法，其中精细的狭缝状曝光带沿垂直于狭缝纵向的方向相对于半导体晶片和光掩模(或原版，此处所指的“光掩模”意味着一种广泛的概念，包括原版)连续地相对运动(扫描)(可以倾斜地运动)，从而将光掩模上的电路图形转移到半导体晶片所希望的部分上。
12.步进扫描曝光
由上述扫描曝光与步进曝光组合的一种方法，以便将晶片上待要曝光的整个部分暴露于光，相当于扫描曝光的一种更具体的情况。
13.术语“半导体集成电路晶片(半导体集成电路衬底)”或“晶片(半导体衬底)”意味着硅单晶衬底(通常是平坦的圆形)、蓝宝石衬底、玻璃衬底、其它的绝缘或半绝缘衬底、半导体衬底、或它们的复合衬底。
14.术语“器件表面”意味着其上用光刻方法制作对应于多个芯片区域的器件图形的晶片的主表面。
15.掩蔽层
通常表示抗蚀剂膜，但也可以包括无机掩模和非光敏有机掩模。
16.转移图形
一种通过掩模转移到晶片上的图形，更具体地说，表示前述的光抗蚀剂图形以及用光抗蚀剂图形作为掩模而实际形成在晶片上的图形。
17.抗蚀剂图形
表示借助于用光刻技术对光敏有机膜进行图形化而得到的膜图形。在此图形中包括有关部分内没有任何窗口的纯抗蚀剂膜。
18.孔图形
诸如接触孔或通道孔图形之类的精细图形，其二维尺寸等于或小于晶片上的曝光波长。在掩模上孔图形通常呈现正方形形状或矩形或接近正方形的八角形形状，但在晶片上，很多情况下孔图形呈现圆形形状。
19.线条图形
沿预定方向延伸的带状图形。
20.定制电路图形
构成其设计根据用户要求而改变的电路的图形，诸如定制I/O电路或定制逻辑电路。
21.冗余电路图形
构成用来替换制作在有缺陷图形的集成电路上的备用电路的电路图形。
在下列各个实施方案中，如有需要，为方便起见，将分为多个节或实施方案，但除非另有规定，它们并非互不相干，而是互为部分或全部修正或细节和补充解释。
在下列各个实施方案中，当涉及到元件的数目(包括件数、数值、量、以及范围)时，对这种特定的数目没有限制，而是大于或小于此特定数目的数目都可以，除非另有规定，以及除了对特定数目基本上明显地作出了限制的情况外。
而且，不言自明，在下列各个实施方案中，其组成部分(包括组成步骤)不总是关键的，除非另有规定，以及除了基本上明显地认为关键的情况外。
同样，在下列各个实施方案中，当涉及到组成部分的形状和位置关系时，也包括那些基本上相似或接近相似于这种形状和位置关系的，除非另有规定，以及除了基本上明显地被认为不同的情况外。对于前述的数值和范围也是如此。
此处所指术语“半导体集成电路器件”意味着不仅包括制造在诸如硅或蓝宝石晶片这样的半导体或绝缘体衬底上的，而且包括制造在诸如TFT(薄膜晶体管)和STN(超扭曲向列相)液晶之类的其它绝缘衬底上的。
在用来说明下列各个实施方案的所有附图中，用相似的参考号来表示具有相同功能的部分，且其解释从略。
在用于下列各个实施方案的附图中，即使在平面图中，为了更容易看到，也可以对遮光图形或相移图形加阴影。
而且，在下列各个实施方案中，MISFET(金属绝缘体半导体场效应晶体管)、p沟道MISFET、以及n沟道MISFET，将分别缩写为MIS、pMIS、以及nMIS。
下面参照附图来详细描述本发明的实施方案。
(实施方案1)
图1(a)是根据本发明实施方案的光掩模的平面图，而图1(b)是沿图1(a)中A-A线的剖面图，光掩模固定在预定的装置上。
PM1所示的本实施方案的掩模是一种原版，通过缩小投影系统，用来将例如1-10倍于实际尺寸的集成电路图形的原形聚焦并转移到晶片上。所示的掩模被用于半导体芯片的外围部分用作遮光部分并用正型抗蚀剂膜将线条图形制作在晶片上的情况。
例如，用厚度约为6mm的平面正方形透明人造石英玻璃片，制作掩模PM1的掩模衬底1。在掩模衬底主表面的中心形成平面矩形形状的透光窗口区，掩模衬底1的主表面暴露于它。此透光窗口区形成前述的集成电路图形区。在此透光窗口区中的掩模衬底1的主表面上安排遮光图形2a和3a，用来将集成电路图形转移到晶片上。在所示例子中，遮光图形2a和3a被转移成晶片上的线条图形。
在此实施方案中，遮光图形2a如普通掩模那样由金属组成，而位于集成电路图形区中有限区域RE(虚线所指区域)内的遮光图形3a由抗蚀剂膜组成。因此，如稍后要描述的那样，能够用比较简单的方法清除存在于区域RE(虚线所指区域)内的遮光图形3a。然后能够容易地在短时间内制作新的遮光图形3a。形成遮光图形3a的抗蚀剂膜具有吸收曝光，例如吸收KrF准分子激光束(波长为248nm)、ArF准分子激光束(波长为193nm)、或F2激光束(波长为157nm)的性质，并具有几乎等于由金属组成的遮光图形2a的遮光功能。至于抗蚀剂膜的结构，包括其材料，稍后将加以描述。至于用抗蚀剂膜制作遮光图形的技术，可在与本发明人提出的发明有关的日本专利申请No.Hei11(1999)-185221(1999年6月30日提交)中找到。
在掩模衬底1的主表面上，集成电路图形区的外侧外围被遮光图形2b覆盖。遮光图形2b被制作成平面框架形状，以便使该区域跨越在集成电路图形区外侧外围与掩模衬底1的外围之间。例如，遮光图形2b由与遮光图形2a相同的金属组成，并在与图形2a相同的图形制作步骤中制作。遮光图形2a和2b由例如铬或淀积在铬上的氧化铬组成，倘若遮光图形2a和2b的材料不局限于此，则可以采用各种其它的材料。例如，可以采用诸如钨、钼、或钛之类的难熔金属，或诸如氮化钨之类的氮化物，或诸如硅化钨(WSix)或硅化钼(MoSix)之类的难熔金属硅化物，或它们的叠层膜。在根据本实施方案的掩模PM1的情况下，有时存在着清除由抗蚀剂膜组成的遮光图形3a之后，清洗掩模衬底1并再次被使用的情况。因此，遮光图形2a和2b最好用抗剥离和抗研磨性优异的材料来制作。诸如钨之类的难熔金属在抗氧化、抗研磨、以及抗剥离的所有方面都是优异的，因而是遮光图形2a和2b的优选材料。
形成在遮光图形2b上的通常八角形的框架区域，代表前述胶片覆盖区。亦即，在所考虑的图中，示出了胶片PE通过胶片固定框PEf被键合到掩模PM1的掩模衬底1的主表面的情况。胶片PE是具有透明保护膜的组成部分，并与掩模衬底1的主表面或主表面和背面二者分隔预定距离，以便避免尘埃颗粒附着到掩模PM1。在考虑淀积在保护膜表面上的尘埃颗粒及其到晶片上的可转移性的情况下来设计此预定距离。
胶片固定框PEf的底部被键合和固定成与掩模PM1的遮光图形2b直接接触，从而能够防止胶片固定框PEf剥离。若抗蚀剂膜被制作在胶片固定框PEf的安装部分处，则抗蚀剂膜在安装或移走胶片PE时会剥离，并引起尘埃颗粒产生。借助于将胶片固定框PEf与遮光图形2b直接键合，能够防止尘埃颗粒的产生。
在胶片覆盖区中，除去集成电路图形区之外的区域，表示集成电路外围区，其中制作记号图形4a，用来探测掩模PM1上的位置信息。记号图形4a是为了在用电子束绘图仪将预定图形绘制在掩模上时，直接从同一个掩模探测掩模PM1上的信息的。更具体地说，在用电子束绘图仪将预定集成电路图形图形绘制在掩模PM1的集成电路图形区中时，掩模PM1的记号图形4a以每几秒一次的速率被读出，并在修正(调整)图形绘制电子束要辐射到的位置的同时，进行图形绘制。结果就能够用电子束绘图仪来改善图形绘制位置的精度。提供这种记号图形4a是为了例如下列理由。
在常规电子束绘图仪中，掩模的绘制过程在真空中进行。掩模以下面方式被夹持在真空中。如图2示意地所示，掩模PM1或其上装载有掩模PM1的掩模盒201被推向提供在掩模夹具200中的三点式销子200a，掩模夹具200被安装在电子束绘图仪的移动平台上，并用压销200b机械固定。在常规电子束绘图仪中，在绘制过程中，对位置探测记号图形200m进行多次探测，以便修正位置偏离，记号图形200m被固定到掩模夹具200，以便防止绘制过程中由电子束位置漂移引起的图形绘制位置的偏离。由于掩模夹具200(平台)上的PM1如上所述被机械地固定，故掩模夹具200中的记号图形200m与掩模PM1之间的相对位置关系应该是恒定的。但实际上，由于高速运动的平台的震动，在记号图形200m与掩模PM1之间就可能发生稍许位置偏离。结果，尽管在电子束绘图步骤中从记号图形200m读出了掩模PM1的位置，却仍然出现被绘制的图形的位置偏离。为了避免这种麻烦，位置修正记号图形4a被排列在掩模PM1本身上，以便从掩模本身直接探测掩模PM1的位置。这样做的结果，不仅能够修正被绘制的图形的位置偏离，而且能够修正掩模PM1停留时的偏离，致使能够减小图形排列误差。根据涉及到的图形位置是位于透光区中还是位于遮光区中，来构成记号图形4a，并从位置探测光束的反射状态或辐射的光来探测信息。采用来自电子束绘图仪的电子束的装置、采用来自激光记录器的激光束的装置、或任何其它适当的装置，可以被用作位置探测装置。确切地说，采用位置精度优异的位置探测装置是可取的。可以在掩模生产中制作公共遮光图形时，或在制造掩模胚时，形成记号图形4a。
图1中的胶片覆盖区外侧表示一个外围区，其中制作用来探测掩模PM1上的信息的记号图形4b。记号图形4b被用作例如掩模生产中所用的对准记号或校准记号。当掩模被固定到检查系统或曝光系统中的预定位置时，对准记号被用来探测光掩模PM1的位置，从而进行掩模PM1与检查系统或曝光系统之间的对准。校准记号被用来探测图形的不对准，还用来探测图形的形状和图形转移精度。
记号图形4b由透光图形组成。更具体地说，借助于清除遮光图形2b部分，使下方的透明掩模衬底1部分被暴露，而形成记号图形4b。因此，即使在使用用卤光灯之类来探测掩模PM1的位置的常规曝光系统的情况下，也能够获得已经通过各个记号图形4b的光的足够的反差，从而能够改善记号图形4b的识别能力。因此，能够容易地完成掩模PM1与曝光系统之间的高精度相对对准。根据本发明人进行的研究的结果，已经能够实现与使用常规掩模相同的对准。记号图形4a和4b不被转移到晶片上。
在本实施方案中，形成图形用的抗蚀剂膜不被制作在外围区域中。若这种抗蚀剂膜被制作在外围区域中，则由于掩模PM1被装载到检查系统或曝光系统时引入的机械冲击，此抗蚀剂膜可能剥离或破碎，产生尘埃颗粒。但根据本实施方案，由于抗蚀剂膜不存在于外围区域中，故能够防止抗蚀剂膜的剥离和破碎。实际上，能够防止出现诸如抗蚀剂膜剥离引起的尘埃颗粒产生之类的麻烦。
掩模PM1以系统的装载部分5与掩模的遮光图形2b直接接触的状态，被安装在检查系统或曝光系统中。图1(a)中的粗线框所示的区域5A表示装载部分5与之形成接触的区域。于是，即使当掩模PM1被装载到检查系统或曝光系统上时，由于在遮光图形2b上没有形成抗蚀剂膜，故也防止了由抗蚀剂膜剥离或破碎引起的尘埃颗粒的产生。由于构成遮光图形2b的金属硬，故也防止了金属剥离或破碎引起的尘埃颗粒的产生。所示的装载部分5各配备有真空吸盘机构。
接着，参照图3和4来描述图1所示掩模PM1的制造方法的例子。
首先，如图3(a)所示，提供了例如由厚度约为6mm的透明石英衬底制成的掩模衬底1。在此阶段，已经用相同于常规掩模的方法在掩模衬底1的主表面上制作了遮光图形2a和2b。亦即，借助于用例如溅射方法在掩模衬底1的主表面上淀积遮光能力优异的金属膜，随后用光刻技术和腐蚀技术对金属膜进行图形化，制作了遮光图形2a和2b。正型抗蚀剂膜被用作遮光图形2a和2b制作过程中用作腐蚀掩模的抗蚀剂膜。这是因为能够例如缩小电子束绘图的面积并能够缩短绘图时间。在用来形成遮光图形2a和2b的图形化之后，清除正型抗蚀剂膜。
随后，如图3(b)所示，例如用甩涂方法，将具有吸收曝光，例如吸收KrF准分子激光束、ArF准分子激光束、或F2激光束的性质的抗蚀剂膜3涂敷到掩模衬底1的整个主表面。抗蚀剂膜3对电子束是敏感的。在本实施方案中，酚醛树脂膜被形成为厚度例如为150nm。
接着，在用对准记号对准之后，如图3(c)所示，用与常规掩模制造工艺中所需图形制作方法相同的电子束绘图方法，制作抗蚀剂膜3的遮光图形3a。在此情况下，采用了抗电子束电加载的措施。而且，由于掩模PM1的外围部分用作与投影曝光系统形成接触的部分，故考虑了抗蚀剂膜3的清除问题，从而防止由机械冲击导致的抗蚀剂膜3剥离或破碎所引起的尘埃颗粒的产生。
所用的抗蚀剂膜3包含例如α-甲基苯乙烯和α-氯丙烯酸、酚醛树脂和苯醌二嗪农、酚醛树脂和聚甲基戊烯-1-砜的共聚物、或氯甲基聚苯乙烯作为主要组分。例如可以采用化学增强的抗蚀剂，它包含诸如聚乙烯酚醛树脂或酚醛树脂且抑制剂和酸发生剂都组合在树脂中的酚醛树脂之类的酚醛树脂。抗蚀剂3的材料必须对投影曝光系统中的光源发射的光具有遮光特性，并对图形绘图仪中的光源发射的光，例如电子束或波长为230nm或以上的光灵敏。对上述的材料没有限制，可以采用各种其它的材料。至于膜的厚度，也不限制为150nm，可以采用各种其它的膜厚度，只要满足上述条件即可。
图4示出了典型电子束抗蚀剂膜的透射谱。在多酚或酚醛树脂被制作成厚度约为100nm的膜的情况下，在例如波长为150-230nm下，透射率几乎为0。这种膜对例如波长为193nm的ArF准分子激光束和波长为157nm的F2激光束表现出另人满意的掩蔽作用。虽然已经描述了波长不大于200nm的真空紫外线，但对此没有限制。对于诸如波长为248nm的KrF准分子激光束之类的激光束，必须采用另一种掩模材料，或将吸收光的或遮光的材料加入到抗蚀剂膜中。在遮光图形3a已经由抗蚀剂膜制作之后，对抗蚀剂膜执行硬化工艺也是有效的，此工艺涉及到例如热处理或强紫外光的预辐照，其目的是改善抗辐照曝光的性能。
作为例子，负型抗蚀剂膜被用作抗蚀剂膜3。这是因为掩模PM1能够以Q-TAT(快速旋转时间)方式制造。更确切地说，若抗蚀剂膜能够被保留在集成电路图形区外侧，则抗蚀剂膜会引起先前所述的尘埃颗粒的产生，故必须清除外侧抗蚀剂膜。因此，若使用正型抗蚀剂膜，则电子束绘图也必须覆盖集成电路图形区外侧外围部分的大部分，这是很费时间的。与此相反，若使用负型抗蚀剂膜，则绘图覆盖掩模衬底1主表面的面积比较小的区域就足够了，从而能够减小绘图面积并缩短绘图时间。
现在参照图5和6来描述制造图1的掩模PM1的方法的另一例子。在制造上述常规掩模的情况下，若用来形成遮光图形的金属膜在用电子束绘图仪之类绘制用来形成遮光图形的抗蚀剂图形时被连接到地，则能够防止电子束绘图过程中产生的电子被电加载，故不必执行任何加工来防止这种电加载。但在制造根据本实施方案的掩模PM1的过程中，以及在用电子束绘图仪在抗蚀剂膜3上形成遮光图形时，由于掩模衬底1和抗蚀剂膜3都是绝缘体，故辐射的电子的逃逸被截断，从而被电加载，这可能对抗蚀剂图形(亦即遮光图形3a)的形成有不良影响。因此，例如用下列方法来制造掩模PM1。
首先，如图5(a)所示，透明导电膜7a被淀积在掩模衬底1的主表面上。例如ITO(氧化铟锡)膜可以被用作透明导电膜7a。对于透明导电膜7a不需要加工。随后，以相同于制造上述常规掩模的方法，在透明导电膜7a上制作遮光图形2a和2b。接着，如图5(b)所示，以相同于实施方案1中的方法，将抗蚀剂膜3涂敷到透明导电膜7a上。导电膜7a被电连接到地EA。然后，如上述例子那样，用电子束绘图仪将预定图形(遮光图形3a)绘制在抗蚀剂膜3上。在此情况下，辐射到掩模衬底1的电子能够通过透明导电膜7a逃逸到地EA，因而能够抑制或防止诸如抗蚀剂图形形状变坏和位置偏离之类的电加载所引起的麻烦。然后，对掩模衬底进行显影并清洗，以便制造图5(c)所示的掩模PM1。
为了与上述相同的目的，可以进行下列修正。首先，如图6(a)所示，提供已经制作有遮光图形2a和2b的掩模衬底1，随之以如图6(b)所示，将抗蚀剂膜3涂敷到掩模衬底的主表面上。随后，可溶解于水的导电有机膜7b被涂敷到抗蚀剂膜3上。作为例子，采用espacer(Showa Denko K.K.的产品)或aquasave(Mitsubishi Rayon公司的产品)作为可溶解于水的导电有机膜7b。然后，使可溶解于水的导电有机膜7b与地EA电连接在一起，进行电子束绘图工艺，以便绘制上述图形。在抗蚀剂膜3的显影过程中，可溶解于水的导电有机膜7b也被清除。以这种方式，能够防止电子束被电加载，并防止出现诸如反常图形形状和图形位置偏离之类的麻烦。这样就制造了图6(c)所示的掩模PM1。
在这样制造的掩模PM1中，将图形表面保留在诸如氮气(N2)气氛之类的惰性气体气氛中以便防止由抗蚀剂膜组成的遮光图形3a被氧化，也是有效的。用来形成遮光图形3a的抗蚀剂膜的图形绘制方法，不局限于上述电子束绘图方法，例如用波长为230nm或以上的紫外线(例如i线(波长为365nm))也能够完成图形绘制。本发明的重点在于直接采用抗蚀剂膜作为掩模(遮光图形)来提供实用的掩模结构。因此，可以使用其它被遮挡的波长以及其它抗蚀剂材料和掩模衬底材料。
利用使用掩模PM1的缩小投影曝光系统，图形被转移到图7所示的晶片8上。图7(a)是晶片8主要部分的平面图，而图7(b)是沿图7(a)中A-A线的剖面图。用作被投影的衬底的晶片8，由例如硅单晶组成，并在晶片的主表面上淀积有绝缘膜9a。导电膜10a被淀积在绝缘膜9a的整个上表面上。而且，厚度为300nm左右的对ArF敏感的普通正型抗蚀剂膜11a，被淀积在导电膜10a上。
作为例子，在缩小投影曝光系统中，采用了波长为193nm的ArF准分子激光束作为投影光、NA为0.68的投影透镜、以及相干性σ为0.7的光源。借助于探测掩模PM1的记号图形4b而进行缩小投影曝光系统与掩模PM1之间的对准。为了对准，采用了例如波长为633nm的氦-氖(He-Ne)激光束。在此情况下，由于能够取得已经通过掩模图形4b的光的足够的反差，故能够容易地高精度完成掩模PM1与曝光系统之间的相对对准。
然后，用常规曝光方法，将掩模PM1上的集成电路图形投影到晶片8的主表面上，随之以常规热处理和显影，以形成图8所示的抗蚀剂图形11a1。图8(a)是晶片8主要部分的平面图，而图8(b)是沿图8(a)中A-A线的剖面图。RE代表其上已经转移了由抗蚀剂膜组成的遮光图形3a的区域。然后，用抗蚀剂图形11a1作为腐蚀掩模，对导体膜10a进行腐蚀，以便形成图9所示的导体膜10a1。图9(a)是晶片8主要部分的平面图，而图9(b)是沿图9(a)中A-A线的剖面图。结果，得到了与用上述常规掩模大致相同的图形转移特性。例如，能够在0.4微米的焦深处形成0.19微米的线条和间隔。
图10示出了用于本曝光过程的缩小投影曝光系统的例子。从缩小投影曝光系统12的光源12a发射的曝光，通过蝇眼透镜12b、照明形状调节光圈12c、会聚透镜12d1和12d2、以及平面镜12e，被辐照到掩模PM1。作为曝光光源，采用了例如KrF准分子激光器、ArF准分子激光器、或F2激光器。掩模PM1以其主表面向下(向晶片8侧)被固定在缩小投影曝光系统12上，遮光图形2a和2b被制作在此主表面上。因此，曝光从掩模PM1的背面被辐照，绘制在掩模PM1上的掩模图形从而通过投影透镜12f被投影到作为样品衬底的晶片8上。正如可能的那样，胶片PE被提供在掩模PM1的主表面上。掩模PM1被真空吸引到受掩模位置控制装置12g控制的掩模平台12h的装载部分5，然后用位置探测装置12i对准，从而精确地实现其中心与投影透镜12f的光轴之间的对准。
晶片8被真空吸引到样品台12j上。样品台12j被置于Z平台12k上，Z平台12k又被置于XY平台12m上，Z平台12k可沿投影透镜12f的光轴方向，亦即Z轴方向移动。Z平台12k和XY平台12m分别被驱动装置12p1和12p2根据主控制系统12n提供的控制指令驱动，因而可以移动到所希望的曝光位置。利用激光测距仪12r，此位置被精确地监测为固定到Z平台12k的平面镜12q的位置。例如采用普通的卤光灯作为位置探测装置12i。亦即，不需要使用任何特别的光源作为位置探测装置12i(不需要引进新的技术或困难的技术)，而是可以使用常规的缩小投影曝光系统。因此，即使如本实施方案那样利用这样一种新颖的掩模PM1，也不用担心产生成本会提高。主控制系统12n被电连接到网络系统，使得能够遥控缩小投影系统12的状态。此曝光方法是例如步进和重复曝光方法，还是步进和扫描曝光方法，是可以任选的。
接着，参照图11-14，提供了下列有关本发明的技术想法被应用于具有双阱型CMIS(互补MIS)电路的半导体集成电路器件的制造工艺的情况的描述。
图11是制造工艺中晶片8主要部分的剖面图。晶片8由通常是例如平面圆形的薄片组成。构成晶片8的半导体衬底8s由例如n-型Si单晶组成，并在衬底8s上形成n阱NWL和p阱PWL。例如，磷(P)或砷(As)被引入到n阱NWL中，而硼被引入到p阱PWL中。
在半导体衬底8s的主表面上，根据LOCOS(硅的局部氧化)方法，用例如氧化硅膜制作用于隔离的场绝缘膜9b。隔离部分可以形成为沟槽。更具体地说，可以借助于在沿半导体衬底8s厚度方向挖出的沟槽中埋置绝缘膜来形成隔离部分。nMIS Qn和pMIS Qp二者被制作在由场绝缘膜9b环绕的有源区中。
nMIS Qn和pMIS Qp的栅绝缘膜9c，由例如用热氧化方法形成的例如氧化硅膜构成。借助于根据CVD方法淀积栅形成导体膜，nMISQn和pMIS Qp的栅电极10b被制作在晶片8的主表面上，导体膜由例如低阻多晶硅构成，然后用光刻技术，用缩小投影曝光系统12和掩模PM1以及常规腐蚀技术，对导体膜进行图形化。栅长度为例如0.18微米左右，虽然对此数值没有任何限制。
借助于根据例如离子注入方法，以栅电极10b作为掩模，将例如磷或砷引入到半导体衬底8s中，相对于相关的栅电极10b自对准地形成构成nMIS Qn的源或漏的半导体区13。同样，借助于根据离子注入方法，以栅电极10b作为掩模，将例如硼引入到半导体衬底8s中，相对于相关的栅电极10b自对准地形成构成pMIS Qp的源或漏的半导体区14。
但不局限于栅电极10b各由例如低阻多晶硅的单纯膜组成。可以作出各种改变。例如可以采用所谓多硅化物结构，其中，诸如硅化钨或硅化钴层之类的硅化物层被制作在低阻多晶硅膜上，或可以采用所谓多金属结构，其中，诸如钨膜之类的金属膜，通过诸如氮化钛或氮化钨膜之类的势垒导体膜，被制作在低阻多晶硅膜上。
首先，如图12所示，用例如CVD方法，在半导体衬底8s上淀积例如氧化硅膜的层间绝缘膜9d，然后用CVD方法在其上淀积多晶硅膜。随后，根据光刻技术，用缩小投影曝光系统12和掩模PM1以及常规腐蚀技术，对多晶硅膜进行图形化，然后将杂质引入到这样图形化了的多晶硅膜的预定区域中，以形成布线线条10c和电阻器10d。
然后，如图13所示，用例如涂敷方法，在半导体衬底8s上淀积例如由氧化硅膜构成的SOG(玻璃上甩涂)膜9e，然后，根据先刻技术，用缩小投影曝光系统12和掩模PM1以及常规腐蚀技术，在层间绝缘膜9d和SOG膜9e中形成接触孔15，致使半导体区13、14、以及布线线条10c部分地暴露。而且，用例如溅射方法，在半导体衬底8s上淀积例如由铝(Al)或铝合金组成的金属膜，再用光刻技术，用缩小投影曝光系统12和掩模PM1以及常规腐蚀技术，进行图形化，以形成第一层布线线条10e。随后，如第一层布线线条10e那样，形成第二层和其它层布线线条，以便制造半导体集成电路器件。此处，在上述各个光刻步骤中，形成了对应于各个待要形成的图形的掩模图形(遮光图形和透光图形)。
接着描述根据本发明的采用掩模PM1的半导体集成电路器件制造方法的应用例子。此处将参照部分修正或改变半导体集成电路器件的图形的方法。
在半导体集成电路器件的开发或制造阶段中，可能需要部分地修正或改变集成电路的图形。在这种情况下，利用常规掩模，新的掩模衬底被提供，金属膜被淀积在其上并被图形化。这样，修正和改变工作就比较麻烦，费力且费时。此外，若在这样制造的掩模中发现缺陷，虽然依赖于缺陷程度而有所不同，但此掩模一般是不可用的，故不得不报废此掩模，必须提供新的掩模衬底，并再从头制造掩模。为此，工作就成了浪费和不经济的。
另一方面，在采用根据本实施方案的掩模PM1的情况下，能够采取下列措施。首先，如在图15中那样，由图1中掩模PM1上的抗蚀剂膜组成的遮光图形3a被清除。图15(a)是清除遮光图形3a之后掩模PM1的平面图，而图15(b)是沿图15(a)中A-A线的剖面图。在掩模PM1上保留了由金属组成的遮光图形2a和2b，但区域RE中的遮光图形3a已经被清除，使区域RE能够用作透光区。
用可被热氨基有机溶剂或丙酮代替的有机溶剂n-甲基-2-吡咯烷酮，剥离掉由抗蚀剂膜组成的遮光图形3a。也可以采用四甲基氢氧化铵(TMAH)水溶液、臭氧硫酸、或含水过氧化氢与浓硫酸的混合液。当采用浓度约为5％的TMAH水溶液时，能够剥离抗蚀剂膜(遮光图形3a)而不浸湿金属(遮光图形2a和2b)，从而发现采用这种浓度的TMAH水溶液是优选的。
作为清除抗蚀剂膜(遮光图形3a)的另一种方法，也可以采用氧等离子体烧蚀方法。此方法在掩模PM1上的抗蚀剂膜(遮光图形3a)已经接受过硬化处理的情况下特别有效。这是因为已经接受过硬化处理的抗蚀剂膜(遮光图形3a)处于一种硬化状态，不可以被上述化学清除方法清除到满意的程度。
可以对遮光图形3a进行机械清除剥离。更具体地说，胶带被固定到其表面上形成遮光图形3a的掩模PM1的表面，然后除去以剥离遮光图形3a。在此情况下，几乎不使用任何有机溶剂，且不需要产生真空状态，故能够比较容易地在短时间内剥离遮光图形3a。
清除抗蚀剂膜(遮光图形3a)之后，接着清洗，以清除存在于掩模PM1表面上的尘埃颗粒。例如，为了清除而采用臭氧硫酸清洗和刷洗相结合的办法，但也可以采用任何其它的方法，只要所用的方法具有高的尘埃颗粒清除能力且不影响金属(遮光图形2a和2b)即可。
然后，如图16所示，形状与图1中区域RE所示遮光图形3a组不同的一组所希望的遮光图形3a，被制作在区域RE中。此遮光图形3a的制作方法与在掩模PM1制造方法中所述的相同，此处不再赘述。图17示出了已经用前述缩小投影曝光系统12(见图10)转移到晶片上的掩模PM1的这些图形。图17(a)是晶片8主要部分的平面图，而图17(b)是沿图17(a)中A-A线的剖面图。以这种方式，能够在区域RE中形成一组形状不同于图9所示的导体膜图形10a1。
于是，在考虑掩模PM1的情况下，作为掩模PM1的一部分的遮光图形3a就由抗蚀剂膜组成，故在发生相对于存在于部分掩模PM1(区域RE)中的图形的修正或改变的情况下，仅仅需要清除遮光图形3a，并以相同于半导体集成电路器件制造工艺中普遍采用的光刻的方式重新制作相似的图形。因此，能够以简单的方式在极短的时间内完成修正或改变。亦即，能够大幅度缩短掩模PM1的制造周期。因此，在半导体集成电路器件的开发或制造过程中采用掩模PM1，能够大幅度缩短半导体集成电路器件的开发或制造所需的时间。
在修正或改变掩模PM1的图形的过程中，不需要重新提供或重新制造掩模衬底1。此外，即使发现制造在掩模上的遮光图形3a有缺陷，清除遮光图形3a并再对掩模执行图形化也就足够了。因此，不仅能够大幅度减少掩模PM1的制造步骤数目，而且还能够大幅度减少掩模PM1制造中所需材料的数量，因此能够大幅度降低掩模PM1的制造成本。致使掩模PM1在半导体集成电路器件的开发或制造过程中的使用，使得能够大幅度降低电路器件的成本。
图18-20示出了可有效地应用本发明技术想法的半导体集成电路器件的半导体芯片8c1-8c3的例子。这些半导体芯片是切自晶片8的平面正方形半导体小片。在晶片上，阴影区表示遮光图形由抗蚀剂膜组成的区域。
在图18所示的半导体芯片8c1中，安排有诸如SRAM(静态随机存取存储器)、DRAM(动态随机存取存储器)、DSP(数字信号处理器)、微处理器、MPEG(运动图像专家组)、以及逻辑之类的电路区。由于逻辑容易根据用户的要求而改变，故用来形成逻辑电路区内的图形的掩模上的遮光图形，由抗蚀剂膜组成。更具体地说，用来形成逻辑电路区内的图形的掩模图形，由抗蚀剂膜(遮光图形3a)组成。用来形成其它电路区内的图形的掩模PM1上的遮光图形，由金属组成。
在图19所示的半导体芯片8c2中，安排有诸如PCI控制电路、I/F控制电路、MCU、程序ROM、数据RAM(例如SRAM)、以及定制逻辑电路之类的电路区。用来形成I/F控制电路、程序ROM、以及定制逻辑电路的掩模上的遮光图形，由抗蚀剂膜组成。更具体地说，在掩模PM1上提供了3个区域RE，用来形成I/F控制电路、程序ROM、以及定制逻辑电路的图形的掩模图形，分别由3个区域RE中的抗蚀剂膜(遮光图形3a)组成。用来形成其它电路区内的图形的掩模PM1上的遮光图形，由金属组成。这是因为在I/F控制电路中，在接口标准不同，例如IEEE1394、USB(万能串行总线)、SCSI(小型计算机系统接口)、AGP(加速图形端口)、Ether、以及纤维信道的情况下，出现不同的图形形状。而且，在程序ROM中，有重写程序的必要。此处能够给出一个例子，其中掩模上的遮光图形由抗蚀剂膜组成，用于ROM的各个部分(存储器单元)。而且，在定制逻辑电路中，存在着电路图形按用户要求改变的情况，典型如栅阵列或标准单元。
在图20所示的半导体芯片8c3中，安排有CPU(中央处理器)、存储器、应用逻辑电路、定制I/O(输入/输出)电路、模拟电路、以及定制逻辑电路。用来形成定制I/O电路和定制逻辑电路图形的掩模上的遮光图形，由抗蚀剂膜组成。更具体地说，提供了二个掩模PM1的区域RE，且用来形成定制I/O电路和定制逻辑电路图形的掩模图形，分别由二个区域RE中的抗蚀剂膜(遮光图形3a)组成。用来形成其它电路区内的图形的掩模PM1上的遮光图形，由金属组成。这是因为对于定制I/O电路，适用与上述I/F控制电路相同的理由。
(实施方案2)
在此实施方案2中，描述掩模的修正例子。其它方面与实施方案1相同。
在图21所示的掩模PM2中，半导体芯片的外围边界用作遮光部分，并用正型抗蚀剂膜在晶片上形成线条图形。图21(a)是掩模PM2的平面图，而图21(b)是沿图21(a)中A-A线的剖面图。
掩模PM2上集成电路图形区中的遮光图形2a和3a，与实施方案1中的相同。用掩模PM2转移到晶片上的图形也与图8和9所示的相同。在此实施方案2中，带状遮光图形2c由金属组成，沿着集成电路图形区外侧外围并环绕此区域。位于遮光图形2c外面的较大部分用作透光区，其遮光膜被清除。位于掩模PM2外围区域中的记号图形4a和4b，由金属性遮光图形组成。因此，能够获得足够的探测光反差，从而能够改善记号探测的灵敏度和精度。
用相同的金属材料，遮光图形2a和2c以及记号图形4a和4b在同一个图形化步骤中被制作。在这一掩模衬底1上制作遮光图形2a和2c以及记号图形4a和4b时，使用了负型抗蚀剂膜作为腐蚀掩模。这是因为能够按Q-TAT方式制造掩模PM2。更确切地说，若抗蚀剂膜能够保留在集成电路图形区外面，则如先前所述，会引起尘埃颗粒产生，故必须清除外面的抗蚀剂膜。在这方面，若采用正型抗蚀剂膜，则更大部分的集成电路图形区内侧和外侧外围必须接受电子束绘图，这就费时间。但若采用负型抗蚀剂膜，则对掩模衬底1主表面内面积比较小的遮光图形2a和2c以及记号图形4a和4b区域进行绘图就足够了，从而能够使绘图面积小且绘图时间短。
胶片PE的胶片固定框Pef的底部，以直接接触的方式与掩模衬底1键合。因此，如在实施方案1中那样，能够防止胶片固定框Pef剥离。曝光系统的装载部分5也采取与掩模衬底1直接接触的状态。因此，如在实施方案1中那样，能够抑制或防止抗蚀剂剥离引起的尘埃颗粒产生。
改变掩模PM2的遮光图形3的方法，也与实施方案1中的相同。下面参照图22和23来简要描述这一点。在图22和23中，(a)是掩模PM2的平面图，而(b)是沿(a)中A-A线的剖面图。
首先，如图22所示，以相同于实施方案1的方法清除掩模PM2的区域RE中的遮光图形3a。存在于元件转移区D1-D3中的遮光图形2a和2c由于是由金属组成的而能够保留下来。随后，如图23所示，以相同于实施方案1的方式，在掩模PM2的区域RE中，制作由抗蚀剂膜组成的形状不同于图21中的遮光图形3a。负型抗蚀剂被用作以上述方式形成遮光图形3a的抗蚀剂膜。
在如上构成的这一实施方案2中，同样获得了与实施方案1相同的效果。
(实施方案3)
在此实施方案3中，描述掩模的修正例子。其它方面与实施方案1相同。
根据实施方案3的掩模PM3，被用来在晶片上用负型抗蚀剂膜制作线条图形。图24(a)是掩模PM3的平面图，而图24(b)是沿图24(a)中A-A线的剖面图。
掩模PM3的掩模衬底1的主表面基本上被金属组成的遮光膜2d整个覆盖。遮光膜2d的材料与前述遮光图形2a-2c的相同。在位于掩模PM3的集成电路图形区内的元件形成区D1-D3中，部分遮光膜2d被清除，以形成透光图形16a。在位于集成电路图形区内的区域RE中，平面正方形形状中的遮光膜2d被部分地清除，以形成透光窗口区，而不被抗蚀剂膜组成的遮光膜3b覆盖。遮光膜3b被部分地清除，以形成透光图形16b。由抗蚀剂膜组成的遮光膜3b的外侧外围被部分地层叠在部分遮光膜2d上。遮光膜3b的抗蚀剂材料与实施方案1所述的遮光图形3a的相同。在所示例子中，透光图形16a和16b作为线条图形被转移到晶片上。亦即，透光图形16a和16b的图形被转移到晶片上。而且，掩模PM3的记号图形4a和4b如实施方案1那样被形成为透光图形。亦即，借助于清除部分遮光膜2d而被形成。因此，能够获得探测光的足够反差，从而能够改善记号探测的灵敏度和精度。
在掩模衬底1上的遮光膜2d的加工过程中(亦即在形成透光图形16a、区域RE中的透光窗口区、以及记号图形4a和4b的过程中)，采用了正型抗蚀剂膜。这是因为掩模PM3能够以Q-TAT方式被制作。更确切地说，若在上述加工中使用负型抗蚀剂膜，则集成电路图形区内外的更大部分必须接受电子束绘图，这需要很长的时间。
胶片PE的胶片固定框PEf的底部，以直接接触的方式与掩模衬底1上由金属组成的遮光膜2d键合。因此，如在实施方案1和2中那样，能够防止胶片固定框PEf剥离。曝光系统的装载部分5也采取与金属组成的遮光膜2d直接接触的状态。因此，如在实施方案1和2中那样，能够抑制或防止抗蚀剂剥离引起的尘埃颗粒产生。
改变掩模PM3的透光图形16b的方法，也与实施方案1和2中的相同。下面参照图25和26来简要描述这一点。在二个图中，(a)是掩模PM3的平面图，而(b)是沿(a)中A-A线的剖面图。
首先，如图25所示，以相同于实施方案1和2的方法清除图24所示的掩模PM3的区域RE中的由抗蚀剂膜组成的遮光膜3b，使区域RE中的透光窗口区16c暴露出来。此时，由金属组成的遮光膜2d能够被保留，故元件转移区D1-D3中的透光图形16a被保留在其图24所示的状态。透光窗口区16c被开成例如平面正方形形状，掩模衬底1的主表面从中暴露出来。
随后，用来形成遮光图形的抗蚀剂膜被涂敷到掩模PM3的主表面(形成有遮光膜2d的表面)上。采用负型抗蚀剂膜作为此抗蚀剂膜。这是因为掩模PM3能够以Q-TAT方式被制造。更确切地说，若采用正型抗蚀剂膜，则要求对集成电路图形内外都执行电子束绘图，这样就费时间。但利用负型抗蚀剂膜，能够减小绘图面积，并能够缩短绘图时间。然后，用例如电子束辐照抗蚀剂膜的遮光区形成部分，以便绘制图形，随之以显影，从而如图26所示，在区域RE中形成由于部分地清除膜3a而得到的遮光膜3b和透光图形16b。
在如上构成的此实施方案3中，也获得了与实施方案1和2相同的效果。
(实施方案4)
在本实施方案4中，描述有关本发明应用于所谓重叠曝光技术中的情况，其中，利用通过多个层叠的掩模进行曝光而在晶片上形成一个图形或一组图形。其它部分与实施方案1-3相同。
图27示出了用于本实施方案4的第一掩模PM41的例子。在掩模PM41的集成电路图形区中，制作例如平面反L形的透光窗口区16d。在透光窗口区16d中，制作金属的遮光图形2a，用来将集成电路图形转移到晶片上。所示的掩模PM41被用来将线条图形转移到晶片上。透光窗口区16d的周围部分大部分被延伸直到掩模衬底1外侧外围的金属遮光膜2e覆盖。区域RE也被遮光膜2e覆盖。至于用于第一掩模PM41的掩模图形4b和胶片，与实施方案3中的相同。
掩模PM41被用来转移由半导体集成电路器件中一组基本上不修正或改变的恒定形状的图形构成的电路图形(见图18-20)。遮光图形2a和遮光膜2e由相同的材料制成，但可以采用铬和氧化铬之外的材料作为它们的材料。这是因为掩模PM41以相同于普通类型掩模的方式被使用。更确切地说，由于不进行图形改变，故遮光图形2a和遮光膜2e具有普通类型掩模所要求的阻挡性就足够了。当然，掩模PM41的遮光部分(遮光图形和遮光膜)可以由抗蚀剂膜组成。
图28示出了用于本实施方案4的第二掩模PM42的例子。在掩模PM42的集成电路图形区内的区域RE中，制作例如平面正方形的透光窗口区16e。在透光窗口区16e中，用抗蚀剂膜形成遮光图形3a，以便将集成电路图形转移到晶片上。掩模PM42被用来将线条图形转移到晶片上。透光窗口区16e的周围部分大部分被延伸到掩模衬底1外侧外围的金属遮光膜2f覆盖。遮光膜2f由与实施方案1等所述的遮光图形2a相同的材料组成。用于第二掩模PM42的记号图形4b和胶片也与实施方案3中的相同。
第二掩模PM42被用来转移由半导体集成电路器件中一组接受修正或改变的图形构成的电路图形(见图18-20)。第二掩模PM42中的遮光图形3a如何修正或改变，也相同于实施方案1-3。现在参照图29和30来简要描述这一点，其中(a)是掩模PM42的平面图，而(b)是沿(a)中A-A线的剖面图。
首先，如图29所示，以相同于实施方案1-3的方式，清除图28所示的掩模PM2的区域RE中由抗蚀剂膜组成的遮光图形3a。此时，金属组成的遮光膜2f可以被保留。随后，用来形成遮光图形的抗蚀剂膜被涂敷到掩模PM42的主表面(由遮光膜2f形成的表面)上。负型抗蚀剂膜被用作此抗蚀剂膜。这是因为掩模PM42能够以Q-TAT的方式被制作。更确切地说，若抗蚀剂膜能够保留在集成电路图形区外面，则如先前所述会引起尘埃颗粒产生，故必须清除外面的抗蚀剂膜。因此，若此处采用正型抗蚀剂膜，则集成电路图形区外侧外围的更大部分也必须接受电子束绘图，这就费时间。与此相反，若采用负型抗蚀剂膜，则仅仅绘制掩模衬底1主表面内面积比较小的遮光图形3a区域就足够了，从而能够减小绘图面积，并能够缩短绘图时间。随后，例如将电子束辐照到抗蚀剂膜的遮光区形成部分，以绘制图形，随之以显影，以便形成区域RE中的遮光图形3a，此图形的形状不同于图28所示的遮光图形3a。当然，即使掩模PM41和PM42的所有遮光部分(遮光图形和遮光膜)都由铬之类的金属组成，也仅仅要求改变掩模PM42，故能够在掩模生产过程中实现Q-TAT。
下面参照图7等来描述用这种第一和第二掩模PM41和PM42将图形转移到晶片上的方法的例子。
首先，如图7所示，借助于涂敷到形成在晶片8上的导体膜10a上，来形成正型抗蚀剂膜11a，然后用图10所示的缩小投影曝光系统12，将图27所示的第一掩模PM41的掩模图形转移到抗蚀剂膜11a上。此时，曝光通过第一掩模PM41的透光窗口区16d，致使对应于抗蚀剂膜11a中的透光窗口区16d的区域被曝光。但由于第一掩模PM41的区域RE被遮光膜2e覆盖，故对应于抗蚀剂膜11a中的区域RE的区域不暴露于光。
随后，不用清除抗蚀剂膜11a，利用图10所示的缩小投影曝光系统12，将图28所示的第二掩模PM42的掩模图形转移到抗蚀剂膜11a上。在此情况下，与第一掩模PM41的情况相反，在抗蚀剂膜11a中，仅仅对应于第二掩模PM42的区域RE的区域被暴露于光。
然后，抗蚀剂膜11a被显影，从而在导体膜10a上形成反映第一和第二掩模PM41和PM42的抗蚀剂图形。然后，用此抗蚀剂图形作为腐蚀掩模，对导体膜10a进行腐蚀，以形成导体膜图形。若在半导体集成电路器件的开发或制造过程中必须修正或改变第二掩模PM42的区域RE，则可以用上述方式重新形成第二掩模PM42上的遮光图形3a。
这样，根据此实施方案4，除了实施方案1-3中得到的效果之外，还能够得到下列效果。
在很少需要修正或改变的遮光图形2a以及要求修正或改变的遮光图形3a二者被形成在同一个掩模中的情况下，则在图形修正或改变时，抗蚀剂膜(遮光图形3a)的剥离和清洗也被施加到没有修正或改变的作为精细图形的遮光图形2a，致使遮光图形2a可能被损坏或剥离。另一方面，在此实施方案4中，被分成用于转移很少接受修正或改变的图形的第一掩模PM41以及用于转移接受修正或改变的图形的第二掩模PM42，故在图形修正或改变时，抗蚀剂膜的剥离和清洗不被施加到很少接受修正或改变的精细遮光图形2a。此外，由于精细遮光图形2a不存在于第二掩模PM42中，故能够进行遮光图形3a的剥离或清洗，而不必关心遮光图形2a的损坏或剥离。因此能够改善掩模的寿命和可靠性。
(实施方案5)
此实施方案5描述掩模的修正例子，其中本发明被应用于半透明相移掩模(前述的半色调掩模)。
图31示出了此实施方案5的掩模PM5。用来转移集成电路图形的半色调图形3c，被制作在作为掩模PM5的集成电路图形区一部分的透光区中。半色调图形3c由形成实施方案1等所述的遮光图形3a的抗蚀剂膜3组成，但对曝光半透明，且其厚度被调整到用来使曝光倒相的厚度。在掩模衬底1中，半色调图形3c被制作成与遮光图形2a和2b齐平。
图31(b)示出了从本实施方案5的掩模PM5背面辐射的曝光的倒相状态。已经通过半色调图形3c的曝光相对于已经通过透明部分(透光区)的曝光，被180度倒相。亦即，二个曝光的相位相反。就相对于通过半色调图形3c之前的曝光的光强而言，半色调图形3c的透射率约为2-10％。因此，半色调图形3c基本上起遮光部分的作用，但在使被转移图形的边界部分清晰方面是有效的。半色调图形3c的加工和改变方法与实施方案1-4中的遮光图形3a的加工和改变方法相同。
在采用ArF准分子激光器作为曝光光源的情况下，用作掩模的抗蚀剂膜中的吸收大，故为了同时实现前述的大约2-10％的透射率以及相位反转，必须对形成半色调图形3c的抗蚀剂膜作适当的调整。另一方面，为了同时实现前述的大约2-10％的透射率以及相位反转，采用波长为157nm的F2激光束作为曝光光源是有利的。
在此实施方案5中，也获得了与实施方案1-4相同的效果。
(实施方案6)
此实施方案6描述了实施方案5的掩模的修正。
在前述实施方案5中，借助于调整半色调图形的厚度来设定相位差，故厚度必须被调整到预定范围之内。因此，有时出现难以设定通过抗蚀剂的半色调图形的光强的情况。
考虑到这一点，在此实施方案6中，不借助于仅仅调整抗蚀剂膜组成的半色调图形的膜厚度，而借助于调整膜厚度以及制作在掩模衬底中的各个沟槽的深度(亦即沟槽部分的掩模衬底厚度)二者，来设定光的相位差。结果，除了实施方案5中得到的效果之外，还能够得到下列效果。首先，能够方便通过半色调图形的光强的设定。其次，能够扩大组成半色调图形的材料的选择范围。
图32(a)示出了本实施方案6的掩模PM6的具体例子。在掩模PM6中，抗蚀剂膜的半色调图形3d由与用于前述实施方案5中的半色调图形3c的材料相同的材料制成，但其半透明膜比半色调图形3c更薄，并利用半色调图形3d的厚度以及制作在掩模衬底中的各个沟槽18部分中的掩模衬底1的厚度二者来实现透射光的倒相。
作为例子，用厚度约为50nm的酚醛树脂形成了半色调图形3d。结果，半色调图形3d的透射率变为5％。但透射率不局限于5％，而是可以作各种改变。例如，可以根据目的而在2-20％的范围内选择。在所考虑的例子中，相位反转约为90度。更具体地说，深度各约为90nm的沟槽18被制作在掩模衬底1中，以便使已经通过掩模PM6的曝光产生总共大约180度的相位反转。半色调图形3d的厚度不局限于上面所述，而是可以作各种改变，只要根据材料的折射率、曝光的波长等调整成引起相位反转即可。
例如可以按下列方式来制作这样构成的掩模PM6。首先，如在实施方案5中那样，如图32(b)所示，在掩模衬底1上制作遮光图形2a和2b以及半色调图形3d，然后，用图形2a、2b、以及3d作为腐蚀掩模，将从中暴露的掩模衬底1选择性地腐蚀掉仅仅前述深度，图32(a)所示的沟槽18从而相对于半色调图形3d自对准地被形成。在此实施方案6中，能够以这种方式制造透射率为5％的具有半色调图形3d的掩模PM6。在图32(a)所示的例子中，为了简化掩模制造工艺，记号图形4b区域中的掩模衬底1也在制作沟槽18时被腐蚀掉并从而被挖掘，但此区域中的掩模衬底部分可以原封不动留下而不被腐蚀掉。在掩模PM6中，如有需要，可在制作沟槽18之前进行半色调图形3d的修正或改变。
在此实施方案6中，也获得了与实施方案1-5相同的效果。
(实施方案7)
本实施方案7描述了实施方案5和6的掩模的修正。
在此实施方案7中，为了解决前述实施方案6的问题，不仅用半色调图形，而且借助于提供另一个与半色调图形平面重叠的膜，来调整曝光的相位。如在实施方案6中那样，这样做以后，能够容易地设定通过半色调图形的光强。还能够扩大组成半色调图形的材料的选择范围。
图33(a)示出了根据此实施方案7的掩模PM7的具体例子。在掩模PM7中，由例如氧化硅膜组成的透明相位调整膜19，被提供在与实施方案6相同的抗蚀剂膜的半色调图形3d和掩模衬底1之间，并借助于调整半色调图形3d和相位调整膜19的厚度而实现前述的相位反转。
例如以下列方式来形成这样构造的掩模PM7。首先，如图33(b)所示，用溅射、CVD(化学气相淀积)、或涂敷方法，在衬底1的主表面上制作例如由氧化硅膜构成的相位调整膜19。随后，以相同于实施方案5和6的方法，在其上制作遮光图形2a和2b以及半色调图形3d。然后，如上所述，单独用半色调图形3d，相位反转约为90度，故利用半色调图形3d以及遮光图形2a和2b作为腐蚀掩模，下方的相位调整膜19被挖掘大约90nm，以便提供总共大约180度的相位反转。在此情况下，掩模衬底1可以被用作腐蚀停止层。以这种方式来制造图33(a)所示的掩模PM7。在此实施方案7中，还能够制造透射率例如为5％的半色调掩模PM7。如在实施方案6中那样，半色调图形3d的厚度不局限于此。在本实施方案7中，为了简化掩模制造工艺，掩模图形4b区域内的相位调整膜19在其图形化过程中也被腐蚀掉，但此区域内的相位调整膜可以被原封不动地留下而不被清除。在此情况下，若有需要，最好在腐蚀相位调整膜19之前进行掩模PM7的半色调图形3d的修正或改变。
在此实施方案7中，也获得了与实施方案1-6相同的效果。
(实施方案8)
本实施方案8描述了实施方案5-7所述的掩模修正和制造方法。
下面参照图34来描述根据此实施方案8的制造掩模的方法的例子。
如图34(a)所示，用与实施方案1-7相同的方法，在掩模衬底1的主表面上制作遮光图形2a和2b以及掩模图形4b。随后，如图34(b)所示，用涂敷方法，在掩模衬底1的主表面上制作对曝光透明的抗蚀剂膜20，以便覆盖遮光图形2a和2b以及衬底主表面。而且，在其上制作诸如实施方案5中所用的具有遮光性质的抗蚀剂膜3作为薄的半透明膜。作为例子，呈现负型的PGMA24(聚环氧丙基异丁烯酸酯)被用作透明抗蚀剂膜20。作为例子，遮光抗蚀剂膜3由厚度约为50nm的呈现负型的酚醛树脂组成。然后，用电子束将所希望的集成电路图形绘制在抗蚀剂膜3上。此时还执行前述的抗静电处理。然后，如图34(c)所示，以常规方式对抗蚀剂膜3进行显影，以便由抗蚀剂膜形成半色调图形3e。
随后，如图34(d)所示，用常规方法对掩模衬底1的主表面进行曝光，致使从遮光半色调图形3e暴露的部分抗蚀剂膜20被暴露于光，随之以显影，以便以相对于半色调图形3e的自对准方式形成由抗蚀剂膜20构成的相位调整膜。以这种方法制造了掩模PM8。
在掩模PM8中，抗蚀剂膜20(相位调整膜)仅仅存在于各个半色调图形3e下方。借助于调整各个半色调图形3e和抗蚀剂膜20(相位调整膜)的厚度，来调整通过掩模PM8的曝光的相位。以这种方法，能够在已经通过半色调图形3e和抗蚀剂膜20(相位调整膜)的叠层图形区的光与仅仅已经通过掩模衬底1的光之间得到180度的相位反转。叠层图形区的透射率约为5％。亦即，如在实施方案6和7中那样，能够产生具有透射率为5％的半色调图形3e的掩模PM8。在此情况下，可以在抗蚀剂膜20图形化之后进行半色调图形3e的修正或改变。在进行图形改变的情况下，半色调图形3e和抗蚀剂膜20都被清除，并以涂敷抗蚀剂膜20为起点，再次开始制作工艺。
在此实施方案8中，也获得了与实施方案1-7相同的效果。
(实施方案9)
此实施方案9描述了一种掩模的修正例子，此掩模是普通半色调掩模与实施方案5-8中那样的采用抗蚀剂膜的半色调掩模的组合。
图35示出了根据此实施方案9的掩模PM9的具体例子。在掩模PM9中，诸如布线线条之类的线条图形通过半色调图形被转移到晶片上。更具体地说，MoSiOx或MoSiON的普通半色调图形21a以及实施方案5-8所述的抗蚀剂膜的半色调图形3c，被制作在掩模衬底1主表面上的集成电路图形区中。如在实施方案5-8中那样，半色调图形3c的膜厚度被设定为相位反转所要求的厚度，并满足所希望的遮光性能。因此，透射光的相位差不局限于180度，而是可以从各种数值中选择，包括540度和900度。
图35(b)示出了从掩模PM9背面辐射的曝光的相位反转情况。已经通过半色调图形3c和21a的曝光，相对于已经通过透明部分(透光区)的曝光的相位被反转180度。亦即，二个曝光的相位彼此相反。
下面参照图36来描述掩模PM9的制造方法的例子。
首先，如图36(a)所示，例如用溅射或CVD方法，在掩模衬底1的主表面上形成例如MoSiOx或MoSiON的半色调膜21。然后，用前述遮光膜的金属，用溅射方法在半色调膜21上淀积遮光膜2。随后，如图36(b)所示，根据常规的光刻技术和腐蚀技术，对遮光膜2和半色调膜21进行图形化，以便形成半色调图形21a、遮光图形2b、以及掩模图形4b。然后，如图36(c)所示，制作抗蚀剂膜22，以便覆盖其中制作半色调图形21的区域之外的其它区域中的遮光图形2b。然后，如图36(d)所示，用抗蚀剂膜22作为腐蚀掩模，清除从中暴露的遮光膜2，使半色调图形21a被暴露。然后，如图36(e)所示，用涂敷方法形成遮光掩模的抗蚀剂膜3，并将电子束辐照到预定位置，以形成图35所示的抗蚀剂膜3的半色调图形3c。半色调图形3c的修正或改变方法与实施方案1中的相同。
在此实施方案9中，也获得了与实施方案1-7相同的效果。
(实施方案10)
图10描述了一种掩模的修正例子，此掩模是变通相移掩模亦即Levenson型相移掩模与实施方案1-4中那样的采用抗蚀剂膜的遮光图形掩模的组合。
图37示出了根据此实施方案10的掩模PM10的具体例子，此掩模被用来将诸如布线线条之类的线条图形转移到晶片上。在掩模PM10的主表面上的集成电路图形区中，安排了Levenson型相移图形区(图37(a)左边)和实施方案1-4所述的抗蚀剂膜的遮光图形3a区(图37(a)右边)。
在Levenson型相移图形区中，安排了多个金属的遮光图形2a、在各个遮光图形2a二面上彼此邻接的透光图形16f、以及位于邻接的透光图形16f一面上的移相器22a。例如，移相器22a是沟槽移相器。可以采用其中各个沟槽沿横向的部分能够悬于遮光图形2a下部的上方的结构作为沟槽相移器的结构。根据这种结构，能够改善图形转移精度。图37(b)示出了从掩模PM10背面辐射的曝光的相位反转情况。已经通过相移器22a的曝光，相对于已经通过没有相移器22a的透光图形16f的曝光的相位，被反转180度。亦即，二个曝光的相位彼此相反。另一方面，遮光图形3a与实施方案1等的相同。因此，能够容易地完成遮光图形3a的修正和改变。
最好将掩模PM10应用于具有DRAM之类的存储器的半导体集成电路器件。在具有DRAM之类的存储器的半导体集成电路器件中，存储器单元区中的元件和布线线条正变得越来越精细。因此，在制作字线、数据线、或孔图形的过程中，有时出现除非采用Levenson型相移掩模，否则就不可能转移图形的情况。在存储器单元区之外的其它外围电路区和逻辑电路区中，没有必要使用Levenson型相移掩模，但有时存在着用户或产品指标要求外围电路和逻辑电路图形的各种改变的情况。掩模PM10能够满足这些要求。更确切地说，在存储器单元区一侧，能够转移精细的元件和布线线条图形，同时在存储器单元区之外的其它电路区中，能够满足在短时间内各种图形形状改变的灵活性。由于能够在制作相移器沟槽之后完成图形的修正和改变，故能够缩短掩模制造所需的时间。此外，在此实施方案10中，也能够获得与实施方案1-9相同的效果。
(实施方案11)
此实施方案11描述了一种掩模的修正例子，此掩模是常规Levenson型相移掩模与采用诸如实施方案1-9所述的抗蚀剂膜的遮光图形制造的Levenson型相移掩模的组合。
图38示出了根据此实施方案11的掩模PM11的具体例子，此掩模被用来将布线线条之类的线条图形转移到晶片上。在掩模PM11的主表面上的集成电路图形区中，安排有Levenson型相移图形区(图38的左边)以及由诸如实施方案1-4所述的抗蚀剂膜的遮光图形3a构成的Levenson型相移图形(图38的右边)。
左边的Levenson型相移图形区与实施方案10的相同，其解释从略。借助于对诸如光敏SOG膜之类的光敏透明膜进行图形化，在图38的右边制作相移器22b。并用图形化方法制作抗蚀剂膜的遮光图形3a，以便覆盖相移器22b的侧面及其附近。利用遮光图形3a来确定透光图形16g和透光图形16h，掩模衬底1的一部分主表面被暴露于透光图形16g，而相移器22b的一部分上表面被暴露于透光图形16h。已经通过相互邻接的透光图形16g和16h的光的相位，被彼此反转180度。
以下列方式来制造这样构成的掩模PM11。首先，以相同于普通掩模制造的方法，在掩模衬底1的主表面上制作金属的遮光图形2a和2b，然后用挖掘掩模衬底1主表面的预定部分的方法形成沟槽，以形成相移器22a。随后，用涂敷方法，在掩模衬底1主表面上形成例如光敏SOG膜，随之以根据光刻技术进行图形化，以形成相移器22b。然后，用涂敷方法，在掩模衬底1的主表面上制作用来形成遮光膜的前述抗蚀剂膜，并用光刻方法对其进行图形化，以形成遮光图形3a。
在此实施方案11中，也能够获得与实施方案1-9相同的效果。
(实施方案12)
此实施方案12描述了一种掩模的修正例子，此掩模是普通掩模与由实施方案11那样的由抗蚀剂膜的遮光图形构成的Levenson型相移掩模的组合。
图39示出了根据此实施方案12的掩模PM12的具体例子，此掩模被用来将布线线条之类的线条图形转移到晶片上。在掩模PM12主表面上的集成电路图形区中，安排有普通掩模的图形区(图39的左边)以及由实施方案11所述那样的抗蚀剂膜的遮光图形3a构成的Levenson型相移图形区(图39的右边)。掩模PM12的制造方法与实施方案11几乎相同，其不同在于不包括制作沟槽相移器22a的步骤。
在此实施方案12中，也能够获得与实施方案1-9相同的效果。
(实施方案13)
此实施方案13描述了一种掩模的修正例子。
在本实施方案的掩模中，如先前所述，由于掩模上的图形被清除，故金属制成的遮光图形需要具有一定程度的抗性。因此，在此实施方案13中，在金属制成的遮光图形的表面上制作一个保护膜。
图40(a)示出了根据此实施方案13的掩模PM13的具体例子。例如由氧化硅膜组成的薄的保护膜23，被制作在掩模衬底1上由金属组成的遮光图形2a和2b的表面上(更具体地说是在遮光图形2a和2b的上表面和侧面上)。因此，在掩模PM13的抗蚀剂膜(遮光图形3a)的剥离和清洗时，遮光图形2a和2b能够得到保护，从而改善遮光图形2a和2b的抗性。确切地说，当制作用来转移精细的集成电路图形的遮光图形2a时，此实施方案的结构，其中保护膜23覆盖着遮光图形2a的整个表面，在改善遮光图形2a的抗剥离性方面是优选的。在对遮光图形2a和2b进行图形化之后，用例如CVD或溅射方法来制作保护膜23。用图形化方法在保护膜23上形成抗蚀剂膜的遮光图形3a。图40(b)示出了遮光图形3a被清除的状态。为了形成新的遮光图形，用来形成遮光图形的抗蚀剂膜被涂敷，并以与实施方案1相同的方式，用例如电子束将图形绘制在其上。此结构可被应用于所有实施方案1-12。
在此实施方案13中，除了实施方案1-12得到的效果之外，还能够获得改善掩模PM13使用寿命的效果。
(实施方案14)
此实施方案14描述了前述实施方案13的一种修正。
图41(a)示出了根据本实施方案14的掩模PM14一个区域的具体例子。在此实施方案14中，保护膜23仅仅被涂敷到遮光图形2a和2b的上表面。在此情况下，借助于首先用溅射方法将遮光膜淀积在掩模衬底1上，然后用CVD或溅射方法淀积保护膜23，再对遮光膜进行图形化，与形成遮光图形2a和2b同时形成保护膜23。其它情况与实施方案13相同。图41(b)示出了遮光图形3a被清除的状态。在此情况下，也能够改善遮光图形2a和2b的抗性，因而能够改善掩模PM14的使用寿命。
(实施方案15)
此实施方案15描述了一种掩模的修正例子。
根据本发明人的研究，已经发现，首先在掩模衬底主表面上形成抗蚀剂膜的遮光图形，用来形成前述的集成电路图形和掩模图形，然后在掩模衬底主表面上形成透明保护膜以覆盖遮光图形，也是有效的。结果，能够改善由抗蚀剂膜组成的遮光图形的机械强度。此外，由于氧被保护膜隔离，故能够防止由抗蚀剂膜组成的遮光图形的膜质量发生变化。
图42示出了根据本实施方案15的这种掩模PM15的具体例子。在构成掩模PM15的掩模衬底的整个主表面上，用例如氧化硅膜或涂敷的硅化合物制作了保护膜24。在用氧化硅膜制作保护膜24的情况下，可以用溅射或CVD方法完成膜的制作，而在用涂敷的硅化合物的方法制作保护膜24的情况下，在涂敷之后，最好在例如100-200℃下进行热处理。
在此实施方案15中，保护膜24被淀积在掩模衬底1的整个主表面上，以便覆盖遮光图形2a、2b、以及3a。亦即，在掩模PM15固定到检查系统或曝光系统的情况下，掩模PM15的保护膜24与检查系统或曝光系统的装载部分形成接触。于是，如在实施方案1-14中那样，检查系统或曝光系统的装载部分不与抗蚀剂膜图形(遮光图形3a等)形成直接接触，故能够防止安装掩模引起的抗蚀剂膜剥离和破碎，因而能够防止产生尘埃颗粒。
(实施方案16)
在此实施方案16中，将描述有关金属的遮光图形和抗蚀剂膜的遮光图形二者被制作在掩模上时引发的问题以及解决这些问题的方法。
图43(a)是用来将多个邻接的线条图形转移到晶片上的掩模的主要部分的平面图。在同一个图中，示出了用于线条图形转移的金属的遮光图形2a与抗蚀剂膜的遮光图形3a之间的连接。图43(b)是沿图43(a)中A-A线的剖面图。
在所示的例子中，遮光图形2a和3a彼此重叠而没有位置偏离。但由于遮光图形2a和3a彼此分别地接受图形化，故不总是能够将二者排列成这样满意的对准状态。可能出现如图44(a)所示的沿图形宽度方向的位移。当出现这种图形位移时，就出现无法确保相邻图形之间所要求的间距d1的问题。而且，如图44(b)所示，即使在孤立的遮光图形2a和3a的重叠部分，各个图形也沿其宽度方向大幅度位移，使得不可能确保满意的连接状态。
因此，在本实施方案16的掩模PM16中，如图45所示，即使对于金属的遮光图形2a和抗蚀剂膜的遮光图形3a要被连接到一起的部分，若预定的条件被满足，则二个图形被彼此分开地排列。
图46(a)示出了在本实施方案16的掩模PM16中，金属的遮光图形2a和抗蚀剂膜的遮光图形3a彼此沿图形宽度方向位移的情况。图46(b)是平面图，示出了利用掩模PM16，将导体膜图形10a1制作在晶片8上的情况。图46(c)是沿图46(b)中A-A线的剖面图。相邻的导体膜图形10a1必须被连接到一起，因而如图47(a)-(c)所示，相邻的导体膜图形10a1通过上方的导体膜图形10f被连接到一起。图47(a)示出了相邻的导体膜图形10a1处于满意的相对位置关系的情况，图47(b)示出了二个图形彼此位移的情况，而图47(c)是沿图47(a)和(b)中A-A线的剖面图。相邻的导体膜图形10a1分别通过制作在绝缘膜9b中的通孔25被电连接到导体膜图形10f，因而被彼此电连接。
(实施方案17)
此实施方案17描述了解决前述实施方案16的问题的另一种方法。
根据此实施方案17，在金属的遮光图形和抗蚀剂膜的遮光图形二者或其中之一中，各个连接部分被制作成宽于其它图形部分。图48示出了其具体例子。图48(a)是掩模PM17主要部分的平面图，而图48(b)是沿图48(a)中A-A线的剖面图。在所示例子中，金属的遮光图形2a的端部宽于其它部分，且抗蚀剂膜的遮光图形3a的端部重叠金属的遮光图形2a的端部。这样做之后，即使在遮光图形2a与3a之间出现相对位置的稍许偏离，也能够确保二个图形足够的重叠量。图49示出了用掩模PM17转移的图形。通过金属的遮光图形2a转移的导体膜图形10a和通过抗蚀剂膜的遮光图形3a转移的导体膜图形10a1，按设计被连接到一起，虽然一个较宽的部分被形成在二个图形之间的连接中。图49(a)是晶片主要部分的平面图，而图49(b)是沿图49(a)中A-A线的剖面图。
作为另一种方法，二个遮光图形2a和3a的重叠量可以被设定为不小于图形对准精度的数值。
(实施方案18)
此实施方案18描述了前述实施方案17的一种修正。
根据此实施方案18，如图50所示，在本实施方案18的掩模PM中的金属的遮光图形2a和抗蚀剂膜的遮光图形3a二者中，各个连接部分被制作成的宽于其它部分。图50(a)示出了遮光图形2a和3a二者被排列成满意的对准状态的情况，而图50(b)示出了遮光图形2a和3a二者彼此沿其宽度方向位移的情况。在此情况下，即使遮光图形2a与3a二者的相对位置出现稍许的位置偏离，也能够确保二个图形足够的重叠量。此方法也可被用来转移相邻图形间距窄的图形，因为遮光图形2a与3a二者的端部的加厚量能够被做得小。
(实施方案19)
此实施方案19描述了本发明的技术想法被用来制造诸如栅阵列或标准单元的ASIC(专用集成电路)的情况。
图51示出了根据此实施方案19的半导体芯片8c4的结构例子。在半导体芯片8c4的主表面上，安排了存储器、IF控制器、CPU、定制逻辑电路、以及模拟区。沿半导体芯片8c4中这些电路的外侧外围，安排有多个I/O电路区26，其中排列输入和输出电路即I/O双向电路。而且，沿I/O电路区26的外侧外围按对应于I/O电路区26的关系安排键合焊点BP。
在这些电路中，I/F控制器和定制逻辑电路容易根据用户的要求接受修正或改变。因此，在本实施方案19中，涉及到的部分是栅阵列，且如上面实施方案1-18中解释的那样，用来转移此部分的掩模上的遮光图形由抗蚀剂膜组成，而用来转移其它电路区中的图形的掩模上的遮光图形由金属组成。
图52(a)是排列在IF控制器和定制逻辑电路中的基本单元BC的平面图，而图52(b)是图52(a)的剖面图。在制作IF控制器和定制逻辑电路的区域中，安排有多个基本单元BC，以便分散在整个表面(所谓SOG结构栅海)。例如，各个BC由2个nMIS Qn和2个pMIS Qp组成。栅电极10b由nMIS Qn和pMIS Qp共用，并被排列成跨越二个区域。电源线10VDD是高压(例如3.3V或1.8V)电源线，而电源线10VSS是低压(例如0V)电源线。电源线10VDD和10VSS被安排成跨越栅电极10b，并沿n阱NWL和p阱PWL延伸的方向延伸。在实施方案1中已经描述了nMIS Qn和pMIS Qp的垂直结构，此处不再赘述。
直至基本单元BS阶段的制造已经完成，并已经确定了直至此阶段的图形形状。因此，通过普通类型的掩模对基本单元BS进行图形化。借助于重叠各个布线层并安排接触孔和通孔而形成所需的电路。图52(c)是制作第一层布线10e、第二层布线10g、以及第三层布线10h之后的剖面图。第二层布线10g通过制作在层间绝缘膜9f中的通孔27a，被电连接到第一层布线10e。第三层布线10h通过制作在层间绝缘膜9g中的通孔27b，被电连接到第二层布线10g。第一层布线10e、第二层布线10g、和第三层布线10h的图形形状以及接触孔15和通孔27a、27b的安排，可以根据用户的要求而被改变，故为了形成其图形而采用了具有由抗蚀剂膜组成的遮光图形的掩模。
接着提供有关改变掩模上图形的例子的下列描述。
图53示出了采用上述基本单元BC制作的NAND电路ND。图53(a)是NAND电路ND的符号图，图53(b)是其电路图，而图53(c)是平面图，示出了其布局。此处所示的NAND电路ND具有二个输入I1和I2以及一个输出F。
如图53(c)所示，分别连接到输入I1和I2的布线线条10i，通过接触孔15a分别被电连接到栅电极10b。电源线10VDD通过接触孔15b和15c，被电连接到二个pMIS Qp的半导体区14。布线线条10j通过接触孔15d，被电连接到二个pMIS Qp共用的半导体区14。布线线条10j还通过接触孔15e，被电连接到一个nMIS Qn的半导体区13。而且，电源线10VSS通过接触孔15f，被电连接到一个nMIS Qn的半导体区13。虽然在图53中接触孔15a-15f被示为平面正方形形状，但实际上呈一般圆形形状。
图54(a)和(b)是用来转移NAND电路ND中所用接触孔和布线线条图形的掩模中的图形主要部分的平面图的例子。图54(a)和(b)所示的掩模是分立的掩模，因此用X和Y轴来使二者的位置关系清楚。
图54(a)示出了用来将图53(c)所示的接触孔15a-15f转移到晶片上的掩模PM19C的图形。用与实施方案1等所述遮光图形3a的材料相同的材料，来制作遮光膜3f。遮光膜3f被部分地清除，以便在多个位置中形成透光图形16g，这些图形16g各为平面正方形。透光图形16g被用来制作接触孔15a-15f。在将掩模上的图形转移到晶片上的过程中，在晶片上采用了正型抗蚀剂膜。
图54(b)示出了用来将图53(c)所示布线线条10i和10j以及电源线10VDD和10VSS转移到晶片上的掩模PM19L的图形。用与实施方案1等所述遮光图形3a的材料相同的材料，来制作遮光膜3g。遮光膜3g被部分地清除，以便在多个位置中形成透光图形16h。透光图形16h被用来制作布线线条10i和10j以及电源线10VDD和10VSS。在将掩模上的图形转移到晶片上的过程中，在晶片上采用了负型抗蚀剂膜。
图55示出了采用上述基本单元BC制作的2输入NOR电路NR。图55(a)是NOR电路NR的符号图，图55(b)是其电路图，而与55(c)是平面图，示出了其布局。下面描述一下与图53(c)的NAND电路结构不同的部分。
如图55(c)所示，电源线10VDD通过接触孔15b，被电连接到一个pMIS Qp的半导体区14。布线线条10k通过接触孔15g，被电连接到一个pMIS Qp的半导体区14。布线线条10k还通过接触孔15h，也被电连接到二个nMIS Qn共用的半导体区13。而且，电源线10VSS通过接触孔15f和15i，被电连接到二个nMIS Qn的半导体区13。同样，在图55中，接触孔15a、15b、15f、15g-15i被示为平面正方形形状，但实际上呈一般圆形形状。
图56(a)和(b)示出了用来转移NOR电路NR中的接触孔和布线线条图形的掩模中的图形主要部分的平面图的例子。图56(a)和(b)所示的掩模是分立的掩模，因此用X和Y轴来使二者的位置关系清楚。
图56(a)示出了用来将图55(c)所示的接触孔15a、15b、15f、15g-15i转移到晶片上的掩模PM19C的图形。用与实施方案1所述遮光图形3a的材料相同的材料，来制作遮光膜3h。遮光膜3h被部分地清除，以便在多个位置中形成透光图形16i，这些图形16i各为平面正方形。透光图形16i被用来制作接触孔15a、15b、15f、15g-15i。在将掩模上的图形转移到晶片上的过程中，在晶片上采用了正型抗蚀剂膜。
图56(b)示出了用来将图55(c)所示布线线条10i和10k以及电源线10VDD和10VSS转移到晶片上的掩模PM19L的图形。用与实施方案1等所述遮光图形3a的材料相同的材料，来制作遮光膜3i。遮光膜3i被部分地清除，以便在多个位置中形成透光图形16j，透光图形16j被用来制作布线线条10i和10k以及电源线10VDD和10VSS。在将掩模上的图形转移到晶片上的过程中，在晶片上采用了负型抗蚀剂膜。
可以用与实施方案1等相同的方法，来完成图54和56所示掩模PM19C和PM19L上图形的改变。例如，借助于首先清除图56所示掩模PM19C上的遮光膜3f，然后将用来形成遮光膜的抗蚀剂膜重新涂敷到掩模衬底上，再用电子束或紫外线绘制NOR电路的图形，以形成图56所示掩模PM19C的遮光膜3h和透光图形16i，图54所示掩模PM19C的NAND电路图形能够被改变成图56所示的掩模PM19C的NOR电路图形。亦即，能够在短时间内容易地完成从NAND电路到NOR电路的图形改变，反之亦然。因此，能够大幅度缩短使用掩模的半导体集成电路器件开发和制造所需的时间。此外，由于能够降低材料成本和工艺成本，故有可能大幅度降低得到的半导体集成电路器件的成本。因此，即使在小批量生产半导体集成电路器件的情况下，也能够获得成本的降低。
这样，在本实施方案19中，也能够获得与实施方案1等相同的效果。
(实施方案20)
在此实施方案20中，将描述本发明的技术想法被用来制造掩模ROM的情况。
在掩模ROM中，由于掩模ROM由采用一个存储器单元的MIS构成，故能够实现大容量存储器。此外，由于不需要写入操作，故能够使整个电路结构简单。但由于存储器内容根据用户要求而改变，故TAT变得比其它ROM(例如EEPROM(电可擦可编程只读存储器))中的更长。而且，要求为用户的各种ROM码制造不同的掩模，这样就在小批量生产中引起成本上升的问题。在此实施方案20中，考虑到这些问题，根据上述基础数据并采用使用前述抗蚀剂膜的遮光图形的掩模来转移用来改变存储器单元区的各种图形，以便改变存储器内容。至于用来转移掩模上存储器单元区以外的其它区域中的图形的图形，用金属的遮光图形来制作。当然，可以用抗蚀剂膜的遮光图形来制作所有的集成电路图形。
图57示出了掩模ROM的基础数据，其中，(a)是平面图，示出了存储器单元区的布局，(b)是其电路图，而(c)是沿(a)中A-A线的剖面图。所示的掩模ROM是一种离子注入程序型掩模ROM。数据线10m通过接触孔15j，被电连接到半导体区13。栅电极10b由字线WL部分组成。一个存储器单元由位于数据线10m与字线WL之间的交叉点附近的一个nMOS Qn组成。在此离子注入程序型掩模ROM中，根据杂质是否被引入到构成存储器单元的nMOS Qn的沟道区中，选择性地制造高阈值电压型nMOS Qn(高达即使在字线WL高电平下也不导电的程度)和低阈值电压型nMOS Qn(在字线WL高电平下导电)，并使之对应于信息“0”和“1”。为了转移基础数据的图形，采用了具有前述金属的遮光图形的掩模。当然，可以用抗蚀剂膜的遮光图形来制作数据基础图形。
接着，参照图58-60来描述在掩模ROM中信息重写方法的例子。在图58和59中，(a)是掩模主要部分的平面图，(b)是掩模ROM中的存储器单元区的布局平面图，示出了用来写存储器信息的图形，而(c)是在信息写入步骤中沿图57(a)中A-A线的剖面图。
首先，在图58中，利用(a)所示的掩模PM20，(b)所示的窗口图形28a被形成在数据基础上，然后，如(c)所示，杂质被离子注入到从窗口图形28a暴露的半导体衬底8s中，以便对存储器写入信息。掩模PM20的遮光膜3j由与实施方案1所用的遮光图形3a的材料相同的抗蚀剂材料组成。部分遮光膜3j被清除，以形成平面正方形形状的透光图形16k。透光图形16k被用来形成晶片8上的抗蚀剂膜11b中的窗口图形28a。用正型抗蚀剂膜作为抗蚀剂膜11b。在制作栅电极10b(亦即字线WL)之前，进行写入信息的杂质引入步骤。若打算提高nMOSQn的阈值，可以用例如硼作为杂质，或若打算降低nMOS Qn的阈值，可以用磷或砷作为杂质。
在图59中，用(a)所示的掩模PM20，(b)所示的窗口图形28b和28c被制作在数据基础上，然后，如(c)所示，杂质被离子注入到从窗口28b和28c暴露的半导体衬底8s中，以便将信息写入存储器。用与实施方案1所述遮光图形3a相同的抗蚀剂材料来制作掩模PM20的遮光膜3k。遮光膜3k被部分地清除，以形成二个平面正方形形状的透光图形16m和16n。透光图形16m和16n被用来形成晶片8上抗蚀剂膜11b中的窗口图形28b和28c。
接着，在图60中，用(a)所示的掩模PM20，(b)所示的窗口图形28d被制作在数据基础上，然后，如(c)所示，杂质被离子注入到从窗口28d暴露的半导体衬底8s中，以便将信息写入存储器。用与实施方案1所述遮光图形3a相同的抗蚀剂材料来制作掩模PM20的遮光膜3m。一部分遮光膜3m被清除，以形成透光图形16p。透光图形16p被用来形成晶片8上抗蚀剂膜11b中的窗口图形28d。
在图58-60所示的掩模PM20中，可以用与实施方案1等相同的方法来完成图形的改变。例如，借助于首先清除图58中的掩模PM20上的遮光膜3j，然后将用来形成遮光膜的前述抗蚀剂膜重新涂敷到掩模衬底上，随后将电子束或紫外线辐照到抗蚀剂膜的预定位置，以形成图59所示的掩模PM20的遮光图形3k以及透光图形16m和16n，图58中掩模PM20的图形能够被改变为图59中掩模PM20的图形。用这种方法，能够有效地制造各种类型的掩模ROM，并能够大幅度减小TAT。而且，由于能够降低材料成本和工艺成本，故即使在小批量生产时，也能够大幅度降低掩模ROM的成本。
这样，在本实施方案20中，也能够获得与实施方案1等相同的效果。
(实施方案21)
此实施方案21是前述实施方案20的一种修正，描述了不同于使用实施方案20的掩模ROM的方法的信息写入方法。
图61示出了根据此实施方案21的掩模ROM的基础数据，其中(a)是平面图，示出了存储器单元区的布局，(b)是其电路图，而(c)是沿(a)中A-A线的剖面图。此实施方案的掩模ROM是接触孔程序型ROM，其中借助于调整用于半导体区13与数据线10m之间的连接的接触孔(图61(b)中虚线所指)来进行编程。此实施方案21的掩模也采用前述金属的遮光图形来转移基础数据图形。
接着，参照图62-65来描述使用掩模ROM的信息重写方法的例子。在图62、64、65中，(a)是掩模主要部分的平面图，(b)是掩模ROM中的存储器单元区的布局平面图，示出了用来将信息写入到存储器中的图形，(c)是其电路图，而(d)是沿(b)中A-A线的剖面图。
在图62中，首先，用(a)所示的掩模PM21，在数据基础上形成(b)所示的接触孔15k，然后，如(c)和(d)所示，预定nMIS Qn中的半导体区13和数据线10m被连接到一起，以便将信息写入存储器。
用与实施方案1所述遮光图形3a的材料相同的抗蚀剂材料，形成掩模PM21的遮光膜3p。遮光膜3p被部分地清除，以形成平面正方形形状的透光图形16m。透光图形16m被用来制作窗口图形，用以形成晶片8上抗蚀剂膜中的接触孔15k。接触孔15k的制作方法与实施方案1等中的相同。现在简单地描述一下这一点。首先，如图63(a)所示，正型抗蚀剂膜11被涂敷到绝缘膜9d上，随之以用图62的掩模PM21将图形转移到抗蚀剂膜11b上，随后显影，以形成窗口图形28e。然后，如图63(b)所示，用抗蚀剂膜11b作为腐蚀掩模，执行腐蚀，以便在绝缘膜9中形成接触孔15k，从而暴露部分半导体衬底8s。
接着，在图64中，用(a)所示的掩模PM21，在数据基础上形成(b)所示的二个接触孔15m和15n，然后，如(c)和(d)所示，预定nMIS Qn中的半导体区12和数据线10m被连接到一起，以便将信息写入存储器。用与实施方案1所述遮光图形3a的材料相同的抗蚀剂材料来形成掩模PM21的遮光膜3q。遮光膜3q被部分地清除，以形成平面正方形形状的透光窗口16q，透光图形16q被用来形成窗口图形，用以形成晶片8上的抗蚀剂膜中的接触孔15m和15n以及字线接触孔。接触孔15m和15n以及字线接触孔的制作方法与结合图63(a)和(b)所述的方法相同，不再赘述。
接着，在图65中，用(a)所示的掩模PM21，在数据基础上形成(b)所示的3个接触孔15k、15m、15n，然后，如(c)和(d)所示，预定nMISQn中的半导体区13和数据线10m被连接到一起，以便将信息写入存储器。用与实施方案1所述遮光图形3a的材料相同的抗蚀剂材料来形成掩模PM21的遮光膜3r。遮光膜3r被部分地清除，以形成平面正方形形状的透光图形16r。透光图形16r被用来形成晶片8上的抗蚀剂膜中的接触孔15k、15m、15n以及字线接触孔。接触孔15k、15m、15n以及字线接触孔的制作方法与结合图63(a)和(b)所述的方法相同，不再赘述。
在图62、64、65的掩模PM21中，可以用相同于实施方案1等的方法来完成图形的改变。例如，为了将图62所示的掩模PM21的图形改变成图64所示的PM21的图形，首先清除图62的掩模PM21上的遮光膜3q，然后，用来形成遮光膜的前述抗蚀剂膜被重新涂敷到掩模衬底上，并将电子束或紫外线辐照到抗蚀剂膜的预定位置，以形成图64所示掩模PM21的遮光膜3q和透光图形16q。如在实施方案20中那样，用这种方法，能够有效地制造各种类型的掩模ROM。此外，能够大幅度减小各种类型的掩模ROM的TAT。而且，由于能够降低材料成本和工艺成本，故即使在小批量生产时，也能够大幅度降低掩模ROM的成本。
这样，在本实施方案21中，也能够获得与实施方案1等相同的效果。
(实施方案22)
此实施方案22是前述实施方案20的一种修正，描述了结构不同于实施方案20的一种掩模ROM。
图66示出了此实施方案22的NAND型掩模ROM的一部分。构成存储器单元的多个nMIS Qn通过半导体区13被并联连接。采用离子注入方法作为编程方法。亦即，离子注入部分的nMIS Qn(存储器单元)成为耗尽型，而不离子注入的部分的nMIS Qn(存储器单元)成为增强型，分别对应于信息“0”和“1”。
在图66中，示出了杂质被引入到nMIS Qnd的沟道区中以提供耗尽型的例子。表示存储器信息写入图形的窗口图形28f，代表对nMISQnd进行编程(杂质离子注入)时所用的离子注入掩模的窗口图形。半导体区13VSS还具有低压(例如0V＝GND)电源线的功能。
在此实施方案22中，改变掩模上的图形的方法以及将杂质选择性地引入到晶片中用于编程的方法，与实施方案20中的相同，不再赘述。
在本实施方案22中，也能够获得与前述实施方案21相同的效果。
(实施方案23)
在此实施方案中，描述有关用具有前述抗蚀剂膜的遮光图形的掩模来调整半导体集成电路的特性的情况。
图67和68示出了在制作于晶片上并用来调整集成电路器件特性的半导体集成电路器件内实现的电路。
图67是采用串联连接的多个电阻器R1-Rn的用于特性调整的电路图。在此电路图中，利用连接器J1来改变连接到电路(例如半导体集成电路中的CPU)的端子Ta与连接到电阻器R1-Rn的端子Tb1-Tbn之间的连接状态，从而改变整个电路的电阻值。
图68是采用串联连接的多个电容器C1-Cn的用于特性调整的电路图。此处也利用连接器J1来改变连接到电路的端子Ta与连接到电容器C1-Cn的端子Tb1-Tbn之间的连接状态，从而改变整个电路的电容值。
例如，在半导体集成电路的开发阶段，有时存在着借助于如上所述不同地改变电阻或电容的数值来调整诸如信号时刻之类的半导体集成电路特性的情况。若在这种图形转移中采用普通的掩模，则如从图67和68的电路图所见，尽管改变部分(连接器J1)本身很小，也必须每次调整时重新制造掩模。因此，制造掩模要求很长的时间，半导体集成电路器件的开发周期因而拉长。而且，这种方法是浪费的，并引起材料成本和工艺成本都增加，其结果是半导体集成电路器件的成本增加。
因此，在本实施方案的掩模中，用来转移连接器J1的部分由抗蚀剂膜的遮光图形组成。图69(a)是制作在晶片上的端子Ta和Tb1-Tbn的示意平面图，端子Ta不被连接到端子Tb1-Tbn中的任何一个。图69(b)示出了用来转移(a)所示的端子Ta和Tb1-Tbn的掩模PM23上的遮光图形2g。如实施方案1所述并用作基础数据的遮光图形2a那样，遮光图形2g由金属组成。例如，如在图70(a)中那样，若端子Ta和Tb1要被连接到一起，则借助于在对应于掩模PM23的掩模衬底1的主表面(其上制作金属的遮光图形2g的表面)上的端子Ta和Tb1二者的连接器J1的位置处制作抗蚀剂膜的遮光图形3s，能够满足这一要求。遮光图形3s的抗蚀剂材料以及此图形的制作和改变方法，相同于实施方案1。因此，能够在短时间内以低的成本容易地完成端子Ta与端子Tb1-Tbn之间的连接的改变。因此，能够大幅度缩短半导体集成电路器件开发所需的时间，并能够降低半导体集成电路器件的成本。
在此实施方案23中，也能够获得与实施方案1等相同的效果。
(实施方案24)
在本实施方案中，描述有关利用具有前述抗蚀剂膜的遮光图形的掩模，使半导体集成电路器件的逻辑电路冗余的技术。
图71示出了制作在晶片上的冗余电路。借助于改变连接器J2的连接方法，从而改变端子Tc1-Tc3中的连接方法，来达到冗余。INV代表倒相器电路。
即使在这种冗余电路结构中，若普通掩模被用来转移图形，则尽管改变的部分(连接器J2)本身很小，也必须为冗余而重新制造掩模。因此，制造掩模费时间，半导体集成电路器件的开发和制造周期因而拉长。此外，这种电路结构是浪费的，且材料成本和工艺成本二者都增加，致使增加半导体集成电路器件的成本。
因此，在本实施方案的掩模中，用来转移连接器J2的部分由抗蚀剂膜的遮光图形组成。图72(a)是制作在晶片上的端子Tc1-Tc3部分的示意平面图。在此图中，端子Tc2不被连接到端子Tc1或Tc3。图72(b)示出了制作在掩模PM24上的用来转移端子Tc1-Tc3并被用作基础数据的遮光图形2g。例如，如图73(a)所示，若端子Tc1和Tc2要被彼此连接，则借助于在对应于掩模PM24的掩模衬底1的主表面(其中制作金属的遮光图形2g的表面)上的端子Tc1和Tc2之间的连接器J2的位置处制作抗蚀剂膜的遮光图形3s，能够实现这一连接。遮光图形3s的抗蚀剂材料以及此图形的制作和改变方法，相同于实施方案1。因此，能够在短时间内以低的成本容易地改变端子Tc1-Tc3的连接。因此，能够大幅度缩短半导体集成电路开发和制造所需的时间，并能够降低半导体集成电路的成本。
在此实施方案24中，也能够获得与实施方案1相同的效果。
(实施方案25)
在本实施方案中，描述有关上述掩模制造工艺中和采用此掩模的半导体集成电路器件制造工艺中的一系列步骤的例子。
普通掩模制造工艺被分成其整个主表面上制作有例如铬的遮光膜和前述半透明膜(半色调膜)的衬底(掩模坯)的制造工艺以及用来在掩模胚上形成半导体集成电路制作图形的掩模制造工艺。有时存在着二者在不同的部门进行的情况。
根据本实施方案的掩模制造工艺被分成掩模胚制造工艺、沿掩模衬底外侧外围形成待要共用于各种投影曝光系统中的公共遮光图形并形成公共器件图形以形成集成电路图形的工艺、以及抗蚀剂图形制作工艺。有时存在着这些工艺在不同的部门或不同的公司进行的情况。
例如，图74(a)示出了用来形成公共遮光图形和公共器件图形的工艺。可以为各个半导体集成电路器件或根据曝光中所用的投影曝光系统来提供公共图形。首先，公共遮光图形(对应于图1的掩模PM1中的遮光图形2a和2b)(步骤100)。随后，进行检查，看是否有任何缺陷(步骤101)。若没有缺陷，则涉及到的掩模被储藏起来作为制作公共遮光图形和公共器件图形阶段完成的公共掩模(步骤102)。另一方面，若存在着缺陷，则进行修正等(步骤103)，然后储藏掩模(步骤102)。
这样，在本实施方案的掩模制造工艺中，在掩模制造过程中能够储藏掩模衬底，因而能够大幅度缩短半导体集成电路器件制造和开发所需的时间。在普通掩模的情况下，衬底无法在中间步骤中储藏，故从淀积遮光膜(掩模胚制造工艺)直至预定图形的图形化，必须作为一个整体工艺来进行。另一方面，在本实施方案中，已经经历直至公共遮光图形和公共器件图形制造工艺的掩模能够被储藏，故为了在半导体集成电路器件的开发和制造中制作具体的集成电路图形(器件图形)，涉及到的掩模的制造可以从掩模储藏阶段开始，这就能够缩短掩模的制造时间。因此，能够在短时间内结束制作集成电路图形的工艺。这样，如先前所述，本发明的技术想法特别适合于制造升级频率高的逻辑器件的掩模。在掩模处于图74(a)的阶段的情况下，即使在区域RE中发现诸如针孔之类的缺陷，由于区域RE中的金属膜被清除，也不出现问题。因此，能够缓和掩模胚的质量控制，从而能够大幅度改善掩模胚的成品率。
图74(b)示出了用公共掩模上的抗蚀剂膜来制作遮光图形的工艺。首先，以上述方式在公共掩模的集成电路图形区中制作用于器件制造的抗蚀剂膜的遮光图形(对应于图1的掩模PM1的遮光图形3a)(步骤104和105)。随后，对掩模衬底进行缺陷和尺寸检查(步骤106)。若掩模通过了这一检查，就完成了(步骤107)。另一方面，若在检查中光掩模被废弃，则清除抗蚀剂的遮光图形，并重新利用掩模(步骤108)。于是，在本实施方案中，能够重新利用公共掩模。在用于器件制造的遮光图形由金属膜组成的情况下，从确保掩模质量的观点看，难以清除此膜和重新利用掩模。另一方面，如在本实施方案中那样，清除抗蚀剂膜和重新利用掩模不费时间，并能够容易地完成而不损害掩模质量。因此，能够获得资源的有效利用。
图74(c)示出了一种工艺，其中，这样完成的掩模被用于制造半导体集成电路器件，且图形被转移到晶片上。在此工艺中，利用完成的掩模，集成电路图形被转移到晶片上(步骤109)。若掩模退化到不可使用的程度或若半导体集成电路器件部分发生改变，则掩模再次被送到抗蚀剂清除/重新制作步骤(步骤108)，以便重新利用作为公共掩模。
于是，根据本实施方案，从掩模的制造直至半导体集成电路器件的制造，掩模都能够被重新利用。因此，能够缩短半导体集成电路器件的开发和制造周期。此外，由于能够减少浪费的材料和步骤，故能够大幅度降低半导体集成电路器件的成本。
(实施方案26)
在此实施方案中，将参照使用掩模的上述半导体集成电路器件中的应用例子。
现在描述逐批进行剪裁的情况。更具体地说，大规模生产中的多批半导体集成电路器件的平均特性信息被反馈到下一批半导体集成电路器件的布线层制作步骤，以便修正布线，从而剪裁这些半导体集成电路器件的特性。利用具有抗蚀剂膜的遮光图形的掩模来进行这一布线修正。
图75示出了有关的流程。在元件制作步骤301中，预定的集成电路元件被制作在晶片上。在随后的布线层制作步骤(步骤302)中，布线线条被制作在晶片上，以形成集成电路。半导体集成电路器件的所有布线线条被制作，并在完成半导体集成电路器件的制造之后，晶片上的各个半导体集成电路器件的电学特性被测试(步骤303)。然后，这样制造的半导体集成电路器件的平均特性变化信息，被反馈到被测试批的下一批半导体集成电路器件的布线层制作步骤。根据这样反馈的信息，来改变用来形成掩模上布线线条的图形的尺寸和形状(步骤304)。具有前述实施方案所述的这种抗蚀剂膜的遮光图形的掩模，被用作掩模。采用此掩模，来制作随后一批半导体集成电路器件的布线层。用这种方式来逐批进行半导体集成电路器件的剪裁。
于是，能够在短时间内提供电学特性均匀且可靠性高的半导体集成电路器件。此外，在改变用于剪裁的掩模图形的过程中，能够省略浪费的材料和步骤，因而能够以低的成本提供高度可靠的半导体集成电路器件。
(实施方案27)
此实施方案描述前述实施方案26的一种修正。根据此实施方案，在布线层制作步骤中途，测试各个半导体集成电路器件的特性，且得到的信息被前馈到随后的布线制作步骤，以便调整半导体集成电路器件的特性。
图76示出了有关的流程。首先，在元件制作步骤(步骤301)之后，流程通过布线层制作步骤(步骤302a)，其中对晶片上的各个集成电路器件进行电学特性测试(步骤303)。然后，根据得到的有关半导体集成电路器件的特性信息，来改变待要用于随后最终布线层制作步骤(步骤302b)的用来形成掩模上布线的图形的尺寸和形状(步骤304)。最终布线层表示用来形成例如用作半导体芯片的外部端子的键合焊点或此前的布线层的层。具有前述实施方案所述的抗蚀剂膜的遮光图形的掩模，被用作掩模。采用此掩模，在晶片上制作了最终布线层图形。借助于这样剪裁半导体集成电路器件，能够获得与前述实施方案26相同的效果。
根据本发明的这一实施方案的技术想法是，在布线层制作步骤中，测试有关半导体集成电路器件的特性，然后将得到的特性信息送到随后的布线层制作步骤，并根据特性信息，用掩模来执行剪裁。涉及到的技术想法不局限于信息传输到最终布线层制作步骤。例如，可以将特性信息送到最终布线层制作步骤之外的任何其它布线层制作步骤，或可以送到多个布线层制作步骤。作为在例如晶片阶段进行密封步骤的所谓晶片封装技术，存在着一种具有在制作键合焊点之后再次进行布线的结构的技术。在这种布线层再次制作步骤中，可以传输特性信息，并可以根据特性信息，利用掩模来进行剪裁。
(实施方案28)
在此实施方案28中，下面参照用制作在掩模上的抗蚀剂膜的遮光图形将用户的信息写入在晶片上的情况。
在半导体集成电路器件制造工艺中，只要有可能，诸如用户姓名、编号、批号、制造年月日、型号、级别、以及版本之类的信息片，最好被写入在晶片部分中或半导体芯片中。这是因为这样做之后，能够看到得到的产品的电学特性以及图形改变的情况，并更容易进行特性测试和半导体集成电路分类。但利用普通掩模，写入非常详细的信息是办不到的，因为制造掩模费时间和成本。因此，在本实施方案中，利用前述抗蚀剂膜的遮光图形的掩模来转移用户的信息，从而能够在短时间内以低的成本将详细的用户信息转移在晶片上。
图77示出了半导体集成电路器件的制造工艺流程。在布线制作步骤302中，通过采用抗蚀剂膜的遮光图形的掩模，用户的信息被转移。在完成晶片(步骤303)时，用户的信息被光学读取并被使用，随之以组装步骤304和随后的最终测试(步骤305)。在此情况下，借助于自动地参照上述用户信息，符合涉及到的半导体集成电路器件的测试程序被自动识别，并进行电路工作测试。于是，能够执行更精确的测试。
图78(a)是晶片8主要部分的平面图。用户的信息被形成在半导体芯片8c(区域30a)中，或在位于相邻半导体芯片8c之间的切割区(区域30b)中。图78(b)和(c)示出了形成在区域30a或30b中的用户信息图形。图78(d)是沿图78(b)中A-A线的剖面图。在图78(b)中，多个导体膜图形10n被平行排列，以形成条形码。在图78(c)中，字符和数字由导体膜图形10p组成。与布线线条图形的制作同时，制作导体膜图形10n和10p。
图79示出了用来制作图78(b)所示导体膜图形10n的掩模的例子。图79(a)示出了用来形成用户信息的遮光图形3t由实施方案2的部分掩模PM2中的抗蚀剂膜组成的情况，此遮光图形3t在与制作遮光图形3a的步骤相同的步骤中，并用与图形3a相同的材料被制作。图79(b)示出了用来形成用户信息的透光图形16s被制作在实施方案3的部分掩模PM3中的情况，借助于清除部分遮光膜3u而形成此透光图形16s。遮光膜3u在与制作遮光膜3b的步骤相同的步骤中，并用与膜3b相同的材料制作。与制作遮光膜3b中的透光图形16b同时，制作遮光膜3u中的遮光图形16s。
可以采用这样一种结构，其中简单的电路图形由抗蚀剂的遮光图形组成，致使二进制信号“0”和“1”能够从制作在半导体芯片上的预定键合焊点(或封装之后的引线足)读出。利用这种结构，在装配步骤之后的半导体集成电路器件测试步骤中，能够从半导体集成电路器件电读取前述的用户信息，故能够自动地识别符合半导体集成电路器件的测试程序，并进行电路工作测试。在这种电路结构中，根据焊点是否与制作在半导体芯片内的电源端子(高电位或低电位(0V))形成连接，或根据与焊点连接的是高电源端子还是低电源端子，“1”或“0”被分配给键合焊点(或引线)。如在实施方案23和24中所述，连接图形部分由抗蚀剂膜的遮光图形组成。这样做之后，能够容易地在掩模上写入或重写信息。当然，利用抗蚀剂膜的遮光图形，可以在半导体芯片中实现简单的电路，致使用户信息的二进制信号被输出到引线。
虽然根据其实施方案已经在上面具体地描述了本发明，但不言自喻，本发明不局限于这些实施方案，而是可以在不超越其主旨的范围内作出各种各样的改变。
例如，用于上述各个实施方案的布线线条是普通布线结构的，但此结构没有限制。例如，可以采用所谓镶嵌方法或双重镶嵌方法，其中借助于将导体膜埋置到布线或孔的沟槽中，此沟槽被形成在例如绝缘膜中。
虽然在上述各个实施方案中，由半导体单独构成的半导体衬底被用作半导体集成电路衬底，但对此没有限制，而是可以使用例如绝缘层上制作有薄的半导体层的SOI(绝缘体上硅)衬底，或半导体衬底上制作有外延层的外延衬底。
在掩模图形由上述各个实施方案中的抗蚀剂膜组成的情况下，吸收记号探测光(例如缺陷检查装置中的探针光(波长比曝光波长更长的光，例如波长为500nm的信息探测光))的材料，可以被组合在抗蚀剂膜中。
虽然上面主要对于作为本发明背景的应用领域的用来制造半导体集成电路器件的情况已经描述了本发明，但对此没有限制，而是本发明也可应用于诸如液晶衬底和磁头之类的其它电子器件(电路器件)的制造。
下面是利用此处公开的典型发明得到的效果的简述。
(1)根据本发明的一种情况，利用采用掩模的曝光工艺，预定的图形被转移到制作在半导体晶片主表面上的抗蚀剂膜上，此掩模在掩模衬底的主表面上具有由抗蚀剂膜组成的遮光部分和由金属组成的遮光部分，从而能够缩短改变或修正掩模图形所需的时间。因此，利用此掩模，能够大幅度缩短半导体集成电路器件的开发和制造周期。
(2)根据本发明的另一种情况，在掩模衬底主表面的外围部分，用金属形成遮光部分，并在遮光部分中制作窗口，以形成信息探测图形，从而能够在掩模中改善信息探测能力，其中使抗蚀剂膜能够用作遮光部分。因此，在半导体集成电路器件制造工艺中使用这一掩模，能够改善半导体集成电路器件的可靠性。
(3)根据本发明的再一种情况，在掩模衬底主表面的外围部分，用金属形成遮光部分，其中能够抑制或防止在掩模中产生尘埃颗粒，其中使抗蚀剂膜能够用作遮光膜。于是，在半导体集成电路器件制造工艺中使用这一掩模，能够改善半导体集成电路器件的成品率。
工业应用性
本发明可被有效地应用于半导体集成电路器件制造技术中，特别是半导体集成电路器件制造工艺中的光刻技术中。

Claims (29)

1.一种制造半导体集成电路器件的方法，它包含借助于利用光掩模的曝光工艺，将预定图形转移到制作在半导体晶片主表面上的抗蚀剂膜上的步骤，此光掩模在掩模衬底主表面上具有由抗蚀剂膜组成的遮光部分和由金属组成的遮光部分。
2.根据权利要求1的方法，还包含清除由抗蚀剂膜组成的遮光部分并代之以制作一个由抗蚀剂膜组成的新的遮光部分的步骤。
3.根据权利要求1的方法，其中，由抗蚀剂膜的遮光部分形成用来转移定制电路图形的图形。
4.根据权利要求1的方法，其中，由抗蚀剂膜组成的遮光部分形成用来转移存储器中的信息写入图形的图形。
5.根据权利要求1的方法，其中，由抗蚀剂膜组成的遮光部分形成用来转移集成电路中的特性调整图形的图形。
6.根据权利要求1的方法，其中，由抗蚀剂膜组成的遮光部分形成用来转移冗余电路构成图形的图形。
7.根据权利要求1的方法，其中，由抗蚀剂膜的遮光部分形成用来转移用户信息图形的图形。
8.根据权利要求1的方法，其中在掩模衬底主表面的外围部分中，用金属制作遮光部分。
9.根据权利要求8的方法，其中胶片被提供在掩模衬底的主表面上，以便覆盖集成电路图形区，此胶片被接触固定到金属组成的遮光部分上。
10.根据权利要求9的方法，其中借助于在金属组成的遮光部分中制作窗口而形成信息探测图形。
11.根据权利要求1的方法，其中掩模衬底的暴露区被形成在掩模衬底主表面的外围部分中。
12.根据权利要求11的方法，其中胶片被提供在掩模衬底的主表面上，以便覆盖集成电路图形区，此胶片被接触固定到掩模衬底的暴露区上。
13.根据权利要求12的方法，其中借助于在掩模衬底的暴露区内提供金属组成的遮光部分而形成信息探测图形。
14.根据权利要求1的方法，其中采用波长不短于100nm并短于250nm的曝光。
15.一种制造半导体集成电路器件的方法，它包含借助于采用第一光掩模和第二光掩模的叠加曝光工艺，将预定图形转移到制作在半导体晶片主表面上的抗蚀剂膜上的步骤，此第一光掩模在第一掩模衬底主表面上具有由金属组成的遮光部分，第二光掩模在第二掩模衬底主表面上具有由抗蚀剂膜组成的遮光部分。
16.根据权利要求15的方法，还包含清除第二光掩模中由抗蚀剂膜组成的遮光部分，并代之以制作一个由抗蚀剂膜组成的新的遮光部分的步骤。
17.根据权利要求16的方法，其中，由第二光掩模中的抗蚀剂膜组成的遮光部分形成用来转移定制电路图形的图形。
18.根据权利要求16的方法，其中，由第二光掩模中的抗蚀剂膜的遮光部分形成用来转移存储器中的信息写入图形的图形。
19.一种制造半导体集成电路器件的方法，它包含下列步骤：
(a)从掩模衬底的第二主表面侧辐照曝光，此掩模衬底在其第一主表面上具有由抗蚀剂膜组成的遮光部分和由金属组成的遮光部分，二个所述遮光部分在光掩模上构成集成电路图形；以及
(b)利用投影光学系统，对已经通过掩模衬底的曝光进行缩小投影，从而使集成电路图形被聚焦到制作在半导体晶片主表面上的光抗蚀剂膜上。
20.根据权利要求19的方法，还包含清除由抗蚀剂膜组成的遮光部分，并代之以制作一个由抗蚀剂膜组成的新的遮光部分的步骤。
21.根据权利要求19的方法，其中，由抗蚀剂膜组成的遮光部分形成用来转移定制电路图形的图形。
22.根据权利要求19的方法，其中，由抗蚀剂膜组成的遮光部分形成用来转移存储器中的信息写入图形的图形。
23.根据权利要求19的方法，其中，由抗蚀剂膜组成的遮光部分形成用来转移集成电路中的特性调整图形的图形。
24.根据权利要求19的方法，其中，由抗蚀剂膜组成的遮光部分形成用来转移冗余电路构成图形的图形。
25.根据权利要求19的方法，其中，由抗蚀剂膜组成的遮光部分形成用来转移用户信息图形的遮光部分。
26.根据权利要求19的方法，还包含下列步骤：
在完成前一批半导体集成电路器件的布线层制作步骤之后，进行半导体集成电路器件的特性测试；
将特性测试得到的信息反馈到前批之后的半导体集成电路器件的布线层制作步骤；以及
根据反馈的信息，修正布线层图形，
其中，由抗蚀剂膜组成的遮光部分形成用来转移布线层图形的光掩模上的图形。
27.根据权利要求19的方法，还包含下列步骤：
在制作半导体集成电路器件中的布线层的过程中，进行半导体集成电路器件的特性测试；
将特性测试得到的信息前馈到特性测试步骤之后的布线层制作步骤；以及
根据前馈的信息，修正布线层图形，
其中，由抗蚀剂膜组成的遮光部分形成用来转移布线层图形的光掩模上的图形。
28.根据权利要求19的方法，其中提供了相移器，用来在已经通过光掩模的光中产生相位差。
29.一种制造半导体集成电路器件的方法，它包含借助于利用光掩模的曝光工艺，将预定图形转移到制作在半导体晶片主表面上的抗蚀剂膜上的步骤，此光掩模在掩模衬底主表面上具有由抗蚀剂膜组成的半色调图形和由金属组成的遮光部分。
CNB018124518A 2000-07-07 2001-06-28 集成电路制造方法 Expired - Fee Related CN100334687C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP206728/00 2000-07-07
JP2000206728 2000-07-07
JP206728/2000 2000-07-07

Publications (2)

Publication Number Publication Date
CN1440517A true CN1440517A (zh) 2003-09-03
CN100334687C CN100334687C (zh) 2007-08-29

Family

ID=18703609

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018124518A Expired - Fee Related CN100334687C (zh) 2000-07-07 2001-06-28 集成电路制造方法

Country Status (7)

Country Link
US (4) US6902868B2 (zh)
JP (1) JP3792197B2 (zh)
KR (1) KR100798569B1 (zh)
CN (1) CN100334687C (zh)
AU (1) AU2001267853A1 (zh)
TW (1) TW541605B (zh)
WO (1) WO2002005032A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1917155B (zh) * 2005-08-18 2010-12-22 三星电子株式会社 薄膜晶体管基板及其制造
CN101373324B (zh) * 2007-07-23 2011-10-19 Hoya株式会社 光掩模信息的获取方法、光掩模的品质表示方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW541605B (en) * 2000-07-07 2003-07-11 Hitachi Ltd Fabrication method of semiconductor integrated circuit device
DE10137830A1 (de) * 2001-08-02 2003-02-27 Infineon Technologies Ag Verfahren zum Herstellen einer selbstjustierten Struktur auf einem Halbleiter-Wafer
JP3827544B2 (ja) 2001-08-31 2006-09-27 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4497791B2 (ja) * 2002-05-09 2010-07-07 株式会社ルネサステクノロジ 半導体集積回路
JP2004226717A (ja) * 2003-01-23 2004-08-12 Renesas Technology Corp マスクの製造方法および半導体集積回路装置の製造方法
DE10318847B4 (de) * 2003-04-25 2008-03-27 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Schaltung mit zwei Schaltungsteilen
JP2005011871A (ja) * 2003-06-17 2005-01-13 Murata Mfg Co Ltd 積層型電子部品
ITMI20042372A1 (it) * 2004-12-14 2005-03-14 St Microelectronics Srl Metodo per fabbricare dispositivi elettronici di memoria integrati su un substrato semiconduttore e comprendenti una matrice di memoria non volatile ed una circuiteria ad essa associata
JP4450743B2 (ja) * 2005-02-08 2010-04-14 富士通マイクロエレクトロニクス株式会社 フォトマスク、フォトマスクの製造方法及び半導体装置の製造方法
US20060269847A1 (en) * 2005-05-25 2006-11-30 International Business Machines Corporaton Binding of hard pellicle structure to mask blank and method
US7781126B2 (en) * 2005-09-08 2010-08-24 Macronix International Co., Ltd. Mask and pattern forming method by using the same
US7643130B2 (en) * 2005-11-04 2010-01-05 Nuflare Technology, Inc. Position measuring apparatus and positional deviation measuring method
JP2007140212A (ja) * 2005-11-18 2007-06-07 Toshiba Corp フォトマスク及び半導体装置の製造方法
CN101038435A (zh) * 2006-03-17 2007-09-19 蔡士成 晶圆光刻掩模和其制造方法与其晶圆光刻方法
JP4936515B2 (ja) * 2006-05-18 2012-05-23 Ｈｏｙａ株式会社 フォトマスクの製造方法、およびハーフトーン型位相シフトマスクの製造方法
JP2008003520A (ja) * 2006-06-26 2008-01-10 Toshiba Corp フォトマスク及び半導体装置の製造方法
US7813158B2 (en) * 2007-05-14 2010-10-12 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Recordable electrical memory
TWI360886B (en) * 2007-10-30 2012-03-21 Chunghwa Picture Tubes Ltd A method for manufacturing a flat panel display
US20100119958A1 (en) * 2008-11-11 2010-05-13 Taiwan Semiconductor Manufacturing Co., Ltd. Mask blank, mask formed from the blank, and method of forming a mask
US8697346B2 (en) * 2010-04-01 2014-04-15 The Regents Of The University Of Colorado Diffraction unlimited photolithography
JP5163967B2 (ja) * 2010-07-30 2013-03-13 オムロン株式会社 フォトマスク修正方法およびレーザ加工装置
JP2013041202A (ja) * 2011-08-19 2013-02-28 Dainippon Printing Co Ltd レジストマスクおよびパターン形成体の製造方法
CN103165442B (zh) * 2011-12-12 2015-08-19 上海华虹宏力半导体制造有限公司 背面图形化的方法
JP6173875B2 (ja) * 2013-10-24 2017-08-02 日立オートモティブシステムズ株式会社 自動変速機のレンジ切換装置
KR20150136874A (ko) * 2014-05-28 2015-12-08 에스케이하이닉스 주식회사 셀 레저버 캐패시터를 갖는 반도체 장치
US9773513B2 (en) 2015-06-18 2017-09-26 International Business Machines Corporation Hardening chromium oxide films in a magnetic tape head and other structures
TWI704647B (zh) 2015-10-22 2020-09-11 聯華電子股份有限公司 積體電路及其製程

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5421272A (en) * 1977-07-19 1979-02-17 Mitsubishi Electric Corp Metal photo mask
JPS5483377A (en) 1977-12-16 1979-07-03 Fujitsu Ltd Correction method of pattern of photo mask
JPS5522864A (en) 1978-08-07 1980-02-18 Nec Corp Mask for lithography and its manufacturing method
JPS5630129A (en) 1979-08-21 1981-03-26 Agency Of Ind Science & Technol Manufacture of photomask
US4684971A (en) 1981-03-13 1987-08-04 American Telephone And Telegraph Company, At&T Bell Laboratories Ion implanted CMOS devices
JPS5922050A (ja) 1982-07-28 1984-02-04 Victor Co Of Japan Ltd ホトマスク
JPS6085525A (ja) 1983-10-18 1985-05-15 Seiko Instr & Electronics Ltd マスクリペア−方法
JPS63274156A (ja) 1987-05-02 1988-11-11 Hitachi Ltd 半導体集積回路装置の製造方法
JP2566048B2 (ja) 1990-04-19 1996-12-25 シャープ株式会社 光露光用マスク及びその製造方法
EP0464614B1 (en) * 1990-06-25 1999-09-29 Matsushita Electronics Corporation A composition having sensitivity to light or radiation
JPH0497254A (ja) * 1990-08-10 1992-03-30 Fujitsu Ltd フォトマスク及びその製造方法
JP3105234B2 (ja) * 1990-09-28 2000-10-30 株式会社日立製作所 半導体装置の製造方法
US6132908A (en) * 1990-10-26 2000-10-17 Nikon Corporation Photo mask and exposure method using the same
JP3120474B2 (ja) 1991-06-10 2000-12-25 株式会社日立製作所 半導体集積回路装置の製造方法
JPH05289307A (ja) * 1992-04-13 1993-11-05 Matsushita Electric Ind Co Ltd レチクルおよびレチクル製造方法
US5556724A (en) 1992-11-10 1996-09-17 Dai Nippon Printing Co., Ltd. Phase shift photomask and method of producing same
KR100295385B1 (ko) * 1993-04-09 2001-09-17 기타지마 요시토시 하프톤위상쉬프트포토마스크,하프톤위상쉬프트포토마스크용블랭크스및이들의제조방법
KR100311704B1 (ko) * 1993-08-17 2001-12-15 기타오카 다카시 하프톤위상쉬프트포토마스크,하프톤위상쉬프트포토마스크용블랭크스및그블랭크스의제조방법
US5376483A (en) * 1993-10-07 1994-12-27 Micron Semiconductor, Inc. Method of making masks for phase shifting lithography
JP3301215B2 (ja) * 1994-05-31 2002-07-15 ソニー株式会社 ハーフトーン型位相シフトマスク、ハーフトーン型位相シフトマスクの作製に用いる半透明部形成材料、及びハーフトーン型位相シフトマスクの作製方法
JP3555208B2 (ja) * 1994-12-14 2004-08-18 株式会社ニコン 露光方法
JP3197484B2 (ja) * 1995-05-31 2001-08-13 シャープ株式会社 フォトマスク及びその製造方法
KR0170686B1 (ko) 1995-09-13 1999-03-20 김광호 하프톤 위상반전마스크의 제조방법
US5776836A (en) * 1996-02-29 1998-07-07 Micron Technology, Inc. Self aligned method to define features smaller than the resolution limit of a photolithography system
US5948572A (en) * 1997-11-26 1999-09-07 United Microelectronics Corp. Mixed mode photomask for nikon stepper
US5985492A (en) * 1998-01-22 1999-11-16 International Business Machines Corporation Multi-phase mask
US5989760A (en) * 1998-03-18 1999-11-23 Motorola, Inc. Method of processing a substrate utilizing specific chuck
JP3984710B2 (ja) * 1998-06-30 2007-10-03 キヤノン株式会社 露光方法及び露光装置
TW497165B (en) * 1999-06-30 2002-08-01 Hitachi Ltd Method for manufacturing semiconductor integrated circuit device, optical mask used therefor, method for manufacturing the same, and mask blanks used therefor
KR100725214B1 (ko) * 1999-12-15 2007-06-07 다이니폰 인사츠 가부시키가이샤 하프톤 위상 시프트 포토 마스크용 블랭크, 및 하프톤위상 시프트 포토 마스크
KR20010070403A (ko) * 2000-01-05 2001-07-25 카나가와 치히로 위상 시프트 마스크 블랭크, 위상 시프트 마스크 및 위상시프트 마스크의 제조 방법
JP3749083B2 (ja) * 2000-04-25 2006-02-22 株式会社ルネサステクノロジ 電子装置の製造方法
TW541605B (en) * 2000-07-07 2003-07-11 Hitachi Ltd Fabrication method of semiconductor integrated circuit device
JP3715189B2 (ja) * 2000-09-21 2005-11-09 株式会社ルネサステクノロジ 位相シフトマスク
JP2002131886A (ja) * 2000-10-27 2002-05-09 Hitachi Ltd 半導体装置の製造方法
JP4053263B2 (ja) * 2001-08-17 2008-02-27 株式会社ルネサステクノロジ 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1917155B (zh) * 2005-08-18 2010-12-22 三星电子株式会社 薄膜晶体管基板及其制造
CN101373324B (zh) * 2007-07-23 2011-10-19 Hoya株式会社 光掩模信息的获取方法、光掩模的品质表示方法

Also Published As

Publication number Publication date
US20030148549A1 (en) 2003-08-07
US6902868B2 (en) 2005-06-07
US20030148635A1 (en) 2003-08-07
JP3792197B2 (ja) 2006-07-05
KR100798569B1 (ko) 2008-01-28
AU2001267853A1 (en) 2002-01-21
KR20030014323A (ko) 2003-02-15
TW541605B (en) 2003-07-11
US20030180670A1 (en) 2003-09-25
US6958292B2 (en) 2005-10-25
US20030148608A1 (en) 2003-08-07
US6794207B2 (en) 2004-09-21
CN100334687C (zh) 2007-08-29
US6936406B2 (en) 2005-08-30
WO2002005032A1 (fr) 2002-01-17

Similar Documents

Publication Publication Date Title
CN1440517A (zh) 集成电路制造方法
CN1182568C (zh) 半导体集成电路器件和多芯片模块的制造方法
CN1203547C (zh) 半导体器件及其制造方法
CN1265422C (zh) 半导体器件生产系统和半导体器件生产方法
CN1292480C (zh) 非易失性半导体存储装置及其制造方法和半导体集成电路及系统
CN1209683C (zh) 光掩模及其制作方法
CN1209682C (zh) 半导体集成电路器件制备方法,其光掩膜和它的制备方法及掩膜胚
CN1287220C (zh) 光罩及其制作方法
CN101064347A (zh) 半导体器件及其制造方法
CN1350321A (zh) 半导体集成电路器件的制造方法
CN1490818A (zh) 薄膜磁性体存储器及与之相关的半导体集成电路器件
CN1452249A (zh) 非易失半导体存储器及其制造方法
CN1290922A (zh) 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
CN1573404A (zh) 投影光学系统、曝光装置及器件的制造方法
CN1494157A (zh) 半导体存储器件及其控制方法
CN1573476A (zh) 高质量和超大屏幕液晶显示设备及其生产方法
CN1821871A (zh) 抗蚀图案增厚材料及抗蚀图案形成工艺和半导体器件及其制造工艺
CN101075619A (zh) 半导体器件
CN1412620A (zh) 焦点监测用光掩模、监测方法、监测装置及其制造方法
CN1423305A (zh) 制造半导体器件的方法
CN1603898A (zh) 液晶显示装置及其制造方法
CN1800985A (zh) 修正掩模图案的方法、光掩模和半导体器件及其制造方法
CN1607444A (zh) 薄膜晶体管阵列基板、液晶显示器件及其制造和检测方法
CN1356592A (zh) 光掩模的制造方法
CN1252525C (zh) 有源矩阵型液晶显示器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: HITACHI LTD.

Effective date: 20121030

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121030

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan

Patentee before: Hitachi Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070829

Termination date: 20160628

CF01 Termination of patent right due to non-payment of annual fee