CN1800985A - 修正掩模图案的方法、光掩模和半导体器件及其制造方法 - Google Patents

修正掩模图案的方法、光掩模和半导体器件及其制造方法 Download PDF

Info

Publication number
CN1800985A
CN1800985A CNA2005101373931A CN200510137393A CN1800985A CN 1800985 A CN1800985 A CN 1800985A CN A2005101373931 A CNA2005101373931 A CN A2005101373931A CN 200510137393 A CN200510137393 A CN 200510137393A CN 1800985 A CN1800985 A CN 1800985A
Authority
CN
China
Prior art keywords
pattern
isolated
abutting connection
isolated patterns
extension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101373931A
Other languages
English (en)
Other versions
CN1800985B (zh
Inventor
小川和久
中村聪美
川原和义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1800985A publication Critical patent/CN1800985A/zh
Application granted granted Critical
Publication of CN1800985B publication Critical patent/CN1800985B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • G03F1/78—Patterning of masks by imaging by charged particle beam [CPB], e.g. electron beam patterning of masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Abstract

修正掩模图案的方法、光掩模、制造光掩模的方法、制造光掩模的电子束写入方法、曝光方法、半导体器件、和半导体器件的制造方法。提供一种形成在用于半导体器件制造工艺的光刻步骤中的光掩模上的掩模图案的修正方法。该方法包括以下步骤：从掩模图案选取具有光学孤立部分的孤立图案，并在与孤立图案的孤立部分平行延伸且具有端部的邻接图案中，提供从邻接孤立图案的孤立部分的端部沿孤立图案的孤立部分延伸的方向延伸的延伸部分。

Description

修正掩模图案的方法、光掩模和半导体器件及其制造方法
技术领域
本发明涉及形成在用于半导体器件制造工艺的光刻步骤中的光掩模上的掩模图案的修正方法、光掩模、光掩模的制造方法、制造光掩模的电子束写入方法、曝光方法、半导体器件、和半导体器件的制造方法。
背景技术
用于半导体器件制造工艺的光刻步骤中的光掩模包括，对曝光光线透明的玻璃衬底，和其上的构图的光屏蔽或半透明光屏蔽薄层。
在半导体器件制造工艺中，形成在光掩模上的掩模图案被转移到，例如，形成在半导体衬底上的光致抗蚀剂。此后，形成在光掩模上的图案还称作“掩模图案”，包括多个设计图案的数据还称为“设计图案数据”，用于电子束写入的图案数据还称为“写入图案数据”，以及形成在抗蚀剂上的图案还称为“抗蚀剂图案”。
例如，用于制造光掩模的设计图案数据构成为公知的GDSII/束流的束流形式(stream format)，其中设计图案表示为多边形，或者为公知的OASIS的写入形式，其中设计图案仅表示为矩形和四边形。
例如，当通过用曝光光线照射光掩模而将掩模图案转移到形成在半导体衬底上的光致抗蚀剂时，表现出光学邻近效应。因此，形成在光致抗蚀剂上的图案的形状不同于设计图案的形状。
也就是说，在半导体器件制造工艺的光刻步骤中，当将具有与曝光光线的波长大致相同的尺寸的掩模图案转移到光致抗蚀剂上时，曝光光线的干涉效应变得显著。因此，光学邻近效应的出现导致形成在光致抗蚀剂上的图案尺寸不同于设计图案的尺寸，这是一个问题。
光学邻近效应表现为孤立图案(例如，孤立线条)的端部部分线宽减小或收缩的形式，其减小了栅线(gate line)宽度和对准容限(alignment margin)的可控性。结果，增大了半导体器件的晶体管特性的变化和降低了芯片的产量。即，半导体器件制造的产率显著降低了。
当曝光光线的波长变短时，这个问题变得显著。为了适应微细设计规则(fine design rule)，已经研制了采用基于光学强度模拟的自动光学邻近效应修正(OPC)系统。
通过修正光学邻近效应，例如，当通过使用曝光光线照射光掩模而将掩模图案转移到形成在半导体衬底上的光致抗蚀剂上并且适当地聚焦曝光光线时，能够获得所需要的线宽。然而，当曝光光线未被聚焦时，不能获得需要的对比度。因此，不能获得所需要的线宽。由于线宽被减小，所以会出现包括未连接和不良接触的断开错误(open error)。
例如，日本未审专利申请公开No.2001-100390和日本未审专利申请公开No.2002-131882公开了防止这些问题发生的方法。
日本未审专利申请公开No.2001-100390中论述的光掩模图案修正方法包括第一步骤、第二步骤和第三步骤。在第一步骤中，用于半导体器件制造工艺的光刻步骤中和需要精确尺寸控制的第一图案被修正尺寸，从而第一图案的尺寸在转移到晶片上之后成为所需要的尺寸。在第二步骤中，不需精确尺寸控制的掩模图案的第二图案被修正尺寸，从而第二图案的尺寸在转移到晶片上之后成为所需要的尺寸。在第三步骤中，选择性地仅向第一图案提供辅助图案。
另外，日本未审专利申请公开No.2002-131882公开了一种掩模图案修正方法，其中增大图案的线宽使得图案不是光学孤立的。
然而，即使应用了日本未审专利申请公开No.2001-100390中公开的掩模图案修正方法，由于临界尺寸设计规则界定了形成和布置辅助图案需要的最小间隔和最小线条长度，导致发生了其中不能设置辅助图案的情形。而且，即使应用了日本未审专利申请公开No.2002-131882公开的掩模图案修正方法，在某些情形中不能保证最小线宽和线之间的最小间隔。因此，难于为了不被光学孤立而增大图案的线宽。
发明内容
因此，为了将其中减小了光学孤立的图案数目以获得所需要的线宽的掩模图案转移到形成在半导体衬底上的光致抗蚀剂上，存在对于修正掩模图案的方法的需求。另外，还存在对于光掩模、光掩模的制造方法、制造光掩模的电子束写入方法、曝光方法、半导体器件、和基于修正掩模图案的方法的半导体器件的制造方法的需求。
根据本发明的第一方面，形成在用于半导体器件制造工艺的光刻步骤中的光掩模上的掩模图案的修正方法包括以下步骤：从掩模图案选取(extracting)具有光学孤立部分的孤立图案，并在与孤立图案的孤立部分平行延伸且具有端部的邻接图案中，提供从邻接孤立图案的孤立部分的端部沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
根据本发明的第二方面，用于半导体器件制造工艺的光刻步骤中的光掩模包括含有孤立图案和邻接图案的掩模图案。孤立图案具有光学孤立部分，邻接图案与孤立图案的孤立部分平行延伸并具有端部。延伸部分设置为从邻接孤立图案的孤立部分的端部沿孤立图案的孤立部分延伸的方向延伸。
根据本发明的第三方面，通过修正包括多个设计图案的设计图案数据、根据基于修正的设计图案数据生成的电子束写入图案在形成在掩模坯体(blank)上的电子束抗蚀剂上进行电子束写入、并使用通过显影电子束抗蚀剂形成的蚀刻掩模来蚀刻掩模坯体，从而形成光掩模。修正设计图案数据的步骤包括以下子步骤：从掩模图案选取具有光学孤立部分的孤立图案，并在与孤立图案的孤立部分平行延伸且具有端部的邻接图案中，提供从邻接孤立图案的孤立部分的端部延伸且沿孤立图案的孤立部分的方向延伸的延伸部分。
根据本发明的第一方面，光掩模的制造方法包括以下步骤：修正包括多个设计图案的数据的设计图案数据；基于修正的设计图案数据在形成在掩模坯体上的电子束抗蚀剂上进行电子束写入；显影电子束抗蚀剂形成蚀刻掩模；和使用蚀刻掩模来蚀刻掩模坯体以形成光掩模。修正设计图案数据的步骤包括以下子步骤：从掩模图案选取具有光学孤立部分的孤立图案，并在与孤立图案的孤立部分平行延伸且具有端部的邻接图案中，提供从邻接孤立图案的孤立部分的端部沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
根据本发明的第一方面，电子束写入方法包括以下步骤：修正包括多个设计图案的数据的设计图案数据；并基于由修正的设计图案数据生成的电子束写入图案在形成在基底上的电子束抗蚀剂上进行电子束写入。修正设计图案数据的步骤包括以下子步骤：从掩模图案选取具有光学孤立部分的孤立图案，并在与孤立图案的孤立部分平行延伸且具有端部的邻接图案中，提供从邻接孤立图案的孤立部分的端部延伸沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
根据本发明的第一方面，曝光方法包括以下步骤：修正包括多个设计图案的数据的设计图案数据；基于修正的设计图案数据在形成在掩模坯体上的电子束抗蚀剂上进行电子束写入；显影电子束抗蚀剂形成蚀刻掩模；使用蚀刻掩模来蚀刻掩模坯体以形成光掩模，和通过用曝光光线照射光掩模将形成在光掩模上的掩模图案转移到形成在基底上的光致抗蚀剂上。修正设计图案数据的步骤包括以下子步骤：从掩模图案选取具有光学孤立部分的孤立图案，并在与孤立图案的孤立部分平行延伸且具有端部的邻接图案中，提供从邻接孤立图案的孤立部分的端部沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
根据本发明的第一方面，半导体器件的制造方法包括以下步骤：修正包括多个设计图案的数据的设计图案数据；基于修正的设计图案数据在形成在掩模坯体上的电子束抗蚀剂上进行电子束写入；显影电子束抗蚀剂形成蚀刻掩模；使用蚀刻掩模来蚀刻掩模坯体以形成光掩模，通过用曝光光线照射光掩模将形成在光掩模上的掩模图案转移到形成在基底上的光致抗蚀剂；显影光致抗蚀剂来形成蚀刻掩模，和使用蚀刻掩模来蚀刻基底。修正设计图案数据的步骤包括以下子步骤：从掩模图案选取具有光学孤立部分的孤立图案，并在与孤立图案的孤立部分平行延伸且具有端部的邻接图案中，提供从邻接孤立图案的孤立部分的端部沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
在根据本发明的第一方面的掩模图案的修正方法、根据本发明的第一方面的光掩模、根据本发明的第三方面的光掩模、根据本发明的第一方面的光掩模的制造方法、根据本发明的第一方面的电子束写入方法、根据本发明的第一方面的曝光方法、或根据本发明的第一方面的半导体器件的制造方法中(下文中也共同称为“本发明的第一方面”)，孤立图案的孤立部分具有小于或等于预定宽度W0的宽度和小于或等于预定长度L0的长度，且邻接图案不能出现在从孤立图案的孤立部分边缘距离S的区域中。
根据本发明的第一方面，当提供于第一邻接图案的延伸部分和邻接第一邻接图案的第二邻接图案之间不能保持预定间隔时，可以减小延伸部分的长度以保持预定间隔。
在根据本发明的第一方面的一个实施例中，孤立图案可以包括孤立部分和从孤立部分的两端延伸的第一及第二延伸部分，孤立图案的孤立部分和第一及第二延伸部分具有直线形状，邻接图案可以包括第一邻接图案和第二邻接图案，具有第一端部的第一邻接图案平行于孤立图案的第一延伸部分延伸，具有面向第一端部的第二端部的第二邻接图案平行于孤立图案的第二延伸部分延伸，且满足等式ΔL12＝ΔLEX-1+ΔLEX-2+C，其中ΔL12表示第一端部和第二端部之间的距离，C表示预定的间隔长度，ΔLEX-1表示提供于第一邻接图案的延伸部分的长度，ΔLEX-2表示提供于第二邻接图案的延伸部分的长度。为了简化的目的，该结构称为“结构1A”。
在结构1A中，第一邻接图案具有直线形状且平行于孤立图案的第一延伸部分延伸，第二邻接图案具有直线形状且平行于孤立图案的第二延伸部分延伸。为了简化的目的，该结构称为“结构1A-1”。
可选地，在结构1A中，第一邻接图案具有直线形状且平行于孤立图案的第一延伸部分延伸，第二邻接图案具有由第一侧边和第二侧边界定的L形，构成第二邻接图案且具有第二端部的第一侧边沿直线且平行于孤立图案的第二延伸部分延伸，构成第二邻接图案的第二侧边从第一侧边的第二端部沿与孤立图案的第二延伸部分的延伸方向正交且远离孤立图案的第二延伸部分的方向延伸。为了简化的目的，该结构称为“结构1A-2”。
可选地，在结构1A中，第一邻接图案具有由第一侧边和第二侧边界定的L形，构成第一邻接图案且具有第一端部的第一侧边沿直线且平行于孤立图案的第一延伸部分延伸，构成第一邻接图案的第二侧边从第一侧边的第一端部沿与孤立图案的第一延伸部分的延伸方向正交且远离孤立图案的第一延伸部分的方向延伸，第二邻接图案具有由第一侧边和第二侧边界定的L形，构成第二邻接图案且具有第二端部的第一侧边沿直线且平行于孤立图案的第二延伸部分延伸，构成第二邻接图案的第二侧边从第一侧边的第二端部沿与孤立图案的第二延伸部分的延伸方向正交且远离孤立图案的第二延伸部分的方向延伸。为了简化的目的，该结构称为“结构1A-3”。
另外，根据本发明的第一方面，直线孤立图案包括具有在其两端处的端部的孤立部分，邻接图案包括第一邻接图案和第二邻接图案，具有第一端部的第一邻接图案平形于孤立图案延伸，具有面向第一端部的第二端部的第二邻接图案平形于孤立图案延伸，且满足等式ΔL12＝ΔLEX-1+ΔLEX-2+C，其中ΔL12表示第一端部和第二端部之间的距离，C表示预定的间隔长度，ΔLEX-1表示提供于第一邻接图案的延伸部分的长度，ΔLEX-2表示提供于第二邻接图案的延伸部分的长度。为了简化的目的，该结构称为“结构1B”。
在结构1B中，第一邻接图案具有直线形状且平形于孤立图案延伸，第二邻接图案具有直线形状且平形于孤立图案延伸。为了简化的目的，该结构称为“结构1B-1”。
可选地，在结构1B中，第一邻接图案具有直线形状且平形于孤立图案延伸，第二邻接图案具有由第一侧边和第二侧边界定的L形。构成第二邻接图案且具有第二端部的第一侧边沿直线且平行于孤立图案延伸，构成第二邻接图案的第二侧边从第一侧边的第二端部沿与孤立图案的延伸方向正交且远离孤立图案的方向延伸。为了简化的目的，该结构称为“结构1B-2”。
可选地，在结构1B中，第一邻接图案具有由第一侧边和第二侧边界定的L形。构成第一邻接图案且具有第一端部的第一侧边沿直线且平行于孤立图案延伸，构成第一邻接图案的第二侧边从第一侧边的第一端部沿与孤立图案的延伸方向正交且远离孤立图案的方向延伸。第二邻接图案具有由第一侧边和第二侧边界定的L形。构成第二邻接图案且具有第二端部的第一侧边沿直线且平行于孤立图案延伸，构成第二邻接图案的第二侧边从第一侧边的第二端部沿与孤立图案的延伸方向正交且远离孤立图案的方向延伸。为了简化的目的，该结构称为“结构1B-3”。
另外，根据本发明的第一方面，孤立图案包括具有在其一侧的端部的孤立部分和从孤立部分的另一侧延伸的延伸部分。孤立图案的孤立部分和延伸部分具有直线形状，具有端部的邻接图案平形于孤立图案的孤立部分延伸，且满足等式ΔLEX＝ΔL±α，其中ΔLEX表示提供于邻接图案的延伸部分的长度，ΔL表示孤立图案的端部和基准线之间的长度减去邻接图案的端部和基准线之间的长度，α是大于或等于零且小于或等于最小特征尺寸的值。为了简化的目的，该结构称为“结构1C”。
在结构1C中，邻接图案具有直线形状且平形于孤立图案的延伸部分延伸。为了简化的目的，该结构称为“结构1C-1”。
可选地，在结构1C中，邻接图案具有由第一侧边和第二侧边界定的L形。构成邻接图案且具有端部的第一侧边沿直线且平行于孤立图案的延伸部分延伸，构成邻接图案的第二侧边从第一侧边的端部沿与孤立图案的延伸部分的延伸方向正交且远离孤立图案的延伸部分的方向延伸。为了简化的目的，该结构称为“结构1C-2”。
另外，根据本发明的第一方面，孤立图案具有由第一侧边和第二侧边界定的L形。构成孤立图案且具有端部的直线第一侧边包括具有在其一侧的端部的孤立部分和从孤立部分的另一侧延伸的延伸部分，构成孤立图案的第二侧边从第一侧边的端部沿与第一侧边的延伸方向正交的方向延伸。具有面向构成孤立图案的第二侧边的端部的邻接图案平行于构成孤立图案的第一侧边的延伸部分延伸，并满足等式ΔLEX＝ΔL-C±α，其中ΔLEX表示提供于邻接图案的延伸部分的长度，ΔL表示构成孤立图案的第二侧边的边缘和邻接图案的端部之间的长度，C表示预定间隔长度，α是大于或等于零且小于或等于最小特征尺寸的值。为了简化的目的，该结构称为“结构1D”。
在结构1D中，邻接图案具有直线形状且平形于构成孤立图案的第一侧边的延伸部分延伸。为了简化的目的，该结构称为“结构1D-1”。
可选地，在结构1D中，邻接图案具有由第一侧边和第二侧边界定的L形。构成邻接图案且具有端部的第一侧边沿直线且平行于构成孤立图案的第一侧边的延伸部分延伸，构成邻接图案的第二侧边从构成邻接图案的第一侧边的端部沿与构成孤立图案的第二侧边的延伸方向平行且远离构成孤立图案的第一侧边的方向延伸。为了简化的目的，该结构称为“结构1D-2”。
根据本发明的第二方面，修正形成在用于半导体器件制造工艺的光刻步骤中的光掩模上的掩模图案的方法包括以下步骤：从掩模图案选取(extracting)具有光学孤立部分的孤立图案，并在沿正交于孤立图案的方向邻接孤立图案延伸并具有端部且具有从端部延伸的端部边缘的直线邻接图案中，提供从邻接孤立图案的孤立部分的端部边缘沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
根据本发明的第二方面，用于半导体器件制造工艺的光刻步骤中的光掩模包括含有孤立图案和直线邻接图案的掩模图案。孤立图案具有光学孤立部分。邻接图案沿正交于孤立图案的方向邻接孤立图案延伸并具有端部和从端部延伸的端部边缘。在邻接图案中，延伸部分设置为从邻接孤立图案的孤立部分的端部边缘沿孤立图案的孤立部分延伸的方向延伸。
根据本发明的第四方面，通过修正包括多个设计图案的设计图案数据；根据基于修正的设计图案数据生成的电子束写入图案在形成在掩模坯体上的电子束抗蚀剂上进行电子束写入；并使用通过显影电子束抗蚀剂形成的蚀刻掩模来蚀刻掩模坯体，从而形成光掩模。修正设计图案数据的步骤包括以下子步骤：从掩模图案选取具有光学孤立部分的孤立图案，并在沿正交于孤立图案的方向邻接孤立图案延伸且具有端部和从端部延伸的端部边缘的直线邻接图案中，提供从邻接孤立图案的孤立部分的端部边缘沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
根据本发明的第二方面，光掩模的制造方法包括以下步骤：修正包括多个设计图案的数据的设计图案数据；基于修正的设计图案数据在形成在掩模坯体上的电子束抗蚀剂上进行电子束写入；显影电子束抗蚀剂以形成蚀刻掩模，和使用蚀刻掩模来蚀刻掩模坯体以形成光掩模。修正设计图案数据的步骤包括以下子步骤：从掩模图案选取具有光学孤立部分的孤立图案，并在沿正交于孤立图案的方向邻接孤立图案延伸且具有端部和从端部延伸的端部边缘的直线邻接图案中，提供从邻接孤立图案的孤立部分的端部边缘沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
根据本发明的第二方面，电子束写入方法包括以下步骤：修正包括多个设计图案的数据的设计图案数据；并基于由修正的设计图案数据生成的电子束写入图案在形成在基底上的电子束抗蚀剂上进行电子束写入。修正设计图案数据的步骤包括以下子步骤：从掩模图案选取具有光学孤立部分的孤立图案，并在沿正交于孤立图案的方向邻接孤立图案延伸且具有端部和从端部延伸的端部边缘的直线邻接图案中，提供从邻接孤立图案的孤立部分的端部边缘沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
根据本发明的第二方面，曝光方法包括以下步骤：修正包括多个设计图案的数据的设计图案数据；基于修正的设计图案数据在形成在掩模坯体上的电子束抗蚀剂上进行电子束写入；显影电子束抗蚀剂以形成蚀刻掩模，使用蚀刻掩模来蚀刻掩模坯体以形成光掩模，和通过用曝光光线照射光掩模将形成在光掩模上的掩模图案转移到形成在基底上的光致抗蚀剂上。修正设计图案数据的步骤包括以下子步骤：从掩模图案选取具有光学孤立部分的孤立图案，并在沿正交于孤立图案的方向邻接孤立图案延伸且具有端部和从端部延伸的端部边缘的直线邻接图案中，提供从邻接孤立图案的孤立部分的端部边缘沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
根据本发明的第二方面，半导体器件的制造方法包括以下步骤：修正包括多个设计图案的数据的设计图案数据；基于修正的设计图案数据在形成在掩模坯体上的电子束抗蚀剂上进行电子束写入；显影电子束抗蚀剂以形成蚀刻掩模，使用蚀刻掩模来蚀刻掩模坯体以形成光掩模；通过用曝光光线照射光掩模来将形成在光掩模上的掩模图案转移到形成在基底上的光致抗蚀剂上；显影光致抗蚀剂以形成蚀刻掩模；和使用蚀刻掩模来蚀刻基底。修正设计图案数据的步骤包括以下子步骤：从掩模图案选取具有光学孤立部分的孤立图案，并在沿正交于孤立图案的方向邻接孤立图案延伸且具有端部和从端部延伸的端部边缘的直线邻接图案中，提供从邻接孤立图案的孤立部分的端部边缘沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
在根据本发明的第二方面的掩模图案的修正方法、根据本发明的第二方面的光掩模、根据本发明的第四方面的光掩模、根据本发明的第二方面的光掩模的制造方法、根据本发明的第二方面的电子束写入方法、根据本发明的第二方面的曝光方法、或根据本发明的第二方面的半导体器件的制造方法中(下文中也共同称为“本发明的第二方面”)，孤立图案的孤立部分具有小于或等于预定宽度W0的宽度和小于或等于预定长度L0的长度，且邻接图案不能出现在从孤立图案的孤立部分边缘距离S的区域中。
在根据本发明的第二方面的一个实施例中，孤立图案包括孤立部分和从孤立部分的两端延伸的第一及第二延伸部分。孤立图案的孤立部分和第一及第二延伸部分具有直线形状。邻接图案包括第一邻接图案和第二邻接图案。直线第一邻接图案邻接且垂直于孤立图案的第一延伸部分延伸并具有第一端部和从第一端部延伸的第一端部边缘。直线第二邻接图案邻接且垂直于孤立图案的第二延伸部分延伸并具有第二端部和从第二端部延伸且面向第一端部边缘的第二端部边缘，且满足等式ΔL12＝ΔLEX-1+ΔLEX-2+C，其中ΔL12表示第一端部边缘和第二端部边缘之间的距离，C表示预定的间隔长度，ΔLEX-1表示提供于第一邻接图案的延伸部分的长度，ΔLEX-2表示提供于第二邻接图案的延伸部分的长度。为了简化的目的，该结构称为“结构2A”。
可选地，在根据本发明的第二方面的一个实施例中，孤立图案具有由第一侧边和第二侧边界定的L形。构成孤立图案且具有端部的直线第一侧边包括具有在其一侧的端部的孤立部分和从孤立部分的另一侧延伸的延伸部分，构成孤立图案的第二侧边从第一侧边的端部沿与第一侧边的延伸方向正交的方向延伸。直线邻接图案邻接且垂直于构成孤立图案的第一侧边延伸并具有端部和从端部延伸的端部边缘，并满足等式ΔLEX＝ΔL-C±α，其中ΔLEX表示提供于邻接图案的延伸部分的长度，ΔL表示构成孤立图案的第二侧边的边缘和邻接图案的端部边缘之间的长度，C表示预定间隔长度，α是大于或等于零且小于或等于最小特征尺寸的值。为了简化的目的，该结构称为“结构2B”。
根据本发明的第一方面，半导体器件包括包含具有孤立部分的孤立图案电路，和平形于孤立图案的孤立部分延伸且具有端部的邻接图案电路。向邻接图案电路提供延伸部分，延伸部分从邻接孤立图案的孤立部分的端部沿孤立图案的孤立部分延伸的方向延伸。
根据本发明的第二方面，半导体器件包括包含具有孤立部分的孤立图案电路，和沿与孤立图案正交的方向邻接孤立图案延伸且具有端部及自端部延伸的端部边缘的直线邻接图案。延伸部分设置为从邻接孤立图案的孤立部分的端部边缘沿孤立图案的孤立部分延伸的方向延伸。
根据本发明的第三方面，通过用曝光光线照射光掩模来将形成在光掩模中的掩模图案转移到形成在基底上的光致抗蚀剂上；并使用通过显影光致抗蚀剂获得的蚀刻掩模来蚀刻基底，从而制造半导体器件。通过修正包括多个设计图案的设计图案数据；根据基于修正的设计图案数据生成的电子束写入图案在形成在掩模坯体上的电子束抗蚀剂上进行电子束写入；并使用通过显影电子束抗蚀剂而形成的蚀刻掩模来蚀刻掩模坯体，从而形成光掩模。修正设计图案数据的步骤包括以下步骤：从掩模图案选取具有光学孤立部分的孤立图案，并在沿平行于孤立图案的孤立部分延伸并具有端部的邻接图案中，提供沿孤立图案的孤立部分的方向延伸和从邻接孤立图案的孤立部分的端部延伸的延伸部分。
根据本发明的第四方面，通过用曝光光线照射光掩模来将形成在光掩模中的掩模图案转移到形成在基底上的光致抗蚀剂上；并使用通过显影光致抗蚀剂获得的蚀刻掩模来蚀刻基底，从而制造半导体器件。通过修正包括多个设计图案的设计图案数据；根据基于修正的设计图案数据生成的电子束写入图案在形成在掩模坯体上的电子束抗蚀剂上进行电子束写入；并使用通过显影电子束抗蚀剂而形成的蚀刻掩模来蚀刻掩模坯体，从而形成光掩模。修正设计图案数据的步骤包括以下步骤：从掩模图案选取具有光学孤立部分的孤立图案，并在沿正交于孤立图案的方向邻接孤立图案延伸且具有端部和从端部延伸的端部边缘的直线邻接图案中，提供从邻接孤立图案的孤立部分的端部边缘沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
根据本发明的第一方面或第二方面，选取为具有光学孤立部分的图案的孤立图案。公知的通用图形计算程序使用光学模拟结果或规则库(图形计算法)自动化地选取孤立图案而不需人力介入。
如果孤立图案包括具有超出预定长度L0的长度的孤立部分，则可以采用例如日本未审专利申请公开No.2001-100390或日本未审专利申请公开No.2002-131882中公开的技术。
例如，通过在对曝光光线透明的玻璃衬底上形成由金属或金属氧化物组成的光屏蔽薄层或半透明光屏蔽薄层从而得到光掩模。玻璃衬底包括钠钙玻璃、低膨胀玻璃、或合成氧化硅玻璃。此外，光屏蔽薄层或半透明光屏蔽薄层可以是单层或多层。根据本发明的第一或第二方面，光掩模的例子包括具有光屏蔽薄层掩模图案的普通光掩模、移相掩模、和具有半透明光屏蔽薄层掩模图案的半色调移相掩模。另外，光掩模可以是使用通过显影电子束抗蚀剂获得的蚀刻掩模来蚀刻掩模坯体制造的光掩模(母掩模)。可选地，光掩模可以是由母掩模拷贝的工作掩模。
形成根据本发明的一个实施例的半导体器件的孤立图案电路和邻接电路的材料的例子包括掺有杂质的多晶硅，诸如铝合金、钨、铜或银的金属；诸如硅化钨或硅化钛的金属化合物；其中在诸如硅化钨或硅化钛的金属化合物上层叠掺有杂质的多晶硅的多层；和由掺有杂质的多晶硅的层、诸如硅化钨或硅化钛的金属化合物和绝缘层制成的多层。
对于电子束写入方法，基底的一个例子是掩模坯体，其中在由对曝光光线透明的钠钙玻璃、低膨胀玻璃、或合成硅玻璃组成的玻璃衬底上形成由金属或金属化合物组成的光屏蔽薄层或半透明光屏蔽薄层。光屏蔽薄层或半透明光屏蔽薄层可以是单层或多层结构。
可选地，对于电子束写入方法、曝光方法、半导体器件、和半导体器件的制造方法，基底的例子包括半导体衬底、半绝缘衬底、绝缘衬底和形成在这些衬底之一上的处理层。更具体地，基底的例子包括：掺有杂质的多晶硅；诸如铝合金、钨、铜或银的金属；诸如硅化钨或硅化钛的金属化合物；在诸如硅化钨或硅化钛的金属化合物上层叠掺有杂质的多晶硅的多层；和由掺有杂质的多晶硅的层、诸如硅化钨或硅化钛的金属化合物和绝缘层制成的多层。这里，绝缘层材料的例子包括公知的绝缘材料，例如SiO2、BPSG、PSG、BSG、AsSG、SbSG、NSG、SOG、LTO(低温氧化物：低温CVD-SiO2)、SiN、或SiON，和这些绝缘材料的多层结构。
为了修正邻近效应、光学邻近效应、或邻近效应和光学邻近效应两者，可以独立地修正设计图案数据。
根据本发明的第一或第二方面，包括设置/布线工具的图案数据修正设备修正包括多个设计图案的设计图案数据。图案数据修正设备包括：
(a)用于输入设计图案数据的输入装置；
(b)修正装置；和
(c)用于输出修正的设计图案数据的输出装置。
修正装置从掩模图案选取具有光学孤立部分的孤立图案，并在与孤立图案的孤立部分平行延伸且具有端部的邻接图案中，提供从邻接孤立图案的孤立部分的端部沿孤立图案的孤立部分延伸的方向延伸的延伸部分。可选地，修正装置从掩模图案选取具有光学孤立部分的孤立图案，并在沿正交于孤立图案的方向邻接孤立图案延伸且具有端部和从端部延伸的端部边缘的直线邻接图案中，提供从邻接孤立图案的孤立部分的端部边缘沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
可以将图案数据修正设备引入用于产生设计图案数据的设备或电子束写入设备中。可选地，图案数据修正设备可以是独立的设备。
这里，输入装置可以是用于向图案数据修正设备指定(specifying)或输入设计图案数据的任何装置。输入装置的例子包括键盘和触摸板。当将软盘、CD-ROM(光盘-只读存储器)、或DVD(数字化视频光盘)上记录的设计图案数据输入至图案数据修正设备，或当将不同的数据处理设备中记录的设计图案数据输入至图案数据修正设备时，输入装置可以是用于接收设计图案数据并存储其的硬盘、通信线路、LAN(局域网)、或WAN(广域网)。另外，当将设计图案数据以电子信号的形式输入时，输入装置可以是输入端子。
输出装置可以是用于输出通过采用掩模图案修正方法修正的设计图案数据的输出端子。可选地，输出装置可以是用于基于修正的设计图案数据在纸片或胶片上记录修正的设计图案的打印机或XY绘图仪。
修正装置进行根据本发明的第一或第二方面的掩模图案修正方法。修正装置包括RAM(随机存取存储器)、ROM(只读存储器)、诸如光记录媒体的存储装置、和CPU(中央处理单元)。存储装置存储各种生成程序、处理程序、掩模图案修正程序、图表和规则。
另外，图案数据修正设备可以包括用于存储输入的设计图案数据的设计图案数据存储装置和用于存储修正的设计图案数据的后-修正设计图案数据存储装置。这些设计图案数据存储装置和修正后设计图案数据存储装置包括，例如存储器(如RAM)和硬盘。而且，图案数据修正设备可以包括由例如CPU组成的光强模拟装置，以在得到的线宽和设计图案间隔的基础上对设计图案进行光学邻近效应修正，从而能够获得其中光学邻近效应被修正的设计图案数据。
如上所述，根据本发明的第一或第二方面或根据本发明的第一至第四方面之一的半导体器件，从掩模图案选取具有光学孤立部分的孤立图案。接着，向邻接图案提供从邻接图案的端部或端部边缘延伸的延伸部分。因此，可以尽可能地减小光学孤立图案的数目。结果，半导体器件制造工艺的光刻步骤中的处理窗口被扩大。即，增大了光刻步骤中的处理容限(如聚焦容限)。
因此，可靠地消除了散焦时不能获得必要的对比度、不能获得所需要的线宽、减小线宽、和诸如未连接和不良接触的断开错误的问题的发生。另外，能够从掩模图案自动选取孤立图案，并将延伸部分自动添加到邻接图案的端部或端部边缘而无需人力介入。
附图说明
图1是示例根据本发明的第一方面或第二方面的掩模图案修正方法的流程图；
图2A是用于示出掩模图案修正方法的孤立图案和邻接图案的布置示意图；
图2B是在图2A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置示意图；
图3A和3B是在图2A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置的变体的示意图；
图4A是用于示出掩模图案修正方法的孤立图案和邻接图案的布置示意图；
图4B是在图4A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置示意图；
图5A是用于示出掩模图案修正方法的孤立图案和邻接图案的布置示意图；
图5B是在图5A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置示意图；
图6A和6B是在图5A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置的变体的示意图；
图7A是用于示出掩模图案修正方法的孤立图案和邻接图案的布置示意图；
图7B是在图7A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置示意图；
图8A和8B是在图7A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置的变体的示意图；
图9A是用于示出掩模图案修正方法的孤立图案和邻接图案的布置示意图；
图9B是在图9A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置示意图；
图10A是用于示出掩模图案修正方法的孤立图案和邻接图案的布置示意图；
图10B是在图10A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置示意图；
图11A和11B是在图10A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置的变体的示意图；
图12A是用于示出掩模图案修正方法的孤立图案和邻接图案的布置示意图；
图12B是在图12A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置示意图；
图13A和13B是在图12A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置的变体的示意图；
图14A是用于示出掩模图案修正方法的孤立图案和邻接图案的布置示意图；
图14B是在图14A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置示意图；
图15A和15B是在图14A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置的变体的示意图；
图16A是用于示出掩模图案修正方法的孤立图案和邻接图案的布置示意图；
图16B是在图16A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置示意图；
图17A是用于示出掩模图案修正方法的孤立图案和邻接图案的布置示意图；
图17B是在图17A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置示意图；
图18A是用于示出掩模图案修正方法的孤立图案和邻接图案的布置示意图；
图18B是在图18A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置示意图；
图19A是用于示出掩模图案修正方法的孤立图案和邻接图案的布置示意图；
图19B是在图19A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置示意图；
图20A是用于示出掩模图案修正方法的孤立图案和邻接图案的布置示意图；
图20B是在图20A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置示意图；
图21A和21B是在图20A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置的变体的示意图；
图22A是用于示出掩模图案修正方法的孤立图案和邻接图案的布置示意图；
图22B是在图22A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置示意图；
图23A和23B是在图22A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置的变体的示意图；
图24A是用于示出掩模图案修正方法的孤立图案和邻接图案的布置示意图；
图24B是在图24A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置示意图；
图25A是用于示出掩模图案修正方法的孤立图案和邻接图案的布置示意图；
图25B是在图25A中示出的邻接图案设置有延伸部分时，孤立图案和邻接图案的布置示意图；
图26A和26B是根据掩模图案修正方法向邻接图案提供延伸部分的工序的图；
图27是图26B的图的继续；
图28A和28B是根据掩模图案修正方法向邻接图案提供延伸部分的工序的图；
图29A和29B是当在提供于第一邻接图案的延伸部分和邻接第一邻接图案的第二邻接图案之间不能保持预定间隔时的工序的图；
图30A-D是根据本发明的第二实施例的掩模坯体部分的局部侧视图；
图31A-D是根据本发明第三实施例的半导体衬底部分的局部侧视图；
图32A-C是根据本发明的第四实施例的半导体衬底部分的局部侧视图；
图33是根据本发明的一个实施例的半导体器件中孤立图案和邻接图案的布置示意图；
图34是公知的半导体器件中孤立图案和邻接图案的布置示意图；
图35是根据本发明的一个实施例的半导体器件中孤立图案和邻接图案的布置示意图；以及
图36是根据本发明的一个实施例的半导体器件中孤立图案和邻接图案的布置示意图。
具体实施方式
参照附图描述本发明的典型实施例。
第一典型实施例
第一典型实施例涉及根据本发明的第一和第二方面的掩模图案修正方法。
图1是示出根据第一实施例的掩模图案修正方法的流程图。表1示出结构符号、孤立图案和邻接图案的布置、和当向邻接图案提供延伸部分时示出孤立图案和邻接图案的布置的附图标记。
表1
  结构ID   孤立图案&邻接图案的布置 孤立图案&具有延伸部分的邻接图案的布置
根据本发明的第一方面的掩模图案修正方法
  1A-1   图2A   图2B   图3A   图3B
  1A-1   图4A   图4B
  1B-1   图5A   图5B   图6A   图6B
  1A-2   图7A   图7B   图8A   图8B
  1A-2   图9A   图9B
  1B-2   图10A   图10B   图11A   图11B
  1A-3   图12A   图12B   图13A   图13B
  1B-3   图14A   图14B   图15A   图15B
  1C-1   图16A   图16B
  1C-2   图17A   图17B
  1D-1   图18A   图18B
  1D-2   图19A   图19B
根据本发明的第二方面的掩模图案修正方法
  2A 图20A 图20B 图21A   图21B
  2A 图22A 图22B 图23A   图23B
  2B 图24A 图24B
  2B 图25A 图25B
根据第一实施例，描述了形成在用于半导体器件制造工艺光刻步骤中的光掩模上的掩模图案的修正方法。在该方法中，从掩模图案选取具有光学孤立部分的孤立图案。接着，在与孤立图案的孤立部分平行延伸且具有端部的邻接图案中，提供了邻接孤立图案的孤立部分且从端部沿孤立图案的孤立部分延伸的方向延伸的延伸部分。可选地，再次从掩模图案选取具有光学孤立部分的孤立图案。此后，在垂直于孤立图案延伸且具有端部和从端部延伸的端部边缘的直线邻接图案中，提供了从端部边缘邻接孤立图案的孤立部分且沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
在第一实施例中，孤立图案的孤立部分具有小于或等于预定宽度W0的宽度W，且具有小于或等于预定长度L0的长度L。在从孤立部分边缘距离S(图中具有“x”的边缘)的区域中，不存在邻接图案。在第一实施例中，采用90nm设计规则。预定宽度W0为120nm，预定长度L0为360nm，距离S为120nm。然而，预定宽度W0、预定长度L0和距离S不限于这些值。另外，在第一实施例中，预定间隔长度C确定为130nm。这里，预定间隔长度C是临界尺寸的1.2倍。然而，预定间隔长度C不限于该值。
适于进行根据第一实施例的修正方法的图案数据修正设备(包括设置/布线工具)修正了包括多个设计图案的设计图案数据。图案数据修正设备包括：
(a)用于输入设计图案数据的输入装置；
(b)修正装置；和
(c)用于输出修正的设计图案数据的输出装置。
修正装置从掩模图案选取具有光学孤立部分的孤立图案。接着，在与孤立图案的孤立部分平行延伸且具有端部的邻接图案中，提供了从邻接孤立图案的孤立部分的端部沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
可选地，再次从掩模图案选取具有光学孤立部分的孤立图案。此后，在垂直于孤立图案延伸且具有端部和从端部延伸的端部边缘的直线邻接图案中，提供了从端部边缘邻接孤立图案的孤立部分且沿孤立图案的孤立部分延伸的方向延伸的延伸部分。这里，输入装置、修正装置和输出装置起上述作用。
下面参照图1-29更详细地描述根据第一实施例的掩模图案修正方法。在掩模图案设计阶段期间，使用图案数据修正设备(设置/布线工具)进行根据第一实施例的掩模图案修正方法。可选地，在光掩模制备阶段期间，在进行OPC之前或之后进行根据第一实施例的掩模图案修正方法。
步骤-100
首先，将预定宽度W0、预定长度L0和距离S作为设计图案数据输入图案数据修正设备。进一步将从光学模拟结果或规则库得到的掩模图案数据作为设计图案数据输入给图案数据修正设备。例如，可以从用作输入装置的图案数据修正设备的键盘输入预定宽度W0、预定长度L0和距离S。可以从存储光学模拟结果或规则库的计算机经由用作输入装置的局域网(LAN)或广域网(WAN)输入掩模图案数据。
步骤-110
接着，修正装置从存储在修正装置的存储装置中的掩模图案选取孤立图案10，其是包括光学孤立部分11的图案。公知的通用图形计算程序可以进行该选取操作。在第一实施例中，将具有小于或等于预定宽度W0的宽度W、小于或等于预定长度L0的长度L、以及在从掩模图案边缘距离S(图中具有“x”的边缘)的区域中不具有邻接图案的掩模图案界定为孤立图案10。此外，满足这些条件的孤立图案10的部分界定为孤立部分11。更具体地，选取具有小于或等于预定宽度W0的宽度W的掩模图案的边缘。然后确定从边缘的距离S中是否存在另一掩模图案，以确定具有该边缘的掩模图案是否是孤立图案。如果从边缘外侧的距离S中不存在另一掩模图案且如果边缘长度L小于或等于预定长度L0，则将掩模图案界定为孤立图案10。将具有孤立图案10该边缘的部分进一步界定为孤立部分11。
步骤-120
接着，修正装置选取邻接孤立图案10的孤立部分11的掩模图案作为邻接图案。更具体地，如下面所要描述的，例如对于图2A和16A中示出的孤立图案10、邻接图案50、50A和50B，从孤立图案10的孤立部分11的边缘产生了具有长度L和宽度W′的图案A。如果图案A与两个邻接图案相接触(见图26A)，则形成“结构1A”、“结构1B”或“结构2A”。如果图案A仅与一个邻接图案相接触(见图28A)，则形成“结构1C”、“结构1D”或“结构2B”。更具体地，例如在图2A示出的例子中，如图26B所示，从与图案A相接触的邻接图案50A和50B的端部51A和51B形成具有大于或等于最小线宽的宽度的图案B。此后，在图案B的中截面处形成具有最小间隔长度的图案C。将图案B中不与图案C重叠的区域界定为延伸部份53A和53B(见图2B和27)。相反，在图16A示出的例子中，如图28B所示，从与图案A相接触的邻接图案50的端部51形成具有大于或等于最小线宽的宽度的图案D。将图案D中与图案A重叠的区域界定为延伸部份53(见图16B和29)。
步骤-130
接着，例如如图29A所示，如果不能确保提供于邻接图案50的延伸部份53和邻接该邻接部分50的邻接图案54之间的预定间隔(例如下述的预定间隔长度C)，则减小延伸部份53的长度以确保预定间隔(见图29B)。此外，如果延伸部份不是矩形，则除去延伸部份的某些局部区域使得延伸部份成为矩形。在该情形中，注意除去部分的区域从而确保最小特征尺寸。
步骤-140
例如，如图20B所示，如果延伸部份的附加部分形成新的边缘(峰间的间隔)，则除去不满足下述条件的延伸部份：延伸部份的长度ΔLEX-1≥(最小特征尺寸)或延伸部份的长度ΔLEX-2≥(最小特征尺寸)。
步骤-150
接着，确定孤立图案的选取是否完成了。如果孤立图案的选取未完成，则重复步骤步骤-110至步骤-140，直至孤立图案的选取完成。然而，如果孤立图案的选取完成了，则掩模图案的修正也完成了。
步骤-160
从修正的设计图案数据产生电子束写入图案数据。电子束写入图案数据的产生取决于采用的电子束曝光系统是光栅扫描(raster scanning)型还是矢量扫描(vector scanning)型。在任一情形中，可以采用公知的方法。即，例如，通过电子束曝光系统将写入格式的修正设计图案数据转换为电子束偏转数据(对应于电子束写入图案数据)。电子束曝光系统发射通过改变孔径来形成与设计图案数据相同形状的电子束。
当产生了用于流格式(stream format)的设计图案数据的写入图案数据时，设计图案数据例如变换为位图。基于位图数据进行根据本发明的第一方面或第二方面的掩模图案修正方法以修正掩模图案，从而得到用于修正的掩模图案的设计图案数据。可以进一步对设计图案数据进行光学邻近效应修正，以获得经过光学邻近效应修正的设计图案数据。由于得到的设计图案数据是流格式的，所以使用公知方法将该格式的设计图案数据转换为例如写入格式。此后，从写入格式的修正设计图案数据产生写入图案数据。
参照图2-25描述孤立图案和其邻接图案的布置、孤立图案和其具有延伸部分的邻接图案的布置的特例。
图2A、4A、7A、9A和12A中示出的例子涉及“结构1A”。在这些例子中，孤立图案10包括孤立部分11和从孤立图案11的两端延伸的第一延伸部分12A和第二延伸部分12B。
这里，孤立图案10的孤立部分11、第一延伸部分12A和第二延伸部分12B是线状的。邻接图案包括第一邻接图案50A、60A和第二邻接图案50B、60B。第一邻接图案50A和60A分别具有端部51A和61A。第一邻接图案50A和60A平行于孤立图案10的第一延伸部分12A延伸。相反，第二邻接图案50B和60B具有第二端部51B和61B，其分别面向第一端部51A和61A。第二邻接图案50B和60B平行于孤立图案10的第二延伸部分12B延伸。在该结构中，得到下述等式：
ΔL12＝ΔLEX-1+ΔLEX-2+C    …(1)
其中ΔL12是第一端部51A和第二端部51B之间的距离或者第一端部61A和第二端部61B之间的距离，C是预定的间隔长度，ΔLEX-1是提供于第一邻接图案50A的延伸部分53A的长度或者提供于第一邻接图案60A的延伸部分63A的长度，ΔLEX-2是提供于第二邻接图案50B的延伸部分53B的长度或者提供于第二邻接图案60B的延伸部分63B的长度。注意如果这些值满足等式(1)，ΔLEX-1和ΔLEX-2可以确定为任意值。
这里，图2A和4A中示出的例子涉及“结构1A-1”。在这些例子中，第一邻接图案50A呈直线且平行于孤立图案10的第一延伸部分12A延伸，而第二邻接图案50B呈直线且平行于孤立图案10的第二延伸部分12B延伸。在图4A示出的例子中，第二邻接图案50B经由连接部分56B连接到第二延伸部分12B。
在图2B示出的例子中，提供了从第一邻接图案50A的第一端部51A延伸的延伸部分53A。同样，提供了从第二邻接图案50B的第二端部51B延伸的延伸部分53B，且ΔLEX-1＝ΔLEX-2。相反，在图3A和4B示出的例子中，提供了从第一邻接图案50A的第一端部51A延伸的延伸部分53A。然而，没有提供从第二邻接图案50B的第二端部51B延伸的延伸部分53B，因此ΔLEX-2＝0。此外，在图3B示出的例子中，没有提供从第一邻接图案50A的第一端部51A延伸的延伸部分53A。然而，提供了从第二邻接图案50B的第二端部51B延伸的延伸部分53B，因此ΔLEX-1＝0。
图7A和9A中示出的例子涉及“结构1A-2”。在这些例子中，第一邻接图案50A呈直线且平行于孤立图案10的第一延伸部分12A延伸。相反，第二邻接图案60B具有由第一侧边64B和第二侧边65B组成的L形。这里，第一侧边64B是第二邻接图案60B的一部分并包括第二端部61B。第一侧边64B呈直线且平行于孤立图案10的第二延伸部分12B延伸。
第二侧边65B，其是第二邻接图案60B的一部分，沿与孤立图案10的第二延伸部分12B的延伸方向正交且远离孤立图案10的第二延伸部分12B的方向从第一侧边64B的第二端部61B延伸。在图9A示出的例子中，第一邻接图案50A经由连接部分56A连接到第一延伸部分12A。
在图7B示出的例子中，提供了从第一邻接图案50A的第一端部51A延伸的延伸部分53A。同样，提供了从第二邻接图案60B的第二端部61B延伸的延伸部分63B，且ΔLEX-1＝ΔLEX-2。相反，在图8A示出的例子中，提供了从第一邻接图案50A的第一端部51A延伸的延伸部分53A。然而，没有提供从第二邻接图案60B的第二端部61B延伸的延伸部分63B，因此ΔLEX-2＝0。此外，在图8B和9B示出的例子中，没有提供从第一邻接图案50A的第一端部51A延伸的延伸部分53A。然而，提供了从第二邻接图案60B的第二端部61B延伸的延伸部分63B，因此ΔLEX-1＝0。
图12A示出的例子涉及“结构1A-3”。在该例子中，第一邻接图案60A具有由第一侧边64A和第二侧边65A组成的L形。这里，第一侧边64A，其是第一邻接图案60A的一部分并包括第一端部61A，呈直线且平行于孤立图案10的第一延伸部分12A延伸。
第二侧边65A，其是第一邻接图案60A的一部分，沿与孤立图案10的第一延伸部分12A的延伸方向正交且远离孤立图案10的第一延伸部分12A的方向从第一侧边64A的第一端部61A延伸。
第二邻接图案60B具有由第一侧边64B和第二侧边65B组成的L形。这里，第一侧边64B，其是第二邻接图案60B的一部分并包括第二端部61B，呈直线且平行于孤立图案10的第二延伸部分12B延伸。此外，第二侧边65B，其是第二邻接图案60B的一部分，沿与孤立图案10的第二延伸部分12B的延伸方向正交且远离孤立图案10的第二延伸部分12B的方向从第一侧边64B的第二端部61B延伸。
在图12B示出的例子中，提供了从第一邻接图案60A的第一端部61A延伸的延伸部分63A。同样，提供了从第二邻接图案60B的第二端部61B延伸的延伸部分63B，且ΔLEX-1＝ΔLEX-2。
相反，在图13A示出的例子中，提供了从第一邻接图案60A的第一端部61A延伸的延伸部分63A。然而，没有提供从第二邻接图案60B的第二端部61B延伸的延伸部分63B，因此ΔLEX-2＝0。此外，在图13B示出的例子中，没有提供从第一邻接图案60A的第一端部61A延伸的延伸部分63A。然而，提供了从第二邻接图案60B的第二端部61B延伸的延伸部分63B，因此ΔLEX-1＝0。
图5A、10A和14A中示出的例子涉及“结构1B”。在这些例子中，直线孤立图案20包括在其两端具有端部23A和23B的孤立部分21。邻接图案包括第一邻接图案50A、60A和第二邻接图案50B、60B。具有各自的第一端部51A和61A的第一邻接图案50A和60A平行于孤立图案20延伸。第二邻接图案50B和60B具有第二端部51B和61B，其分别面向第一端部51A和61A。第二邻接图案50B和60B平行于孤立图案20延伸。
在该结构中，得到下述等式：
ΔL12＝ΔLEX-1+ΔLEX-2+C    …(1)
其中ΔL12是第一端部51A和第二端部51B之间的距离或者第一端部61A和第二端部61B之间的距离，C是预定的间隔长度，ΔLEX-1是提供于第一邻接图案50A的延伸部分53A的长度或者提供于第一邻接图案60A的延伸部分63A的长度，ΔLEX-2是提供于第二邻接图案50B的延伸部分53B的长度或者提供于第二邻接图案60B的延伸部分63B的长度。注意如果这些值满足等式(1)，则ΔLEX-1和ΔLEX-2可以确定为任意值。
图5A示出的例子涉及“结构1B-1”。在该例子中，第一邻接图案50A呈直线且平行于孤立图案20延伸。第二邻接图案50B也呈直线且平行于孤立图案20延伸。
在图5B示出的例子中，提供了从第一邻接图案50A的第一端部51A延伸的延伸部分53A。同样，提供了从第二邻接图案50B的第二端部51B延伸的延伸部分53B，且ΔLEX-1＝ΔLEX-2。相反，在图6A示出的例子中，提供了从第一邻接图案50A的第一端部51A延伸的延伸部分53A。然而，没有提供从第二邻接图案50B的第二端部51B延伸的延伸部分53B，因此ΔLEX-2＝0。此外，在图6B示出的例子中，没有提供从第一邻接图案50A的第一端部51A延伸的延伸部分53A。然而，提供了从第二邻接图案50B的第二端部51B延伸的延伸部分53B，因此ΔLEX-1＝0。
图10A中示出的例子涉及“结构1B-2”。在该例子中，第一邻接图案50A呈直线且平行于孤立图案20延伸，然而第二邻接图案60B具有由第一侧边64B和第二侧边65B组成的L形。这里，第一侧边64B，其是第二邻接图案60B的一部分并包括第二端部61B，呈直线且平行于孤立图案20延伸。此外，第二侧边65B，其是第二邻接图案60B的一部分，沿与孤立图案20的延伸方向正交且远离孤立图案20的方向从第一侧边64B的第二端部61B延伸。
在图10B示出的例子中，提供了从第一邻接图案50A的第一端部51A延伸的延伸部分53A。同样，提供了从第二邻接图案60B的第二端部61B延伸的延伸部分63B，且ΔLEX-1＝ΔLEX-2。相反，在图11A示出的例子中，提供了从第一邻接图案50A的第一端部51A延伸的延伸部分53A。然而，没有提供从第二邻接图案60B的第二端部61B延伸的延伸部分63B，因此ΔLEX-2＝0。此外，在图11B示出的例子中，没有提供从第一邻接图案50A的第一端部51A延伸的延伸部分53A。然而，提供了从第二邻接图案60B的第二端部61B延伸的延伸部分63B，因此ΔLEX-1＝0。
另外，图14A示出的例子涉及“结构1B-3”。在该例子中，第一邻接图案60A具有由第一侧边64A和第二侧边65A组成的L形。这里，第一侧边64A，其是第一邻接图案60A的一部分并包括第一端部61A，呈直线且平行于孤立图案20延伸。相反，第二侧边65A，其是第一邻接图案60A的一部分，沿与孤立图案20的延伸方向正交且远离孤立图案20的方向从第一侧边64A的第一端部61A延伸。第二邻接图案60B具有由第一侧边64B和第二侧边65B组成的L形。
第一侧边64B，其是第二邻接图案60B的一部分并包括第二端部61B，呈直线且平行于孤立图案20延伸。相反，第二侧边65B，其是第二邻接图案60B的一部分，沿与孤立图案20的延伸方向正交且远离孤立图案20的方向从第一侧边64B的第二端部61B延伸。
在图14B示出的例子中，提供了从第一邻接图案60A的第一端部61A延伸的延伸部分63A。同样，提供了从第二邻接图案60B的第二端部61B延伸的延伸部分63B，且ΔLEX-1＝ΔLEX-2。相反，在图15A示出的例子中，提供了从第一邻接图案60A的第一端部61A延伸的延伸部分63A。然而，没有提供从第二邻接图案60B的第二端部61B延伸的延伸部分63B，因此ΔLEX-2＝0。
此外，在图15B示出的例子中，没有提供从第一邻接图案60A的第一端部61A延伸的延伸部分63A。然而，提供了从第二邻接图案60B的第二端部61B延伸的延伸部分63B，因此ΔLEX-1＝0。
图16A和17A示出的例子涉及“结构1C”。在这些例子中，孤立图案10包括一端为端部13的孤立图案11和从孤立图案11的另一端延伸的延伸部分12。孤立图案10的孤立部分11和延伸部分12是线状的。具有端部51的邻接图案50平行于孤立图案10的延伸部分12延伸。
在该结构中，提供具有邻接图案50的延伸部分53的长度ΔLEX表达为：
ΔLEX＝ΔL±α            …(2)
其中ΔL是孤立图案10的端部13和基准线(未示出)之间的长度减去邻接图案50的端部51和基准线之间的长度。希望α的值为零(0)。然而，如果α的值小于约最小特征尺寸，则能够提供光学邻近效应修正。
图16A示出的例子涉及“结构1C-1”。在该例子中，邻接图案50也呈直线且平行于孤立图案10的延伸部分12延伸。在图16B示出的例子中，提供了从邻接图案50的端部51延伸的延伸部分53。此外，图17A示出的例子涉及“结构1C-2”。在该例子中，邻接图案60具有由第一侧边64和第二侧边65组成的L形。
这里，第一侧边64，其是邻接图案60的一部分并包括端部61，呈直线且平行于孤立图案10的延伸部分12延伸，然而第二侧边65，其是邻接图案60的一部分，沿与孤立图案10的第一延伸部分12A的延伸方向正交且远离孤立图案10的第一延伸部分12A的方向从第一侧边64的端部61延伸。在图17B示出的例子中，提供从邻接图案60的端部61延伸的延伸部分63。
图18A和19A示出的例子涉及“结构1D”。在这些例子中，孤立图案30具有由第一侧边34和第二侧边35组成的L形。这里，第一侧边34，其是孤立图案30的一部分并包括端部33，呈线状延伸。第一侧边34包括其一端为端部33的孤立部分31和从孤立部分31的另一端延伸的延伸部分32。
相反，第二侧边35，其是孤立图案30的一部分，沿与第一侧边34的延伸方向正交的方向从第一侧边34的端部33延伸，该第一侧边34是孤立图案30的一部分。此外，具有端部51的邻接图案50平行于第一侧边34的延伸部分32延伸，端部51面向孤立图案30的第二侧边35，该第一侧边34是孤立图案30的一部分。在该结构中，提供于邻接图案50的延伸部分53的长度ΔLEX表示达为：
ΔLEX＝ΔL-C±α            …(3)
其中ΔL是孤立图案30的第二侧边35的边缘36和邻接图案50的端部51之间的距离，C是预定间隔长度。希望α的值为零(0)。然而，如果α的值小于约最小特征尺寸，则能够提供光学邻近效应修正。
图18A示出的例子涉及“结构1D-1”。在该例子中，邻接图案50呈直线且平行于第一侧边34的延伸部分32延伸，该第一侧边34是孤立图案30的一部分。在图18B示出的例子中，提供从邻接图案50的端部51延伸的延伸部分53。此外，图19A示出的例子涉及“结构1D-2”。
在该例子中，邻接图案60具有由第一侧边64和第二侧边65组成的L形。第一侧边64，其是邻接图案60的一部分并包括端部61，呈直线并平行于第一侧边34的延伸部分32延伸，该第一侧边34是孤立图案30的一部分。
第二侧边65，其是邻接图案60的一部分，平行于孤立图案30的第二侧边35远离孤立图案30的第一侧边34的延伸方向从第一侧边34的端部61延伸，该第一侧边64也是邻接图案60的一部分。在图19B示出的例子中，提供从邻接图案60的端部61延伸的延伸部分63。
图20A和22A中示出的例子涉及“结构2A”。在图20A示出的例子中，孤立图案10包括孤立部分11和从孤立图案11的两端延伸的第一延伸部分12A和第二延伸部分12B。孤立图案10的孤立部分11、第一延伸部分12A和第二延伸部分12B呈线状延伸。
邻接图案包括第一邻接图案80A和第二邻接图案80B。直线第一邻接图案80A邻接孤立图案10的第一延伸部分12A延伸并垂直于第一延伸部分12A延伸。第一邻接图案80A包括第一端部81A和从第一端部81A延伸的第一端部边缘82A。相反，直线第二邻接图案80B邻接孤立图案10的第二延伸部分12B延伸并垂直于第二延伸部分12B延伸。第二邻接图案80B包括第二端部81B和从第二端部81B延伸的第二端部边缘82B。第二端部边缘82B面向第一端部边缘82A。
图22A示出的例子中，直线孤立图案20包括在其两端具有端部23A和23B的孤立部分21。相反，邻接图案包括第一邻接图案80A和第二-邻接图案80B。直线第一邻接图案80A邻接孤立图案10沿与孤立图案10垂直的方向延伸。第一邻接图案80A包括第一端部81A和从第一端部81A延伸的第一端部边缘82A。直线第二邻接图案80B邻接孤立图案10沿与孤立图案10垂直的方向延伸。第二邻接图案80B包括第二端部81B和从第一端部81B延伸的第一端部边缘82B。第二端部边缘82B面向第一端部边缘82A。
在该结构的各个例子中，得到下述等式：
ΔL12＝ΔLEX-1+ΔLEX-2+C           …(1)
其中ΔL12表示第一端部边缘82A和第二端部边缘82B之间的距离，C表示预定的间隔长度，ΔLEX-1表示提供于第一邻接图案80A的延伸部分83A的长度，ΔLEX-2表示提供于第二邻接图案80B的延伸部分83B的长度。注意如果这些值满足等式(1)，ΔLEX-1和ΔLEX-2可以确定为任意值。
在图20B和22B示出的例子中，提供从第一邻接图案80A的第一端部边缘82A延伸的延伸部分83A。同样，提供从第二邻接图案80B的第二端部边缘82B延伸的延伸部分83B，且ΔLEX-1＝ΔLEX-2。相反，在图21A和23A示出的例子中，提供从第一邻接图案80A的第一端部边缘82A延伸的延伸部分83A。然而，没有提供从第二邻接图案80B的第二端部边缘82B延伸的延伸部分83B，因此ΔLEX-2＝0。
此外，在图21B和23B示出的例子中，没有提供从第一邻接图案80A的第一端部边缘82A延伸的延伸部分83A。然而，提供从第二邻接图案80B的第二端部边缘82B延伸的延伸部分83B，因此ΔLEX-1＝0。
图24A和25A中示出的例子涉及“结构2B”。在图24A示出的例子中，孤立图案30具有由第一侧边34和第二侧边35组成的L形。这里，第一侧边34，其是孤立图案30的一部分并包括端部33，呈线状延伸。第一侧边34包括其一端为端部33的孤立部分31和从孤立部分31的另一端延伸的延伸部分32。
相反，第二侧边35，其是孤立图案30的一部分，沿与第一侧边34的延伸方向正交的方向从第一侧边34的端部33延伸，该第一侧边34是孤立图案30的一部分。此外，直线邻接图案80邻接孤立图案30的第一侧边34沿与第一侧边34垂直的方向延伸。直线邻接图案80B包括端部81和从端部81延伸的端部边缘82。
在图25A示出的例子中，孤立图案30具有由第一侧边34和第二侧边35组成的L形。这里，第一侧边34，其是孤立图案30的一部分并包括端部33，呈线状延伸。第一侧边34包括在其两端具有端部33和端部37的孤立部分31。相反，第二侧边35，其是孤立图案30的一部分，沿与第一侧边34的延伸方向正交的方向从第一侧边34的端部33延伸，该第一侧边34是孤立图案30的一部分。此外，直线邻接图案80邻接孤立图案30的第一侧边34沿与第一侧边34垂直的方向延伸。直线邻接图案80B包括端部81和从端部81延伸的端部边缘82。
在该结构的各个例子中，提供于邻接图案80的延伸部分83的长度ΔLEX表达为：
ΔLEX＝ΔL-C±α             …(3)
其中ΔL表示孤立图案30的第二侧边35的边缘36和邻接图案80的端部边缘82之间的距离，C是预定间隔长度。这里，希望α的值为零(0)。然而，如果α的值小于约最小特征尺寸，则能够提供光学邻近效应修正。
在许多情形中，在图2-25示出的邻接图案的端部附近形成或将要形成接触孔或通孔(均未示出)。
通常，如果减小具有接触孔或通孔的孤立图案的线宽，则会发生诸如未连接和不良接触的断开错误。根据第一实施例，即使在散焦时不能得到所需的对比度时也能可靠地防止断开错误的发生。
第二典型实施例
第二实施例涉及根据本发明的第一方面或第二方面的电子束写入方法、根据本发明的第一至第四方面的光掩模和根据本发明的第一方面或第二方面的光掩模的制备方法。
即，在根据第二实施例的电子束写入方法中，例如，修正包括多个用于制造半导体器件的设计图案数据的设计图案数据。此后，基于修正的设计图案数据对形成在基底上的电子束抗蚀剂进行电子束写入。在第二实施例中，基底是掩模坯体。就光掩模和光掩模的制造方法而言，使用通过显影电子束抗蚀剂而得到的蚀刻掩模来蚀刻掩模坯体。注意根据第一实施例中描述的本发明的第一或第二方面的掩模图案修正方法修正设计图案数据。
可选地，第二实施例中用到的光掩模是半导体器件制造工艺的光刻步骤中用到的光掩模。在光掩模中，形成包括孤立图案的掩模图案，该孤立图案是具有光学孤立部分的图案。接着，在与孤立图案的孤立部分平行延伸且具有端部的邻接图案中，提供从邻接孤立图案的孤立部分的端部延伸且沿孤立图案的孤立部分的方向延伸的延伸部分。可选地，在垂直于孤立图案延伸且具有端部和从端部延伸的端部边缘的直线邻接图案中，提供从邻接孤立图案的孤立部分的端部边缘沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
更具体地，在第二实施例中，如图30A中的局部示意截面图所示，采用掩模坯体作为基底，其包括对曝光光线透明且在其表面上具有金属光屏蔽薄膜111的玻璃衬底110。然而，基底不限于该掩模坯体。此后，例如在光屏蔽薄膜111上涂敷正性电子束抗蚀剂112。然后基于与第一实施例中所述相同方式产生的电子束写入图案数据在电子束抗蚀剂112上进行电子束写入。图30B示出该阶段的光掩模，其中电子束抗蚀剂112中标有点的区域表示电子束写入的区域。
在显影电子束抗蚀剂112之后(见图30C)，构图的电子束抗蚀剂112作为蚀刻掩模来蚀刻掩模坯体(即光屏蔽薄膜111)。因此，可以制造出具有图30D中示出结构的光掩模(母掩模)。
第三典型实施例
第三实施例也涉及根据本发明的第一方面或第二方面的电子束写入方法。特别地，第二实施例涉及电子束写入方法，其中直接发射电子束以写入到形成在例如半导体衬底的基底上的电子束抗蚀剂。在第三实施例中，如图31A的局部示意截面图所示，基底由在半导体衬底120上形成的铝合金金属层122形成。然而，基底结构不限于这种结构。注意层间绝缘层121形成在半导体衬底120上。
在根据第三实施例的电子束写入方法中，例如修正包括多个用于制造半导体器件的设计图案数据的设计图案数据。此后，基于由修正的设计图案数据产生的电子束写入图案数据，对形成在作为基底的金属层122上的电子束抗蚀剂123进行电子束写入。图31B示出该阶段的光掩模，其中电子束抗蚀剂123中标有点的区域表示电子束写入的区域。注意使用根据第一实施例中描述的本发明的第一或第二方面的掩模图案的修正方法修正设计图案数据。
在显影电子束抗蚀剂123之后(见图31C)，构图的电子束抗蚀剂123作为蚀刻掩模来蚀刻掩模坯体(即金属层122)。因此，可以制造出图31D中示出的结构。
第四典型实施例
第四实施例涉及根据本发明的第一方面或第二方面的曝光方法、根据本发明的第一至第四方面的半导体器件、和根据本发明的第一和第二方面的半导体器件的制造方法。即，在根据第四实施例的曝光方法中，例如修正包括多个用于制造半导体器件的设计图案数据的设计图案数据。此后，基于由修正的设计图案数据产生的电子束写入图案数据，对形成在掩模坯体上的电子束抗蚀剂123进行电子束写入。
在显影电子束抗蚀剂以形成蚀刻掩模之后，使用蚀刻掩模蚀刻掩模坯体形成光掩模。通过向光掩模照射曝光光线，将形成在光掩模中的掩模图案转移到形成在基底上的光致抗蚀剂中。就半导体器件和半导体器件的制造方法而言，在将形成在光掩模中的掩模图案转移到形成在基底上的光致抗蚀剂中之后，使用通过显影光致抗蚀剂得到的蚀刻掩模来蚀刻基底。注意使用根据第一实施例中描述的本发明的第一或第二方面的掩模图案的修正方法修正设计图案数据。
可选地，在根据第四实施例的半导体器件中，形成其为包括孤立部分的图案的孤立图案电路和平行于孤立图案的孤立部分延伸且具有端部的邻接图案电路。向邻接图案电路提供从邻接孤立图案的孤立部分的端部沿孤立图案的孤立部分的延伸方向延伸的延伸部分。
可选地，在根据第四实施例的半导体器件中，形成其为包括孤立部分的图案的孤立图案电路、和邻接孤立图案沿垂直于孤立图案的方向延伸且具有端部和从端部延伸的端部边缘的邻接图案电路。向邻接图案电路提供从邻接孤立图案的孤立部分的端部边缘沿孤立图案的孤立部分的延伸方向延伸的延伸部分。
更具体地，根据第四实施例，如图32A的局部示意截面图所示，基底由形成在半导体衬底130上的铝合金金属层132形成。然而，基底结构不限于这种结构。此外，在半导体衬底130上形成层间绝缘层131。此后，在金属层132上涂敷例如正性光致抗蚀剂133。基于由与第一实施例中所述相同的方式产生的电子束写入图案数据，对形成在掩模坯体上的电子束抗蚀剂进行电子束写入。显影电子束抗蚀剂以形成蚀刻掩模。通过使用蚀刻掩模来蚀刻掩模坯体，从而制造出光掩模134。
通过向光掩模134照射曝光光线，将形成在光掩模134中的掩模图案转移到形成在其为基底的金属层132上的光致抗蚀剂133中。图32B示出该阶段的光致抗蚀剂，其中光致抗蚀剂133中标有点的区域表示图案转移的区域。
在显影光致抗蚀剂133之后，构图的光致抗蚀剂133作为蚀刻掩模来蚀刻基底(金属层132)。因此，可以制造出具有图32C中所示结构的半导体器件。
在许多情形中，在图2-25示出的邻接图案的端部附近形成或将要形成接触孔或通孔(未示出)。因此，在通过将该邻接图案的端部转移到光致抗蚀剂、并使用该光致抗蚀剂作为蚀刻掩模来蚀刻基底得到的邻接图案电路中，如果不向掩模图案中的邻接图案提供延伸部分，则如图34示意性示出的公知技术那样，接触孔或通孔的边缘和邻接图案的端部之间的距离LL2和预定宽度W0之间的关系示于下表表-2中。在图33-36中，通过交叉阴影示出孤立图案电路和邻接图案电路。此外，为了简明的目的，接触孔或通孔示意性表示为正方形，邻接图案的端部表示为矩形。实际上，接触孔、通孔和邻接图案的端部为圆形或弧形。
在第四实施例中，如图2B所示，向邻接图案50A和50B提供例如延伸部分53A和53B。因此，如图33示意性示出，接触孔或通孔的边缘和邻接图案的端部之间的距离LL1和预定宽度W0之间的关系示于下表表-2中。
表-2
  预定宽度W0   距离LL1   距离LL2
  110nm   最小110nm   约50nm
  120nm   最小120nm   约60nm
  140nm   最小140nm   约70nm
换句话说，当对于预定宽度W0来说距离LL1确定为LL1＝K·W0时，K值可以大于或等于1，更优选大于或等于2。如果满足该条件，则可以说在母板图案中向邻接图案提供了延伸部分。还有，换句话说，如果接触孔或通孔的边缘和邻接图案的端部之间的距离LL1和设计规则之间的关系满足下表表-3示出的关系，则可以说在母板图案中向邻接图案提供了延伸部分。
表-3
  设计规则   距离LL1
  65nm   最小80nm
  90nm   最小110nm
这里，在基于图3A中示出的邻接图案50A、图3B中示出的邻接图案50B、图4B中示出的邻接图案50A、图6A中示出的邻接图案50A、图6B中示出的邻接图案50B、图8A中示出的邻接图案50A、和图11A中示出的邻接图案50A所获得半导体器件的邻接图案电路中，如果接触孔或通孔的边缘和邻接图案的端部之间的距离LL大于或者等于LL0，或者距离LL大于或者等于LL1，则可以说在母板图案中向邻接图案提供了延伸部分。
因此，在第四实施例中，例如，如图16B所示，向母板图案的邻接图案50提供了延伸部分53。因此，如图35中示意性示出，接触孔或通孔的边缘和邻接图案的端部之间的距离LL1和预定宽度W0之间的关系与例如表-2中示出的一致。换句话说，如果等式LL1＝K·W0中的K值满足上述值，其中W0是预定宽度，则可以说在母板图案中向邻接图案提供了延伸部分。还有，换句话说，如果接触孔或通孔的边缘和邻接图案的端部之间的距离LL0和设计规则之间的关系满足表-3中示出的关系，可以说在母板图案中向邻接图案提供了延伸部分。这与图18B中示出的例子相同。
而且，例如，如图20B中所示，当在母板图案中向邻接图案80A和80B提供了延伸部分83A和83B时，可以说该操作实现了本发明的第二方面，这是因为公知半导体器件的邻接图案电路不具有对应于延伸部分83A和83B的部分。图36示意性示出在根据本发明实施例的这种半导体器件中的孤立图案电路和邻接图案电路。
公知半导体器件中的邻接图案电路不包括对应于延伸部分63、63A和63B的部分，该部分示于基于下述邻接图案得到的半导体器件的邻接图案电路中：图7B中示出的邻接图案60B、图8B中示出的邻接图案60B、图9B中示出的邻接图案60B、图10B中示出的邻接图案60B、图11B中示出的邻接图案60B、图12B中示出的邻接图案60A和60B、图13A中示出的邻接图案60A、图13B中示出的邻接图案60B、图14B中示出的邻接图案60A和60B、图15A中示出的邻接图案60A、图15B中示出的邻接图案60B、图17B中示出的邻接图案60、图19B中示出的邻接图案60。因此，可以说该操作实现了本发明的第一方面。而且，公知半导体器件的邻接图案电路不包括对应于延伸部分83、83A和83B的部分，该部分示于基于下述邻接图案得到的半导体器件的邻接图案电路中：图21A中示出的邻接图案80A、图21B中示出的邻接图案80B、图22B中示出的邻接图案80A和80B、图23A中示出的邻接图案80A、图23B中示出的邻接图案80B、图24B中示出的邻接图案80、和图25B中示出的邻接图案80。因此，可以说该操作实现了本发明的第二方面。
虽然如上所述已经示出和描述了本发明的优选实施例，但是可以不脱离本发明的精神和范围作多种改变。上述实施例中的材料和条件仅仅是例子，因此必要的时候可以改变。此外，可以改变第一实施例中描述的根据本发明第一和第二方面的掩模图案修正方法中的步骤顺序。例如，可以在修正设计图案数据时从设计图案数据产生电子束写入图案数据，可以基于电子束写入图案数据进行电子束写入。
本领域技术人员应当理解，只要在权利要求或其等同物的范围内，可以根据设计需要和其它因素作各种变形、组合、子组合和变更。
本发明包含与2004年11月30日在日本专利局提交的日本专利申请JP2004-345908相关的主题，在此引入其全部内容作为参考。

Claims (37)

1、一种形成在用于半导体器件制造工艺的光刻步骤中的光掩模上的掩模图案的修正方法，包括步骤：
从掩模图案选取具有光学孤立部分的孤立图案；和
在与孤立图案的孤立部分平行延伸且具有端部的邻接图案中，提供从邻接孤立图案的孤立部分的端部沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
2、根据权利要求1的掩模图案的修正方法，其中孤立图案的孤立部分具有小于或等于预定宽度W0的宽度和小于或等于预定长度L0的长度，且其中在从孤立图案的孤立部分边缘距离S的区域内不存在邻接图案。
3、根据权利要求1的掩模图案的修正方法，其中，当提供于第一邻接图案的延伸部分和邻接第一邻接图案的第二邻接图案之间不能保持预定间隔时，减小延伸部分的长度以保持预定间隔。
4、根据权利要求1的掩模图案的修正方法，其中孤立图案包括孤立部分和从孤立部分的两端延伸的第一及第二延伸部分，孤立图案的孤立部分和第一及第二部分具有直线形状，邻接图案包括第一邻接图案和第二邻接图案，具有第一端部的第一邻接图案平行于孤立图案的第一延伸部分延伸，具有面向第一端部的第二端部的第二邻接图案平行于孤立图案的第二延伸部分延伸，且满足等式ΔL12＝ΔLEX-1+ΔLEX-2+C，其中ΔL12表示第一端部和第二端部之间的距离，C表示预定的间隔长度，ΔLEX-1表示提供于第一邻接图案的延伸部分的长度，ΔLEX-2表示提供于第二邻接图案的延伸部分的长度。
5、根据权利要求4的掩模图案的修正方法，其中第一邻接图案具有直线形状且平行于孤立图案的第一延伸部分延伸，且其中第二邻接图案具有直线形状且平行于孤立图案的第二延伸部分延伸。
6、根据权利要求4的掩模图案的修正方法，其中第一邻接图案具有直线形状且平行于孤立图案的第一延伸部分延伸，第二邻接图案具有由第一侧边和第二侧边界定的L形，构成第二邻接图案且具有第二端部的第一侧边沿直线且平行于孤立图案的第二延伸部分延伸，构成第二邻接图案的第二侧边从第一侧边的第二端部沿与孤立图案的第二延伸部分的延伸方向正交且远离孤立图案的第二延伸部分的方向延伸。
7、根据权利要求4的掩模图案的修正方法，其中第一邻接图案具有由第一侧边和第二侧边界定的L形，构成第一邻接图案且具有第一端部的第一侧边沿直线且平行于孤立图案的第一延伸部分延伸，构成第一邻接图案的第二侧边从第一侧边的第一端部沿与孤立图案的第一延伸部分的延伸方向正交且远离孤立图案的第一延伸部分的方向延伸，且其中第二邻接图案具有由第一侧边和第二侧边界定的L形，构成第二邻接图案且具有第二端部的第一侧边沿直线且平行于孤立图案的第二延伸部分延伸，构成第二邻接图案的第二侧边从第一侧边的第二端部沿与孤立图案的第二延伸部分的延伸方向正交且远离孤立图案的第二延伸部分的方向延伸。
8、根据权利要求1的掩模图案的修正方法，其中直线孤立图案包括具有在其两端处的端部的孤立部分，邻接图案包括第一邻接图案和第二邻接图案，具有第一端部的第一邻接图案平形于孤立图案延伸，具有面向第一端部的第二端部的第二邻接图案平形于孤立图案延伸，且满足等式ΔL12＝ΔLEX-1+ΔLEX-2+C，其中ΔL12表示第一端部和第二端部之间的距离，C表示预定的间隔长度，ΔLEX-1表示提供于第一邻接图案的延伸部分的长度，ΔLEX-2表示提供于第二邻接图案的延伸部分的长度。
9、根据权利要求8的掩模图案的修正方法，其中第一邻接图案具有直线形状且平形于孤立图案延伸，且其中第二邻接图案具有直线形状且平形于孤立图案延伸。
10、根据权利要求8的掩模图案的修正方法，其中第一邻接图案具有直线形状且平形于孤立图案延伸，第二邻接图案具有由第一侧边和第二侧边界定的L形，构成第二邻接图案且具有第二端部的第一侧边沿直线且平行于孤立图案延伸，构成第二邻接图案的第二侧边从第一侧边的第二端部沿与孤立图案的延伸方向正交且远离孤立图案的方向延伸。
11、根据权利要求8的掩模图案的修正方法，其中第一邻接图案具有由第一侧边和第二侧边界定的L形，构成第一邻接图案且具有第一端部的第一侧边沿直线且平行于孤立图案延伸，构成第一邻接图案的第二侧边从第一侧边的第一端部沿与孤立图案的延伸方向正交且远离孤立图案的方向延伸，且其中第二邻接图案具有由第一侧边和第二侧边界定的L形，构成第二邻接图案且具有第二端部的第一侧边沿直线且平行于孤立图案延伸，构成第二邻接图案的第二侧边从第一侧边的第二端部沿与孤立图案的延伸方向正交且远离孤立图案的方向延伸。
12、根据权利要求1的掩模图案的修正方法，其中孤立图案包括具有在其一侧的端部的孤立部分和从孤立部分的另一侧延伸的延伸部分，孤立图案的孤立部分和延伸部分具有直线形状，具有端部的邻接图案平形于孤立图案的孤立部分延伸，且满足等式ΔLEX＝ΔL±α，其中ΔLEX表示提供于邻接图案的延伸部分的长度，ΔL表示孤立图案的端部和基准线之间的长度减去邻接图案的端部和基准线之间的长度，α是大于或等于零且小于或等于最小特征尺寸的值。
13、根据权利要求12的掩模图案的修正方法，其中邻接图案具有直线形状且平形于孤立图案的延伸部分延伸。
14、根据权利要求12的掩模图案的修正方法，其中邻接图案具有由第一侧边和第二侧边界定的L形，构成邻接图案且具有端部的第一侧边沿直线且平行于孤立图案的延伸部分延伸，构成邻接图案的第二侧边从第一侧边的端部沿与孤立图案的延伸部分的延伸方向正交且远离孤立图案的延伸部分的方向延伸。
15、根据权利要求1的掩模图案的修正方法，其中孤立图案具有由第一侧边和第二侧边界定的L形，构成孤立图案且具有端部的直线第一侧边包括具有在其一侧的端部的孤立部分和从孤立部分的另一侧延伸的延伸部分，构成孤立图案的第二侧边从第一侧边的端部沿与第一侧边的延伸方向正交的方向延伸，且其中具有面向构成孤立图案的第二侧边的端部的邻接图案平行于构成孤立图案的第一侧边的延伸部分延伸，并满足等式ΔLEX＝ΔL-C±α，其中ΔLEX表示提供于邻接图案的延伸部分的长度，ΔL表示构成孤立图案的第二侧边的边缘和邻接图案的端部之间的长度，C表示预定间隔长度，α是大于或等于零且小于或等于最小特征尺寸的值。
16、根据权利要求15的掩模图案的修正方法，其中邻接图案具有直线形状且平形于构成孤立图案的第一侧边的延伸部分延伸。
17、根据权利要求15的掩模图案的修正方法，其中邻接图案具有由第一侧边和第二侧边界定的L形，构成邻接图案且具有端部的第一侧边沿直线且平行于构成孤立图案的第一侧边的延伸部分延伸，构成邻接图案的第二侧边从构成邻接图案的第一侧边的端部沿与构成孤立图案的第二侧边的延伸方向平行且远离构成孤立图案的第一侧边的方向延伸。
18、一种形成在用于半导体器件制造工艺的光刻步骤中的光掩模上的掩模图案的修正方法，包括以下步骤：
从掩模图案选取具有光学孤立部分的孤立图案；和
在沿正交于孤立图案的方向邻接孤立图案延伸并具有端部且具有从端部延伸的端部边缘的直线邻接图案中，提供从邻接孤立图案的孤立部分的端部边缘沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
19、根据权利要求18的掩模图案的修正方法，其中孤立图案的孤立部分具有小于或等于预定宽度W0的宽度和小于或等于预定长度L0的长度，且其中在从孤立图案的孤立部分边缘距离S的区域内不存在邻接图案。
20、根据权利要求18的掩模图案的修正方法，其中孤立图案包括孤立部分和从孤立部分的两端延伸的第一及第二延伸部分，孤立图案的孤立部分和第一及第二延伸部分具有直线形状，邻接图案包括第一邻接图案和第二邻接图案，直线第一邻接图案邻接且垂直于孤立图案的第一延伸部分延伸并具有第一端部和从第一端部延伸的第一端部边缘，直线第二邻接图案邻接且垂直于孤立图案的第二延伸部分延伸并具有第二端部和从第二端部延伸且面向第一端部边缘的第二端部边缘，且满足等式ΔL12＝ΔLEX-1+ΔLEX-2+C，其中ΔL12表示第一端部边缘和第二端部边缘之间的距离，C表示预定的间隔长度，ΔLEX-1表示提供于第一邻接图案的延伸部分的长度，ΔLEX-2表示提供于第二邻接图案的延伸部分的长度。
21、根据权利要求18的掩模图案的修正方法，其中孤立图案具有由第一侧边和第二侧边界定的L形，构成孤立图案且具有端部的直线第一侧边包括具有在其一侧的端部的孤立部分和从孤立部分的另一侧延伸的延伸部分，构成孤立图案的第二侧边从第一侧边的端部沿与第一侧边的延伸方向正交的方向延伸，直线邻接图案邻接且垂直于构成孤立图案的第一侧边延伸并具有端部和从端部延伸的端部边缘，并满足等式ΔLEX＝ΔL-C±α，其中ΔLEX表示提供于邻接图案的延伸部分的长度，ΔL表示构成孤立图案的第二侧边的边缘和邻接图案的端部边缘之间的长度，C表示预定间隔长度，α是大于或等于零且小于或等于最小特征尺寸的值。
22、一种用于半导体器件制造工艺的光刻步骤中的光掩模，包括：
掩模图案，其包括孤立图案和邻接图案，孤立图案具有光学孤立部分，邻接图案与孤立图案的孤立部分平行延伸并具有端部；
其中延伸部分设置为从邻接孤立图案的孤立部分的端部沿孤立图案的孤立部分延伸的方向延伸。
23、一种用于半导体器件制造工艺的光刻步骤中的光掩模，包括：
掩模图案，其包括孤立图案和直线邻接图案，孤立图案具有光学孤立部分，邻接图案沿正交于孤立图案的方向邻接孤立图案延伸并具有端部和从端部延伸的端部边缘；
其中延伸部分设置为从邻接孤立图案的孤立部分的端部边缘沿孤立图案的孤立部分延伸的方向延伸。
24、一种通过修正包括多个设计图案的设计图案数据、根据基于修正的设计图案数据生成的电子束写入图案在形成在掩模坯体上的电子束抗蚀剂上进行电子束写入、并使用通过显影电子束抗蚀剂而形成的蚀刻掩模来蚀刻掩模坯体从而形成的光掩模，其中修正设计图案数据的步骤包括子步骤：
从掩模图案选取具有光学孤立部分的孤立图案；和
在与孤立图案的孤立部分平行延伸且具有端部的邻接图案中，提供从邻接孤立图案的孤立部分的端部延伸且沿孤立图案的孤立部分的方向延伸的延伸部分。
25、一种通过修正包括多个设计图案的设计图案数据、根据基于修正的设计图案数据生成的电子束写入图案在形成在掩模坯体上的电子束抗蚀剂上进行电子束写入、并使用通过显影电子束抗蚀剂而形成的蚀刻掩模来蚀刻掩模坯体从而形成的光掩模，其中修正设计图案数据的步骤包括步骤：
从掩模图案选取具有光学孤立部分的孤立图案；和
在沿正交于孤立图案的方向邻接孤立图案延伸且具有端部和从端部延伸的端部边缘的直线邻接图案中，提供从邻接孤立图案的孤立部分的端部边缘沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
26、一种光掩模的制造方法，包括步骤：
修正包括多个设计图案的数据的设计图案数据；
基于修正的设计图案数据，在形成在掩模坯体上的电子束抗蚀剂上进行电子束写入；
显影电子束抗蚀剂以形成蚀刻掩模；和
使用蚀刻掩模来蚀刻掩模坯体以形成光掩模；
其中修正设计图案数据的步骤包括如下步骤：
从掩模图案选取具有光学孤立部分的孤立图案；和
在与孤立图案的孤立部分平行延伸且具有端部的邻接图案中，提供从邻接孤立图案的孤立部分的端部沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
27、一种光掩模的制造方法，包括步骤：
修正包括多个设计图案的数据的设计图案数据；
基于修正的设计图案数据，在形成在掩模坯体上的电子束抗蚀剂上进行电子束写入；
显影电子束抗蚀剂以形成蚀刻掩模；和
使用蚀刻掩模来蚀刻掩模坯体以形成光掩模；
其中修正设计图案数据的步骤包括步骤：
从掩模图案选取具有光学孤立部分的孤立图案；和
在沿正交于孤立图案的方向邻接孤立图案延伸且具有端部和从端部延伸的端部边缘的直线邻接图案中，提供从邻接孤立图案的孤立部分的端部边缘沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
28、一种电子束写入方法，包括步骤：
修正包括多个设计图案的数据的设计图案数据；和
基于由修正的设计图案数据生成的电子束写入图案，在形成在基底上的电子束抗蚀剂上进行电子束写入；
其中修正设计图案数据的步骤包括步骤：
从掩模图案选取具有光学孤立部分的孤立图案；和
在与孤立图案的孤立部分平行延伸且具有端部的邻接图案中，提供从邻接孤立图案的孤立部分的端部延伸沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
29、一种电子束写入方法，包括步骤：
修正包括多个设计图案的数据的设计图案数据；和
基于由修正的设计图案数据生成的电子束写入图案，在形成在基底上的电子束抗蚀剂上进行电子束写入；
其中修正设计图案数据的步骤包括步骤：
从掩模图案选取具有光学孤立部分的孤立图案；和
在沿正交于孤立图案的方向邻接孤立图案延伸且具有端部和从端部延伸的端部边缘的直线邻接图案中，提供从邻接孤立图案的孤立部分的端部边缘沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
30、一种曝光方法，包括步骤：
修正包括多个设计图案的数据的设计图案数据；
基于修正的设计图案数据，在形成在掩模坯体上的电子束抗蚀剂上进行电子束写入；
显影电子束抗蚀剂以形成蚀刻掩模；
使用蚀刻掩模来蚀刻掩模坯体以形成光掩模；和
通过用曝光光线照射光掩模将形成在光掩模上的掩模图案转移到形成在基底上的光致抗蚀剂；
其中修正设计图案数据的步骤包括步骤：
从掩模图案选取具有光学孤立部分的孤立图案；和
在与孤立图案的孤立部分平行延伸且具有端部的邻接图案中，提供从邻接孤立图案的孤立部分的端部沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
31、一种曝光方法，包括步骤：
修正包括多个设计图案的数据的设计图案数据；
基于修正的设计图案数据，在形成在掩模坯体上的电子束抗蚀剂上进行电子束写入；
显影电子束抗蚀剂以形成蚀刻掩模；
使用蚀刻掩模来蚀刻掩模坯体以形成光掩模；和
通过用曝光光线照射光掩模将形成在光掩模上的掩模图案转移到形成在基底上的光致抗蚀剂；
其中修正设计图案数据的步骤包括步骤：
从掩模图案选取具有光学孤立部分的孤立图案；和
在沿正交于孤立图案的方向邻接孤立图案延伸且具有端部和从端部延伸的端部边缘的直线邻接图案中，提供从邻接孤立图案的孤立部分的端部边缘沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
32、一种半导体器件的制造方法，包括步骤：
修正包括多个设计图案的数据的设计图案数据；
基于修正的设计图案数据，在形成在掩模坯体上的电子束抗蚀剂上进行电子束写入；
显影电子束抗蚀剂以形成蚀刻掩模；
使用蚀刻掩模来蚀刻掩模坯体以形成光掩模；
通过用曝光光线照射光掩模将形成在光掩模上的掩模图案转移到形成在基底上的光致抗蚀剂；
显影光致抗蚀剂以形成蚀刻掩模；和
使用蚀刻掩模来蚀刻基底；
其中修正设计图案数据的步骤包括步骤：
从掩模图案选取具有光学孤立部分的孤立图案；和
在与孤立图案的孤立部分平行延伸且具有端部的邻接图案中，提供从邻接孤立图案的孤立部分的端部沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
33、一种半导体器件的制造方法，包括步骤：
修正包括多个设计图案的数据的设计图案数据；
基于修正的设计图案数据，在形成在掩模坯体上的电子束抗蚀剂上进行电子束写入；
显影电子束抗蚀剂以形成蚀刻掩模；
使用蚀刻掩模来蚀刻掩模坯体以形成光掩模；
通过用曝光光线照射光掩模将形成在光掩模上的掩模图案转移到形成在基底上的光致抗蚀剂；
显影光致抗蚀剂以形成蚀刻掩模；和
使用蚀刻掩模来蚀刻基底；
其中修正设计图案数据的步骤包括步骤：
从掩模图案选取具有光学孤立部分的孤立图案；和
在沿正交于孤立图案的方向邻接孤立图案延伸且具有端部和从端部延伸的端部边缘的直线邻接图案中，提供从邻接孤立图案的孤立部分的端部边缘沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
34、一种半导体器件，包括：
包括具有孤立部分的图案的孤立图案电路；和
平形于孤立图案的孤立部分延伸且具有端部的邻接图案电路；
其中向邻接图案电路提供延伸部分，延伸部分从邻接孤立图案的孤立部分的端部沿孤立图案的孤立部分延伸的方向延伸。
35、一种半导体器件，包括：
孤立图案电路，其包括具有孤立部分的图案；和
直线邻接图案，其沿与孤立图案正交的方向邻接孤立图案延伸且具有端部及自端部延伸的端部边缘；
其中延伸部分设置为从邻接孤立图案的孤立部分的端部边缘沿孤立图案的孤立部分延伸的方向延伸。
36、一种通过用曝光光线照射光掩模、将形成在光掩模中的掩模图案转移到形成在基底上的光致抗蚀剂上、并使用通过显影光致抗蚀剂获得的蚀刻掩模来蚀刻基底而制造的半导体器件，通过修正包括多个设计图案的设计图案数据、根据基于修正的设计图案数据生成的电子束写入图案在形成在掩模坯体上的电子束抗蚀剂上进行电子束写入、并使用通过显影电子束抗蚀剂而形成的蚀刻掩模来蚀刻掩模坯体，从而形成光掩模，其中修正设计图案数据的步骤包括子步骤：
从掩模图案选取具有光学孤立部分的孤立图案；和
在沿平行于孤立图案的孤立部分延伸并具有端部的邻接图案中，提供沿孤立图案的孤立部分的方向延伸和从邻接孤立图案的孤立部分的端部延伸的延伸部分。
37、一种通过用曝光光线照射光掩模、将形成在光掩模中的掩模图案转移到形成在基底上的光致抗蚀剂上、并使用通过显影光致抗蚀剂获得的蚀刻掩模来蚀刻基底而制造的半导体器件，通过修正包括多个设计图案的设计图案数据、根据基于修正的设计图案数据生成的电子束写入图案在形成在掩模坯体上的电子束抗蚀剂上进行电子束写入、并使用通过显影电子束抗蚀剂而形成的蚀刻掩模来蚀刻掩模坯体，从而形成光掩模，其中修正设计图案数据的步骤包括子步骤：
从掩模图案选取具有光学孤立部分的孤立图案；和
在沿正交于孤立图案的方向邻接孤立图案延伸且具有端部和从端部延伸的端部边缘的直线邻接图案中，提供从邻接孤立图案的孤立部分的端部边缘沿孤立图案的孤立部分延伸的方向延伸的延伸部分。
CN2005101373931A 2004-11-30 2005-11-30 修正掩模图案的方法、光掩模和半导体器件及其制造方法 Expired - Fee Related CN1800985B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP345908/04 2004-11-30
JP2004345908A JP4479486B2 (ja) 2004-11-30 2004-11-30 マスクパターンの補正方法

Publications (2)

Publication Number Publication Date
CN1800985A true CN1800985A (zh) 2006-07-12
CN1800985B CN1800985B (zh) 2010-06-16

Family

ID=36596294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101373931A Expired - Fee Related CN1800985B (zh) 2004-11-30 2005-11-30 修正掩模图案的方法、光掩模和半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US7767364B2 (zh)
JP (1) JP4479486B2 (zh)
KR (1) KR101083957B1 (zh)
CN (1) CN1800985B (zh)
TW (1) TWI313787B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103631095A (zh) * 2013-12-05 2014-03-12 中山新诺科技有限公司 一种拼贴法制备单片集成电容触摸屏的动态电子掩模板系统
CN110221515A (zh) * 2018-03-02 2019-09-10 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法及掩膜版的制作方法
CN112987487A (zh) * 2021-02-22 2021-06-18 上海华力集成电路制造有限公司 具有不同图形密度端的图形结构的opc修正方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100499069C (zh) * 2006-01-13 2009-06-10 中芯国际集成电路制造(上海)有限公司 使用所选掩模的双大马士革铜工艺
US20070292771A1 (en) * 2006-06-20 2007-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for optimizing intra-field critical dimension uniformity using a sacrificial twin mask
US20080028359A1 (en) * 2006-07-31 2008-01-31 Stefan Blawid Termination structure, a mask for manufacturing a termination structure, a lithographic process and a semiconductor device with a termination structure
JP4333770B2 (ja) 2007-04-12 2009-09-16 ソニー株式会社 マスクパターン作成プログラム、半導体製造方法、マスクパターン作成方法および半導体設計プログラム
JP2010066460A (ja) * 2008-09-10 2010-03-25 Toshiba Corp パターン補正方法およびパターン補正プログラム
TWI461832B (zh) * 2011-01-13 2014-11-21 Inotera Memories Inc 製造光罩的方法
JP2014049467A (ja) * 2012-08-29 2014-03-17 Canon Inc 描画装置、それを用いた物品の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001100390A (ja) 1999-09-27 2001-04-13 Toshiba Microelectronics Corp 露光用マスクのパターン補正方法
CN1209683C (zh) * 1999-11-08 2005-07-06 松下电器产业株式会社 光掩模及其制作方法
JP4064617B2 (ja) 2000-10-26 2008-03-19 株式会社東芝 マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法
CN1285967C (zh) * 2002-01-09 2006-11-22 联华电子股份有限公司 利用光学邻近效应修正多边形光罩特征图案的方法
US7001694B2 (en) * 2002-04-30 2006-02-21 Matsushita Electric Industrial Co., Ltd. Photomask and method for producing the same
JP4330524B2 (ja) * 2004-12-28 2009-09-16 富士通マイクロエレクトロニクス株式会社 パターンデータ補正方法及び半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103631095A (zh) * 2013-12-05 2014-03-12 中山新诺科技有限公司 一种拼贴法制备单片集成电容触摸屏的动态电子掩模板系统
CN103631095B (zh) * 2013-12-05 2015-11-25 中山新诺科技有限公司 一种拼贴法制备单片集成电容触摸屏的动态电子掩膜板系统
CN110221515A (zh) * 2018-03-02 2019-09-10 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法及掩膜版的制作方法
CN110221515B (zh) * 2018-03-02 2023-01-20 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法及掩膜版的制作方法
CN112987487A (zh) * 2021-02-22 2021-06-18 上海华力集成电路制造有限公司 具有不同图形密度端的图形结构的opc修正方法
CN112987487B (zh) * 2021-02-22 2024-03-08 上海华力集成电路制造有限公司 具有不同图形密度端的图形结构的opc修正方法

Also Published As

Publication number Publication date
JP2006154404A (ja) 2006-06-15
TW200632540A (en) 2006-09-16
JP4479486B2 (ja) 2010-06-09
TWI313787B (en) 2009-08-21
US20100038798A1 (en) 2010-02-18
KR20060060623A (ko) 2006-06-05
US7767364B2 (en) 2010-08-03
US20060134532A1 (en) 2006-06-22
CN1800985B (zh) 2010-06-16
KR101083957B1 (ko) 2011-11-16
US7799510B2 (en) 2010-09-21

Similar Documents

Publication Publication Date Title
CN1800985A (zh) 修正掩模图案的方法、光掩模和半导体器件及其制造方法
CN1288507C (zh) 能束曝光方法和曝光装置
CN1203547C (zh) 半导体器件及其制造方法
CN1205579C (zh) 集成电路布局布线设计系统和方法
CN1287220C (zh) 光罩及其制作方法
CN1320655C (zh) 非易失半导体存储器及其制造方法
CN1314079C (zh) 光掩模、使用该光掩模的图案形成方法及该光掩模的掩模数据编制方法
CN1209683C (zh) 光掩模及其制作方法
CN1154170C (zh) 半导体器件及其制造方法
CN1648768A (zh) 自动设计装置和方法及所制中间掩模组和半导体集成电路
CN1317603C (zh) 光罩及其制作方法
CN1409376A (zh) 半导体器件及其制造方法
CN1790167A (zh) 图案形成方法、半导体装置的制造方法及曝光用掩模装置
CN1182568C (zh) 半导体集成电路器件和多芯片模块的制造方法
CN1476057A (zh) 等离子体处理装置和可变阻抗装置的校正方法
CN1308369A (zh) 设计方法、掩模组、集成电路及其制造方法和存储介质
CN1440517A (zh) 集成电路制造方法
CN1252543C (zh) 监测及腐蚀方法
CN101064302A (zh) 半导体装置及半导体装置的版图设计方法
CN1364246A (zh) 半导体集成电路器件制备方法,其光掩膜和它的制备方法及掩膜胚
CN1596385A (zh) 半色调型相移掩膜坯料、半色调型相移掩膜及其制造方法
CN1350321A (zh) 半导体集成电路器件的制造方法
CN1873530A (zh) 显示装置、制造其的方法以及用于制造其的掩模
CN1619793A (zh) 用于制造具有细微图案的半导体装置的方法
CN1503056A (zh) 一种设计交替相移掩模的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20151130

EXPY Termination of patent right or utility model