CN1873530A - 显示装置、制造其的方法以及用于制造其的掩模 - Google Patents

显示装置、制造其的方法以及用于制造其的掩模 Download PDF

Info

Publication number
CN1873530A
CN1873530A CNA2006100887449A CN200610088744A CN1873530A CN 1873530 A CN1873530 A CN 1873530A CN A2006100887449 A CNA2006100887449 A CN A2006100887449A CN 200610088744 A CN200610088744 A CN 200610088744A CN 1873530 A CN1873530 A CN 1873530A
Authority
CN
China
Prior art keywords
pattern
dielectric layer
out terminal
lead
storage electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100887449A
Other languages
English (en)
Other versions
CN1873530B (zh
Inventor
蔡钟哲
金时烈
金湘甲
昔俊亨
皇甫尚佑
张元基
李羲国
尹铢浣
金洙真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050051910A external-priority patent/KR20060131454A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1873530A publication Critical patent/CN1873530A/zh
Application granted granted Critical
Publication of CN1873530B publication Critical patent/CN1873530B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种掩模。该掩模包括：掩模体、第一曝光部分和第二曝光部分。第一曝光部分在掩模体上。该第一曝光部分包括：第一透光部分和第二透光部分。该第一透光部分将对应于输出端子的光刻胶部分曝光于第一光量的光。另外，第二透光部分将与输出端子相邻的光刻胶相邻部分曝光于第二光量的光，第二光量小于第一光量。第二曝光部分在掩模体上。该第二曝光部分包括多个第三透光部分，用于将对应于存储电极的光刻胶部分曝光于第三光量的光，第三光量在第一光量和第二光量之间。根据本发明，通过存储电极图案和像素电极形成的存储电容器的电特性得到了提高，使得显示装置的闪烁和/或余像减少，由此还导致显示装置的图像显示质量的改善。

Description

显示装置、制造其的方法以及用于制造其的掩模
技术领域
本发明涉及一种显示装置及其制造方法。更特别地，本发明涉及一种具有改善的图像显示质量的显示装置、制造该显示装置的制造方法和用于制造该显示装置的掩模。
背景技术
一种显示装置是一种基于信息处理装置所处理的图像信号显示图像的装置。
显示装置的这样一种示例是液晶显示(LCD)装置，其使用液晶技术来显示图像。LCD装置包括LCD面板和背光组件。LCD面板控制液晶来显示图像，而背光组件为LCD面板提供光。
LCD面板包括薄膜晶体管基板、滤色器基板和液晶层。液晶层夹置在薄膜晶体管基板和滤色器基板之间。
另外，使用多种掩模来制造薄膜晶体管。该薄膜晶体管包括数据线、沟道层、漏电极和存储电容电极。沟道层位于数据线和漏电极之间。存储电容电极形成存储电容器，该存储电容器将电压差保持一帧。但是，使用传统的制造方法形成LCD装置的薄膜晶体管的困难在于比如非晶硅图案的半导体图案和在非晶硅图案上掺杂的杂质可能保留在存储电容电极下，然后这可能最终导致LCD装置的图像质量变劣。
例如，当半导体图案保留在存储电容电极下方时，在存储电容电极、半导体图案和相对的存储电容电极之间形成了寄生电容。该寄生电容形成了LCD面板上的闪烁，而使LCD装置的图像显示质量变劣。
因此，需要一种与传统显示装置相比能够改善图像显示质量的显示装置，以及形成其的方法。
发明内容
根据本发明的示例性实施例，提供了一种用于构图覆盖具有输出端子的信号输入单元和存储电极的光刻胶膜的掩模。该掩模包括：掩模体、第一曝光部分和第二曝光部分。第一曝光部分在掩模体上。该第一曝光部分包括：第一透光部分和第二透光部分。该第一透光部分将对应于输出端子的光刻胶部分曝光于第一光量的光。另外，第二透光部分将与输出端子相邻的光刻胶相邻部分曝光于第二光量的光，第二光量小于第一光量。第二曝光部分在掩模体上。该第二曝光部分包括多个第三透光部分，用于将对应于存储电极的光刻胶部分曝光于第三光量的光，第三光量在第一光量和第二光量之间。
根据本发明的另一个示范性实施例，提供了一种用于构图覆盖具有输出端子的信号输入单元和存储电极的光刻胶膜的掩模。该掩模包括掩模体、狭缝曝光部分和半透明曝光部分。狭缝曝光部分在掩模体上，该狭缝曝光部分包括对应于输出端子的多个狭缝。半透明部分在掩模体上，用于以均匀的厚度部分地去除光刻胶膜。
根据本发明的另一个示范性实施例，提供了一种显示装置。该显示装置包括存储电极图案、介电层、信号输出单元、介电图案、绝缘图案和像素电极。存储电极图案在基板上。介电层在存储电极图案上。信号输入单元在介电层上，该信号输入单元包括输出端子，而输出端子基于定时信号输出数据信号。介电图案在介电层上，该介电图案具有第一接触孔，通过该第一接触孔部分地暴露输出端子。绝缘图案在介电层、信号输出单元和介电图案上，而且该绝缘图案具有对应于第一接触孔的第二接触孔以及具有第三接触孔，通过该第三接触孔部分地暴露对应于存储电极图案的介电图案。像素电极电连接到输出端子，该像素电极包括对应于存储电极图案的存储电极部分。
根据本发明的另一个示范性实施例，提供了一种显示装置。该显示装置包括存储电极图案、信号输出单元、介电图案、绝缘图案和像素电极。存储电极图案夹置于基板和基板上的介电层之间。信号输出单元在介电层上，且该信号输出单元包括基于定时信号输出数据信号的输出端子。介电图案在介电层上，该介电图案具有通过其部分暴露输出端子的第一接触孔和对应于存储电极图案的表面增加部分。而且，绝缘图案在介电层、信号输出单元和介电图案上，该绝缘图案具有对应于第一接触孔的第二接触孔以及具有第三接触孔，通过该第三接触孔部分地暴露对应于存储电极图案的介电图案。像素电极电连接到输出端子，该像素电极包括对应于存储电极图案的存储电极部分。
根据本发明的另一个示范性实施例，提供了一种制备显示装置的方法。在该方法中，存储电极图案形成在基板上。在覆盖存储电极图案上的第一介电层上形成图像信号施加到其上的输出端子。在具有输出端子的第一介电层上形成第二介电层和绝缘层。将绝缘层和第二介电层构图，从而将对应于输出端子的第二介电层的部分暴露，而对应于存储电极图案的绝缘层的其余部分则保留在对应于存储电极图案的第二介电层的其余部分上。将暴露的第二介电层和绝缘层的其余部分去除来形成第一接触孔和第二接触孔，通过第一接触孔部分地暴露输出端子，第二接触孔在对应于存储电极图案的第二介电层中。在绝缘层上形成像素电极，该像素电极通过第一接触孔电连接到输出端子，并且对应于在第二接触孔中的存储电极图案。
根据本发明的另一个示范性实施例，提供了一种制备显示装置的方法。在该方法中，在基板和在基板上的第一介电层之间形成第一信号维持部分。在第一介电层上形成输出端子。在第一介电层上和输出端子上形成第二介电层和绝缘层。将绝缘层构图来形成第一接触孔和对应于第一信号维持部分的阶梯图案，通过第一接触孔部分地暴露对应于输出端子的第二介电层的一部分。将第二介电层构图来形成第二接触孔和对应于阶梯图案的浮雕图案，通过第二接触孔部分地暴露输出端子。形成电连接到输出端子的像素电极，并且该像素电极包括覆盖浮雕图案的第二信号维持部分。
根据本发明的另一个示范性实施例，提供了一种制备显示装置的方法。在该方法中，在基板和在基板上的第一介电层之间形成第一信号维持部分且在第一介电层上形成输出端子。在第一介电层上和输出端子上形成第二介电层和绝缘层。将绝缘层构图来形成第一接触孔和对应于第一信号维持部分的多个绝缘图案，通过第一接触孔部分地暴露对应于输出端子的第二介电层的一部分。将第二介电层构图来形成第二接触孔，通过第二接触孔部分地暴露输出端子。构图第二介电层和第一介电层来形成对应于绝缘图案的浮雕图案。形成电连接到输出端子的像素电极，并且该像素电极包括覆盖浮雕图案的第二信号维持部分。
根据本发明的另一个示范性实施例，提供了一种制备显示装置的方法。在该方法中，在基板上形成存储电极图案、覆盖存储电极图案的第一介电层、输出数据信号的输出端子、覆盖输出端子的第二介电层和在第二介电层上的绝缘层。在绝缘层上对齐掩模，该掩模包括具有多个狭缝的狭缝曝光部分和对应于存储电极图案的半透明部分。使用狭缝曝光部分和半透明部分将绝缘层和第二介电层构图，从而使对应于输出端子的部分第二介电层暴露，对应于存储电极图案的绝缘层的其余部分保留在对应于存储电极图案的第二介电层的一部分上。部分地去除暴露的第二介电层和绝缘层的其余部分以形成接触孔和暴露对应于存储电极图案的第二介电层的一部分，通过接触孔将输出端子部分地暴露。在绝缘层上形成像素电极，该像素电极通过接触孔电连接到输出端子，并且对应于在第二接触孔中的存储电极图案。
附图说明
参考附图对本发明的示例性实施例进行详细地说明，本发明的上述以及其它优点将变得更加清楚，在附图中：
图1是根据本发明的示范性实施例的掩模的平面图；
图2是示出图1的掩模的横截面图；
图3是示出了根据本发明示范性实施例的显示装置的横截面图；
图4是示出图3所示的部分“A”的放大横截面视图；
图5是示出包括图3所示的输出图案的信号输出单元的平面图；
图6是示出图3所示的部分“B”的放大横截面图；
图7是示出根据本发明的示范性实施例的在基板上的存储电极图案的平面图；
图8是沿图7所示的线I-I’所取的横截面图；
图9是示出根据本发明示范性实施例的基板上的输出端子的平面图；
图10是沿图9所示的线II-II’所取的横截面图；
图11是示出覆盖图10所示的输出端子的第二介电层和绝缘层的横截面图；
图12是示出用于构图如图11所示的绝缘层的掩模的横截面图；
图13是示出通过如图12所示对绝缘层构图所形成的绝缘图案的横截面图；
图14是通过构图图13所示的第二介电层而形成介电图案的横截面图；
图15是示出在图14所示的绝缘图案上的像素电极；
图16是示出根据本发明示范性实施例的显示装置的横截面视图；
图17是示出包括图16所示的输出图案的信号输出单元的平面图；
图18是示出图16所示的部分“C”的放大横截面图；
图19是示出图16所示的表面增加部分的平面图；
图20示出根据本发明另一个示范性实施例的表面增加部分的平面图；
图21是示出根据本发明的示范性实施例的在基板上的存储电极图案的平面图；
图22是沿图21所示的线III-III’所取的横截面图；
图23是示出根据本发明示范性实施例的基板上的输出端子的平面图；
图24是沿图23所示的线IV-IV’所取的横截面图；
图25是示出覆盖图24所示的输出端子的第二介电层和绝缘层的横截面图；
图26是示出通过如图24所示对绝缘层构图所形成的绝缘图案的横截面图；
图27是通过构图如图26所示的第二介电层而形成介电图案的横截面图；
图28是示出在图27所示的绝缘图案上的像素电极的横截面图；
图29是示出根据本发明示范性实施例基板上的存储电极图案的平面图；
图30是沿图29所示的线V-V’所截取的横截面图；
图31是示出根据本发明示范性实施例的基板上的输出端子的平面图；
图32是沿图31所示的线VI-VI’所取的横截面图；
图33是示出覆盖图32所示的输出端子的第二介电层和绝缘层的横截面图；
图34是示出通过如图33所示对绝缘层构图所形成的绝缘图案的横截面图；
图35是通过构图如图34所示的第二介电层而形成介电图案的横截面图；
图36是示出在图34所示的绝缘图案上的像素电极的横截面图；
图37是根据本发明示范性实施例的掩模的平面图；
图38是示出图37所示的掩模的横截面图；
图39是图37所示的部分“D”的放大平面视图；
图40是根据本发明的示范性实施例的在基板上的存储电极图案、第一介电层、输出端子、第二介电层和绝缘层的横截面图；
图41示出在图40所示的基板上的存储电极图案、第一介电层、输出端子、第二介电层和绝缘层的平面图；
图42是示出在图41的绝缘层上对齐的掩模的横截面视图；
图43是示出通过图42所示的绝缘层曝光的横截面图；
图44是示出图43所示对绝缘层构图所形成的绝缘图案的横截面图；
图45示出图44所示对第二介电层构图所形成的介电图案的横截面图；以及
图46是示出在图45所示的绝缘图案上的像素电极的横截面图。
具体实施方式
下面将参考附图对本发明进行更加全面的说明，在附图中示出了本发明的示例性实施例。但是本发明可以许多不同的形式实现并且不应该解释为限于本文所阐述的实施例。
下面，将参考附图对本发明的实施例进行说明。
图1是根据本发明的示范性实施例的掩模的平面图。图2是示出图1的掩模的横截面图。
该掩模可以例如用于制造具有光刻胶膜的显示基板，该光刻胶膜覆盖比如薄膜晶体管(TFT)的信号输出单元的输出端子以及覆盖在一帧期间保持电极间的电压差的存储电容器的存储电极。
参考图1和图2，用于制造显示装置100的掩模10包括掩模体12、第一曝光部分14以及第二曝光部分16。光源在掩模10的正面上。该光源产生第一光量(或光强度)的光。
掩模体12包括阻挡光的基板。第一曝光部分14以及第二曝光部分16在掩模体12上。第一曝光部分14以及第二曝光部分16中每个都具有孔，从而从光源产生的光可以通过第一曝光部分14以及第二曝光部分16中的每个。
参考图2，第一曝光部分14包括第一透光部分14a和第二透光部分14b。
第一透光部分14a在对应于输出端子40的绝缘层60上对齐。当在平面上观察时，第一透光部分14a具有基本四方形的形状。对应于第一透光部分14a的绝缘层60通过第一透光部分14a曝光。例如，对应于第一透光部分14a的绝缘层60通过使用第一光量而完全曝光。
第二透光部分14b与第一透光部分14a相邻，并且具有封闭的狭缝形状。第二透光部分14b与第一透光部分14a具有基本相同的形状。例如，第二透光部分14b可以具有宽度为约1.2μm到约1.4μm的基本四方形的环形。例如，该宽度可以是约1.3μm。
而且，当部分光穿过第二透光部分14b时，该光然后被衍射，从而已穿过第二透光部分14b的该部分光变为第二光量的光，第二光量小于第一光量。对应于第二透光部分14b的绝缘层60通过使用第二光量的该部分光而被部分地曝光。
第二曝光部分16在对应于存储电极20的绝缘层60上对齐。第二曝光部分16包括对应于存储电极20的第三透光部分16a。第三透光部分16a包括彼此基本平行布置的多个狭缝。例如，第三透光部分16a可以具有宽度为约1.6μm到约1.8μm的狭缝形状。例如，该宽度可以是约1.7μm。
当部分光穿过第三透光部分16a时，该光然后被衍射，从而已穿过第三透光部分16a的该部分光变为第三光量的光，第三光量小于第一光量但是却大于第二光量。
在图1和图2中，当绝缘层60通过第三光量的部分光曝光时，其余部分可以形成在绝缘层60上。该其余部分可以具有与绝缘层60下的介电层50基本相同的厚度。
图3是示出了根据本发明示范性实施例的显示装置的横截面图。
参考图3，显示装置100包括基板110、存储电极图案120、介电层130、信号输出单元125(如图5所示)、介电图案150、绝缘图案160和像素电极170。存储电极图案120、介电层130、信号输出单元125(如图5所示)、介电图案150、绝缘图案160和像素电极170在基板110上。信号输出单元125包括输出端子140。
基板110包括透明材料。可以用于基板110的透明材料的示例包括但不限于玻璃或石英。
存储电极图案120在基板110上。具有存储电极图案120的存储电容器保持像素电极170和公共电极之间的电压差。
图4是示出图3所示的部分“A”的放大横截面视图。
参考图4，存储电极图案120包括钼图案122和铝图案124。钼图案122和铝图案124分别包括钼和铝。在该示范性实施例中，铝图案124在钼图案122上。或者，存储电极图案120例如可以包括铝图案或铝合金图案。
介电层130在存储电极图案120上。存储电极图案120使用介电层130与像素电极170电绝缘。例如，介电层130可以是通过化学气相沉积工艺形成的氮化硅层。
图5是示出包括图3所示的输出图案的信号输出单元的平面图。
参考图5，信号输出单元125包括栅线GL、数据线DL、沟道图案CP和输出端子140。或者，信号输出单元可以包括多条栅线、多条数据线、多个沟道图案和多个输出端子。
参考图3和图5，栅线GL夹置在基板110和介电层130之间。栅线GL在第一方向上延伸。当显示装置的分辨率为1024×768时，在第一方向上布置的栅线GL的数量为大约768。电连接到每条栅线GL的栅电极GE的数量可以大约是1024×3。每个栅电极GE电连接到栅线GL并且在第二方向上突出。
栅线GL可以由与存储电极图案120基本相同的层形成。栅线GL例如可以包括钼图案和铝图案。
数据线DL在介电层130上，并且在第二方向上延伸。当显示装置的分辨率为1024×768时，数据线DL的数量大约是1024×3。电连接到每条数据线DL的源电极SE的数量大约为768。每个源电极SE电连接到数据线，并且在第一方向上突出。
图6是示出图3所示的部分“B”的放大横截面图。
参考图6，数据线DL包括第一钼图案MP1、铝图案AP和第二钼图案MP2。例如，铝图案AP在第一钼图案MP1上，而第二钼图案MP2在铝图案AP上。
沟道图案CP在对应于每个栅电极GE的介电层130上。每个源电极SE电连接到沟道图案CP。沟道图案CP包括非晶硅图案和在该非晶硅图案上的n+非晶硅图案。可以将杂质注入(或掺杂)到该非晶硅图案中来形成n+非晶硅图案。
参考图5和图6，沟道图案CP可以在数据线DL下。
输出端子140电连接到沟道图案CP。当定时信号施加到栅极线GL时，在沟道图案CP中形成电沟道。像素电压从数据线DL通过沟道图案CP施加到输出端子140。
参考图3，介电图案150在介电层130上。介电图案150包括氮化硅。介电图案150包括第一接触孔152，通过第一接触孔152部分地暴露输出端子140。例如，介电图案150的厚度为大约0.2μm到约0.6μm。例如，该厚度可以为大约0.5μm。
绝缘图案160在介电图案150上。绝缘图案160包括第二接触孔162和第三接触孔164。
第二接触孔162对应于第一接触孔152，从而输出端子140通过第一接触孔152和第二接触孔162部分地暴露。例如，第二接触孔162包括第一开口162a和第二开口162b。第一开口162a具有第一面积A1，而和第二开口162b具有第二面积A2，第二面积A2小于第一面积A1。第二开口162b的深度可以大约是绝缘图案160的厚度的一半。例如，绝缘图案160的厚度可以是大约1.7μm到约3.0μm。第二开口162b的深度可以是大约1.35μm到约1.5μm。
第三接触孔164对应于存储电极图案120。对应于存储电极图案120的介电图案150通过第三接触孔164部分地暴露。
像素电极170在具有第二接触孔162和第三接触孔164的绝缘图案160上。
像素电极170包括透明导电材料。可以用于像素电极170的透明导电材料的示例包括但不限于氧化铟锡(ITO)、氧化铟锌(IZO)或非晶氧化铟锡(a-ITO)、和/或它们的组合。
像素电极170通过第一接触孔152和第二接触孔162电连接到信号输出单元的输出端子140。而且，通过第三接触孔164减小了像素电极170和存储电极图案120之间的距离。
在图3中，第三接触孔164具有比存储电极图案120要大的宽度。或者，第三接触孔164可以具有不比存储电极图案120大的宽度。存储电极部分172是对应于存储电极图案120的像素电极170的部分。像素电极170的存储电极部分172、对应于存储电极部分172的存储电极图案120和夹置在存储电极图案120和存储电极部分172之间的部分绝缘电极图案160形成了存储电极，以在一帧期间保持像素电极170和公共电极之间的电压差。另外，存储电极图案120和存储电极部分172之间的电压差通过第三接触孔164而降低，从而增加了存储电容器的电容。
图7是示出根据本发明的示范性实施例的在基板上的存储电极图案的平面图。图8是沿图7所示的线I-I’所取的横截面图。
参考图7和图8，金属层形成在基板200的基本整个表面上。基板200包括透明材料。可以用于基板200的透明材料的示例包括但不限于玻璃或石英。可以用于金属层的金属的示例包括但不限于钼、和/或铝。例如，在该示范性实施例中，金属层具体双层结构，其包括在基板200上的钼层和在钼层上的铝层。光刻胶图案通过光工艺形成在金属层上，金属层通过使用该光刻胶图案作为蚀刻掩模而被部分蚀刻。
另外，存储电极图案SC形成在基板200上。栅线GL和栅电极GE可以由与存储电极图案SC基本相同的层形成。或者，可以形成多条栅线、多个栅电极和多个存储电极图案。
当显示装置的分辨率为1024×768时，在第一方向上延伸的栅线GL的数量为768。而且，在第一方向上延伸的存储电极图案SC可以在相邻的栅线GL之间。每个存储电极图案SC还包括扩展部分EP，扩展部分EP具有比每个存储电极图案SC的其余部分要大的宽度，用于增加存储电容器的电容。
图9是示出根据本发明示范性实施例的基板上的输出端子的平面图。图10是沿图9所示的线II-II’所取的横截面图。
参考图9和图10，第一介电层FD形成在具有存储电极图案SC和栅线GL的基板200的基本整个表面上。第一介电层FD可以通过例如旋涂工艺或狭缝涂敷工艺而形成。
数据线DL、输出端子DE和沟道图案CP可以形成在第一介电层FD上。或者，多条数据线、多个输出端子和多个沟道图案可以形成在第一介电层上。
例如，在该示范性实施例中，具有非晶硅层和在该非晶硅层上的掺杂硅层的沟道层形成在第一介电层FD上。
源极/漏极金属层形成在掺杂的非晶硅层上。源极/漏极金属层包括第一钼薄膜、在第一钼薄膜上的铝薄膜和在铝薄膜上的第二钼薄膜。
光刻胶膜形成在源极/漏极金属层上。该光刻胶膜通过光工艺构图来形成源极/漏极金属层上的光刻胶图案，并且使用该光刻胶图案作为蚀刻掩模将源极/漏极金属层部分蚀刻来形成数据线DL和输出端子DE。
当显示装置的分辨率为1024×768时，数据线DL的数量大约是1024×3。数据线DL在基本上垂直于第一方向的第二方向上延伸。源电极SE电连接到数据线DL。源电极SE在第一方向上延伸。每个源电极SE的部分对应于栅电极GE。另外，每个输出端子DE从每个源电极SE分隔开。
使用光刻胶图案、数据线DL和输出端子DE，将沟道层部分蚀刻来形成沟道图案CP。将在每个源电极SE和每个输出端子DE之间的部分掺杂硅层去除，从而每个源电极SE与每个输出端子DE电绝缘。
图11是示出覆盖图10所示的输出端子的第二介电层和绝缘层的横截面图。
参考图11，第二介电层SD形成在第一介电层FD上。第二介电层SD包括氮化硅，并且覆盖在第一介电层FD上的输出端子DE。绝缘层IL在第二介电层SD上。绝缘层IL包括光刻胶材料。
图12是示出用于构图如图11所示的绝缘层的掩模的横截面图。图12的掩模与图1和图2的相同。因此，使用相同的参考标号来指代与图1和图2中那些相同或类似的部件，并且将省略对上述元件的进一步说明。
参考图12，具有第一曝光部分14和第二曝光部分16的掩模10在具有绝缘层IL的基板200上对齐。
第一曝光部分14对应于在绝缘层IL下的输出端子DE。第二曝光部分16对应于在第一介电层FD下的存储电极图案SC。
在掩模10在基板200的预定位置上对齐之后，包括光刻胶材料的绝缘层IL通过具有第一曝光部分14和第二曝光部分16的掩模10曝光。
对应于第一曝光部分14的第一透光部分14a的绝缘层IL的第一部分IL1被曝光第一光量。对应于第一曝光部分14的第二透光部分14b的绝缘层IL的第二部分IL2被曝光第二光量。第二光量可以是第一光量的一半。对应于第二曝光部分16的第三透光部分16a的绝缘层IL的第三部分IL3被曝光第三光量。第三光量小于第一光量但是却大于第二光量。
图13是示出通过如图12所示对绝缘层构图所形成的绝缘图案的横截面图。
参考图13，将在第二介电层SD上的绝缘层IL通过光工艺构图以形成在第二介电层SD上的绝缘图案IP。
例如，在该示范性实施例中，绝缘层IL的第一部分IL1被第一光量完全曝光以形成在绝缘层IL上的第一开口FC。绝缘层IL的第二部分IL2被第二光量部分地曝光以形成在绝缘层IL上的第二开口SC1。绝缘层IL的第三部分IL3被第三光量部分地曝光以形成在绝缘层IL上的第三开口TC。
当在平面上察看时，第二开口SC1具有比第一开口FC大的面积。第一开口FC的深度W1基本上与绝缘层IL的厚度相同。第二开口SC1的深度W2大约是绝缘层IL的厚度的一半。
在第三开口TC中所残留的其余部分的厚度T基本上与第二介电层SD的厚度相同。该其余部分阻挡对应于存储电极图案SC的第二介电层SD，使得对应于存储电极图案SC的第二介电层SD不会被蚀刻。
当对应于存储电极图案SC的第二介电层SD被构图时，存储电容器的电容改变从而形成了使图像显示质量变劣的闪烁和/或余像。但是，如图13所示，在第三开口TC中的其余部分防止了对应于存储电极图案SC的第二介电层SD的上述蚀刻。
或者，形状与第二开口SC1基本相同的第四开口FC1可以形成在第三开口TC附近。
图14是通过构图图13所示的第二介电层而形成介电图案的横截面图。
参考图14，绝缘图案IP和第二介电层SD被蚀刻来形成第一介电层FD上的介电图案DP。绝缘图案IP和第二介电层SD可以通过湿法蚀刻或干法蚀刻而被蚀刻。
对应于输出端子DE、通过第一开口FC暴露的部分第二介电层SD被部分地去除以形成第二介电层SD中的第一接触孔CT1。对应于存储电极图案SC的第二介电层SD上的其余部分通过使用O2等离子体的灰化工艺去除，以形成对应于存储电极图案SC在绝缘图案IP中的第二接触孔CT2。
在图14中，第二接触孔CT2中没有形成阶梯部分。或者，横截面形状与第一接触孔CT1基本相同的阶梯部分可以在第二接触孔CT2中形成。
图15是示出在图14所示的绝缘图案上的像素电极的横截面图。
参考图15，透明导电层形成在绝缘图案IP的基本整个表面上。
光刻胶膜形成在透明导电层上。将在透明导电层上的光刻胶膜构图来形成光刻胶图案。
使用该光刻胶图案作为蚀刻掩模例如通过干法蚀刻工艺或湿法蚀刻工艺将透明导电层蚀刻来形成像素电极PE。或者，多个像素电极可以形成绝缘图案IP上。每个像素电极PE通过第一接触孔CT1电连接到每个输出端子DE。每个像素电极PE的部分通过第二接触孔CT2在对应于每个存储电极图案SC的第一介电层FD上。
每个像素电极PE的部分、每个存储电极图案SC、第一介电层FD和介电图案DP形成了另一个存储电容器。
图16是示出根据本发明示范性实施例的显示装置的横截面视图。
参考图16，显示装置300包括基板310、存储电极图案320、介电层330、信号输出单元、介电图案350、绝缘图案360和像素电极370。存储电极图案320、介电层330、信号输出单元、介电图案350、绝缘图案360和像素电极370在基板310上。信号输出单元包括输出端子340。
基板310包括透明材料。可以用于基板310的透明材料的示例包括但不限于玻璃或石英。
存储电极图案320在基板310上。具有存储电极图案320的存储电容器保持像素电极370和公共电极之间的电压差。
存储电极图案320包括钼图案322和铝图案324。钼图案322和铝图案324分别包括钼和铝。在该示范性实施例中，铝图案324在钼图案322上。或者，存储电极图案320例如可以包括铝图案或铝合金图案。
介电层330在存储电极图案320上。存储电极图案320使用介电层330与像素电极370电绝缘。例如，介电层330可以是通过化学气相沉积工艺形成的氮化硅层。
图17是示出包括图16所示的输出图案的信号输出单元的平面图。
参考图17，信号输出单元325包括栅线GL、数据线DL、沟道图案CP和输出端子340。或者，信号输出单元可以包括多条栅线、多条数据线、多个沟道图案和多个输出端子。
栅线GL夹置在基板310和介电层330之间。栅线GL在第一方向上延伸。当显示装置的分辨率为1024×768时，在第一方向上布置的栅线GL的数量为大约768。第二方向与第一方向大致垂直。电连接到每条栅线GL的栅电极GE的数量可以大约是1024×3。每个栅电极GE电连接到栅线GL并且在第二方向上突出。
栅线GL可以由与存储电极图案320基本相同的层形成。栅线GL例如可以包括钼图案和铝图案。
数据线DL在介电层330上，并且在第二方向上延伸。当显示装置的分辨率为1024×768时，数据线DL的数量大约是1024×3。电连接到每条数据线DL的源电极SE的数量大约为768。每个源电极SE电连接到数据线，并且在第一方向上突出。
图18是示出图16所示的部分“C”的放大横截面图。
参考图18，每条数据线DL包括第一钼图案MP1、铝图案AP和第二钼图案MP2。例如，铝图案AP在第一钼图案MP1上，而第二钼图案MP2在铝图案AP上。
沟道图案CP在对应于每个栅电极GE的介电层330上。每个源电极SE电连接到沟道图案CP。沟道图案CP包括非晶硅图案和在该非晶硅图案上的n+非晶硅图案。可以将杂质注入(或掺杂)到该非晶硅图案中来形成n+非晶硅图案。
输出端子340电连接到沟道图案CP。当定时信号施加到每条栅极线GL时，在沟道图案CP中形成电沟道。像素电压从数据线DL通过沟道图案CP施加到输出端子340。
介电图案350在介电层330上。介电图案350包括氮化硅。介电图案350包括第一接触孔352，通过第一接触孔352部分地暴露输出端子340。例如，介电图案350的厚度为大约0.2μm到约0.6μm。例如，该厚度可以为大约0.5μm。
参考图16，绝缘图案360在介电图案350上。绝缘图案360包括第二接触孔362和第三接触孔364。
第二接触孔362对应于第一接触孔352，第三接触孔364对应于存储电极图案320。
例如，第二接触孔362包括第一开口362a和第二开口362b。第一开口362a具有第一面积A1，而和第二开口362b具有第二面积A2，第二面积A2小于第一面积A1。第二开口362b的深度H1可以大约是绝缘图案360的厚度H2的一半。例如，绝缘图案360的厚度H2可以是大约1.7μm到约3.0μm。第二开口362b的深度H1可以是大约1.35μm到约1.5μm。
第三接触孔364对应于存储电极图案320。对应于存储电极图案320的介电图案350通过第三接触孔364部分地暴露。
表面增加部分355形成在通过第三接触孔364暴露的部分介电图案350上。
图19是示出图16所示的表面增加部分的平面图。
参考图19，表面增加部分355包括浮雕图案。表面增加部分355是在通过第三接触孔364暴露的介电图案350上。表面增加部分355增加了介电图案350的表面积，由此增加存储电容器的电容。
例如，表面增加部分355可以包括从介电图案350的表面突出的多个突出部分。或者，表面增加部分355可以包括从介电图案350的表面凹进的多个凹进部分。而且，表面增加部分355可以包括多个凸起和凹陷。而且，表面增加部分355也可以包括多个脊部和凹槽。
图20示出根据本发明另一个示范性实施例的表面增加部分的平面图。
参考图20，表面增加部分357形成在通过第三接触孔354暴露的部分介电图案350上。表面增加部分357包括凹槽。例如，表面增加部分357可以包括从介电图案350的表面凹进的多个凹槽。或者，表面增加部分357可以包括条形状或网形状。
像素电极370在具有第二接触孔362和第三接触孔364的绝缘图案360上。像素电极370包括透明导电材料。可以用于像素电极370的透明导电材料的示例包括但不限于氧化铟锡(ITO)、氧化铟锌(IZO)或非晶氧化铟锡(a-ITO)、和/或它们的组合。
像素电极370通过第一接触孔352和第二接触孔362电连接到信号输出单元的输出端子340。对应于第三接触孔364的像素电极370在对应于存储电极图案320的表面增加部分357上。
在图16中，第三接触孔364具有比存储电极图案320要大的宽度。或者，第三接触孔364可以具有不比存储电极图案320大的宽度。
存储电极部分372是对应于存储电极图案320的像素电极370的部分。
图21是示出根据本发明的示范性实施例的在基板上的存储电极图案的平面图。图22是沿图21所示的线III-III’所取的横截面图。
参考图21和图22，金属层基本上形成在基板400的整个表面上。基板400包括透明材料。可以用于基板400的透明材料的示例包括但不限于玻璃或石英。可以用于金属层的金属的示例包括但不限于钼和/或铝。例如，在该示范性实施例中，金属层具有双层结构，其包括在基板400上的钼层和在钼层上的铝层。光刻胶图案通过光工艺形成在金属层上，金属层通过使用该光刻胶图案作为蚀刻掩模而部分蚀刻。
另外，存储电极图案SC形成在基板400上。栅线GL和栅电极GE可以由与存储电极图案SC基本相同的层形成。或者，可以形成多条栅线、多个栅电极和多个存储电极图案。
当显示装置的分辨率为1024×768时，在第一方向上布置的栅线GL的数量大约为768。而且，在第一方向上延伸的存储电极图案SC可以在相邻的栅线GL之间。每个存储电极图案SC还包括扩展部分EP，扩展部分EP具有比每个存储电极图案SC的其余部分要大的宽度，用于增加存储电容器的电容。
图23是示出根据本发明示范性实施例的基板上的输出端子的平面图。图24是沿图23所示的线IV-IV’所取的横截面图。
参考图23和图24，第一介电层FD形成在具有存储电极图案SC和栅线GL的基板400的基本整个表面上。第一介电层FD可以通过例如旋涂工艺或狭缝涂敷工艺而形成。
数据线DL、输出端子DE和沟道图案CP可以形成在第一介电层FD上。或者，多条数据线、多个输出端子和多个沟道图案可以形成在第一介电层上。
特别是，具有非晶硅层和在该非晶硅层上的掺杂硅层的沟道层形成在第一介电层FD上。
源极/漏极金属层形成在掺杂的非晶硅层上。源极/漏极金属层包括第一钼薄膜、在第一钼薄膜上的铝薄膜和在铝薄膜上的第二钼薄膜。
光刻胶膜形成在源极/漏极金属层上。该光刻胶膜通过光工艺构图来形成在源极/漏极金属层上的光刻胶图案，并且使用该光刻胶图案作为蚀刻掩模将源极/漏极金属层部分蚀刻来形成数据线DL和输出端子DE。
当显示装置的分辨率为1024×768时，数据线DL的数量大约是1024×3。数据线DL在基本上垂直于第一方向的第二方向上延伸。源电极SE电连接到数据线DL。源电极SE在第一方向上延伸。每个源电极SE的部分对应于栅电极GE。每个输出端子DE从每个源电极SE分隔开。
使用光刻胶图案、数据线DL和输出端子DE作为蚀刻掩模，将沟道层部分蚀刻来形成沟道图案CP。将在每个源电极SE和每个输出端子DE之间的部分掺杂硅层去除，从而每个源电极SE从每个输出端子DE电绝缘。
图25是示出覆盖图24所示的输出端子的第二介电层和绝缘层的横截面图。
参考图25，第二介电层SD形成在第一介电层FD上。第二介电层SD包括氮化硅，并且覆盖在第一介电层FD上的输出端子DE。绝缘层IL在第二介电层SD上。绝缘层IL包括光刻胶材料。
具有第一曝光部分14和第二曝光部分16的掩模10在具有绝缘层IL的基板400上对齐。
第一曝光部分14对应于在绝缘层IL下的输出端子DE。第二曝光部分16对应于在第一介电层FD下的存储电极图案SC。
包括光刻胶材料的绝缘层IL通过具有第一曝光部分14和第二曝光部分16的掩模10曝光。
对应于第一曝光部分1 4的第一透光部分14a的绝缘层IL的第一部分IL1被曝光第一光量。对应于第一曝光部分14的第二透光部分14b的绝缘层IL的第二部分IL2被曝光第二光量。第二光量可以是第一光量的一半。对应于第二曝光部分16的第三透光部分16a的绝缘层IL的第三部分IL3被曝光第三光量。第三光量小于第一光量但是却大于第二光量。
图26是示出通过如图24所示对绝缘层构图所形成的绝缘图案的横截面图。
参考图26，将在第二介电层SD上的绝缘层IL通过光工艺构图以在第二介电层SD上形成绝缘图案IP。具体而言，绝缘层IL的第一部分IL1被第一光量完全曝光以形成在绝缘层IL上的第一开口FC。绝缘层IL的第二部分IL2被第二光量部分地曝光以形成在绝缘层IL上的第二开口SC1。绝缘层IL的第三部分IL3被第三光量部分地曝光以形成在绝缘层IL上的第三开口TC。
当在平面上察看时，第二开口SC1具有比第一开口FC大的面积。第一开口FC的深度W1基本上与绝缘层IL的厚度相同。第二开口SC1的深度W2大约是绝缘层IL的厚度的一半。
在第三开口TC中所残留的其余部分的厚度T基本上与第二介电层SD的厚度相同。该其余部分阻挡对应于存储电极图案SC的第二介电层SD，使得对应于存储电极图案SC的第二介电层SD不会被蚀刻。
浮雕图案CC形成在对应于第三开口TC的其余部分的上表面上。例如，浮雕图案CC可以包括突出形状、条形状或网形状。
或者，形状与第二开口SC基本相同的第四开口FC1可以形成在第三开口TC附近。
图27是通过构图如图26所示的第二介电层而形成的介电图案的横截面图。
参考图27，绝缘图案IP和第二介电层SD被蚀刻来在第一介电层FD上形成介电图案DP。绝缘图案IP和第二介电层SD例如可以通过湿法蚀刻或干法蚀刻而被蚀刻。对应于输出端子DE、通过第一开口FC暴露的部分第二介电层SD被部分地去除以形成第二介电层SD中的第一接触孔CT1。
在对应于每个存储电极图案SC的第二介电层SD上的其余部分和第一介电层FD的部分被蚀刻来在对应于每个存储电极图案SC的第二介电层SD上形成表面增加部分SI。
表面增加部分SI可以包括从第二介电层SD的表面上突出的多个突出部分。或者，表面增加部分SI可以包括从第二介电层SD的表面凹进的多个凹进部分。表面增加部分SI可以包括多个凸出和凹陷。表面增加部分SI还可以包括多个脊和凹槽。
在对应于表面增加部分SI的绝缘图案IP中形成第二接触孔CT2。
例如，第二接触孔CT2中没有形成阶梯部分。或者，横截面形状与第一接触孔CT1基本相同的阶梯部分可以在第二接触孔CT2中形成。
用于形成表面增加部分SI的浮雕图案CC可以使用灰化工艺去除。
图28是示出在图27所示的绝缘图案上的像素电极的横截面图。
参考图28，透明导电层形成在绝缘图案IP的基本整个表面上。
光刻胶膜形成在透明导电层上。将在透明导电层上的光刻胶膜构图来形成光刻胶图案。使用该光刻胶图案作为蚀刻掩模例如通过干法蚀刻工艺或湿法蚀刻工艺将透明导电层蚀刻来形成像素电极PE。或者，多个像素电极可以形成绝缘图案IP上。每个像素电极PE通过第一接触孔CT1电连接到每个输出端子DE。每个像素电极PE的部分通过第二接触孔CT2在对应于每个存储电极图案SC的第一介电层FD上。每个像素电极PE的部分、每个存储电极图案SC、第一介电层FD和介电图案DP形成了另一个存储电容器。
图29是示出根据本发明示范性实施例基板上的存储电极图案的平面图。图30是沿图29所示的线V-V’所截取的横截面图。
参考图29和图30，金属层形成在基板500的基本整个表面上。基板500包括透明材料。可以用于基板500的透明材料的示例包括但不限于玻璃或石英。可以用于金属层的金属的示例包括但不限于钼和/或铝。例如，在该示范性实施例中，金属层具有双层结构，其包括在基板500上的钼层和在钼层上的铝层。光刻胶图案通过光工艺形成在金属层上，金属层通过使用该光刻胶图案作为蚀刻掩模而被部分蚀刻。
另外，存储电极图案SC形成在基板500上。栅线GL和栅电极GE可以由与存储电极图案SC基本相同的层形成。或者，可以形成多条栅线、多个栅电极和多个存储电极图案。
当显示装置的分辨率为1024×768时，在第一方向上布置的栅线GL的数量为768。而且，在第一方向上延伸的存储电极图案SC可以在相邻的栅线GL之间。每个存储电极图案SC还可以包括扩展部分EP，扩展部分EP具有比每个存储电极图案SC的其余部分要大的宽度，用于增加存储电容器的电容。
图31是示出根据本发明示范性实施例的基板上的输出端子的平面图。图32是沿图31所示的线VI-VI’所取的横截面图。
参考图31和图32，第一介电层FD形成在具有存储电极图案SC和栅线GL的基板200的基本整个表面上。第一介电层FD可以通过例如旋涂工艺或狭缝涂敷工艺而形成。
数据线DL、输出端子DE和沟道图案CP可以形成在第一介电层FD上。或者，多条数据线、多个输出端子和多个沟道图案可以形成在第一介电层上。
例如，在该示范性实施例中，具有非晶硅层和在该非晶硅层上的掺杂硅层的沟道层形成在第一介电层FD上。
源极/漏极金属层形成在掺杂的非晶硅层上。源极/漏极金属层包括第一钼薄膜、在第一钼薄膜上的铝薄膜和在铝薄膜上的第二钼薄膜。
光刻胶膜形成在源极/漏极金属层上。该光刻胶膜通过光工艺构图来在源极/漏极金属层上形成光刻胶图案，并且使用该光刻胶图案作为蚀刻掩模将源极/漏极金属层部分蚀刻来形成数据线DL和输出端子DE。
当显示装置的分辨率为1024×768时，数据线DL的数量大约是1024×3。数据线DL在基本上垂直于第一方向的第二方向上延伸。源电极SE电连接到数据线DL。源电极SE在第一方向上延伸。每个源电极SE的部分对应于栅电极GE。另外每个输出端子DE从每个源电极SE分隔开。
使用光刻胶图案、数据线DL和输出端子DE，将沟道层部分蚀刻来形成沟道图案CP。将在每个源电极SE和每个输出端子DE之间的部分掺杂硅层去除，从而每个源电极SE与每个输出端子DE电绝缘。
图33是示出覆盖图32所示的输出端子的第二介电层和绝缘层的横截面图。
参考图33，第二介电层SD形成在第一介电层FD上。第二介电层SD包括氮化硅，并且覆盖在第一介电层FD上的输出端子DE。绝缘层IL在第二介电层SD上。绝缘层IL包括光刻胶材料。
具有第一曝光部分14和第二曝光部分16的掩模10在具有绝缘层IL的基板200上对齐。
第一曝光部分14对应于在绝缘层IL下的输出端子DE。第二曝光部分16对应于在第一介电层FD下的存储电极图案SC。
包括光刻胶材料的绝缘层IL通过具有第一曝光部分14和第二曝光部分16的掩模10曝光。对应于第一曝光部分14的第一透光部分14a的绝缘层IL的第一部分IL1被曝光第一光量。对应于第一曝光部分14的第二透光部分14b的绝缘层IL的第二部分IL2被曝光第二光量。第二光量可以是第一光量的一半。对应于第二曝光部分16的第三透光部分16a的绝缘层IL的第三部分IL3被曝光第三光量。第三光量小于第一光量但是却大于第二光量。
图34是示出通过如图33所示对绝缘层构图所形成的绝缘图案的横截面图。
参考图34，将在第二介电层SD上的绝缘层IL通过光工艺构图以在第二介电层SD上形成绝缘图案IP。具体而言，绝缘层IL的第一部分IL1被第一光量完全曝光以形成在绝缘层IL上的第一开口FC。绝缘层IL的第二部分IL2被第二光量部分地曝光以形成在绝缘层IL上的第二开口SC1。绝缘层IL的第三部分IL3被第三光量部分地曝光以形成在绝缘层IL上的第三开口TC。
当在平面上察看时，第二开口SC1具有比第一开口FC大的面积。第一开口FC的深度W1基本上与绝缘层IL的厚度相同。第二开口SC1的深度W2大约是绝缘层IL的厚度的一半。
在第三开口TC中所残留的其余部分的厚度T基本上与第二介电层SD的厚度相同。该其余部分阻挡对应于存储电极图案SC的第二介电层SD，使得对应于存储电极图案SC的第二介电层SD不会被蚀刻。
浮雕图案CC形成在对应于第三开口TC的其余部分的上表面上。例如，浮雕图案CC可以包括突出形状、条形状或网形状。
或者，形状与第二开口SC1基本相同的第四开口FC1可以形成在第三开口TC附近。
图35是通过构图如图34所示的第二介电层而形成介电图案的横截面图。
参考图35，绝缘图案IP和第二介电层SD被蚀刻来形成第一介电图案DP1。绝缘图案IP和第二介电层SD例如可以通过湿法蚀刻或干法蚀刻而被蚀刻。对应于输出端子DE、通过第一开口FC暴露的部分第二介电层SD被部分地去除以形成第一接触孔CT1。
在对应于每个存储电极图案SC的第二介电层SD上的其余部分和第一介电层FD的部分被蚀刻来在对应于每个存储电极图案SC的第二介电层SD上形成第一表面增加部分SI1。
第一表面增加部分SI1可以包括从第二介电层SD的表面上突出的多个突出部分。或者，第一表面增加部分SI1可以包括从第二介电层SD的表面凹进的多个凹进部分。第一表面增加部分SI1可以包括多个凸出和凹陷。第一表面增加部分SI1还可以包括多个脊和凹槽。
在对应于第一表面增加部分SI1的绝缘图案IP中形成第二接触孔CT2。
另外使用第一表面增加部分SI1作为掩模对第一介电层FD进行构图以在第一表面增加部分SI1下形成第二表面增加部分SI2。
例如，第二接触孔CT2中没有形成阶梯部分。或者，横截面形状与第一接触孔CT1基本相同的阶梯部分可以在第二接触孔CT2中形成。
用于形成第一和第二表面增加部分SI1和SI2的浮雕图案CC可以使用灰化工艺去除。
图36是示出在图34所示的绝缘图案上的像素电极的横截面图。
参考图36，透明导电层形成在绝缘图案IP的基本整个表面上。
光刻胶膜形成在透明导电层上。将在透明导电层上的光刻胶膜构图来形成光刻胶图案。
使用该光刻胶图案作为蚀刻掩模例如通过干法蚀刻工艺或湿法蚀刻工艺将透明导电层蚀刻来形成像素电极PE。每个像素电极PE通过第一接触孔CT1电连接到每个输出端子DE。每个像素电极PE的部分通过第二接触孔CT2在对应于每个存储电极图案SC的第一介电层FD上。每个像素电极PE的部分、每个存储电极图案SC、第一介电层FD以及第一和第二介电图案DP1和DP2形成了另一个存储电容器。
图37是根据本发明示范性实施例的掩模的平面图。图38是示出图37所示的掩模的横截面图。
该掩模可以例如用于制造具有光刻胶膜的显示基板，该光刻胶覆盖比如薄膜晶体管(TFT)的信号输出单元的输出端子以及覆盖在一帧期间保持电极间的电压差的存储电容器的存储电极。
参考图37和图38，用于制造显示装置的掩模70包括掩模体72、狭缝曝光部分74以及半透明部分76。光源在掩模70的正面上。该光源产生第一光量的光。
掩模体72包括透明基板72a和在透明基板72a上的阻光层72b。将阻光层72b构图来形成狭缝曝光部分74以及半透明部分76。从光源产生的光通过掩模70的狭缝曝光部分74以及半透明部分76照射到显示装置上。
图39是示出图37所示的部分“D”的放大平面视图。
参考图39，狭缝曝光部分74包括多个狭缝74a。
例如，将阻光层72b构图来形成狭缝74a。每个狭缝74a的宽度可以是约1.2μm到约1.4μm。如图39所示，狭缝74a的宽度是约1.3μm。
每个狭缝74a可以具有基本四方形的环形。或者，每个狭缝74a可以具有条形形状。
穿过狭缝74a的部分光被衍射，使得已经穿过狭缝74a的该部分光变为第二光量的光，第二光量小于第一光量。对应于狭缝74a的绝缘层60通过使用第二光量的该部分光而部分地曝光。
参考图38，使用掩模70的狭缝曝光部分74将对应于显示基板77的输出端子77h的绝缘层和有机层构图，以在显示基板77上形成绝缘图案77e和第二有机图案77d。
半透明部分76在对应于存储电极77b的绝缘层上对齐。部分绝缘层残留在第一有机层77c上的第二有机层上。第一有机层77c覆盖存储电极77b。例如，绝缘层其余部分的厚度与第二有机层基本相同。
半透明部分76透射光源产生的部分光。例如，当光源产生的光的波长为大约436nm到约193nm时，大约20％到约70％的光穿过了半透明部分76以照射到绝缘层上。而且，为了控制穿过半透明部分76的光量，半透明部分76可以包括例如氧化铬薄膜或氮化铬薄膜。半透明部分76的厚度基于半透明部分76的透射率进行调整。
已经穿过半透明部分76的光具有比已经穿过狭缝曝光部分74的光要高的亮度均匀性。即，当掩模70包括半透明部分76时，掩模70的亮度均匀性得到了改善。
在图39中，将绝缘层均匀地构图以具有均匀的厚度。当绝缘层具有均匀的厚度时，绝缘层可以被完全去除，从而绝缘层不会保留在第二有机图案77d上。
已经穿过狭缝曝光部分74的光具有第一光量。已经穿过半透明部分76的光具有第二光量，第二光量小于第一光量。对应于狭缝曝光部分74的绝缘层被第一光量的光完全曝光。对应于半透明部分76的绝缘层被第二光量的光部分曝光。例如，被第二光量的光曝光的绝缘层的厚度基本上与第二有机图案77d相同。
图40是根据本发明的示范性实施例的在基板上的存储电极图案、第一介电层、输出端子、第二介电层和绝缘层的横截面图。图41示出在图40所示的基板上的存储电极图案、第一介电层、输出端子、第二介电层和绝缘层的平面图。
参考图40和图41，金属层基本上形成在基板600的整个表面上。基板600包括透明材料。可以用于基板600的透明材料的示例包括但不限于玻璃或石英。可以用于金属层的金属的示例包括但不限于钼和/或铝。例如，在该示范性实施例中，金属层具有双层结构，其包括在基板600上的钼层和在钼层上的铝层。光刻胶图案通过光工艺形成在金属层上，金属层通过使用该光刻胶图案作为蚀刻掩模而部分蚀刻。
另外，存储电极图案SEP形成在基板600上。栅线GL和栅电极E1可以由与存储电极图案SEP基本相同的层形成。或者，可以形成多条栅线、多个栅电极和多个存储电极图案。
当显示装置的分辨率为1024×768时，在第一方向上布置的栅线GL的数量为约768。栅线GL相对于基板600在第一方向上延伸。而且，在第一方向上延伸的存储电极图案SEP可以在相邻的栅线GL之间。每个存储电极图案SEP还包括扩展部分，该扩展部分具有比每个存储电极图案SEP的其余部分要大的宽度，用于增加存储电容器的电容。
参考图40和图41，第一介电层F1基本上形成在具有存储电极图案SEP和栅线GL的基板600的整个表面上。第一介电层F1可以通过例如旋涂工艺或狭缝涂敷工艺形成。
数据线DL、输出端子E3和沟道图案P1可以形成在第一介电层F1上。或者，多条数据线、多个输出端子和多个沟道图案可以形成在第一介电层F1上。
例如，在该示范性实施例中，具有非晶硅层和在该非晶硅层上的掺杂硅层的沟道层形成在第一介电层F1上。
源极/漏极金属层形成在掺杂的非晶硅层上。源极/漏极金属层包括第一钼薄膜、在第一钼薄膜上的铝薄膜和在铝薄膜上的第二钼薄膜。
光刻胶膜形成在源极/漏极金属层上。该光刻胶膜通过光工艺构图来在源极/漏极金属层上形成光刻胶图案，并且使用该光刻胶图案作为蚀刻掩模将源极/漏极金属层部分蚀刻来形成数据线DL和输出端子E3。
当显示装置的分辨率为1024×768时，数据线DL的数量大约是1024×3。数据线DL在基本上垂直于第一方向的第二方向上延伸。源电极E2电连接到数据线DL。源电极E2在第一方向上延伸。每个源电极E2的部分对应于栅电极GE。另外每个输出端子E3与每个源电极E2分隔开。
使用光刻胶图案、数据线DL和输出端子E3，将沟道层部分蚀刻来形成沟道图案P1。将在每个源电极E2和每个输出端子E3之间的部分掺杂硅层去除，从而每个源电极E2与每个输出端子E3电绝缘。
第二介电层F2形成在第一介电层F1上。第二介电层F2包括氮化硅，并且覆盖在第一介电层F1上的输出端子E3。绝缘层F3在第二介电层F2上。绝缘层F3包括光刻胶材料。
图42是示出在图41的绝缘层上对齐的掩模的横截面视图。
参考图42，用于制造显示装置的掩模70包括狭缝曝光部分74以及半透明部分76。掩模70在具有绝缘层F3的基板600上对齐。光源在掩模70的正面上。该光源产生第一光量的光。
狭缝曝光部分74在绝缘层F3下的输出端子E3上对齐。半透明部分76在绝缘层F3下的存储电极图案SEP上对齐。
图43是示出通过图42所示的绝缘层曝光的横截面图。
参考图43，绝缘层F3曝光于已经通过具有狭缝曝光部分74以及半透明部分76的掩模70的光。
已经穿过狭缝曝光部分74的部分光被衍射，使得已经穿过狭缝曝光74的该部分光成为第一光量的光。使用部分第一光量的光将对应于狭缝曝光部分74的绝缘层60部分地曝光。已经穿过半透明部分76的部分光成为第三光量的光，第三光量小于第一光量。使用第三光量的部分光将对应于半透明部分的绝缘层60部分地曝光。
图44是示出图43所示对绝缘层构图所形成的绝缘图案的横截面图。
参考图44，将绝缘层F3曝光的部分显影来在第二介电层F2上形成绝缘图案IP1。绝缘图案IP1包括通过狭缝曝光部分74形成的第一开口FO和通过半透明部分75形成的第二开口SO。
残留在第二开口SO中的绝缘图案IP1的其余部分的厚度T基本上与第二介电层F2相同。绝缘图案IP1的其余部分防止第二介电层F2被蚀刻。
图45示出图44所示对第二介电层构图所形成的介电图案的横截面图。
参考图45，将绝缘图案IP1和第二介电层F2通过干法蚀刻或湿法蚀刻部分地蚀刻来形成第二介电图案SDP。通过第一开口FO曝光、对应于输出端子E3的部分第二介电层F2被部分地去除以在第二介电图案SDP中形成接触孔T1。
当对第二介电层F2蚀刻时，绝缘图案IP1的其余部分也被蚀刻，从而对应于存储电极图案SEP的第一介电层F1的部分被曝光。
图46是示出在图45所示的绝缘图案上的像素电极的横截面图。
参考图46，透明导电层形成在绝缘图案IP1的基本整个表面上。
光刻胶膜形成在透明导电层上。将在透明导电层上的光刻胶膜构图来形成光刻胶图案。
使用该光刻胶图案作为蚀刻掩模例如通过干法蚀刻工艺或湿法蚀刻工艺将透明导电层蚀刻来形成像素电极TE。或者，多个像素电极TE可以形成绝缘图案IP1上。每个像素电极TE通过接触孔T1电连接到每个输出端子E3。每个像素电极TE的部分、每个存储电极图案SEP、第一介电层F1和第二介电图案SDP形成了另一个存储电容器。
本示范性实施例的通过存储电极图案和像素电极形成的存储电容器的电特性得到了提高，使得显示装置的闪烁和/或余像减少，由此还导致显示装置的图像显示质量的改善。
虽然已经描述了本发明的示范性实施例，但是还应该注意到，在不脱离权利要求的范围所界定的本发明的精神和范围的情形，可以进行各种对于本发明的普通技术人员明显的改进。

Claims (47)

1、一种用于构图覆盖具有输出端子的信号输入单元和存储电极的光刻胶膜的掩模，所述掩模包括：
掩模体；
在所述掩模体上的第一曝光部分，所述第一曝光部分包括：
第一透光部分，用于将对应于所述输出端子的光刻胶部分曝光于第
一光量的光；以及
多个第二透光部分，用于将与所述输出端子相邻的光刻胶相邻部分
曝光于第二光量的光，所述第二光量小于所述第一光量；以及
在所述掩模体上的第二曝光部分，所述第二曝光部分包括多个第三透光部分，用于将对应于所述存储电极的光刻胶部分曝光于第三光量的光，所述第三光量在所述第一光量和所述第二光量之间。
2、根据权利要求1的掩模，其中，每个所述第二透光部分具有封闭的环状形状，其具有与所述第一透光部分基本相同的形状。
3、根据权利要求1的掩模，其中，所述第三透光部分具有条形状，并且彼此间隔开。
4、一种用于构图覆盖具有输出端子的信号输入单元和存储电极的光刻胶膜的掩模，所述掩模包括：
掩模体；
在所述掩模体上的狭缝曝光部分，所述狭缝曝光部分包括对应于输出端子的多个狭缝；以及
在所述掩模体上的半透明部分，用于部分去除所述光刻胶膜。
5、根据权利要求4的掩模，其中，每个所述狭缝具有封闭的环状形状。
6、根据权利要求4的掩模，其中，照射到所述掩模上的光的波长是约436nm到约193nm，并且所述半透明部分的透射率为约20％到约70％。
7、一种显示装置，包括：
在基板上的存储电极图案；
在所述存储电极图案上的介电层；
在所述介电层上的信号输入单元，所述信号输入单元包括输出端子，所述输出端子基于定时信号输出数据信号；
在所述介电层上的介电图案，所述介电图案具有第一接触孔，通过所述第一接触孔部分地暴露所述输出端子；
在所述介电层、信号输出单元和介电图案上的绝缘图案，所述绝缘图案具有对应于所述第一接触孔的第二接触孔以及具有第三接触孔，通过所述第三接触孔部分地暴露对应于所述存储电极图案的介电图案；以及
电连接到所述输出端子的像素电极，所述像素电极包括对应于所述存储电极图案的存储电极部分。
8、根据权利要求7的显示装置，其中，所述存储电极图案包括钼图案和在所述钼图案上的铝图案。
9、根据权利要求7的显示装置，其中，所述输出端子包括在所述介电层上第一钼图案，在所述第一钼图案上的铝图案和在所述铝图案上的第二钼图案。
10、根据权利要求9的显示装置，还包括在所述介电图案和所述第一钼图案之间的半导体图案。
11、根据权利要求10的显示装置，其中所述半导体图案包括第一非晶硅图案和在所述第一非晶硅图案上的第二非晶硅图案，所述第一非晶硅图案包括非晶硅，杂质以高浓度被注入到第二非晶硅图案上。
12、根据权利要求7的显示装置，其中所述第一接触孔具有第一面积的第一开口和具有第二面积的第二开口，所述第二面积小于所述第一面积，且所述第二开口连接到所述第一开口。
13、根据权利要求12的显示装置，其中，所述第二开口的深度大约为所述绝缘层的厚度的一半。
14、根据权利要求7的显示装置，其中，所述像素电极包括透明电极。
15、根据权利要求14的显示装置，其中，所述像素电极至少包括氧化铟锡、氧化铟锌或非晶氧化铟锡。
16、根据权利要求7的显示装置，其中，所述绝缘图案包括有机材料和光刻胶材料。
17、根据权利要求7的显示装置，其中，所述第三接触孔的宽度小于所述存储电极图案的宽度。
18、根据权利要求7的显示装置，其中，所述第三接触孔的宽度不小于所述存储电极图案的宽度。
19、一种显示装置，包括：
存储电极图案，夹置于基板和所述基板上的介电层之间；
在所述介电层上的信号输出单元，所述信号输出单元包括基于定时信号输出数据信号的输出端子；
在所述介电层上的介电图案，所述介电图案具有通过其部分暴露所述输出端子的第一接触孔和对应于所述存储电极图案的表面增加部分；
在所述介电层、信号输出单元和介电图案上的绝缘图案，所述绝缘图案具有对应于所述第一接触孔的第二接触孔以及具有第三接触孔，通过所述第三接触孔部分地暴露对应于所述存储电极图案的介电图案；以及
电连接到所述输出端子的像素电极，所述像素电极包括对应于存储电极图案的存储电极部分。
20、根据权利要求19的显示装置，其中，所述表面增加部分包括凹进部分。
21、根据权利要求19的显示装置，其中，所述表面增加部分具有凹槽。
22、根据权利要求19的显示装置，其中，所述表面增加部分具有包括多个凹槽和脊的波形图案。
23、根据权利要求19的显示装置，其中，所述像素电极是透明电极。
24、一种制造显示装置方法，包括：
在基板上形成存储电极图案；
在覆盖所述存储电极图案上的第一介电层上形成图像信号施加到其上的输出端子；
在具有所述输出端子的第一介电层上形成第二介电层和绝缘层；
将所述绝缘层和所述第二介电层构图，从而将对应于所述输出端子的第二介电层暴露，而对应于所述存储电极图案的绝缘层的其余部分则保留在对应于所述存储电极图案的第二介电层的部分上；
将暴露的所述第二介电层和所述绝缘层的其余部分去除来形成第一接触孔和第二接触孔，通过所述第一接触孔部分地暴露所述输出端子，所述第二接触孔在对应于所述存储电极图案的第二介电层中；以及
在所述绝缘层上形成像素电极，所述像素电极通过所述第一接触孔电连接到所述输出端子，并且对应于在所述第二接触孔中的存储电极图案。
25、根据权利要求24的方法，其中形成所述存储电极图案还包括形成与所述存储电极图案相邻的多条栅线。
26、根据权利要求25的方法，在形成所述第一介电层之后，还包括：
在所述第一介电层上形成沟道层，所述沟道层对应于电连接到所述栅线的栅电极；以及
形成在基本垂直于所述栅线的方向上延伸的输出端子，所述输出端子电连接到所述沟道层。
27、根据权利要求26的方法，其中，所述沟道层包括非晶硅图案和在所述非晶硅图案上的掺杂非晶硅图案。
28、根据权利要求24的方法，其中，将对应于所述输出端子的部分绝缘层曝光于第一光量的光，而将对应于所述存储电极图案的部分绝缘层曝光于第二光量的光。
29、根据权利要求24的方法，其中，对应于所述存储电极图案的绝缘层厚度基本上与所述第二介电层的厚度相同。
30、根据权利要求24的方法，其中，通过灰化工艺将对应于所述存储电极图案的绝缘层的其余部分去除。
31、根据权利要求24的方法，其中，对应于所述输出端子的绝缘层具有第一宽度的第一开口和第二宽度的第二开口，所述第二宽度小于所述第一宽度。
32、根据权利要求24的方法，其中，所述绝缘层具有第一宽度的第一开口和第二宽度的第二开口，所述第二宽度小于所述第一宽度。
33、根据权利要求24的方法，其中，形成所述像素电极还包括：
在所述绝缘层上形成透明导电层；以及
将所述透明导电层构图，从而所述像素电极电连接到所述输出端子和对应于所示存储电极图案。
34、一种制造显示装置方法，包括：
在基板和在所述基板上的第一介电层之间形成第一信号维持部分；
在所述第一介电层上形成输出端子；
在所述第一介电层上和所述输出端子上形成第二介电层和绝缘层；
将所述绝缘层构图来形成第一接触孔和对应于所述第一信号维持部分的阶梯图案，通过所述第一接触孔部分地暴露对应于所述输出端子的部分所述第二介电层；
将所述第二介电层构图来形成第二接触孔和对应于所述阶梯图案的浮雕图案，通过所述第二接触孔部分地暴露所述输出端子；以及
形成电连接到所述输出端子的像素电极，所述像素电极包括覆盖所述浮雕图案的第二信号维持部分。
35、根据权利要求34的方法，其中，所述显示装置还包括在所述基板和与所述第一信号维持部分相邻的第一介电层之间的栅线。
36、根据权利要求34的方法，其中，所述显示装置还包括：
在所述第一介电层上数据线；以及
电连接到所述输出端子的沟道层。
37、根据权利要求36的方法，其中，所述沟道层包括非晶硅图案和在所述非晶硅图案上的掺杂非晶硅图案。
38、根据权利要求34的方法，其中，对所述绝缘层构图还包括在所述绝缘层上对齐掩模，所述掩模具有对应于所述阶梯图案的多个狭缝。
39、根据权利要求34的方法，其中，使用所述阶梯图案作用蚀刻掩模构图所述第二介电层。
40、根据权利要求39的方法，其中，通过灰化工艺将所述阶梯图案从具有所述浮雕图案的第二介电层去除。
41、一种制造显示装置方法，包括：
在基板和在所述基板上的第一介电层之间形成第一信号维持部分和在所述第一介电层上形成输出端子；
形成在所述第一介电层上和所述输出端子上的第二介电层和绝缘层；
将所述绝缘层构图来形成第一接触孔和对应于所述第一信号维持部分的多个绝缘图案，通过所述第一接触孔部分地暴露对应于所述输出端子的部分所述第二介电层，所述绝缘图案具有不同的高度；
将所述第二介电层构图来形成第二接触孔，通过所述第二接触孔部分地暴露所述输出端子；
构图所述第二介电层和第一介电层来形成对应于所述绝缘图案的浮雕图案；以及
形成电连接到所述输出端子的像素电极，所述像素电极包括覆盖所述浮雕图案的第二信号维持部分。
42、根据权利要求41的方法，其中，对所述绝缘层构图还包括在所述绝缘层上对齐掩模，所述掩模具有对应于所述绝缘图案的不同宽度的多个狭缝。
43、根据权利要求41的方法，其中，使用所述绝缘图案作为蚀刻图案将所述第二介电层和所述第一介电层蚀刻。
44、根据权利要求41的方法，其中，通过灰化工艺将所述绝缘图案从具有所述浮雕图案的第二介电层去除。
45、一种制造显示装置方法，包括：
在基板上形成存储电极图案、覆盖所述存储电极图案的第一介电层、输出数据信号的输出端子、覆盖所述输出端子的第二介电层和在所述第二介电层上的绝缘层；
在所述绝缘层上对齐掩模，所述掩模包括具有多个狭缝的狭缝曝光部分和对应于存储电极图案的半透明部分；
使用所述狭缝曝光部分将所述绝缘层和所述第二介电层构图，从而使对应于所述输出端子的部分第二介电层暴露，对应于所述存储电极图案的绝缘层的其余部分保留在对应于所述存储电极图案的部分第二介电层上；
部分地去除暴露的第二介电层和所述绝缘层的其余部分以形成接触孔且暴露对应于所述存储电极图案的部分第二介电层，通过所述接触孔将所述输出端子部分地暴露；以及
在所述绝缘层上形成像素电极，所述像素电极通过所述接触孔电连接到所述输出端子，并且对应于在所述第二接触孔中的存储电极图案。
46、根据权利要求45的方法，其中，照射到所述掩模上的光的波长为约436nm到约193nm，并且所述半透明部分的透射率为约20％到约70％。
47、根据权利要求45的方法，其中，所述半透明部分包括氧化铬层或氮化铬层。
CN2006100887449A 2005-06-03 2006-06-05 显示装置、制造其的方法以及用于制造其的掩模 Active CN1873530B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020050047861A KR101137735B1 (ko) 2005-06-03 2005-06-03 표시장치, 표시장치의 제조 방법 및 마스크
KR47861/05 2005-06-03
KR51910/05 2005-06-16
KR1020050051910A KR20060131454A (ko) 2005-06-16 2005-06-16 표시장치의 제조 방법 및 표시장치의 박막을 패터닝하기위한 마스크

Publications (2)

Publication Number Publication Date
CN1873530A true CN1873530A (zh) 2006-12-06
CN1873530B CN1873530B (zh) 2012-09-05

Family

ID=37484034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100887449A Active CN1873530B (zh) 2005-06-03 2006-06-05 显示装置、制造其的方法以及用于制造其的掩模

Country Status (2)

Country Link
KR (1) KR101137735B1 (zh)
CN (1) CN1873530B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014019310A1 (zh) * 2012-07-30 2014-02-06 京东方科技集团股份有限公司 灰阶掩模板及利用其形成的柱状隔垫物
CN103676465A (zh) * 2013-12-24 2014-03-26 合肥京东方光电科技有限公司 用于在有机绝缘膜中形成过孔的掩膜板和方法
CN104423084A (zh) * 2013-09-09 2015-03-18 上海仪电显示材料有限公司 掩膜版及滤光板的制造方法
CN105278188A (zh) * 2014-05-28 2016-01-27 三星显示有限公司 液晶显示器及其制造方法
CN105867065A (zh) * 2016-06-22 2016-08-17 京东方科技集团股份有限公司 一种掩膜板及其制备方法、接触孔的制备方法
CN106681099A (zh) * 2016-12-20 2017-05-17 厦门天马微电子有限公司 一种掩膜板和阵列基板
CN107463064A (zh) * 2017-08-17 2017-12-12 京东方科技集团股份有限公司 一种掩膜版、显示基板及其制作方法和显示装置
CN109410751A (zh) * 2018-10-30 2019-03-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示面板、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101409544B1 (ko) * 2007-12-21 2014-06-20 엘지디스플레이 주식회사 포토 마스크 및 이를 이용한 박막트랜지스터 어레이 기판의제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590753B1 (ko) * 1999-02-27 2006-06-15 삼성전자주식회사 액정표시장치용박막트랜지스터기판및그제조방법
KR100729767B1 (ko) * 2001-01-31 2007-06-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP2003152086A (ja) * 2001-11-15 2003-05-23 Semiconductor Energy Lab Co Ltd 半導体装置
KR20030074991A (ko) * 2002-03-15 2003-09-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR100498543B1 (ko) * 2002-11-07 2005-07-01 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100929675B1 (ko) * 2003-03-24 2009-12-03 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014019310A1 (zh) * 2012-07-30 2014-02-06 京东方科技集团股份有限公司 灰阶掩模板及利用其形成的柱状隔垫物
CN104423084A (zh) * 2013-09-09 2015-03-18 上海仪电显示材料有限公司 掩膜版及滤光板的制造方法
CN103676465A (zh) * 2013-12-24 2014-03-26 合肥京东方光电科技有限公司 用于在有机绝缘膜中形成过孔的掩膜板和方法
CN105278188A (zh) * 2014-05-28 2016-01-27 三星显示有限公司 液晶显示器及其制造方法
CN105867065A (zh) * 2016-06-22 2016-08-17 京东方科技集团股份有限公司 一种掩膜板及其制备方法、接触孔的制备方法
CN106681099A (zh) * 2016-12-20 2017-05-17 厦门天马微电子有限公司 一种掩膜板和阵列基板
CN106681099B (zh) * 2016-12-20 2020-05-01 厦门天马微电子有限公司 一种掩膜板和阵列基板
CN107463064A (zh) * 2017-08-17 2017-12-12 京东方科技集团股份有限公司 一种掩膜版、显示基板及其制作方法和显示装置
CN107463064B (zh) * 2017-08-17 2021-03-19 京东方科技集团股份有限公司 一种掩膜版、显示基板及其制作方法和显示装置
CN109410751A (zh) * 2018-10-30 2019-03-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示面板、显示装置
CN109410751B (zh) * 2018-10-30 2021-04-27 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示面板、显示装置

Also Published As

Publication number Publication date
CN1873530B (zh) 2012-09-05
KR20060126160A (ko) 2006-12-07
KR101137735B1 (ko) 2012-04-24

Similar Documents

Publication Publication Date Title
CN1237386C (zh) 液晶显示装置的制造方法
CN1873530A (zh) 显示装置、制造其的方法以及用于制造其的掩模
CN1195243C (zh) 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
CN1157633C (zh) 液晶显示装置及其缺陷修正方法
CN1287207C (zh) 平面内开关模式有源矩阵型液晶显示器件及其制造方法
CN1665028A (zh) 半导体器件
CN1208671C (zh) 液晶显示装置
CN1296761C (zh) 液晶显示装置
CN1648748A (zh) 显示装置
CN1917219A (zh) 源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件
CN1909249A (zh) 具有薄膜晶体管的半导体器件及其制造方法
CN1607432A (zh) 薄膜晶体管阵列基板和液晶显示面板及它们的制造方法
CN101069279A (zh) 半导体器件及其制造方法
CN1669148A (zh) 半导体衬底的制造方法以及半导体装置的制造方法和由该方法制造的半导体衬底以及半导体装置
CN1252523C (zh) 液晶显示器件及其制造方法
CN101064496A (zh) 半导体器件
CN1607445A (zh) 水平电场施加型液晶显示板及其制造方法
CN1423305A (zh) 制造半导体器件的方法
CN1991543A (zh) 液晶显示装置及其制造方法
CN1165806C (zh) 有源矩阵型显示器
CN1975546A (zh) 显示器及其制造方法
CN1402356A (zh) 纵向结构的半导体器件
CN1225719C (zh) 电路基板、使用该基板的tft阵列基板及液晶显示装置
CN1405805A (zh) 电容器、半导体装置和其制造方法、电光装置及电子机器
CN1673837A (zh) 形成显示装置密封元件的方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121026

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121026

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.