CN1503056A - 一种设计交替相移掩模的方法 - Google Patents

一种设计交替相移掩模的方法 Download PDF

Info

Publication number
CN1503056A
CN1503056A CNA2003101165944A CN200310116594A CN1503056A CN 1503056 A CN1503056 A CN 1503056A CN A2003101165944 A CNA2003101165944 A CN A2003101165944A CN 200310116594 A CN200310116594 A CN 200310116594A CN 1503056 A CN1503056 A CN 1503056A
Authority
CN
China
Prior art keywords
phase
shape
critical
width
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101165944A
Other languages
English (en)
Other versions
CN100388286C (zh
Inventor
拉斯・W・利布曼
拉斯·W·利布曼
・A・方西卡
卡洛斯·A·方西卡
・格劳尔
约安纳·格劳尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1503056A publication Critical patent/CN1503056A/zh
Application granted granted Critical
Publication of CN100388286C publication Critical patent/CN100388286C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/30—Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种设计交替相移掩模的方法及装置，该掩模包括衬底。该方法包括以下步骤：提供电路布局；确定电路布局的多个临界单元；提供截止布局尺寸；确定电路布局的临界部分，其中该些多个临界单元的每一个具有小于截止尺寸的亚截止尺寸；创建与临界部分相关的基本位相形状；从位相形状中去除布局违例；确定与临界部分相关的位相形状的宽度是否具有不相等的较窄的和较宽的宽度，如果是，那么加宽每个较窄的位相形状，以与临界部分相关的较宽的位相形状的宽度配合，从去除布局违例开始重复步骤，直到测试答案为否；如果测试答案为否，那么提供布局图形给输出。

Description

一种设计交替相移掩模的方法
技术领域
本发明涉及应用于超大规模集成电路(VLSI)设计制造中的光刻方法，更具体地是涉及形成相移掩模(Phase Shifted Mask)设计的改进方法。
背景技术
超大规模集成的互补型金属氧化物半导体(CMOS)芯片通过一系列工艺步骤被制作在硅晶片上。该些工艺步骤包括通过利用低压化学汽相沉积(LPCVD)、溅射操作等添加工序将材料添加到晶片上。其它步骤包括利用湿法蚀刻、反应离子蚀刻(RIE)等工序从晶片上移除材料。此外，晶片可以通过例如氧化、离子注入和类似步骤的材料改性方法加以进一步处理。这些物理和化学操作影响整个晶片。举例而言，如果晶片被置入酸性熔池，晶片的整个表面将被蚀刻掉。为了在晶片上构造非常小的有源电子器件，这些操作的影响必须被限制在小的且严格限定的区域。
在CMOS器件的VLSI制造中，光刻(lithography)是指在光敏聚合物中形成开口图案，此后将该光敏聚合物称为光致抗蚀剂或抗蚀剂。光致抗蚀剂中的开口使得可以接触晶片上的小的区域，在该些小的区域中，形成在其上的硅基材料或其它材料在一系列的工艺步骤中通过特定的操作加以改性。CMOS芯片的制造需要对光致抗蚀剂进反复的图案化处理，随后进行蚀刻、注入、沉积或其它操作，最后去除残留的光致抗蚀剂，以便涂敷一新的抗蚀剂层并利用光刻加以图案化，进行该工艺程序的下一个循环。
一般的光刻系统包括光源、具有将要转移到晶片上的图案的模版或光学掩模(光刻掩模)、透镜组以及将晶片上已有的图案与掩模上的图案对准的工具。对准操作可以在一个或几个对准步骤中进行，并可以采用对准装置来实现。因为包括50至100个或更多个芯片的晶片可以分步来进行图案化，每次图案化1至4个芯片，所以这些光刻工具通常被称为步进机(stepper)。例如步进机的光学投影系统的分辨率R受到Raleigh公式中描述的参数的制约：
                             R＝kλ/NA
其中，λ＝投影系统的光源的波长
NA＝所使用的投影光学系统的数值孔径
“k”＝描述复合光刻系统在实际中可以多大程度地利用理论分辨率极限的因子，对于标准的曝光系统，其范围在大约0.8的高值至大约0.5的低值之间。
在光学光刻中，当前最高的分辨率是采用工作在248nm的深紫外线步进机获得的。356nm波长也被广泛使用，而193nm波长光刻变得日益普遍。
传统的光学掩模由形成在石英板的外表面上的铬的图形构成。铬按照理想的图形被从石英板的表面去除，由此形成光学掩模。当令光通过其中，特定波长的光通过光学掩模被投射到涂敷有光致抗蚀剂(抗蚀剂)的晶片上，抗蚀剂在光学掩模上的开孔图案处被曝光。将抗蚀剂暴露于适当波长的光下，抗蚀剂聚合物的分子结构发生改变，在通常的应用中，可以采用显影剂溶解并去除掉曝光区域的抗蚀剂。这种抗蚀剂材料被称为正型抗蚀剂。(负型抗蚀剂系统只允许未曝光的抗蚀剂被显影去掉。)就前沿的集成电路(IC)光刻的尺寸而言，光学掩模可以被描绘成由独立的、无限小的光源构成的阵列，其可以处于开的状态(在透明区域的位置)或关的状态(被铬覆盖的位置)。如果在掩模的整个横截面上对用于描述这些独立的光源照射的光的电场矢量的幅值(amplitude)加以测绘，那么可以绘出阶梯函数，其反映掩模上的每个位置可能被发现的两种可能的状态(透光、不透光)。
由于具有大致两种图像(image)幅值，这种传统的光学掩模被称为铬在玻璃上(Chrome on Glass，COG)双态(binary)掩模。准直形的光幅值阶梯函数只存在于精确的掩模平面的理论极限条件下。在距掩模的任何给定距离处，例如在晶片平面处，衍射效应使得图像表现出一定的图像斜度。对于小尺寸，也即，当所要转印的图像的尺寸和间隔相对λ/NA(波长/数值孔径)很小时，相邻图像的电场矢量相互作用并相长地叠加。图像构件(feature)之间的最终的光强曲线不是完全暗的，而是由于相邻构件的相互作用产生了明显的光强。曝光系统的分辨率受到投影的图像的对比度的限制，也即，相邻的明、暗图像构件之间存在光强差。在名义上的暗区中，光强增加最终导致相邻构件作为一个复合结构而不是分立的图像被转印。
通过光刻复制的小图像的质量非常依赖于实际的工艺宽容度，也即，仍然可以导致正确的图像尺寸的所允许的剂量和聚焦的变化量。被称为相移掩模(PSM)光刻的技术改善了光刻工艺的宽容度或通过在掩模上引入第三个参数允许以较低的k值进行操作。如同任何矢量，电场矢量具有大小和方向，因此，除了开启和关闭电场幅值，电场矢量可以利用大约0°位相或大约180°位相来开启。在PSM中，这种位相的变化通过调整光束穿过掩模材料的距离来实现。通过使掩模的一部分凹陷至适当的深度，穿过掩模的较薄部分的光与穿过掩模的较厚部分的光呈180°反位相，也即，它们的电场矢量大小相等，但指向相反的方向，由此这些光束间的任何相互作用都被完全抵消。
采用光刻掩模(光学掩模)的交替相移掩模(Alternating Phase ShiftedMask，altPSM)增强的光刻是一种分辨率增强技术，其作为一种可以满足随时间快速发展的集成电路(IC)技术的需要的技术方案，很快地得到了认可。
考虑到下一代光学的和非光学的光刻工具的应用前景的延迟，因为在近期不可能存在可解决如上描述的制造问题的替代方法的前景，所以目前成功地使用altPSM方法是至关重要的。altPSM增强的光刻利用破坏性的光的干涉使得光学光刻系统可实现的分辨率增加了一倍。通过有选择地控制光学掩模的轮廓以在成像光中引入适当的光路长度差，光的干涉得以产生。由于光学掩模上的凹陷区域只能制成闭合的多边形，而不能为单独的边缘，所以跨越未与理想的电路图形排列起来的位相区域的边缘的破坏性的光干涉在投影图像中造成不想要的阴影。这些不理想的图像需要通过更复杂的掩模设计加以避免或在第二次的曝光中被去除。所要求的对位相掩模的掩模轮廓的控制和附加的适宜的解决方案的要求迫使在使用altPSM方法的计算机辅助设计(CAD)系统中将信息加入到电路布局(layout)中。
我们相信altPSM的趋势是采用暗场(DF)altPSM加明场(BF)裁切(trim)来执行，其要求在临界(critical)构件的相对的侧边上设计相反的0°位相区域和180°位相区域。
在成功地执行altPSM方法中，一个临界的因素是能够有效将电路设计转换成altPSM布局且对布局设计密度或设计复杂性影响很小的电子设计自动化(EDA)工具。定义一系列掩模反位相区域成0°位相区域和180°位相区域的过程通常称为位相着色(phase coloring)。
在位相着色过程中，多个反位相区域的突出线对(intrusion pair)与芯片布局的临界构件的相对侧边并列地形成，所述芯片布局包括位于临界构件一侧的0°位相区域和位于临界构件另一侧的180°位相区域。反位相区域的突出线对利用临界构件一侧的一个位相区域形成，使得在掩模布局上形成光栅图形。
已知有自动位相着色技术。例如，共同授予Kim等人的美国专利第5,883,813号“利用网格着色(net coloring)自动生成相移掩模”描述了通过使用网格着色在altPSM设计中自动确定双态位相着色的方法，在网格着色中，PSM网格是一组位相耦合(coupled)在一起并且作为一个整体的形状(shape)，位相耦合作为使得所述形状被存储为PSM网格的‘连通函数’。作为更高级别的PSM网格的组成部分的PSM网格称为‘嵌入式PSM网格’。在Kim等人的发明中，声称“相移掩模的生成，一个形状的位相着色可以影响“邻近”形状的位相着色。对于位相着色，这些形状被‘耦合’。每对邻近形状称为‘突出线对’，这意味着一个形状的位相确定另一个形状的位相。优选地，CAD数据结构的输入包括所有突出线对的列表或者包括可以导出突出线对列表的数据。”换言之，在每个突出线对中，一个形状的位相可以确定相反形状的着色和位相。突出线对是紧紧相邻的形状，使得穿过形状的光相互作用，从而影响形状之间的成像强度。因而，紧靠在一起的突出线对也相互作用并通过定义网格的“连通”函数耦合在一起。在网格内，所有位相形状将被一起着色，使得在每个临界的组成部分范围上位相交替变化。Kim等人的技术既可以应用于暗场PSM设计也可以应用于明场PSM设计，并且同时适用于平面和分层VLSI CAD数据库。
共同授予Liebmann等人的美国专利第6,338,922号“优化的交替相移掩模设计”描述了一种改善具有几个构件的芯片布局的altPSM光刻图案化过程中线宽变化的方法。确定哪些是布局的临界构件。使用位相着色方法，其中反位相区域的多个突出线对与芯片布局的临界构件的相对的侧边并排排列，0°位相区域和180°位相区域在反位相区域中交替。反位相区域的突出线对利用临界构件一侧的一个位相区域形成，使得在掩模布局上形成光栅图形。接着，包括互补掩模图形的暗场裁切掩模被形成，以有选择地去除不想要的光栅图形的转印图像。当掩模布局为暗场交替相移掩模时，优选地，互补掩模图形包括明场块(block)掩模。或者，当掩模布局为明场交替相移掩模时，互补掩模图形包括暗场裁切掩模。芯片布局的构件被重新创建，以形成理想的掩模布局。
在本领域中，已知的用于确定和优化altPSM设计中的位相的方法例如为，共同授予Liebmann等人的美国专利第5,537,648号“VLSI‘硬(Hard)’相移设计的几何自动生成”(也见于它的一部分-美国专利第5,636,131号)以及共同授予Liebmann等人的美国专利第6,057,063号“相移掩模设计系统、相移掩模及由此制造的VLSI电路装置”中所描述的。
当装置的临界构件的尺寸小于可能导致产生问题的窄的尺寸时，问题出现了，例如通过altPSM方法使用窄线条来对抗蚀剂图形进行曝光时，窄线条发生剥落，从而导致工艺失败。
altPSM布局的生成需要在布局构件的相对侧边上添加反位相形状，其具有比与光刻系统的分辨率相关的截止尺寸(Cut-Off Dimension)小的尺寸，此后称其为亚截止布局尺寸，并且此后将小于截止尺寸(COD)的布局尺寸称为亚截止尺寸。
altPSM布局设计需要在亚截止尺寸构件上布置反相移形状，使得两个反位相形状中的一个被设定成与亚截止尺寸构件的相对侧边上的位相形状相移180°。因而，必须根据与电路元件的布局相关的反位相形状的尺寸、间隔及位相安排来确定布局。这种对掩模轮廓的调控需要将位相信息加入到计算机辅助设计(CAD)系统中的电路布局中。成功执行altPSM的临界是能够有效地将电路设计转换成altPSM布局且对布局设计密度或设计复杂性影响很小的电子设计自动化(EDA)工具。
现有技术中的一个问题是，随着尺寸减小，需要通过altPSM方法转印的构件的某些部分由于图案化处理而变形。图1示出将要被转印的简单的现有技术的多晶硅导线结构晶体管的布局10的平面图，利用图3所示的现有技术方法无法以足够的精度将其转印。
晶体管布局10在顶部具有宽的矩形头部T1，在底部具有肩部10S，以及一个更窄的垂直的腿部V1。垂直的腿部V1包括具有亚截止尺寸线宽LW的相对细的线；而头部T1比截止尺寸宽。如上所述，图1中的布局10包括延伸在顶部T1和肩部10S下方的线V1。
图2A和图2B示出了利用图3所示的现有技术的altPSM网格着色工艺步骤对图1所示的布局10进行图案化和转印的现有技术方法。图2A是相移布局的一个示例，示出了位于线V1的相对侧边处并与其并排排列的透明的0°相移图形12和半波长的180°相移图形14。图2B是用于形成该0°和180°相移图形12/14的假定的光学掩模15的剖面图。
本特例的临界之处是需要为布局结构的每个临界部分定义两个相移图形12/14。如图2A所示，即使在掩模上对于0°区域没有特殊处理要求，0°和180°位相区域12/14也必须被定义在布局中。
图2A示出了包括晶体管构件10的典型的晶体管altPSM布局NET1的示意图，显示了包括在altPSM布局中的具有亚截止布局尺寸(LW)的垂直的线V1，在线V1的相对侧边处具有一对彼此反相的相移掩模12和14(用作网格着色形状)，其包括左侧的0°相移区域12和右侧的180°相移区域14。除了在临界构件相对侧边处设定成反位相，位相形状或区域需要遵循各种控制它们的尺寸和间隔的光刻、掩模的可加工性及设计的规则。
某些规则相互对立且要求仔细的优化，在共同授予Liebmann等人的美国专利申请第09/997,659(FIS9-2001-0237)号“用于VLSI设计的优先着色”中对此有详细的描述，这里将该专利申请的内容结合进来作为参考。此前，当设计者利用图3所示的采用EDA工具的现有技术方法来生成与一对彼此反相的相移掩模12和14并排排列的线V1时，设计者在计算机辅助设计(CAD)系统的监视器上生成。
图2B示出了一个掩模的特殊的实施例，该掩模用于在暗场altPSM掩模15中执行altPSM概念，以达到准确、确实的设计水平(所绘的CAD形状等同于抗蚀剂构件)。图2B的暗场掩模15包括透明石英衬底TR(其厚度为Tau“T”)，除了0°位相区域12W和180°位相区域14R，在该透明石英衬底的上表面上覆盖有由例如铬的金属组成的不透明的薄膜OP，180°位相区域14R为深度“δ”加明场裁切的凹陷(使用图4D所示的块掩模，以保护通过altPSM形成的图形并形成非临界的图形)。180°位相着色工艺被使用，其中多个反位相区域的突出线对与芯片布局的临界构件的相对侧边并排排列，在所述多个反位相区域的突出线对中0°位相区域与180°位相区域交替出现。凹陷14R的深度“δ”由如下公式确定：
δ＝0.5λ/n-1
图4B示出了图2A中的用于形成布局的暗场掩模15的平面图，其中0°位相区域12’与180°位相区域14’形成在周围的暗场结构13中。
请参照图3，其示出了现有技术的altPSM网格着色方法的工艺步骤，altPSM布局的生成要求在具有小于截止尺寸的尺寸的布局构件的相对侧边处添加反位相形状，所述截止尺寸与光刻系统的分辨率有关，此后将所述布局构件尺寸称为亚截止布局尺寸。图3所示的现有技术程序从输入30开始，其指向识别步骤32，在识别步骤32中，所有布局的临界部分得以确定。
接着，程序进行到创建基本位相图形的步骤34，也就是在临界部分(即临界构件)的两侧创建彼此反相的相移图形对，例如图2A中的与垂直的线V1相邻的0°相移形状12和180°相移图形14。
程序接着进行至步骤36，在步骤36中根据技术发展水平去除布局违例(violation)。换言之，图2A的布局被清理，或使位相形状符合要求，以使本领域技术人员通过参照以上参考的专利可以理解。
最后，程序为适当的布局提供输出38。
在当前的altPSM设计方法中，彼此反相的相移图形对的创建是基于与临界部分的临界尺寸(critical dimension，CD)相关的截止尺寸(COD)。如果所述临界尺寸大于所述截止尺寸，则不需要相移，而且不必利用布局工具绘制位相形状。如果临界尺寸小于截止尺寸，则如图2A所示利用布局工具绘制具有预定的固定宽度的位相形状。
图4A至图4F示出了使用图3的工艺形成图2A所示的多晶硅晶体管布局10。由图3方法产生的最终的变形的图形如图4F所示。
图4A示出了多晶硅晶体管布局10的理想的图形10
图4B示出了暗场altPSM位相掩模15，其具有不透明的背景13以及位于其中的0°相移窗口12’和180°相移窗口14’。
图4C示出了投影在抗蚀剂上的图形13’以及对应于窗口12’和14’的曝光的图形12”和14”。
图4D示出了明场裁切(块)掩模16，除了不透明图形18之外其是透明的，被用于提供双曝光，来对理想图形位置以外的区域进行曝光。
图4E示出了光致抗蚀剂上的经由块掩模16曝光的图形的图像18’。
图4F示出了经过双曝光工艺的最终图形10’。布局(外部)和相应的设想的图像(内部)与复合图像(底部)一同被显示，所述复合图像与目标图形十分相像。
图5示出了一个嵌入式布局的示例，其中存在两个将通过altPSM工艺被图案化的PSM网格NET2和NET3。第二(PSM)网格NET2包括两个晶体管10A和10B，晶体管10A和10B的垂直的腿部VA和VB具有与图1和图2A中的线V1的宽度大致相等的线宽LW1和LW2。第三网格NET3包括晶体管10C，晶体管10C与第二网格NET2间隔很宽。然而，由于位于腿部VA的相对侧边处的位相区域12A/14A和位于腿部VB的相对侧边处的位相区域14B/12B，存在很窄的间隔S1。位于相邻的180°相移掩模14A和14B之间的该窄的间隔S1比最小值还窄，当小于所述的最小值只有窄的铬长条可以保持在图2B所示的掩模上。这种窄的铬长条可能从石英衬底剥落。因而，当某些位相区域违反嵌入式布局中相移掩模之间的最小位相-位相间隔时，如图5所示的一对晶体管10A和10B，必须对相移掩模结构加以调整。在所示的示例中，两个嵌入的位相区域间的间隔S1小于掩模和光刻工艺所允许的尺寸。
图6示出了间隔违例的一个可能的解决方案，当构件间隔不足以容纳下两个独立的位相区域时，通过将相邻区域合并成一个更宽的共用的位相区域来对嵌入式结构间的位相区域的宽度加以调整。在图6中，合并彼此间隔很小的位相区域14A/14B导致了一个间隔很大的180°相移区域24。结果是更宽的180°相移区域24填充在两个嵌入的线VA/VB之间。
然而，图6中的结果反映了一个显而易见的事实，嵌入的构件VA/VB的两侧边处的区域12A/12B的窄的外部位相线宽与非常宽的区域24相比，宽度上存在很大的不同。因为在图6中从左到右的光波强度的轮廓不均衡，所以这种嵌入的构件VA/VB的相对侧边处的位相宽度的不均衡可能造成工艺窗口恶化，并可能引入图形布置错误。
虽然合并位相区域可能受到限制，但不能完全避免使用产生横跨180°位相区域间窄的间隔的位相转变的技术。因而，考虑到上述的讨论，有必要提供一种设计交替相移掩模(altPSM)的方法，以可接受的位相宽度差使不均衡位相宽度最小，该不均衡的位相宽度是由构件造成的，该构件只在一侧具有嵌入的邻近物并导致工艺窗口恶化和图像布置错误。
发明内容
根据本发明，提供一种设计交替相移掩模(altPSM)的方法，该掩模包括衬底。该方法包括以下步骤：
a)提供电路布局(circuit layout)；
b)确定电路布局的多个临界单元(critical element)；
c)提供截止布局尺寸；
d)确定电路布局的临界部分(critical segment)，其中该些多个临界单元的每一个具有小于截止尺寸的亚截止尺寸；
e)创建与临界部分相关的基本位相形状(phase shape)；
f)从位相形状中去除布局违例；
g)测试以确定与临界部分相关的位相形状的宽度是否具有不相等的较窄的和较宽的宽度，如果测试结果为是，那么加宽每个较窄的位相形状，以与临界部分相关的较宽的位相形状的宽度配合，重复步骤f)至步骤g)，直到测试答案为否；
h)如果测试答案为否，那么提供布局图形(layout pattern)给输出。
优选地，该方法包括生成设置在每个亚截止尺寸的相对侧边处的第一位相形状和第二位相形状；以及为用于每个亚截止尺寸的位相形状进行着色，以使第一位相形状和第二位相形状被设定成相反的位相特性。优选地，相反的位相特性为180°异相；优选地，包括0°和180°相移。
优选地，该方法包括以下步骤：
i)确定一个位相形状是否是可扩展的；
j)确定比名义尺寸宽的位相区域(phase region)的位置；
k)确定邻近宽位相区域的临界边部(edge)的位置；
l)测量宽位相区域和邻近的临界构件(critical feature)的宽度；
m)在临界部分的相对侧边处创建宽度相等的位相形状。
优选地，该方法包括生成设置在每个亚截止尺寸的相对侧边处的第一位相形状和第二位相形状；以及为用于每个亚截止尺寸的位相形状进行着色，以使第一位相形状和第二位相形状被设定成相反的位相特性。
根据本发明的另一方面，本发明提供一种计算机程序装置包括计算机可读存储介质，在计算机可读存储介质中存储有可由计算机执行的指令，用于执行给电路元件赋予双态性质的方法，该计算机程序装置包括以下步骤：
a)提供电路布局；
b)确定电路布局的多个临界单元；
c)提供截止布局尺寸；
d)确定电路布局的临界部分，其中该些多个临界单元的每一个具有小于截止尺寸的亚截止尺寸；
e)创建彼此一对反相的基本位相形状，其与临界部分相关，并在临界部分的相对侧边处与其并排排列；
f)从位相形状中去除布局违例；
g)进行测试以确定与临界部分相关的位相形状的宽度是否具有不相等的较窄的和较宽的宽度，如果测试结果为是，那么加宽每个较窄的位相形状，以与临界部分相关的较宽的位相形状的宽度配合，重复步骤f)至步骤g)；
h)如果测试答案为否，那么提供布局图形给输出。
优选地，该计算机程序装置包括以下步骤：
i)确定一个位相形状是否是可扩展的；
j)确定比名义尺寸宽的位相区域的位置；
k)确定邻近宽位相区域的临界边部的位置；
l)测量宽位相区域和邻近的临界构件的宽度；
m)在临界部分的相对侧边处创建宽度相等的位相形状。
优选地，该计算机程序装置包括生成设置在每个亚截止尺寸的相对侧边处的第一位相形状和第二位相形状；以及为用于每个亚截止尺寸的位相形状进行着色，以使第一位相形状和第二位相形状被设定成相反的位相特性。
优选地，相反的位相特性为180°异相；优选地，包括0°和180°相移。
通过选择具有可导致令人满意的图案化处理的合适的位相宽度和结构(configuration)的位相形状，本发明提供一种优化交替相移掩模(altPSM)设计的方法，从而解决了上述的需求。
所提出的发明通过视需要局部增大宽的位相区域，避免了不均衡的位相宽度(phase width)带来的负面效应。
本发明还提供一种计算机程序装置，包括计算机可读存储介质，在计算机可读存储介质中存储有可由计算机执行的指令，用于执行设计交替相移掩模的方法，该掩模包括衬底，该装置包括：
a)提供电路布局的装置；
b)确定所述电路布局的多个临界单元的装置；
c)提供截止布局尺寸的装置；
d)确定电路布局的临界部分的装置，其中该些多个临界单元的每一个具有小于所述截止尺寸的亚截止尺寸；
e)创建与临界部分相关的基本位相形状的装置；
f)从位相形状中去除布局违例的装置；
g)进行测试以确定与临界部分相关的位相形状的宽度是否具有不相等的较窄的和较宽的宽度的装置，如果测试结果为是，那么加宽每个较窄的位相形状，以与临界部分相关的较宽的位相形状的宽度配合，重复步骤f)至步骤g)；以及
h)输出装置，如果测试答案为否，那么提供布局图形给输出。
优选地，该计算机程序装置执行包括以下步骤：
i)确定一个位相形状是否是可扩展的；
j)确定比名义尺寸宽的位相区域的位置；
k)确定邻近宽位相区域的临界边部的位置；
l)测量宽位相区域和邻近的临界构件的宽度；
m)在临界部分的相对侧边处创建宽度相等的位相形状。
优选地，该计算机程序装置包括生成设置在每个亚截止尺寸的相对侧边处的第一位相形状和第二位相形状的装置；以及为用于每个亚截止尺寸的位相形状进行着色的装置，以使第一位相形状和第二位相形状被设定成相反的位相特性。
优选地，相反的位相特性为180°异相；优选地，包括0°和180°相移。
本发明又提供一种计算机程序装置，包括计算机可读存储介质，在计算机可读存储介质中存储有可由计算机执行的指令，用于执行给电路元件赋予双态性质的方法，该装置包括：
a)提供电路布局的装置；
b)确定所述电路布局的多个临界单元的装置；
c)提供截止布局尺寸的装置；
d)确定电路布局的临界部分的装置，其中该些多个临界单元的每一个具有小于所述截止尺寸的亚截止尺寸；
e)创建彼此一对反相的基本位相形状的装置，所述反相的基本位相形状与临界部分相关，并在临界部分的相对侧边处与其并排排列；
f)从位相形状中去除布局违例的装置；
g)进行测试以确定是否与临界部分相关的位相形状的宽度具有不相等的较窄的和较宽的宽度的装置，如果测试结果为是，那么加宽每个较窄的位相形状，以配合与临界部分相关的较宽的位相形状的宽度，重复步骤f)至步骤g)；以及
h)输出装置，如果测试答案为否，那么提供布局图形给输出。
优选地，该计算机程序装置执行包括以下步骤：
i)确定一个位相形状是否是可扩展的；
j)确定比名义尺寸宽的位相区域的位置；
k)确定邻近宽位相区域的临界边部的位置；
l)测量宽位相区域和邻近的临界构件的宽度；
m)在临界部分的相对侧边处创建宽度相等的位相形状。
优选地，该计算机程序装置包括生成设置在每个亚截止尺寸的相对侧边处的第一位相形状和第二位相形状的装置；以及为用于每个亚截止尺寸的位相形状进行着色的装置，以使第一位相形状和第二位相形状被设定成相反的位相特性。
优选地，相反的位相特性为180°异相。
附图说明
以下参照附图来解释和描述本发明的上述的及其它方面和优点，其中：
图1示出了将要被转印的简单的现有技术的多晶硅导线结构晶体管的布局的平面图，利用图3所示的现有技术方法无法以足够的精度将其转印；
图2A和图2B示出了利用图3所示的现有技术工艺步骤对图1所示的布局10进行图案化和转印的现有技术方法；
图3为一流程图，示出了现有技术的altPSM网格着色方法的工艺步骤，altPSM布局的生成要求在具有亚截止布局尺寸的布局构件的相对侧边处添加反位相形状，所述亚截止布局尺寸小于光刻系统的分辨率的截止尺寸；
图4A至图4F示出了使用图3的工艺形成图2A所示的多晶硅晶体管布局10。由图3方法产生的最终的变形的图形如图4F所示；
图5示出了一个嵌入式布局的示例，其中存在两个将通过altPSM工艺被图案化的PSM网格；
图6示出了间隔(spacing)违例的一个可能的解决方案，当构件间隔不足以容纳下两个独立的位相区域时，通过将相邻区域合并成一个更宽的共用的位相区域来对嵌入式结构间的位相区域的宽度加以调整；
图7示出了根据本发明通过有选择地增大较窄的外部位相区域的宽度来局部重新平衡位相宽度的解决方法的一个示例；
图8为一流程图，示出了本发明的方法的一个实施例，用于有选择地调整位相区域的宽度来局部重新平衡位相宽度；
图9为一流程图，示出了本发明的方法的第二实施例，其是图8所示的方法的变化，用于有选择地调整位相区域的宽度来局部重新平衡位相宽度。
在所附权利要求书中提出了相信可作为本发明的特征的新的特性。但是，本发明本身及其其它目的和优点可以通过参阅以下给出的对优选实施例的详细描述并结合附图从而得到更好的理解。
具体实施方式
在对本发明的优选实施例的下述描述中，提供了一种优化altPSM布局设计的方法。
图7示出了通过有选择地增大较窄的外部位相区域的宽度来局部重新平衡位相宽度，以可接受的位相宽度差解决不均衡位相宽度问题的根据本发明的方法，在图6中该不均衡的位相宽度是由构件造成的，该构件只在一侧具有嵌入的邻近物(neighbor)并导致工艺窗口恶化和图像布置错误。图7示出了一种方法，其中提供了一种根据本发明的算法，使得位于晶体管10A/10B的两个侧边处的晶体管布局的外侧的0°位相区域22A/22B与图6的位于晶体管10A/10B的两个侧边之间的180°位相区域24相匹配，由此以可接受的位相宽度差克服了当altPSM掩模具有明显不均衡的位相宽度时存在的问题，该不均衡的位相宽度是由构件造成的，该构件只在一侧具有嵌入的邻近物并导致工艺窗口恶化和图像布置错误。
完成第一通道(pass)位相形状设计后，加宽的位相区域被确定。在图7中，需要加宽的相移结构的相对的0°位相区域12A/12B的侧边处的窄的位相区域被加宽，并且根据本发明，该宽度被成比例地扩展至所需调整的可具有足够相互作用的位相区域间的位相宽度差。
图8为一流程图，示出了本发明的方法的第一实施例，用于有选择地调整位相区域的宽度来局部重新平衡位相宽度。图8所示的程序从步骤40开始，然后进行步骤42，步骤42确定晶体管布局中的位相形状的临界部分，其为图5所示的细的腿部(leg)VA/VB/VC。
在步骤44中，该系统创建基本位相形状，位相区域12A/14A用于腿部VA，位相区域14B/12B用于腿部VB，位相区域14C/12C用于腿部VC。
在程序中接下来沿线路45进行至步骤46，去除布局违例，也就是清理或使位相形状符合规定。例如在图5中，窄的位相形状14A/14B彼此十分靠近，以致于不能满足保留的不透明掩模的细的长条不小于最小宽度的要求。该步骤的结果是将图5中的窄的180°位相形状14A/14B合并成图6中的较宽的180°位相形状24。
随后程序进行至步骤48，在此测试是否有任何临界部分，例如网格NET2，具有如同图6中的较宽的180°位相形状24那样的不相等的位相宽度，在图6中180°位相形状24的宽度比两个0°位相形状12A/12B的宽度大两倍多。在那种情况下，答案为是，进而程序由测试48沿线路49进行至步骤50，此处的操作是加宽窄的位相区域以配合较宽区域的宽度，这就是图7所示的结果，在此图6中的0°位相形状12A/12B已被图7中的较宽的0°位相形状22A/22B所替换，由此解决了所述问题。
从步骤50，程序沿线路51至线路45，以重复步骤46，并再一次经过步骤48。
如果在步骤48中的测试结果为否，程序进行至步骤54，在此程序提供输出给数据处理系统进行CAD操作，这个过程是CAD操作的一个组成部分，至此程序结束。
需要意识到的是，图8所示的程序仅作为一个示例，本发明可以使用在不同的条件下和采用不同的布局和设计条件限制。
图9示出了本发明的方法的第二实施例的流程图，它是图8所示的方法的变化。图9所示的程序从步骤60开始，然后进行步骤62，步骤62确定晶体管布局中的位相形状的临界部分，其为图5所示的细的腿部VA/VB/VC。步骤62提供输出给步骤64，同时也沿线路63提供输出给步骤74，其将在下面加以讨论。
接下来在步骤64中，该系统创建基本位相形状，位相区域12A/14A用于腿部VA，位相区域14B/12B用于腿部VB，位相区域14C/12C用于腿部VC。
在程序中接下来沿线路65进行至步骤66，去除布局违例，也就是清理或使位相形状符合规定。例如在图5中，窄的位相形状14A/14B彼此十分靠近，以致于不能满足保留的不透明掩模的细的长条不小于最小宽度的要求。该步骤的结果是将图5中的窄的180°位相形状14A/14B合并成图6中的较宽的180°位相形状24。
随后程序进行至步骤68，在此测试是否有任何临界部分，例如网格NET2，具有如同图6中的较宽的180°位相形状24那样的不相等的位相宽度，在图6中180°位相形状24的宽度比两个0°位相形状12A/12B的宽度大两倍多。如果步骤68中的答案为否，那么程序沿线路80经过线路81进行至输出82，为设计系统提供输出数据，至此程序结束。
如果测试68的答案为是，那么程序由测试68进行至步骤70，此处进行测试以确定是否有一个位相是可扩展的，如同图6中的位相12A/12B。如果测试70的答案为否，那么程序沿线路81进行至输出82，为设计系统提供输出数据，至此程序结束。但是，如果测试70的答案为是，那么程序沿线路71进行至步骤72，在此程序确定比名义宽度宽的位相区域的位置，如同图6中的位相区域24。
接着，在步骤74中系统采用步骤62和72的输出来确定邻近宽位相区域的临界边部的位置，也就是线VA和VB的边部。
接着，在步骤76中系统测量宽位相区域的宽度，例如图6中的位相区域24的宽度，以及相邻的临界构件的宽度，即线VA/VB的宽度。
步骤76指向步骤78，在此系统在临界部分VA/VB的相对侧边处创建等宽的位相形状，这就是图7所示的结果，在此图6中的0°位相形状12A/12B已被图7中的较宽的0°位相形状22A/22B所替换，由此解决了所述问题。
接着程序沿线路79进行至线路65，此处系统按照如上描述的进行，循环通过步骤72、74、76和78，直到程序已确定结果符合测试68和70所设定的条件。
需要意识到的是，图9所示的程序仅作为一个示例，本发明可以使用在不同的条件下和采用不同的布局和设计条件限制。
本领域技术人员还需意识到的是，根据本发明的方法和软件并不局限于暗场altPSM设计，而是也可以应用并适用于明场altPSM设计。因此，本发明应涵盖所有这些方案、修改及变型，所有这些方案、修改及变型落在本发明和所附权利要求书的范围和精神之内。
以下给出实现本发明的上述方法的装置的实施例，在一个实施例中，所述装置为一种计算机程序装置，包括计算机可读存储介质，在计算机可读存储介质中存储有可由计算机执行的指令，用于执行设计交替相移掩模的方法，该掩模包括衬底，该装置包括：
a)提供电路布局的装置；
b)确定所述电路布局的多个临界单元的装置；
c)提供截止布局尺寸的装置；
d)确定电路布局的临界部分的装置，其中该些多个临界单元的每一个具有小于所述截止尺寸的亚截止尺寸；
e)创建与临界部分相关的基本位相形状的装置；
f)从位相形状中去除布局违例的装置；
g)进行测试以确定与临界部分相关的位相形状的宽度是否具有不相等的较窄的和较宽的宽度的装置，如果测试结果为是，那么加宽每个较窄的位相形状，以与临界部分相关的较宽的位相形状的宽度配合，重复步骤f)至步骤g)；以及
h)输出装置，如果测试答案为否，那么提供布局图形给输出。
优选地，该计算机程序装置执行包括以下步骤：
i)确定一个位相形状是否是可扩展的；
j)确定比名义尺寸宽的位相区域的位置；
k)确定邻近宽位相区域的临界边部的位置；
l)测量宽位相区域和邻近的临界构件的宽度；
m)在临界部分的相对侧边处创建宽度相等的位相形状。
优选地，该计算机程序装置包括生成设置在每个亚截止尺寸的相对侧边处的第一位相形状和第二位相形状的装置；以及为用于每个亚截止尺寸的位相形状进行着色的装置，以使第一位相形状和第二位相形状被设定成相反的位相特性。
优选地，相反的位相特性为180°异相；优选地，包括0°和180°相移。
在本发明的另一个实施例中，所述装置为一种计算机程序装置，包括计算机可读存储介质，在计算机可读存储介质中存储有可由计算机执行的指令，用于执行给电路元件赋予双态性质的方法，该装置包括：
a)提供电路布局的装置；
b)确定所述电路布局的多个临界单元的装置；
c)提供截止布局尺寸的装置；
d)确定电路布局的临界部分的装置，其中该些多个临界单元的每一个具有小于所述截止尺寸的亚截止尺寸；
e)创建彼此一对反相的基本位相形状的装置，所述反相的基本位相形状与临界部分相关，并在临界部分的相对侧边处与其并排排列；
f)从位相形状中去除布局违例的装置；
g)进行测试以确定是否与临界部分相关的位相形状的宽度具有不相等的较窄的和较宽的宽度的装置，如果测试结果为是，那么加宽每个较窄的位相形状，以配合与临界部分相关的较宽的位相形状的宽度，重复步骤f)至步骤g)；以及
h)输出装置，如果测试答案为否，那么提供布局图形给输出。
优选地，该计算机程序装置执行包括以下步骤：
i)确定一个位相形状是否是可扩展的；
j)确定比名义尺寸宽的位相区域的位置；
k)确定邻近宽位相区域的临界边部的位置；
l)测量宽位相区域和邻近的临界构件的宽度；
m)在临界部分的相对侧边处创建宽度相等的位相形状。
优选地，该计算机程序装置包括生成设置在每个亚截止尺寸的相对侧边处的第一位相形状和第二位相形状的装置；以及为用于每个亚截止尺寸的位相形状进行着色的装置，以使第一位相形状和第二位相形状被设定成相反的位相特性。
优选地，相反的位相特性为180°异相。
虽然本发明已根据以上特殊的实施例被加以描述，但本领域技术人员应认识到本发明在所附权利要求书的精神和范围之内可通过修改加以实施，也就是可在形式和细节加以变化，而不脱离本发明的精神和范围。因此，所有这些变化来自于本发明的范围内，并且本发明涵盖所附权利要求书的主旨。

Claims (32)

1.一种设计交替相移掩模的方法，该掩模包括衬底，该方法包括：
a)提供电路布局；
b)确定所述电路布局的多个临界单元；
c)提供截止布局尺寸；
d)确定电路布局的临界部分，其中该些多个临界单元的每一个具有小于所述截止尺寸的亚截止尺寸；
e)创建与临界部分相关的基本位相形状；
f)从位相形状中去除布局违例；
g)进行测试以确定与临界部分相关的位相形状的宽度是否具有不相等的较窄的和较宽的宽度，如果测试结果为是，那么加宽每个较窄的位相形状，以与临界部分相关的较宽的位相形状的宽度配合，重复步骤f)至步骤g)，直到测试答案为否；以及
h)如果测试答案为否，那么提供布局图形给输出。
2.如权利要求1所述的方法，包括：
生成设置在每个亚截止尺寸的相对侧边处的第一位相形状和第二位相形状；以及
为用于每个亚截止尺寸的位相形状进行着色，以使第一位相形状和第二位相形状被设定成相反的位相特性。
3.如权利要求2所述的方法，其中相反的位相特性为180°异相。
4.如权利要求2所述的方法，其中相反的位相特性包括0°和180°相移。
5.如权利要求1所述的方法，其中加宽处理包括以下步骤：
i)确定一个位相形状是否是可扩展的；
j)确定比名义尺寸宽的位相区域的位置；
k)确定邻近宽的位相区域的临界边部的位置；
l)测量宽位相区域的宽度和邻近的临界构件的宽度；以及
m)在临界部分的相对侧边处创建宽度相等的位相形状。
6.如权利要求5所述的方法，包括：
生成设置在每个亚截止尺寸的相对侧边处的第一位相形状和第二位相形状；以及
为用于每个亚截止尺寸的位相形状进行着色，以使第一位相形状和第二位相形状被设定成相反的位相特性。
7.如权利要求6所述的方法，其中相反的位相特性为180°异相。
8.如权利要求6所述的方法，其中相反的位相特性包括0°和180°相移。
9.一种计算机程序装置，包括计算机可读存储介质，在计算机可读存储介质中存储有可由计算机执行的指令，用于执行设计交替相移掩模的方法，该掩模包括衬底，该方法包括：
a)提供电路布局；
b)确定所述电路布局的多个临界单元；
c)提供截止布局尺寸；
d)确定电路布局的临界部分，其中该些多个临界单元的每一个具有小于所述截止尺寸的亚截止尺寸；
e)创建与临界部分相关的基本位相形状；
f)从位相形状中去除布局违例；
g)进行测试以确定与临界部分相关的位相形状的宽度是否具有不相等的较窄的和较宽的宽度，如果测试结果为是，那么加宽每个较窄的位相形状，以与临界部分相关的较宽的位相形状的宽度配合，重复步骤f)至步骤g)；以及
h)如果测试答案为否，那么提供布局图形给输出。
10.如权利要求9所述的计算机程序装置，包括：
生成设置在每个亚截止尺寸的相对侧边处的第一位相形状和第二位相形状；以及
为用于每个亚截止尺寸的位相形状进行着色，以使第一位相形状和第二位相形状被设定成相反的位相特性。
11.如权利要求10所述的计算机程序装置，其中相反的位相特性为180°异相。
12.如权利要求10所述的计算机程序装置，其中相反的位相特性包括0°和180°相移。
13.如权利要求9所述的计算机程序装置，其中加宽处理包括以下步骤：
i)确定一个位相形状是否是可扩展的；
j)确定比名义尺寸宽的位相区域的位置；
k)确定邻近宽位相区域的临界边部的位置；
l)测量宽位相区域的宽度和邻近的临界构件的宽度；以及
m)在临界部分的相对侧边处创建宽度相等的位相形状。
14.如权利要求13所述的计算机程序装置，包括：
生成设置在每个亚截止尺寸的相对侧边处的第一位相形状和第二位相形状；以及
为用于每个亚截止尺寸的位相形状进行着色，以使第一位相形状和第二位相形状被设定成相反的位相特性。
15.如权利要求14所述的计算机程序装置，其中相反的位相特性为180°异相。
16.如权利要求15所述的计算机程序装置，其中相反的位相特性包括0°和180°相移。
17.一种计算机程序装置，包括计算机可读存储介质，在计算机可读存储介质中存储有可由计算机执行的指令，用于执行给电路元件赋予双态性质的方法，该方法包括：
a)提供电路布局；
b)确定所述电路布局的多个临界单元；
c)提供截止布局尺寸；
d)确定电路布局的临界部分，其中该些多个临界单元的每一个具有小于所述截止尺寸的亚截止尺寸；
e)创建彼此一对反相的基本位相形状，其与临界部分相关，并在临界部分的相对侧边处与其并排排列；
f)从位相形状中去除布局违例；
g)进行测试以确定是否与临界部分相关的位相形状的宽度具有不相等的较窄的和较宽的宽度，如果测试结果为是，那么加宽每个较窄的位相形状，以配合与临界部分相关的较宽的位相形状的宽度，重复步骤f)至步骤g)；以及
h)如果测试答案为否，那么提供布局图形给输出。
18.如权利要求17所述的计算机程序装置，其中加宽处理包括以下步骤：
i)确定一个位相形状是否是可扩展的；
j)确定比名义尺寸宽的位相区域的位置；
k)确定邻近宽位相区域的临界边部的位置；
l)测量宽位相区域的宽度和邻近的临界构件的宽度；以及
m)在临界部分的相对侧边处创建宽度相等的位相形状。
19.如权利要求18所述的计算机程序装置，包括：
生成设置在每个亚截止尺寸的相对侧边处的第一位相形状和第二位相形状；以及
为用于每个亚截止尺寸的位相形状进行着色，以使第一位相形状和第二位相形状被设定成相反的位相特性。
20.如权利要求19所述的计算机程序装置，其中相反的位相特性为180°异相。
21.一种计算机程序装置，包括计算机可读存储介质，在计算机可读存储介质中存储有可由计算机执行的指令，用于执行设计交替相移掩模的方法，该掩模包括衬底，该装置包括：
a)提供电路布局的装置；
b)确定所述电路布局的多个临界单元的装置；
c)提供截止布局尺寸的装置；
d)确定电路布局的临界部分的装置，其中该些多个临界单元的每一个具有小于所述截止尺寸的亚截止尺寸；
e)创建与临界部分相关的基本位相形状的装置；
f)从位相形状中去除布局违例的装置；
g)进行测试以确定与临界部分相关的位相形状的宽度是否具有不相等的较窄的和较宽的宽度的装置，如果测试结果为是，那么加宽每个较窄的位相形状，以与临界部分相关的较宽的位相形状的宽度配合，重复步骤f)至步骤g)；以及
h)输出装置，如果测试答案为否，那么提供布局图形给输出。
22.如权利要求21所述的计算机程序装置，包括：
生成设置在每个亚截止尺寸的相对侧边处的第一位相形状和第二位相形状的装置；以及
为用于每个亚截止尺寸的位相形状进行着色的装置，以使第一位相形状和第二位相形状被设定成相反的位相特性。
23.如权利要求22所述的计算机程序装置，其中相反的位相特性为180°异相。
24.如权利要求22所述的计算机程序装置，其中相反的位相特性包括0°和180°相移。
25.如权利要求21所述的计算机程序装置，其中加宽处理包括以下步骤：
i)确定一个位相形状是否是可扩展的；
j)确定比名义尺寸宽的位相区域的位置；
k)确定邻近宽位相区域的临界边部的位置；
l)测量宽位相区域的宽度和邻近的临界构件的宽度；以及
m)在临界部分的相对侧边处创建宽度相等的位相形状。
26.如权利要求25所述的计算机程序装置，包括：
生成设置在每个亚截止尺寸的相对侧边处的第一位相形状和第二位相形状的装置；以及
为用于每个亚截止尺寸的位相形状进行着色的装置，以使第一位相形状和第二位相形状被设定成相反的位相特性。
27.如权利要求26所述的计算机程序装置，其中相反的位相特性为180°异相。
28.如权利要求27所述的计算机程序装置，其中相反的位相特性包括0°和180°相移。
29.一种计算机程序装置，包括计算机可读存储介质，在计算机可读存储介质中存储有可由计算机执行的指令，用于执行给电路元件赋予双态性质的方法，该装置包括：
a)提供电路布局的装置；
b)确定所述电路布局的多个临界单元的装置；
c)提供截止布局尺寸的装置；
d)确定电路布局的临界部分的装置，其中该些多个临界单元的每一个具有小于所述截止尺寸的亚截止尺寸；
e)创建彼此一对反相的基本位相形状的装置，所述反相的基本位相形状与临界部分相关，并在临界部分的相对侧边处与其并排排列；
f)从位相形状中去除布局违例的装置；
g)进行测试以确定是否与临界部分相关的位相形状的宽度具有不相等的较窄的和较宽的宽度的装置，如果测试结果为是，那么加宽每个较窄的位相形状，以配合与临界部分相关的较宽的位相形状的宽度，重复步骤f)至步骤g)；以及
h)输出装置，如果测试答案为否，那么提供布局图形给输出。
30.如权利要求29所述的计算机程序装置，其中加宽处理包括以下步骤：
i)确定一个位相形状是否是可扩展的；
j)确定比名义尺寸宽的位相区域的位置；
k)确定邻近宽位相区域的临界边部的位置；
l)测量宽位相区域的宽度和邻近的临界构件的宽度；以及
m)在临界部分的相对侧边处创建宽度相等的位相形状。
31.如权利要求30所述的计算机程序装置，包括：
生成设置在每个亚截止尺寸的相对侧边处的第一位相形状和第二位相形状的装置；以及
为用于每个亚截止尺寸的位相形状进行着色的装置，以使第一位相形状和第二位相形状被设定成相反的位相特性。
32.如权利要求31所述的计算机程序装置，其中相反的位相特性为180°异相。
CNB2003101165944A 2002-11-20 2003-11-18 一种设计交替相移掩模的方法和装置 Expired - Fee Related CN100388286C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/300,240 2002-11-20
US10/300,240 US6901576B2 (en) 2002-11-20 2002-11-20 Phase-width balanced alternating phase shift mask design

Publications (2)

Publication Number Publication Date
CN1503056A true CN1503056A (zh) 2004-06-09
CN100388286C CN100388286C (zh) 2008-05-14

Family

ID=32297875

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101165944A Expired - Fee Related CN100388286C (zh) 2002-11-20 2003-11-18 一种设计交替相移掩模的方法和装置

Country Status (2)

Country Link
US (1) US6901576B2 (zh)
CN (1) CN100388286C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716090B (zh) * 2004-06-28 2010-04-21 国际商业机器公司 用于投影集成电路的图像的交替相移掩模的方法和系统
CN101158805B (zh) * 2006-10-06 2011-04-13 国际商业机器公司 用于降低的掩模偏置的分开的虚拟填充形状的方法和系统
CN102147821A (zh) * 2010-02-09 2011-08-10 台湾积体电路制造股份有限公司 分解集成电路布局的方法
CN101551834B (zh) * 2008-03-31 2012-08-22 东京毅力科创株式会社 多层/多输入/多输出(mlmimo)模型和使用方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7111276B2 (en) * 2004-02-05 2006-09-19 Synopsys, Inc. Correcting 3D effects in phase shifting masks using sub-resolution features
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
US7475379B2 (en) * 2004-06-23 2009-01-06 International Business Machines Corporation Methods and systems for layout and routing using alternating aperture phase shift masks
JP4295172B2 (ja) * 2004-07-21 2009-07-15 富士通マイクロエレクトロニクス株式会社 荷電粒子ビーム露光方法及び荷電粒子ビーム露光装置
US7386182B2 (en) * 2004-11-12 2008-06-10 Texas Instruments Incorporated Optimization of multiple feature lithography
US8037429B2 (en) * 2005-03-02 2011-10-11 Mentor Graphics Corporation Model-based SRAF insertion
US7493587B2 (en) * 2005-03-02 2009-02-17 James Word Chromeless phase shifting mask for integrated circuits using interior region
US7346887B2 (en) * 2005-11-09 2008-03-18 International Business Machines Corporation Method for fabricating integrated circuit features
US7774739B2 (en) * 2006-11-30 2010-08-10 Texas Instruments Incorporated Methods for adjusting shifter width of an alternating phase shifter having variable width
US7799487B2 (en) * 2007-02-09 2010-09-21 Ayman Yehia Hamouda Dual metric OPC
US7543252B2 (en) * 2007-03-28 2009-06-02 International Business Machines Corporation Migration of integrated circuit layout for alternating phase shift masks
US20090037866A1 (en) * 2007-08-03 2009-02-05 International Business Machines Corporation Alternating phase shift mask optimization for improved process window
US9710588B2 (en) * 2014-08-05 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating modified layout for RC extraction
CN107092709B (zh) * 2016-12-30 2020-08-14 同济大学 Frp布加固更换榫头梁榫头区承载力计算方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537648A (en) * 1994-08-15 1996-07-16 International Business Machines Corporation Geometric autogeneration of "hard" phase-shift designs for VLSI
US5923562A (en) * 1996-10-18 1999-07-13 International Business Machines Corporation Method for automatically eliminating three way intersection design conflicts in phase edge, phase shift designs
US5883813A (en) * 1997-03-04 1999-03-16 International Business Machines Corporation Automatic generation of phase shift masks using net coloring
JP3474740B2 (ja) * 1997-03-25 2003-12-08 株式会社東芝 フォトマスクの設計方法
US6057063A (en) * 1997-04-14 2000-05-02 International Business Machines Corporation Phase shifted mask design system, phase shifted mask and VLSI circuit devices manufactured therewith
US6083275A (en) * 1998-01-09 2000-07-04 International Business Machines Corporation Optimized phase shift design migration
US5932377A (en) * 1998-02-24 1999-08-03 International Business Machines Corporation Exact transmission balanced alternating phase-shifting mask for photolithography
JP3127148B2 (ja) 1999-02-12 2001-01-22 インターナショナル・ビジネス・マシーンズ・コーポレ−ション フォトリソグラフィのための交互位相シフト・マスク上の位相が互いに異なる透明なフィーチャを通る透過光を平衡化する方法
US6183916B1 (en) * 1999-09-13 2001-02-06 Taiwan Semiconductor Manufacturing Company Method for proximity effect compensation on alternative phase-shift masks with bias and optical proximity correction
WO2001020502A1 (en) 1999-09-16 2001-03-22 The Regents Of The University Of California Optimal phase conflict removal for layout of alternating phase-shifting masks
US6416907B1 (en) * 2000-04-27 2002-07-09 Micron Technology, Inc. Method for designing photolithographic reticle layout, reticle, and photolithographic process
US6338922B1 (en) * 2000-05-08 2002-01-15 International Business Machines Corporation Optimized alternating phase shifted mask design
US6733929B2 (en) * 2000-07-05 2004-05-11 Numerical Technologies, Inc. Phase shift masking for complex patterns with proximity adjustments
US6901575B2 (en) * 2000-10-25 2005-05-31 Numerical Technologies, Inc. Resolving phase-shift conflicts in layouts using weighted links between phase shifters

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716090B (zh) * 2004-06-28 2010-04-21 国际商业机器公司 用于投影集成电路的图像的交替相移掩模的方法和系统
CN101158805B (zh) * 2006-10-06 2011-04-13 国际商业机器公司 用于降低的掩模偏置的分开的虚拟填充形状的方法和系统
CN101551834B (zh) * 2008-03-31 2012-08-22 东京毅力科创株式会社 多层/多输入/多输出(mlmimo)模型和使用方法
CN102147821A (zh) * 2010-02-09 2011-08-10 台湾积体电路制造股份有限公司 分解集成电路布局的方法
CN102147821B (zh) * 2010-02-09 2013-01-09 台湾积体电路制造股份有限公司 分解集成电路布局的方法

Also Published As

Publication number Publication date
US6901576B2 (en) 2005-05-31
US20040096752A1 (en) 2004-05-20
CN100388286C (zh) 2008-05-14

Similar Documents

Publication Publication Date Title
CN1503056A (zh) 一种设计交替相移掩模的方法
CN1244958C (zh) 掩模缺陷检查方法及其应用
CN1303474C (zh) 用于相移光刻掩模的光学接近校正
US6749972B2 (en) Optical proximity correction common process window maximization over varying feature pitch
US7814456B2 (en) Method and system for topography-aware reticle enhancement
CN1910516A (zh) 用于检测标线设计数据中的缺陷的计算机实现方法
CN1828614A (zh) 电路设计图案的结构元素几何尺寸的优化方法及其用途
US9697325B2 (en) System and method for optimization of an imaged pattern of a semiconductor device
WO2007010621A1 (ja) フォトマスクパターンデータの作成方法、そのフォトマスクパターンデータを用いて作成されたフォトマスク、及び、そのフォトマスクを用いた半導体装置の製造方法
US8065637B2 (en) Semiconductor device
CN1212642C (zh) 掩模图形制成方法及半导体装置的制造方法
CN1532891A (zh) 光掩模、光斑测定机构和测定方法及曝光方法
US9136092B2 (en) Structure and method for E-beam writing
US8266555B2 (en) Method for manufacturing an exposure mask
US8736816B2 (en) Asymmetric complementary dipole illuminator
US7913196B2 (en) Method of verifying a layout pattern
JP2000277426A (ja) パターン露光方法とこれに用いる処理装置
KR100688893B1 (ko) 반도체 소자의 마스크 패턴 형성 방법
US7222327B2 (en) Photo mask, method of manufacturing photo mask, and method of generating mask data
CN1828409A (zh) 光刻掩模和用于生成光刻掩模的方法
CN1766609A (zh) 光掩模评价方法
KR20080021358A (ko) 레티클 제작 방법
CN1707362A (zh) 半导体器件的制造方法
US8555211B2 (en) Mask making with error recognition
CN1791836A (zh) 半导体器件制造方法和掩模图案数据生成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080514

Termination date: 20101118