CN1791836A - 半导体器件制造方法和掩模图案数据生成方法 - Google Patents

半导体器件制造方法和掩模图案数据生成方法 Download PDF

Info

Publication number
CN1791836A
CN1791836A CNA2004800132128A CN200480013212A CN1791836A CN 1791836 A CN1791836 A CN 1791836A CN A2004800132128 A CNA2004800132128 A CN A2004800132128A CN 200480013212 A CN200480013212 A CN 200480013212A CN 1791836 A CN1791836 A CN 1791836A
Authority
CN
China
Prior art keywords
pattern
mask
mask pattern
semiconductor devices
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800132128A
Other languages
English (en)
Other versions
CN1791836B (zh
Inventor
田中稔彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1791836A publication Critical patent/CN1791836A/zh
Application granted granted Critical
Publication of CN1791836B publication Critical patent/CN1791836B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种制造具有沿纵向延伸的第一布线图案以及与第一布线图案形状相同并沿与所述纵向垂直的方向即横向延伸的第二布线图案的半导体器件的方法。该方法包括以下步骤：使用线性偏振照明来根据包括用于形成第一布线图案的掩模图案(16)和用于形成第二布线图案的掩模图案(17)的掩模图案进行曝光的步骤；以及在曝光之后形成具有与掩模图案(16，17)对应的形状的第一布线图案和第二布线图案的步骤，其中，用于形成第一布线图案和第二布线图案的掩模图案(16，17)的形状彼此不同。

Description

半导体器件制造方法和掩模图案数据生成方法
技术领域
本发明涉及半导体器件制造方法和掩模图案数据生成方法，更具体地，涉及采用使用线性偏振光的光刻法的这种方法。
背景技术
在制造半导体集成电路器件的过程中，通过光刻法将精细图案转印在半导体晶片上。在光刻法中，通常使用投影曝光装置，将附于该装置上的光掩模图案转印到半导体晶片上以形成器件的图案。
近年来，存在对高度集成装置以及提高该装置的操作速度的需求，为了满足该需求而追求更精细的图案。在这种情况下，常规上使用数值孔径(NA)增大以提供增大的分辨率的曝光装置。
此外，作为提高有效NA的方法，考虑了称为沉浸光刻的曝光方法。在沉浸光刻曝光中，透镜与用作待印刷样本的光刻胶面之间的间隔充满液体以增大该间隔的折射率从而提高有效NA。(从不同观点来看，通过有效波长减小的光来进行曝光)。例如在下面示出的非专利文献1中描述了关于沉浸光刻的技术。
由此，对于提高有效数值孔径以提供对比度(或分辨率)提高的图案的需求正在增加。目前，已经生产出NA为0.9或更高的装置作为典型。此外，还设计了与沉浸光刻结合以提供经换算的大约1.3的NA的曝光装置。已知当使用这种数值孔径极高的曝光装置时，转印图案的对比度根据用于曝光的光的偏振方向而显著变化。
通常，已知当使用沿着图案延伸的方向的偏振光(以下也称为S偏振光)来提供曝光时获得高对比度。当使用无偏振光来提供曝光时，分辨率下降。当使用沿着与图案延伸的方向垂直的方向的偏振光(以下也称为P偏振光)来提供曝光时，分辨率进一步减小。例如在日本特开平6-275493号公报(常规示例1)、日本特开平5-90128号公报(常规示例2)和日本特开平6-140306号公报(常规示例3)中描述了这种技术。
专利文献1：日本特开平6-275493号公报
专利文献2：日本特开平5-90128号公报
专利文献3：日本特开平6-140306号公报
非专利文献1：“Immersion Lithography Technology”，[on line]，NIKON corp.[retrieved February 19，2004]，Internet<URL：http：//www.nikon.co.jp/main/jpn/profile/technology/immersion/>。
发明内容
本发明要解决的问题
然而，如上所述的这种半导体器件制造方法具有以下缺点：
如上所述，用于曝光的光的偏振方向影响形成的图案的对比度。由于采用沉浸光刻等改进了数值孔径(NA)，曝光的偏振依赖性进一步增大。由此，用于曝光的光的偏振方向影响图案的形状等，并且无法可靠地获得所希望的图案形状。
相反，常规示例1和2公开了一种对仅沿一个方向延伸的图案的曝光方法。此外，常规示例3公开了一种分别地形成用于形成垂直双向图案的掩模的曝光方法。然而，该示例未能公开以针对图案的不同方向而不同的量来校正尺寸的原理。由此，本发明的前提和结构不同于常规示例1至3。
提出本发明以克服上述缺点，并且本发明提出了一种能够使形成在晶片上的图案的形状稳定的半导体器件制造方法和掩模图案数据生成方法。
解决问题的手段
该半导体器件制造方法是制造具有沿第一方向延伸的第一图案以及与第一图案形状相同并沿与第一方向垂直的第二方向延伸的第二图案的半导体器件的方法，包括以下步骤：采用线性偏振照明来沿着包括分别用于形成第一图案和第二图案的第一掩模图案和第二掩模图案的掩模图案进行曝光；并且随后形成具有沿着该掩模图案的形状的第一图案和第二图案，第一掩模图案和第二掩模图案的形状不同。
该掩模图案数据制造方法是生成定义用于通过线性偏振光在晶片上形成图案的掩模图案的掩模图案数据的方法，所述方法以在平行于线性偏振光的偏振方向的第一方向与垂直于第一方向的第二方向之间不同的量来进行尺寸校正。
发明效果
本发明可以使通过曝光形成在晶片上的图案的形状稳定。
当结合附图阅读本发明的以下详细说明时，本发明的以上和其它目的、特征、方面和优点将变得更为明显。
附图说明
图1是示意性地示出本发明第一实施例中的半导体器件的结构的顶视图。
图2是图1的半导体存储装置的memorymat部中的图案的布置。
图3A是第一实施例中的该半导体器件的外围电路部的选通布线图案的布置的顶视图，示出了纵向选通图案。
图3B是第一实施例中的该半导体器件的外围电路部的选通布线图案的布置的顶视图，示出了横向选通图案。
图4A是用于形成图3A的布线图案的掩模图案的顶视图。
图4B是用于形成图3B的布线图案的掩模图案的顶视图。
图5A是用于形成第一实施例中的该半导体器件的外围电路部的密集布线图案的掩模图案的顶视图，示出了用于形成纵向密集图案的纵向掩模图案。
图5B是用于形成第一实施例中的该半导体器件的外围电路部的密集布线图案的掩模图案的顶视图，示出了用于形成横向密集图案的横向掩模图案。
图6A是用于形成L形布线图案的掩模图案的顶视图，示出了该掩模图案的典型布置。
图6B是用于形成L形布线图案的掩模图案的顶视图，示出了该掩模图案的典型布置。
图6C是用于形成L形布线图案的掩模图案的顶视图，示出了在制造第一实施例中的该半导体器件的方法中使用的掩模图案的布置。
图6D是用于形成L形布线图案的掩模图案的顶视图，示出了在制造第一实施例中的该半导体器件的方法中使用的掩模图案的布置。
图7A是用于形成第一实施例的该半导体器件中的直连布线(straight-joint wiring)图案的掩模图案的顶视图，示出了用于形成纵向匹配布线图案的纵向掩模图案。
图7B是用于形成第一实施例的该半导体器件中的直连布线图案的掩模图案的顶视图，示出了用于形成横向匹配布线图案的横向掩模图案。
图8A是用于形成第二实施例的该半导体器件中的布线图案的掩模图案的一个示例的顶视图，示出了用于形成纵向布线图案的纵向掩模图案。
图8B是用于形成第二实施例的该半导体器件中的布线图案的掩模图案的一个示例的顶视图，示出了用于形成横向布线图案的横向掩模图案。
图9A是用于形成第二实施例的该半导体器件中的布线图案的掩模图案的另一示例的顶视图，示出了用于形成纵向布线图案的纵向掩模图案。
图9B是用于形成第二实施例的该半导体器件中的布线图案的掩模图案的另一示例的顶视图，示出了用于形成横向布线图案的横向掩模图案。
图10A是用于形成孔图案的掩模图案的顶视图，示出了典型的掩模图案。
图10B是用于形成孔图案的掩模图案的顶视图，示出了制造本发明第三实施例中的半导体器件的方法中采用的掩模图案的布置。
图11A是集合状态的图10A的掩模图案的顶视图。
图11B是集合状态的图10B的掩模图案的顶视图。
图12A是示出了通过使用图11A的掩模图案来转印图案的结果的顶视图。
图12B是示出了通过使用图11B的掩模图案来转印图案的结果的顶视图。
图13A是在第四实施例中的该半导体制造方法中转印了掩模图案之后的抗蚀图案(resist pattern)的剖面图。
图13B是在第四实施例中的该半导体制造方法中转印了掩模图案之后的抗蚀图案的剖面图。
图13C是在第四实施例中的该半导体制造方法中转印了掩模图案之后的抗蚀图案的剖面图。
图13D是在第四实施例中的该半导体制造方法中转印了掩模图案之后的抗蚀图案的剖面图。
图14A是在第四实施例中的该半导体制造方法中转印了掩模图案之后的抗蚀图案的顶视图。
图14B是在第四实施例中的该半导体制造方法中转印了掩模图案之后的抗蚀图案的顶视图。
图15示出了半导体制造装置的结构的一个示例。
图16示出了第一实施例中的该掩模图案数据生成方法的流程图的一个示例。
图17示出了第一实施例中的该掩模图案数据生成方法的流程图的另一示例。
图18示出了典型布线图案形成工艺中的第一步骤。
图19示出了典型布线图案形成工艺中的第二步骤。
图20示出了典型布线图案形成工艺中的第三步骤。
图21示出了典型布线图案形成工艺的流程图。
标号说明
1：光源，2：镜，3：复眼透镜，4：偏振板，5：掩模图案，6：精细图案，7：光掩模，8：物镜，9：晶片，10：memorymat部，11：外围电路部，12：引出线部，13：线和间隔图案(line and space pattern)，14、15：布线图案，16、17：掩模图案，18：掩模图案(尺寸未校正)，19、20：掩模图案，21：掩模图案(尺寸未校正)，22：主图案(横向)，23：锤头(横向)，24：主图案(纵向)，25：锤头(纵向)，26、26A：主图案，27：辅图案，28：主图案(纵向)，29：辅图案(纵向)，30：主图案(横向)，31：辅图案(横向)，32、40：中间色调(halftone)域部，33、34：开口，41、42：开口，43：光刻胶，44、45：孔，46：异常转印图案，50：基板，51、51A、52、52A：抗蚀图案，101、102：设计图案，103、104：掩模图案，105、106：主部，107、108：凸部，109、110：内衬线部(凹部)，111、112：衬线部(凸部)，113、114：掩模图案，113A、114A：角部，115A、115B：主部，116A、116B：凸部，117A、117B：内衬线部，118A、118B：衬线部，120：晶片，121：绝缘层，121A：绝缘膜，122：导电层，122A：布线图案，123：抗蚀膜，123A：抗蚀图案。
具体实施方式
下面参照图1至图21以实施例来描述本半导体器件制造方法和掩模图案数据生成方法。
第一实施例
图1是本发明第一实施例中的半导体器件的顶视图。
如本实施例中所设置的，该半导体器件是闪速存储器(非易失性半导体存储装置的一个示例)。注意，虽然在本实施例中，通过示例将本发明描述为应用于以上闪速存储器，但是本发明并不限于此，而是可以应用于任何半导体器件。
参照图1，该闪速存储器(或半导体器件)包括memorymat部10和外围电路部11。
图2示出了memorymat部10的选通布线图案的一个示例。
参照图2，选通布线图案包括形成在存储单元上的线和间隔图案13，以及连接到接触焊盘的引出线部12。
线和间隔图案13是闪速存储器中的最密集的精细图案。注意，线和间隔图案13占据了大约超过50％的整个芯片面积，减小线和间隔图案13的间距可以实际地提供有效减小的芯片面积(即，芯片缩小效果)。
因此，采用沿与线和间隔图案13延伸的方向平行的方向偏振的线性偏振光(将作为对于线和间隔图案13的S偏振光的线性偏振光)来进行曝光工艺。由此，可以增大线和间隔图案13的分辨率并减小间距。
可以通过采用线性偏振照明来获得上述线性偏振光。图15示出了包括线性偏振照明的半导体制造装置的一个示例，其实现了根据本实施例的半导体器件制造方法。
参照图15，光源1的背面面对镜2。光源1发出的光穿过复眼透镜3以使其均匀化，然后穿过偏振板4以提供沿预定方向偏振的线性偏振光。在本实施例中，产生了沿着晶片9上的精细图案6(即，线和间隔图案13)和用于形成图案6的掩模图案5偏振的线性偏振光(S偏振光)。
偏振板4提供的线性偏振光到达具有掩模图案5的光掩模7。该线性偏振光穿过光掩模7，并进一步穿过物镜8(投影透镜)并到达晶片9。由此将掩模图案5转印在淀积在晶片9上的抗蚀膜上。
图15的曝光装置采用波长为193nm的光以及NA为0.92的透镜来在空气中进行曝光。然而应当注意，这些条件是示例性的，并且当然可以例如提高透镜的NA并采用沉浸光刻来形成间距进一步减小的图案6。例如，可以使用F2受激准分子激光器(excimer laser)来进行对波长为157nm的光的曝光。注意，如果光源1是受激准分子激光器，则其发出已经线性偏振的光。在这种情况下，可以简单地使用λ/4板来将偏振面旋转90°以在S偏振和P偏振之间进行切换。
参照图18至图21来说明用于在晶片上形成布线图案的典型工艺。
参照图18，其上淀积有绝缘层121和导电层122的晶片120进一步在其上淀积有抗蚀膜123(图21中的步骤130)。
然后使用掩模图案进行曝光(图21中的步骤131)。随后，进行显影工艺以形成与掩模图案对应的抗蚀图案123A，如图19所示。
以抗蚀图案123A用作掩模对中间体进行刻蚀，以在晶片120上形成布线图案122A，在晶片120与布线图案122A中间插入有绝缘膜121A。随后，去除抗蚀图案123A(图21的步骤132)。
现在将对生成在上述曝光工艺中采用的光掩模的掩模图案数据的方法进行说明。
通常，在形成掩模图案的过程中，预先考虑当将掩模图案转印到晶片时引入的掩模图案的变化量(即，图案的变化量)，并形成对该变化进行校正的掩模图案。该方法称为光学近似校正(OPC)。在该方法中，校正的尺寸称为尺寸校正量。
如果以无偏振(随机偏振)光进行曝光，则不引入在纵向与横向之间量不同的尺寸校正。然而，如果利用线性偏振光来进行曝光以形成图案，则图案的分辨率在纵向与横向上相异。这样，如果使用相同尺寸的掩模图案来形成纵向和横向延伸的图案，则这些图案在纵向和横向将具有不同的尺寸。
相反地，本实施例提供了一种掩模图案数据生成方法，该方法引入了在平行于用于进行曝光的线性偏振光的偏振方向的纵向(第一方向)与垂直于该纵向的横向(第二方向)之间校正量不同的尺寸校正。
这使得无论用于曝光的光的偏振方向如何都获得形状稳定的图案。
图16示出了根据本实施例的掩模图案数据生成方法的过程。
参照该图，输入要形成在晶片上的图案的数据(“设计图案的数据”)，用于曝光的线性偏振光的偏振方向的数据(“偏振方向数据”)、其他曝光条件(数值孔径(NA)、照明的相干性(σ)、抗蚀信息(抗蚀和显影参数)(图16中的步骤61)。
然后使用设计图案的数据、偏振方向数据以及曝光条件来计算光学图像(图16中的步骤62)。此处，参照偏振方向与各设计图案的方向之间的关系。
使用计算出的光学图像和上述抗蚀(和显影)参数来计算转印的图像(图16中的步骤63)。
根据转印的图像，获得形成在光掩模上的掩模图案的数据(图16中的步骤64)，并输出计算出的掩模图案数据(图16中的步骤65)。
图17示出了示例性变型例中的图16的掩模图案数据生成方法的过程。
参照图17，在该示例性变型例中，自动提取所输入的设计图案数据中的最精细图案(密集精细图案)(图17中的步骤61A)，并据其限定用于曝光的线性偏振光的偏振方向(图17中的步骤61B)。由此，自动获得上述偏振方向数据，这使得不必输入数据。
这里，将线性偏振光的偏振方向限定为与密集精细图案延伸的方向平行的方向。这使得可以通过使用对该图案用作S偏振光的线性偏振光来转印最精细设计的图案。结果，可以提高密集精细图案的分辨率，由此可以实现芯片面积的有效减小。
注意，在上述掩模图案数据生成方法中，允许创建实现步骤61至65的电子设计自动化(EDA)程序。
如在下文中所述，上述掩模图案数据生成方法提供了掩模图案及其效果。
图3A和图3B示出了上述闪速存储器(半导体器件)的外围电路部11中的选通布线图案的一个示例。注意，图3A和图3B的图案相同。更具体地，图3A的图案对应于图3B的图案旋转了90°。
参照图3A和图3B，外围电路部11设置有间距宽于上述memorymat部10中的线和间隔图案13的布线图案14、15。更具体地，例如，线和间隔图案13的宽度为大约60nm，间距为大约120nm，而布线图案14、15在最窄部分的间距为大约240nm。
布线图案14(第一图案)沿纵向(第一方向)延伸，布线图案15(第二图案)沿横向(第二方向)延伸。布线图案14、15的宽度(WO)相同。
通过使用相同线性偏振光的相同曝光工艺来形成线和间隔图案13以及布线图案14、15。用于进行曝光的线性偏振光的偏振方向被限定为平行于线和间隔图案13延伸的方向。结果，偏振方向平行于布线图案14延伸的方向(图3A和图3B中的纵向)。换言之，线性偏振光对于布线图案14用作S偏振(横向电(TE)波)光，对于布线图案15用作P偏振(或横向磁(TM)波)光。
如上所述，通过S偏振光转印的图案的分辨率高于通过P偏振光转印的图案的分辨率。这样，当使用形状相同的掩模图案来提供布线图案14和15时，它们具有大约3nm的尺寸差。
图4A和图4B示出了用于形成图3A和图3B的布线图案14、15的掩模图案16、17。
参照图4A和图4B，S偏振光形成的布线图案14对应于具有宽度(W1)的掩模图案16(第一掩模图案)，P偏振光形成的布线图案15对应于具有小于宽度W1的宽度(W2)的掩模图案17(第二掩模图案)。注意，在图4A中，与掩模图案17形状相同的图案作为掩模图案18以虚线绘制于掩模图案16内部。在图4A中，掩模图案16和18设置有16nm的横向尺寸差，但没有纵向尺寸差。
如前所述，通过S偏振光形成的布线图案14的分辨率高于通过P偏振光形成的布线图案15，如果通过形状相同的掩模图案形成布线图案14和15，则布线图案14的宽度小于布线图案15。这可以通过如上所述的对掩模图案进行尺寸校正以增大布线图案14的宽度来解决，从而使得形成在晶片上的布线图案14和15的宽度(WO)相等。
注意，布线图案14和15的间距大于线和间隔图案13，通过P偏振光形成的布线图案15也可以充分地分辨。此外，布线图案14是通过S偏振光形成的，并相对地例如在焦深(DOF)方面具有裕量，如果将掩模图案16增大到宽度大于掩模图案17，则布线图案14仍充分地分辨。
由于掩模图案的尺寸校正量根据布线图案延伸的方向与偏振方向之间的关系而不同，所以在memorymat部可以形成间距细微的选通布线图案，同时在外围电路部中可以不管纵向(第一方向)和横向(第二方向)之间的尺寸差而按照设计来形成选通图案。
以与上述类似的原理对另一示例中的经尺寸校正的掩模图案进行说明。
图5A和图5B示出了用于在上述闪速存储器的外围电路部中形成密集图案的掩模图案19、20。
参照附图，通过S偏振光形成的布线图案对应于具有宽度(W1)的掩模图案19(第一掩模图案)，通过P偏振光形成的布线图案对应于具有小于宽度W1的宽度(W2)的掩模图案20(第二掩模图案)。注意，在图5A中，与掩模图案20形状相同的图案作为掩模图案21以虚线绘制于掩模图案19内。
由此，以在纵向和横向之间不同的量进行了尺寸校正的掩模图案使得外围电路部可以具有也与纵向和横向之间的差无关而按照设计的密集图案。
图6A到图6D示出了用于在上述闪速存储器的外围电路部中形成孤立图案的掩模图案。注意，图6A和图6B示出了当使用无偏振光来形成孤立图案时所使用的掩模图案，图6C和图6D示出了当使用线性偏振光来形成孤立图案时所使用的掩模图案。
参照图6A和图6B，分别沿纵向(第一方向)和横向(第二方向)延伸的L形设计图案101、102(由虚线表示)形状相同。通过掩模图案103、104形成设计图案101、102，所述掩模图案103、104具有主部105、106和凸部107、108，以及分别比其各自的角部更靠内和靠外的内衬线部109、110(第一凹部和第二凹部)和衬线111、112(第一凸部和第二凸部)。注意，设计图案101、102是采用无偏振光通过曝光工艺形成的，设计图案101、102是通过形状相同的掩模图案103、104形成的。
参照图6C和图6D，通过S偏振光形成的布线图案对应于具有宽度(W1)的掩模图案114(第一掩模图案)，通过P偏振光形成的布线图案对应于具有小于宽度W1的宽度(W2)的掩模图案113(第二掩模图案)。注意，在图6中，与掩模图案113形状相同的图案以虚线绘制于掩模图案114内。
如图6C和图6D所示，分别横向和纵向延伸的掩模图案113和114各自的主部115A和115B宽度不同、它们各自的凸部116A和116B突出量不同、它们各自的内衬线部117A和117B(第一凹部和第二凹部)形状不同、并且它们各自的衬线部118A和118B(第一凸部和第二凸部)形状不同。由此可以形成纵向和横向排列且形状相同的设计图案。
由此，以在纵向与横向之间不同的量进行了尺寸校正的掩模图案使得也可以不管纵向与横向的差而按照设计来形成孤立图案。相反，当量不变地进行尺寸校正并使用线性偏振光进行曝光以形成纵向和横向图案时，这些图案具有大约3nm的尺寸差。
图7A和图7B示出了用于在上述闪速存储器的外围电路部中形成直连图案的掩模图案。
参照附图，用于形成沿横向(第二方向)延伸的直连图案的掩模图案具有主图案22和锤头23，用于形成沿纵向(第一方向)延伸的直连图案的掩模图案具有主图案24和锤头25。这里，与通过S偏振光形成的布线图案对应的主图案24(第一掩模图案)具有宽度(W1)，与通过P偏振光形成的布线图案对应的主图案22(第二掩模图案)具有小于宽度W1的宽度(W2)，与主图案一样，锤头25的宽度被增大为大于锤头23。此外，锤头25(第一掩模图案)的厚度增加，并且间隔(W3)小于锤头23(或第二掩模图案)的间隔(W4)。
由此，以在纵向与横向之间不同的量进行了尺寸校正的掩模图案使得外围电路部可以具有也与纵向和横向之间的差无关且由此按照设计并且以小距离间隔开的直连图案。
本实施例提供了一种半导体制造方法，总结如下：
在本实施例中，在一个方面，半导体器件制造方法是制造具有沿纵向(第一方向)延伸的第一图案(例如图3中的布线图案14)以及与第一图案形状相同并沿与纵向垂直的横向(第二方向)延伸的第二图案(例如图3中的布线图案15)的半导体器件的方法，包括以下步骤：采用线性偏振照明以沿着包括分别用于形成第一图案和第二图案的第一掩模图案(例如图4中的掩模图案16)和第二掩模图案(例如图4中的掩模图案17)的掩模图案提供曝光；随后形成具有按照该掩模图案的形状的第一图案和第二图案(例如图3中的布线图案14和15)，所述第一掩模图案和第二掩模图案(例如图4中的掩模图案16和17)被形成为形状不同。从不同观点来看，以在纵向与横向之间不同的量来对掩模图案进行尺寸校正。
此外，在另一方面，上述第一掩模图案和第二掩模图案宽度不同，而第一图案和第二图案具有相同的宽度。
这里，如果线性偏振具有纵向偏振方向，则将纵向延伸的掩模图案(第一掩模图案)增大为宽度大于横向延伸的掩模图案(第二掩模图案)。
作为第一图案和第二图案的一个示例，考虑L字母形设计的图案101、102(第一图案和第二图案)。设计图案101、102对应于掩模图案113、114，所述掩模图案113、114具有角部113A、114A，比角部113A、114A更靠内地设置有内衬线部117A、117B(第一凹部和第二凹部)，并比角部更靠外地设置有衬线部118A、118B(第一凸部和第二凸部)。分别沿纵向(第一方向)和横向(第二方向)延伸的掩模图案113和114各自的内衬线部117A和117B形状不同，并且它们各自的衬线部118A和118B形状不同。
第一图案和第二图案例如可以是选通布线图案、密集图案、孤立图案，或者此外还可以是直连图案。
本实施例提供了一种包括存储单元部和外围电路部的半导体器件。上述原理可以在存储单元部或外围电路部中实现。
在本实施例中，上述原理使得可以在纵向与横向之间的尺寸差减小并且由此按照设计地形成图案。
第二实施例
图8A和图8B示出了在第二实施例中用于形成闪速存储器(半导体器件)中的布线图案的掩模图案。
参照附图，与通过S偏振光形成的布线图案对应的纵向主图案26(第一主图案)和与通过P偏振光形成的布线图案对应的横向主图案26A(第二主图案)具有相同的宽度(W1)。然而，应当注意，横向主图案26A被无法自身分辨的辅图案27(哑图案(dummy pattern))夹住。
更具体地，将主图案26、26A的宽度(W1)在掩模上设置为240nm(对于晶片换算为60nm)。当没有辅图案27时，主图案26、26A形成具有大约2nm的尺寸差的纵向和横向图案。相反，当在掩模上存在辅图案27时，没有尺寸和形状差地形成纵向和横向布线图案。注意，辅图案27在掩模上的宽度(b1)为大约50nm。
图9A和图9B示出了图8A和图8B的掩模图案的变型例。
参照图9A和图9B，与通过S偏振光形成的布线图案对应的纵向主图案28(第一主图案)和与通过P偏振光形成的布线图案对应的横向主图案30(第二主图案)具有相等的宽度(W1)。此外，纵向主图案28被无法自身分辨的辅图案29夹住，横向图案26A被无法自身分辨的辅图案31夹住。
更具体地，主图案28、30在掩模上的宽度(W1)为200nm(对于晶片换算为50nm)。此外，辅图案29在掩模上的宽度(b2)为大约35nm，并且辅图案31在掩模上的宽度(b3)为大约60nm。辅图案29、31和主图案28、30在纵向与横向之间相等地间隔开。因此可以形成没有尺寸以及形状差的纵向和横向布线图案。
本实施例提供了一种半导体制造方法，总结如下：
在本实施例中，半导体器件制造方法是制造具有沿纵向(第一方向)延伸的布线图案(第一图案)以及宽度与第一图案相同并沿与纵向垂直的横向(第二方向)延伸的布线图案(第二图案)的半导体器件的方法，包括以下步骤：采用线性偏振光将形成在掩模上的掩模图案转印在形成在晶片上的抗蚀膜上；对该抗蚀膜进行构图；以及使用经构图的抗蚀掩模形成图案，所述线性偏振光的偏振方向平行于纵向(第一方向)，并且，为了形成第二图案，设置了包括与第二图案对应的主图案26A以及夹住主图案26并且宽度小于主图案26A(即，b1＜W1)的辅图案27的掩模图案。
主图案26A被辅图案27夹住使得可以将沿横向(P偏振方向)延伸的第二图案形成为宽度受限。从而，可以使第二图案的宽度与沿纵向(S偏振方向)延伸的第一图案匹配，由此可以形成纵向与横向之间的尺寸差受限并由此按照设计图案的图案。
此外，被辅图案29(第一辅图案)夹住的纵向(沿S偏振方向)延伸的主图案28(第一主图案)以及被辅图案31(第二辅图案)夹住的横向(沿P偏振方向)延伸的主图案(第二主图案)(辅图案31的宽度(b3)大于辅图案29的宽度(b2))可以具有与上述相同的效果。
在本实施例中，没有具体说明与第一实施例的内容相似的内容。
第三实施例
图10A和图10B各自是用于在晶片上形成孔图案的掩模图案的顶视图。
图10A示出了典型的掩模图案。在该图中，掩模图案包括中间色调域部32(中间色调区域)和具有正方形形状的开口33。将该掩模图案曝露于无偏振光形成圆孔图案。
相反地，图10B示出了根据本实施例的半导体器件制造方法中使用的掩模图案的布置。在该图中，掩模图案包括中间色调域部32(中间色调区域)和具有纵向(第一方向)宽度(W2)大于横向(第二方向)宽度(W1)的矩形形状的开口34。将该掩模图案曝露于纵向偏振光形成圆孔图案。注意，在图10B中，矩形的纵向尺寸与横向尺寸之间的比率为大约1.6。然而，可以在大约1.2到2的范围内修改该值。设置在该范围内的比率可以确保可以充分地防止稍后所述的异常转印，并且还可以防止所形成的孔图案具有椭圆形状。注意，透过中间色调域部32的光被调整为与透过开口34的光相比相移了π。
图11A和图11B示出了布置的多个图I0A和图10B的掩模图案。在图11A中，中间色调域部40具有正方形开口41，在图11B中，中间色调域部40具有矩形开口42。
在第一实施例中，在用于曝光的线性偏振光提供S偏振照明的方向(第一方向)上的掩模图案所形成的线的宽度大于在该线性偏振光提供P偏振照明的方向(第二方向)上的掩模图案所形成的线的宽度，从而形成不受纵向与横向之间的尺寸差的影响的图案。在本实施例中，将宽度被增大为纵向(或者第一方向)大于横向(第二方向)的开口(即中间色调域部)的宽度减小为在用于曝光的线性偏振光提供S偏振照明的方向(即，第一方向)小于在线性偏振光提供P偏振照明的方向(即，第二方向)，以形成圆孔图案。由此，本实施例提供了具有与第一实施例不同的特性部分的掩模图案。
由此，在本实施例中，引入了与第一实施例中的尺寸校正相反的尺寸校正，来防止转印副峰值(sub peak)，该副峰值是以改进的分辨率进行中间色调曝光的障碍。副峰值表示由于来自开口的光的衍射而在开口附近引起高光强的点。由于其与从相邻开口衍射的光相干涉，所以其强度增加，并且表现为异常转印的图像。
图12A和图12B示出了通过图11A和图11B的掩模图案形成的晶片上的图案。注意，图12A示出了通过将图11A的掩模图案曝露于无偏振光而形成的图案，图12B示出了通过将图11B的掩模图案曝露于沿纵向(第一方向)偏振的线性偏振光而形成的图案。
参照图12A和图12B，抗蚀剂43在其中形成有孔44、45。在图12A中，在孔44之间形成有由于副峰值而导致的异常转印图案46。相反，在图12B中，没有由于副峰值而导致的异常转印，因为曝光是用线性偏振光进行的，当沿着其偏振方向看时，开口的宽度相对增大，以提供更有效的曝光并减小开口与域部的相对曝光率。
注意，虽然在本实施例中将中间色调域部的透射率设为大约6％，但是增大透射率可以更有效地防止由于副峰值而导致的异常转印。更具体地，可以在大约2％到25％的范围内修改透射率。
在本实施例中，通过总结如下的方法来制造半导体器件：
在本实施例中，半导体器件制造方法是制造具有孔45(孔图案)的半导体器件的方法，包括以下步骤：采用线性偏振光将形成在掩模上并包括开口42的掩模图案转印到淀积在晶片上的抗蚀剂43上；对抗蚀剂43进行构图；并且使用经构图的抗蚀剂43以形成图案，并且，为了形成孔45，将开口42设置为在与线性偏振光的偏振方向平行的纵向(第一方向)上的宽度(W2)大于在与该纵向垂直的横向(第二方向)上的宽度(W1)。
这可以有助于限制由于副峰值而引起的在抗蚀剂上形成的异常转印图案。
在本实施例中，不对与第一实施例和第二实施例的内容相似的内容进行具体说明。
第四实施例
图13A到图13D是根据第四实施例的半导体器件制造方法中的形成在基板50上的抗蚀图案51、52、51A、52A的剖面图。图14A和图14B是抗蚀图案的顶视图。图13A和图13C示出了沿图14A的线A-A截取的剖面图，图13B和图13D示出了沿图14B的线B-B截取的剖面图。
图13A到图13D以及图14A和图14B的抗蚀图案用于形成宽度为大约70nm的线和间隔图案。该抗蚀图案例如是通过采用193nm的曝光波长和0.92的NA作为曝光条件而形成的。
图13A和图13B示出了当使用线性偏振光进行曝光时所形成的抗蚀图案51、52。注意，该线性偏振光的偏振方向为图14A和图14B中的纵向。更具体地，图13A的抗蚀图案51是通过S偏振光形成的，图13B的抗蚀图案52是通过P偏振光形成的。
参照图13A和图13B，通过S偏振光形成的抗蚀图案51的剖面逐渐变小，而通过P偏振光形成的抗蚀图案52的剖面为矩形。
图13C和图13D示出了当使用组合在一起的纵向(沿第一方向)偏振的线性偏振光(第一线性偏振光)和横向(沿第二方向)偏振的另一线性偏振光(第二线性偏振光)来进行曝光时形成的抗蚀图案51A、52A。注意，第一线性偏振光的偏振方向是图14A和图14B中的纵向，第二线性偏振光的偏振方向是相同图中的横向。此外，第二线性偏振光的振幅为第一线性偏振光的振幅的大约5％。
参照图13C，曝露于组合在一起的S偏振光和P偏振光使得抗蚀图案51A可以形成为矩形。这里，可以确保抗蚀图案51A的分辨率基本上等于抗蚀图案51的分辨率。注意，抗蚀图案52A与抗蚀图案52形状相同。由此，可以减小纵向/横向抗蚀图案(51A、52A)的尺寸以及形状的差异。
这里，可以通过对第一线性偏振光和第二线性偏振光进行合成以提供椭圆偏振光以用于曝光或者分别地引导这些光以用于曝光，从而将它们组合在一起。更具体地，将第一线性偏振光和第二线性偏振光组合在一起是包括对它们进行合成以提供椭圆偏振光以及分别引导这些光来进行曝光的原理。前者使得可以一次完成曝光，从而提高了生产量。后者使得可以通过简单的装置来构造出用于曝光的光学系统，由此提供了更可控的偏振率(即，第一线性偏振光与第二线性偏振光之间的振幅的更可控的比率)。
此外，在本实施例中，将第二线性偏振光的振幅设置为第一线性偏振光的振幅的5％。然而，该值可以在大约2％到20％(更优选为大约3％到10％)的范围内修改。其各自的振幅在设置在该范围内的比率的第一线性偏振光和第二线性偏振光可以确保抗蚀图案具有足够的分辨率，还防止S偏振光转印并防止形成在剖面看来逐渐变细的抗蚀图案。
本实施例提供了一种半导体制造方法，总结如下：
该方法采用照明装置、掩模和投影透镜，并且包括以下步骤：采用装置的照明光来将形成在掩模上的掩模图案转印到形成在晶片上的抗蚀膜上，该照明光是组合在一起的沿与掩模图案延伸的方向平行的纵向(第一方向)偏振的S偏振光(第一偏振光)以及沿与纵向垂直的横向(第二方向)偏振的P偏振光(第二偏振光)。
在本实施例中，不对与第一实施例到第三实施例的内容相似的内容进行具体说明。
由此，上述的本发明实施例可以适当组合其各自的上述特征。
虽然对本发明进行了详细描述和图示，但是应当清楚地理解，其仅仅是作为说明和示例，而不是作为限制，本发明的精神和范围只由所附权利要求的项限定。
工业适用性
因此，本发明可以应用于半导体制造方法和掩模图案数据生成方法。

Claims (17)

1、一种制造半导体器件的方法，所述半导体器件包括沿第一方向延伸的第一图案(14)以及与所述第一图案(14)形状相同并沿与所述第一方向垂直的第二方向延伸的第二图案(15)，所述方法包括以下步骤：
使用线性偏振照明来沿着包括分别用于形成所述第一图案(14)和所述第二图案(15)的第一掩模图案(16)和第二掩模图案(17)的掩模图案进行曝光；以及
随后形成具有沿着所述掩模图案的形状的所述第一和第二图案(14、15)，所述第一和第二掩模图案(16、17)几何形状不同。
2、根据权利要求1所述的制造半导体器件的方法，其中：
所述第一方向平行于通过所述第一和第二掩模图案(16、17)的用于曝光的光的偏振方向；并且
所述第一掩模图案(16)的宽度大于所述第二掩模图案(17)的宽度。
3、根据权利要求1所述的制造半导体器件的方法，其中，所述第一和第二掩模图案(113、114)具有第一和第二角部(113A、114A)，所述第一和第二角部(113A、114A)具有形状不同的第一凹部和第二凹部(117A、117B)。
4、根据权利要求1所述的制造半导体器件的方法，其中，所述第一和第二掩模图案(113、114)具有第一和第二角部(113A、114A)，所述第一和第二角部(113A、114A)具有形状不同的第一凸部和第二凸部(118A、118B)。
5、一种制造半导体器件的方法，所述半导体器件包括沿第一方向延伸的第一图案(14)以及与所述第一图案(14)宽度相等并沿与所述第一方向垂直的第二方向延伸的第二图案(15)，所述方法包括以下步骤：
使用线性偏振照明来沿着包括分别用于形成所述第一图案(14)和所述第二图案(15)的第一掩模图案(16)和第二掩模图案(17)的掩模图案进行曝光；以及
随后形成具有沿着所述掩模图案的形状的所述第一和第二图案(14、15)，所述第一和第二掩模图案(16、17)的宽度不同。
6、根据权利要求5所述的制造半导体器件的方法，其中：
所述第一方向平行于通过所述第一和第二掩模图案(16、17)的用于曝光的光的偏振方向；并且
所述第一掩模图案(16)的宽度大于所述第二掩模图案(17)的宽度。
7、根据权利要求5所述的制造半导体器件的方法，其中，所述第一和第二掩模图案(113、114)具有第一和第二角部(113A、114A)，所述第一和第二角部(113A、114A)具有形状不同的第一和第二凹部(117A、117B)。
8、根据权利要求5所述的制造半导体器件的方法，其中，所述第一和第二掩模图案(113、114)具有第一和第二角部(113A、114A)，所述第一和第二角部(113A、114A)具有形状不同的第一和第二凸部(118A、118B)。
9、一种制造半导体器件的方法，所述半导体器件包括沿第一方向延伸的第一孤立图案(101)以及与所述第一孤立图案(101)形状相同并沿与所述第一方向垂直的第二方向延伸的第二孤立图案(102)，所述方法包括以下步骤：
使用线性偏振照明来沿着包括分别用于形成所述第一孤立图案(101)和所述第二孤立图案(102)的第一掩模图案(113)和第二掩模图案(114)的掩模图案进行曝光；以及
随后形成具有沿着所述掩模图案的形状的所述第一和第二孤立图案(101、102)，所述第一和第二掩模图案(113、114)的形状不同。
10、一种制造半导体器件的方法，所述半导体器件包括存储单元部(10)和外围电路部(11)，所述方法包括以下步骤：
使用线性偏振光将形成在掩模上的掩模图案(19、20)转印在形成在晶片(120)上的抗蚀膜(123)上；
对所述抗蚀膜(123)进行构图；以及
使用所述经构图的抗蚀膜(123A)来形成图案(122A)，其中，为了形成所述外围电路部(11)的图案，以在纵向与横向之间不同的量对所述掩模图案(19、20)进行尺寸校正。
11、一种制造半导体器件的方法，所述半导体器件包括沿第一方向延伸的第一图案以及与所述第一图案宽度相等并沿与所述第一方向垂直的第二方向延伸的第二图案，所述方法包括以下步骤：
使用线性偏振光将形成在掩模上的掩模图案(26、26A)转印在形成在晶片(120)上的抗蚀膜(123)上；
对所述抗蚀膜(123)进行构图；以及
使用所述经构图的抗蚀膜(123A)来形成图案(122A)，其中：
所述第一方向平行于所述线性偏振光的偏振方向；并且
为了形成所述第二图案，设置一掩模图案，该掩模图案包括与所述第二图案对应的主图案(26A)以及宽度比所述主图案(26A)的宽度小并夹住所述主图案的辅图案(27)。
12、一种制造半导体器件的方法，所述半导体器件包括沿第一方向延伸的第一图案以及与所述第一图案宽度相等并沿与所述第一方向垂直的第二方向延伸的第二图案，所述方法包括以下步骤：
使用线性偏振光将形成在掩模上的掩模图案(28、30)转印在形成在晶片(120)上的抗蚀膜(123)上；
对所述抗蚀膜(123)进行构图；以及
使用所述经构图的抗蚀膜(123A)来形成图案(122A)，其中：
为了形成所述第一图案，设置第一掩模图案，所述第一掩模图案包括与所述第一图案对应的第一主图案(28)以及宽度比所述第一主图案(28)的宽度小并夹住所述第一主图案(28)的第一辅图案(29)；
为了形成所述第二图案，设置第二掩模图案，所述第二掩模图案包括与所述第二图案对应的第二主图案(30)以及宽度比所述第二主图案(30)的宽度小并夹住所述第二主图案(30)的第二辅图案(31)；并且
所述第二辅图案(31)的宽度大于所述第一辅图案(29)的宽度。
13、一种制造半导体器件的方法，所述半导体器件包括孔图案(45)，所述方法包括以下步骤：
使用线性偏振光将形成在掩模上的掩模图案(42)转印在形成在晶片(120)上的抗蚀膜(123)上；
对所述抗蚀膜(123)进行构图；以及
使用所述经构图的抗蚀膜(123A)以形成图案(122A)，其中，为了形成所述孔图案(45)，所述掩模图案(42)具有一开口，该开口在与所述线性偏振光的偏振方向平行的第一方向上的宽度大于在与所述第一方向垂直的第二方向上的宽度。
14、根据权利要求13所述的制造半导体器件的方法，其中，所述掩模图案(42)具有中间色调区域(40)。
15、一种制造半导体器件的方法，使用照明装置(1)、掩模(7)和投影透镜(8)，包括以下步骤：使用所述照明装置(1)的照明光将形成在掩模(7)上的掩模图案(5)转印在形成在晶片(9)上的抗蚀膜上，其中所述照明光是组合在一起的第一线性偏振光和第二线性偏振光，所述第一线性偏振光的偏振方向在与所述掩模图案(5)的延伸方向平行的第一方向上，第二线性偏振光的偏振方向在与所述第一方向垂直的第二方向上。
16、根据权利要求15所述的制造半导体器件的方法，其中，所述第二线性偏振光的振幅是所述第一线性偏振光的振幅的2％至20％。
17、一种生成掩模图案数据的方法，所述掩模图案数据定义用于通过线性偏振光在晶片(9)上形成图案(6)的掩模图案(5)，所述方法引入了以在与所述线性偏振光的偏振方向平行的第一方向和垂直于所述第一方向的第二方向之间不同的量来进行的尺寸校正。
CN2004800132128A 2004-02-26 2004-12-22 半导体器件制造方法和掩模图案数据生成方法 Expired - Fee Related CN1791836B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP052047/2004 2004-02-26
JP2004052047A JP4229857B2 (ja) 2004-02-26 2004-02-26 半導体装置の製造方法
PCT/JP2004/019165 WO2005083515A1 (ja) 2004-02-26 2004-12-22 半導体装置の製造方法およびマスクパターンデータ作成方法

Publications (2)

Publication Number Publication Date
CN1791836A true CN1791836A (zh) 2006-06-21
CN1791836B CN1791836B (zh) 2010-08-18

Family

ID=34908655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800132128A Expired - Fee Related CN1791836B (zh) 2004-02-26 2004-12-22 半导体器件制造方法和掩模图案数据生成方法

Country Status (7)

Country Link
US (1) US7736839B2 (zh)
EP (1) EP1635217A4 (zh)
JP (1) JP4229857B2 (zh)
KR (1) KR20060129403A (zh)
CN (1) CN1791836B (zh)
TW (1) TW200529295A (zh)
WO (1) WO2005083515A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281364B (zh) * 2007-04-03 2012-10-31 奇美电子股份有限公司 彩色滤光片的制作方法及液晶显示面板的制作方法
CN104210046A (zh) * 2011-06-23 2014-12-17 旭化成电子材料株式会社 微细图案形成用积层体

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1804119A1 (en) * 2005-12-27 2007-07-04 Interuniversitair Microelektronica Centrum Method for manufacturing attenuated phase- shift masks and devices obtained therefrom
JP4597902B2 (ja) 2006-04-06 2010-12-15 Ｔｄｋ株式会社 レジストパターンの形成方法および垂直磁気記録ヘッドの製造方法
KR100809705B1 (ko) * 2006-09-26 2008-03-06 삼성전자주식회사 반도체 소자의 패턴 예측을 위한 이미지 콘투어 형성방법
KR100817064B1 (ko) * 2006-10-02 2008-03-27 삼성전자주식회사 미세패턴을 형성하기 위한 마스크 및 그 형성방법
TWI434143B (zh) * 2008-09-22 2014-04-11 Nanya Technology Corp 微影設備

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275493A (ja) 1993-03-19 1994-09-30 Fujitsu Ltd 投影露光
US4864123A (en) * 1987-05-08 1989-09-05 Nikon Corporation Apparatus for detecting the level of an object surface
JPS6467914A (en) 1987-09-09 1989-03-14 Hitachi Ltd Exposure device
JP2881892B2 (ja) * 1990-01-16 1999-04-12 富士通株式会社 投影露光用マスク
JPH0590128A (ja) 1991-06-13 1993-04-09 Nikon Corp 露光装置
US5242770A (en) * 1992-01-16 1993-09-07 Microunity Systems Engineering, Inc. Mask for photolithography
JP3322274B2 (ja) 1992-10-29 2002-09-09 株式会社ニコン 投影露光方法及び投影露光装置
KR0153796B1 (ko) * 1993-09-24 1998-11-16 사토 후미오 노광장치 및 노광방법
JPH088177A (ja) * 1994-04-22 1996-01-12 Canon Inc 投影露光装置及びそれを用いたデバイスの製造方法
JPH08203806A (ja) 1995-01-25 1996-08-09 Sony Corp 露光照明装置
JPH09167735A (ja) * 1995-12-15 1997-06-24 Canon Inc 投影露光装置及びそれを用いた半導体デバイスの製造方法
US6128067A (en) 1998-04-28 2000-10-03 Kabushiki Kaisha Toshiba Correcting method and correcting system for mask pattern
JP2000114246A (ja) * 1998-08-07 2000-04-21 Ulvac Seimaku Kk ドライエッチング方法および装置、フォトマスクおよびその作製方法、ならびに半導体回路およびその製作方法
JP2000138201A (ja) * 1998-10-29 2000-05-16 Ulvac Seimaku Kk ハーフトーン位相シフト膜のドライエッチング方法および装置、ハーフトーン位相シフトフォトマスクおよびその作製方法、ならびに半導体回路およびその製作方法
JP2000235251A (ja) * 1999-02-16 2000-08-29 Sony Corp 露光パターンの補正方法、露光方法、露光装置、フォトマスクおよび半導体装置
JP4646367B2 (ja) * 2000-08-25 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
TW479276B (en) 2001-05-08 2002-03-11 Macronix Int Co Ltd Method of optical proximity correction
JP3731566B2 (ja) 2002-06-28 2006-01-05 ソニー株式会社 露光方法、マスク製造方法および半導体装置の製造方法
JP4240966B2 (ja) * 2002-09-06 2009-03-18 キヤノン株式会社 近接場光マスク、これを用いた近接場露光装置、これを用いたドットパターン作製方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281364B (zh) * 2007-04-03 2012-10-31 奇美电子股份有限公司 彩色滤光片的制作方法及液晶显示面板的制作方法
CN104210046A (zh) * 2011-06-23 2014-12-17 旭化成电子材料株式会社 微细图案形成用积层体
CN104210046B (zh) * 2011-06-23 2017-05-10 旭化成株式会社 微细图案形成用积层体

Also Published As

Publication number Publication date
US20060183310A1 (en) 2006-08-17
KR20060129403A (ko) 2006-12-15
US7736839B2 (en) 2010-06-15
TW200529295A (en) 2005-09-01
CN1791836B (zh) 2010-08-18
JP2005242004A (ja) 2005-09-08
WO2005083515A1 (ja) 2005-09-09
JP4229857B2 (ja) 2009-02-25
EP1635217A4 (en) 2006-07-19
EP1635217A1 (en) 2006-03-15

Similar Documents

Publication Publication Date Title
CN1261823C (zh) 检查曝光装置、补正焦点位置和制造半导体装置的方法
US7906258B2 (en) Photomask, photomask superimposition correcting method, and manufacturing method of semiconductor device
WO2007010621A1 (ja) フォトマスクパターンデータの作成方法、そのフォトマスクパターンデータを用いて作成されたフォトマスク、及び、そのフォトマスクを用いた半導体装置の製造方法
CN1295563C (zh) 制造器件的光刻法
US7585597B2 (en) Mask pattern data generating method, photo mask manufacturing method, and semiconductor device manufacturing method
CN1692311A (zh) 掩模校正方法
CN101042999A (zh) 硬掩模叠层和图案化方法
JP2009512186A (ja) 分離されたアシストフィーチャを用いたプロセスマージンの向上
CN101079385A (zh) 器件和形成器件的方法以及掩模
CN1503056A (zh) 一种设计交替相移掩模的方法
US20120040276A1 (en) Method of forming and using photolithography mask having a scattering bar structure
JP2010015140A (ja) マスクパターンデータ作成方法、マスクパターンデータ作成プログラム、マスク、半導体装置の製造方法
CN1791836A (zh) 半导体器件制造方法和掩模图案数据生成方法
US20110191728A1 (en) Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects
JPWO2004077155A1 (ja) フォトマスク及び半導体装置の製造方法
CN101038445A (zh) 图案形成方法以及灰阶掩模的制造方法
US6977715B2 (en) Method for optimizing NILS of exposed lines
US8617797B2 (en) Pattern forming method, semiconductor device manufacturing method and phase shift photomask having dummy gate patterns
JP2008130897A (ja) 集積回路のパターンレイアウト
CN1847986A (zh) 薄膜晶体管的制造方法、薄膜晶体管、集成电路、液晶显示装置和使用了网目调型掩模的曝光方法
CN1828409A (zh) 光刻掩模和用于生成光刻掩模的方法
JP3984866B2 (ja) 露光方法
KR100599507B1 (ko) 포토마스크 제작 방법
TWI597562B (zh) Evaluation mask, evaluation method, exposure apparatus, and method of manufacturing an article processed from a substrate
TW516098B (en) Light source generation apparatus and exposure method of contact hole

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NIPPON ELECTRIC COMPANY CO., LTD.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100928

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC COMPANY CO., LTD.

Effective date: 20100928

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20100928

Address after: Kanagawa

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa

Patentee before: Nec Electronics Corp.

Effective date of registration: 20100928

Address after: Kanagawa

Patentee after: Nec Electronics Corp.

Address before: Tokyo, Japan

Patentee before: Renesas Technology Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100818

Termination date: 20121222