KR20060129403A - 반도체장치의 제조방법 및 마스크 패턴 데이터 작성방법 - Google Patents

반도체장치의 제조방법 및 마스크 패턴 데이터 작성방법 Download PDF

Info

Publication number
KR20060129403A
KR20060129403A KR1020067016910A KR20067016910A KR20060129403A KR 20060129403 A KR20060129403 A KR 20060129403A KR 1020067016910 A KR1020067016910 A KR 1020067016910A KR 20067016910 A KR20067016910 A KR 20067016910A KR 20060129403 A KR20060129403 A KR 20060129403A
Authority
KR
South Korea
Prior art keywords
pattern
mask
polarized light
forming
semiconductor device
Prior art date
Application number
KR1020067016910A
Other languages
English (en)
Inventor
토시히코 타나카
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20060129403A publication Critical patent/KR20060129403A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70516—Calibration of components of the microlithographic apparatus, e.g. light sources, addressable masks or detectors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/706835—Metrology information management or control

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

세로방향으로 연장하는 제1배선 패턴과, 제1배선 패턴과 동일형상을 가지고, 세로방향과 직교하는 방향(가로방향)으로 연장하는 제2배선 패턴을 가지는 반도체장치의 제조방법이며, 직선 편광조명을 사용하여 제1배선 패턴 형성용의 마스크 패턴(16)과 제2배선 패턴 형성용의 마스크 패턴(17)을 포함하는 마스크 패턴(17)을 포함하는 마스크 패턴에 따라 노광을 행하는 공정과, 노광 후에 마스크 패턴(16, 17)에 따른 형상의 제1과 제2배선 패턴을 형성하는 공정을 구비하는 제1과 제2배선 패턴 형성용의 마스크 패턴(16, 17)의 형상을 서로 다르게 하고 있다.
직선 편광조명, 마스크 패턴, 웨이퍼, S편광광, P편광광

Description

반도체장치의 제조방법 및 마스크 패턴 데이터 작성방법{PROCESS FOR FABRICATING SEMICONDUCTOR DEVICE AND METHOD FOR GENERATING MASK PATTERN DATA}
본 발명은, 반도체장치의 제조방법 및 마스크 패턴 데이터(mask pattern data)작성방법에 관한 것이며, 특히, 직선 편광광에 의한 리소그래피 기술을 사용하는 반도체장치의 제조방법 및 마스크 패턴 데이터 작성방법에 관한 것이다.
반도체 집적회로장치의 제조에 있어서는, 미세 패턴을 반도체 웨이퍼 위에 전사하는 방법으로서 리소그래피 기술이 이용된다. 리소그래피 기술에 있어서는, 주로 투영 노광장치가 이용되고, 투영 노광장치에 장착한 포토마스크의 패턴을 반도체 웨이퍼 위에 전사하여 디바이스 패턴을 형성한다.
최근, 디바이스의 고집적화 및 디바이스 동작 속도향상의 요구에 응하기 위해, 패턴의 미세화가 진행되고 있다. 이러한 배경하에서, 노광장치의 개구수(NA:N umerical Aperture)를 높여 해상도를 향상시키는 것이 종래부터 행해지고 있다.
또한 보다 실효적인 NA를 향상시키는 방법으로서, 액침으로 불리는 노광 방법도 검토되어 있다. 액침 노광법은 렌즈와 프린트 대상인 시료가 되는 레지스트 면 사이를 액체로 채워서 그 공간의 굴절율을 높여, 실효적인 NA를 향상시키는(별도의 관점에서는, 노광광의 실효적인 파장을 짧게 한다) 노광법이다. 액침에 관한 기술에 대해서는, 예를 들면, 후술하는 비특허문헌 1에 기재되어 있다.
이와 같이, 실효적인 개구수를 높여, 패턴의 콘트라스트(해상도)를 향상시키는 요구가 점점 높아지고 있다. 현재의 상태에서는, 상기 NA가 0.9이상인 것이 이미 시험삼아 만들어지고 있다. 또한 액침과의 조합에 의해, 환산상의 NA가 1.3정도가 되는 노광장치에 관해서도 계획되고 있다. 이러한 극히 높은 개구수의 노광장치에 있어서는, 노광광의 편광 방향에 의해, 전사 패턴의 콘트라스트가 크게 변화되는 것이 알려져 있다.
일반적으로, 패턴의 연장방향을 따른 편광광(이하, S편광광으로 칭하는 경우가 있다)에 의한 노광에서는 높은 콘트라스트가 얻어지고, 무편광광에 의한 노광에서는 해상도가 낮아져, 패턴의 연장방향에 수직인 편광광(이하, P편광광으로 칭하는 경우가 있다.)에 의한 노광에서는 해상도가 더욱 낮아지는 것을 알 수 있다. 이것은, 예를 들면, 일본국 공개특허공보 특개평6-275493호(종래예 1), 일본국 공개특허공보 특개평5-90128호 공보(종래예 2), 일본국 공개특허공보 특개평6-140306 호(종래예 3)등에 기재되어 있다.
특허문헌 1 : 일본국 공개특허공보 특개평6-275493호 공보
특허문헌 2 : 일본국 공개특허공보 특개평5-90128호 공보
특허문헌 3 : 일본국 공개특허공보 특개평6-140306호 공보
비특허문헌1: "액침노광 기술", [online], (주) 니콘, [2004년 2월 19일 검 색],인터넷<URL:http://www.nikon.co.jp/main/jpn/profile/technology/immersion/>
[발명의 개시]
그러나, 상기와 같은 반도체장치의 제조방법에 있어서는, 이하와 같은 문제가 있었다.
전술한 바와 같이, 노광광의 편광 방향에 의해, 형성되는 패턴의 콘트라스트가 변화된다. 액침기술 등의 채용에 의해 개구수(NA)가 향상됨에 따라, 이 편광의존성은 점점 높아진다. 이 결과, 노광광의 편광 방향이 패턴 형상 등에 영향을 주기 때문에, 원하는 패턴 형상을 안정되게 얻을 수 없는 경우가 있다.
이에 대하여 종래예 1, 2에 있어서는, 일방향으로만 연장하는 패턴을 상정한 노광 방법이 개시되어 있다. 또한 종래예 3에 있어서는, 직교하는 2방향의 패턴을 형성하기 위한 마스크를 개별적으로 형성하는 노광 방법이 개시되고 있지만, 패턴 방향별로 치수 보정량을 변화시키는 사상은 개시되고 있지 않다. 이와 같이, 본 발명과 종래예 1 ∼ 종래예 3은 전제 및 구성이 전혀 다르다.
본 발명은, 상기와 같은 문제를 고려하여 이루어진 것으로서, 본 발명의 목적은, 웨이퍼 위에 형성되는 패턴 형상을 안정되게 할 수 있는 반도체장치의 제조방법, 마스크 패턴 데이터 작성방법을 제공하는 데 있다.
[과제를 해결하기 위한 수단]
본 발명에 따른 반도체장치의 제조방법은, 제1방향으로 연장하는 제1패턴과, 상기 제1패턴과 동일형상을 가지고, 제1방향과 직교하는 제2방향으로 연장하는 제2패턴을 가지는 반도체장치의 제조방법으로서, 직선편광조명을 사용하여, 상기 제1패턴 형성용의 제1마스크 패턴과 상기 제2패턴 형성용의 제2마스크 패턴을 포함하는 마스크 패턴을 따라 노광을 행하는 공정과, 노광 후에 마스크 패턴에 따른 형상의 상기 제1과 제2패턴을 형성하는 공정을 구비하고, 제1과 제2마스크패턴의 형상을 서로 다르게 하고 있다.
본 발명에 따른 마스크 패턴 데이터 작성방법은, 직선 편광광을 사용하여 웨이퍼 위에 패턴을 형성하기 위한 마스크 패턴을 규정하는 마스크 패턴 데이터 작성방법으로서, 직선 편광광의 편광 방향에 평행한 제1방향과, 상기 제1방향과 직교하는 제2방향에 있어서 서로 치수 보정량을 다르게 하고 있다.
[발명의 효과]
본 발명에 의하면, 노광에 의해 웨이퍼 위에 형성되는 패턴의 형상을 안정되게 할 수 있다.
본 발명의 상기 및 다른 목적, 특징, 국면 및 이점은, 첨부의 도면과 관련지어 이해되는 본 발명에 관한 다음의 상세한 설명으로부터 명확해 질 것이다.
도 1은 본 발명의 실시예 1에 따른 반도체장치 구성의 개요를 도시하는 상면 도이다.
도 2는 도 1에 도시하는 반도체장치의 메모리매트(memorymat)부에 있어서의 패턴 레이아웃을 도시하는 상면도이다.
도 3a는 본 발명의 실시예 1에 따른 반도체장치에 있어서의 주변 회로부의 게이트 배선 패턴 레이아웃을 도시하는 상면도이며, 세로방향 게이트 패턴을 도시한다.
도 3b는 본 발명의 실시예 1에 따른 반도체장치에 있어서의 주변 회로부의 게이트 배선 패턴 레이아웃을 도시하는 상면도이며, 가로방향 게이트 패턴을 도시한다.
도 4a는 도 3a에 도시하는 배선 패턴을 형성하기 위한 마스크 패턴을 도시하는 상면도이다.
도 4b는 도 3b에 도시하는 배선 패턴을 형성하기 위한 마스크 패턴을 도시하는 상면도이다.
도 5a는 본 발명의 실시예 1에 따른 반도체장치에 있어서의 주변 회로부의 밀집 배선 패턴을 형성하기 위한 마스크 패턴을 도시하는 상면도이며, 세로방향 밀집 패턴을 형성하기 위한 세로방향 마스크 패턴을 도시한다.
도 5b는 본 발명의 실시예 1에 따른 반도체장치에 있어서의 주변 회로부의 밀집 배선 패턴을 형성하기 위한 마스크 패턴을 도시하는 상면도이며, 가로방향 밀집 패턴을 형성하기 위한 가로방향 마스크 패턴을 도시한다.
도 6a은 L형 배선 패턴을 형성하기 위한 마스크 패턴을 도시하는 상면도이 며, 일반적인 마스크 패턴 레이아웃을 도시한다.
도 6b는 L형 배선 패턴을 형성하기 위한 마스크 패턴을 도시하는 상면도이며, 일반적인 마스크 패턴 레이아웃을 도시한다.
도 6c는 L형 배선 패턴을 형성하기 위한 마스크 패턴을 도시하는 상면도이며, 본 발명의 실시예 1에 따른 반도체장치의 제조방법에 있어서 사용하는 마스크 패턴 레이아웃을 도시한다.
도 6d는 L형 배선 패턴을 형성하기 위한 마스크 패턴을 도시하는 상면도이며, 본 발명의 실시예 1에 따른 반도체장치의 제조방법에 있어서 사용하는 마스크 패턴 레이아웃을 도시한다.
도 7a는 본 발명의 실시예 1에 따른 반도체장치에 있어서의 맞댄 배선 패턴을 형성하기 위한 마스크 패턴을 도시하는 상면도이며, 세로방향으로 맞댄 배선 패턴을 형성하기 위한 세로방향 마스크 패턴을 도시한다.
도 7b는 본 발명의 실시예 1에 따른 반도체장치에 있어서의 맞댄 배선 패턴을 형성하기 위한 마스크 패턴을 도시하는 상면도이며, 가로방향으로 맞댄 배선 패턴을 형성하기 위한 가로방향 마스크 패턴을 도시한다.
도 8a는 본 발명의 실시예 2에 따른 반도체장치에 있어서의 배선 패턴을 형성하기 위한 마스크 패턴의 하나의 예를 도시하는 상면도이며, 세로방향 배선 패턴을 형성하기 위한 세로방향 마스크 패턴을 도시한다.
도 8b는 본 발명의 실시예 2에 따른 반도체장치에 있어서의 배선 패턴을 형성하기 위한 마스크 패턴의 하나의 예를 도시하는 상면도이며, 가로방향 배선 패턴 을 형성하기 위한 가로방향 마스크 패턴을 도시한다.
도 9a는 본 발명의 실시예 2에 따른 반도체장치에 있어서의 배선 패턴을 형성하기 위한 마스크 패턴의 다른 예를 도시하는 상면도이며, 세로방향 배선 패턴을 형성하기 위한 세로방향 마스크 패턴을 도시한다.
도 9b는 본 발명의 실시예 2에 따른 반도체장치에 있어서의 배선 패턴을 형성하기 위한 마스크 패턴의 다른 예를 도시하는 상면도이며, 가로방향 배선 패턴을 형성하기 위한 가로방향 마스크 패턴을 도시한다.
도 10a는 홀 패턴을 형성하기 위한 마스크 패턴을 도시하는 상면도이며, 일반적인 마스크 패턴을 도시한다.
도 10b는 홀 패턴을 형성하기 위한 마스크 패턴을 도시하는 상면도이며, 본 발명의 실시예 3에 따른 반도체장치의 제조방법에 있어서 사용하는 마스크 패턴 레이아웃을 도시한다.
도 11a는 도 10a에 도시하는 마스크 패턴을 집합시킨 상태를 도시하는 상면도이다.
도 11b는 도 10b에 도시하는 마스크 패턴을 집합시킨 상태를 도시하는 상면도이다.
도 12a는 도 11a에 도시하는 마스크 패턴을 사용하여 행하는 패턴 전사의 결과를 도시하는 상면도이다.
도 12b는 도 11b에 도시하는 마스크 패턴을 사용하여 행하는 패턴 전사의 결과를 도시하는 상면도이다.
도 13a는 본 발명의 실시예 4에 따른 반도체장치의 제조방법에 있어서의, 마스크 패턴 전사후의 레지스트 패턴을 도시하는 단면도이다.
도 13b는 본 발명의 실시예 4에 따른 반도체장치의 제조방법에 있어서의, 마스크 패턴 전사후의 레지스트 패턴을 도시하는 단면도이다.
도 13c는 본 발명의 실시예 4에 따른 반도체장치의 제조방법에 있어서의, 마스크 패턴 전사후의 레지스트 패턴을 도시하는 단면도이다.
도 13d는 본 발명의 실시예 4에 따른 반도체장치의 제조방법에 있어서의, 마스크 패턴 전사후의 레지스트 패턴을 도시하는 단면도이다.
도 14a는 본 발명의 실시예 4에 따른 반도체장치의 제조방법에 있어서의, 마스크 패턴 전사후의 레지스트 패턴을 도시하는 상면도이다.
도 14b는 본 발명의 실시예 4에 따른 반도체장치의 제조방법에 있어서의, 마스크 패턴 전사후의 레지스트 패턴을 도시하는 상면도이다.
도 15는 반도체제조 장치의 구성의 일 예를 도시하는 도면이다.
도 16은 본 발명의 실시예 1에 따른 마스크 패턴 데이터 작성방법의 플로의 하나의 예를 도시하는 도면이다.
도 17은 본 발명의 실시예 1에 따른 마스크 패턴 데이터 작성방법의 플로의 다른 예를 도시하는 도면이다.
도 18은 일반적인 배선 패턴형성공정에 있어서의 제1공정을 도시하는 도면이다.
도 19는 일반적인 배선 패턴형성공정에 있어서의 제2공정을 도시하는 도면 이다.
도 20은 일반적인 배선 패턴형성공정에 있어서의 제3공정을 도시하는 도면이다.
도 21은 일반적인 배선 패턴형성공정의 플로를 도시하는 도면이다.
[부호의 설명]
1 : 광원, 2 : 미러, 3 : 플라이 아이 렌즈, 4 : 편광판, 5 : 마스크 패턴, 6 : 미세 패턴, 7 : 포토마스크, 8 : 대물 렌즈, 9 : 웨이퍼, 10 : 메모리매트부, 11 : 주변 회로부, 12 : 인출 선부, 13 : 라인 앤드 스페이스 패턴, 14, 15 : 배선 패턴, 16, 17 : 마스크 패턴, 18 : 마스크 패턴(치수 보정전), 19, 20 : 마스크 패턴, 21 :마스크 패턴(치수 보정전), 22 : 주 패턴(가로방향), 23 : 해머 헤드(가로방향), 24 : 주 패턴(세로방향), 25 : 해머 헤드(세로방향), 26, 26A : 주 패턴, 27 : 보조 패턴, 28 : 주 패턴(세로방향), 29 : 보조 패턴(세로방향), 30 : 주 패턴(가로방향), 31 : 보조 패턴(가로방향), 32, 40 : 하프톤 필드부, 33, 34 :개구부, 41, 42 : 개구부, 43 : 레지스트, 44, 45 : 홀, 46 : 이상 전사 패턴, 50 : 기판, 51, 51A, 52, 52A : 레지스트 패턴, 101, 102 : 설계 패턴, 103, 104 : 마스크 패턴, 105, 106 : 메인부, 107, 108 : 돌출부, 109, 110 : 인너 세리프부 (오목부), 111, 112 : 세리프부(볼록부), 113, 114 : 마스크 패턴, 113A , 114A : 코너부, 115A, 115B : 메인부, 116A , 116B : 돌출부, 117A, 117B : 인너 세리프부, 118A, 118B : 세리프부, 120 : 웨이퍼, 121 : 절연층, 121A : 절연막, 122 : 도전층, 122A : 배선 패턴, 123 : 레지스트막, 123A : 레지스트 패턴.
[발명을 실시하기 위한 최선의 형태]
이하에, 본 발명에 근거하는 반도체장치의 제조방법 및 마스크 패턴 데이터 작성방법의 실시예에 대해서, 도 1부터 도 21을 사용하여 설명한다.
(실시예 1)
도 1은, 본 발명의 실시예 1에 따른 반도체장치를 도시하는 상면도이다.
본 실시예에 따른 반도체장치는, 비휘발성 반도체 기억장치의 일 예인 플래시 메모리이다. 또한, 본 실시예에 있어서는, 본 발명의 적용예로서 상기 플래시 메모리에 관한 설명을 행하지만, 본원 발명의 적용 범위는 플래시 메모리에 한정되는 것은 아니며, 임의의 반도체장치에 적용가능하다.
도 1을 참조하여, 플래시 메모리(반도체장치)는, 메모리매트부(10)와 주변 회로부(11)를 구비한다.
도 2는, 메모리매트부(10)의 게이트 배선 패턴의 일 예를 도시하는 도면이다.
도 2를 참조하여, 게이트 배선 패턴은, 메모리 셀 위에 형성된 라인 앤드 스페이스 패턴(13)(1ine-and-space pattern)과 콘택 패드(contact pad)에 접속되는 인출 선부(12)를 포함한다.
라인 앤드 스페이스 패턴(13)은, 플래시 메모리 중에서 가장 밀도가 높은 미세 패턴이다. 또한, 라인 앤드 스페이스 패턴(13)의 칩 면적 전체에 차지하는 비 율은 약 50％이상이므로, 라인 앤드 스페이스 패턴(13)의 피치를 좁힘으로써, 효율적으로 칩 면적을 축소하는 효과(칩 슈링크(chip shrink)효과)를 얻을 수 있다.
따라서, 라인 앤드 스페이스 패턴(13)의 연장방향에 대하여 평행한 방향으로 편광하는 직선 편광광(라인 앤드 스페이스 패턴(13)에 대하여 S편광광이 되는 직선 편광광)을 사용해서 노광 공정이 행해진다. 이에 따라 라인 앤드 스페이스 패턴(13)의 해상도를 높이고, 라인 앤드 스페이스 패턴(13)의 피치를 좁힐 수 있다.
상기 직선편광은, 직선편광조명을 사용함으로써 얻어진다. 도 15는, 본 실시예에 따른 반도체장치의 제조방법을 실현하는 직선편광조명을 포함한 반도체 제조장치의 일 예를 도시하는 도면이다.
도 15를 참조하여, 광원(1)의 배면에는 미러(2)가 구비된다. 광원(1)로부터 발생한 빛은 플라이 아이 렌즈(3)(fly-eye lens)를 통과함으로써 균일화되고, 편광판(4)을 통과함으로써 소정의 방향으로 편광하는 직선 편광광이 된다. 본 실시예에 있어서는, 웨이퍼(9)상의 미세 패턴(6)(예를 들면 라인 앤드 스페이스 패턴(13) 등) 및 상기 패턴(6)을 형성하기 위한 마스크 패턴(5)의 연장방향을 따라 편광하는 직선 편광광(S편광광)이 발생한다.
편광판(4)으로부터의 직선 편광광은, 포토마스크(7)에 이른다. 포토마스크(7)위에는, 상기한 마스크 패턴(5)이 형성되어 있다. 포토마스크(7)를 통과한 직선 편광광은, 대물 렌즈(8)(투영 렌즈)를 통해 웨이퍼(9)위에 이른다. 이 결과, 마스크 패턴(5)은 웨이퍼(9)위에 형성된 레지스트막 위에 전사 되게 된다.
도 15에 도시하는 노광장치에 있어서는, 노광 파장을 193nm, 렌즈NA를 0.92 로 하여, 대기중 노광을 행하고 있다. 다만, 이러한 조건은 일 예이며, 렌즈의 NA를 향상시키거나, 액침기술을 사용하거나, 또는 피치가 좁은 패턴(6)의 형성을 가능하게 하는 것은 물론이다. 예를 들면, F2엑시머 레이저(excimer laser)를 사용하여 노광 파장을 157nm으로 할 수 있다. 또한, 광원(1)이 엑시머 레이저인 경우에는, 거기서 나오는 빛은 이미 직선 편광광이 된다. 이 경우, 편광면을 90°회전하여 S편광과 P편광과의 전환을 행하기 위해서는, λ/4판을 사용하면 된다.
웨이퍼 위에 배선 패턴을 형성하는 일반적인 공정에 대해서, 도 18 ∼ 도 21을 사용하여 설명한다.
도 18에 나타나 있는 바와 같이 절연층(121) 및 도전층(122)이 형성된 웨이퍼(120)위에 레지스트막(123)을 형성한다(도 21중 스텝130).
다음에 마스크 패턴을 사용하여 노광을 행한다(도 21중 스텝131). 그 후에 현상 처리를 행함으로써, 도 19에 나타나 있는 바와 같이 마스크 패턴에 대응한 레지스트 패턴(123A)이 형성된다.
또한, 레지스트 패턴(123A)을 마스크로서, 에칭을 행함으로써, 도 20에 나타나 있는 바와 같이 웨이퍼(120)위에 절연막(121A)을 통해 배선 패턴(122A)이 형성된다. 그 후에 레지스트 패턴(123A)을 제거한다(이상, 도 21중 스텝132).
다음에 전술한 노광 공정에 있어서 사용하는 포토마스크의 마스크 패턴 데이터의 작성방법에 관하여 설명한다.
일반적으로, 마스크 패턴 형성시에는, 상기 마스크 패턴의 웨이퍼 전사시의 변형량(패턴 변형량)을 미리 예상하여, 그 변형을 보정한 마스크 패턴을 형성해 두 는 방법(OPC : Optical Proximity Correction)이 이용된다. 이때 보정되는 치수를, 치수 보정량이라고 한다.
노광광으로서 무편광(랜덤 편광)광을 사용할 경우, 세로방향과 가로방향 사이에서 치수 보정량에 차이는 두지 않는다. 그러나, 노광광으로서 직선편광을 사용할 경우, 형성되는 패턴의 해상도는 세로방향과 가로방향이 다르기 때문에, 동일 치수의 마스크 패턴에 따라서 형성되는 패턴의 치수는, 세로방향과 가로방향이 다르다는 문제가 생긴다.
이에 대하여 본 실시예에 따른 마스크 패턴 데이터 작성방법에 있어서는, 노광에 이용하는 직선 편광광의 편광 방향에 평행한 세로방향(제1방향)과, 세로방향에 대하여 직교하는 가로방향(제2방향)에 있어서 서로 치수 보정량을 다르게 하고 있다.
이에 따라 노광광의 편광 방향에 상관없이 안정된 형상의 패턴을 얻을 수 있다.
도 16은, 본 실시예에 따른 마스크 패턴 데이터 작성방법의 순서를 도시한다.
도 16을 참조하여, 웨이퍼 위에 형성되는 패턴에 관한 데이터(설계 패턴 데이터)와, 노광에 사용하는 직선 편광광의 편광 방향에 관한 데이터(편광 방향 데이터)와, 그 밖의 노광 조건(개구수(NA), 조명의 코히렌스(coherence)(σ））와, 레지스트에 관한 정보(레지스트 및 현상 파라미터)가 입력된다(도 16중 스텝61).
다음에 설계 패턴 데이터와 편광 방향 데이터와 노광 조건으로부터 광학상이 계산된다(도 16중 스텝62). 여기에서, 편광 방향과 개개의 설계 패턴의 방향과의 관계가 참조된다.
산출된 광학상과 전술한 레지스트(및 현상)파라미터로부터, 전사상이 계산된다 (도 16중 스텝63).
상기 전사상으로부터, 포토마스크 위에 형성되는 마스크 패턴 데이터를 얻을 수 있다(도 16중 스텝64). 그리고, 산출된 마스크 패턴 데이터가 출력된다(도 16중 스텝65).
도 17은, 도 16에 도시하는 마스크 패턴 데이터 작성방법의 순서의 변형예를 도시하는 도면이다.
도 17을 참조하여, 이 변형예에 있어서는, 입력된 설계 패턴 데이터에 있어서의 가장 미세한 패턴(미세밀집 패턴)을 자동으로 추출하고(도 17중 스텝61A), 그 추출 결과에 의거하여 노광에 사용하는 직선 편광광의 편광 방향을 규정한다(도 17중 스텝61B). 이 결과, 전술한 편광 방향 데이터는 자동으로 얻어지므로, 상기 데이터를 입력할 필요는 없다.
여기에서, 직선 편광광의 편광 방향은, 미세밀집 패턴의 연장방향에 평행한 방향으로서 규정된다. 이에 따라 설계 패턴에 있어서의 가장 미세한 패턴을, 상기 패턴에 대하여 S편광광이 되는 직선 편광광을 사용하여 패터닝할 수 있다. 이 결과, 미세밀집 패턴의 해상도를 향상시키고, 칩 면적을 효과적으로 축소할 수 있다.
또한, 전술한 마스크 패턴 데이터 작성방법에 있어서의 각 스텝61-65를 실현하는 EDA(Electronic Design Automation)프로그램을 작성하는 것을 생각할 수 있 다.
다음에 전술한마스크 패턴 데이터 작성방법에 의해 얻어지는 마스크 패턴과 그 효과에 관하여 설명한다.
도 3a, 도 3b는, 전술한 플래시 메모리(반도체장치)의 주변 회로부(11)에 있어서의 게이트 배선 패턴의 일 예를 도시하는 도면이다. 또한, 도 3a, 도 3b에 도시하는 배선 패턴의 형상은 동일하며, 도 3a에 도시하는 배선 패턴을 90°회전시키면, 도 3b에 도시하는 배선 패턴을 얻을 수 있다.
도 3a, 도 3b를 참조하여, 주변 회로부(11)에 있어서의 배선 패턴(14, 15)은, 전술한 메모리매트부(10)에 있어서의 라인 앤드 스페이스 패턴(13)에 비해, 패턴간의 피치가 크다. 구체적으로는, 예를 들면, 라인 앤드 스페이스 패턴(13)의 패턴 폭이 60nm정도, 패턴 피치가 120nm정도인 데 반해, 배선 패턴(14, 15)의 패턴 피치는, 가장 좁은 곳에서도 240nm정도이다.
배선 패턴(14)(제1패턴)은 세로방향(제1방향)으로 연장하고, 배선 패턴(15)(제2패턴)은 가로방향(제2방향)으로 연장하고 있다. 배선 패턴(14, 15)의 폭(WO)은, 서로 같다.
라인 앤드 스페이스 패턴(13) 및 배선 패턴(14, 15)은, 동일한 직선 편광광에 의한 동일한 노광 공정을 거쳐 형성된다. 여기에서, 노광에 이용되는 직선 편광광의 편광 방향은, 라인 앤드 스페이스 패턴(13)의 연장방향과 평행하게 되도록 규정된다. 결과적으로, 편광 방향은 배선 패턴(14)의 연장방향(도 3a, 도 3b중 상하방향)과 평행하게 된다. 즉, 상기 직선 편광광은, 배선 패턴(14)에 대해서는 S 편광(TE(Transverse Electric)파)광이 되고, 배선 패턴(15)에 대해서는 P편광(T M(Transverse Magnetic)파)광이 된다.
전술한 바와 같이, P편광광에 의해 전사된 패턴보다도, S편광광에 의해 전사된 패턴쪽이 해상도가 높다. 따라서, 동일형상의 마스크 패턴을 사용하여 배선 패턴(14, 15)을 형성했을 경우, 그 치수에 3nm정도의 차이가 생긴다.
도 4a, 도 4b는, 도 3a, 도 3b에 도시하는 배선 패턴(14, 15)을 형성하기 위한 마스크 패턴(16, 17)을 도시하는 도면이다.
도 4a, 도 4b를 참조하여, S편광광에 의해 형성되는 배선 패턴(14)에 대응하는 마스크 패턴(16)(제1마스크 패턴)의 폭(W1)을, P편광광에 의해 형성되는 배선 패턴(15)에 대응하는 마스크 패턴(17)(제2마스크 패턴)의 폭(W2)보다도 크게 하고 있다. 또한, 도 4a에 있어서, 마스크 패턴(17)과 같은 형상의 패턴이, 마스크 패턴(18)으로서 마스크 패턴(16)내에 파선으로 그려지고 있다. 도 4a에 있어서의 마스크 패턴(16, 18)의 가로방향의 치수차이는 16nm이다. 또한 도 4a에 있어서, 마스크 패턴(16, 18)에 세로방향의 치수차이는 없다.
전술한 바와 같이, S편광광에 의해 형성되는 배선 패턴(14)은, P편광광에 의해 형성되는 배선 패턴(15)보다도 높은 해상도를 가지기 때문에, 배선 패턴(14, 15)의 형성에 있어서 같은 형상의 마스크 패턴을 사용했을 경우, 배선 패턴(14)의 폭은 배선 패턴(15)의 폭보다도 작아진다. 이에 대하여 마스크 패턴에 대해서 상기 치수 보정을 행함으로써, 배선 패턴(14)의 폭을 크게 할 수 있고, 결과적으로, 웨이퍼 위에 형성되는 배선 패턴(14, 15)의 배선 폭(WO)을 서로 같게 할 수 있다.
또한, 배선 패턴(14, 15)의 배선 피치는, 라인 앤드 스페이스 패턴(13)의 배선 피치에 비해 크기 때문에, P편광광에 의해 형성되는 배선 패턴(15)에 관해서도 충분히 해상 된다. 또한 배선 패턴(14)은 S편광광에 의해 형성되고, 초점심도(D OF:Depth Of Focus)등에 비교적 여유가 있기 때문에, 마스크 패턴(16)의 폭을 마스크 패턴(17)의 폭보다도 크게 해도, 배선 패턴(14)은 충분히 해상 된다.
이와 같이, 배선 패턴의 연장방향과 편광 방향과의 관계에 따라 마스크 패턴의 치수 보정량을 변화시킴으로써, 메모리매트부에 있어서 미세 피치의 게이트 배선 패턴을 형성하면서, 주변 회로부의 세로방향(제1방향)과 가로방향(제2방향)에서 치수차이가 없는, 설계에 충실한 게이트 패턴의 형성이 가능하게 되었다.
상기와 같은 사상으로 치수 보정을 실시한 마스크 패턴의 다른 예에 관하여 설명한다.
도 5a, 도 5b는, 전술한 플래시 메모리의 주변 회로부에 있어서의 밀집 패턴을 형성하기 위한 마스크 패턴(19, 20)을 도시하는 도면이다.
도 5a, 도 5b를 참조하여, S편광광에 의해 형성되는 배선 패턴에 대응하는 마스크 패턴(19)(제1마스크 패턴)의 폭(W1)을, P편광광에 의해 형성되는 배선 패턴에 대응하는 마스크 패턴(20)(제2마스크 패턴)의 폭(W2)보다도 크게 하고 있다. 또한, 도 5a에 있어서, 마스크 패턴(20)과 같은 형상의 패턴이, 마스크 패턴(21)으로서 마스크 패턴(19)내에 파선으로 그려지고 있다.
이와 같이, 세로방향과 가로방향에서 마스크 패턴의 치수 보정량을 다르게 하는 것으로 주변 회로부에 있어서의 밀집 패턴에 있어서도 가로 세로 차이가 없 는, 설계에 충실한 패턴 형성을 행할 수 있었다.
도 6a, 도 6b, 도 6c, 도 6d는, 전술한 플래시 메모리의 주변 회로부에 있어서의 고립 패턴을 형성하기 위한 마스크 패턴을 도시하는 도면이다. 또한, 도 6a, 도 6b는, 무편광광을 사용하여 고립 패턴을 형성할 때에 사용하는 마스크 패턴이며, 도 6c, 도 6d는, 직선 편광광을 사용하여 고립 패턴을 형성할 때에 사용하는 마스크 패턴을 도시한다.
도 6a, 도 6b를 참조하여, 각각 세로방향(제1방향)과 가로방향(제2방향)으로 연장하는 L형의 설계 패턴(101, 102)(파선)은, 동일한 형상을 가진다. 설계 패턴(101, 102)을 형성하기 위한 마스크 패턴(103, 104)은, 메인(main)부(105, 106)와 돌출부(107, 108)와, 코너(corner)부의 내측에 인너 세리프(inner serif)부(109, 110)(제1과 제2오목부)와, 코너부의 외측에 세리프(serif)부(111, 112)(제1과 제2 볼록부)를 가진다. 여기에서, 설계 패턴(101, 102)은, 무편광광을 사용한 노광 공정을 거쳐 형성되므로, 설계 패턴(101, 102)을 형성하기 위한 마스크 패턴(103, 104)의 형상은 동일하다.
도 6c, 도 6d를 참조하여, S편광광에 의해 형성되는 배선 패턴에 대응하는 마스크 패턴(114)(제1마스크 패턴)의 폭(W1)을, P편광광에 의해 형성되는 배선 패턴에 대응하는 마스크 패턴(113)(제2마스크 패턴)의 폭(W2)보다도 크게 하고 있다. 또한, 도 6d에 있어서, 마스크 패턴(113)과 같은 형상의 패턴이, 마스크 패턴(114)내에 파선으로 그려지고 있다.
도 6c, 도 6d에 나타나 있는 바와 같이 가로방향으로 연장하는 마스크 패 턴(113)과 세로방향으로 연장하는 마스크 패턴(114)은, 메인부(115A, 115B)의 선폭, 돌출부(116A, 116B)의 돌출량, 인너 세리프부(117A, 117B)(제1과 제2오목부)의 형상 및 세리프부(118A, 118B)(제1과 제2볼록부)의 형상이 서로 다르다. 이에 따라 세로방향과 가로방향에서 같은 형상을 가지는 설계 패턴이 형성된다.
이와 같이, 세로방향과 가로방향에서 마스크 패턴의 치수 보정량을 다르게 하는 것으로, 고립 패턴에 있어서도 가로 세로의 차이가 없는, 설계에 충실한 패턴형성을 행할 수 있었다. 한편, 치수 보정량에 차이를 두지 않고 직선 편광광을 사용해서 노광한 경우에는, 가로 세로에서 3nm정도의 치수차이가 생겼다.
도 7a, 도 7b는, 전술한 플래시 메모리의 주변 회로부에 있어서의 맞댄 패턴을 형성하기 위한 마스크 패턴을 도시하는 도면이다.
도 7a, 도 7b를 참조하여, 가로방향(제2방향)의 맞댄 패턴 형성용의 마스크 패턴은, 주 패턴(22)과 해머 헤드(23)(hammer head)를 가지고, 세로방향(제1방향)의 맞댄 패턴 형성용의 마스크 패턴은, 주 패턴(24)과 해머 헤드(25)를 가진다. 여기에서, S편광광에 의해 형성되는 배선 패턴에 대응하는 주 패턴(24)(제1마스크 패턴)의 폭(W1)을, P편광광에 의해 형성되는 배선 패턴에 대응하는 주 패턴(22)(제2마스크 패턴)의 폭(W2)보다도 크게 하고 있다. 또한, 주 패턴의 폭과 마찬가지로, 해머 헤드(25)의 폭을 해머 헤드(23)의 폭보다도 크게 했다. 또한, 해머 헤드(25)(제1마스크 패턴)의 두께를 두껍게 하여, 그 간격(W3)을 해머 헤드(23)(제2마스크 패턴)의 간격(W4)보다도 작게 하고 있다.
이와 같이, 세로방향과 가로방향에서 마스크 패턴의 치수 보정량을 다르게 하는 것으로, 주변 회로부에 있어서의 맞댄 패턴에 있어서도 가로 세로의 차이가 없는, 설계에 충실한 맞댄 간격이 작은 패턴형성을 행할 수 있었다.
본 실시예에 따른 반도체장치의 제조방법에 대해서 요약하면, 이하와 같이 된다.
본 실시예에 따른 반도체장치의 제조방법은, 하나의 국면에서는, 세로방향(제1방향)으로 연장하는 제1패턴(예를 들면 도 3중 배선 패턴(14)등)과, 제1패턴과 동일 형상을 가지고, 세로방향과 직교하는 가로방향(제2방향)으로 연장하는 제2패턴(예를 들면 도 3중 배선 패턴(15)등)을 가지는 반도체장치의 제조방법으로서, 직선편광조명을 사용하여, 제1패턴 형성용의 제1마스크 패턴(예를 들면 도 4중 마스크 패턴(16)등)과 제2패턴 형성용의 제2마스크 패턴(예를 들면 도 4중 마스크 패턴(17)등)을 포함하는 마스크 패턴에 따라 노광을 행하는 공정과, 노광후에 마스크 패턴에 따른 형상의 제1과 제2패턴(예를 들면 도 3중 배선 패턴(14, 15)등)을 형성하는 공정을 구비하고, 제1과 제2마스크 패턴(예를 들면 도 4중 마스크 패턴(16, 17)등)의 형상을 서로 다르게 하고 있다. 별도의 관점에서는, 마스크 패턴의 치수 보정량을 세로방향과 가로방향에서 서로 다르게 한다고 할 수 있다.
또한 다른 국면에서는, 상기 제1과 제2패턴이 동일 폭을 가지는 데 반해, 제1과 제2마스크 패턴은 다른 폭을 가진다.
여기에서, 직선편광의 편광 방향이 세로방향일 경우에, 세로방향으로 연장하는 마스크 패턴(제1마스크 패턴)의 폭을, 가로방향으로 연장하는 마스크 패턴(제2마스크 패턴)의 폭보다도 넓게 하고 있다.
제1과 제2패턴의 일 예로서, L형 형상을 가지는 설계 패턴(101, 102)(제1과 제2패턴)을 생각할 수 있다. 설계 패턴(101, 102)에 대응하는 마스크 패턴(113, 114)은, 코너부(113A, 114A)를 가진다. 코너부(113A, 114A)의 내측에는 인너 세리프부(117A, 117B)(제1과 제2오목부)가 설치되고, 코너부의 외측에 세리프부(118A, 118B)(제1과 제2볼록부)가 설치된다. 세로방향(제1방향)으로 연장하는 마스크 패턴(113)과, 가로방향(제2방향)으로 연장하는 마스크 패턴(114) 사이에서, 인너 세리프부(117A, 117B) 및 세리프부(118A, 118B)의 형상이 서로 다르다.
제1과 제2패턴은, 예를 들면 게이트 배선 패턴이어도 되고, 밀집 패턴이어도 되고, 고립 패턴이어도 되며, 또한 맞댄 패턴이라도 된다.
본 실시예에 따른 반도체장치는, 메모리 셀(메모리 셀)부와 주변 회로부를 가진다. 전술한 사상은, 메모리 셀부에 있어서 실현되어도 좋고, 주변 회로부에 있어서 실현되어도 좋다.
본 실시예에 있어서는, 전술한 사상에 의해, 세로/가로방향 사이의 치수차이가 억제된, 설계에 충실한 패턴형성을 행할 수 있다.
(실시예 2)
도 8a, 도 8b는, 실시예 2에 따른 플래시 메모리(반도체장치)에 있어서의 배선 패턴을 형성하기 위한 마스크 패턴을 도시하는 도면이다.
도 8a, 도 8b를 참조하여, S편광광에 의해 형성되는 배선 패턴에 대응하는 세로방향의 주 패턴(26)(제1주 패턴)의 폭과, P편광광에 의해 형성되는 배선 패턴에 대응하는 가로방향의 주 패턴(26A)(제2주 패턴)의 폭은 동일(W1)하다. 단, 가 로방향의 주 패턴(26A)의 양측에는, 그 자체는 해상하지 않는 보조 패턴(27)(더미 패턴)이 설치된다.
구체적으로는, 주 패턴(26, 26A)의 폭(W1)을 마크스 상에서 240nm(웨이퍼 환산으로 60nm)으로 했다. 보조 패턴(27)이 없을 경우에는, 주 패턴(26, 26A)을 따라 형성되는 세로방향의 배선 패턴과 가로방향의 배선 패턴에서 2nm정도의 치수차이가 생겼다. 한편, 마스크 위에 보조 패턴(27)을 배치한 경우에는, 세로/가로 패턴 사이에서 치수차이나 형상차이도 없는 배선 패턴을 형성할 수 있었다. 또한, 보조 패턴(27)의 선폭(b1)은 마스크 상에서 50nm정도이다.
도 9a, 도 9b는, 도 8a, 도 8b에 도시하는 마스크 패턴의 변형예를 도시하는 도면이다.
도 9a, 도 9b를 참조하여, S편광광에 의해 형성되는 배선 패턴에 대응하는 세로방향의 주 패턴(28)(제1주 패턴)의 폭과, P편광광에 의해 형성되는 배선 패턴에 대응하는 가로방향의 주 패턴(30)(제2주 패턴)의 폭은 동일(W1)하다. 또한, 세로방향의 주 패턴(28)의 양측에는, 그 자체는 해상 하지 않는 보조 패턴(29)이 설치되고, 가로방향의 주 패턴(26A)의 양측에는, 그 자체는 해상 하지 않는 보조 패턴(31)이 설치되어 있다.
구체적으로는, 주 패턴(28, 30)의 폭(W1)을 마크스 상에서 200nm(웨이퍼 환산으로 50nm)으로 했다. 또한 보조 패턴(29)의 선폭(b2)은 마크스 상에서 35nm정도로 하고, 보조 패턴(31)의 선폭(b3)은 마크스 상에서 60nm정도로 했다. 보조 패턴(29, 31)과 주 패턴(28, 30)과의 간격은, 세로방향과 가로방향에서 동일하게 했 다. 이에 따라 세로/가로 패턴 사이에서 치수차이나 형상차이도 없는 배선 패턴을 형성할 수 있었다.
본 실시예에 따른 반도체장치의 제조방법에 대해서 요약하면, 이하와 같이 된다.
본 실시예에 따른 반도체장치의 제조방법은, 세로방향(제1방향)으로 연장하는 배선 패턴(제1패턴)과, 제1패턴과 동일 폭을 가지고, 세로방향과 직교하는 가로방향(제2방향)으로 연장하는 배선 패턴(제2패턴)을 가지는 반도체장치의 제조방법으로서, 직선 편광광에 의해 마스크 상에 형성된 마스크 패턴을 웨이퍼 위에 형성된 레지스트막 위에 전사하는 공정과, 레지스트막을 패터닝하는 공정과, 패터닝 된 레지스트막을 사용하여 패턴을 형성하는 공정을 구비하고, 직선 편광광의 편광 방향은 상기의 세로방향(제1방향)과 평행하며, 제2패턴을 형성하기 위한 마스크 패턴으로서, 제2패턴에 대응하는 주 패턴(26A)과, 주 패턴(26A)의 양측에 상기 주 패턴(26A)보다도 폭이 작은(b1 <W1)보조 패턴(27)을 설치하고 있다.
주 패턴(26A)의 양측에 보조 패턴(27)을 설치함으로써, 주 패턴(26A)에 의해 형성되고, 가로방향(P편광 방향)으로 연장하는 제2패턴의 폭을 억제할 수 있다. 결과적으로, 제2패턴의 폭을 세로방향(S편광 방향)으로 연장하는 제1패턴의 폭과 맞출 수 있어, 가로, 세로 방향 간의 치수차이가 억제된, 설계에 충실한 패턴형성을 행할 수 있다.
또한 세로방향(S편광 방향)으로 연장하는 주 패턴(28)(제1주 패턴)의 양측에 보조 패턴(29)(제1보조 패턴)을 설치하고, 가로방향(P편광 방향)으로 연장하는 주 패턴(30)(제2주 패턴)의 양측에 보조 패턴(31)(제2보조 패턴)을 설치하며, 보조 패턴(31)의 폭(b3)을 보조 패턴(29)의 폭(b2)보다도 크게 하는 것이라도, 상기와 같은 효과를 도시한다.
또한, 본 실시예에 있어서, 실시예 1과 같은 사항에 대해서는, 상세한 설명은 반복하지 않는다.
(실시예 3)
도 10a, 도 10b는, 웨이퍼 위에 홀 패턴을 형성하기 위한 마스크 패턴을 도시하는 상면도이다.
도 10a는 일반적인 마스크 패턴을 도시한다. 도 10a에 있어서, 마스크 패턴은 하프 톤 필드(half tone field)부(32)(하프톤 영역)와 개구부(33)를 가진다. 개구부(33)는, 정방형의 형상을 가진다. 이 마스크 패턴에 무편광광을 조사하는 것으로, 원형의 홀 패턴(hole pattern)이 형성된다.
이에 대하여 도 10b는, 본 실시예에 따른 반도체장치의 제조방법에 있어서 사용하는 마스크 패턴 레이아웃을 도시한다. 도 10b에 있어서, 마스크 패턴은 하프톤 필드부(32)(하프톤 영역)와 개구부(34)를 가진다. 개구부(34)는, 세로방향(제1방향)의 개구폭(W2)이 가로방향(제2방향)의 개구폭(W1)보다도 넓은 장방형의 형상을 가진다. 이 마스크 패턴에 세로방향으로 편광하는 편광광을 조사하는 것으로, 원형의 홀 패턴이 형성된다. 또한, 도 10b에 있어서, 장방형의 가로 세로비는 1.6정도이지만, 이 값은 1.2이상 2이하 정도의 범위에서 변경이 가능하다. 가로 세로비를 이 범위 내에 설정함으로써, 후술하는 이상 전사를 방지하는 효과를 충분 히 확보하면서, 형성되는 홀 패턴이 타원형상이 되는 것을 방지할 수 있다. 또한, 하프톤 필드부(32)를 투과하는 빛은 개구부(34)를 투과하는 빛에 비해, 위상이 π만큼 벗어나도록 조정되고 있다.
도 11a, 도 11b는, 도 10a, 도 10b에 도시하는 마스크 패턴 복수배치한 상태를 도시하는 도면이다. 도 11a에 있어서는, 하프톤 필드부(40)에 정방형의 형상을 가지는 개구부(41)가 배치되고, 도 11b에 있어서는, 하프톤 필드부(40)에 장방형의 형상을 가지는 개구부(42)가 배치된다.
그러나, 전술한 실시예 1에 있어서는, 노광에 사용하는 직선 편광광이 S편광조명이 되는 방향(제1방향)의 마스크 패턴의 선폭을, 상기 직선 편광광이 P편광조명이 되는 방향(제2방향)의 마스크 패턴의 선폭보다도 크게 함으로써, 세로/가로방향 사이에서 치수차이가 없는 패턴을 형성했지만, 본 실시예에 있어서는, 세로방향(제1방향)의 개구폭을 가로방향(제2방향)의 개구폭보다도 크게 하는, 즉, 노광에 사용하는 직선 편광광이 S편광조명이 되는 방향(제1방향)의 하프톤 필드부의 폭을, 상기 직선 편광광이 P편광조명이 되는 방향(제2방향)의 하프톤 필드부의 폭보다도 작게 함으로써, 원형의 홀 패턴을 형성하고 있다. 이와 같이, 본 실시예에 따른 마스크 패턴은, 전술한 실시예 1과 다른 특징부분을 가진다.
상기한 바와 같이, 본 실시예에 있어서, 실시예 1과 반대의 치수 보정을 행한 것은, 하프톤 노광에 있어서 해상도 향상의 저해 요인이 되고 있는 서브 피크(sub peak) 이상 전사를 방지하기 위함이다. 서브 피크는 개구부로부터의 빛 회절에 의해 개구의 주변에 생기는 광 강도가 강한 스폿을 말하며, 주변의 개구로부 터의 회절광과 간섭함으로써 그 스폿 강도가 보다 강해져, 이상 전사상이 되어 나타나는 현상을 말한다.
도 12a, 도 12b는, 도 11a, 도 11b에 도시하는 마스크 패턴을 사용하여 형성한 웨이퍼상의 패턴을 도시하는 도면이다. 또한, 도 12a는, 도 11a에 도시하는 마스크 패턴에 무편광광을 조사하는 것으로 형성된 패턴을 도시하는 도면이고, 도 12b는, 도 11b에 도시하는 마스크 패턴에 세로방향(제1방향)으로 편광하는 직선 편광광을 조사함으로써 형성된 패턴을 도시한 도면이다.
도 12a, 도 12b를 참조하여, 레지스트(43)위에 홀(44, 45)이 형성된다. 도 12a에 있어서는, 홀(44) 사이에, 서브 피크에 의한 이상 전사 패턴(46)이 형성되고 있다. 한편, 도 12b에 있어서는, 서브 피크에 의한 이상 전사는 관찰되지 않는다. 도 12b에 있어서는, 노광광으로서 직선편광을 사용하고, 또한, 그 편광 방향의 개구폭을 상대적으로 크게 하는 것으로 노광 효율을 개선하고, 개구부와 필드부와의 상대적인 노광비를 작게 하기 위함이다.
또한, 본 실시예에 있어서는, 하프톤 필드부의 투과율을 6％정도로 설정했지만, 이 투과율을 보다 높게 하는 것으로, 서브 피크에 의한 이상 전사를 방지하는 효과를 더욱 높일 수 있다. 구체적으로는, 상기 투과율은, 2％이상 25％이하 정도의 범위에서 변경가능하다.
본 실시예에 따른 반도체장치의 제조방법에 대해서 요약하면 아래와 같이 된다.
본 실시예에 따른 반도체장치의 제조방법은, 홀(45)(홀 패턴)을 가지는 반도 체장치의 제조방법이며, 직선 편광광에 의해 마스크 위에 형성된 개구부(42)를 포함하는 마스크 패턴을 웨이퍼 위에 형성된 레지스트(43)위에 전사하는 공정과, 레지스트(43)를 패터닝하는 공정과, 패터닝 된 레지스트(43)를 사용하여 패턴을 형성하는 공정을 구비하고, 홀(45)을 형성하기 위한 개구부(42)에 있어서, 직선 편광광의 편광 방향에 평행한 세로방향(제1방향)의 개구폭(W2)을 세로방향에 직교하는 가로방향(제2방향)의 개구폭(W1)보다도 넓게 하고 있다.
이에 따라 레지스트 위에 서브 피크에 의한 이상 전사 패턴이 형성되는 것을 억제할 수 있다.
또한, 본 실시예에 있어서, 실시예 1, 2와 같은 사항에 대해서는, 상세한 설명은 반복하지 않는다.
(실시예 4)
도 13a ∼ 도 13d는, 실시예 4에 따른 반도체장치의 제조방법에 있어서의, 기판(50)위에 형성된 레지스트 패턴(51, 52, 51A, 52A)을 도시하는 단면도이다. 또한 도 14a, 도 14b는, 상기 레지스트 패턴을 도시하는 상면도이다. 도 13a, 도 13c는, 도 14a중 A-A단면을 나타내고, 도 13b, 도 13d는, 도 14b중 B-B단면을 도시한다.
도 13a ∼도 13d, 도 14a, 도 14b에 도시하는 레지스트 패턴은, 패턴 폭이 70nm 정도의 라인 앤드 스페이스 패턴을 형성하기 위한 것이다. 이 레지스트 패턴은, 예를 들면, 노광 파장이 193nm, 개구수(NA)가 0.92의 노광 조건하에서 형성된다.
도 13a, 도 13b는, 직선 편광광을 사용하여 노광을 행했을 경우에 형성되는 레지스트 패턴(51, 52)을 도시한 도면이다. 또한, 직선 편광광의 편광 방향은, 도 14a, 도 14b중 상하방향이다. 즉, 도 13a에 도시하는 레지스트 패턴(51)은, S편광광에 의해 형성된 것이며, 도 13b에 도시하는 레지스트 패턴(52)는, P편광광에 의해 형성된 것이다.
도 13a, 도 13b를 참조하여, S편광광에 의해 형성된 레지스트 패턴(51)은, 끝이 가는 단면형상을 가진다. 한편, P편광광에 의해 형성된 레지스트 패턴(52)은 사각형 단면 현상을 갖는다.
도 13c, 도 13d는, 세로방향(제1방향)으로 편광하는 직선 편광광(제1직선 편광광)에 가로방향(제2방향)으로 편광하는 다른 직선 편광광(제2직선 편광광)을 조합한 편광광을 사용하여 노광을 행했을 경우에 형성되는 레지스트 패턴(51A, 52A)을 도시한 도면이다. 또한, 제1직선 편광광의 편광 방향은, 도 14a, 도 14b중 상하방향이며, 제2직선 편광광의 편광 방향은, 도 14a, 도 14b중 좌우 방향이다. 또한 제2직선 편광광의 진폭은, 제1직선 편광광의 진폭의 5％정도이다.
도 13c를 참조하여, S편광광과 P편광광을 조합한 편광광에 의해 노광하는 것으로, 레지스트 패턴(51A)의 형상을 사각형상으로 할 수 있었다. 여기에서, 레지스트 패턴(51A)의 해상도로서는, 레지스트 패턴(51)과 거의 같은 정도의 해상도를 확보할 수 있다. 또한, 레지스트 패턴(52A)의 형상은, 레지스트 패턴(52)의 형상과 같은 형상이 된다. 이 결과, 세로/가로의 레지스트 패턴(레지스트 패턴(51A, 52A))의 치수차이, 형상차이를 작게 할 수 있다.
여기에서, 제1과 제2의 직선 편광광의 조합의 방법으로서는, 그것들을 합성한 타원 편광광을 조사하는 방법과, 제1과 제2직선 편광광을 각각 조사하는 방법을 생각할 수 있다. 즉, 제1직선 편광광과 제2직선 편광광과의 조합은, 제1과 제2직선 편광광을 합성하여 타원 편광광으로 하는 것과, 제1과 제2직선 편광광을 따로 따로 조사하는 것을 포함하는 개념이다. 전자는 노광이 1회로 완료되므로, 스루풋이 향상된다는 이점을 가지고, 후자는 노광 광학계를 간편한 장치로 구성할 수 있기 때문에, 편광비율(제1과 제2직선 편광광의 진폭의 비율)의 제어가 용이하게 된다는 이점을 가진다.
또한 본 실시예에 있어서는, 제2직선 편광광의 진폭을 제1직선 편광광의 진폭의 5％정도로 했지만, 이 값은 2％이상 20％이하 정도(더 바람직하게는, 3％이상 10％이하 정도)의 범위에서 변경가능하다. 제1과 제2직선 편광광의 진폭의 비율을 이 범위 내로 설정함으로써, 레지스트 패턴의 해상도를 충분히 확보하면서, S편광광에 의해 전사 형성되는 레지스트 패턴의 단면이 가늘어지는 형상이 되는 것을 억제할 수 있다.
본 실시예에 따른 반도체장치의 제조방법에 대해서 요약하면, 이하와 같이 된다.
본 실시예에 따른 반도체장치의 제조방법은, 조명 장치와 마스크와 투영 렌즈를 사용하여, 조명 장치로부터의 조명광에 의해 마스크 위에 형성된 마스크 패턴을 웨이퍼 위에 형성된 레지스트막 위에 전사하는 공정을 구비하고, 조명광으로서 마스크 패턴이 연장 방향에 평행한 세로방향(제1방향)으로 편광하는 S편광광(제1직 선 편광광)과, 세로방향에 직교하는 가로방향(제2방향)으로 편광하는 P편광광(제2직선 편광광)을 조합하여 이용하고 있다.
또한, 본 실시예에 있어서, 실시예 1∼ 실시예 3과 같은 사항에 대해서는, 상세한 설명은 반복하지 않는다.
이상, 본 발명의 실시예에 관하여 설명했지만, 전술한 각 실시예의 특징부분을 적절히 조합할 수 있는 것은 물론이다.
본 발명을 상세히 설명하여 도시했지만, 이것은 예시만을 위한 것으로, 한정은 되지 않으며, 발명의 정신과 범위는 청구범위에 의해서만 한정되는 것을 명백히 알 수 있을 것이다.
이상과 같이, 본 발명은, 반도체장치의 제조방법 및 마스크 패턴 데이터 작성방법에 적용된다.

Claims (17)

  1. 제1방향으로 연장하는 제1패턴(14)과, 상기 제1패턴(14)과 동일형상을 가지고, 상기 제1방향과 직교하는 제2방향으로 연장하는 제2패턴(15)을 가지는 반도체장치의 제조방법으로서,
    직선편광조명을 사용하여, 상기 제1패턴(14)형성용의 제1마스크 패턴(16)과 상기 제2패턴(15)형성용의 제2마스크 패턴(17)을 포함하는 마스크 패턴에 따라 노광을 행하는 공정과,
    상기 노광후에 상기 마스크 패턴에 따른 형상의 상기 제1과 제2 패턴(14, 15)을 형성하는 공정을 구비하고,
    상기 제1과 제2마스크 패턴(16, 17)의 형상을 서로 다르게 한 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1항에 있어서,
    상기 제1방향은, 상기 제1과 제2마스크 패턴(16, 17)을 통과하는 노광광의 편광 방향과 평행한 방향이며,
    상기 제1마스크 패턴(16)의 폭을 상기 제2마스크 패턴(17)의 폭보다도 넓게 한 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 1항에 있어서,
    상기 제1과 제2마스크 패턴(113, 114)은 제1과 제2코너부(113A, 114A)를 가지고,
    상기 제1과 제2코너부(113A, 114A)에 제1과 제2오목부(117A, 117B)가 설치되며,
    상기 제1과 제2오목부(117A, 117B)의 형상을 서로 다르게 한 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제 1항에 있어서,
    상기 제1과 제2마스크 패턴(113, 114)은 제1과 제2코너부(113A, 114A)를 가지고,
    상기 제1과 제2코너부(113A, 114A)에 제1과 제2볼록부(118A, 118B)가 설치되며,
    상기 제1과 제2볼록부(118A, 118B)의 형상을 서로 다르게 한 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제1방향으로 연장하는 제1패턴(14)과, 상기 제1패턴(14)과 동일 폭을 가지 고, 상기 제1방향과 직교하는 제2방향으로 연장하는 제2패턴(15)을 가지는 반도체장치의 제조방법으로서,
    직선편광조명을 사용하여, 상기 제1패턴(14)형성용의 제1마스크 패턴(16)과 상기 제2패턴(15)형성용의 제2마스크 패턴(17)을 포함하는 마스크 패턴에 따라 노광을 행하는 공정과,
    상기 노광후에 상기 마스크 패턴에 따른 형상의 상기 제1과 제2패턴(14, 15)을 형성하는 공정을 구비하고,
    상기 제1과 제2마스크 패턴(16, 17)의 폭을 서로 다르게 한 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제 5항에 있어서,
    상기 제1방향은, 상기 제1과 제2마스크 패턴(16, 17)을 통과하는 노광광의 편광 방향과 평행한 방향이며,
    상기 제1마스크 패턴(16)의 폭을 상기 제2마스크 패턴(17)의 폭보다도 넓게 한 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제 5항에 있어서,
    상기 제1과 제2마스크 패턴(113, 114)은 제1과 제2코너부(113A, 114A)를 가 지고,
    상기 제1과 제2코너부(113A, 114A)에 제1과 제2오목부(117A, 117B)가 설치되며,
    상기 제1과 제2오목부(117A, 117B)의 형상을 서로 다르게 한 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제 5항에 있어서,
    상기 제1과 제2마스크 패턴(113, 114)은 제1과 제2코너부(113A, 114A)를 가지고,
    상기 제1과 제2코너부(113A, 114A)에 제1과 제2볼록부(118A, 118B)가 설치되며,
    상기 제1과 제2볼록부(118A, 118B)의 형상을 서로 다르게 한 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제1방향으로 연장하는 제1고립 패턴(101)과, 상기 제1고립 패턴(101)과 동일형상을 가지고, 상기 제1방향과 직교하는 제2방향으로 연장하는 제2고립 패턴(102)을 가지는 반도체장치의 제조방법으로서,
    직선편광조명을 사용하여, 상기 제1고립 패턴(101)형성용의 제1마스크 패턴 (113)과 상기 제2고립 패턴(102)형성용의 제2마스크 패턴(114)을 포함하는 마스크 패턴에 따라 노광을 행하는 공정과,
    상기 노광후에 상기 마스크 패턴을 따른 형상의 상기 제1과 제2고립 패턴(101, 102)을 형성하는 공정을 구비하고,
    상기 제1과 제2마스크 패턴(113, 114)의 형상을 서로 다르게 한 것을 특징으로 하는 반도체장치의 제조방법.
  10. 메모리 셀부(10)와 주변 회로부(11)를 가지는 반도체장치의 제조방법이며,
    직선 편광광에 의해 마스크 위에 형성된 마스크 패턴(19, 20)을 웨이퍼(120) 위에 형성된 레지스트막(123)위에 전사하는 공정과,
    상기 레지스트막(123)을 패터닝 하는 공정과,
    패터닝 된 상기 레지스트막(123A)을 사용하여 패턴(122A)을 형성하는 공정을 구비하고,
    상기 주변 회로부 (11)의 패턴을 형성하기 위한 상기 마스크 패턴(19, 20)의 치수 보정량을 세로방향과 가로방향에서 서로 다르게 한 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제1방향으로 연장하는 제1패턴과, 상기 제1패턴과 동일 폭을 가지고, 상기 제1방향과 직교하는 제2방향으로 연장하는 제2패턴을 가지는 반도체장치의 제조방법으로서,
    직선 편광광에 의해 마스크 위에 형성된 마스크 패턴(26, 26A)을 웨이퍼(120)위에 형성된 레지스트막(123)위에 전사하는 공정과,
    상기 레지스트막(123)을 패터닝하는 공정과,
    패터닝 된 상기 레지스트막(123A)을 사용하여 패턴(122A)을 형성하는 공정을 구비하고,
    상기 제1방향은 상기 직선 편광광의 편광 방향과 평행하고,
    상기 제2패턴을 형성하기 위한 마스크 패턴으로서, 상기 제2패턴에 대응하는 주 패턴(26A)과 상기주 패턴(26A)의 양측에 상기 주 패턴보다도 폭이 작은 보조 패턴(27)을 설치한 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제1방향으로 연장하는 제1패턴과, 상기 제1패턴과 동일 폭을 가지고, 상기 제1방향과 직교하는 제2방향으로 연장하는 제2패턴을 가지는 반도체장치의 제조방법으로서,
    직선 편광광에 의해 마스크 위에 형성된 마스크 패턴(28, 30)을 웨이퍼(120) 위에 형성된 레지스트막(123)위에 전사 하는 공정과,
    상기 레지스트막(123)을 패터닝 하는 공정과,
    패터닝 된 상기 레지스트막(123A)을 사용하여 패턴(122A)을 형성하는 공정을 구비하고,
    상기 제1패턴을 형성하기 위한 제1마스크 패턴으로서, 상기 제1패턴에 대응하는 제1주 패턴(28)과 상기 제1주 패턴(28)의 양측에 상기 제1주 패턴(28)보다도 폭이 작은 제1보조 패턴(29)을 설치하고,
    상기 제2패턴을 형성하기 위한 제2마스크 패턴으로서, 상기 제2패턴에 대응하는 제2주 패턴(30)과 상기 제2주 패턴(30)의 양측에 상기 제2주 패턴(30)보다도 폭이 작은 제2보조 패턴(31)을 설치하고,
    상기 제2보조 패턴(31)의 폭이 상기 제1보조 패턴(29)의 폭보다도 큰 것을 특징으로 하는 반도체장치의 제조방법.
  13. 홀 패턴(45)을 가지는 반도체장치의 제조방법으로서,
    직선 편광광에 의해 마스크 위에 형성된 마스크 패턴(42)을 웨이퍼(120)위에 형성된 레지스트막(123)위에 전사하는 공정과,
    상기 레지스트막(123)을 패터닝하는 공정과,
    패터닝 된 상기 레지스트막(123A)을 사용하여 패턴(122A)을 형성하는 공정을 구비하고,
    상기 홀 패턴(45)을 형성하기 위한 마스크 패턴(42)에 있어서, 상기 직선 편광광의 편광 방향에 평행한 제1방향의 개구폭을 상기 제1방향에 직교하는 제2방향의 개구폭보다도 넓게 한 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제 13항에 있어서,
    상기 마스크 패턴(42)에 하프톤 영역(40)을 설치한 것을 특징으로 하는 반도체장치의 제조방법.
  15. 조명 장치(1)와 마스크(7)와 투영 렌즈(8)를 사용하여, 상기 조명 장치(1)로부터의 조명광에 의해 마스크(7)위에 형성된 마스크 패턴(5)을 웨이퍼(9)위에 형성된 레지스트막 위에 전사하는 공정을 구비하고,
    상기 조명광으로서, 상기 마스크 패턴(5)의 연장방향에 평행한 제1방향으로 편광하는 제1직선 편광광과, 상기 제1방향에 직교하는 제2방향으로 편광하는 제2직선 편광광을 조합하여 사용하는 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제 15항에 있어서,
    상기 제2직선 편광광의 진폭을, 상기 제1직선 편광광의 진폭의 2%이상 20%이하로 한 것을 특징으로 하는 반도체장치의 제조방법.
  17. 직선 편광광을 이용하여 웨이퍼(9)위에 패턴(6)을 형성하기 위한 마스크 패턴(5)을 규정하는 마스크 패턴 데이터 작성방법으로서,
    상기 직선 편광광의 편광방향에 평행한 제1방향과, 상기 제1방향과 직교하는 제2방향에 있어서 서로 치수 보정량을 다르게 한 것을 특징으로 하는 마스크 패턴 데이터 작성방법.
KR1020067016910A 2004-02-26 2004-12-22 반도체장치의 제조방법 및 마스크 패턴 데이터 작성방법 KR20060129403A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00052047 2004-02-26
JP2004052047A JP4229857B2 (ja) 2004-02-26 2004-02-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20060129403A true KR20060129403A (ko) 2006-12-15

Family

ID=34908655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067016910A KR20060129403A (ko) 2004-02-26 2004-12-22 반도체장치의 제조방법 및 마스크 패턴 데이터 작성방법

Country Status (7)

Country Link
US (1) US7736839B2 (ko)
EP (1) EP1635217A4 (ko)
JP (1) JP4229857B2 (ko)
KR (1) KR20060129403A (ko)
CN (1) CN1791836B (ko)
TW (1) TW200529295A (ko)
WO (1) WO2005083515A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1804119A1 (en) * 2005-12-27 2007-07-04 Interuniversitair Microelektronica Centrum Method for manufacturing attenuated phase- shift masks and devices obtained therefrom
JP4597902B2 (ja) 2006-04-06 2010-12-15 Ｔｄｋ株式会社 レジストパターンの形成方法および垂直磁気記録ヘッドの製造方法
KR100809705B1 (ko) * 2006-09-26 2008-03-06 삼성전자주식회사 반도체 소자의 패턴 예측을 위한 이미지 콘투어 형성방법
KR100817064B1 (ko) * 2006-10-02 2008-03-27 삼성전자주식회사 미세패턴을 형성하기 위한 마스크 및 그 형성방법
CN101281364B (zh) * 2007-04-03 2012-10-31 奇美电子股份有限公司 彩色滤光片的制作方法及液晶显示面板的制作方法
TWI434143B (zh) * 2008-09-22 2014-04-11 Nanya Technology Corp 微影設備
CN104210047B (zh) * 2011-06-23 2016-09-28 旭化成株式会社 微细图案形成用积层体及微细图案形成用积层体的制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275493A (ja) 1993-03-19 1994-09-30 Fujitsu Ltd 投影露光
US4864123A (en) * 1987-05-08 1989-09-05 Nikon Corporation Apparatus for detecting the level of an object surface
JPS6467914A (en) 1987-09-09 1989-03-14 Hitachi Ltd Exposure device
JP2881892B2 (ja) 1990-01-16 1999-04-12 富士通株式会社 投影露光用マスク
JPH0590128A (ja) 1991-06-13 1993-04-09 Nikon Corp 露光装置
US5242770A (en) * 1992-01-16 1993-09-07 Microunity Systems Engineering, Inc. Mask for photolithography
JP3322274B2 (ja) 1992-10-29 2002-09-09 株式会社ニコン 投影露光方法及び投影露光装置
KR0153796B1 (ko) 1993-09-24 1998-11-16 사토 후미오 노광장치 및 노광방법
JPH088177A (ja) * 1994-04-22 1996-01-12 Canon Inc 投影露光装置及びそれを用いたデバイスの製造方法
JPH08203806A (ja) 1995-01-25 1996-08-09 Sony Corp 露光照明装置
JP3210560B2 (ja) 1995-10-17 2001-09-17 エスエムケイ株式会社 タブレット
JPH09167735A (ja) * 1995-12-15 1997-06-24 Canon Inc 投影露光装置及びそれを用いた半導体デバイスの製造方法
US6128067A (en) * 1998-04-28 2000-10-03 Kabushiki Kaisha Toshiba Correcting method and correcting system for mask pattern
JP2000114246A (ja) * 1998-08-07 2000-04-21 Ulvac Seimaku Kk ドライエッチング方法および装置、フォトマスクおよびその作製方法、ならびに半導体回路およびその製作方法
JP2000138201A (ja) * 1998-10-29 2000-05-16 Ulvac Seimaku Kk ハーフトーン位相シフト膜のドライエッチング方法および装置、ハーフトーン位相シフトフォトマスクおよびその作製方法、ならびに半導体回路およびその製作方法
JP2000235251A (ja) * 1999-02-16 2000-08-29 Sony Corp 露光パターンの補正方法、露光方法、露光装置、フォトマスクおよび半導体装置
JP4646367B2 (ja) * 2000-08-25 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
TW479276B (en) 2001-05-08 2002-03-11 Macronix Int Co Ltd Method of optical proximity correction
JP3731566B2 (ja) 2002-06-28 2006-01-05 ソニー株式会社 露光方法、マスク製造方法および半導体装置の製造方法
JP4240966B2 (ja) * 2002-09-06 2009-03-18 キヤノン株式会社 近接場光マスク、これを用いた近接場露光装置、これを用いたドットパターン作製方法

Also Published As

Publication number Publication date
CN1791836A (zh) 2006-06-21
JP2005242004A (ja) 2005-09-08
US7736839B2 (en) 2010-06-15
CN1791836B (zh) 2010-08-18
EP1635217A1 (en) 2006-03-15
EP1635217A4 (en) 2006-07-19
US20060183310A1 (en) 2006-08-17
JP4229857B2 (ja) 2009-02-25
TW200529295A (en) 2005-09-01
WO2005083515A1 (ja) 2005-09-09

Similar Documents

Publication Publication Date Title
TWI232511B (en) Fabrication method of semiconductor integrated circuit device
US7691549B1 (en) Multiple exposure lithography technique and method
KR100604941B1 (ko) 변형 조명을 구현하는 포토마스크, 제조방법 및 이를이용한 패턴 형성방법
JP2011129907A (ja) リソグラフィ装置用改善偏光設計
JP5380703B2 (ja) マスクの製造方法および半導体装置の製造方法
JP2006527398A (ja) レチクルを設計し、半導体素子をレチクルで作製する方法
CN1894633A (zh) 带有沟槽的复合印刷
TW200529295A (en) Method for manufacturing semiconductor device and method forming mask pattern data
US20060177745A1 (en) Phase shift masks
US7824843B2 (en) Pattern forming method, electronic device manufacturing method and electronic device
US20090091729A1 (en) Lithography Systems and Methods of Manufacturing Using Thereof
JP2008177480A (ja) 露光用マスク及びパターン形成方法
JP4804802B2 (ja) フォトマスク及びこれを用いたパターン製造方法
US8617797B2 (en) Pattern forming method, semiconductor device manufacturing method and phase shift photomask having dummy gate patterns
US20060050389A1 (en) Polarizing reticle
KR100949889B1 (ko) 노광 마스크 및 이를 이용한 반도체 소자의 형성 방법
KR100575081B1 (ko) 인접한 두 패턴의 선택적인 보조 패턴 형성에 의한반도체용 마스크 및 그 제조방법
KR100955168B1 (ko) 노광마스크 및 이를 이용한 반도체소자의 형성방법
US7482110B2 (en) Method for adapting structure dimensions during the photolithographic projection of a pattern of structure elements onto a semiconductor wafer
KR100564431B1 (ko) 수정 식각을 이용한 위상 전이 마스크의 제작방법
JP2006047564A (ja) フォトマスク及びその製造方法
KR20110010441A (ko) 이중 노광 방법을 이용한 광 근접효과 제거방법
KR20090070704A (ko) 포토 마스크 및 그의 형성 방법
TW201011460A (en) Method for manufacturing photo mask
JP2006350351A (ja) フォトマスク、フォトマスクの製造方法、及び回路製造用のフォトリソグラフィ方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application