CN1894633A - 带有沟槽的复合印刷 - Google Patents

带有沟槽的复合印刷 Download PDF

Info

Publication number
CN1894633A
CN1894633A CNA2004800377534A CN200480037753A CN1894633A CN 1894633 A CN1894633 A CN 1894633A CN A2004800377534 A CNA2004800377534 A CN A2004800377534A CN 200480037753 A CN200480037753 A CN 200480037753A CN 1894633 A CN1894633 A CN 1894633A
Authority
CN
China
Prior art keywords
array
groove
graphical
substrate
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800377534A
Other languages
English (en)
Inventor
亚恩·博罗多夫斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1894633A publication Critical patent/CN1894633A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/203—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure comprising an imagewise exposure to electromagnetic radiation or corpuscular radiation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70408—Interferometric lithography; Holographic lithography; Self-imaging lithography, e.g. utilizing the Talbot effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

用于印刷衬底的系统和技术。在一个实施中，一种方法包括通过将不规则性引入重复的线和所述线之间的间隙的阵列，用基本上任意的特征排列图形化衬底。

Description

带有沟槽的复合印刷
背景技术
本公开涉及使用光刻技术印刷衬底。
可以使用各种光刻技术来印刷诸如那些限定微电子器件中的集成电路的图形。例如，光学光刻、电子束光刻、UV和EUV光刻、x射线光刻以及压印印刷技术都可用来形成微米和亚微米尺寸的特征。
附图说明
图1是晶片的顶视图。
图2是在处理期间晶片上的布图块(layout piece)的一部分的剖视图。
图3是在为了形成重复的线的阵列的潜像(latent image)而曝光并显影之后布图块的顶视图。
图4是图3的布图块的剖视图。
图5和6是在额外的处理之后沿和图4相同的平面的剖视图。
图7示出了在为了形成图形而曝光之后的布图块的顶视图。
图8示出了图7的布图块的剖视图。
图9和图10是在额外的处理之后沿和图8相同的平面的剖视图。
图11示出了剥离之后的布图块的顶视图。
图12示出了图11的布图块的剖视图。
图13是包括负光致抗蚀剂层的布图块的剖视图。
图14示出了在第二次曝光之后布图块的顶视图。
图15示出了图14的布图块的剖视图。
图16和17是在额外的处理之后沿和图15相同的平面的剖视图。
图18示出了剥离之后的布图块的顶视图。
图19示出了图18的布图块的剖视图。
图20示出了复合光学光刻系统。
图21示出了图20的复合光学光刻系统中的示例性图形化系统。
图22示出了用于产生掩模布图的过程的流程图。
图23示出了设计布图。
图24示出了干涉图形阵列布图。
图25示出了剩余布图，所述剩余布图示出了在图24的干涉图形阵列布图和图23的设计布图之间的差别。
图26示出了在调整大小之后图25的剩余布图。
在各个图中，同样的参考符号指示同样的元素。
具体实施方式
图1示出了晶片(wafer)100的顶视图。晶片100是正被处理以形成至少一个集成电路器件的半导体晶片，所述集成电路器件例如处理器、芯片组器件，或者存储器器件。例如，可以使用晶片100形成一批SRAM存储器器件。晶片100可以包括硅、砷化镓或磷化铟。
晶片100包括管芯(die)部分105的阵列。晶片100也可以被切割或者以其他方式处理，以分离管芯部分105并形成一批可被封装形成单个集成电路器件的芯片(dice)。每一个管芯部分105均包括一个或更多个布图块110。布图块110是管芯部分105的一部分(section)，它包括图形。在布图块110中限定的所述图形通常对由管芯部分105形成的集成电路器件的功能有贡献。
图2是晶片100上布图块110的一部分的剖视图。在图2中所示的处理阶段，布图块110包括衬底(substrate)205、图形层210，以及抗蚀剂层215。衬底205可以是基底晶片，或者是在先前的处理期间形成的另一个层。图形层210是布图块110要被图形化的那部分。可以图形化图形层210，以便形成整个或部分微电子器件。例如，图形层210可以是例如二氧化硅或氮化硅的电绝缘体，例如p或n掺杂硅的半导体材料，或者是例如铜或者铝的导电层。抗蚀剂层215是对一种或更多种用于印刷图形的技术敏感的材料。例如，抗蚀剂层215可以是正或负光致抗蚀剂。图3到12的描述假设抗蚀剂层220是正光致抗蚀剂。
抗蚀剂层215可以被曝光并显影，以形成图形。图3是在为了形成潜像300而曝光之后布图块110的顶视图，图4是其剖视图。潜像300的上表面可以是矩形或正方形的，具有占据布图块110的全部或者一部分的长度310和宽度315。潜像300包括一系列交替的曝光线305和未曝光间隙310。线305可以具有均匀的宽度315。间隙310可以具有均匀的宽度320。宽度315、320可以相等或不相等。潜像300中的线305和间隙310具有节距(pitch)325。特征的节距是特征的最小空间周期。例如，线305的节距325是曝光线305的宽度315与相邻的间隙310的宽度320之和。节距325可以产生小于或等于0.5的k1因子。因子k1是瑞利(Rayleigh)光学分辨率(resolution)表达式中的一项，并且在空气中由等式
k1＝(节距/2)(NA/λ)
给出，其中：
NA是印刷潜像300的设备的数值孔径，并且
λ是用来印刷潜像300的电磁辐射的波长。例如，光学系统的数值孔径接近1，则因子k1可以接近0.25。
可以使用很多不同的光刻技术中的任意技术来曝光线305，例如电子束光刻、干涉光刻，以及使用相移掩模(phase-shifting mask)和光学邻近校正(optical proximity correction)技术的光学光刻。例如，使用干涉曝光，通过使用一对经过准直的具有波长λ1的干涉激光束来曝光抗蚀剂215以便以接近1/2λ1的节距325来曝光线305，可以曝光线305。通过使用分束器将单个源分开并使来自两个相反的反射镜的反射干涉可以产生所述正交对，或者可以通过使用其他的干涉技术来产生所述对。
线305和间隙310可以呈现出表征用来曝光线305的光刻技术的特征。例如，当使用干涉光刻曝光线305时，线305和间隙310可以呈现出表征干涉光刻的清晰度(definition)和接近0.25的k1因子，具有最小的由于投影印刷系统和技术中的缺陷而出现的那种类型的特征畸变。例如，可以形成线305和间隙310而没有因使用掩模、透镜、投影光学装置和/或电子后向散射而出现的缺陷。线305和间隙310还可以示出干涉光刻技术所提供的相对大的焦深的影响。例如，干涉光刻技术的相对大的焦深可以提供对特征的尺度特性的精确控制，特别是相对于由光学系统提供的控制，在所述光学系统中，高数值孔径既限制了视场深度，也限制了印刷真实世界的并非理想平坦的衬底的能力。
可以使用线305和间隙310在晶片100上的布图块110中限定额外的特征。例如，如图5中所示，可以显影抗蚀剂层215以限定一系列沟槽(trench)505。可以按需要烘烤或凝固抗蚀剂层215，并且如图6中所示，在抗蚀剂层215上面可以形成第二抗蚀剂层605。抗蚀剂层605可以填充或者盖住沟槽505。例如，可以通过在晶片100上旋转涂敷光致抗蚀剂来形成抗蚀剂层605。
可以在层215上直接形成抗蚀剂层605，或者在居间的保护层(未示出)上形成抗蚀剂层605。保护层可以具有足够高的吸收系数，以遮蔽层205免受不期望的后续曝光。保护层还可以通过防止层215、605接触来起到隔离它们的作用。
图7示出了为了形成潜像700而已经曝光抗蚀剂层605之后的布图块110的顶视图，图8示出了其剖视图。潜像700可以包括一个或更多个未曝光区域705、710、715、720。潜像700可以是任意形状，因为未曝光区域705、710、715、720不需要包括重复性顺序或排列。未曝光区域705、710、715、720可以被针对沟槽505确定尺寸并定位，以便连接一个或更多个沟槽505。未曝光区域705、710、715、720可以在沿着沟槽505的任意位置连接一个或更多个沟槽505。
可以以节距725形成潜像700中的未曝光区域705、710、715、720。区域节距725是区域720的宽度730与到下一个最接近的区域705、710的最短距离735之和。例如，区域元素(element)节距730可以是线节距325的两倍。因此，区域节距730可以产生大于或等于0.5的k1因子。例如，假设使用相同的发射波长，则以区域节距725，因子k1可以大于0.7。
由于区域节距725产生了相对大的k1因子，所以可以使用具有比用来曝光线305的系统和技术低的分辨率的光刻系统和技术形成潜像700。例如，如果使用具有接近0.25的k1因子和波长λ1的干涉光刻系统形成线305，则可以使用具有相同的波长λ1和超过0.5的k1因子的光学光刻系统形成潜像700。例如，可以使用传统的二元光学光刻(binary opticallithography)系统形成潜像700，或者使用其他的光刻系统，例如能够获得较低分辨率以及在线305和间隙310与潜像700之间的可接受重叠(overlay)的光学投影光刻。
潜像700暴露或者遮蔽沟槽505可以被用来在使抗蚀剂605硬化之后将不规则性引入沟槽505的重复阵列。换句话说，可以使用潜像700的任意形状来阻止布图块110中的特征的周期性再现。例如，可以在沿着沟槽505的任意位置结束一个或更多个沟槽505的连续性。
图9和10是在额外的处理之后沿和图8相同的平面的剖视图。具体来说，图9示出抗蚀剂层605已被显影，留下连接被选择的沟槽505的区域705、710、715、720之后的布图块110。可以按需要烘烤抗蚀剂层605，并且如图10中所示，可以使用蚀刻来限定布图块110的图形层210中的沟槽1005。例如，可以使用干法等离子体蚀刻限定沟槽1005。沟槽1005可以继承线305的特征，所述线305表征了用来曝光线305的光刻技术。例如，当使用干涉光刻曝光线305时，沟槽1005可以继承表征干涉光刻的清晰度特性和接近0.25的k1因子，具有最小的由于投影印刷系统和技术中的缺陷而出现的那种类型的特征畸变。
图11示出了在抗蚀剂层220、605(包括区域705、710、715、720)已经被剥离之后布图块110的顶视图，并且图12示出了其剖视图。在去除抗蚀剂之后，布图块110中的图形层210包括沟槽1005的任意排列，具有被引入潜像300中固有的重复中的不规则性。沟槽1005可以具有节距325，所述节距325受可从用来形成潜像300的光刻技术获得的节距限制。在将不规则性引入潜像300之后，至少一些小节距潜线(latent line)305的连续性已被消除。连续性的这种消除可以导致形成供制造微电子器件使用的布图图形。
图13到20示出了另一种用于线的复合图形化的技术。具体来说，图13示出了布图块1305的剖视图，布图块1305包括负光致抗蚀剂层1310。负光致抗蚀剂层1310已被曝光以形成潜像1315。潜像1315包括一系列交替的曝光线1320和未曝光间隙1325。线1320可以具有均匀的宽度1330。间隙1325可以具有均匀的宽度1335。宽度1330、1335可以相等或不相等。潜像1300中的线1320可以具有节距1340。线节距1340可以产生小于0.35的k1因子。因子k1可以小于0.31。例如，因子k1可以接近0.25。
可以使用很多不同的光刻技术中的任意技术来曝光线1320，例如电子束光刻、干涉光刻，以及使用相移掩模和光学邻近校正技术的光学光刻。例如，可以使用一对干涉、准直的具有波长λ1的干涉激光束来曝光线1320，以便以等于1/2λ1的节距1340来曝光线1320。
线1320和间隙1325可以呈现出表征用来曝光线1320的光刻技术的特征。例如，当使用干涉光刻形成间隙1325时，间隙1325可以具有表征干涉光刻的清晰度和接近0.25的k1因子，具有最小的由于投影印刷系统和技术中的缺陷而出现的那种类型的特征畸变。间隙1325还可以示出干涉光刻技术所提供的相对大的焦深的影响。
可以使用未曝光的间隙1325在晶片1310上的布图块1305中限定额外的特征。图14示出了为了对未曝光间隙305的区域1405、1410、1415、1420进行曝光而已经第二次曝光抗蚀剂层1310之后布图块1305的顶视图，并且图15示出了其剖视图。曝光区域1405、1410、1415、1420可以是任意形状，并且不需要包括重复性顺序或排列。曝光区域1405、1410、1415、1420可以被针对曝光线1320和未曝光间隙1325的区域确定尺寸并定位，以便在沿着间隙1325的任意位置处曝光间隙1325的一些部分。这种曝光可以切断未曝光间隙1325的连续性，由此将不规则性引入潜线1320、1325的重复性阵列。
可以以节距1425形成曝光区域1405、1410、1415、1420。区域节距1425是区域1420的宽度1430与到下一个最接近区域1405、1410的最短距离1435之和。例如，区域元素节距1430可以是线节距1340的1.5倍大。因此，区域节距1430可以产生大于0.4的k1因子。例如，假设使用相同的发射波长，则以区域节距1430，因子k1可以大于0.7。
由于区域节距1430产生相对大的k1因子，所以可以使用具有比用来曝光线1325的系统和技术低的分辨率的光刻系统和技术曝光区域1405、1410、1415、1420。例如，如果使用具有接近0.25的k1因子和波长λ1的干涉光刻系统曝光特征1325，则可以使用具有相同的波长λ1和接近0.5的k1因子的光学光刻系统曝光区域1405、1410、1415、1420。例如，可以使用传统的二元光学光刻系统曝光区域1405、1410、1415、1420，或者使用其他的光刻系统，例如能够获得较低分辨率以及在线305和间隙310与区域1405、1410、1415、1420之间的可接受重叠的压印和电子束光刻系统或直写光学装置或电子束。
图16示出了在烘烤和显影限定一系列沟槽1605的抗蚀剂层1310之后布图块1305的剖视图。如图17中所示，可以使用蚀刻来限定布图块110的图形层210中的沟槽1705。例如，可以使用干法等离子体蚀刻限定沟槽1705。沟槽1705可以继承线1320和间隙1325的特征，所述线1320和间隙1325表征了用来曝光线1320的光刻技术。例如，当使用干涉光刻曝光线1320时，沟槽1705可以继承表征干涉光刻的清晰度和接近0.25的k1因子，具有最小的由于投影印刷系统和技术中的缺陷而出现的那种类型的特征畸变。
图18示出了在抗蚀剂层1310(包括曝光区域1405、1410、1415、1420)已经被剥离之后布图块110的顶视图，并且图19示出了其剖视图。在去除抗蚀剂1310之后，布图块110中的图形层210包括沟槽1705的任意排列，具有被引入潜像1315中固有的重复中的不规则性。沟槽1705可以具有节距1340，所述节距1340受可从用来形成潜像1315的光刻技术获得的节距限制。在将不规则性引入潜像1315之后，晶片100上至少一些小节距潜间隙1325的连续性已被消除。结果，可以形成可在微电子器件中使用的图形布图。
图20示出了复合光学光刻系统2000。系统2000包括环境外壳2005。外壳2005可以是洁净室或其他适于在衬底上印刷特征的地点。外壳2005也可以是专用环境系统，所述环境系统要被放置在洁净室内部，以便既提供环境稳定性也提供对抗空气传播的粒子和其他印刷缺陷的成因的保护。
外壳2005包围着干涉光刻系统2010和图形化系统2015。干涉光刻系统2010包括经过准直的电磁辐射源2020和干涉光学装置2025，电磁辐射源2020和干涉光学装置2025一起提供衬底的干涉图形化。图形化系统2015可以使用很多种不同的图形化衬底的方法中的任意方法。例如，图形化系统2015可以是电子束投影系统、压印印刷系统，或者光学投影光刻系统。图形化系统2015还可以是无掩模模块，例如电子束直写模块、离子束直写模块，或者光学直写模块。
系统2010、2015可以共享公共掩模处理子系统2030、公共晶片处理子系统2035、公共控制子系统2040和公共工作台2045。掩模处理子系统2030是用于在系统2000中定位掩模的设备。晶片处理子系统2035是用于在系统2000中定位晶片的设备。控制子系统2040是用于随着时间调节系统2000的一个或更多个属性或设备的设备。例如，控制子系统2040可以调节系统2000中设备的位置或操作，或者环境外壳2005内的温度或其他环境质量。
控制子系统2040还可以在第一位置2050和第二位置2055之间平移工作台2045。工作台2045包括用于夹紧晶片的夹具2060。在第一位置2050，工作台2045和夹具2060可以将被夹紧的晶片呈送给图形化系统2015进行图形化。在第二位置2055，工作台2045和夹具2060可以将夹紧的晶片呈送给干涉光刻系统2010供干涉图形化。
为了保证晶片被夹具2060和工作台2045正确定位，控制子系统2040包括对准传感器2065。对准传感器2065可以传感并控制晶片的位置(例如使用晶片对准标记)，以便将使用干涉光刻系统2010形成的图形与由图形化系统2015形成的图形对准。如上所述，当将不规则性引入特征的重复性阵列时，可以使用这种定位。
图21示出了图形化系统2015的示例性光学光刻实现。具体来说，图形化系统2015可以是步进重复投影系统(step-and-repeat projection system)。这样的图形化系统2015可以包括照明装置2105、掩模工作台2100，以及投影光学装置2105。照明装置2105可以包括电磁辐射源2120和光阑/聚光器2125。源2120可以和源2020相同，或者，源2120可以是完全不同的设备。源2120可以以和源2020相同或者不同的波长发射。光阑/聚光器2125可以包括一个或更多个用于收集、准直、过滤和聚焦来自源2020的电磁发射，以便提高掩模工作台2100上的照射均匀性的设备。图形化系统2015还可以包括光瞳填充成形光学装置(pupil filling shaping optics)，以便如期望的那样对投影系统的光瞳中的照射成形(未示出)。
掩模工作台2100可以支撑照射路径中的掩模2130。投影光学装置2105可以是用于减小图像尺寸的设备。投影光学装置2105可以包括过滤投影透镜。当工作台2045反复地平移被夹紧的供被照明装置2105曝光的晶片通过掩模工作台2100和投影光学装置2105时，对准传感器2065可以保证曝光与干涉特征的重复性阵列对准，以便将不规则性引入所述重复性阵列。
图22示出了用于产生可在复合图形化中使用的掩模布图的过程2200。过程2200可以由一个或更多个单独或共同运作的执行者(例如设备制造商、掩模制造商或代工厂)来执行。过程2200也可以全部或部分地由执行一组机器可读指令的数据处理设备来执行。
执行过程2200的执行者在2205接收设计布图。设计布图是处理之后衬底的预期物理设计。可以以机器可读形式接收设计布图。所接收的设计布图可以包括布图块的预期物理设计。布图块的物理设计可以包括沟槽以及这些沟槽之间的连接盘(land)的集合。沟槽和连接盘可以是直线的且平行的。沟槽和连接盘不需要跨过整个布图块规则地重复。例如，可以在布图块中的任意位置切断沟槽的连续性。图23示出了这种设计布图2300的实施例。
返回图22，执行过程2200的执行者在2210也可以接收干涉图形阵列布图。干涉图形阵列布图是要利用电磁辐射的干涉在衬底上形成的预期图形。可以以机器可读形式接收干涉图形阵列布图。预期可以使用干涉光刻技术来形成干涉图形阵列布图。例如，干涉图形阵列可以是平行线以及这些线之间的间隙的阵列。图24示出了这种干涉图形阵列布图2400的实施例。
返回图22，在2215，执行者可以确定设计布图与干涉图形阵列布图之间的差别。确定设计布图与干涉图形阵列布图之间的差别可以包括将设计布图中的沟槽与干涉图形阵列布图中的线或间隙对准，并确定设计布图中的不规则性阻止与干涉图形阵列布图完全重叠的位置。
所述确定可以产生指示设计布图不与干涉图形阵列布图完全重叠的位置的剩余布图。剩余布图可以是机器可读格式。差别可以是布尔型(Boolean)的，因为剩余布图中的位置只可能具有两种可能状态中的一种。
图25示出了剩余布图2500的实施例。剩余布图2500是布尔差。具体来说，剩余布图2500包括具有“不重叠”状态的第一位置2505的区域和具有“重叠”状态的第二位置2510的连续区域。
返回图22，在2220，执行者可以对剩余布图中的位置区域进行大小调整。剩余布图的大小调整可以导致被改变的机器可读剩余布图。例如，当干涉图形阵列是平行的线和间隙的阵列时，具有当前状态的区域的大小在垂直于线和间隙的方向上可以被增加。图26示出了在沿方向D的这种扩展之后的剩余布图2500。注意，某些区域2505已经合并了。
返回图22，在2225，执行者可以使用剩余布图产生印刷掩模。可以使用大小被调整的剩余布图产生印刷掩模，以便生成任意形状的特征，用于将不规则性引入重复性阵列，例如干涉图形阵列。产生印刷掩模可以包括产生印刷掩模的布图的机器可读描述。产生印刷掩模还可以包括在掩模衬底中真实地具体实施印刷掩模。
复合图形化可以证明是有益的。例如，可以使用较高分辨率的系统或者技术，利用特征图形化单个布图块，并且可以使用较低分辨率的系统或者技术来修改或者甚至消除那些特征的影响。例如，较老的、分辨率通常较低的装备可被用来修改较高分辨率特征的影响，给所述较老的装备提供增加的寿命。通过将高分辨率的系统专用于高分辨率特征的生产而将不那么昂贵、较低分辨率的系统用于修改那些高分辨率特征的连续性，可以增加图形密度并降低处理成本。例如，高分辨率但是相对廉价的干涉系统可以与相对廉价的低分辨率系统组合，以便产生高质量、高分辨率图形而无需大的资本投资。由于可以使用较低分辨率的系统来改变使用干涉系统产生的图形的排列，所以可以提高干涉系统的适用性。具体来说，可以使用干涉系统形成基本任意的特征排列，所述排列不受干涉图形的几何形状和排列的约束。
已经描述了很多实现。尽管如此，但是要理解可以做出各种修改。例如，正抗蚀剂和负抗蚀剂都可以被用于抗蚀剂层220、705中的任意一个。使用不同波长的光刻技术可被用来处理相同的衬底。可以图形化除了半导体晶片以外的衬底。因此，其他的实现在所附权利要求书的范围以内。

Claims (36)

1.一种方法，包括：
通过将不规则性引入重复的线和所述线之间的间隙的阵列，用特征的基本上任意的排列来图形化衬底。
2.如权利要求1所述的方法，其中，引入不规则性的操作包括在所述阵列上面形成任意图样。
3.如权利要求2所述的方法，其中，图形化所述衬底的操作还包括通过所述阵列未被所述任意图样覆盖的部分来蚀刻衬底。
4.如权利要求1所述的方法，其中，引入不规则性的操作包括减少至少所述阵列的一部分的连续性，用干涉光刻系统来形成所述阵列。
5.如权利要求4所述的方法，其中，减少所述阵列的所述部分的所述连续性的操作包括切断所述阵列中的间隙。
6.如权利要求1所述的方法，其中，引入不规则性的操作包括减少所述阵列的所述部分的所述连续性，所述阵列由投影光刻图形化产生。
7.如权利要求1所述的方法，其中，图形化所述衬底的操作还包括使用所述基本上任意的排列来指引蚀刻的方式来蚀刻所述衬底。
8.如权利要求1所述的方法，其中，图形化所述衬底的操作还包括用具有产生小于或等于0.4的k1因子的节距的所述基本上任意的排列来图形化所述衬底。
9.一种器件，包括：
沟槽的基本上任意的排列，用表征干涉光刻的清晰度来限定所述沟槽。
10.如权利要求9所述的器件，其中，沟槽的所述基本上任意的排列包括在沿着所述沟槽的不同位置具有不连续性的沟槽。
11.如权利要求9所述的器件，其中，沟槽的所述基本上任意的排列包括以产生小于或等于0.5的k1因子的节距来印刷的特征。
12.如权利要求11所述的器件，其中，沟槽的所述基本上任意的排列包括具有对于单个图形化步骤产生接近0.25的k1因子的节距的沟槽。
13.如权利要求9所述器件，其中，沟槽的所述基本上任意的排列包括没有因一个或更多个透镜瑕疵和掩模瑕疵而出现的缺陷的沟槽。
14.如权利要求9所述器件，其中，沟槽的所述基本上任意的排列包括没有因电子的后向散射而出现的缺陷的沟槽。
15.如权利要求9所述器件，其中，沟槽的所述基本上任意的排列包括微电子器件的一部分。
16.一种方法，包括：
使电磁辐射干涉以用干涉图形照射衬底，所述干涉图形给予所述衬底重复的线和间隙；以及
将不规则性引入所述干涉图形，以便给予所述衬底任意的特征排列。
17.如权利要求16所述的方法，其中，引入不规则性的操作包括在沿着沟槽的任意位置结束所述沟槽的连续性。
18.如权利要求16所述的方法，其中，引入不规则性的操作包括在所述重复的线和间隙的某些部分上面形成任意的图样。
19.如权利要求16所述的方法，其中，引入不规则性的操作包括在所述重复的线和间隙的某些部分中形成任意的图样。
20.如权利要求17所述的方法，还包括使用所述任意图样来图形化所述衬底，以限定所述任意特征排列。
21.如权利要求16所述的方法，其中，使电磁辐射干涉的操作包括给予所述衬底第一特征，所述第一特征具有在单个图形化步骤中产生接近0.25的k1因子的节距。
22.一种方法，包括：
使用第一光刻技术图形化衬底，所述图形化提供具有第一节距的线和间隙，所述第一节距产生小于或等于0.5的第一k1因子；以及
使用第二光刻技术消除所述线和间隙的一个或更多个部分中的至少一些对所述衬底的影响，所述第二光刻技术提供具有第二节距的第二特征，所述第二节距是所述第一节距的两倍或更多倍。
23.如权利要求22所述的方法，其中，使用所述第一光刻技术图形化所述衬底的操作包括提供具有所述第一节距的第一线和间隙，所述第一节距对于单个图形化步骤产生所述接近0.25的第一k1因子。
24.如权利要求22所述的方法，其中，使用所述第一光刻技术图形化所述衬底的操作包括使用干涉光刻来图形化所述衬底。
25.如权利要求22所述的方法，其中，消除所述影响的操作包括使用二元掩模图形化。
26.如权利要求22所述的方法，其中，消除所述影响的操作包括使用所述第二光刻技术，所述第二光刻技术提供具有所述第二节距的第二特征，所述第二节距产生大于0.5的所述第二k1因子。
27.如权利要求22所述的方法，其中，消除所述影响的操作包括在所述间隙的一些上面印刷任意图样。
28.如权利要求27所述的方法，其中，消除所述影响的操作包括蚀刻所述衬底未被所述任意图样覆盖的部分。
29.如权利要求27所述的方法，其中，消除所述影响的操作包括结束所述线和间隙中的至少一个或更多个部分的连续性。
30.一种装置，包括：
干涉曝光模块，用于产生导致光敏介质中的重复的特征阵列的第一曝光；以及
第二图形化模块，用于减小所述阵列中的所述特征的规则性。
31.如权利要求30所述的装置，还包括对准传感器，用于将由所述第二图形化模块产生的第二曝光图形与所述阵列对准。
32.如权利要求30所述的装置，还包括公共控制系统，用于调节所述干涉曝光模块和所述第二图形化模块。
33.如权利要求30所述的装置，还包括公共晶片工作台，用于将晶片呈送给所述干涉曝光模块以及呈送给所述第二图形化模块。
34.如权利要求30所述的装置，其中：
所述干涉曝光模块包括干涉光刻模块；以及
所述第二图形化模块包括投影光学光刻系统，所述投影光学光刻系统包括：
用于减少由所述干涉曝光模块生成的所述阵列中的规则性的掩模，
投影光学装置，以及
晶片工作台。
35.一种方法，包括：
接收布图块的设计布图；
接收干涉图形阵列布图；
确定所述设计布图和所述干涉图形阵列布图之间的差别；以及
使用所述被确定的差别产生印刷掩模。
36.如权利要求28所述的方法，其中，产生所述印刷掩模的操作包括调整剩余阵列的大小，所述剩余阵列反映了所述设计布图和所述干涉图形阵列布图之间的所述差别。
CNA2004800377534A 2003-10-17 2004-10-07 带有沟槽的复合印刷 Pending CN1894633A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/688,337 2003-10-17
US10/688,337 US20050085085A1 (en) 2003-10-17 2003-10-17 Composite patterning with trenches

Publications (1)

Publication Number Publication Date
CN1894633A true CN1894633A (zh) 2007-01-10

Family

ID=34521148

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800377534A Pending CN1894633A (zh) 2003-10-17 2004-10-07 带有沟槽的复合印刷

Country Status (7)

Country Link
US (1) US20050085085A1 (zh)
JP (1) JP2007508717A (zh)
KR (1) KR100845347B1 (zh)
CN (1) CN1894633A (zh)
DE (1) DE112004001942T5 (zh)
TW (1) TWI246111B (zh)
WO (1) WO2005083513A2 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050074698A1 (en) * 2003-10-07 2005-04-07 Intel Corporation Composite optical lithography method for patterning lines of significantly different widths
US20050073671A1 (en) * 2003-10-07 2005-04-07 Intel Corporation Composite optical lithography method for patterning lines of substantially equal width
US7142282B2 (en) * 2003-10-17 2006-11-28 Intel Corporation Device including contacts
US20050088633A1 (en) * 2003-10-24 2005-04-28 Intel Corporation Composite optical lithography method for patterning lines of unequal width
JP2005181523A (ja) * 2003-12-17 2005-07-07 Toshiba Corp 設計パターン補正方法、マスクパターン作成方法、半導体装置の製造方法、設計パターン補正システム、及び設計パターン補正プログラム
DE102004009173A1 (de) * 2004-02-25 2005-09-15 Infineon Technologies Ag Verfahren zur Kompensation der Verkürzung von Linienenden bei der Bildung von Linien auf einem Wafer
US7335583B2 (en) * 2004-09-30 2008-02-26 Intel Corporation Isolating semiconductor device structures
US20060154494A1 (en) * 2005-01-08 2006-07-13 Applied Materials, Inc., A Delaware Corporation High-throughput HDP-CVD processes for advanced gapfill applications
US8582079B2 (en) * 2007-08-14 2013-11-12 Applied Materials, Inc. Using phase difference of interference lithography for resolution enhancement
US20090117491A1 (en) * 2007-08-31 2009-05-07 Applied Materials, Inc. Resolution enhancement techniques combining interference-assisted lithography with other photolithography techniques
US20100187611A1 (en) * 2009-01-27 2010-07-29 Roberto Schiwon Contacts in Semiconductor Devices
FR2960657B1 (fr) * 2010-06-01 2013-02-22 Commissariat Energie Atomique Procede de lithographie a dedoublement de pas
DE102010026490A1 (de) * 2010-07-07 2012-01-12 Basf Se Verfahren zur Herstellung von feinstrukturierten Oberflächen
US8795953B2 (en) * 2010-09-14 2014-08-05 Nikon Corporation Pattern forming method and method for producing device
US8642232B2 (en) * 2011-11-18 2014-02-04 Periodic Structures, Inc. Method of direct writing with photons beyond the diffraction limit
JP2013145863A (ja) 2011-11-29 2013-07-25 Gigaphoton Inc ２光束干渉装置および２光束干渉露光システム
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9710592B2 (en) 2014-05-23 2017-07-18 International Business Machines Corporation Multiple-depth trench interconnect technology at advanced semiconductor nodes

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3370078D1 (en) * 1982-11-04 1987-04-09 Sumitomo Electric Industries Process for fabricating integrated optics
JPS5983111A (ja) * 1982-11-04 1984-05-14 Sumitomo Electric Ind Ltd 光集積回路作製法
US5041361A (en) * 1988-08-08 1991-08-20 Midwest Research Institute Oxygen ion-beam microlithography
US5328807A (en) * 1990-06-11 1994-07-12 Hitichi, Ltd. Method of forming a pattern
US5415835A (en) * 1992-09-16 1995-05-16 University Of New Mexico Method for fine-line interferometric lithography
US6042998A (en) * 1993-09-30 2000-03-28 The University Of New Mexico Method and apparatus for extending spatial frequencies in photolithography images
US5705321A (en) * 1993-09-30 1998-01-06 The University Of New Mexico Method for manufacture of quantum sized periodic structures in Si materials
US5759744A (en) * 1995-02-24 1998-06-02 University Of New Mexico Methods and apparatus for lithography of sparse arrays of sub-micrometer features
JP2002501669A (ja) * 1996-06-10 2002-01-15 ホログラフィック リソグラフィー システムズ，インコーポレイティド フォトレジスト中に選択された別個のパターンを記録する干渉リソグラフィーパターンを変調するプロセス
US6233044B1 (en) * 1997-01-21 2001-05-15 Steven R. J. Brueck Methods and apparatus for integrating optical and interferometric lithography to produce complex patterns
EP0880078A3 (en) * 1997-05-23 2001-02-14 Canon Kabushiki Kaisha Position detection device, apparatus using the same, exposure apparatus, and device manufacturing method using the same
JP3050178B2 (ja) * 1997-08-20 2000-06-12 日本電気株式会社 露光方法及び露光用マスク
US5920790A (en) * 1997-08-29 1999-07-06 Motorola, Inc. Method of forming a semiconductor device having dual inlaid structure
JPH11112105A (ja) * 1997-10-03 1999-04-23 Hitachi Ltd 半導体レーザ装置の製造方法、及びそれを用いて製造した光モジュール並びに光応用システム
JP3101594B2 (ja) * 1997-11-06 2000-10-23 キヤノン株式会社 露光方法及び露光装置
JP3123542B2 (ja) * 1998-05-02 2001-01-15 キヤノン株式会社 露光装置及びデバイスの製造方法
EP0964305A1 (en) * 1998-06-08 1999-12-15 Corning Incorporated Method of making a photonic crystal
JP2000021719A (ja) * 1998-06-30 2000-01-21 Canon Inc 露光方法及び露光装置
JP4065468B2 (ja) * 1998-06-30 2008-03-26 キヤノン株式会社 露光装置及びこれを用いたデバイスの製造方法
JP3592098B2 (ja) * 1998-08-24 2004-11-24 キヤノン株式会社 マスクパターン作成方法および装置
US6140660A (en) * 1999-03-23 2000-10-31 Massachusetts Institute Of Technology Optical synthetic aperture array
JP2000315647A (ja) * 1999-05-06 2000-11-14 Mitsubishi Electric Corp レジストパターン形成方法
US6553558B2 (en) * 2000-01-13 2003-04-22 Texas Instruments Incorporated Integrated circuit layout and verification method
WO2002025373A2 (en) * 2000-09-13 2002-03-28 Massachusetts Institute Of Technology Method of design and fabrication of integrated circuits using regular arrays and gratings
US6553562B2 (en) * 2001-05-04 2003-04-22 Asml Masktools B.V. Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques
JP2003151875A (ja) * 2001-11-09 2003-05-23 Mitsubishi Electric Corp パターンの形成方法および装置の製造方法
AU2003217542A1 (en) * 2002-02-15 2003-09-09 Janusz Murakowski Process for making photonic crystal circuits using an electron beam and ultraviolet lithography combination
AU2002324868A1 (en) * 2002-03-04 2003-09-29 Massachusetts Institute Of Technology A method and system of lithography using masks having gray-tone features
US7005235B2 (en) * 2002-12-04 2006-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method and systems to print contact hole patterns
US7355673B2 (en) * 2003-06-30 2008-04-08 Asml Masktools B.V. Method, program product and apparatus of simultaneous optimization for NA-Sigma exposure settings and scattering bars OPC using a device layout
US20050073671A1 (en) * 2003-10-07 2005-04-07 Intel Corporation Composite optical lithography method for patterning lines of substantially equal width
US20050074698A1 (en) * 2003-10-07 2005-04-07 Intel Corporation Composite optical lithography method for patterning lines of significantly different widths
US7142282B2 (en) * 2003-10-17 2006-11-28 Intel Corporation Device including contacts
US20050088633A1 (en) * 2003-10-24 2005-04-28 Intel Corporation Composite optical lithography method for patterning lines of unequal width

Also Published As

Publication number Publication date
WO2005083513A2 (en) 2005-09-09
US20050085085A1 (en) 2005-04-21
JP2007508717A (ja) 2007-04-05
TWI246111B (en) 2005-12-21
DE112004001942T5 (de) 2006-08-10
TW200518171A (en) 2005-06-01
KR100845347B1 (ko) 2008-07-09
WO2005083513A3 (en) 2006-01-26
KR20060096110A (ko) 2006-09-06

Similar Documents

Publication Publication Date Title
CN1894633A (zh) 带有沟槽的复合印刷
TWI261732B (en) Composite optical lithography method for patterning lines of significantly different widths
CN100338528C (zh) 利用双极照明进行基于规则的栅极缩小的方法和装置
CN1894627A (zh) 在图形元素的重复性阵列中生成不规则性的多步骤处理
EP0634028B1 (en) Method for forming a lithographic pattern in a process for manufacturing semiconductor devices
TWI363373B (en) Writing method of mask substrate and charged particle beam writing apparatus
US7023530B1 (en) Dual source lithography for direct write application
CN1898609A (zh) 用于图形化不同宽度的线的复合光学光刻方法
JPH06188169A (ja) 結像方法及び該方法を用いる露光装置及び該方法を用いるデバイス製造方法
CN1450403A (zh) 用于无铬相位光刻技术中将半导体器件图案分解为相位和镀铬区域的方法和装置
US7824843B2 (en) Pattern forming method, electronic device manufacturing method and electronic device
CN1293426C (zh) 利用二倍空间频率技术定义掩膜图案的方法及其装置
US20020009676A1 (en) Method of forming small contact holes using alternative phase shift masks and negative photoresist
CN1685286A (zh) 用于对衬底侧面进行布线的光刻方法
JP2008191364A (ja) マスクパターンの設計方法
US9658531B2 (en) Semiconductor device resolution enhancement by etching multiple sides of a mask
CN1904728A (zh) 以相同能量的两次曝光曝出密集及孤立接触洞图案的方法
KR20060129403A (ko) 반도체장치의 제조방법 및 마스크 패턴 데이터 작성방법
KR20080000975A (ko) 포토 마스크 제조 방법
TWI279648B (en) Method and apparatus for generating complementary mask patterns for use in a multiple-exposure lithographic imaging process, computer program product for controlling a computer, and integrated circuit device manufacturing method
KR100728947B1 (ko) 반도체소자용 레티클을 이용한 노광방법
KR100272516B1 (ko) 반도체소자의 패터닝 방법
US7531295B2 (en) Method and apparatus for lithographic imaging using asymmetric illumination
CN110824830A (zh) 光罩、产生光罩的方法及产生集成电路的方法
US8472005B2 (en) Methodology for implementing enhanced optical lithography for hole patterning in semiconductor fabrication

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070110