KR20060096110A - 복합 패터닝 방법 및 장치 - Google Patents

복합 패터닝 방법 및 장치 Download PDF

Info

Publication number
KR20060096110A
KR20060096110A KR1020067009519A KR20067009519A KR20060096110A KR 20060096110 A KR20060096110 A KR 20060096110A KR 1020067009519 A KR1020067009519 A KR 1020067009519A KR 20067009519 A KR20067009519 A KR 20067009519A KR 20060096110 A KR20060096110 A KR 20060096110A
Authority
KR
South Korea
Prior art keywords
patterning
array
substrate
trench
interference
Prior art date
Application number
KR1020067009519A
Other languages
English (en)
Other versions
KR100845347B1 (ko
Inventor
얀 보로도브스키
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20060096110A publication Critical patent/KR20060096110A/ko
Application granted granted Critical
Publication of KR100845347B1 publication Critical patent/KR100845347B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/203—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure comprising an imagewise exposure to electromagnetic radiation or corpuscular radiation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70408—Interferometric lithography; Holographic lithography; Self-imaging lithography, e.g. utilizing the Talbot effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

기판을 프린팅하기 위한 시스템 및 기법이 제공된다. 일 실시예에서, 본 방법은 반복하는 라인과 그 라인들 간의 공간의 어레이 내로 불균일성을 유입시켜 실질적으로 임의의 피처 배열로 기판을 패터닝하는 단계를 포함한다.

Description

복합 패터닝 방법 및 장치{COMPOSITE PATTERNING WITH TRENCHES}
본 발명은 리소그래피 기법을 사용하는 기판의 프린팅에 관한 것이다.
미세전자 장치에서 집적 회로를 규정하는 패턴을 프린팅하는 데 다양한 리소그래피 기법이 사용될 수 있다. 가령, 광학 리소그래피, e-빔 리소그래피, UV 및 EUV 리소그래피, X-레이 리소그래피 및 임프린트 프린팅 기법(imprint printing technique)이 모두 사용되어 미크론 및 서브 미크론 크기의 피처를 형성할 수가 있다.
도 1은 웨이퍼의 평면도이다.
도 2는 처리시 웨이퍼 상의 레이아웃 조각의 일부 단면도이다.
도 3은 노출 및 현상 후 반복 라인의 어레이의 잠재적 이미지를 형성하는 레이아웃 조각의 평면도이다.
도 4는 도 3의 레이아웃 조각의 단면도이다.
도 5 및 6은 추가적인 처리 후의 도 4와 동일한 평면을 따른 단면도이다.
도 7은 노출 후의 패턴을 형성하는 레이아웃 조각의 평면도이다.
도 8은 도 7의 레이아웃 조각의 단면도이다.
도 9 및 10은 추가적인 처리 후의 도 8과 동일한 평면을 따른 단면도이다.
도 11은 스트리핑 후의 레이아웃 조각의 평면도이다.
도 12는 도 11의 레이아웃 조각의 단면도이다.
도 13은 네가티브 포토레지스트 층을 포함하는 레이아웃 조각의 단면도이다.
도 14는 제 2 노출 후의 레이아웃 조각의 평면도이다.
도 15는 도 14의 레이아웃 조각의 단면도이다.
도 16 및 도 17은 추가적인 처리 후의 도 15와 동일한 평면을 따른 단면도이다.
도 18은 스트리핑 후의 레이아웃 조각의 평면도이다.
도 19는 도 18의 레이아웃 조각의 단면도이다.
도 20은 복합 광학 리소그래피 시스템을 도시한 도면이다.
도 21은 도 20의 복합 광학 리소그래피 시스템에서의 일예의 패터닝 시스템을 도시한 도면이다.
도 22는 마스크 레이아웃을 생성하기 위한 프로세스의 플로우챠트이다.
도 23은 디자인 레이아웃을 도시한 도면이다.
도 24는 간섭 패턴 어레이 레이아웃을 도시한 도면이다.
도 25는 도 24의 간섭 패턴 어레이 레이아웃과 도 23의 디자인 레이아웃 간 의 차이를 도시한 잔류 레이아웃을 도시한 도면이다.
도 26은 크기 재조정 후의 도 25의 잔류 레이아웃을 도시한 도면이다.
도면에서 유사한 참조 부호는 유사한 구성요소를 나타낸다.
도 1은 웨이퍼(100)의 평면도를 도시한다. 웨이퍼(100)는 마이크로프로세서, 칩셋 장치 또는 메모리 장치와 같은 적어도 하나의 집적 회로 장치를 형성하도록 처리되는 반도체 웨이퍼이다. 가령, 웨이퍼(100)는 SRAM 메모리 장치 집합체를 형성하는 데 사용될 수 있다. 웨이퍼(100)는 실리콘, 갈륨 비소, 또는 인듐 포스파이드를 포함할 수 있다.
웨이퍼(100)는 다이 부분(105)의 어레이를 포함한다. 웨이퍼(100)는 다이스될 수 있거나, 혹은 이와는 다르게 처리되어 다이 부분(105)을 분리하며 개개의 집적 회로 장치를 형성하도록 패키징될 수 있는 다이 집합체를 형성할 수도 있다. 각각의 다이 부분(105)은 하나 이상의 레이아웃 조각(110)을 포함한다. 레이아웃 조각(110)은 소정의 패턴을 포함하는 다이 부분(105)의 섹션이다. 레이아웃 조각(110)에서 규정되는 패턴은 일반적으로 다이 부분(105)으로부터 형성되는 집적 회로 장치의 기능에 기여한다.
도 2는 웨이퍼(100) 상의 레이아웃 조각(110)의 일부 단면도이다. 도 2에서 도시되는 처리 스테이지에서, 레이아웃 조각(110)은 기판(205), 패턴 층(210), 및 레지스트 층(215)을 포함한다. 기판(205)은 베이스 웨이퍼일 수 있거나, 혹은 이 전 처리 동안 형성된 또 다른 층일 수 있다. 패턴 층(210)은 패터닝될 레이아웃 조각(110)의 부분이다. 패턴 층(210)은 패터닝되어 미세 전자 장치의 일부 혹은 모두를 형성할 수가 있다. 패턴 층(210)은 가령 실리콘 디옥사이드 또는 질화물과 같은 전기적 절연체, p 도핑된 혹은 n 도핑된 실리콘과 같은 반도체 물질, 또는 구리 혹은 알루미늄과 같은 도전체층일 수 있다. 레지스트 층(215)은 패턴을 프린팅하기 위한 하나 이상의 기법에 민감한 물질이다. 가령, 레지스트 층(215)은 포지티브 혹은 네가티브 포토레지스트일 수 있다. 도 3 내지 12의 설명은 레지스트 층(220)이 포지티브 포토레지스트가 될 것이라고 가정한다.
레지스트 층(215)은 노출 및 현상되어 패턴을 형성한다. 도 3은 노출 후 잠재적 이미지(300)를 형성하는 레이아웃 조각의 평면도이며, 도 4는 그 단면도이다. 잠재적 이미지(300)의 상부 면은 길이(310) 및 폭(315)을 갖는 직사각형 혹은 정사각형일 수 있으며, 이는 레이아웃 조각(110)의 일부 혹은 모두를 차지한다. 잠재적 이미지(300)는 교번하는 일련의 노출된 라인(305) 및 비노출된 공간(310)을 포함한다. 라인(305)은 균일한 폭(315)을 가질 수 있다. 공간(310)은 균일한 폭(320)을 가질 수 있다. 폭(315, 320)은 동일하거나 동일하지 않을 수 있다. 잠재적 이미지(300) 내의 라인(305) 및 공간(310)은 피치(325)를 갖는다. 피처의 피치는 피처의 최소 공간 주기이다. 가령, 라인(305)의 피치(325)는 노출된 라인(305)의 폭(315)과 인접한 공간(310)의 폭(320)의 합이다. 피치(325)는 0.5와 동일하거나 작은 팩터 k1을 생성한다. 팩터 k1은 레일리 광학 해상도 표현의 용어 이며, 공기중에서 수식 k=(피치/2)(NA/λ)로 주어지는데, NA는 잠재적 이미지(300)를 프린팅한 장치의 개구수이며, λ는 잠재적 이미지(300)를 프린팅하는 데 사용되는 전자기 방사선의 파장이다.
가령, 1에 근접하는 광학 시스템의 개구수로 인해 팩터 k1은 0.25에 근접할 수 있다.
라인(305)은 e- 빔 리소그래피, 간섭 리소그래피, 및 위상 시프팅 마스크 및 광학 근거리 보정 기법을 사용한 광학 리소그래피와 같은 다수의 상이한 리소그래피 기법 중의 임의의 것을 사용하여 노출될 수 있다. 가령, 라인(305)은 간섭 리소그래피를 사용하고 파장 λ1을 갖는 조준된 간섭 레이저빔의 쌍을 사용함으로써 노출되어, λ1/2에 근접하는 피치(325)를 갖는 라인(305)을 노출할 수 있다. 빔 스플리터를 사용하는 단일 소스를 스플리팅하고 두개의 대향 미러로부터의 반사를 간섭시킴으로써 직교 쌍이 생성될 수 있거나, 혹은 다른 간섭계 기법을 사용함으로써 직교 쌍이 생성될 수 있다.
라인(305) 및 공간(310)은 라인(305)을 노출하는 데 사용되는 리소그래피 기법의 피처 특성을 디스플레이할 수 있다. 가령, 라인(305)이 간섭 리소그래피를 사용하여 노출될 때, 라인(305) 및 공간(310)은 간섭 리소그래피의 규정 특성과 프로젝션 프린팅 시스템 및 기법에서의 불완전성으로 인해 발생하는 타입의 최소 피처 왜곡으로 인해 0.25에 근접하는 k1의 팩터를 디스플레이할 수 있다. 가령, 라인(305) 및 공간(310)은 마스크, 렌즈, 프로젝션 광학 장치, 및/또는 전자의 백스 캐터링의 사용으로 인해 발생되는 불완전성없이 형성될 수 있다. 라인(305) 및 공간(310)은 또한 간섭계 리소그래피 기법에 의해 제공되는 비교적 큰 포커스 심도의 충격을 나타낼 수 있다. 가령, 간섭계 리소그래피 기법의 비교적 큰 포커스 심도는 특히 높은 개구수가 이상적으로 평탄하지 않는 현실의 기판을 프린팅하는 능력과 필드의 심도(depth of field) 모두를 제한하는 광학 시스템에 의해 제공되는 제어와 관련하여, 피처의 차수 특성의 정밀 제어를 제공할 수 있다.
라인(305) 및 공간(310)은 웨이퍼(100) 상의 레이아웃 조각(110)의 추가적인 피처를 규정하는 데 사용될 수 있다. 가령, 도 5에 도시된 바와 같이, 레지스트 층(215)은 현상되어 일련의 트렌치(505)를 규정할 수 있다. 레지스트 층(215)은 도 6에 도시되는 바와 같이 필요한 만큼 베이크되거나 경화될 수 있으며, 제 2 레지스트 층(605)은 레지스트 층(215) 위에 형성될 수 있다. 레지스트 층(605)은 트렌치(505)를 충진하거나 캡핑(cap)할 수 있다. 레지스트 층(605)은 가령 웨이퍼(100) 상의 포토레지스트를 스핀 코팅함으로써 형성될 수 있다.
레지스트 층(605)은 층(215) 혹은 게재되는 보호층(도시안됨) 상에 바로 형성될 수 있다. 보호층은 바람직하지 않은 후속 노출로부터 층(205)을 보호하도록 충분히 높은 흡수 계수를 가질 수 있다. 보호층은 또한 접촉을 차단함으로써 층(215, 605)을 분리하는 역할을 할 수 있다.
도 7 및 도 8은 레지스트 층(605)이 노출된 후 잠재적 이미지(700)를 형성하는 레이아웃 조각(110)의 평면도 및 단면도를 도시한다. 잠재적 이미지(700)는 하나 이상의 비노출된 영역(705, 710, 715, 720)을 포함한다. 잠재적 이미지(700) 는, 비노출 영역(705, 710, 715, 720)이 반복적인 순서 혹은 정렬을 필요로 하지 않는다는 점에서 임의로 성형될 수 있다. 비노출 영역(705, 710, 715, 720)은 하나 이상의 트렌치(505)를 브릿지하도록 제각기 트렌치(505)에 대해 크기가 정해지고 배치될 수 있다. 비노출 영역(705, 710, 715, 720)은 트렌치(505)를 따른 임의의 위치에서 하나 이상의 트렌치(505)를 브릿지할 수 있다.
잠재적 이미지(700)에서 비노출 영역(705, 710, 715, 720)은 피치(725)와 함께 형성될 수 있다. 영역 피치(725)는 영역(720)의 폭(730)과 다음의 최근접 영역(705, 710)까지의 최단 거리의 합이다. 가령, 영역 소자 피치(730)는 라인 피치(325)의 크기의 두배일 수 있다. 영역 피치(730)는 따라서 0.5보다 크거나 같은 k1 팩터를 생성할 수 있다. 가령, k1 팩터는 동일한 방출 파장이 사용된다고 가정하면 영역 피치(725)와 더불어 0.7보다 클 수 있다.
영역 피치(725)가 비교적 큰 팩터 k1을 생성하기 때문에, 잠재적 이미지(700)는 라인(305)을 노출하는 데 사용된 시스템 및 기법보다 낮은 해상도를 갖는 리소그래피 시스템 및 기법을 사용하여 형성될 수 있다. 가령, 0.25에 근접하는 k1 팩터와 파장 λ1을 갖는 간섭계 리소그래피 시스템을 사용하여 라인(305)이 형성된다면, 잠재적 이미지(700)는 동일한 파장 λ1과 0.5를 초과하는 k1 팩터를 갖는 광학 리소그래피 시스템을 사용하여 형성될 수 있다. 잠재적 이미지(700)는 통상의 이진 광학 리소그래피 시스템을 사용하여 형성되거나, 보다 낮은 해상도를 라인(305)과 공간(310)과 잠재적 이미지(700) 간의 허용가능한 오버레이를 달성할 수 있는 광학 프로젝션 리소그래피와 같은 다른 리소그래피 시스템을 사용하여 형성될 수 있다.
잠재적 이미지(700)에 의한 트렌치(505)의 노출 혹은 차폐는 레지스트(605)의 경화(hardening) 이후에 반복적인 트렌치(505) 어레이 내로 불균일성을 도입하는 데 사용될 수 있다. 즉, 임의의 형상의 잠재적 이미지(700)는 레이아웃 조각(110) 내에 주기적인 피처의 재발을 막기 위해 사용될 수 있다. 가령, 하나 이상의 트렌치(505)의 연속성은 트렌치(505)를 따른 임의의 위치에서 종료될 수 있다.
도 9 및 도 10은 추가의 처리 이후의 도 8과 동일한 평면을 따른 단면도를 도시한다. 특히, 도 9는 현상된 이후에 선택된 트렌치(505)를 브릿징하는 영역(705, 710, 715, 720)을 유지하는 레이아웃 조각(110)을 도시하고 있다. 레지스트 층(605)은 필요한 만큼 베이크될 수 있으며, 도 10에 도시된 바와 같이 레이아웃 조각(110)의 패턴 층(210) 내의 트렌치(1005)를 규정하는 데 에칭이 사용될 수 있다. 가령, 트렌치(1005)는 건식 플라즈마 에칭을 사용하여 규정될 수 있다. 트렌치(1005)는 라인(305)을 노출하는 데 사용되는 리소그래피 기법의 특성이 되는 라인(305)의 특징을 상속할 수 있다. 가령, 간섭 리소그래피를 사용하여 라인(305)이 노출될 때 트렌치(1005)는 프로젝션 프린팅 시스템 및 기법에서의 불완전성으로 인해 발생하는 타입의 최소 피처 왜곡으로 인해 0.25에 근접하는 k1 팩터와 간섭 리소그래피의 규정 특성을 상속할 수 있다.
도 11 및 도 12는 레지스트 층(220, 605)(영역(705, 710, 715, 720)을 포함함)이 스트립핑된 후에 레이아웃 조각(110)의 평면도 및 단면도를 도시하고 있다. 레지스트의 제거 후에, 레이아웃 조각(110) 내의 패턴 층(210)은 잠재적 이미지(300) 내로 본래의 반복 트렌치 내로 불균일성이 도입되는 임의의 트렌치(1005) 배열을 포함한다. 트렌치(1005)는 잠재적 이미지(300)를 형성하는 데 사용되는 리소그래피 기법으로부터 이용가능한 피치에 의해 제한되는 피치(325)를 가질 수 있다. 잠재적 이미지(300) 내로 불균일성이 도입된 이후, 작은 피치 잠재적 라인(305)의 적어도 일부의 연속성이 제거되었다. 이러한 연속성의 제거로 미세 전자 장치의 제조에 사용하기 위한 레이아웃 패턴이 형성된다.
도 13 내지 도 20은 복합 라인 패터닝을 위한 또 다른 기법을 도시한다. 특히 도 13은 네가티브 포토레지스트 층(1310)을 포함하는 레이아웃 조각(1305)의 단면도이다. 네가티브 레지스트 층(1310)은 노출되어 잠재적 이미지(1315)를 형성한다. 잠재적 이미지(1315)는 교번하는 일련의 노출된 라인(1320) 및 비노출된 공간(1325)을 포함한다. 라인(1320)은 균일한 폭(1330)을 가질 수 있다. 공간(1325)은 균일한 폭(1335)을 가질 수 있다. 폭(1330, 1335)은 동일하거나 동일하지 않을 수 있다. 잠재적 이미지(1300) 내의 라인(1320)은 피치(1340)를 갖는다. 라인 피치(1340)는 0.35보다 작은 k1 팩터를 생성할 수 있다. k1 팩터는 0.31보다 작을 수 있다. 가령, k1 팩터은 0.25에 근접할 수 있다.
라인(1320)은 e-빔 리소그래피, 간섭 리소그래피, 및 위상 시프팅 마스크 및 광학 근거리 보정 기법을 사용하는 광학 리소그래피와 같은 다수의 상이한 리소그래피 기법 중의 임의의 것을 사용함으로써 노출될 수 있다. 가령, 라인(1320)은 λ1/2 과 동일한 피치(1340)를 갖는 라인(1320)을 노출하도록 파장 λ1을 갖는 간섭하는 조준 레이저빔의 쌍을 사용하여 노출될 수 있다.
라인(1320) 및 공간(1325)은 라인(1320)을 노출하는 데 사용되는 리소그래피 기법의 피처 특성을 디스플레이할 수 있다. 가령, 공간(1325)이 간섭 리소그래피를 사용하여 형성될 때, 공간(1325)은 간섭 리소그래피의 규정 특성, 및 프로젝션 프린팅 시스템 및 기법에서의 불완전성으로 인해 발생하는 타입의 최소 피처 왜곡으로 0.25에 근접하는 k1 팩터를 가질 수 있다. 공간(1325)은 또한 간섭계 리소그래피 기법에 의해 제공되는 비교적 큰 포커스 심도의 충격을 나타낼 수 있다.
비노출된 공간(1325)은 웨이퍼(1310) 상의 레이아웃 조각(1305) 내의 추가적인 피처를 규정하는 데 사용될 수 있다. 도 14 및 도 15는 비노출된 공간(305)의 영역(1405, 1410, 1415, 1420)을 노출시키기 위해 레지스트 층(1310)이 2회 노출된 후 레이아웃 조각(1305)의 평면도 및 단면도를 도시한 도면이다. 노출된 영역(1405, 1410, 1415, 1420)이 임의로 성형될 수 있으며 반복적인 순서 혹은 배열을 포함할 필요는 없다. 노출된 영역(1405, 1410, 1415, 1420)은 제각기 노출된 라인(1320) 및 비노출된 공간(1325)의 영역에 대해 치수화되고 배치되어 공간(1325)을 따라 임의의 위치에서 공간(1325)의 부분을 노출한다. 이러한 노출은 비노출된 공간(1325)의 연속성을 단절시킬 수 있으며 따라서 잠재적 라인(1320, 1325)의 반복 어레이에서 불균일성을 유입시킬 수 있다.
노출된 영역(1405, 1410, 1415, 1420)은 피치(1425)와 함께 형성될 수 있다. 영역 피치(1425)는 영역(1420)의 폭(1430)과 다음의 최근접 영역(1405, 1410)에 대한 최단 거리(1435)의 합이다. 가령, 영역 소자 피치(1430)는 라인 피치(1340)의 3/2 배의 크기일 수 있다. 영역 피치(1430)는 따라서 0.4를 초과하는 k1 팩터를 생성할 수 있다. 가령, k1 팩터는 동일한 방사 파장이 사용된다고 가정하면 영역 피치(1430)을 가지면서 0.7을 초과할 수 있다.
영역 피치(1430)가 비교적 큰 k1 팩터를 생성하므로, 영역(1405, 1410, 1415, 1420)은 라인(1325)을 노출시키는 데 사용되는 시스템 및 기법보다 낮은 해상도를 갖는 리소그래피 시스템 및 기법을 사용하여 노출될 수 있다. 가령, 피처(1325)가 0.25에 근접하는 k1 팩터와 파장 λ1를 갖는 간섭 리소그래피 시스템을 사용하여 노출된다면, 영역(1405, 1410, 1415, 1420)은 동일한 파장 λ1와 0.5에 근접하는 k1 팩터를 갖는 광학 리소그래피 시스템을 사용하여 노출될 수 있다. 가령, 영역(1405, 1410, 1415, 1420)은 종래의 이진 광학 리소그래피 시스템을 사용하여 노출되거나, 혹은 임프린트 및 e-빔 리소그래피, 또는 낮은 해상도와 라인(305)과 공간(310)과 영역(1405, 1410, 1415, 1420) 간의 허용가능한 오버레이를 달성할 수 있는 다이렉트 기록 광학 혹은 e-빔과 같은 다른 리소그래피 시스템을 사용하여 노출될 수 있다.
도 16은 레지스트 층(1310)의 베이크 및 현상 이후 일련의 트렌치(1605)를 규정하는 레이아웃 조각(1305)의 단면도를 도시한 도면이다. 도 17에 도시된 바와 같이, 에칭은 레이아웃 조각(110)의 패턴 층(210) 내의 트렌치(1705)를 규정하는 데 사용될 수 있다. 가령, 트렌치(1705)는 건식 플라즈마 에칭을 사용하여 규정될 수 있다. 트렌치(1705)는 라인(1320)을 노출하는 데 사용되는 리소그래피 기법의 특성이 되는 라인(1320) 및 공간(1325)의 특징을 상속할 수 있다. 가령, 라인이 간섭 리소그래피를 사용하여 노출될 때, 트렌치(1705)는 간섭 리소그래피의 규정 특성과, 프로젝션 프린팅 시스템 및 기법에서의 불완전성으로 인해 발생하는 타입의 최소 피처 왜곡으로 인해 0.25에 근접하는 k1 팩터를 상속할 수 있다.
도 18 및 도 19는 (노출된 영역(1405, 1410, 1415, 1420)을 포함하는) 레지스트 층(1310)이 스트립된 후에 레이아웃 조각(110)의 평면도 및 단면도를 도시한다. 레지스트(1310)의 제거 후에, 레이아웃 조각(110) 내의 패턴 층(210)은 잠재적 이미지(1315) 내의 본래의 반복 어레이 내로 유입되는 불균일성을 갖는 임의의 트렌치(1705)의 배치를 포함한다. 트렌치(1705)는 잠재적 이미지(1315)를 형성하는 데 사용되는 리소그래피 기법으로부터 이용가능한 피치에 의해 제한되는 피치(1340)를 가질 수 있다. 잠재적 이미지(1315) 내로 불균일성이 유입된 후, 웨이퍼(100) 상의 작은 피치 잠재적 공간(1325)의 적어도 일부의 불균일성이 제거되었다. 그 결과, 미세 전자 장치에 사용될 수 있는 패턴 층이 형성될 수 있다.
도 20은 복합 광학 리소그래피 시스템(2000)을 도시한다. 시스템(2000)은 환경적인 인클로저(2005)를 포함한다. 인클로저(2005)는 세정실일 수 있거나 혹은 피처 혹은 기판을 프린팅하기에 적합한 다른 위치일 수 있다. 인클로저(1405)는 또한 공기 입자 및 다른 프린팅 결함 원인에 대한 환경적 안정성 및 보호성을 제공하도록 세정실 내에 배치될 전용의 환경 시스템일 수 있다.
인클로저(2005)는 간섭 리소그래피 시스템(2010) 및 패터닝 시스템(2015)을 인클로즈한다. 간섭 리소그래피 시스템(2010)은 조준된 전자기 방사 소스(2020)와, 기판의 간섭 패터닝을 제공하는 간섭 광학 장치(2025)를 포함한다. 패터닝 시스템(2015)은 기판을 패터닝하기 위한 상이한 다수의 방법 중의 임의의 하나를 사용할 수 있다. 가령, 패터닝 시스템(2015)은 e-빔 프로젝션 시스템, 임프린트 프린팅 시스템, 또는 광학 프로젝션 리소그래피 시스템일 수 있다. 패터닝 시스템(2015)은 또한 전자 빔 다이렉트 기록 모듈, 이온 빔 다이렉트 기록 모듈, 또는 광학 다이렉트 기록 모듈과 같은 무마스크 모듈일 수 있다.
시스템(2010, 2015)은 공통 마스크 핸들링 서브시스템(2030), 공통 웨이퍼 핸들링 서브시스템(2035), 공통 제어 서브시스템(2040, 및 공통 스테이지(2045)를 공유할 수 있다. 마스크 핸들링 서브시스템(2030)은 시스템(2000) 내의 마스크를 위치지정하기 위한 장치이다. 웨이퍼 핸들링 서브시스템(2035)은 시스템(2000) 내의 웨이퍼를 위치지정하기 위한 장치이다. 제어 서브시스템(2040)은 시간 경과에 따른 시스템(200)의 하나 이상의 특성 혹은 장치를 조정하기 위한 장치이다. 가령, 제어 서브시스템(2040)은 시스템(2000) 내의 장치의 위치 혹은 동작이나, 환경적 인클로저(2005) 내의 온도 혹은 다른 환경적 품질을 조정할 수 있다.
제어 서브시스템(2040)은 또한 제 1 위치(2050)과 제 2 위치(2055) 간의 스테이지(2045)를 변환할 수 있다. 스테이지(2045)는 웨이퍼를 고정하기 위한 척(chuck)(2060)을 포함한다. 제 1 위치(2050)에서, 스테이지(2045) 및 척(2060)은 패터닝을 위한 패터닝 시스템(2015)에 고정된 웨이퍼를 제공할 수 있다. 제 2 위치(2055)에서, 스테이지(2045) 및 척(2060)은 간섭 패터닝을 위해 간섭 리소그래피 시스템(2010)에 고정된 웨이퍼를 제공할 수 있다.
척(2060) 및 스테이지(2045)에 의해 웨이퍼의 적당한 위치를 보장하기 위해서는, 제어 서브시스템(2040)은 정렬 센서(2065)를 포함한다. 정렬 센서(2065)는 패터닝 시스템(2015)에 의해 형성된 패턴으로 간섭 리소그래피 시스템(2010)을 사용하여 형성된 패턴을 정렬하도록 (가령, 웨이퍼 정렬 마스크를 사용하여) 웨이퍼의 위치를 변환 및 제어할 수 있다. 그러한 위치는 전술한 바와 같이 간섭 피처의 반복 어레이 내로 불균일성이 유입될 때 사용될 수 있다.
도 21은 패터닝 시스템(2015)의 일예의 광학 리소그래피 구현예를 도시한다. 특히, 패터닝 시스템(2015)은 스텝 앤드 리피트 프로젝션 시스템일 수 있다. 그러한 패터닝 시스템(2015)은 조명기(2105), 마스크 스테이지(2100), 및 프로젝션 광학 장치(2105)를 포함할 수 있다. 조명기(2105)는 전자기 방사 소스(2120)와 개구/콘덴서(2125)를 포함할 수 있다. 소스(2120)는 소스(2020)와 동일할 수 있거나 소스(2120)는 완전히 상이한 장치일 수 있다. 소스(2120)는 소스(2020)와는 동일하거나 상이한 파장으로 방사할 수 있다. 개구/콘덴서(2125)는 소스(2020)로부터 전자기 방사를 수집하고, 조준하고, 필터링하고, 포커싱하여, 마스크 스테이 지(2100) 상에서 조명의 균일성을 증가시키는 하나 이상의 장치를 포함할 수 있다. 패터닝 시스템(2015)은 원하는 바에 따라 프로젝션 시스템의 퓨필(pupil) 내에 조명을 성형하기 위한 퓨필 필터링 성형 광학 장치를 또한 포함할 수 있다.
마스크 스테이지(2100)는 조명 경로 내에 마스크(2130)를 지지할 수 있다. 프로젝션 광학 장치(2105)는 이미지 사이즈를 감소시키기 위한 장치일 수 있다. 프로젝션 광학 장치(2105)는 필터링 프로젝션 렌즈를 포함할 수 있다. 스테이지(2045)가 조명기(2105)에 의한 노출용 고정 웨이퍼를 마스크 스테이지(2100) 및 프로젝션 광학 장치(2105)를 통해 반복적으로 변환함에 따라, 정렬 센서(2065)는 그 노출이 반복 어레이 내로 불균일성을 유입시키는 간섭 피처의 반복 어레이와 정렬하도록 보장할 수 있다.
도 22는 복합 패터닝에서 사용될 수 있는 마스크의 레이아웃을 생성하기 위한 프로세스(2200)를 도시한다. 프로세스(2200)는 단독으로 혹은 협력하여 동작하는 하나 이상의 액터(가령, 장치 제조사, 마스크 제조사, 혹은 파운더리)에 의해 수행될 수 있다. 프로세스(2200)는 또한 머신 판독가능한 인스트럭션의 세트를 실행하는 데이터 처리 장치에 의해 전체적으로 혹은 부분적으로 수행될 수 있다.
액터 수행 프로세스(2200)는 2205에서 디자인 레이아웃을 수신한다. 디자인 레이아웃은 처리 후에 기판의 의도한 물리적 디자인이다. 디자인 레이아웃은 머신 판독가능한 형태로 수신될 수 있다. 수신된 디자인 레이아웃은 레이아웃 조각의 의도한 물리적 디자인을 포함할 수 있다. 레이아웃 조각의 물리적 디자인은 트렌치들의 집합체와 트렌치들 간의 랜드를 포함할 수 있다. 트렌치 및 랜드는 선형적 이며 병렬적일 수 있다. 트렌치 및 랜드는 전체 레이아웃 조각에 걸쳐 규칙적으로 반복될 필요는 없다. 가령, 트렌치의 연속성은 레이아웃 조각 내의 임의의 위치에서 단절될 수 있다. 도 23은 그러한 디자인 레이아웃(2300)의 예를 도시한다.
도 22를 참조하면, 액터 수행 프로세스(2200)는 2210에서 간섭 패턴 어레이 레이아웃을 수신할 수 있다. 간섭 패턴 어레이 레이아웃은 전자기 방사의 간섭에 의해 기판 상에 형성될 의도한 패턴이다. 간섭 패턴 어레이 레이아웃은 머신 판독가능한 형태로 수신될 수 있다. 간섭 패턴 어레이 레이아웃은 간섭 리소그래피 기법을 사용하여 형성될 수 있다. 가령, 간섭 패턴 어레이는 병렬 라인 및 라인들 간의 공간의 어레이일 수 있다. 도 24는 간섭 패턴 어레이 레이아웃(2400)의 예를 도시한다.
도 22를 참조하면, 액터는 2215에서 간섭 패턴 어레이 레이아웃으로부터 디자인 레이아웃의 차이를 결정할 수 있다. 디자인 레이아웃과 간섭 패턴 어레이 레이아웃 간의 차이 결정은 간섭 패턴 어레이 레이아웃 내의 라인이나 공간과 디자인 레이아웃 내의 트렌치를 정렬하는 것과, 디자인 레이아웃 내의 불균일성이 간섭 패턴 어레이 레이아웃과의 완전한 중첩을 차단하는 위치를 결정하는 것을 포함할 수 있다.
이 결정은 디자인 패턴이 간섭 패턴 어레이 레이아웃과 완전히 중첩하지 않는 위치를 나타내는 잔류 레이아웃을 생성할 수 있다. 잔류 레이아웃은 머신 판독가능한 형태일 수 있다. 차이는 잔류 레이아이수 내의 위치가 두개의 이용가능한 상태들 중의 단지 하나만을 가질 수 있다는 점에서 불(Boolean)일 수 있다.
도 25는 일예의 잔류 레이아웃(2500)을 도시한다. 잔류 레이아웃(2500)은 불 차이이다. 특히, 잔류 레이아웃(2500)은 "중첩되지 않는" 상태를 갖는 제 1 위치(2505)의 확장부와 "중첩" 상태를 갖는 제 2 위치(2510)의 인접한 확장부를 포함한다.
도 22를 참조하면, 액터는 2220에서 잔류 레이아웃 내의 위치 확장부를 리사이징할 수 있다. 잔류 레이아웃의 리사이징은 머신 판독가능한 잔류 레이아웃을 변경시킬 수 있다. 가령, 간섭 패턴 어레이가 병렬 라인 및 공간의 어레이일 경우, 현재 상태를 갖는 확장부의 사이즈는 라인 및 공간에 대해 수직의 방향으로 증가될 수 있다. 도 26은 방향 D로의 그러한 확장 이후의 잔류 레이아웃(2500)을 도시한다. 주목할 것은 일부의 확장부(2505)가 병합되었다는 것이다.
도 22를 참조하면, 액터는 2225에서 잔류 레이아웃을 사용하여 프린트 마스크를 생성할 수 있다. 프린트 마스크는 리사이징된 잔류 레이아웃을 사용하여 생성되어, 가령 간섭 패턴 어레이와 같은 반복 어레이 내로 불균일성을 초래하는 임의의 형상의 피처를 생성할 수 있다. 프린트 마스크의 생성은 프린트 마스크의 레이아웃의 머신 판독가능한 디스크립션을 생성하는 것을 포함할 수 있다. 프린트 마스크의 생성은 또한 마스크 기판 내에 프린트 마스크를 구체적으로 구현하는 것을 포함할 수 있다.
복합 패터닝은 이러한 효과를 증명할 수 있다. 가령, 단일 레이아웃 조각은 보다 높은 해상도 시스템 혹은 기법을 사용하는 피처로 패터닝될 수 있으며, 그러한 피처의 충격은 보다 낮은 해상도 시스템 혹은 기법을 사용함으로써 완화되거나 제거될 수 있다. 가령, 구세대인 전형적으로 보다 낮은 해상도의 장비는 보다높은 해상도 피처의 충격을 완화하는 데 사용될 수 있어 구세대 장비에 대한 수명을 증가시킨다. 보다 높은 해상도의 피처의 연속성을 완화하기 위해서는 덜 비싼 낮은 해상도의 시스템을 사용하면서 보다 높은 해상도의 피처의 제조를 위해서는 보다 높은 해상도 시스템을 사용함으로써 패턴 밀도는 증가시키며 처리 코스트는 감소시킬 수 있다. 가령, 비교적 덜 비싼 고해상도의 간섭계 시스템은 비교적 덜 비싼 저해상도 시스템과 조합되어 고품질의 고해상도의 패턴을 막대한 투자없이도 생산할 수 있다. 간섭계 시스템을 사용하여 제조되는 패턴의 장치는 저해상도 시스템을 사용하여 변경될 수 있기 때문에, 간섭계 시스템의 적용가능성은 증가될 수 있다. 특히, 간섭계 시스템은 간섭 패턴의 형태 및 배치에 의해 제한되지 않는 임의의 피처 배열을 형성하는 데 사용될 수 있다.
다수의 구현예가 기술되었다. 그럼에도불구하고, 다양한 변형예가 만들어질 수도 있다고 이해될 것이다. 가령, 포지티브 및 네가티브 레지스트가 사용될 수 있다. 상이한 파장을 사용하는 리소그래피 기법은 동일한 기판을 처리하는 데 사용될 수가 있다. 반도체 웨이퍼를 제외한 기판은 패터닝될 수 있다. 따라서, 첨부되는 청구범위의 영역 내에서 다른 구현예가 존재한다.

Claims (36)

  1. 반복하는 라인과 그 라인들 간의 공간의 어레이 내로 불균일성을 유입함으로써 실질적으로 임의의 피처 배열로 기판을 패터닝하는 단계를 포함하는 방법.
  2. 제 1 항에 있어서,
    불균일성을 유입하는 것은 상기 어레이 위에 임의의 형상(figure)을 형성하는 것을 포함하는 방법.
  3. 제 2 항에 있어서,
    상기 기판을 패터닝하는 것은 임의의 형상에 의해 커버되지 않는 어레이의 부분을 통해 기판을 에칭하는 것을 포함하는 방법.
  4. 제 1 항에 있어서,
    불균일성을 유입하는 것은 상기 어레이의 적어도 일부의 연속성을 감소시키는 것을 포함하며, 상기 어레이는 간섭 리소그래피 시스템을 사용하여 형성되는 방법.
  5. 제 4 항에 있어서,
    상기 어레이의 일부의 연속성을 감소시키는 것은 상기 어레이 내의 공간을 단절시키는 것을 포함하는 방법.
  6. 제 1 항에 있어서,
    불균일성을 유입하는 것은 프로젝션 리소그래피 패터닝으로부터 발생하는 어레이의 일부의 연속성을 감소시키는 것을 포함하는 방법.
  7. 제 1 항에 있어서,
    상기 기판을 패터닝하는 단계는 에칭을 지향하기 위한 실질적으로 임의의 배열을 사용하여 기판을 에칭하는 것을 포함하는 방법.
  8. 제 1 항에 있어서,
    상기 기판을 패터닝하는 단계는 0.4 이하의 k1팩터를 생성하는 피치를 갖는 실질적으로 임의의 배열로 기판을 패터닝하는 것을 포함하는 방법.
  9. 실질적으로 임의의 트렌치 배열을 포함하되, 상기 트렌치는 간섭 리소그래피의 규정 특성으로 규정되는 장치.
  10. 제 9 항에 있어서,
    실질적으로 임의의 트렌치 배열은 트렌치를 따라 가변되는 위치에서 불연속성을 포함하는 트렌치를 포함하는 장치.
  11. 제 9 항에 있어서,
    실질적으로 임의의 트렌치 배열은 0.5 이하의 k1 팩터를 생성하는 피치로 프린트되는 피처를 포함하는 장치.
  12. 제 11 항에 있어서,
    실질적으로 임의의 트렌치 배열은 단일 패터닝 단계를 위해 0.25에 근접하는 k1 팩터를 생성하는 피치를 갖는 트렌치를 포함하는 장치.
  13. 제 9 항에 있어서,
    실질적으로 임의의 트렌치 배열은 하나 이상의 렌즈 불완전성 및 마스크 불완전성으로 인해 발생하는 결함이 없는 트렌치를 포함하는 장치.
  14. 제 9 항에 있어서,
    실질적으로 임의의 트렌치 배열은 전자의 백스캐터링으로 인해 발생하는 결함이 없는 트렌치를 포함하는 장치.
  15. 제 9 항에 있어서,
    실질적으로 임의의 트렌치 배열은 미세전자 장치의 부분을 포함하는 장치.
  16. 간섭 패턴으로 기판을 조사하기 위해 전자기 방사선을 간섭시키는 단계―상기 간섭 패턴은 반복하는 라인 및 공간을 갖도록 기판을 분할함―와,
    상기 간섭 패턴 내로 불균일성을 유입시켜 상기 기판에 대한 임의의 피처 배열을 분할하는 단계를 포함하는 방법.
  17. 제 16 항에 있어서,
    불균일성을 유입하는 것은 트렌치를 따라 임의의 위치에서 트렌치의 연속성을 종료하는 것을 포함하는 방법.
  18. 제 16 항에 있어서,
    불균일성을 유입하는 것은 반복하는 라인 및 공간의 일부 위에 임의의 형상을 형성하는 것을 포함하는 방법.
  19. 제 16 항에 있어서,
    불균일성을 유입하는 것은 반복하는 라인 및 공간의 일부 내에 임의의 형상을 형성하는 것을 포함하는 방법.
  20. 제 17 항에 있어서,
    임의의 피처 배열을 규정하기 위해 상기 임의의 형상을 사용하여 상기 기판을 패터닝하는 단계를 더 포함하는 방법.
  21. 제 16 항에 있어서,
    전자기 방사선을 간섭하는 단계는 상기 기판에 대해, 단일 패터닝 단계로 0.25에 근접하는 k1 팩터를 생성하는 피치를 갖는 제 1 피처를 분할하는 것을 포함하는 방법.
  22. 제 1 리소그래피 기법을 사용하여 기판을 패터닝하는 단계―상기 패터닝은 0.5 이하의 제 1 k1 팩터를 생성하는 제 1 피치를 갖는 라인 및 공간을 제공함―와,
    제 2 피치를 갖는 제 2 피처를 제공하는 제 2 리소그래피 기법을 사용하여 상기 기판 상의 하나 이상의 라인 및 공간 중 적어도 일부의 충격 부분을 제거하는 단계―상기 제 2 피치는 상기 제 1 피치보다 2배 이상 더 큼―를 포함하는 방법.
  23. 제 22 항에 있어서,
    제 1 리소그래피 기법을 사용하여 상기 기판을 패터닝하는 단계는 단일 패터닝 단계를 위해 0.25에 근접하는 제 1 k1 팩터를 생성하는 제 1 피치를 갖는 제 1 라인 및 공간을 제공하는 것을 포함하는 방법.
  24. 제 22 항에 있어서,
    제 1 리소그래피 기법을 사용하여 상기 기판을 패터닝하는 단계는 간섭 리소그래피를 사용하여 상기 기판을 패터닝하는 것을 포함하는 방법.
  25. 제 22 항에 있어서,
    상기 충격 부분을 제거하는 단계는 이진 마스크를 사용하여 패터닝하는 것을 포함하는 방법.
  26. 제 22 항에 있어서,
    상기 충격 부분을 제거하는 단계는 제 2 리소그래피 기법을 사용하여 0.5 초보다 큰 제 2 k1 팩터를 생성하는 제 2 피치를 갖는 제 2 피처를 제공하는 방법.
  27. 제 22 항에 있어서,
    상기 충격 부분을 제거하는 단계는 상기 공간의 일부 위에 임의의 형상을 프린팅하는 것을 포함하는 방법.
  28. 제 27 항에 있어서,
    상기 충격 부분을 제거하는 단계는 상기 임의의 형상에 의해 커버되지 않는 상기 기판의 일부를 에칭하는 것을 포함하는 방법.
  29. 제 27 항에 있어서,
    상기 충격 부분을 제거하는 단계는 적어도 하나 이상의 라인 및 공간의 부분의 연속성을 종료하는 것을 포함하는 방법.
  30. 제 1 노출을 생성하여 감광성 매체 내의 반복 피처의 어레이를 생성하는 간섭 노출 모듈과,
    상기 어레이 내의 피처의 균일성을 감소시키는 제 2 패터닝 모듈을 포함하는 장치.
  31. 제 30 항에 있어서,
    상기 제 2 패터닝 모듈에 의해 생성되는 제 2 노출 패턴을 상기 어레이에 정렬시키는 정렬 센서를 더 포함하는 장치.
  32. 제 30 항에 있어서,
    간섭 노출 모듈 및 제 2 패터닝 모듈을 조정하는 공통 제어 시스템을 더 포함하는 장치.
  33. 제 30 항에 있어서,
    상기 간섭 노출 모듈 및 상기 제 2 간섭 모듈에 대해 웨이퍼를 제공하는 공통 웨이퍼 스테이지를 더 포함하는 장치.
  34. 제 30 항에 있어서,
    상기 간섭 노출 모듈은 간섭 리소그래피 모듈을 포함하며,
    상기 제 2 패터닝 모듈은 프로젝션 광학 리소그래피 시스템을 포함하며,
    상기 프로젝션 광학 리소그래피 시스템은 상기 간섭 노출 모듈에 의해 생성되는 어레이 내의 균일성을 감소시키는 마스크와,
    프로젝션 광학 장치와,
    웨이퍼 스테이지를 포함하는 장치.
  35. 레이아웃 조각의 디자인 레이아웃을 수신하는 단계와,
    간섭 패턴 어레이 레이아웃을 수신하는 단계와,
    상기 디자인 레이아웃과 상기 간섭 패턴 어레이 레이아웃 간의 차이를 결정하는 단계와,
    상기 결정된 차이를 사용하여 프린트 마스크를 생성하는 단계를 포함하는 방법.
  36. 제 28 항에 있어서,
    상기 프린트 마스크 생성 단계는 상기 디자인 레이아웃과 상기 간섭 패턴 어레이 레이아웃 간의 차이를 반영하는 잔류 어레이를 리사이징하는 것을 포함하는 방법.
KR1020067009519A 2003-10-17 2004-10-07 복합 패터닝 방법 및 장치 KR100845347B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/688,337 2003-10-17
US10/688,337 US20050085085A1 (en) 2003-10-17 2003-10-17 Composite patterning with trenches

Publications (2)

Publication Number Publication Date
KR20060096110A true KR20060096110A (ko) 2006-09-06
KR100845347B1 KR100845347B1 (ko) 2008-07-09

Family

ID=34521148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067009519A KR100845347B1 (ko) 2003-10-17 2004-10-07 복합 패터닝 방법 및 장치

Country Status (7)

Country Link
US (1) US20050085085A1 (ko)
JP (1) JP2007508717A (ko)
KR (1) KR100845347B1 (ko)
CN (1) CN1894633A (ko)
DE (1) DE112004001942T5 (ko)
TW (1) TWI246111B (ko)
WO (1) WO2005083513A2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050074698A1 (en) * 2003-10-07 2005-04-07 Intel Corporation Composite optical lithography method for patterning lines of significantly different widths
US20050073671A1 (en) * 2003-10-07 2005-04-07 Intel Corporation Composite optical lithography method for patterning lines of substantially equal width
US7142282B2 (en) * 2003-10-17 2006-11-28 Intel Corporation Device including contacts
US20050088633A1 (en) * 2003-10-24 2005-04-28 Intel Corporation Composite optical lithography method for patterning lines of unequal width
JP2005181523A (ja) * 2003-12-17 2005-07-07 Toshiba Corp 設計パターン補正方法、マスクパターン作成方法、半導体装置の製造方法、設計パターン補正システム、及び設計パターン補正プログラム
DE102004009173A1 (de) * 2004-02-25 2005-09-15 Infineon Technologies Ag Verfahren zur Kompensation der Verkürzung von Linienenden bei der Bildung von Linien auf einem Wafer
US7335583B2 (en) * 2004-09-30 2008-02-26 Intel Corporation Isolating semiconductor device structures
US20060154494A1 (en) * 2005-01-08 2006-07-13 Applied Materials, Inc., A Delaware Corporation High-throughput HDP-CVD processes for advanced gapfill applications
US8582079B2 (en) * 2007-08-14 2013-11-12 Applied Materials, Inc. Using phase difference of interference lithography for resolution enhancement
US20090117491A1 (en) * 2007-08-31 2009-05-07 Applied Materials, Inc. Resolution enhancement techniques combining interference-assisted lithography with other photolithography techniques
US20100187611A1 (en) * 2009-01-27 2010-07-29 Roberto Schiwon Contacts in Semiconductor Devices
FR2960657B1 (fr) * 2010-06-01 2013-02-22 Commissariat Energie Atomique Procede de lithographie a dedoublement de pas
DE102010026490A1 (de) 2010-07-07 2012-01-12 Basf Se Verfahren zur Herstellung von feinstrukturierten Oberflächen
US8795953B2 (en) * 2010-09-14 2014-08-05 Nikon Corporation Pattern forming method and method for producing device
TWI497231B (zh) * 2011-11-18 2015-08-21 David Arthur Markle 以超越繞射極限光子直接寫入之裝置及方法
JP2013145863A (ja) 2011-11-29 2013-07-25 Gigaphoton Inc ２光束干渉装置および２光束干渉露光システム
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9710592B2 (en) * 2014-05-23 2017-07-18 International Business Machines Corporation Multiple-depth trench interconnect technology at advanced semiconductor nodes

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0110184B1 (en) * 1982-11-04 1987-03-04 Sumitomo Electric Industries Limited Process for fabricating integrated optics
JPS5983111A (ja) * 1982-11-04 1984-05-14 Sumitomo Electric Ind Ltd 光集積回路作製法
US5041361A (en) * 1988-08-08 1991-08-20 Midwest Research Institute Oxygen ion-beam microlithography
US5328807A (en) * 1990-06-11 1994-07-12 Hitichi, Ltd. Method of forming a pattern
US5415835A (en) * 1992-09-16 1995-05-16 University Of New Mexico Method for fine-line interferometric lithography
US5705321A (en) * 1993-09-30 1998-01-06 The University Of New Mexico Method for manufacture of quantum sized periodic structures in Si materials
US6042998A (en) * 1993-09-30 2000-03-28 The University Of New Mexico Method and apparatus for extending spatial frequencies in photolithography images
US5759744A (en) * 1995-02-24 1998-06-02 University Of New Mexico Methods and apparatus for lithography of sparse arrays of sub-micrometer features
EP0907905A4 (en) * 1996-06-10 1999-09-22 Holographic Lithography System METHOD OF RECORDING SELECTED SELECTED PATTERNS IN PHOTORESIST BY MODULATION OF LITHOGRAPHIC INTERFEROMETRIC PATTERNS
US6233044B1 (en) * 1997-01-21 2001-05-15 Steven R. J. Brueck Methods and apparatus for integrating optical and interferometric lithography to produce complex patterns
EP0880078A3 (en) * 1997-05-23 2001-02-14 Canon Kabushiki Kaisha Position detection device, apparatus using the same, exposure apparatus, and device manufacturing method using the same
JP3050178B2 (ja) * 1997-08-20 2000-06-12 日本電気株式会社 露光方法及び露光用マスク
US5920790A (en) * 1997-08-29 1999-07-06 Motorola, Inc. Method of forming a semiconductor device having dual inlaid structure
JPH11112105A (ja) * 1997-10-03 1999-04-23 Hitachi Ltd 半導体レーザ装置の製造方法、及びそれを用いて製造した光モジュール並びに光応用システム
JP3101594B2 (ja) * 1997-11-06 2000-10-23 キヤノン株式会社 露光方法及び露光装置
JP3123542B2 (ja) * 1998-05-02 2001-01-15 キヤノン株式会社 露光装置及びデバイスの製造方法
EP0964305A1 (en) * 1998-06-08 1999-12-15 Corning Incorporated Method of making a photonic crystal
JP4065468B2 (ja) * 1998-06-30 2008-03-26 キヤノン株式会社 露光装置及びこれを用いたデバイスの製造方法
JP2000021719A (ja) * 1998-06-30 2000-01-21 Canon Inc 露光方法及び露光装置
JP3592098B2 (ja) * 1998-08-24 2004-11-24 キヤノン株式会社 マスクパターン作成方法および装置
US6140660A (en) * 1999-03-23 2000-10-31 Massachusetts Institute Of Technology Optical synthetic aperture array
JP2000315647A (ja) * 1999-05-06 2000-11-14 Mitsubishi Electric Corp レジストパターン形成方法
US6553558B2 (en) * 2000-01-13 2003-04-22 Texas Instruments Incorporated Integrated circuit layout and verification method
WO2002025373A2 (en) * 2000-09-13 2002-03-28 Massachusetts Institute Of Technology Method of design and fabrication of integrated circuits using regular arrays and gratings
US6553562B2 (en) * 2001-05-04 2003-04-22 Asml Masktools B.V. Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques
JP2003151875A (ja) * 2001-11-09 2003-05-23 Mitsubishi Electric Corp パターンの形成方法および装置の製造方法
WO2003071587A1 (en) * 2002-02-15 2003-08-28 University Of Delaware Process for making photonic crystal circuits using an electron beam and ultraviolet lithography combination
US6884551B2 (en) * 2002-03-04 2005-04-26 Massachusetts Institute Of Technology Method and system of lithography using masks having gray-tone features
US7005235B2 (en) * 2002-12-04 2006-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method and systems to print contact hole patterns
US7355673B2 (en) * 2003-06-30 2008-04-08 Asml Masktools B.V. Method, program product and apparatus of simultaneous optimization for NA-Sigma exposure settings and scattering bars OPC using a device layout
US20050073671A1 (en) * 2003-10-07 2005-04-07 Intel Corporation Composite optical lithography method for patterning lines of substantially equal width
US20050074698A1 (en) * 2003-10-07 2005-04-07 Intel Corporation Composite optical lithography method for patterning lines of significantly different widths
US7142282B2 (en) * 2003-10-17 2006-11-28 Intel Corporation Device including contacts
US20050088633A1 (en) * 2003-10-24 2005-04-28 Intel Corporation Composite optical lithography method for patterning lines of unequal width

Also Published As

Publication number Publication date
CN1894633A (zh) 2007-01-10
TWI246111B (en) 2005-12-21
WO2005083513A2 (en) 2005-09-09
JP2007508717A (ja) 2007-04-05
KR100845347B1 (ko) 2008-07-09
WO2005083513A3 (en) 2006-01-26
US20050085085A1 (en) 2005-04-21
DE112004001942T5 (de) 2006-08-10
TW200518171A (en) 2005-06-01

Similar Documents

Publication Publication Date Title
KR100845347B1 (ko) 복합 패터닝 방법 및 장치
KR100899359B1 (ko) 이중 노광 리소그래피를 수행하는 장치, 프로그램물 및방법
US7244533B2 (en) Method of the adjustable matching map system in lithography
US6178360B1 (en) Methods and apparatus for determining optimum exposure threshold for a given photolithographic model
KR100906788B1 (ko) 복합 프린팅 방법, 장치 및 시스템
US8541147B2 (en) System and method of selective optical pattern enhancement for semiconductor manufacturing
KR100920232B1 (ko) Ｄｐｔ 프로세스에 사용하기 위한 패턴의 분해를 수행하는방법, 프로그램물 및 장치
CN110716386B (zh) 一种光学临近效应的修正方法、修正装置及掩模
JP2001022051A (ja) レチクル及び半導体装置の製造方法
WO2001051993A1 (en) System, method and photomask for compensating aberrations in a photolithography patterning system
KR100847100B1 (ko) 포토리소그래피 시스템들을 이용하여 프린트될 피처들의웨이브니스를 억제하기 위한 장치, 방법 및 컴퓨터프로그램을 기록한 기록매체
US6096457A (en) Method for optimizing printing of a phase shift mask having a phase shift error
US6361911B1 (en) Using a dummy frame pattern to improve CD control of VSB E-beam exposure system and the proximity effect of laser beam exposure system and Gaussian E-beam exposure system
US7005215B2 (en) Mask repair using multiple exposures
US4610948A (en) Electron beam peripheral patterning of integrated circuits
US20020009676A1 (en) Method of forming small contact holes using alternative phase shift masks and negative photoresist
KR100586549B1 (ko) 포토 마스크 및 이를 이용한 패턴 제조 방법
JP3123542B2 (ja) 露光装置及びデバイスの製造方法
JP2002090979A (ja) リソグラフィ投影に使うための補助形態
KR100253581B1 (ko) 리소그라피 공정방법
JP2009278091A (ja) リソグラフィ方法
US20050097502A1 (en) Accommodating diffraction in the printing of features on a substrate
JP2000047367A (ja) マイクロリソグラフィ製造におけるパタ―ン形成を改善する方法およびシステム
KR20020031205A (ko) 미세패턴 형성용 노광마스크 및 미세감광막패턴 형성방법
KR20060077770A (ko) 보조 패턴을 갖는 포토 마스크

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee