TWI246111B - Composite patterning with trenches - Google Patents

Composite patterning with trenches Download PDF

Info

Publication number
TWI246111B
TWI246111B TW093130765A TW93130765A TWI246111B TW I246111 B TWI246111 B TW I246111B TW 093130765 A TW093130765 A TW 093130765A TW 93130765 A TW93130765 A TW 93130765A TW I246111 B TWI246111 B TW I246111B
Authority
TW
Taiwan
Prior art keywords
patent application
pattern
scope
array
layout
Prior art date
Application number
TW093130765A
Other languages
English (en)
Other versions
TW200518171A (en
Inventor
Yan Borodovsky
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200518171A publication Critical patent/TW200518171A/zh
Application granted granted Critical
Publication of TWI246111B publication Critical patent/TWI246111B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/203—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure comprising an imagewise exposure to electromagnetic radiation or corpuscular radiation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70408—Interferometric lithography; Holographic lithography; Self-imaging lithography, e.g. utilizing the Talbot effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

1246111 (1) 九 '發明說明 【發明所屬之技術領域】 本發明係關於使用微影技術之基底印刷。 【先前技術】 可以使用不同的微影技術以印刷例如界定微電子裝置 中的積體電路之圖案。舉例而言，可以使用光學微影術、 電子束微影術、UV及EUV微影術、X光微影術及壓印技 術，以形成微米及次微米尺寸的特徵。 【發明內容及實施方式】 圖1係顯示晶圓1 〇〇的上視圖。晶圓1 〇〇係半導體晶 圓，其會被處理以形成至少一積體電路裝置，例如微處理 器、晶片組裝置、或記憶體裝置。舉例而言，晶圓1 〇〇可 以用以形成大量SRAM記憶體裝置。晶圓100可以包含 矽、砷化鎵、或磷化銦。 晶圓1 〇 〇包含晶粒部1 〇 5的陣列。晶圓1 〇 0可以被切 成晶粒或被處理以將晶粒部1 05分離以及形成可被封裝以 形成個別積體電路裝置之大量晶粒。每一晶粒部1 05包含 一或更多布局件 Π 0。布局件1 1 0是包含圖案的晶粒部 1 0 5之剖面。布局件1 1 0中界定的圖案通常有助於晶粒部 1 05形成的積體電路裝置之功能。 圖2係晶圓]00上的布局件]]〇的部份之剖面視圖。 -4- (2) 1246111 在圖2中所示的處理階段中，布局件^ 〇包含基底2〇5、 圖案層2 1 〇、及光阻層2 1 5。基底2 0 5可爲基部晶圓或先 前處理期間所形成的另一層。圖案層2丨〇是要被圖案化的 布局件1 1 0之部份。圖案層2丨〇可以被圖案化以形成微電 子裝置的全部或部份。舉例而言，圖案層2〗〇可以是例如 二氧化矽或氮化物等電絕緣體、例如摻雜p或n之矽等半 導體材料、或是例如銅或鋁等導體層。光阻層2】5是對一 或更多用於印刷圖案的技術靈敏之材料。舉例而言，光阻 層2 1 5可以是正片型或負片型光阻。圖3 - 1 2的說明係假 定光阻層220爲正片型光阻。 光阻層2 1 5可以被曝光及顯影以形成圖案。圖3係上 視圖，圖4係曝光之後以形成潛在影像3 〇 〇的布局件u 〇 之剖面視圖。潛在影像3 0 0的上表面可以爲具有長度3 ；[ 〇 和寬度3 1 5之長方形或方形，其佔據布局件η 〇的全部或 部份。潛在影像3 0 0包含曝光線3 0 5及未曝光線3 1 0的交 錯系列。線3 0 5可以具有均勻寬度3 1 5。空間3 ：! 〇可以具 有均勻寬度320。寬度315、32〇可以相等或不相等。潛 在影像3 〇 0中的線3 0 5及空間3 1 0具有間距3 2 5。特徵的 間距是特徵的最小空間週期性。舉例而言，線3 0 5的間距 3 2 5是曝光的線3 0 5之寬度3 ] 5及相鄰空間3 1 〇的寬度 3 2 0。間距3 2 5可以造成小於或等於0 · 5之k !因數。因數 k】是瑞利（Ray】eigh)光學解析度表示式且在空氣中時以 下式表示： k.】=(.間距 /2) (ΝΑ/λ) (3) 1246111 其中： ΝΑ是印刷潛在影像3 0 0之裝置的數値孔徑，以 及 Α是用以印刷潛在影像3 0 0的電磁輻射之波長。 舉例而言，在光學系統的數値孔徑接近一時，因數 k】可以接近〇 . 2 5。 可以使用例如電子束微影術、千涉微影術以及使用相 位移光罩及光學近似校正技術的光學微影術等多種不同的 微影技術，將線3 0 5曝光。舉例而言’藉由使用成對的波 長λ ,的經過準直之千涉雷射光，將光阻2 1 5曝光，以將 間距3 2 5接近；I "2之線3 05曝光，則可以使用千涉微影 術以將線3 0 5曝光。藉由使用分光器之單一光源及干涉來 自二對立鏡的反射，可產生正交的成對光，或是藉由使其 它干涉技術，可以產生成對光。 線3 0 5及空間3 1 0可以顯示用以使線3 0 5曝光的微影 技術之特徵特性。舉例而言，當使用干涉微影術以將線 3 〇 5曝光時，線3 0 5及空間3 1 0可以顯示干涉微影術的解 析度特徵以及接近〇 · 2 5的k ;因數，k】因數係以導因於投 射印刷系統及技術的缺點之最小特徵變形，接近0.25。舉 例而言，可以形成線3 0 5及空間3 1 0，而無導因於使用光 罩、透鏡、投射光件、及/或電子的背散射之缺點。線 3 及空間3 1 0也可以顯示干涉微影技術所提供之相當大 的聚焦深度之影響。舉例而言，相當大的干涉微影技術的 聚焦深度可以提供特徵尺寸特性之精密控制，特別是相對 -6 - 1246111 (4) 於光學系統所提供的控制，在此光學系統中，高數値孔徑 會限制景深的深度及印刷並非理想地平坦之真實基底的能 力。 線3 0 5及空間3 1 0可以用以界定晶圓丨〇 〇上的布局件 Η 0中的其它特徵。舉例而言，如圖5所示，光阻層2 15 可以被顯影以界定一系列溝槽5 0 5。光阻層2 1 5可以於需 要時被烘烤或固化，以及，如圖6所示，可在以光阻層 215上方形成第二光阻層605。光阻層605可以塡充或遮 蓋溝槽5 0 5。舉例而言，藉由將光阻旋轉塗敷於晶圓1〇〇 上，以形成光阻層605。 光阻層6 0 5可以直接形成於層2 1 5或中介保護層（未 顯示）上。保護層可以具有足夠高的吸收係數以將層205 遮蔽而免於不需要的、後續的曝光。保護層也可以將層 2 1 5、6 0 5隔離以防止它們接觸。 圖7係顯示上視圖，圖8係顯示光阻層6 0 5已被曝光 以形成潛在影像7 〇 〇之後的布局件1 1 〇的剖面視圖。潛在 影像 700包含一或更多未曝光區 7 05、710' 7 15、720。 由於未曝光區705、710、715、720無需包含重覆的次序 或配置，所以，潛在影像7 0 0可以爲任意形狀。未曝光區 7 05、710、715、72 0的尺寸及位置可以相對於溝槽505 設定以橋接一或更多溝槽 5〇5。未曝光區 7〇5、710、 715、720可以在延著溝槽505的任意位置處橋接一或更 多溝槽5 0 5。 潛在影像7 〇 〇中的未曝光區7 〇 5、7 1 0、7 1 5、7 2 0可 1246111 (5) 以形成爲具有間距7 2 5。區域間距7 2 5是區域72 0的寬度 7 3 0與至下一最接近的區域 7 0 5、7 1 0之最短距離的總 合。舉例而言，區域元件間距7 3 0因而可以造成大於或等 於0.5的k】因數。舉例而言，假設相同的發光波長，以 區域間距7 2 5而言，因數k】可以大於0.7。 由於區域間距7 2 5造成相當大的k ]因數，所以，使 用解析度低於用以將線3 0 5曝光的系統及技術之微影系統 及技術，可以形成潛在影像7〇〇。舉例而言，假使使用k; 因數接近0.25及波長λ i的干涉微影系統以形成線305 時，則可使用具有相同波長λ!及0.5以上的k,因數之光 學微影系統，形成潛在影像7 0 0。舉例而言，可以使用傳 統的二階光學微影系統或例如能夠取得更低的解析度及線 3 05和空間310與潛在影像700之間可接受的重疊之光學 投射系統等其它微影系統，以形成潛在影像7 00。 溝槽5 0 5受潛在影像7 0 0之曝露或遮蔽，可以用以在 光阻6 0 5固化之後將不規則性導入重覆的溝槽5 0 5之陣 列。換言之，潛在影像7 0 0的任意形狀可以用以停止布局 件1〗〇中的特徵之週期性再現。舉例而言，一或更多溝槽 5 0 5的連續性可以在延著溝槽5 0 5的任意位置處結束。 圖9及1 0係增加的處理之後延著與圖8相同的平面 之剖面視圖。特別地，圖9係顯示光阻層6 0 5顯影之後留 下橋接選取的溝槽5 0 5之區域7 0 5、7 1 0、7 1 5、7 2 0的布 局件]1 〇。於需要時，可以將光阻層6 0 5烘烤，如圖1〇 所示，可以使用蝕刻以在布局件]1 〇的圖案層2 ] 0中界定 冬 1246111 (6) 溝槽1 0 0 5。舉例而言’可以使用乾式電漿蝕刻，界定溝 槽1 0 0 5。溝槽1 0 0 5可以繼承線3〇5的特性，其爲用以使 線3 0 5曝光的微影技術之特性。舉例而言，當使用干涉微 影術以將線3 0 5曝光時’溝槽1()05可以繼承千涉微影術 的淸晰度特性及接近0.2 5的k 1因數，係以具有導因於 投射印刷系統及技術的缺點型式之最小特徵變形，接近 0.25。 圖1 1係顯不上視圖，圖1 2係顯示光阻層2 2 0、 605(包含區域705、710、7 15、7 20)被剝除之後的布局件 1 1 〇之剖面視圖。在移除光阻之後，布局件1 1 〇中的圖案 層210包含溝槽1 0 0 5的任意配置，而以不規則性被導入 潛在影像3 0 0中固有的重覆性。溝槽1 〇 〇 5具有間距 3 2 5，間距3 2 5受限於從用以形成潛在影像3 0 0的微影技 術可取得的間距。在不規則性被導入潛在影像3 0 0之後， 至少一些小間距潛在線3 〇 5的連續性被消除。此連續性的 消除會導致形成用於製造微電子裝置的布局圖案。 圖]3 - 2 0係顯示用於線的複合圖案化之另一技術。特 別地，圖1 3係顯示包含負片型光阻層1 3 1 0的布局件 1 3 0 5之剖面視圖。負片型光阻層1 3 1 〇已被曝光以形成潛 在影像1 3 1 5。潛在影像1 3 1 5包含交錯系列之曝光線]3 2 〇 及非曝光空間1 3 2 5。線1 3 2 0具有均勻的寬度1 3 3 0。空間 1 3 2 5具有均勻寬度1 3 3 5。寬度]3 3 0、1 3 3 5可以相等或不 等。潛在影像]3 0 0中的線1 3 2 0具有間距134〇。線間距 ]3 4 0可以造成小於0.3 5的k】因數。因數k 1可以小於 1246111 (7) Ο。3 ]。舉例而言，因數可以接近〇 . 2 5。 使用例如電子束微影束、干涉微影術、及使用 移光罩及光學近似校正技術之光學微影術等任何數 同微影技術，將線1 3 2 0曝光。舉例而言，使用成 涉、準直的、具有波長λ 1 雷射光，將線1 3 2 0曝光，以曝光間距等於λ , 1 3 20 ° 線1 3 2 0及空間i 3 2 5可以顯示用以將線1 3 2 0 舉例而言，當使用千涉微影術以形成空間1 3 2 5時 1 3 2 5可以具有干涉微影術的淸淅度以及接近〇 . 2 5 I 數，k !係以導因於投射印刷系統及技術的缺點型式 特徵變形，趨近0.2 5。空間1 3 2 5也顯示干涉微影 提供的相當大的聚焦深度之影響。 未曝光的空間1 3 2 5可以用以界定晶圓]3 ] 0上 件].3 〇 5中的其它特徵。圖1 4顯示上視圖，圖1 5 阻層 1 3 1 0被曝光第二次以將未曝光空間 3 0 5 1405 ' 1410、1415、1420曝光之後的布局件 1305 視圖。曝光區]4 0 5、1 4 1 0、] 4 1 5、1 4 2 0可以爲任 且無需包含重覆次序或配置。曝光區1405、 1415、1 42 0之尺寸及位置可以相對於曝光線1320 光空間1 3 2 5的區域而設定，以將延著空間]3 2 5的 置之空間1 3 2 5的部份曝光。此曝光可以將未曝光 ]3 2 5之連續性切斷以及將不規則性導入潛在線 1 3 2 5的重覆陣列中。 I相位偏 :目之不 ,對的干 /2的線 曝光。 ，空間 的k,因 之最小 技術所 的布局 顯示光 的區域 的剖面 意形狀 14 10、 及未曝 任意位 的空間 1 3 2 0、 -10- 1246111 (8) 曝光區1405、M10、]4]5、1420可以形成爲具有間 距1 4 2 5。區域間距]4 2 5是區域]4 2 〇的寬度]4 3 〇與至下 一最接近的區域1 4 0 5、] 4 1 0的最短距離1 4 3 5之總合。舉 例而言，區域元件間距]4 3 0可以爲線間距]」4 〇的一又一 分之一倍。區域間距1 4 3 0可以如此造成大於0 · 4的k ]因 數。舉例而言，假設使用相同的發射波長，對於區域間距 1430而言，因數1可以大於〇.7° 由於區域間距1 4 3 0會造成相當大的k 1因數’所以’ 可以使用解析度低於用於使線1 3 2 5曝光的系統及技術之 微影系統及技術，將區域1405、1410、1415、1 42 0曝 光。舉例而言，假使使用k】因數接近0.25以及波長；I] 之干涉微影系統，將特徵1 3 25曝光時，則可以使用具有 相同波長λ !及接近0.5的k!因數之光學微影系統，將區 域 1 4 0 5、1 4 1 0 ' 1 4 1 5、1 4 2 0曝光。舉例而言，使用傳統 的二階光學微影系統、或是例如壓印和電子束微影系統或 直接寫入的光學或電子束等其它能夠取得較低解析度及線 305和空間 3]0與區域1405、1410、1415、1420之間可 接受的重疊之其它微影系統，將區域1 4 0 5、1 4 1 0、 1415 、 1420 曝光。 圖1 6係顯示光阻層1 3 1 0的烘烤及顯影界定一序列溝 槽1 6 0 5之後的布局件]3 0 5的剖面視圖。如圖]7所示， 可以使用蝕刻以在布局件1 1 0的圖案層2 1 0中界定溝槽 1 7 0 5。舉例而g ’使用乾式電漿蝕刻，界定溝槽1 7 〇 5。 溝槽1 7 0 5可以繼承線]3 2 0及空間]3 2 5的特性，其爲用 - 11 - 1246111 (9) Μ使線1 3 2 5曝光的微影技術之特性。舉例而言 干涉微影術以將線1 3 2 0曝光時，溝槽]7 0 5可A 微影術的淸晰度特性及接近〇 . 2 5的k ;因數，k ! 導医1於投射印刷系統及技術的缺點型式之最小特 接近0.2 5。 圖1 8係顯示上視圖，圖1 9係顯示光阻層 曝光區 1 4 0 5、1 4 1 0、1 4 1 5、1 4 2 0 )被剝除之後 1 1 〇之剖面視圖。在移除光阻1 3 1 0之後，布局 的圖案層2 1 〇包含溝槽1 7 0 5的任意配置，而不 導入潛在影像1 3 1 5中固有的重覆性。溝槽1 7 0 5 1 3 40，間距1 3 4 0受限於從用以形成潛在影像13 技術可取得的間距。在不規則性被導入潛在影像 後’至少一些小間距潛在空間1 3 2 5的連續性被 果’可以形成可以用於微電子裝置的圖案布局。 圖20係顯示複合光學微影系統200 0。系，标 含環境殻2005。殼2005可以爲無塵室或其它適 徵於基底上的區域。殼1 4 0 5也可爲置於無塵室 環境系統以提供環境穩定度及防止空氣中的粒子 成印刷缺陷的原因。 殼2005會將干涉微影系統20] 0及圖案化： 包圍於其中。干涉微影系統2 0 ] 0包含經過準直 射源2 02 0及干涉光件2 025，二者一起提供基底 案化。圖案化系統2 0 1 5可以使用任何數目的不 將基底圖案化。舉例而言，圖案化系統2 0 ] 5可 「，當使用 〔繼承干涉 係以具有 e徵變形， 1310(包含 的布局件 件 1 1 0中 :規則性被 具有間距 1 5的微影 1315 之 消除。結 ί 2000 包 於印刷特 中專用的 及其它造 系統2 0 1 5 的電磁輻 的干涉圖 同方式以 爲電子束 -12 - 1246111 (10) 投射系統、壓印印刷系統、或光學投射微影系統。 系統201 5也可爲無光罩模組，例如電子束直接 組、離子束直接寫入模組、或光學直接寫入模組。 系統 2 0 1 0、2 0 1 5可以共用共同光罩處理 2 0 3 0、共同晶圓處理子系統 2 0 3 5、共同控制 2040、及共同平台2045。光罩處理子系統2030蒡 光罩定位於系統2 〇 〇 〇中的裝置。晶圓處理子系統 用於將晶圓定位於系統2 0 0 0中的裝置。控制子系 於隨著時間調節系統2 0 0 0的一或更多特性或裝 而言，控制子系統可以調節系統2 0 0 0中的裝置之 操作或是環境殼2 0 0 5之內的溫度或其它環境品質 控制子系統 2040也可以將平台 2(H5在第 20 5.0與第二位置2055之間平移。平台2045包含 住晶圓之夾具2060。在第一位置2050，平台2045 2 0 6 0可以將抓住的晶圓呈現給圖案化系統2 0 1 5以 案化。在第二位置2055，平台2045及夾具2060 抓住的晶圓呈現給干涉微影系統 2 0 1 0以用於干 化。 爲了確保夾具2 0 60及平台2 04 5對晶圓的適當 控制子系統2 04 0包含對齊感測器2 06 5。對齊感測 可以轉換及控制晶圓的位置（舉例而言，使用晶圓 誌）以將使用干涉微影系統20] 0的圖案與圖案 2 0 1 5所形成的圖案相對齊。如上所述般，當將不 導入千涉特徵的重覆陣列時，可以使用此定位。 圖案化 寫入模 子系統 子系統 :用於將 2 0 3 5 是 統是用 :。舉例 位置或 一位置 用於抓 及夾具 用於圖 可以將 涉圖案 定位， 器 2 0 6 5 對齊標 化糸統 規則性 -13- (11) 1246111 圖2 1係顯示圖案化系統2 Ο 1 5的光學微影實施之實施 例。特別地，圖案化系統2 0] 5可爲步進及重覆的投射系 統。此圖案化系統2 0 ] 5可以包含照明器2 1 0 5、光罩台 2 1 〇 〇、及投射光件2 1 0 5。照明器2 1 0 5包含電磁輻射源 2120及孔徑/聚光器2125。源2120可以與源2020相同， 或是，源2120可爲完全不同的裝置。源2120可以以同於 或不同於源2020的波長發光。孔徑/聚光器2125包含一 或更多裝置以用於聚集、準直、過濾、及聚焦來自源 2 020的電磁發射，以增加光罩台21 00上的照明均勻性。 圖案化系統2 0 1 5也可以包含瞳塡充成形光件，如同所需 般’將照明成形於投射系統的瞳中（未顯示）。 光罩台2 1 0 0可以將光罩2 1 3 0支撐於照明路徑中。投 射光件 2 1 0 5可以是用於縮小影像尺寸的裝置。投射光件 2 1 0 5包含濾光投射透鏡。當平台2 0 4 5重覆地平移被抓住 的晶圓經由光罩台2 ] 0 0及投射光件2 1 〇 5以由照明器 2 1 0 5曝光時，對齊感測器2 0 6 5可以確保曝光與干涉特徵 的重覆陣列相對齊以將不規則性導入重覆陣列。 圖2 2係顯示產生用於複合圖案化的光罩之布局的製 程22〇〇。製程2200可以由單獨或協力運件之一或更多廠 商（例如裝置製造商、光罩製造商、或代工廠）執行。製程 2 2 00也可以由執行機器可讀取的指令集之資料處理裝置 完全地或部份地執行。 在2 2 0 5，執行製程2 2 0 0的廠商會接收設計布局。設 計布局是所要的處理之後的基底之實體設計。可以以機器 -14 - 1246111 (12) 可讀取的形式，接收設計布局。所接收的設計 含所要的布局件之實體設計。布局件的實體設 溝槽及位於溝槽之間的陸面。溝槽及陸面可以 平行的。溝槽及陸面無需在整個布局件上規則 例而言，溝槽的連續性可以在佈局件中的任意 斷。圖2 3顯示此設計布局2 3 0 0的實施例。 回至圖2 2，執行製程2 2 0 0的廠商也可以 收千涉圖案陣列布局。干涉圖案陣列布局是要 射的干涉而形成於基底上的所要圖案。可以以 的形式，接收千涉圖案陣列布局。千涉圖案陣 由使用干涉微影技術形成。舉例而言，干涉圖 爲平行線與線之間的空間之陣列。圖 2 4係顯 案陣列布局2 4 0 0的實施例。 回至圖 22，在 2215，廠商可以從干涉圖 中決定設計布局之間的差異。對於設計布局與 列布局之間的差異之決定，包含將設計布局中 涉圖案陣列布局中的線或空間相對齊以及決定 的不規則性防止與干涉圖案陣列布局完全重疊, 決定可以造成餘留布局，其標示設計布局 案陣列布局完全地重疊。餘留的布局可以爲機 式。由於餘留布局中的位置僅具有二可能狀態 差異可爲布林（Boolean)。 圖2 5係顯示餘留布局2 5 0 0的實施例 2 5 0 0是布林差。特別地，餘留布局2 5 0 0含: 布局可以包 計包含大量 爲線性的及 地重覆。舉 位置處被切 在2210接 藉由電磁輻 機器可讀取 列布局係要 案陣列可以 示此干涉圖 案陣列布局 干涉圖案陣 的溝槽與干 設計布局中 之位置。 未與干涉圖 器可讀取形 之一，所以 。餘留布局 具有「未重 -15 - 1246111 (13) 疊」狀態的第一位置2 5 Ο 5 狀態的相鄰的第二位置2 5 1 < 回至圖 22，在 2 22 0， 闊區域重訂尺寸。餘留布局 器可讀取的餘留布局。舉例 線以及空間的陣列時，具有 垂直於線及空間之方向上可 上此擴張之後的餘留布局 2 5 0 5相合倂。 回至圖 22，在 222 5， 光罩。可以使用重訂尺寸的 造成用於將不規則性導入重 如千涉圖案陣列。印刷光罩 局之機器可讀取的說明。印 罩具體地實施於光罩基底中 複合圖案化證明有利的 的系統或技術以特徵圖案化 析度系統或技術’可以修改 舉例而言，較老世代，典型 用以修改更高解析度特徵的 限。使更高解析度特徵的系 產並將較不昂貴的、更低解 度特徵的連續性之修改，可 本。舉例而言，高解析度但 的廣闊區域以及具有「重疊」 )的廣闊區域。 廠商將餘留布局中的位置之廣 的重訂尺寸可以造成改變的機 而s ’當干涉圖茱陣列是平fT 目前狀態的廣闊區域之尺寸在 以增加。圖 2 6顯示在方向 D 2 5 0 0。注意，某些廣闊區域 廠商使用餘留布局，產生印刷 餘留布局’產生印刷光罩’以 覆陣列之任意形狀的特徵，例 的產生包含產生印刷光罩的布 刷光罩的產生也包含將印刷光 〇 。舉例而言，使用更高解析度 單一布局件，以及使用更低解 或甚至消除這些特徵的影響。 上是較低的解析度之設備可以 影響，延長更高設備的使用期 統專用於更高解析度特徵的生 析度的系統用於那些更高解析 以增加圖案密度並降低製造成 相對不貴的干涉系統可以與相 -16- 1246111 (14) 對不貴的低解析度系統結合，以製造高品質、高解析度圖 案’而不需要大資本投資。由於可以使用較低解析度系統 以改變使用干涉系統製造的圖案之配置，所以，可以增加 千涉系統的應用性。特別地，可以使用千涉系統以形成不 受千涉圖案的幾何形狀及配置限制之任意配置的特徵。 已說明一些實施例。然而，應瞭解，可以執行不同的 修改。舉例而言，可以使用正片型及負片型光阻。使用不 同波長的微影技術可以被用以處理相同的基底。半導體晶 圓以外的基底可以被圖案化。因此，其它實施是在後附的 申請專利範圍之範圍內。 【圖式簡單說明】 圖1係晶圓的上視圖。 圖2係製程期間晶圓上的布局件之部份的剖面視圖。 圖3係曝光及顯影之後以形成重覆線陣列的潛在影像 之布局件的上視圖。 圖4係圖3的布局件之剖面視圖。 圖5及6係在增加的處理之後延著與圖4相同的平面 之剖面視圖。 圖7係顯示曝光以形成圖案之後的布局件的上視圖。 圖8係顯示圖7的布局件之剖面視圖。 圖9及1 0係在增加處理之後延著與圖8相同的平面 之剖面視圖。 圖1 1係顯示剝除之後布局件的上視圖。 -17- 1246111 (15) 圖]2係顯示圖1 ]的布局件之剖面視圖。 圖1 3係包含負片型光阻層之布局件的剖面視圖。 圖]4係顯示第二曝光之後的布局件之上視圖。 圖1 5係顯示圖1 4的布局件之剖面視圖。 圖1 6及1 7係在增加的處理之後延著與圖1 5相同的 平面之剖面視圖。 圖1 8顯示剝除之後的布局件之上視圖。
圖1 9係顯示圖1 8的布局件之剖面視圖。 圖2 0係顯示複合的光學微影系統。 圖2 1係顯示圖2 0的複合光學微影系統中的圖案化系 統實施例。 圖22係顯示用於產生光罩布局之製程的流程圖。 圖2 3係顯示設計布局。 圖2 4係顯示干涉圖案陣列布局。
圖2 5係顯示餘留布局，其顯示圖2 4的千涉圖案陣列 布局與圖2 3的設計布局之間的差異。 圖2 6係顯示重訂尺寸之後的圖2 5之餘留布局。 不同圖式中類似的代號表示類似元件。 【主要元件符號說明】 10 0 晶圓 10 5 晶粒部份 1 ] 0 布局件 2 0 5 基底 -18- 1246111 (16) 2 10 布 局 件 2 1 5 光 阻 層 3 0 0 潛 在 影 像 3 0 5 線 3 10 長 度 3 15 寬 度 320 寬 度 325 間 距 5 0 5 溝 槽 605 第 二 光 阻 層 700 潛 在 影 像 705 未 曝 光 區 7 10 未 曝 光 丨品 7 15 未 曝 光 720 未 曝 光 丨品 725 間 距 73 0 域 元 件 間 距 73 5 1=1 取 短 距 離 1005 溝 槽 13 05 布 局 件 13 10 負 片 型 光 阻 層 13 15 潛 在 影 像 13 2 0 線 ]325 未 曝 光 空 間
-19- 1246111 (17) 13 3 0 寬 度 13 3 5 見 度 13 40 間 距 1405 曝 光 丨品 14 10 曝 光 1^~ 14 15 曝 光 1^ 1420 曝 光 1425 1^ 域 間 距 143 0 域 間 距 143 5 ϊ=ι 取 短 距 離 1605 溝 槽 1705 溝 槽 200 0 複 合 光 學 微 影 系 統 2005 殼 20 10 千 涉 微 影 系 統 20 15 圖 案 化 系 統 2 02 0 電 磁 輻 射 源 2 02 5 千 涉 光 件 2 0 3 0 共 同 光 罩 處 理 子 系 統 203 5 共 同 晶 圓 處 理 子 系 統 2 04 0 共 同 控 制 子 系 統 2 04 5 共 同 平 台 2 0 5 0 第 一 位 置 2 0 5 5 第 ~* 位 置
-20- (18) 1246111 2060 夾具 2 0 6 5 對齊感測器 2 100 光罩台 2 1 0 5 照明器 2 120 電磁輻射源 2125 孔徑/聚光器 2130 光罩
2 3 00 設計布局 24 00 干涉圖案布局 2 5 00 餘留布局 2 5 0 5 第一位置的廣闊區域 2 5 10 第二位置的廣闊區域
-21 -

Claims (1)

  1. (1) 1246111 十、申請專利範圍 1 . 一種印刷方法，包括： 藉由將不規則性導入具有重覆的線及線之間的空間之 陣列中，以實質上任意配置的特徵，將基底圖案化。 2 .如申請專利範圍第1項之方法，其中，導入不規 則性包括在陣列上形成任意圖形。 3 ·如申請專利範圍第2項之方法，其中，將基底圖 案化進一步包括經由未由任意圖形遮蓋的陣列之部份以倉虫 刻基底。 4.如申請專利範圍第1項之方法，其中，導入不規 則性包括降低至少部份陣列的連續性，陣列係使用干涉微 影術形成的。 5 .如申請專利範圍第4項之方法，其中，降低至少 部份陣列的連續性包括切割陣列中的空間。 6. 如申請專利範圍第1項之方法，其中，導入不規 則性包括降低導因於投射微影圖案化之陣列的部份之連續 性。 7. 如申請專利範圍第1項之方法，其中，將基底圖 案化又包括使用實質上任意的配置來導引餓刻’以鈾刻基 底。 8 .如申請專利範圍第1項之方法，其中’將基底圖 案化又包括以實質上任意的配置’將基底圖案化，該實質 上任意的配置具有造成小於或等於0 ·4的k】因數之間 距。 -22- (2) 1246111 9. 一種印刷裝置，包括： 實質上任意配置的溝槽，該溝槽係由干涉微影術的淸 晰度特徵所界定。 10。 如申請專利範圍第9項之裝置，其中，該實質上 任意配置的溝槽包括延著溝槽的不同位置包含不連續性之 溝槽。 11·如申請專利範圍第9項之裝置，其中，該實質上 任意配置的溝槽包括以造成k】因數小於或等於〇 · 5的間 距所印刷的特徵。 12·如申請專利範圍第1 1項之裝置，其中，該實質 上任意配置的溝槽包括具有間距之溝槽，該間距對單一圖 案化步驟會造成接近0 · 2 5的k !因數。 13.如申請專利範圍第9項之裝置，其中，該實質上 任意配置的溝槽包括免於導因於一或更多透鏡缺點及光罩 缺點之缺陷的溝槽。 1 4 ·如申I靑專利軔圍第9項之裝置，其中，該實暂上 任意配置的溝槽包括免於電子背散射之缺陷的溝槽。 1 5 .如申請專利範圍第9項之裝置，其中，該實質上 任意配置的溝槽包括微電子裝置的部份。 16. —種印刷方法，包括： 將電磁輻射千涉以便以千涉圖案照明基底，干涉圖案 會將重覆的線及空間施加給基底；及 將不規則性導入干涉圖案以將任意特徵配置施加給基 底。 -23- 1246111 (3) 1 L 如申請專利範圍第1 6項之方法，其中，導入不 規則性包括在延著溝槽的任意位置處結束溝槽的連續性。 18. 如申請專利範圍第1 6項之方法，其中，導入不 規則性包括在重覆的線及空間之某些部份之上形成任意圖 形。 19。 如申請專利範圍第1 6項之方法，其中，導入不 規則性包括在重覆的線及空間之某些部份中形成任意圖 形。 2 0 .如申請專利範圍第1 7項之方法，又包括使用任 意圖形以將基底圖案化，來界定任意特徵配置。 2 1.如申請專利範圍第1 6項之方法，其中，將電磁 輻射千涉包括將具有間距之第一特徵施加給基底，該間距 會在單一圖案化步驟中造成接近0.25的k】因數。 2 2 . —種印刷方法，包括： 使用第一微影技術以將基底圖案化，圖案化提供具有 第一間距的線及空間，第一間距會造成小於或等於〇 . 5的 第一 k i因數；及 使用第二微影技術，消除基底上線及空間的一或更多 部份中至少一些的影響，第二微影技術提供具有第二間距 的第二特徵，第二間距爲第一間距的二或更多倍。 2 3.如申請專利範圍第22項之方法，其中，使用第 一微影技術以將基底圖案化包括設置具有第一間距的第一 線及空間，第一間距會對單一圖案化步驟造成接近0.25 的第一 k 1因數。 -24- 1246111 (4) 24·如申請專利範圍第22項之方法，其中，使用第 微#技術以將基底圖案化包括使用干涉微影術以將基底 圖案化。 2 5.如申請專利範圍第2 2項之方法，其中，消除影 響包括使用二階光罩以圖案化。 2 6。如申請專利範圍第22項之方法，其中，消除影 響包括使用第二微影技術以提供具有第二間距的第二特 徵’第二間距會造成大於0.5的第二k】因數。 27.如申請專利範圍第22項之方法，其中，消除影 響包括在某些空間上方印刷任意圖形。 2 8·如申請專利範圍第2 7項之方法，其中，消除影 響包括蝕刻未由任意圖形遮蓋的基底之部份。 2 9.如申請專利範圍第2 7項之方法，其中，消除影 響包括結束線及空間的至少一或某些部份之連續性。 3 〇 . —種印刷設備，包括： 干涉曝光模組，產生在感光介質中造成重覆特徵陣列 之第一曝光；及 第二圖案化模組，降低陣列中的特徵之規則性。 3 ]·如申請專利範圍第3 0項之設備，又包括對齊感 測器以將第二圖案化模組所產生的第二曝光圖案與陣列對 齊。 3 2·如申請專利範圍第3 0項之設備，又包括共同控 制系統以調節千涉曝光模組及第二圖案化模組。 曰曰 3 3 .如申請專利範圍第3 0項之設備，又包括共同 -25 - 1246111 (5) 圓台以將晶圓呈現給千涉曝光模組以及第二圖案化模組。 3 4.如申請專利範圍第3 0項之設備，其中： 千涉曝光模組包括千涉微影模組；及 第二圖案化模組包括投射光學微影系統，投射光學微 影系統包含 光罩，降低干涉曝光模組產生的陣列中的規則性，
    投射光件，及 晶圓台。 3 5 · —種印刷方法，包括： 接收布局件的設計布局； 接收干涉圖案陣列布局； 決定設計布局與干涉圖案陣列布局之間的差異；及 使用決定的差異以產生印刷光罩。
    3 6 ·如申請專利範圍第2 8項之方法，其中，產生印 刷光罩包括重訂反應設計布局與千涉圖案陣列布局之間的 差異之餘留陣列的尺寸。 -26 -
TW093130765A 2003-10-17 2004-10-11 Composite patterning with trenches TWI246111B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/688,337 US20050085085A1 (en) 2003-10-17 2003-10-17 Composite patterning with trenches

Publications (2)

Publication Number Publication Date
TW200518171A TW200518171A (en) 2005-06-01
TWI246111B true TWI246111B (en) 2005-12-21

Family

ID=34521148

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093130765A TWI246111B (en) 2003-10-17 2004-10-11 Composite patterning with trenches

Country Status (7)

Country Link
US (1) US20050085085A1 (zh)
JP (1) JP2007508717A (zh)
KR (1) KR100845347B1 (zh)
CN (1) CN1894633A (zh)
DE (1) DE112004001942T5 (zh)
TW (1) TWI246111B (zh)
WO (1) WO2005083513A2 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050074698A1 (en) * 2003-10-07 2005-04-07 Intel Corporation Composite optical lithography method for patterning lines of significantly different widths
US20050073671A1 (en) * 2003-10-07 2005-04-07 Intel Corporation Composite optical lithography method for patterning lines of substantially equal width
US7142282B2 (en) * 2003-10-17 2006-11-28 Intel Corporation Device including contacts
US20050088633A1 (en) * 2003-10-24 2005-04-28 Intel Corporation Composite optical lithography method for patterning lines of unequal width
JP2005181523A (ja) * 2003-12-17 2005-07-07 Toshiba Corp 設計パターン補正方法、マスクパターン作成方法、半導体装置の製造方法、設計パターン補正システム、及び設計パターン補正プログラム
DE102004009173A1 (de) * 2004-02-25 2005-09-15 Infineon Technologies Ag Verfahren zur Kompensation der Verkürzung von Linienenden bei der Bildung von Linien auf einem Wafer
US7335583B2 (en) * 2004-09-30 2008-02-26 Intel Corporation Isolating semiconductor device structures
US20060154494A1 (en) * 2005-01-08 2006-07-13 Applied Materials, Inc., A Delaware Corporation High-throughput HDP-CVD processes for advanced gapfill applications
US8582079B2 (en) * 2007-08-14 2013-11-12 Applied Materials, Inc. Using phase difference of interference lithography for resolution enhancement
US20090117491A1 (en) * 2007-08-31 2009-05-07 Applied Materials, Inc. Resolution enhancement techniques combining interference-assisted lithography with other photolithography techniques
US20100187611A1 (en) * 2009-01-27 2010-07-29 Roberto Schiwon Contacts in Semiconductor Devices
FR2960657B1 (fr) * 2010-06-01 2013-02-22 Commissariat Energie Atomique Procede de lithographie a dedoublement de pas
DE102010026490A1 (de) 2010-07-07 2012-01-12 Basf Se Verfahren zur Herstellung von feinstrukturierten Oberflächen
US8795953B2 (en) * 2010-09-14 2014-08-05 Nikon Corporation Pattern forming method and method for producing device
TWI497231B (zh) * 2011-11-18 2015-08-21 David Arthur Markle 以超越繞射極限光子直接寫入之裝置及方法
JP2013145863A (ja) 2011-11-29 2013-07-25 Gigaphoton Inc ２光束干渉装置および２光束干渉露光システム
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9710592B2 (en) * 2014-05-23 2017-07-18 International Business Machines Corporation Multiple-depth trench interconnect technology at advanced semiconductor nodes

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0110184B1 (en) * 1982-11-04 1987-03-04 Sumitomo Electric Industries Limited Process for fabricating integrated optics
JPS5983111A (ja) * 1982-11-04 1984-05-14 Sumitomo Electric Ind Ltd 光集積回路作製法
US5041361A (en) * 1988-08-08 1991-08-20 Midwest Research Institute Oxygen ion-beam microlithography
US5328807A (en) * 1990-06-11 1994-07-12 Hitichi, Ltd. Method of forming a pattern
US5415835A (en) * 1992-09-16 1995-05-16 University Of New Mexico Method for fine-line interferometric lithography
US5705321A (en) * 1993-09-30 1998-01-06 The University Of New Mexico Method for manufacture of quantum sized periodic structures in Si materials
US6042998A (en) * 1993-09-30 2000-03-28 The University Of New Mexico Method and apparatus for extending spatial frequencies in photolithography images
US5759744A (en) * 1995-02-24 1998-06-02 University Of New Mexico Methods and apparatus for lithography of sparse arrays of sub-micrometer features
EP0907905A4 (en) * 1996-06-10 1999-09-22 Holographic Lithography System METHOD OF RECORDING SELECTED SELECTED PATTERNS IN PHOTORESIST BY MODULATION OF LITHOGRAPHIC INTERFEROMETRIC PATTERNS
US6233044B1 (en) * 1997-01-21 2001-05-15 Steven R. J. Brueck Methods and apparatus for integrating optical and interferometric lithography to produce complex patterns
EP0880078A3 (en) * 1997-05-23 2001-02-14 Canon Kabushiki Kaisha Position detection device, apparatus using the same, exposure apparatus, and device manufacturing method using the same
JP3050178B2 (ja) * 1997-08-20 2000-06-12 日本電気株式会社 露光方法及び露光用マスク
US5920790A (en) * 1997-08-29 1999-07-06 Motorola, Inc. Method of forming a semiconductor device having dual inlaid structure
JPH11112105A (ja) * 1997-10-03 1999-04-23 Hitachi Ltd 半導体レーザ装置の製造方法、及びそれを用いて製造した光モジュール並びに光応用システム
JP3101594B2 (ja) * 1997-11-06 2000-10-23 キヤノン株式会社 露光方法及び露光装置
JP3123542B2 (ja) * 1998-05-02 2001-01-15 キヤノン株式会社 露光装置及びデバイスの製造方法
EP0964305A1 (en) * 1998-06-08 1999-12-15 Corning Incorporated Method of making a photonic crystal
JP4065468B2 (ja) * 1998-06-30 2008-03-26 キヤノン株式会社 露光装置及びこれを用いたデバイスの製造方法
JP2000021719A (ja) * 1998-06-30 2000-01-21 Canon Inc 露光方法及び露光装置
JP3592098B2 (ja) * 1998-08-24 2004-11-24 キヤノン株式会社 マスクパターン作成方法および装置
US6140660A (en) * 1999-03-23 2000-10-31 Massachusetts Institute Of Technology Optical synthetic aperture array
JP2000315647A (ja) * 1999-05-06 2000-11-14 Mitsubishi Electric Corp レジストパターン形成方法
US6553558B2 (en) * 2000-01-13 2003-04-22 Texas Instruments Incorporated Integrated circuit layout and verification method
WO2002025373A2 (en) * 2000-09-13 2002-03-28 Massachusetts Institute Of Technology Method of design and fabrication of integrated circuits using regular arrays and gratings
US6553562B2 (en) * 2001-05-04 2003-04-22 Asml Masktools B.V. Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques
JP2003151875A (ja) * 2001-11-09 2003-05-23 Mitsubishi Electric Corp パターンの形成方法および装置の製造方法
WO2003071587A1 (en) * 2002-02-15 2003-08-28 University Of Delaware Process for making photonic crystal circuits using an electron beam and ultraviolet lithography combination
US6884551B2 (en) * 2002-03-04 2005-04-26 Massachusetts Institute Of Technology Method and system of lithography using masks having gray-tone features
US7005235B2 (en) * 2002-12-04 2006-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method and systems to print contact hole patterns
US7355673B2 (en) * 2003-06-30 2008-04-08 Asml Masktools B.V. Method, program product and apparatus of simultaneous optimization for NA-Sigma exposure settings and scattering bars OPC using a device layout
US20050073671A1 (en) * 2003-10-07 2005-04-07 Intel Corporation Composite optical lithography method for patterning lines of substantially equal width
US20050074698A1 (en) * 2003-10-07 2005-04-07 Intel Corporation Composite optical lithography method for patterning lines of significantly different widths
US7142282B2 (en) * 2003-10-17 2006-11-28 Intel Corporation Device including contacts
US20050088633A1 (en) * 2003-10-24 2005-04-28 Intel Corporation Composite optical lithography method for patterning lines of unequal width

Also Published As

Publication number Publication date
CN1894633A (zh) 2007-01-10
KR20060096110A (ko) 2006-09-06
WO2005083513A2 (en) 2005-09-09
JP2007508717A (ja) 2007-04-05
KR100845347B1 (ko) 2008-07-09
WO2005083513A3 (en) 2006-01-26
US20050085085A1 (en) 2005-04-21
DE112004001942T5 (de) 2006-08-10
TW200518171A (en) 2005-06-01

Similar Documents

Publication Publication Date Title
TWI246111B (en) Composite patterning with trenches
TWI307828B (en) Optical lithography system and method
TWI261732B (en) Composite optical lithography method for patterning lines of significantly different widths
JP4383400B2 (ja) １／４波長リソグラフィの焦点深さを上げるためにモデルに基づき散乱バーを配置する方法、プログラム製品および装置
JP4199975B2 (ja) 多重可干渉性最適化露出および高透過率減衰ｐｓｍを利用する、改良したリソグラフィパターニングのための方法
JP5001235B2 (ja) リソグラフィ処理方法
US6934007B2 (en) Method for photolithography using multiple illuminations and a single fine feature mask
KR100906788B1 (ko) 복합 프린팅 방법, 장치 및 시스템
US20050073671A1 (en) Composite optical lithography method for patterning lines of substantially equal width
JP2008166777A (ja) リソグラフィ装置およびデバイス製造方法
JP2001022051A (ja) レチクル及び半導体装置の製造方法
JP2010287890A (ja) リソグラフィ方法及びリソグラフィ装置
KR101599097B1 (ko) 광학 리소그래피 장치
JP4804802B2 (ja) フォトマスク及びこれを用いたパターン製造方法
JP3996360B2 (ja) リソグラフィ投影に使うための補助形態
US20210208505A1 (en) Lithography Method With Reduced Impacts of Mask Defects
JP3123542B2 (ja) 露光装置及びデバイスの製造方法
JP5091909B2 (ja) リソグラフィ方法
JP2006319369A (ja) 半導体集積回路装置の製造方法
JP5075337B2 (ja) 半導体基板をプラズマエッチングしてマスクを作るための装置
US20230367201A1 (en) Mask for stitching exposure
JP2006319368A (ja) 半導体集積回路装置の製造方法
KR20060077770A (ko) 보조 패턴을 갖는 포토 마스크
KR20060032542A (ko) 포토 마스크 및 그 제조 방법
JP2005183692A (ja) マスク作成装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees