CN1412822A - 改善结构强度的半导体器件的制造方法 - Google Patents

改善结构强度的半导体器件的制造方法 Download PDF

Info

Publication number
CN1412822A
CN1412822A CN02107681A CN02107681A CN1412822A CN 1412822 A CN1412822 A CN 1412822A CN 02107681 A CN02107681 A CN 02107681A CN 02107681 A CN02107681 A CN 02107681A CN 1412822 A CN1412822 A CN 1412822A
Authority
CN
China
Prior art keywords
grinding
semiconductor device
vestige
back surface
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02107681A
Other languages
English (en)
Other versions
CN1218368C (zh
Inventor
新城嘉昭
下别府祐三
手代木和雄
吉本和浩
吉田英治
早坂昇
渡部光久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1412822A publication Critical patent/CN1412822A/zh
Application granted granted Critical
Publication of CN1218368C publication Critical patent/CN1218368C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

本发明提供了一种半导体器件制造方法，该方法包括：背面研磨步骤，研磨半导体衬底的背面；切片步骤，在背面研磨步骤之后，沿预定切片线切割半导体衬底以制造半导体器件片；以及激光辐照步骤，完成背面研磨步骤后，在半导体衬底的背面辐照激光以消除由背面研磨步骤产生的研磨痕迹。

Description

改善结构强度的半导体器件的制造方法
技术领域
本发明一般地涉及半导体器件制造方法，更具体地说，本发明涉及在背面研磨阶段对背面进行研磨的半导体器件制造方法。
背景技术
最近几年，诸如便携式电话的便携式终端日益趋向于小型扁平形终端。为此，希望这些电子设备使用的半导体器件比以往更扁平。
为了提供更扁平的半导体器件，在电路系统已在晶片上成型之后，要对晶片的背面进行研磨。在通过此处理过程使半导体器件具有更扁平的形状时，会有损其结构强度。
因此，在制造过程中，在使器件具有扁平形状时，要求避免半导体器件劈裂或爆裂。
图1A至图1E示出现有半导体器件制造方法中的各处理步骤实例。图1A和图1B示出在将电路成型到晶片1上的晶片处理过程之后执行的背面研磨步骤。图1C和图1D示出切片步骤，图1E示出安装步骤。
如图1A所示，将表面保护带2粘附到完成晶片处理过程之后的晶片1上。在其上成型电路的晶片1表面对着表面保护带2。在这种情况下，表面保护带2保护成型在晶片1上的电路。
具有粘附在其上的表面保护带2的晶片1被安装到背面研磨设备的晶片吸盘3上。该背面研磨设备带有一个研磨头4。如图1B所示，在研磨头4上摩擦晶片1的背面，这样就可以实现对晶片1的背面进行背面研磨(即背面研磨步骤)。
如图1C所示，在为了通过背面研磨步骤使晶片1具有预定厚度而研磨晶片1后，从晶片1上揭下表面保护带2，并将切片带6粘附到晶片1的背面。将切片带6设置到底座5内，并将黏合剂(例如在受到紫外线辐照时凝固的黏合剂)粘附到其表面上从而将晶片1粘合到其上。
将粘附了切片带6的晶片1送到切片设备，在此进行切片(即切片步骤)。利用切片锯7，通过事先设置在晶片1上的切片线切割晶片1进行切片。结果，将晶片1分割为半导体器件10片。由于在被切割成单独片后，半导体器件10被粘附在切片带6上，它们不会从切片带6脱落而散落或丢失。
完成切片步骤后，将单独片形式的半导体器件10与底座5一起送到安装设备。在安装设备，首先照射紫外线以降低用于粘合半导体器件10的黏合剂的强度。此后，利用锥子11向上推半导体器件10，从而使半导体器件10与切片带6分离。
吸筒8吸附并捕获从切片带6卸下的半导体器件10，然后将其送到电路板9。将半导体器件10安装到电路板9上，从而完成了安装过程。
如上所述，使晶片1扁平的过程通常是利用机械方法研磨器件的背面实现的(如图1B所示)。在此背面研磨步骤，研磨头4研磨晶片1的背面。这样会导致晶片1被加工后在其背面上留下微小伤痕，这些伤痕被称为背面研磨痕迹。
图2示出说明背面研磨痕迹的说明性示意图。如图2所示，在晶片1上形成螺线形状的背面研磨痕迹12。即使在将晶片1分割为半导体器件10片后，背面研磨痕迹12仍保留在其上。
现在，考虑在半导体器件10片上形成的背面研磨痕迹12的形状。假定图2所示的晶片1上的切片线在X方向和Y方向延伸。
如图2中的箭头A所示，从晶片1上切割下来的半导体器件10Y具有通常沿Y方向延伸的背面研磨痕迹12。如图2中的箭头B所示，从晶片1上切割下来的半导体器件10X具有通常沿X方向延伸的背面研磨痕迹12。这样，当在晶片1上产生螺线形状的背面研磨痕迹12时，将始终存在具有通常沿切片线方向(即X方向和Y方向)延伸的背面研磨痕迹12的半导体器件10X和10Y。
图3示出说明用锥子向上推半导体器件的方式的示意图。
如图3所示，利用锥子11，将在其上具有背面研磨痕迹12的半导体器件10X和10Y从切片带6上卸下。在这样做时，对半导体器件10X和10Y施加力F1。如图4所示，力F1将半导体器件10X和10Y弯曲(即如图4所示，施加的力F2)。
半导体器件10X和10Y具有通常沿切片线方向(即平行于半导体器件10的边缘方向)延伸的背面研磨痕迹12。与其它半导体器10片相比，半导体器件10X和10Y在结构强度方面更脆弱，从而有可能导致从背面研磨痕迹12开始劈裂或爆裂。
还有一种危险是，在背面研磨痕迹12的下面存在诸如爆裂层和微细裂痕的晶体损伤。背面研磨痕迹12、爆裂层以及微细裂痕会导致芯片爆裂或断开。
在切割晶片时，背面研磨痕迹12还可能导致晶片边缘劈裂。这种劈裂会进一步引起劈裂或爆裂。
例如，当在背面研磨之后厚度为100微米的晶片1被分割为8mm×8mm的半导体器件10片，并通过三点弯曲试验测试各片的强度时，该试验指出平均值为2.8N、最大值为3.4N、最小值为2N。在利用锥子11(13个锥子)从切片带6上取下半导体器件10时，根据计算和试验，已知容许强度(为了保持半导体器件10不爆裂所要求的强度)为1.8N。
此容许强度非常接近试验获得的各片最低强度(2N)，只留有少量余量。如果因为黏合剂的效力发生变化而使部分切片带6粘合力过强，则有可能使半导体器件10爆裂。
因此，需要对结构强度弱的部分半导体器件10采取措施，以提高半导体器件10的最低强度。例如，这种措施包括利用化学物质进行化学蚀刻。这种方法要求相当昂贵的设施并且使用大量化学物质，从而导致成本显著提高。
因此，需要一种可以提高扁平半导体器件的结构强度又不增加制造成本的半导体器件制造方法。
发明内容
本发明的总体目的是提供一种可以基本解决因为相关技术的局限性或缺陷产生的一个或多个问题的半导体器件制造方法。
以下将说明本发明特征和优势，并且根据以下说明和附图，本发明的部分特征和优势将变得更加明显，或者通过根据本说明书中的内容实施本发明得知本发明的特征和优势。通过完整、清晰、简明、准确的术语对本发明进行说明，以使本技术领域内的普通技术人员可以实施本发明，说明书中具体描述的半导体器件制造方法可以实现并获得本发明的目的以及其它特征和优势。
为了实现本发明的这些以及其它优势并根据本发明目的，在此广泛概括描述的根据本发明的半导体器件制造方法包括：背面研磨步骤，研磨半导体衬底的背面；切片步骤，在背面研磨步骤之后，沿预定切片线切割半导体衬底以制造半导体器件片；以及激光辐照步骤，完成背面研磨步骤后，在半导体衬底的背面辐照激光以消除背面研磨步骤产生的研磨痕迹。
根据上述方法，完成背面研磨步骤之后执行的激光辐照步骤进行激光照射以消除背面研磨步骤在半导体衬底的背面产生的背面研磨痕迹，从而提高半导体器件的结构强度。
根据本发明的另一个方面，半导体器件制造方法包括：背面研磨步骤，研磨半导体衬底的背面；切片步骤，在背面研磨步骤之后，沿预定切片线切割半导体衬底以制造半导体器件片；以及研磨痕迹产生步骤，在背面研磨步骤与切片步骤之间，产生沿不同于预定切片线方向的方向延伸的研磨痕迹，利用包括多个端铣刀的研磨设备研磨半导体衬底的背面，产生这些研磨痕迹。
根据上述方法，采用具有多个端铣刀的研磨设备，因此使研磨痕迹产生不规则图形。这样，半导体器件片表现出与施加力的方向无关的足够强度，从而提高了可靠性。
通过结合附图阅读以下详细说明，本发明的其它目的和其它特征将变得更加明显。
附图说明
图1A至图1E示出现有半导体器件制造方法中的各处理步骤实例；
图2示出背面研磨痕迹的说明性示意图；
图3示出利用锥子向上推半导体器件的方式的说明性示意图；
图4示出对半导体器件片施加作用力的说明性示意图；
图5A至图5F示出根据本发明第一实施例的半导体器件制造方法的说明性示意图；
图6示出研磨痕迹产生辊的放大图；
图7示出研磨痕迹产生辊的平面放大图；
图8示出利用研磨痕迹产生辊在晶片上形成研磨痕迹的说明性示意图；
图9示出对半导体器件施加的作用力的说明性示意图；
图10A至图10F示出根据本发明第二实施例的半导体器件制造方法的说明性示意图；
图11示出研磨设备的放大图的说明性示意图；
图12示出用于解释研磨方向的说明性示意图；
图13示出研磨痕迹的说明性示意图；
图14示出对半导体器件片施加作用力的说明性示意图；
图15A至图15F示出根据本发明第三实施例的半导体器件制造方法的说明性示意图；
图16A示出激光辐照步骤之前晶片背面的断面的说明性示意图；
图16B示出激光辐照步骤之后晶片背面的断面的说明性示意图；
图17示出用于解释激光束扫描的说明性示意图；
图18示出半导体器件的测试强度的图表；
图19示出具有扫描机构细节的激光辐照设备的配置的说明性示意图；
图20示出基于在工作台上使用的扫描机构的说明性示意图；
图21示出另一种扫描机构的说明性示意图；
图22示出将激光束分别照射到各晶片的晶片背面的方式的说明性示意图；
图23A示出执行激光辐照步骤之前晶片背面的断面的说明性示意图；
图23B示出执行激光辐照步骤之后晶片背面的断面的说明性示意图；
图24A至图24C示出第五实施例的激光辐照步骤的说明性示意图；
图25示出根据本发明第六实施例具有激光处理部分和激光未处理部分的半导体器件的说明性示意图；以及
图26示出根据本发明第七实施例其发射的激光束的聚束光点大于晶片的激光辐照设备的说明性示意图。
具体实施方式
以下将参考附图说明本发明实施例。
图5A至图5F示出说明根据本发明第一实施例的半导体器件制造方法的说明性示意图。本发明的一些特征主要在于背面研磨步骤、切片步骤以及安装步骤。其它步骤与传统制造方法的步骤相同。因此，在这些图中，仅示出背面研磨步骤、切片步骤以及安装步骤，并省略说明其它步骤。
此外，在以下对各实施例的说明及其相关附图中，利用同样的编号表示与图1A至图1E直至图4内的单元相同的单元。
如图5A所示，完成晶片处理的晶片1具有粘附在其上的表面保护带2。利用表面保护带2覆盖其上成型了电路的晶片1的表面。在这种条件下，表面保护带2可以保护成型在晶片1上的电路。
将具有粘附在其上的表面保护带2的晶片1安装到背面研磨设备的晶片吸盘3上。如图5B所示，利用研磨头4(例如，粒径分类为#2000的磨石)研磨晶片1的背面(即背面研磨步骤)。此背面研磨步骤与相关技术的背面研磨步骤相同。
如上所述，完成背面研磨步骤后，晶片1的被加工背面具有背面研磨痕迹12。背面研磨痕迹12的形状与结合图2所述的形状相同，即在晶片1上形成螺线形。
在此实施例中，完成背面研磨步骤之后，执行研磨痕迹产生步骤。
在研磨痕迹产生步骤，消除背面研磨步骤产生的背面研磨痕迹12，并重新产生沿不同于切片线方向(X方向和Y方向)的方向延伸的研磨痕迹20A。在此实施例中，利用研磨痕迹产生辊14产生研磨痕迹20A。
研磨痕迹产生辊14是圆柱形的。图6和图7示出研磨痕迹产生辊14的放大图。如图6和图7所示，电机15驱动研磨痕迹产生辊14旋转。例如，研磨痕迹产生辊14的圆柱体的直径为200mm，并由电机15驱动它以5000rmp的转速旋转。用#4000粒径分粒、1微米研磨深度的磨石(金刚石磨石)覆盖研磨痕迹产生辊14的表面。
在具有安装在其上的晶片1的工作台13沿如图5和图7所示的X方向和Y方向移动时，研磨痕迹产生辊14的转轴21固定。在工作台13从研磨痕迹产生辊14之下通过时，安装在工作台13上的晶片1与研磨痕迹产生辊14接触，从而进行研磨。
在此实施例中，这样做好准备，即利用研磨痕迹产生辊14在晶片1上形成的研磨痕迹20A以大致相对于切片线(X方向和Y方向)45度角延伸。图8示出说明利用研磨痕迹产生辊14在晶片1上形成研磨痕迹20A的说明性示意图。如图8所示，研磨痕迹20A以大致相对于切片线(X方向和Y方向)45度角延伸。
通过改变工作台13的行程方向可以容易地控制该角度。还可以容易地将该角度变更为不等于45度角的角度。
完成研磨痕迹产生步骤后，如图5D所示，从晶片1取下表面保护带2，并将切片带6粘合到晶片1的背面。将切片带6设置到底座5内，并将黏合剂(例如在受到紫外线辐照下凝固的黏合剂)粘附到其表面上从而将晶片1粘合到其上。
将粘附切片带6的晶片1送到切片设备，切片设备进行切片(即切片步骤)。通过利用切片锯7，通过事先设置在晶片1上的切片线切割晶片1进行切片。
结果，将晶片1分割为半导体器件10A片。由于在被切割成单独片后，半导体器件10A被粘附在切片带6上，所以通过从切片带6落下，它们不会被散落或丢失。由于切片线沿X方向和Y方向延伸，所以半导体器件10A具有沿X方向和Y方向延伸的侧边。
完成切片步骤后，将单独片形式的半导体器件10A与底座5一起送到安装设备。在安装设备，首先照射紫外线以降低用于粘合半导体器件10A的黏合剂(在辐照紫外线时会固化)的强度。
此后，利用锥子11向上推半导体器件10A，从而使半导体器件10与切片带6分离。正如结合图3说明的那样，在进行上推时，将力F1施加到半导体器件10A。力F1起力F2的作用以致将半导体器件10A弯曲，如图9所示。
然而，在此实施例中，在不同于划线方向(沿X方向和Y方向，即沿半导体器件10A的侧边延伸的方向延伸)的方向成型研磨痕迹20A。具体地说，研磨痕迹20A沿相对于划线45度角的方向延伸。半导体器件10A比其研磨痕迹12沿划线方向延伸的半导体器件10X和10Y(如图4所示)具有更鲁棒的应力。
在半导体器件的厚度为400微米时，如果研磨痕迹沿划线方向延伸，则半导体器件的强度为11N，如果研磨痕迹沿45度角延伸，则半导体器件的强度为30N。在半导体器件的厚度为100微米时，0度设置时的半导体器件的强度为0.8N，而45度设置时的半导体器件的强度为1.7N。
如图5F所示，吸筒8吸附或捕获从切片带6卸下的半导体器件10A，然后送到电路板9。将半导体器件10A安装到电路板9上，从而完成填充过程。
在上述实施例中，研磨痕迹产生辊14在晶片1上转动，从而消除背面研磨痕迹12并产生研磨痕迹20A。在这种条件下，将研磨痕迹产生辊14的转轴21的方向设置到不同于切片线的方向，所以会产生沿不同于切片线方向的方向延伸的研磨痕迹20A。这样，可以容易地成型沿不同于切片线方向的方向延伸的研磨痕迹20A。
即使背面研磨步骤产生沿切片线方向延伸的背面研磨痕迹12，后续研磨痕迹产生步骤仍可以产生沿不同于切片线方向的方向延伸的研磨痕迹20A，因此可以提高半导体器件10A的结构强度。
以下将说明根据本发明第二实施例的半导体器件制造方法。
图10A至图10F示出说明根据本发明第二实施例的半导体器件片制造方法的说明性示意图。
根据此实施例的半导体器件制造方法与根据第一实施例的半导体器件制造方法的不同之处只有研磨痕迹产生步骤，而这两个实施例之间在其它步骤方面均相同。因此，在以下的说明中，仅说明研磨痕迹产生步骤，而省略说明其它步骤。
此外，在此实施例中，研磨痕迹产生步骤消除背面研磨步骤形成的背面研磨痕迹12，并产生沿不同于切片线方向(X方向和Y方向)的方向延伸的研磨痕迹20B。在此实施例中，研磨设备17产生研磨痕迹20B。
图11示出说明研磨设备17的放大图的说明性示意图。
研磨设备17具有多个由电机19驱动的端铣刀18(在此例中有6个端铣刀)。各端铣刀18的直径均为5mm，它们直接与相应电机19相连。端铣刀18旋转着通过晶片1，从而消除背面研磨步骤产生的背面研磨痕迹12并重新产生研磨痕迹20B。
利用真空机械，将晶片1可靠安装到工作台13上，并且研磨设备17在晶片上移动以研磨它。在此例中，在将晶片1固定到工作台13上时，此研磨设备17才移动。具体地说，如用于解释研磨方向的图12所示，在端铣刀18研磨晶片1时，研磨设备17沿X方向移动。
在从晶片1的旁边经过后，研磨设备17沿Y方向移动3mm，然后沿X方向移动以继续研磨晶片1。此后，重复此过程，从而使端铣刀18对晶片1的整个背面进行研磨。图13示出说明以此方式产生的研磨痕迹20B的说明性示意图。由于端铣刀18在转动的晶片1上移动，所以晶片1上的研磨痕迹20B没有特定方向，如图13所示。
当在切片步骤将具有成型在其上的研磨痕迹20B的晶片1分割为片以产生半导体器件10B时，研磨痕迹20B在每个半导体器件10B上具有如图14所示的图形。半导体器件10B比其研磨痕迹12沿划线方向延伸的半导体器件10X和10Y(如图4所示)具有更鲁棒的应力，因此可以避免劈裂和爆裂。在此实施例中，研磨痕迹20B具有没有任何特定方向性的不规则图形，因此表现足够强度，而与施加的力F2的方向无关。这样可以提高所制造的半导体器件10B的可靠性。
以下将说明根据本发明第三实施例的半导体器件制造方法。
图15A至图15F示出说明根据本发明第三实施例的半导体器件片制造方法的说明性示意图。
根据此实施例的半导体器件制造方法与根据第一实施例的半导体器件制造方法的不同之处只有，利用执行激光辐照步骤来代替执行研磨痕迹产生步骤，而这两个实施例之间在其它步骤方面均相同。因此，在以下的说明中，仅说明激光辐照步骤步骤，而省略说明其它步骤。
在此实施例中，在完成背面研磨步骤之后执行激光辐照步骤。在激光辐照步骤，激光辐照设备30A将激光31照射到具有成型在其上的背面研磨痕迹12的晶片1上。激光辐照设备30A具有扫描激光束31的机构，因此激光束31将照射晶片1的全部背面。
图19示出说明具有扫描机构细节的激光辐照设备的配置的说明性示意图。激光产生设备33产生激光束31。在此实施例中，激光产生设备33发射的激光的波长在200nm至700nm之间。
激光可以到达半导体材料(即：晶片1)内的深度主要依赖于激光的波长。波长越长，激光可以到达的深度越深。如果晶片1太薄，照射在其背面的激光会对在其正面成型的电路层产生影响。因此，需要根据晶片的厚度选择激光的波长。例如，如果晶片1的厚度小于50微米，则可以采用波长在200nm至450nm的激光束31。如果晶片1的厚度大于50微米，则采用波长在200nm至700nm的激光束31。
根据激光产生设备33产生的激光束31的脉冲宽度，本实施例采用100fs至200μs的激光脉冲宽度。
激光束31被吸收到晶片1的内部(即：硅的内部)，并转换为热量。在这种情况下，热扩散距离为(4kt)1/2(k：热扩散系数，t：脉冲宽度)。因此，利用加宽的脉冲宽度会导致增加有效热处理过程的似然性，因为增加了热量在硅内部传播的有效时间以致导致融化。
如果脉冲宽度足够短，则产生少量热扩散。这样，光能就能传输到晶格组织中，从而破坏分子结构并导致非热处理过程(即：烧蚀)。100ps至200μs的脉冲宽度会影响热处理效应，因此，将这种脉冲宽度用于相对更耐热的半导体器件。在这种情况下，热量将离开照射区域传播到其它区域，因此在通过背面扫描激光束31时，可以将扫描间距设置为较长间距。这样就可以缩短处理时间。利用100fs至100ps的脉冲宽度会导致非热处理效应，因此这种脉冲宽度可以用于对热更敏感的半导体器件。
以下将说明激光辐照设备30A的扫描机构。
图17示出用于解释激光束扫描过程的说明性示意图。如图17所示，激光光点31a具有被设置在10μm至100μm之间的光点直径d，并且扫描晶片1或半导体器件10的背面。在此实施例中，利用X方向电镜34和Y方向电镜35扫描激光光点31a(即：激光束31)。通过变换透镜36，电镜34和35反射的激光束31照射到晶片1。
在激光产生设备33发射激光束31时，X方向电镜34改变激光束31在X方向的传播方向。在激光产生设备33发射激光束31时，Y方向电镜35控制激光束31在Y方向的传播方向。电镜34和35互相独立转动。通过组合旋转电镜34和35，可以使激光束31在X方向和Y方向扫描晶片1。
在此配置中，可以利用光学系统改变激光束31的照射位置，因此可以实现高速扫描。由于激光照射的范围非常小，所以这种配置应用于尺寸相对较小的晶片1。
如图17所示，可以将激光束31的扫描间距设置为激光光点31a直径的30％至80％，从而保证在相邻扫描之间，激光光点31a部分重叠。如果激光束31的脉冲宽度在100ps至200μs之间，则设置为激光光点31a直径的50％至80％的间距设置可以实现高度平滑产品，因为热处理作用。在100fs至100ps的短脉冲情况下，优先采用30％至60％的短扫描间距，因为仅在照射区域内限制非热处理效应。
根据本发明的扫描机构并不局限于采用电镜34和35的配置。图20示出说明基于在工作台上使用的扫描机构的说明性示意图。在图20中，激光辐照设备30B采用XY工作台38作为扫描机构。在此配置中，将激光产生设备33固定到适当位置，并且激光产生设备33发射的激光束31通过镜子37照射到安装在XY工作台38上的晶片1上。XY工作台38可以使晶片1在X方向和Y方向移动，从而使激光束31扫描晶片1。此配置允许较大的激光照射区域，并且此配置适合用于大尺寸晶片1。
图21示出说明另一种扫描机构的说明性示意图。图21所示的激光辐照设备30C的配置是图19所示的激光辐照设备30A与图20所示的激光辐照设备30B组合配置。也就是说，在激光产生设备33发射激光束31时，X方向电镜34在X方向控制激光束31，而Y方向工作台39用于使激光束31在Y方向扫描晶片1。在此配置中，可以高速扫描大区域。
以下将参考图16A和图16B，根据激光辐照步骤之前和之后的情况，说明晶片1的背面状况。图16A示出说明激光辐照步骤之前晶片1背面的断面的说明性示意图。图16B示出说明在激光辐照步骤之后晶片1背面的断面的说明性示意图。
如上所述，晶片1的背面具有在背面研磨步骤之后成型在其上的背面研磨痕迹12，如图16A所示。除了背面研磨痕迹12和爆裂层32之外，还存在劈裂。在施加诸如弯曲力的应力时，背面研磨痕迹12、爆裂层32以及劈裂处会使爆裂处或破损处进一步劈裂。
在激光辐照步骤利用激光束31进行照射可以消除背面研磨痕迹12，爆裂层32以及劈裂处，如图16B所示。完成激光辐照步骤之后，晶片1的背面是平滑的，没有背面研磨痕迹12、爆裂层32或劈裂。这样可以加强半导体器件10的结构强度，并且即使在施加外力时，例如即使在用锥子11上推它们时，仍能可靠防止芯片爆裂和破损。
图18示出说明根据此实施例的半导体器件10的测量强度图表。
半导体器件10是8mm×8mm，在其上成型有100μs深度的背面研磨痕迹12。激光产生设备33发射波长为532nm、脉冲宽度为200μs的激光束。激光辐照设备30A利用光点直径为10μm的激光光点31a和采用50μm扫描间距的电扫描方法对半导体器件10的背面进行处理。
如上所述，在挑选芯片时，未消除背面研磨痕迹12的半导体器件10X和10Y的容许强度为1.8N，尽管平均测量强度为2.8N，但是其最低强度为2N，只留有少量余量。在此实施例中，在激光束31照射到晶片1的背面上时，测量强度会提高到5N，并且最高强度提高到5.6N，最低强度提高到4.3N。
从这些图中可以看出，当在安装步骤，利用锥子11从切片带6上取下半导体器件10时，具有足够余量的结构强度。未利用激光束31进行处理过的半导体器件10不允许将它们取下，如果它们的厚度小于100μm。然而，在利用激光束31照射之后，如果它们的厚度为80μm，就可以取下。
以下将说明根据本发明第四实施例的半导体器件制造方法。
在以下有关根据此实施例的半导体器件制造方法的说明中，将省略说明与参考图15A至图15F到图18说明的第三实施例中的结构和步骤相同的结构和步骤。
在第四实施例中，在完成切片步骤之后，执行激光辐照步骤。如图22所示，在沿切片线40切割晶片1后，激光束31分别照射到各晶片的晶片1背面。
图23A示出说明在执行激光辐照步骤之前晶片背面的断面的说明性示意图。图23B示出说明在执行激光辐照步骤之后晶片背面的断面的说明性示意图。
在此实施例中，在执行背面研磨步骤和切片步骤之后，执行激光辐照步骤。在执行此激光辐照步骤之前，晶片1的背面具有成型在其上的背面研磨痕迹12和爆裂层32，如图23A所示。此外，沿切片线存在劈裂处41。在施加诸如弯曲力的应力时，背面研磨痕迹12、爆裂层32以及劈裂处41会使爆裂处或破损处进一步劈裂。
在激光辐照步骤利用激光束31进行照射可以消除背面研磨痕迹12，爆裂层32，如图23B所示。由于具有劈裂处41的部分的结构较脆弱，所以取下芯片，并对半导体器件10的边缘进行适当处理，这样就会产生圆形部分42(具有平滑曲线轮廓)。
完成激光辐照步骤之后，半导体器件10的背面是平滑的，没有背面研磨痕迹12、爆裂层32。边缘部分具有圆形部分42。这样可以加强半导体器件10的结构强度，并且即使在施加外力时，例如即使在用锥子11上推它们时，仍能可靠防止芯片爆裂和破损。
以下将说明根据本发明第五实施例的半导体器件制造方法。
在以下有关根据此实施例的半导体器件制造方法的说明中，将省略说明与参考图15A至图15F到图18说明的第三实施例中的结构和步骤相同的结构和步骤。
在第五实施例中，在将半导体器件10从它们被切片的位置逐片送到电路板9时，执行激光辐照步骤。也就是说，在安装步骤的中途执行激光辐照步骤。
如上所述，在安装步骤，通过利用锥子11上推它们，从切片带6上取下半导体器件10片，并利用吸筒8逐一采集它们，如图24A所示。在先前的实施例中，采集半导体器件10后，吸筒8立即将半导体器件10送到电路板9。然而，在此实施例中，激光辐照设备30A位于电路板9的中部。在将半导体器件10送到电路板9的通路的中间位置，激光束31照射半导体器件10的背面，如图24B所示。
在上述说明的第四实施例中，在完成切片步骤之后，激光束31逐个晶片照射晶片1。在第五实施例中，在完成切片步骤之后，激光束31逐片照射各半导体器件片。
由于与在第五实施例中相同，在完成切片步骤之后，进行激光束31照射，所以第四实施例可以消除背面研磨痕迹12、爆裂层32以及劈裂处41，并在半导体器件的边缘进一步形成圆形部分42。在完成激光辐照步骤之后，半导体器件10的背面将变得平滑，没有背面研磨痕迹12或爆裂层32，并在其边缘形成圆形部分42。
这样可以提高半导体器件10的结构强度，并且即使在施加外力时，例如即使在用锥子11上推它们时，仍能可靠防止芯片爆裂和破损。此外，利用激光束31还可以消除在切片过程产生的、附着在半导体器件10的背面上的灰尘。这样可以保证将半导体器件10填充到电路板9。
以下将说明根据本发明第六实施例的半导体器件制造方法。
在以下有关根据此实施例的半导体器件制造方法的说明中，将省略说明与参考图15A至图15F到图18说明的第三实施例中的结构和步骤相同的结构和步骤。
为了消除背面研磨痕迹12和爆裂层32进行激光照射的过程包括对整个表面进行照射和对部分表面进行照射。对整个表面进行照射可以消除晶片1背面或半导体器件10背面的所有瑕疵。然而，基于激光束扫描进行激光照射耗时。
在此实施例中，如图25所示，通过仅对半导体器件10C的周边照射激光束31，可以消除研磨痕迹。具体地说，半导体器件10C具有照射激光束31的激光处理部分45和不照射激光束31的非激光处理部分46。非激光处理部分46具有保留在其上的背面研磨痕迹12。
如果象在此实施例中那样，沿半导体器件10C的周边成型激光处理部分45，也可以避免背面研磨痕迹12引起爆裂。在存在背面研磨痕迹12的情况下，在半导体器件10C的边缘出现爆裂。如果在半导体器件10C的周边不存在背面研磨痕迹12，则仍可以适当避免爆裂和劈裂，但是，与消除所有背面研磨痕迹12的情况相比，效果要差。
如果仅沿半导体器件10C的周边形成激光处理部分45，则与利用激光束31对半导体器件10C的整个表面进行照射的情况相比，照射面积小。这样可以缩短进行激光照射所需的时间。
以下将说明根据本发明第七实施例的半导体器件制造方法。
在以下有关根据此实施例的半导体器件制造方法的说明中，将省略说明与参考图15A至图15F到图18说明的第三实施例中的结构和步骤相同的结构和步骤。
在此实施例中，如图26所示，采用激光辐照设备30D发射激光束光点尺寸比晶片1或半导体器件10大的激光束31B。在这种配置中，不需要扫描激光束，因此有助于缩短处理时间。此外，由于立即对晶片1或半导体器件10的背面进行处理，所以最终可以在整个表面获得同样质量。
此外，本发明并不局限于这些实施例，在本发明范围内可以进行各种变换和调整。

Claims (7)

1.一种半导体器件制造方法，该方法包括：
背面研磨步骤，研磨半导体衬底的背面；
切片步骤，在所述背面研磨步骤之后，沿预定切片线切割半导体衬底以制造半导体器件片；以及
研磨痕迹产生步骤，在所述背面研磨步骤与所述切片步骤之间，产生沿不同于预定切片线方向的方向延伸的研磨痕迹，利用包括多个端铣刀的研磨设备研磨半导体衬底的背面，产生所述研磨痕迹。
2.一种半导体器件制造方法，该方法包括：
背面研磨步骤，研磨半导体衬底的背面；
切片步骤，在所述背面研磨步骤之后，沿预定切片线切割半导体衬底以制造半导体器件片；以及
激光辐照步骤，在完成所述背面研磨步骤之后，在半导体衬底的背面辐照激光以消除由所述背面研磨步骤产生的研磨痕迹。
3.根据权利要求2所述的方法，其中所述激光辐照步骤将爆裂层和研磨痕迹一起消除。
4.根据权利要求2所述的方法，其中在完成所述切片步骤之后执行所述激光辐照步骤。
5.根据权利要求4所述的方法，其中所述激光辐照步骤消除半导体器件边缘上切割产生的瑕疵。
6.根据权利要求2所述的方法，该方法还包括器件安装步骤，在完成所述切片步骤后，将半导体器件片安装到电路板上，其中，在从执行切片过程的位置到电路板的途中，执行所述激光辐照步骤。
7.根据权利要求2所述的方法，其中所述激光辐照步骤仅将激光辐照到半导体器件的周边部分以消除所述背面研磨步骤产生的研磨痕迹和所述切片步骤产生的劈裂。
CN021076812A 2001-10-19 2002-03-29 改善结构强度的半导体器件的制造方法 Expired - Fee Related CN1218368C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP322812/2001 2001-10-19
JP2001322812A JP3789802B2 (ja) 2001-10-19 2001-10-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1412822A true CN1412822A (zh) 2003-04-23
CN1218368C CN1218368C (zh) 2005-09-07

Family

ID=19139792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN021076812A Expired - Fee Related CN1218368C (zh) 2001-10-19 2002-03-29 改善结构强度的半导体器件的制造方法

Country Status (7)

Country Link
US (1) US6951800B2 (zh)
EP (1) EP1304735B1 (zh)
JP (1) JP3789802B2 (zh)
KR (1) KR100736347B1 (zh)
CN (1) CN1218368C (zh)
DE (1) DE60223328T2 (zh)
TW (1) TW552636B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100428418C (zh) * 2004-02-09 2008-10-22 株式会社迪斯科 晶片的分割方法
CN104733293A (zh) * 2013-12-23 2015-06-24 上海华虹宏力半导体制造有限公司 硅片背面工艺方法
CN105575980A (zh) * 2014-10-14 2016-05-11 中芯国际集成电路制造(上海)有限公司 背照式图像传感器的制作方法及背照式图像传感器
CN107403738A (zh) * 2016-05-19 2017-11-28 株式会社迪思科 去疵性的评价方法
CN108140556A (zh) * 2015-08-22 2018-06-08 东京毅力科创株式会社 基片背侧纹理化

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6896762B2 (en) * 2002-12-18 2005-05-24 Industrial Technology Research Institute Separation method for object and glue membrane
JP4494728B2 (ja) * 2003-05-26 2010-06-30 株式会社ディスコ 非金属基板の分割方法
EP1587138B1 (de) * 2004-04-13 2007-05-30 Oerlikon Assembly Equipment AG, Steinhausen Einrichtung für die Montage von Halbleiterchips und Verfahren zum Ablösen eines Halbleiterchips von einer Folie
JP2006150500A (ja) * 2004-11-29 2006-06-15 Elpida Memory Inc レジンボンド砥石およびそれを用いた半導体チップの製造方法
KR100698098B1 (ko) * 2005-09-13 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
JP2012156168A (ja) * 2011-01-21 2012-08-16 Disco Abrasive Syst Ltd 分割方法
CN107635453B (zh) * 2015-06-22 2019-07-26 奥林巴斯株式会社 内窥镜用摄像装置
CN106290002B (zh) * 2016-08-03 2019-03-12 中国矿业大学 基于三点弯曲试验的岩石ⅰ型裂纹扩展全过程检测方法
KR101976441B1 (ko) * 2018-11-27 2019-08-28 주식회사 21세기 펨토초 레이저를 이용한 초정밀 블레이드 엣지 가공방법
JP7255424B2 (ja) 2019-08-27 2023-04-11 株式会社デンソー 半導体装置と半導体装置の製造方法
KR20210138486A (ko) * 2020-05-12 2021-11-19 가부시기가이샤 디스코 레이저 가공 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390392A (en) * 1980-09-16 1983-06-28 Texas Instruments Incorporated Method for removal of minute physical damage to silicon wafers by employing laser annealing
JPH0780379B2 (ja) 1986-05-26 1995-08-30 株式会社日立マイコンシステム Ｉｃカ−ド
JPH01138723A (ja) 1987-11-25 1989-05-31 Nec Corp 半導体基板の裏面歪付け方法
JPH0442972A (ja) 1990-06-06 1992-02-13 Mitsubishi Electric Corp 半導体圧力センサウエハの裏面処理方法
JPH0572359U (ja) 1992-03-06 1993-10-05 住友金属鉱山株式会社 半導体基板研磨装置
JPH068005B2 (ja) 1992-11-12 1994-02-02 豊田工機株式会社 脆性工作物の加工方法
JPH0778793A (ja) 1993-06-21 1995-03-20 Toshiba Corp 半導体ウェーハの研削加工方法
JPH08115893A (ja) 1994-10-18 1996-05-07 Toshiba Corp 半導体素子の製造方法
DE19505906A1 (de) * 1995-02-21 1996-08-22 Siemens Ag Verfahren zum Damage-Ätzen der Rückseite einer Halbleiterscheibe bei geschützter Scheibenvorderseite
JPH0938852A (ja) 1995-07-31 1997-02-10 Sony Corp ウエハの裏面研削方法
US6046504A (en) * 1997-02-17 2000-04-04 Nippon Steel Corporation Resin-encapsulated LOC semiconductor device having a thin inner lead
JPH1167700A (ja) 1997-08-22 1999-03-09 Hamamatsu Photonics Kk 半導体ウェハの製造方法
JP2000114129A (ja) * 1998-10-09 2000-04-21 Toshiba Corp 半導体装置及びその製造方法
JP2000124176A (ja) 1998-10-10 2000-04-28 Sharp Takaya Denshi Kogyo Kk レーザを利用した半導体チップ抗折強度の向上法
JP3816253B2 (ja) * 1999-01-19 2006-08-30 富士通株式会社 半導体装置の製造方法
JP3560888B2 (ja) 1999-02-09 2004-09-02 シャープ株式会社 半導体装置の製造方法
JP2001110755A (ja) 1999-10-04 2001-04-20 Tokyo Seimitsu Co Ltd 半導体チップ製造方法
JP3368876B2 (ja) 1999-11-05 2003-01-20 株式会社東京精密 半導体チップ製造方法
JP2001176830A (ja) 1999-12-20 2001-06-29 Sony Corp 半導体装置の裏面研削方法
US6528393B2 (en) * 2000-06-13 2003-03-04 Advanced Semiconductor Engineering, Inc. Method of making a semiconductor package by dicing a wafer from the backside surface thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100428418C (zh) * 2004-02-09 2008-10-22 株式会社迪斯科 晶片的分割方法
CN104733293A (zh) * 2013-12-23 2015-06-24 上海华虹宏力半导体制造有限公司 硅片背面工艺方法
CN105575980A (zh) * 2014-10-14 2016-05-11 中芯国际集成电路制造(上海)有限公司 背照式图像传感器的制作方法及背照式图像传感器
CN108140556A (zh) * 2015-08-22 2018-06-08 东京毅力科创株式会社 基片背侧纹理化
CN108140556B (zh) * 2015-08-22 2022-07-26 东京毅力科创株式会社 基片背侧纹理化
CN107403738A (zh) * 2016-05-19 2017-11-28 株式会社迪思科 去疵性的评价方法
CN107403738B (zh) * 2016-05-19 2022-10-11 株式会社迪思科 去疵性的评价方法

Also Published As

Publication number Publication date
DE60223328D1 (de) 2007-12-20
KR20030032801A (ko) 2003-04-26
CN1218368C (zh) 2005-09-07
EP1304735B1 (en) 2007-11-07
EP1304735A3 (en) 2003-06-25
KR100736347B1 (ko) 2007-07-06
US6951800B2 (en) 2005-10-04
DE60223328T2 (de) 2008-02-14
US20030077880A1 (en) 2003-04-24
EP1304735A2 (en) 2003-04-23
JP3789802B2 (ja) 2006-06-28
TW552636B (en) 2003-09-11
JP2003133260A (ja) 2003-05-09

Similar Documents

Publication Publication Date Title
CN1218368C (zh) 改善结构强度的半导体器件的制造方法
TWI706454B (zh) 碳化矽（ＳｉＣ）基板的分離方法
US7910459B2 (en) Method of manufacturing device having a UV-curable adhesive
TWI657496B (zh) ＳｉＣ鑄錠之切片方法
JP7229729B2 (ja) Ｆａｃｅｔ領域の検出方法および検出装置ならびにウエーハの生成方法およびレーザー加工装置
CN1655327A (zh) 晶片的分割方法
CN1269192C (zh) 半导体器件的制造方法和半导体器件的制造设备
CN101047146A (zh) 半导体器件的制造方法
TW201829862A (zh) SiC晶圓之製成方法
CN101064274A (zh) 结合在晶片上的粘结膜的分断方法
KR102178776B1 (ko) SiC 웨이퍼의 생성 방법
US20080233712A1 (en) Method of manufacturing device
CN1849699A (zh) 半导体基板的切断方法
TW201819082A (zh) ＳｉＣ晶圓之生成方法
TW202117105A (zh) SiC晶棒之加工方法以及雷射加工裝置
CN1703770A (zh) 半导体基板的切断方法
JP2008294191A (ja) ウエーハの分割方法
JP2007157887A (ja) ウエーハの分割方法
TW201001516A (en) Method and apparatus for polishing outer circumferential end section of semiconductor wafer
CN114055645A (zh) Si基板制造方法
CN105810633B (zh) 晶片的加工方法
CN113231906A (zh) 晶片生成方法和晶片生成装置
JP7330771B2 (ja) ウエーハの生成方法およびウエーハの生成装置
KR20180048376A (ko) 웨이퍼의 가공 방법
TW200849353A (en) Method of processing wafers

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081219

Address after: Tokyo, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa, Japan

Patentee before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081219

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Kanagawa

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150525

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150525

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Kanagawa

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050907

Termination date: 20190329